JP2002517034A - エミュレーションコプロセッサ - Google Patents

Abstract

(57)【要約】 ホストプロセッサ（４８、１５２）およびエミュレーションコプロセッサ（５０、１５０）を採用するコンピュータシステム（５）である。ホストプロセッサ（４８、１５２）は、ホスト命令セットアーキテクチャによって定義される命令を実行するよう構成されるハードウェアを含み、エミュレーションコプロセッサ（５０、１５０）は、ホスト命令セットアーキテクチャと異なる命令セットアーキテクチャ（「外部命令セットアーキテクチャ」）によって定義される命令を実行するよう構成されるハードウェアを含む。ホストプロセッサコア（４８、１５２）は、オペレーティングシステムコードおよび、ホスト命令セットアーキテクチャ内にコード化されるアプリケーションプログラムを実行する。外部アプリケーションプログラムが起動されると、ホストプロセッサコア（５０、１５０）は、エミュレーションコプロセッサコア（４８、１５２）と交信して、エミュレーションコプロセッサコア（４８、１５２）が外部アプリケーションプログラムを実行するようにする。したがって、外部命令セットアーキテクチャに従ってコード化されたアプリケーションプログラムは、ハードウェア内で直接に実行可能である。コンピュータシステム（５）は、異種のマルチプロセッシングシステムを特徴とし得る。エミュレーションコプロセッサ（５０、１５０）が外部アプリケーションプログラムを実行している一方で、ホストプロセッサ（４８、１５２）は、外部アプリケーションプログラムと関連しないオペレーティングシステムルーチンを実行することが可能であり、またはホストアプリケーションプログラムを実行することが可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の背景】

１．技術分野 この発明は、コンピュータシステムのためのプロセッサの分野に関し、より特
定的には、コンピュータシステム内の複数の命令セットアーキテクチャをサポー
トすることに関する。

【０００２】 ２．背景技術 コンピュータシステムは、多くの環境において重要な生産性ツールとなってき
ている。仕事のほぼすべてのラインが、その仕事の中心となる多くのタスクを行
なうためにコンピュータシステムから恩恵を受けている。たとえば、管理専門職
は、ビジネス上重要なデータのデータベースを管理し、書類を作成し管理するな
どのためにコンピュータシステムを使用する。技術専門職は、製品の研究、設計
および検証のためにコンピュータシステムを使用する。製造および流通センター
は、製造機械を制御し、在庫管理のために製造プロセスを通る製品を追跡し、卸
売／小売センターへの流通製品を管理するためにコンピュータシステムを使用す
る。以上のすべてが、Ｅメール、インターネット、イントラネットなどを介する
通信のためにもコンピュータシステムを使用するであろう。家計管理、通信およ
び娯楽を含む、コンピュータシステムの家庭での使用もまた多い。コンピュータ
システムのその他の多くの使用が存在する。

【０００３】 以上が示すように、コンピュータシステムのための多様な組の使用が開発され
てきた。一般的には、これらの使用は、コンピュータシステムに設けられたオペ
レーティングシステム下で実行するよう設計されるさまざまなアプリケーション
プログラムによってサポートされる。オペレーティングシステムは、アプリケー
ションプログラムとコンピュータシステムハードウェアとの間にインターフェイ
スを与える。各コンピュータシステムは、ハードウェア構成（たとえば、メモリ
の量、入力／出力（Ｉ／Ｏ）デバイスの数およびタイプなど）においてさまざま
な差異を有するであろう。オペレーティングシステムは、ハードウェアの差異か
らアプリケーションプログラムを切り離す。したがって、アプリケーションプロ
グラムはしばしば、アプリケーションプログラムが実行するべき正確なハードウ
ェア構成に関係なしに設計され得る。加えて、オペレーティングシステムは、多
くの異なったタイプのアプリケーションプログラムが必要とするであろうさまざ
まなローレベルのサービスを与え、アプリケーションプログラムの内側にこれら
のサービスをプログラミングする代わりにアプリケーションプログラムがオペレ
ーティングシステムサービスに依存することを可能にする。一般的に、オペレー
ティングシステムは、タスクのスケジューリング（たとえば、同時に実行可能で
ある異なったアプリケーションプログラム）、Ｉ／Ｏデバイスおよびメモリなど
のシステム資源の管理および割当て、エラー処理（たとえば誤って動作するアプ
リケーションプログラム）などを与える。オペレーティングシステムの例は、中
でも、ウィンドウズ(Windows)オペレーティングシステム（ウィンドウズ９５お
よびウィンドウズＮＴを含む）、ＵＮＩＸ、ＤＯＳおよびＭＡＣ−ＯＳである。
反対に、アプリケーションプログラムは、特定のユーザタスクを達成するために
特定のユーザ機能を与える。ワードプロセッサ、スプレッドシート、グラフィッ
クスデザインプログラム、在庫管理プログラムなどが、アプリケーションプログ
ラムの例である。

【０００４】 したがって、アプリケーションプログラムは典型的には、特定のオペレーティ
ングシステム上で動作するよう設計される。オペレーティングシステムから利用
可能であるサービス（「オペレーティングシステムルーチン」）が、アプリケー
ションプログラムによって任意で使用される。加えて、アプリケーションプログ
ラムは、オペレーティングシステムの要件に従う。

【０００５】 オペレーティングシステムが典型的にアプリケーションプログラムを切り離さ
ないハードウェア特徴の１つは、コンピュータシステム内のプロセッサの命令セ
ットアーキテクチャである。一般的に、命令セットアーキテクチャは、プロセッ
サ上で実行する命令および、命令によって直接使用されるプロセッサ資源（レジ
スタなど）を定義する。アプリケーションプログラムは典型的には、命令セット
アーキテクチャによって定義される命令の組に従い、このためオペレーティング
システムは、コンピュータシステムハードウェアのこの特徴からアプリケーショ
ンプログラムを切り離さない。

【０００６】 上述したように、コンピュータシステムは、広範なカスタマにとって有用であ
るように多数の異なったタイプのアプリケーションプログラムをサポートしなけ
ればならない。新しく開発された命令セットアーキテクチャを採用するプロセッ
サは、アプリケーション開発者を、新しい命令セットアーキテクチャのために設
計されたアプリケーションを開発するという困難な課題に直面させる。しかしな
がら、アプリケーションプログラムなしでは、命令セットアーキテクチャおよび
そのために設計されたプロセッサはしばしば、せいぜい限られた市場の支持しか
達成しないであろう。

【０００７】 多数のアプリケーションプログラムと、各アプリケーションプログラムを新し
い命令セットアーキテクチャに「ポート」するために必要とされる時間および労
力とのために、新しい命令セットアーキテクチャを用いてアプリケーションプロ
グラムを再び作ることは、困難かつ時間のかかることである。さらに、多くのア
プリケーションプログラムについてのソースコードは、ポートを実行しようと望
んでいるものにとって利用不可能であろう。他方で、オペレーティングシステム
は（特に広範に受入れられているものについては）数がより少なく、さまざまな
命令セットアーキテクチャにポートされるであろう。たとえば、ウィンドウズＮ
Ｔは、ｘ８６アーキテクチャに加えて、デジタル・イクイップメント社（Digita
l Equipment Corporation）によって開発されたアルファ（Alpha）アーキテクチ
ャ、ＩＢＭおよびモトローラ（Motorola）によって開発されたパワーＰＣ（Powe
r PC）アーキテクチャおよびＭＩＰＳアーキテクチャをサポートする。

【０００８】 大きいアプリケーションベースを提供し、これによってより多くのアプリケー
ションプログラムが開発されるように導くであろう市場支持を生み出すために、
新しく開発された命令セットアーキテクチャを採用するプロセッサに基づくコン
ピュータシステムは、異なった命令セットアーキテクチャにコード化されたアプ
リケーションをサポートするであろう。ここでは、コンピュータシステム内のプ
ロセッサによって採用される命令セットアーキテクチャによって定義される命令
を用いるコードは、「ネイティブ」または「ホスト」と呼ばれ、異なった命令セ
ットアーキテクチャによって定義される命令を用いるコードは、「ノンネイティ
ブ」または「外部（foreign）」と呼ばれる。

【０００９】 （ＩＡ−３２またはＡＰＸとも呼ばれる）ｘ８６アーキテクチャは、コンピュ
ータ史上最大のアプリケーションプログラムベースの１つである。これらのプロ
グラムの大部分が、ウィンドウズオペレーティングシステム下で実行するよう開
発されている。ウィンドウズおよびｘ８６アプリケーションプログラムは、ここ
に例として定期的に用いられるが、ここに開示される技術およびハードウェアは
、この命令セットアーキテクチャおよびオペレーティングシステムに限られるも
のではない。いかなるオペレーティングシステムおよび命令セットアーキテクチ
ャが使用されてもよい。

【００１０】 ホストプロセッサが非ｘ８６である新しいコンピュータシステムは、ウィンド
ウズオペレーティングシステム下で実行するｘ８６（すなわち外部）アプリケー
ションプログラムに対するサポートを提供し得るが、アプリケーションプログラ
ムは非ｘ８６ホストプロセッサのために開発されている。コンピュータシステム
内で外部アプリケーションをサポートするために用いられてきた２つの方法は、
ソフトウェアエミュレーションおよびバイナリ変換である。ソフトウェアエミュ
レーションは一般的に、命令が選択され実行されるとアプリケーションプログラ
ム内の各命令を読出すことと、ホストアーキテクチャ内の等価の命令シーケンス
を実行することとを含む。バイナリ変換は一般的には、プログラムを実行するよ
り前に、アプリケーションプログラム内の各命令を等価の命令シーケンスに変換
し、次に変換されたプログラムシーケンスを実行することを伴う。

【００１１】 残念ながら、各外部命令は、プログラムの実行中に調べられるので、ソフトウ
ェアエミュレーションは、外部命令セットアーキテクチャを採用するコンピュー
タシステム上で達成可能なものよりも、アプリケーションプログラムの性能が大
きく低減されている。さらに、エミュレーションプログラムを記憶しデータ構造
をサポートするために、より多くのメモリがアプリケーションプログラムを実行
するために必要とされる。アプリケーションプログラムが、リアルタイム特徴（
たとえばオーディオおよびビデオ）を含む場合、これらの特徴は、過剰な実行時
間のために不良に動作するであろう。さらになお、命令セットアーキテクチャの
プロセッサ実現化例はしばしば、ソフトウェアエミュレータによってモデリング
されなければならないさまざまなドキュメントされていない特徴（既知および未
知）を含む。さらに、（ｘ８６浮動小数点レジスタスタックなどの）複雑なハー
ドウェア特徴は、ソフトウェアエミュレータ内で正確にモデリングするのが困難
である。

【００１２】 バイナリ変換もまた、いくつかの欠点がある。バイナリ変換は、ユーザには見
えない。バイナリ変換はしばしば、プログラムをうまく変換するためにアプリケ
ーションプログラムコードを介する複数の通過を必要とする。その間、ソフトウ
ェアエミュレーションを使用してアプリケーションを実行するであろう（上述し
た多くの欠点を伴う。）しばしば、完全な変換は達成されず、このためソフトウ
ェアエミュレーションがなおも必要とされる。

【００１３】 上記の方式のいくつかの組合せが、コンピュータシステム会社およびオペレー
ティングシステム会社によって採用されてきた。たとえば、デジタル・イクイッ
プメント社は、ＦＸ！３２システムを提供し、マイクロソフト社（Microsoft）
は、ウィンドウズＮＴに対するＷｘ８６拡張命令（Wx86 extension）を提供する
。しかしながら、これらの方式は機能を提供するが、外部アプリケーションに所
望される高性能は一般的には、満足されるものではない。

【００１４】

【発明の開示】 以上に概略した課題は、この発明に従うホストプロセッサおよびエミュレーシ
ョンコプロセッサを採用するコンピュータシステムによって大部分解決される。
ホストプロセッサは、ホスト命令セットアーキテクチャによって定義される命令
を実行するよう構成されるハードウェアを含み、エミュレーションコプロセッサ
は、ホスト命令セットアーキテクチャと異なる命令セットアーキテクチャ（「外
部命令セットアーキテクチャ」）によって定義される命令を実行するよう構成さ
れるハードウェアを含む。ホストプロセッサは、ホスト命令セットアーキテクチ
ャ内にコード化されるアプリケーションプログラムおよびオペレーティングシス
テムコードを実行する。外部アプリケーションプログラムが起動されると、ホス
トプロセッサは、エミュレーションコプロセッサと交信して、エミュレーション
コプロセッサコアに、外部アプリケーションプログラムを実行させるようにする
。

【００１５】 有利には、外部命令セットアーキテクチャに従ってコード化されたアプリケー
ションプログラムは、ハードウェア内で直接に実行可能である。アプリケーショ
ンプログラムの実行性能は、ソフトウェアエミュレーションまたはバイナリ変換
方法のものよりも実質的により優れているであろう。さらに、実行性能は、外部
命令セットアーキテクチャを採用するプロセッサに基づくコンピュータシステム
内のアプリケーションプログラムの実行性能と実質的に同様であり得、したがっ
ては外部アプリケーションプログラムのリアルタイム挙動の多くを保全するであ
ろう。ソフトウェアエミュレーション／バイナリ変換方法およびこれらの組合せ
は、外部アプリケーションプログラムのハードウェア実行のために、排除され得
る。エミュレーションコプロセッサは、外部命令セットアーキテクチャを実行す
るためのハードウェア機能を含むので、正確なアーキテクチャモデリングという
困難が排除され得る。これらのさまざまな利点の組合せは、高レベル性能を提供
し、外部アプリケーション実行性能がユーザに広く受入れられることを可能にす
るであろう。したがって、ホスト命令セットアーキテクチャに基づくコンピュー
タシステムの市場支持が、増大するであろう。市場支持が増大すると、ホスト命
令セットアーキテクチャのためにコード化されたアプリケーションプログラムの
数もまた増大するであろう。したがって、ホスト命令セットアーキテクチャの長
期の成功および存続可能性がより高くなるであろう。

【００１６】 コンピュータシステム内に外部命令セットアーキテクチャのためのハードウェ
ア機能を設けることは、さらなる利点を生み出す。特に、このコンピュータシス
テムは、異種のマルチプロセッシングを特徴とするであろう。エミュレーション
コプロセッサが外部アプリケーションプログラムを実行している一方で、ホスト
プロセッサは、外部アプリケーションプログラムに関連しないオペレーティング
システムルーチンを実行するかまたは、ホストアプリケーションプログラムを実
行することが可能である。有利には、このコンピュータシステムは、ホストプロ
セッサのみおよび、外部命令セットアーキテクチャのためのソフトウェアエミュ
レーション／バイナリ変換を採用するコンピュータシステムによって達成可能で
あるよりも、ホストおよび外部コードの両方について実質的により高いスループ
ットを達成するであろう。

【００１７】 広くには、この発明は、第１のプロセッサおよび第２のプロセッサを含むコン
ピュータシステムのための装置を企図する。第１のプロセッサは、第１の命令セ
ットアーキテクチャによって定義される第１の命令を実行するよう構成される。
コンピュータシステムによって採用されるオペレーティングシステムは、第１の
命令を用いてコード化される。第１のプロセッサに結合される、第２のプロセッ
サは、第１の命令セットアーキテクチャと異なる第２の命令セットアーキテクチ
ャによって定義される第２の命令を実行するよう構成される。オペレーティング
システム内で実行するよう設計されるアプリケーションプログラムは、第２の命
令を用いてコード化される。第２のプロセッサは、アプリケーションプログラム
を実行するよう構成されるが、その一方で第１のプロセッサはオペレーティング
システムを実行するよう構成される。加えて、第２のプロセッサは、アプリケー
ションプログラムのためのオペレーティングシステムルーチンの使用を検出する
と、第１のプロセッサと交信するよう構成される。

【００１８】 この発明はさらに、第１のプロセッサと、第２のプロセッサと、オペレーティ
ングシステムと、アプリケーションプログラムとを含む異種のマルチプロセッシ
ングシステムを企図する。第１のプロセッサは、第１の命令セットアーキテクチ
ャによって定義される第１の命令を実行するよう構成される。第２のプロセッサ
は、第１のプロセッサに結合され、第１の命令セットアーキテクチャと異なる第
２の命令セットアーキテクチャによって定義される第２の命令を実行するよう構
成される。オペレーティングシステムは、第１の命令を用いてコード化されるが
、アプリケーションプログラムは、第２の命令を用いてコード化され、オペレー
ティングシステム内で実行するよう設計される。第２のプロセッサは、アプリケ
ーションプログラムを実行するよう構成されるが、第１のプロセッサは、アプリ
ケーションプログラムに関連しないプロセスを同時に実行するよう構成される。

【００１９】 さらに、この発明は、第１の命令セットアーキテクチャからの命令を用いてコ
ード化され、かつ、第１の命令セットアーキテクチャと異なる第２の命令セット
アーキテクチャからの命令を用いてコード化されるオペレーティングシステム内
で実行するよう設計されるアプリケーションプログラムを実行するための方法を
企図する。アプリケーションプログラムの起動は、第２の命令セットアーキテク
チャからの命令を実行するよう構成される第１のプロセッサ上で実行するオペレ
ーティングシステムによって検出される。アプリケーションプログラムのための
コンテクストは、第１の命令セットアーキテクチャからの命令を実行するよう構
成される第２のプロセッサ内で確立される。アプリケーションプログラムは、第
２のプロセッサ上で実行される。

【００２０】 この発明の他の目的および利点は、添付の図面を参照し以下の詳細な説明を読
むと明らかになるであろう。

【００２１】 この発明は、さまざまな変形および代替の態様が可能であるが、その特定の実
施例が、図面の例によって示され、詳細にここに記載される。しかしながら、図
面およびその詳細な説明は、この発明を、開示される特定の態様に限定するもの
ではなく、反対に、その意図は、前掲の特許請求の範囲によって定義されるよう
なこの発明の精神および範囲内にあるすべての変形、等価および代替を含むもの
である。

【００２２】

【発明を実施するモード】

図１を参照すると、バスブリッジ１２を介してさまざまなシステム構成要素に
結合されるプロセッサ１０を含むコンピュータシステム５のある実施例のブロッ
ク図が示される。他の実施例が可能であり企図される。例示のシステムでは、主
メモリ１４が、メモリバス１６を介してバスブリッジ１２に結合され、グラフィ
ックスコントローラ１８が、ＡＧＰバス２０を介してバスブリッジ１２に結合さ
れる。最後に、複数個のＰＣＩデバイス２２Ａ〜２２Ｂが、ＰＣＩバス２４を介
してバスブリッジ１２に結合される。２次バスブリッジ２６をさらに設けて、Ｅ
ＩＳＡ／ＩＳＡバス３０を介する１つ以上のＥＩＳＡまたはＩＳＡデバイスへの
電気的インターフェイスを可能としてもよい。プロセッサ１０は、ＣＰＵバス３
４を介してバスブリッジ１２に結合される。

【００２３】 一般的に言って、プロセッサ１０は、ホストプロセッサコアと、エミュレーシ
ョンコプロセッサコアとを含む。ホストプロセッサコアは、ホスト命令セットア
ーキテクチャによって定義される命令を実行するよう構成されるハードウェアを
含み、エミュレーションコプロセッサコアは、ホスト命令セットアーキテクチャ
と異なる命令セットアーキテクチャ（「外部命令セットアーキテクチャ」）によ
って定義される命令を実行するよう構成されるハードウェアを含む。ホストプロ
セッサコアは、オペレーティングシステムコードと、ホスト命令セットアーキテ
クチャ内にコード化されるアプリケーションプログラムとを実行する。外部アプ
リケーションプログラムが起動されると、ホストプロセッサコアは、エミュレー
ションコプロセッサコアと交信して、エミュレーションコプロセッサコアに外部
アプリケーションプログラムを実行させる。

【００２４】 有利には、外部命令セットアーキテクチャに従ってコード化されたアプリケー
ションプログラムは、プロセッサ１０を介してハードウェア内で直接に実行可能
である。アプリケーションプログラムの実行性能は、ソフトウェアエミュレーシ
ョンまたはバイナリ変換方法のそれよりも実質的に優れているであろう。さらに
、実行性能は、外部命令セットアーキテクチャを採用するプロセッサに基づくコ
ンピュータシステム内のアプリケーションプログラムの実行性能と実質的に同様
であろう。ソフトウェアエミュレーション／バイナリ変換方法およびそれらの組
合せは、外部アプリケーションプログラムのハードウェア実行のために、排除さ
れ得る。プロセッサ１０は、外部命令セットアーキテクチャを実行するためのハ
ードウェア機能を含むので、正確なアーキテクチャモデリングという困難が排除
され得る。さらに、外部アプリケーションプログラムは、ネイティブコンピュー
タシステム内での実行と同様の時間期間内に実行するので、外部アプリケーショ
ンプログラムのリアルタイム挙動の多くが保全され得る。これらのさまざまな利
点の組合せは、高性能を提供し、外部アプリケーション実行性能がユーザに広く
受入れられることを可能とするであろう。したがって、ホスト命令セットアーキ
テクチャに基づくコンピュータシステムの市場支持が増大するであろう。市場支
持が増大すると、ホスト命令セットアーキテクチャのためにコード化されたアプ
リケーションプログラムの数も増大するであろう。したがって、ホスト命令セッ
トアーキテクチャの長期的成功および存続可能性はより高くなるであろう。

【００２５】 コンピュータシステム５内に外部命令セットアーキテクチャのためのハードウ
ェア機能を与えることは、さらなる利点を生み出す。特にコンピュータシステム
５は、異種のマルチプロセッシングシステムを特徴とするであろう。エミュレー
ションコプロセッサが外部アプリケーションプログラムを実行している一方で、
ホストプロセッサは、外部アプリケーションプログラムに関連しないオペレーテ
ィングシステムルーチンを実行可能であり、またはホストアプリケーションプロ
グラムを実行可能である。有利には、コンピュータシステム５は、ホストプロセ
ッサのみ、および外部命令セットアーキテクチャのためのソフトウェアエミュレ
ーション／バイナリ変換を採用するコンピュータシステムによって達成可能であ
るよりも、ホストおよび外部コードの両方について実質的により高いスループッ
トを達成することが可能である。

【００２６】 ある特定の実施例では、ホスト命令セットアーキテクチャは、デジタル・イク
イップメント社によって開発されたアルファ命令セットアーキテクチャであり、
外部命令セットアーキテクチャは、ｘ８６命令セットアーキテクチャである。し
かしながら、いかなる命令セットアーキテクチャが、ホスト命令セットアーキテ
クチャとして選択されることも可能である。たとえば、ホスト命令セットアーキ
テクチャは、パワーＰＣアーキテクチャ、インテル（Intel）によって開発され
たＩＡ−６４アーキテクチャ、ＭＩＰＳアーキテクチャ、ＳＰＡＲＣアーキテク
チャなどであってもよい。同様に、外部命令セットアーキテクチャは、上に列挙
した例のいずれをも含むホスト命令セットアーキテクチャ以外のいかなる命令セ
ットアーキテクチャとして選択されてもよい。

【００２７】 なお、コンピュータシステム５およびプロセッサ１０のいくつかの異なった実
施例がここに示される。図１および図２に示す実施例は、ここでの好ましい実施
例として考慮されるが、ここに示す実施例のいずれも、コスト、開発計画、複雑
性などを含むさまざまな設計要因に従って、好適であり得る。さらなる実施例が
、前掲の特許請求の範囲の精神および範囲内で企図される。

【００２８】 オプションのＬ２キャッシュ３８に結合されるプロセッサ１０が、図１に示さ
れる。Ｌ２キャッシュ３８は、このキャッシュがＣＰＵバス３４とは別個の専用
のインターフェイスを介してプロセッサ１０に結合されるので、「バックサイド
Ｌ２」と呼ばれる。Ｌ２キャッシュ３８は、プロセッサ１０内で採用されるいか
なる内部キャッシュよりも大きく、主メモリ１４から達成可能であるよりもより
高速のアクセスのためにデータを記憶するよう用いられ得る。

【００２９】 ここで用いられる、「プロセッサ」という言葉は、少なくとも、特定の命令セ
ットアーキテクチャによって定義される命令を実行するためのハードウェアのこ
とを言う。したがって、以下に図２に示すプロセッサコアは、この定義の下での
プロセッサであるとみなされる。プロセッサは、所望のごとくさらなるハードウ
ェアを含んでもよい。

【００３０】 バスブリッジ１２は、プロセッサ１０と、主メモリ１４と、グラフィックスコ
ントローラ１８と、ＰＣＩバス２４につながれるデバイスとの間のインタフェー
スを与える。操作がバスブリッジ１２に接続されるデバイスの１つから受取られ
ると、バスブリッジ１２は、操作のターゲット（たとえば、特定のデバイスまた
は、ＰＣＩバス２４の場合には、ターゲットはＰＣＩバス２４上にある）を特定
する。バスブリッジ１２は、ターゲットされたデバイスに操作を送る。バスブリ
ッジ１２は一般的には、ソースデバイスまたはバスによって使用されるプロトコ
ルからターゲットデバイスまたはバスによって使用されるプロトコルに操作を変
換する。ある実施例では、ＣＰＵバス３４は、デジタル・イクイップメント社に
よって開発されたＥＶ６バスを含み、バスブリッジ１２は、アルファ（Alpha）
２１１７１または２１１７２コア論理チップセットを含む。しかしながら、いか
なるＣＰＵバスおよび好適なバスブリッジが使用されてもよい。

【００３１】 ＰＣＩバス２４に、ＩＳＡ／ＥＩＳＡバスへのインタフェースを与えることに
加えて、２次バスブリッジ２６はさらに、所望のごとくさらなる機能を組込んで
もよい。たとえば、ある実施例では、２次バスブリッジ２６は、ＰＣＩバス２４
の所有権を調停するためのマスタＰＣＩアービタ（図示せず）を含む。２次バス
ブリッジ２６の外部またはこれと統合される、入力／出力コントローラ（図示せ
ず）をもコンピュータシステム５内に含めて、所望のごとく、キーボードおよび
マウス３２ならびにさまざまな直列ポートおよび並列ポートのための動作上のサ
ポートを与えてもよい。他の実施例では、外部キャッシュユニット（図示せず）
が、プロセッサ１０とバスブリッジ１２との間にＣＰＵバス３４にさらに結合さ
れてもよい。代替的に、外部キャッシュは、バスブリッジ１２に結合されてもよ
く、外部キャッシュのためのキャッシュ制御論理は、バスブリッジ１２２統合さ
れてもよい。

【００３２】 主メモリ１４は、アプリケーションプログラムが記憶され、プロセッサ１０が
主に実行するメモリである。好適な主メモリ１４は、ＤＲＡＭ（Dynamic Random
Access Memory）および、好ましくはＳＤＲＡＭ（Synchronous DRAM）の複数個
のバンクを含む。

【００３３】 ＰＣＩデバイス２２Ａ〜２２Ｂは、たとえば、ネットワークインターフェイス
カード、ビデオアクセラレータ、オーディオカード、ハードもしくはフロッピー
ディスクドライブまたはドライブコントローラ、ＳＣＳＩ（スモールコンピュー
タシステムインターフェイス）アダプタおよび電話機能カードなどの、さまざま
な周辺デバイスを例示するものである。同様に、ＩＳＡデバイス２８は、モデム
、サウンドカードおよび、ＧＰＩＢまたはフィールドバスインターフェイスカー
ドなどのさまざまなデータ収集カードなどの、さまざまなタイプの周辺デバイス
を例示するものである。

【００３４】 グラフィックスコントローラ１８は、ディスプレイ３６上のテキストおよび画
像のレンダリングを制御するために設けられる。グラフィックスコントローラ１
８は、先行技術に一般的に公知の典型的なグラフィックスアクセラレータを採用
して、主メモリ１４におよびそこから効果的にシフト可能である３次元のデータ
構造をレンダリングすることが可能である。したがって、グラフィックスコント
ローラ１８は、バスブリッジ１２内のターゲットインターフェイスへのアクセス
を要求しかつ受取ることによって主メモリ１４へのアクセスを獲得することが可
能であるという点で、ＡＧＰバス２０のマスタであり得る。専用のグラフィック
スバスが、主メモリ１４からのデータの高速の取出しを可能とする。ある操作で
は、グラフィックスコントローラ１８は、ＡＧＰバス２０上のＰＣＩプロトコル
トランザクションを生成するようさらに構成されてもよい。したがって、バスブ
リッジ１２のＡＧＰインターフェイスは、ＡＧＰプロトコルトランザクションと
、ＰＣＩプロトコルターゲットおよびイニシエータトランザクションとの両方を
サポートする機能を含み得る。ディスプレイ３６は、画像またはテキストが与え
られることが可能である任意の電子ディスプレイである。好適なディスプレイ３
６は、陰極線管（「ＣＲＴ」）、液晶ディスプレイ（「ＬＣＤ」）などを含む。

【００３５】 なお、ＡＧＰバス、ＰＣＩバスおよびＩＳＡバスまたはＥＩＳＡバスが、上記
の記載では例として用いられたが、いかなるバスアーキテクチャが所望のごとく
置換えられてもよい。さらになお、コンピュータシステム５は、付加的プロセッ
サ（たとえば、オプションのＬ２キャッシュ３８ａとともに、コンピュータシス
テム５のオプションの構成要素として示されるプロセッサ１０ａ）を含むマルチ
プロセッシングコンピュータシステムであってもよい。プロセッサ１０ａは、プ
ロセッサ１０と同様であってもよい。より特定的には、プロセッサ１０ａは、プ
ロセッサ１０の同一のコピーであってもよい。図１に示すとおり、プロセッサ１
０ａは、ＣＰＵバス３４と同様の別個のＣＰＵバス３４ａを介してバスブリッジ
１２に結合される。代替的に、プロセッサ１０ａは、プロセッサ１０とＣＰＵバ
ス３４を共有してもよい。

【００３６】 図２を参照すると、プロセッサ１０の第１の実施例のブロック図が示される。
他の実施例が可能であり企図される。図２の実施例では、プロセッサ１０は、バ
スインターフェイスユニット４０と、メモリ管理ユニット（ＭＭＵ）４２と、命
令キャッシュ（Ｉキャッシュ）４４と、データキャッシュ（Ｄキャッシュ）４６
と、ホストプロセッサコア４８と、エミュレーションコプロセッサコア５０とを
含む。バスインターフェイスユニット４０は、ＣＰＵバス３４に、およびＬ２キ
ャッシュ３８へのバックサイドＬ２インタフェース５２に結合される。バスイン
タフェースユニット４０はまた、ＭＭＵ４２に結合され、これはさらに、命令キ
ャッシュ４４に、およびデータキャッシュ４６に結合される。命令キャッシュ４
４およびデータキャッシュ４６はどちらも、ホストプロセッサコア４８に結合さ
れ、データキャッシュ４６は、エミュレーションコプロセッサコア５０に結合さ
れる。命令キャッシュ４４は、さらに以下に詳細に記載するとおり、エミュレー
ションコプロセッサ５０にオプションで結合される。図２の実施例では、プロセ
ッサ１０の素子は、半導体基板上に集積される。コマンドインターフェイス５４
は、ホストプロセッサコア４８とエミュレーションコプロセッサ５０との間に結
合される。

【００３７】 ホストプロセッサコア４８は、命令キャッシュ４４からの命令をフェッチしか
つ、これらの命令を実行するよう構成される。命令は、ホストアプリケーション
プログラムの一部を含んでもよく、またはコンピュータシステム５によって採用
されるオペレーティングシステムの一部を含んでもよい。オペレーティングシス
テムのある特定の部分を用いて、外部アプリケーションプログラムの起動を含む
、プロセスを生成する。オペレーティングシステムのプロセス生成部分の実行中
に、外部アプリケーションプログラムが起動されていると検出されれば、ホスト
プロセッサコア４８は、コマンドインターフェイス５４を介してエミュレーショ
ンコプロセッサコア５０と交信する。ホストプロセッサコア４８は、起動されて
いる外部アプリケーションプログラムに対応するエミュレーションコプロセッサ
コア５０内のコンテクストを確立する。コンテクスト内に含まれるのは、初期プ
ログラムカウンタアドレスであり、外部アプリケーションプログラム内の第１の
命令は、ここからフェッチされる。コンテクストが一旦確立されると、ホストプ
ロセッサコア４８は、エミュレーションコプロセッサコア５０にコマンドを与え
て、命令を開始する。エミュレーションコプロセッサコア５０は、プログラムカ
ウンタアドレスの命令のフェッチを開始し、外部命令セットアーキテクチャに従
って命令を実行する。ここで用いられる「コンテクスト」という言葉は、プロセ
スに特定的である値を言う。コンテクストは、一般的には、プロセスに割当てら
れるメモリページと、レジスタ値とを含む。

【００３８】 エミュレーションコプロセッサコア５０は、外部アプリケーションプログラム
プロセス内で、ホスト命令セットアーキテクチャ内にコード化された命令への遷
移が生じているかどうかを決定するよう構成される。たとえば、外部アプリケー
ションプログラムがオペレーティングシステムルーチンをコールした場合、オペ
レーティングシステムはホスト命令セットアーキテクチャに従ってコード化され
ているので、遷移が検出される。加えて、オペレーティングシステムコードまた
は、ホスト命令セットアーキテクチャを用いる他のコードを導く例外および他の
プロセッサ事象は、遷移である。遷移が生じていると決定すると、エミュレーシ
ョンコプロセッサコア５０は、コマンドインターフェイス５４を介してホストプ
ロセッサコア４８と、エミュレーションコプロセッサコア５０が停止したことを
交信する。ホストプロセッサコア４８は、停止のための理由を決定するためにコ
ンテクスト情報を要求し、対応する動作をとる（たとえば、コールされたルーチ
ンを実行するかまたは、オペレーティングシステムサービスを与える）。一旦、
ホストプロセッサコア４８が、外部アプリケーションプログラムが再開可能であ
ると決定すると、ホストプロセッサコア４８は、（もし必要であれば）コンテク
スト情報を与え、エミュレーションコプロセッサコア５０が開始するためのコマ
ンドを与える。

【００３９】 コマンドインターフェイス５４は、さまざまな態様で実現可能である。たとえ
ば、コマンドインターフェイス５４は、ホストプロセッサコア４８とエミュレー
ションコプロセッサコア５０との間の１組のハードワイヤード信号を含んでもよ
い。コマンド信号は、コマンドインターフェイス５４のために定義される各コマ
ンドに割当てられてもよく、さらに、コンテクスト値を送るためのバスに割当て
られてもよい。代替的に、コマンドインターフェイス５４は、プロセッサコア間
の通信のためのＦＩＦＯ（すなわち、ホストプロセッサコア４８からエミュレー
ションコプロセッサコア５０へのメッセージのための１つ以上のＦＩＦＯおよび
、エミュレーションコプロセッサコア５０からホストプロセッサコア４８へのメ
ッセージのための１つ以上のＦＩＦＯ）を含んでもよい。なお、コマンドインタ
ーフェイス５４は、「通信チャネル」の一例であり得る。一般的に、通信チャネ
ルは、伝送器と受信器との間の接続であり、これを介してメッセージが送信され
ることが可能である。予め定義されたプロトコルを用いて、チャネルを介して伝
送されるメッセージを定義してもよい。たとえば、ハードワイヤード信号は、通
信チャネルを形成し、信号の組合せは、メッセージを伝送するために用いられる
。さらに、ＦＩＦＯは、通信チャネルを形成してもよく、メッセージはＦＩＦＯ
エントリとして符号化される。ＦＩＦＯは単に、メモリ内のキューとして維持さ
れてもよい。

【００４０】 ホストプロセッサコア４８およびエミュレーションコプロセッサコア５０は、
この実施例では、命令キャッシュ４４およびデータキャッシュ４６を共有する。
ホストプロセッサコア４８は、命令キャッシュ４４から命令をフェッチし、デー
タキャッシュ４０からの命令に応答して操作されるべきデータをフェッチする。
エミュレーションコプロセッサコア５０はまた、データキャッシュ４６からデー
タをフェッチする。いくつかの実施例が、エミュレーションコプロセッサコア５
０のための命令ソースについて企図される。第１の実施例では、エミュレーショ
ンコプロセッサコア５０は、命令キャッシュ４４から命令をフェッチし、第２の
実施例では、エミュレーションコプロセッサコア５０は、データキャッシュ４６
から命令をフェッチする。いくつかの要因が、エミュレーションコプロセッサコ
ア５０が、命令キャッシュ４４からまたはデータキャッシュ４６から命令をフェ
ッチするのかについての決定に影響を及ぼし得る。たとえば、エミュレーション
コプロセッサコア５０がｘ８６命令セットアーキテクチャを実行するような実施
例では、自己変更コードなどの特徴がサポートされる。したがって、命令キャッ
シュ４４は、データキャッシュ４６に対する更新を詮索して、そのような状況を
検出し得る。しかしながら、ホスト命令セットアーキテクチャは、そのような特
徴をサポートしないかも知れず、命令キャッシュ４４によるデータキャッシュ４
６の詮索は、不必要かもしれない。さらに、ホストプロセッサコア４８は、デー
タとしてエミュレーションコプロセッサコア５０によって実行されるべき命令に
アクセスし得る。たとえば、エミュレーションコプロセッサコア５０によって実
行される外部アプリケーションプログラムについての例外サービスを与えるため
に、ホストプロセッサコア４８は、例外が生じた命令を調べる必要がないかもし
れない。したがって、エミュレーションコプロセッサコア５０についての命令は
、データキャッシュ４６内に既に記憶されている可能性がある。さらに別の企図
された実施例では、エミュレーションコプロセッサコア５０は、命令キャッシュ
を含み、命令キャッシュミスは、データキャッシュ４６からフェッチされる。

【００４１】 ホストプロセッサコア４８およびエミュレーションコプロセッサコア５０は、
この実施例でも同様に、ＭＭＵ４２を共有する。ＭＭＵ４２は、ホストプロセッ
サコア４８およびエミュレーションコプロセッサコア５０内の命令の実行によっ
て生成される仮想アドレスから、主メモリ１４またはＬ２キャッシュ３８を読出
すためにバスインターフェイスユニット４０が使用するであろう物理的アドレス
に変換するよう構成される。命令キャッシュ４４およびデータキャッシュ４６は
また、物理的アドレスにしたがって命令およびデータを記憶してもよく、この場
合には、ＭＭＵ４２は、命令キャッシュ４４およびデータキャッシュ４６に並列
にアクセス可能である。

【００４２】 一般的には、ホスト命令セットアーキテクチャおよび外部命令セットアーキテ
クチャは、異なったアドレス変換メカニズムを定義する。ＭＭＵ４２は、ホスト
命令セットアーキテクチャによって定義されるアドレス変換メカニズムをサポー
トし得り、ホストプロセッサコア４８およびエミュレーションコプロセッサコア
５０の両方についての変換は、ホストアドレス変換メカニズムから与えられ得る
。異なったページサイズが、ホストおよび外部命令セットアーキテクチャについ
て定義された場合、所望であれば、変換メカニズムの保護部分は、保護情報のさ
らなるコピーで増強され、より小さいページサイズの粒度に対して独立した保護
を与えることが可能である。代替的に、ＭＭＵ４２は、ホスト命令セットアーキ
テクチャによって定義されるアドレス変換メカニズムと、外部命令セットアーキ
テクチャによって定義されるアドレス変換メカニズムとをサポートするよう構成
されてもよい。オペレーティングシステムは、ホスト命令セットアーキテクチャ
によって定義されるアドレス変換メカニズムにしたがって、メモリのページを仮
想アドレスのために割当ててもよい。さらなるソフトウェアまたはＭＭＵ４２内
のハードウェアが、外部命令セットアーキテクチャによって定義されるアドレス
変換メカニズムを用いて対応する変換を生成してもよい。代替的に、オペレーテ
ィングシステムは、ページが外部アプリケーションプログラムによって要求され
た場合、外部命令セットアーキテクチャのアドレス変換メカニズム内のアドレス
変換を生成してもよい。

【００４３】 図２に示すとおり、ホストプロセッサコア４８は、フェッチ／デコードユニッ
ト６０と、複数個の機能ユニット６２Ａ〜６２Ｃと、オーダおよび依存性制御ブ
ロック６４と、複数個のレジスタ６６とを含む。同様に、エミュレーションコプ
ロセッサコア５０は、フェッチ／デコードユニット７０と、複数個の機能ユニッ
ト７２Ａ〜７２Ｃと、オーダおよび依存性制御ブロック７４と、複数個のレジス
タ７６とを含むものとして示される。一般的には、フェッチ／デコードユニット
６０および７０は、対応する命令セットアーキテクチャによって定義される命令
をフェッチし、これらの命令をデコードしてどの対応する機能ユニット６２Ａ〜
６２Ｃおよび７２Ａ〜７２Ｃが命令を実行するよう構成されるかを決定するよう
構成される。フェッチ／デコードユニット６０および７０は、機能ユニット６２
Ａ〜６２Ｃおよび７２Ａ〜７２Ｃと、オーダおよび依存性制御ブロック６４およ
び７４とにそれぞれ、命令を与えることが可能である。オーダおよび依存性制御
ブロック６４および７４は、命令依存性が検出され、オペランド値についての適
切なソースが各命令ごとに与えられることを確実にするだけでなく、命令実行オ
ーダが適切に維持されることを保証する。オーダおよび依存性制御ブロック６４
および７４は、たとえば、リオーダバッファおよび関連する回路構成を含んでも
よい。代替的に、オーダおよび依存性制御ブロック６４および７４は、オーダ制
御機能および依存性制御機能を実行するためのいかなる好適な回路構成を含んで
もよい。さらに別の代替例では、オーダ操作および依存性操作は、フェッチ／デ
コードユニット６０および７０によって実行されてもよい。レジスタ６６および
７６は、対応する命令セットアーキテクチャによって定義されるレジスタである
。

【００４４】 機能ユニット６２Ａおよび７２Ａは、図２の実施例ではデータキャッシュ４６
に接続されるものとして示される。これらの機能ユニットは、メモリ操作（すな
わち、ロードおよび記憶）機能を含んでもよい。代替の実施例では、他の機能ユ
ニットが同様にメモリ操作機能を含んでもよい。機能ユニット６２Ａ〜６２Ｃの
組合せは、ホスト命令セットアーキテクチャによって定義される命令を実行する
ために用いられるハードウェアを与える。同様に、機能ユニット７２Ａ〜７２Ｃ
の組合せは、外部命令セットによって定義される命令を実行するために用いられ
るハードウェアを与える。所望であれば、マイクロコード技術を採用して、機能
ユニット設計を簡素にしてもよい。なお、複数の機能ユニットが、図２のコア４
８および５０の各々に示されるが、コア４８および５０の１つまたはその両方に
１つの機能ユニットを有する実施例を含む、より多くのまたはより少ない機能ユ
ニットを有する実施例が企図される。さらに、コア４８または５０のいずれかが
他方よりも多い機能ユニットを有してもよい。

【００４５】 なお、１個のエミュレーションコプロセッサコアが図２に示されるが（１個の
エミュレーションコプロセッサが以下の図７、９、１０、１１および１３に示さ
れる）、複数のエミュレーションコプロセッサが採用されてもよいことが企図さ
れる。さらに、複数の外部命令セットアーキテクチャが、複数のエミュレーショ
ンコプロセッサを用いてサポートされてもよいことが企図される。

【００４６】 図３を参照すると、コンピュータシステム５のある実施例によって採用される
ソフトウェアモデルのブロック図が示される。図３は、外部アプリケーションプ
ログラム８２を含むホストプロセス８０を例示する。図示の実施例は、たとえば
、ホスト命令セットアーキテクチャとしてのアルファ命令セットアーキテクチャ
と、外部命令セットアーキテクチャとしてのｘ８６命令セットアーキテクチャと
ともに、ウィンドウズＮＴオペレーティングシステムの動作を表わす。図３は、
他のオペレーティングシステム、ホスト命令セットアーキテクチャおよび外部命
令セットアーキテクチャをさらに表わしてもよい。他の実施例が可能であり企図
される。

【００４７】 外部アプリケーション８２は、外部命令セットアーキテクチャ内にコード化さ
れる１つ以上のモジュールを含む。外部アプリケーションは、オペレーティング
システムルーチンへのコールを含んでもよい。オペレーティングシステムルーチ
ンを直接コールする代わりに、各ルーチンは、「サンク（thunk）」と置換えら
れる。サンクは、これが置換わるルーチンと同じ名前（および、したがって、プ
ロセス８０のアドレス空間内の同じアドレス）を有するルーチンである。この実
施例では、サンクは、特定の予め定義された違法操作コードを含み、これによっ
てエミュレーションコプロセッサは違法操作コードトラップ（または「例外」）
をとる。違法操作コードトラップをとると、エミュレーションコプロセッサは、
ホストプロセッサと交信して、外部アプリケーションが停止したことを示す。た
とえば、エミュレーションコプロセッサは、違法操作コードトラップをとるとス
トップメッセージを生成するハードウェアを含んでもよい。代替的に、違法操作
コードトラップハンドラ（違法操作コードトラップが発生するとフェッチされる
よう定義される予め定められたアドレスに記憶されるコード）が、ストップメッ
セージを与えるためにコード化されてもよい。サンクの２つの組、すなわちオペ
レーティングシステムサンク８６およびプロセスサンク８８が図３に示される。
オペレーティングシステムサンク８６は、外部アプリケーションプログラム８２
にコード化される直接オペレーティングシステムコールと、外部アプリケーショ
ンプログラム８２の実行中の例外に対する応答として生じる間接オペレーティン
グシステムコールとの両方の、オペレーティングシステムコールを捕えるために
用いられる。加えて、プロセスサンク８８は、プロセス内に含まれるホストコー
ド９０のブロックと交信するために含まれてもよい。しかしながら、プロセスサ
ンク８８およびホストコード９０は、オプションである。上述したプロセスは、
外部アプリケーションコードとホストコードとの間の遷移を検出するために用い
ることが可能である。他の実施例が、遷移を検出するための他の方法を採用して
もよい。

【００４８】 ホストプロセス８０は、ホストプロセッサとエミュレーションコプロセッサと
の間で交信するために用いられ得るエミュレーションインターフェイスコード９
２をさらに含む。したがって、オペレーティングシステムサンク８６は、エミュ
レーションインターフェイスコード９２の呼出につながり、ホストプロセッサと
エミュレーションコプロセッサとの間でメッセージをやり取りし得る。さらに、
ホストプロセッサは、エミュレーションインターフェイスコード９２を用いてエ
ミュレーションコプロセッサからコンテクスト情報を要求するよう構成されても
よい。外部アプリケーションプログラム８２によってコールされるオペレーティ
ングシステムルーチンと、オペレーティングシステム８４によって与えられる対
応するオペレーティングシステムルーチンとは同じ機能を与えるが、命令セット
アーキテクチャが異なるために、コール協定（すなわち、アプリケーションとオ
ペレーティングシステムルーチンとの間でパラメータがやり取りされる態様）は
異なっている。たとえば、レジスタの数およびタイプが異なっていると、レジス
タ内のパラメータを送る能力（メモリ場所とは対照的に）は異なる。したがって
、エミュレーションインターフェイスコード９２は、コールについてのパラメー
タであるコンテクスト値を要求可能であり、パラメータをホストプロセッサ上の
対応するレジスタ内に与えることが可能である。オペレーティングシステムコー
ルは次に、ホストプロセッサによって実行され得る。その後に、オペレーティン
グシステムルーチンの結果は、コール協定の変換を逆転させることによってエミ
ュレーションコプロセッサに与えられ得る。

【００４９】 さらになお、オペレーティングシステムライブラリコード９４が、ホストプロ
セス８０内に含まれ得る。たとえば、ウィンドウズＮＴオペレーティングシステ
ム内に定義されるダイナミックロードライブラリが、オペレーティングシステム
ライブラリ９４を介して解決可能である。

【００５０】 図４を参照すると、図１に示すコンピュータシステムのある実施例に従うアプ
リケーションプログラムの初期化を例示するフローチャートが示される。他の実
施例が可能であり企図される。いくつかのステップが、わかりやすくするために
直列順序で図４に示され得るが、いかなる好適な順序が用いられてもよい。さら
に、所望のごとくステップが並列に実行されてもよい。

【００５１】 アプリケーションプログラムを起動するためにユーザからコマンドを受取ると
、オペレーティングシステムは、アプリケーションプログラムが実行するプロセ
スを生成する。オペレーティングシステムは、アプリケーションプログラムのフ
ァイルフォーマットを調べ、どのタイプのコードがアプリケーションプログラム
内に含まれるかを決定する（ステップ１００）。たとえば、ウィンドウズＮＴオ
ペレーティングシステムを採用する実施例では、ポータブル実行フォーマットは
、どの命令セットアーキテクチャにアプリケーションプログラムがコード化され
るかについての表示を含む。ポータブル実行フォーマットは、ウィンドウズＮＴ
によって定義されるアプリケーションプログラミングインターフェイスの一部と
して定義される。

【００５２】 アプリケーションプログラムが、ホスト命令セットアーキテクチャに従ってコ
ード化されるべきであると決定されると（決定ブロック１０２）、オペレーティ
ングシステムは、通常のホストプロセスとしてプロセスを確立し、アプリケーシ
ョンプログラムがホストプロセッサによって実行される（ステップ１０４）。他
方で、アプリケーションプログラムが、ホスト命令セットアーキテクチャに従っ
てコード化されるべきでないと決定された場合、オペレーティングシステムは、
アプリケーションプログラムがコンピュータシステム内のエミュレーションコプ
ロセッサによって実行可能である外部命令セットアーキテクチャにしたがってコ
ード化されるかどうかを決定する（決定ブロック１０６）。外部命令セットアー
キテクチャがエミュレーションコプロセッサによって実行可能である場合、オペ
レーティングシステムは、エミュレーションコプロセッサ上の外部アプリケーシ
ョンプログラムを起動するためにエミュレーションコプロセッサインターフェイ
スコードを呼出す（ステップ１０８）。外部命令セットアーキテクチャがエミュ
レーションコプロセッサによって実行可能でない場合、オペレーティングシステ
ムは、メッセージをユーザに表示して、アプリケーションがサポートされていな
いことを示す（ステップ１１０）。アプリケーションプログラムは、この場合起
動されない。代替的に、アプリケーションのソフトウェアエミュレーションまた
はバイナリ変換が、所望であれば、ステップ１１０で設けられてもよい。たとえ
ば、デジタル・イクイップメント社のＦＸ！３２製品またはマイクロソフトのＷ
ｘ８６製品と同様の方式が採用されてもよい。

【００５３】 図５を参照すると、図３に示すエミュレーションインターフェイスの呼出（た
とえば、図４に示すステップ１０８）のある実施例を例示するフローチャートが
示される。他の実施例が可能であり企図される。プロセスコンテクストは、（ホ
ストプロセッサとエミュレーションコプロセッサとの間のコマンドインターフェ
イスを介して伝送されるコマンドを用いて）ホストプロセッサによって確立され
る。アプリケーションプログラム内の第１の命令の仮想アドレスであるプログラ
ムカウンタレジスタについての値を含む、レジスタについての初期値が与えられ
る。コンテクストを確立した後、「ゴー」（すなわち実行の開始）コマンドが、
エミュレーションコプロセッサに与えられる（ステップ１２０）。

【００５４】 ホストプロセッサ上で実行するエミュレーションインターフェイスコードは、
コマンドインターフェイス５４をモニタして、ホストコードへの遷移が検出され
たことを示すエミュレーションコプロセッサからのメッセージを受取る（すなわ
ち、ストップメッセージがエミュレーションコプロセッサから受取られる）。ホ
ストコードへの遷移が検出されると（決定ブロック１２２）、ホストプロセッサ
は、遷移がプロセス脱出条件によるものかどうかを決定する（決定ブロック１２
８）。図６に以下に例示するように、ストップコマンドは、停止のための理由に
ついての表示を含み得る。プロセス脱出が検出された場合、破壊プロセスメッセ
ージがオペレーティングシステムに送信され、エミュレーションインターフェイ
スコードが存在する（ステップ１３０）。

【００５５】 他方で、プロセス脱出が検出されなかった場合、ホストプロセッサは、コマン
ドインターフェイス５４を介してコンテクスト情報を集めて、どのオペレーティ
ングシステムルーチンが実行されるべきかおよび、コールパラメータは何かを決
定する（ステップ１２４）。ホストコードは次に、ホストプロセッサ上で実行さ
れる。コンテクスト情報は、コマンドインターフェイス５４を介してエミュレー
ションコプロセッサに与えられる。オペレーティングシステムルーチンの実行に
よって与えられた結果は、適用可能であれば、この態様でエミュレーションコプ
ロセッサに送られることが可能である。次に、ゴーコマンドが与えられることに
よって、エミュレーションコプロセッサは続行し（ステップ１２６）、ホストプ
ロセッサは引続き、エミュレーションコプロセッサからのメッセージをモニタす
る。

【００５６】 なお、外部アプリケーションプログラムによってコール可能であるオペレーテ
ィングシステムルーチンには少なくとも２つのタイプがある。第１のタイプは、
外部アプリケーションプログラム内に意図的にコード化されるオペレーティング
システムライブラリルーチンコールである。ライブラリルーチンは、多くのアプ
リケーションプログラムによって使用され得る、低レベルサービスを与えサービ
ス自体をコード化する代わりにアプリケーションプログラムによって使用される
。典型的には、ライブラリルーチンおよびルーチンによって用いられるパラメー
タは、アプリケーション開発者の使用のためにドキュメントされる。加えて、例
外処理を与えるオペレーティングシステムルーチンがコールされ得る。名前が意
味するとおり、エミュレーションコプロセッサが例外を検出したときこれらのル
ーチンは「コールされる」。たとえば、命令フェッチアドレスまたはデータアド
レスが変換を失敗したときに生じるページフォルトが、例外ルーチンを呼出しペ
ージを割当てる。

【００５７】 特定のページへの初期アクセスの際にページフォルトは起こり得る。たとえば
、エミュレーションコプロセッサが、アプリケーションプログラムの第１の命令
をフェッチしようとしたとき、第１の命令を含むページはまだ、アプリケーショ
ンプログラムに割当てられていない可能性がある。したがって、フェッチアドレ
スは変換せず、ページフォルトが生じる。同様に、データが新しいページからア
クセスされるたびに、ページフォルトが起こり得る。ページがディスクに「ペー
ジアウト」されて異なったページの割当てが可能とされたときにも、ページフォ
ルトは起こり得る。

【００５８】 なお、図５のフローチャートは、ウィンドウズＮＴなどのプリエンティティブ
・マルチタスクオペレーティングシステム下で割込まれて、ホストプロセッサが
他のタスク（たとえば、ホストアプリケーションプログラムまたは実行されてい
るアプリケーションに関連しないオペレーティングシステムルーチン）を実行す
ることを可能にすることもある。さらに、複数の外部アプリケーションが同時に
実行している場合、複数のプロセスがメッセージをモニタしている可能性がある
。

【００５９】 ある実施例では、エミュレーションインターフェイスコードは、ウィンドウズ
ＮＴオペレーティングシステムに対するＷｘ８６拡張命令にインターフェイスし
得る。

【００６０】 図６を参照すると、コマンドインターフェイス５４のある実施例によってサポ
ートされるコマンドを例示する表１４０が示される。異なったコマンドまたは、
異なったコマンドと表１４０に示す１つ以上のコマンドとの組合せを採用する他
の実施例が企図される。

【００６１】 レジスタ読出コマンドが、ホストプロセッサによるエミュレーションコプロセ
ッサレジスタの読出のためにサポートされる。エミュレーションコプロセッサは
、要求されたレジスタ値を与えることによってレジスタ読出コマンドに応答する
。なお、メモリ値もまた同様に、エミュレーションコプロセッサのコンテクスト
から読出可能である。しかしながら、エミュレーションコプロセッサおよびホス
トプロセッサは、同じ物理的メモリを共有するので、ホストプロセッサは、メモ
リ値を直接に読出すことが可能である。上述したとおり、同じ変換がホストプロ
セッサおよびエミュレーションコプロセッサの両方によって共有されるか、また
は、変換は、外部アプリケーションプログラムに割当てられた各ページごとに、
ホストプロセッサの命令セットアーキテクチャおよびエミュレーションコプロセ
ッサの命令セットアーキテクチャの両方に従って生成される。したがって、ホス
トプロセッサは、外部アプリケーションのコンテクストに割当てられたメモリを
見るであろう。

【００６２】 同様に、ホストプロセッサがエミュレーションコプロセッサ内のレジスタを更
新することを可能にするためにレジスタ書込コマンドがサポートされる。エミュ
レーションコプロセッサは、レジスタ書込コマンド内に与えられたデータを受取
り、受取った値で特定のレジスタを更新する。メモリの読出に関する前の記載と
同様に、ホストプロセッサは、同様に、エミュレーションコプロセッサのコンテ
クスト内のメモリを更新することが可能である。

【００６３】 ゴーコマンドは、エミュレーションコプロセッサが実行を開始するべきかどう
かをエミュレーションコプロセッサに示す。エミュレーションコプロセッサにゴ
ーコマンドを送るより前に、実行ポインタが、エミュレーションコプロセッサ内
のプログラムカウンタレジスタ内に記憶される。ゴーコマンドを受取ると、エミ
ュレーションコプロセッサは、実行ポインタの命令のフェッチおよび実行を開始
する。代替的に、実行ポインタは、所望であれば、ゴーコマンド内で交信されて
もよい。

【００６４】 外部アプリケーションプログラムの実行のためにアーキテクチャ的切換が実行
されるべきである（たとえば、ホストコードが実行されるべきである）ことが決
定されると、ストップコマンドがエミュレーションコプロセッサによって伝送さ
れる。ストップコマンドは、エミュレーションコプロセッサが停止したことをホ
ストプロセッサに通知し、また停止の理由を与える。停止のための様々な理由が
所望のごとく採用され得る。たとえば、停止のための理由は、（ｉ）オペレーテ
ィングシステムコールのために（上述したような）サンクを実行すること、（ii
）外部アプリケーションプログラムの実行の終了を検出すること、または（iii
）アプリケーションプログラムの実行中に例外を経験することを含み得る。所望
であれば、レジスタ読出コマンドを用い、外部アプリケーションプログラムのメ
モリを読出して、ホストプロセッサはさらなるコンテクスト情報を集めてもよい
。

【００６５】 なお、「メッセージ」という言葉は、ホストプロセッサとエミュレーションコ
プロセッサとの間の交信を言うものとしてここでは用いられ得る。メッセージと
いう言葉とコマンドとはこの開示では同義であることが意図される。

【００６６】 図７を次に参照すると、プロセッサ１０の第２の企図された実施例が示される
。図７の実施例は、たとえば、図１に示すコンピュータシステム５の実施例にお
いて採用されてもよい。図３〜図６は、一般的には、図７の実施例にも適用可能
である。他の実施例が可能であり企図される。図７に示すとおり、プロセッサ１
０は、エミュレーションコプロセッサ１５０と、ホストプロセッサ１５２と、イ
ンターフェイス論理ユニット１５４とを含む、エミュレーションコプロセッサ１
５０およびホストプロセッサ１５４は、インターフェイス論理ユニット１５４に
結合され、これはさらにＣＰＵバス３４に結合される。ホストプロセッサ１５２
はさらに、バックサイドＬ２インターフェイス５２を介してＬ２キャッシュ３８
に結合される。

【００６７】 エミュレーションコプロセッサ１５０は、図２に示すものと同様のエミュレー
ションコプロセッサコア５０と、命令キャッシュ４４およびデータキャッシュ４
６と同様のキャッシュと、ＭＭＵ４２と同様のＭＭＵとを含んでもよい。ホスト
プロセッサ１５２は、図２に示すものと同様のホストプロセッサコア４８と、命
令キャッシュ４４およびデータキャッシュ４６と同様のキャッシュと、ＭＭＵ４
２と同様のＭＭＵとを含んでもよい。

【００６８】 ある特定の実施例に従うと、図７に示すようなプロセッサ１０は、プリント回
路基板に装着される３つの別個の半導体チップを含む。プリント回路基板は、エ
ッジコネクタを含み、エンキャプシュレーションされてコンピュータシステム５
内に含まれてもよい。たとえば、プロセッサ１０は、インテルおよびアドバンス
ト・マイクロ・ディバイシズ（Advanced Micro Devices）によって開発されたス
ロット１、スロットＡまたはスロット２０００の仕様のいずれかに従って設計さ
れてもよい。あるチップは、エミュレーションコプロセッサ１５０を実現する。
第２のチップは、ホストプロセッサ１５２を実現し、第３のチップは、インター
フェイス論理１５４を実現する。たとえば、エミュレーションコプロセッサ１５
０およびホストプロセッサ１５２は、カスタムデザイン半導体チップであっても
よく、インターフェイス論理ユニット１５４は、特定用途向け集積回路（ＡＳＩ
Ｃ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などであってもよい
。同様に、インターフェイス論理ユニット１５４をカスタム半導体チップとして
実現することを含む、他の構成が可能であり企図される。

【００６９】 図７に示す実施例は、（異なった半導体製造プロセスを用いておそらく製造さ
れる）予め設計されたエミュレーションコプロセッサ１５０およびホストプロセ
ッサ１５２を用いてプロセッサ１０を形成することを見込む。エミュレーション
コプロセッサ１５０およびホストプロセッサ１５２は各々、インターフェイス論
理ユニット１５４へのバスインターフェイス（それぞれ、参照番号１５６および
１５８）を与え得る。たとえば、バスインターフェイス１５６および１５８は、
ＣＰＵバス３４に論理的および電気的に同一であってもよい。代替的に、バスイ
ンターフェイス１５６および１５８は、ＣＰＵバス３４に専用のものとは異なっ
たバスプロトコルおよび／または電気的仕様に従って動作可能である。さらにな
お、バスインターフェイス１５６は、バスインターフェイス１５８と異なっても
よく、インターフェイス論理ユニット１５４は、バス上のトランザクションを、
バスブリッジ１２の動作と同様の適切なプロトコルに変換可能である。

【００７０】 インターフェイス論理ユニット１５４は、図７の実施例では、コマンドインタ
ーフェイス機能（たとえばコマンドインターフェイス５４）を与える。メモリお
よびＩ／Ｏバスサイクルと異なる予め定義されたバスサイクルが、バスインター
フェイス１５６および１５８上に定義されて、エミュレーションコプロセッサ１
５０とホストプロセッサ１５２との間にさまざまなコマンドを交信してもよい。
代替的に、コマンドインターフェイス５２が、１組のＦＩＦＯを含んで、エミュ
レーションコプロセッサ１５０およびホストプロセッサ１５２はこの中にコマン
ドを書込み、エミュレーションプロセッサ１５０およびホストプロセッサ１５２
はここからコマンドを読出してもよい。

【００７１】 コマンドインターフェイス機能を与えることに加えて、インターフェイス論理
ユニット１５４は、エミュレーションコプロセッサ１５０およびホストプロセッ
サ１５２から、ＣＰＵバス３４および任意で非要求プロセッサに、非コマンド（
たとえばメモリおよびＩ／Ｏ）を送る。図８は、インターフェイス論理ユニット
１５４のある実施例に従うコマンド要求および非コマンド要求の両方を送るある
実施例を例示するフローチャートである。他の実施例が可能であり企図される。
図８に示すステップは時に、わかりやすくするために直列順で例示される。しか
しながら、ステップは、所望のごとく、いかなる好適な順序で実行されてもよく
、並列に実行されてもよい。

【００７２】 （ホストプロセッサ１５２およびエミュレーションコプロセッサ１５４の両方
に送られる、ＣＰＵバス３４に対するコヒーレンシ要求以外の）要求は、ホスト
プロセッサ１５２またはエミュレーションコプロセッサ１５０のいずれかによっ
て起動される。要求がバスインターフェイス１５６上で受取られた場合、要求は
エミュレーションコプロセッサ１５０によって起動される。要求がホストプロセ
ッサ１５８によって受取られた場合、要求はホストプロセッサ１５２によって起
動される。インターフェイス論理ユニット１５４は、要求のイニシエータを決定
する（決定ブロック１６０）。要求がホストプロセッサ１５２によって起動され
た場合、インターフェイス論理ユニット１５４は、要求がエミュレーションイン
ターフェイスについてのコマンド（たとえば、コマンドインターフェイス５４を
介するエミュレーションコプロセッサ１５０へのコマンド）であるかどうかを決
定する（決定ブロック１６２）。要求がエミュレーションコプロセッサ１５０へ
のコマンドであった場合、要求はエミュレーションコプロセッサ１５０に送られ
る（ステップ１６４）。ＣＰＵバス３４は、コマンドによって影響を受けること
はないであろう。要求がエミュレーションコプロセッサ１５０へのコマンドでな
ければ、インターフェイス論理ユニット１５４は、コマンドをＣＰＵバス３４に
送る（ステップ１６６）。

【００７３】 他方で、要求がエミュレーションコプロセッサ１５０から受取られた場合、要
求はホストプロセッサ１５２に送られる（ステップ１６８）。要求のデスティネ
ーションがホストプロセッサ１５２であるため、エミュレーションインターフェ
イスコマンドはホストプロセッサ１５２に送られる。メモリ要求およびＩ／Ｏ要
求は、エミュレーションコプロセッサ１５０がホストプロセッサ１５２のＬ２キ
ャッシュ資源（たとえばＬ２キャッシュ３８）を共有することを可能にするため
に、ホストプロセッサ１５２に送られる。メモリ要求は、ホストプロセッサ１５
２が要求されたデータを与えるように、コヒーレンシ要求の形でインターフェイ
ス論理ユニット１５４によって与えられてもよい。代替的に、インターフェイス
論理ユニット１５４は、バスインターフェイス１５８に従って与えられるバスサ
イクルとは異なる予め定義されたバスサイクルを採用して、Ｌ２キャッシュ３８
の読出を要求してもよい。この態様では、コスト削減が、ホストプロセッサ１５
２とエミュレーションコプロセッサ１５０との間で共有されるＬ２キャッシュを
採用することによって達成可能である。

【００７４】 上述したとおり、エミュレーションコプロセッサ１５０からの要求は、エミュ
レーションインターフェイスについてのコマンド（たとえば、コマンドインター
フェイス５４または予め定められたバスサイクルを介するホストプロセッサ１５
２へのコマンド−決定ブロック１７０）または、メモリもしくはＩ／Ｏ要求のい
ずれであってもよい。要求がエミュレーションインターフェイスコマンドであっ
た場合、要求はホストプロセッサ１５２に送られることが可能であり（ステップ
１６８）、さらなる動作は必要とされないであろう。他方で、要求がエミュレー
ションインターフェイスコマンドでなかった場合、インターフェイス論理ユニッ
ト１５４は、これに送られるバスサイクルに対するホストプロセッサ１５２の応
答（ステップ１６８）から、要求がホストプロセッサ１５２によって満足され得
るかどうかを決定する（決定ブロック１７２）。要求がホストプロセッサ１５２
によって満足され得るのであれば、ホストプロセッサ１５２によって与えられた
データは、インターフェイス論理ユニット１５４を介してエミュレーションコプ
ロセッサ１５０に送られる（ステップ１７４）。要求がホストプロセッサ１５２
によって満足され得ないならば、要求は、インターフェイス論理ユニット１５４
によってＣＰＵバス３４に送られる（ステップ１６６）。

【００７５】 次に図９を参照すると、たとえば、図１に示すコンピュータシステム５内に採
用可能であるプロセッサ１０の第３の実施例のブロック図が示される。図３〜図
６は一般的に、この実施例にも適用可能である。他の実施例が可能であり企図さ
れる。図９の実施例では、プロセッサ１０は、エミュレーションコプロセッサ１
５０とホストプロセッサ１５２とを含む。より詳細に示されるホストプロセッサ
１５２は、コア４８と、Ｉキャッシュ４４と、Ｄキャッシュ４６と、ＭＭＵ４２
と、バスインターフェイスユニット４０とを含む。エミュレーションコプロセッ
サ１５０は、コマンドインターフェイス５４を含む、コプロセッサ１０内の接続
を介してホストプロセッサ１５２に結合される。ホストプロセッサ１５２および
より特定的にはバスインターフェイスユニット４０は、バックサイドＬ２インタ
ーフェイス５２を介してＣＰＵバス３４におよびＬ２キャッシュ３８に結合され
る。

【００７６】 図９の実施例は、エミュレーションコプロセッサ１５０とホストプロセッサ１
５２との間のキャッシュ資源およびＭＭＵ資源の共有を見込む。言換えれば、エ
ミュレーションコプロセッサ１５０は、この実施例ではキャッシュおよびＭＭＵ
回路構成を排除するであろう。代わりに、エミュレーションコプロセッサ１５０
には、Ｉキャッシュ４４、Ｄキャッシュ４６、ＭＭＵ４２、および間接的にバス
インターフェイスユニット４０へのアクセスが与えられるであろう。有利には、
エミュレーションコプロセッサ１５０を実現するために採用される回路構成の量
は、実質的に低減可能である。

【００７７】 なお、エミュレーションコプロセッサ１５０は、図２の前の記載と同様に、さ
まざまな実施例での、データキャッシュ４６または命令キャッシュ４４のいずれ
かからの命令をフェッチするよう構成可能である。さらになお、エミュレーショ
ンコプロセッサ１５０は、命令をフェッチするために命令キャッシュを含んでも
よく、データキャッシュ４６から命令キャッシュミスをフェッチしてもよい。

【００７８】 プロセッサ１０内にコマンドインターフェイス５４を設ける代わりとして、Ｆ
ＩＦＯを主メモリ１４内に維持して、ホストプロセッサ１５２とエミュレーショ
ンコプロセッサ１５０との間でコマンドメッセージをやり取りしてもよい。なお
、図９の実施例では、プロセッサ１０は、とりわけ、単一の半導体基板、マルチ
チップモジュール、またはスロット１、スロットＡもしくはスロット２００タイ
プパッケージ内の２つ以上の半導体として実現されてもよい。

【００７９】 図１０を次に参照すると、コンピュータシステム５の第２の実施例のブロック
図が示される。図３〜図６は一般的に、この実施例にも適用可能である。他の実
施例が可能であり企図される。図１０の実施例では、ホストプロセッサ１５２お
よびエミュレーションコプロセッサ１５０は各々、バスブリッジ１２に直接結合
される。独立のＣＰＵバス接続３４および３４ａの代替として、ホストプロセッ
サ１５２およびエミュレーションコプロセッサ１５０は、共通のＣＰＵバス３４
を共有してもよい。さらに、ホストプロセッサ１５２は、Ｌ２キャッシュ３８に
結合され、エミュレーションコプロセッサ１５０は同様に、Ｌ２キャッシュ３８
ａに結合される。

【００８０】 図１０の実施例では、ホストプロセッサ１５２およびエミュレーションコプロ
セッサ１５０は各々、内部キャッシュおよびメモリ管理ファシリティを含んでも
よい。たとえば、ホストプロセッサ１５２は、エミュレーションコプロセッサな
しのコンピュータシステム内に含まれるよう設計されるプロセッサであってもよ
く、同様に、エミュレーションコプロセッサ１５０は、（たとえば、コンピュー
タシステムの中央処理ユニットとして）ホストコンピュータなしのコンピュータ
システム内に含まれるよう設計されたプロセッサであってもよい。言換えれば、
ホストプロセッサ１５２およびエミュレーションコプロセッサ１５０は、「既製
（“off-the-shelf”）」の部品であってもよい。コマンドインターフェイス５
４が、ＦＩＦＯを用いてプロセッサ間でコマンドメッセージをやり取りするなど
、主メモリ１４を介して設けられてもよい。代替的に、コマンドインターフェイ
ス５４は、バスブリッジ１２内に設けられてもよい。さらに別の代替として、Ｃ
ＰＵバス３４および３４ａとは別個の専用インターフェイスを用いてコマンドイ
ンターフェイス５４を設けてもよい。

【００８１】 図１０の実施例では、ホストプロセッサ１５２およびエミュレーションコプロ
セッサ１５０は、論理的および電気的に等価のバスインターフェイス（すなわち
ＣＰＵバス３４）を含む。図１１は、エミュレーションコプロセッサ１５０がＣ
ＰＵバス３４とは異なったバスインターフェイスを含むようなコンピュータシス
テム５の別の実施例である。したがって、図１１に示すコンピュータシステム５
は、エミュレーションコプロセッサ１５０によって生成されたトランザクション
を、エミュレーションコプロセッサ１５０のバスインターフェイスのプロトコル
および電気的信号法特性から、ＣＰＵバス３４ａのそれに変換するためのバスブ
リッジ１８０を含む。したがって、図１１の実施例は、たとえ異なったバスイン
ターフェイスがホストプロセッサおよびエミュレーションコプロセッサによって
用いられたとしても、既製のホストプロセッサ１５２および既製のエミュレーシ
ョンコプロセッサ１５０をサポートする。

【００８２】 図１０の実施例でのように、コマンドインターフェイス５４は、図１１の実施
例において主メモリ内で実現されてもよい。代替的に、コマンドインターフェイ
ス５４は、バスブリッジ１２内に設けられてもよい。さらに別の代替として、Ｃ
ＰＵバス３４および３４ａとは別個の専用インターフェイスを用いてコマンドイ
ンターフェイス５４を設けてもよい。

【００８３】 次に図１２を参照すると、コンピュータシステム５の第４の実施例が示される
。他の実施例が可能であり企図される。図１２の実施例では、エミュレーション
コプロセッサは、エミュレーションコプロセッサカード２２Ｃ上に含まれる。エ
ミュレーションコプロセッサカード２２Ｃは、図１２に示すとおりＰＣＩバス２
４に結合される。エミュレーションコプロセッサカード２２Ｃのためのハードウ
ェアは、たとえば、カリフォルニア州のサニーベイルのリプライ社（Replay Cor
poration）によって製造されるラディアス・デタント（Radius Detente）ＡＸま
たはＭＸカードであってもよい。

【００８４】 図３〜図６に関して上述した操作に加えて、図１２の実施例は、いくつかの他
の操作をも含む。コマンドインターフェイスは、エミュレーションコプロセッサ
カード２２Ｃ上のメモリ内に維持されてもよい。加えて、エミュレーションコプ
ロセッサカード２２ＣはＩ／Ｏデバイスであるため、エミュレーションコプロセ
ッサカード２２Ｃにインターフェイスするために、ドライバがオペレーティング
システム内に設けられる。さらになお、エグゼクティブソフトウェアがエミュレ
ーションコプロセッサカード２２Ｃについて設けられ、複数のアプリケーション
プログラムが同時に実行中であることを可能にする。したがって、プロセスおよ
びプロセス内のスレッドを生成しかつ破壊するためのコマンドが、図６に例示さ
れるようなエミュレーションコプロセッサとホストプロセッサとの間で交信され
得るコマンドの組に加えられ得る。加えて、コマンドがページを割当てるために
与えられ、エミュレーションコプロセッサカード２２Ｃ上で実行する外部アプリ
ケーションプログラムによって使用される。エミュレーションコプロセッサカー
ド２２Ｃは、コンピュータシステム５のオペレーティングシステムにとってはＩ
／Ｏデバイスであるように見えるので、ページがエミュレーションコプロセッサ
に割当てられると、ページは主メモリ１４にロックされる（すなわち、オペレー
ティングシステムによるページ割当て要求の受信の際にディスクドライブへのペ
ージアウトのためにページが選択されない）。エミュレーションコプロセッサカ
ード上で実行するエグゼクティブは、いつページがエミュレーションコプロセッ
サ上で実行するアプリケーションプログラムによって使用されなくなるかを決定
し、もはや使用されていないことを決定するとメッセージを与えてページをロッ
ク解除する。

【００８５】 さらに、エミュレーションコプロセッサカード２２Ｃ内のエミュレーションコ
プロセッサは、１つ以上のキャッシュを含み、エミュレーションコプロセッサカ
ード２２Ｃ上で実行するエグゼクティブは、エミュレーションプロセッサキャッ
シュと、ホストプロセッサ１５０およびＬ２キャッシュ３８内（および、もし含
まれていれば、ホストプロセッサ１５０ａおよびＬ２キャッシュ３８ａ内）のキ
ャッシュとのキャッシュコヒーレンスを維持する。代替的に、エミュレーション
コプロセッサ内のキャッシュは、キャッシュコヒーレンスが問題とならないよう
に不能化されてもよい。

【００８６】 ある特定の実施例では、コンピュータシステム５は、アルファ（Alpha）命令
セットアーキテクチャのためにウィンドウズＮＴオペレーティングシステムを採
用し、ホストプロセッサ１５０は、アルファ命令セットアーキテクチャを採用す
る。さらに、コンピュータシステム５によって採用されるウィンドウズＮＴオペ
レーティングシステムは、Ｗｘ８６エミュレーション拡張命令を含む。しかしな
がら、ｘ８６プロセッサをエミュレーションするためのコードは、上述したエミ
ュレーションインターフェイスコードと置換えられる。エミュレーションコプロ
セッサカード２２Ｃについてのドライバは、エグゼクティブからのロック要求お
よびロック解除要求に応答してページロックおよびロック解除機能を与える。よ
り特定的には、エグゼクティブは、コードまたはデータのいずれかについてロッ
クされたページを要求する。ドライバは、要求に応答して、ウィンドウズＮＴメ
モリマネージャ・アプリケーションプログラミングインターフェイス（ＡＰＩ）
コールを用いてページをロックする（すなわち、ページがディスクにスワップさ
れることを防いで、異なった仮想ページがその物理的ページに割当てられること
を可能にする）。その後に、エグゼクティブは、ページがもはやアプリケーショ
ンプログラム実行のために必要とされていないこと決定し得り、ロック解除メッ
セージを送信し得る。これに応答して、ドライバは、ウィンドウズＮＴメモリマ
ネージャＡＰＩを用いてページをロック解除する。加えて、ドライバは、オペレ
ーティングシステム内のカードを初期化しかつカード上にメモリをマッピングす
る責任がある。

【００８７】 図１２の実施例についてのドライバおよびエグゼクティブは、ウィンドウズＮ
Ｔオペレーティングシステムによって定義される（より特定的には、ウィンドウ
ズＮＴＤＤＫにドキュメントされるような）パケットベースのＤＭＡバスマスタ
モデルを基礎とする。Ｉｏ割当てアダプタチャネル（Io Allocate Adapter Chan
nel）を用いてアダプタオブジェクトが生成される。ＭＤＬ（メモリ記述子リス
ト）が生成され、プロセスによって用いられるページの仮想から物理的へのマッ
ピングを記述する。論理的アドレスは、Ｉｏマップ転送（Io Map Transfer）で
生成され、エミュレーションコプロセッサカード２２Ｃ上のエミュレーションコ
プロセッサに与えられる。したがって論理的アドレスの、メモリ１４（すなわち
ホストシステムメモリ）内の物理的アドレスへの変換を与えるマッピングレジス
タが生成される。エミュレーションコプロセッサはこれによって、主メモリ１４
にアクセスして、命令および読出／書込データを直接フェッチすることが可能で
ある。言換えれば、コードが実行され、データが主メモリ１４内の適所にアクセ
スされる。これらのアクセスは、ホストシステムにとってはＤＭＡのように見え
るかもしれない。このようにして、命令およびデータは、エミュレーションコプ
ロセッサカード２２Ｃに与えられる。

【００８８】 なお、エグゼクティブソフトウェアが、エミュレーションコプロセッサカード
２２Ｃを制御するために記載されたが、制御の一部をハードウェアに設けるよう
な他の実施例が可能である。そのような実施例が企図される。

【００８９】 次に図１３を参照すると、エミュレーションコプロセッサカード２２Ｃのある
実施例のブロック図が示される。他の実施例が可能であり企図される。図１３に
示すとおり、エミュレーションコプロセッサカード２２Ｃは、ＰＣＩインターフ
ェイス１９０と、エミュレーションコプロセッサ１５０と、メモリ１９４とを含
む。ＰＣＩインターフェイス１９０は、ＰＣＩバス２４、メモリ１９４およびエ
ミュレーションコプロセッサ１５０に結合される。エミュレーションコプロセッ
サ１５０はさらに、メモリ１９４に結合される。メモリ１９４は、エグゼクティ
ブプログラム１９６と、エグゼクティブプログラム１９６とエミュレーションコ
プロセッサカード２２ｃのためのドライバとの間でコマンドメッセージおよびエ
ミュレーションインターフェイスコード９２をやり取りするために用いられるコ
マンドキュー１９８とのための記憶装置を含む。言換えれば、コマンドキュー１
９８は、コマンドインターフェイス５４を含み得る。なお、命令およびデータは
好ましくは、主メモリ１４からエミュレーションコプロセッサ１５０によって直
接にアクセスされるが、代替の実施例は、主メモリ１４内のページから転送され
る命令およびデータをメモリ１９４内に同様に記憶してもよい。

【００９０】 上述したとおり、エミュレーションコプロセッサカード２２Ｃは、リプライ社
によって製造されるラディアス・デタントＡＸまたはＭＸカードであってもよい
。これらの製品は、図１３には示されないさらなるハードウェア特徴を含んでも
よい。ハードウェア特徴は、カードがエミュレーションコプロセッサカード２２
Ｃとして用いられる際、所望のごとく使用されてもよいしまたは使用されなくて
もよい。

【００９１】 次に図１４を参照すると、エグゼクティブプログラム１９６のある実施例によ
って維持される制御構造を例示するブロック図が示される。他の実施例が可能で
あり企図される。図１４の実施例では、制御構造は、エミュレーションコプロセ
ッサカード２２Ｃ内でアクティブであるプロセスのダブルでリンクされたリスト
であるプロセスリスト２００を含む。たとえば、図１４では、３つのプロセス２
０２Ａ、２０２Ｂおよび２０２Ｃがアクティブである。各プロセスは、１つ以上
のスレッドを含み得る。たとえば、プロセス２０２Ａは、スレッド２０４Ａ、２
０Ｂおよび２０４Ｃを含む。同様に、プロセス２０２Ｂは、スレッド２０４Ｄ、
２０４Ｅおよび２０４Ｆを含む。プロセス２０２Ｃは、スレッド２０４Ｇを含む
。各プロセスにはさらに、プロセスに対応する命令およびデータが記憶されてい
るメモリの１つ以上のページが割当てられてもよい。たとえば、プロセス２０２
Ａには、ページ２０６Ａ、２０６Ｂおよび２０６Ｃが割当てられる。同様に、プ
ロセス２０２Ｂには、ページ２０６Ｄおよび２０６Ｅが割当てられる。プロセス
２０２Ｃには、ページ２０６Ｆおよび２０６Ｇが割当てられる。

【００９２】 図１４に例示されるとおり、各プロセス２０２Ａ〜２０２Ｃには、他のプロセ
ス２０２Ａ〜２０２Ｃとは異なった数のページ２０６および異なった数のスレッ
ド２０４が割当てられてもよい。プロセス２０２Ａ〜２０２Ｃがページフォルト
を経験すると、新しいページが、コマンドキュー１９８を介してページを要求す
るエグゼクティブプログラム１９６を介してそのプロセスに割当てられ得る。ペ
ージ要求は、ページがロックされるべきであるという表示を含む。そのページ内
の処理が完了するとプロセス２０２Ａ〜２０２Ｃはページを明示開放することが
可能となり（たとえば動的に割当てられるメモリ）、ここでエグゼクティブプロ
グラム１９６はページロック解除メッセージを伝送可能となる。さらに、ページ
は、プロセス内の特定のスレッドと関連付けられてもよい。そのようなページは
、ページが関連付けられるスレッドの脱出の際に、開放され得る。加えて、プロ
セスが破壊されると、エグゼクティブプログラム１９６は、そのプロセスに割当
てられる各ページについてページロック解除メッセージを伝送し得る。

【００９３】 エグゼクティブプログラム１９６は、プロセス生成および破壊コマンドメッセ
ージのためにコマンドキュー１９８内にグローバルメッセージキューを維持して
もよく、各スレッドごとにコマンドキュー１９８内にそのスレッドのためのコマ
ンドメッセージを含むメッセージキューを維持してもよい。このようにして、エ
グゼクティブプログラムは、複数プロセス、複数スレッドのアプリケーションを
処理するよう構成可能である。スレッド専用コマンドメッセージは、各スレッド
ごとに、ページロックおよびロック解除メッセージならびに生成および破壊メッ
セージを含み、各スレッドごとにゴーおよびストップメッセージを含み得る。し
たがって、プロセススケジューリングは、コンピュータシステム５上で実行する
オペレーティングシステムによって処理可能である。ゴーメッセージおよびスト
ップメッセージは、スケジューリングを実行するために使用され得る。さらに、
表１４０に示すレジスタ読出および書込コマンドは、１スレッドずつのベースで
与えられてもよい。

【００９４】 図１５を次に参照すると、エグゼクティブプログラム１９６のある実施例の操
作を例示する１組のフローチャートが示される。他の実施例が可能であり企図さ
れる。図１５の実施例では、第１のフローチャート２２０は、コプロセッサカー
ド２２Ｃのリセットを例示し、第２のフローチャート２２２は、休止プロセスを
例示し、第３のフローチャート２２４は、エグゼクティブプログラム１９６の他
の局面を例示する。

【００９５】 コプロセッサカード２２Ｃがリセットされると（たとえば、コンピュータシス
テム５がブートされると）、フローチャート２２０が実行される。エグゼクティ
ブプログラム１９６は、コプロセッサカード２２Ｃ上の環境を初期化する（ステ
ップ２２６）。たとえば、エグゼクティブプログラム１９６は、メモリ１９４を
既知の状態にクリアし、エミュレーションコプロセッサ１５０によって使用され
るページテーブルを生成し（および、エグゼクティブプログラム１９６自身によ
って使用されるエントリを初期化する）、コマンドキュー１９８を生成すること
が可能である。休止プロセスを初期化した後（ステップ２２８）、リセット処理
が完了する。フローチャート２２２によって例示されるように、休止プロセスは
、（たとえば、コマンドキュー１９８内のメッセージの受信によって）割込みさ
れるまで何もしない（ステップ２３０）。

【００９６】 フローチャート２２４は、プロセスがコプロセッサカード２２Ｃ内でアクティ
ブである間のエグゼクティブプログラム１９６の動作を例示する。フローチャー
ト２２４は、エグゼクティブプログラム１９６を呼出し得るさまざまな事象に依
存して、いくつかのエントリポイント２３２、２３４および２３６を含む。

【００９７】 エントリポイント２３２は、メッセージがドライバによってコマンドキュー１
９８に与えられると生じる。メッセージの受信によってエミュレーションコプロ
セッサ１５０の割込みが起き、この時点でエグゼクティブプログラム１９６が呼
出される。割込みによって呼出されると、エグゼクティブプログラム１９６は、
受取ったメッセージを処理する（ステップ２３８）。さまざまなメッセージが受
取られる可能性がある。たとえば、プロセス生成またはスレッド生成メッセージ
が受取られるであろう。プロセス生成メッセージを受取ると、エグゼクティブプ
ログラム１９６は、プロセス２０２をプロセスリスト２００に加える。同様に、
スレッド生成メッセージを受取ると、エグゼクティブプログラム１９６は、スレ
ッド２０４を、スレッド生成メッセージを受取ったプロセス２０２に加える。コ
ンテクスト読出メッセージ（たとえばレジスタ読出コマンド）が、そのプロセス
（および／またはスレッド）と関連付けられるコンテクストデータ構造からレジ
スタを読出し、要求された情報で応答メッセージを生成することによって、エグ
ゼクティブプログラム１９６によって処理される。コンテクスト書込メッセージ
（たとえばレジスタ書込コマンド）が、選択されたコンテクストデータ構造に値
を書込むことによって、エグゼクティブプログラム１９６によって処理される。
エグゼクティブプログラム１９６は、ゴーメッセージに応答してレディタスクの
リストにスレッドを加え、ストップメッセージに応答してレディタスクのリスト
からスレッドを除去する。ページロック完了メッセージ（エグゼクティブプログ
ラム１９６によって先に送られたページロックメッセージに応答して発行された
）が、ロックされたページについての変換でページテーブルを更新し、かつペー
ジフォルトを経験したスレッドをレディタスクのリストに加えることによって、
エグゼクティブプログラム１９６によってサービスされる。

【００９８】 メッセージを処理した後、エグゼクティブプログラム１９６は、レディタスク
のリストからタスクを選択し、選択されたタスクに戻る（ステップ２４０）。

【００９９】 エントリポイント２３４は、ページフォルトが、エミュレーションコプロセッ
サ１５０によって実行されたタスク（たとえばプロセススレッド）によって経験
されると生じる。ページフォルトに応答して、エグゼクティブプログラム１９６
は、コマンドキュー１９８を介してページロックメッセージを送信する（ステッ
プ２４２）。ページフォルトを経験したタスクは、ページロック完了メッセージ
がページについて受取られるまで、レディタスクのリストから除去される。上述
したように、ページロック完了メッセージの受信によってタスクはレディタスク
のリストに加えられる。その後に、エグゼクティブプログラム１９６は、レディ
タスクのリストからタスクを選択し、選択されたタスクに戻る（ステップ２４０
）。

【０１００】 エントリポイント２３６は、違法操作コードトラップ例外がエミュレーション
コプロセッサ１５０によって経験されると生じる。予め定義された違法操作コー
ドを用いて、サンクが入力されたことを合図する（しばしは「ＢＯＰ」と呼ばれ
る）。エグゼクティブプログラム１９６は、予め定義された違法操作コードが検
出されたかどうかを決定する（決定ブロック２４４）。予め定義された違法操作
コードが検出されなければ、例外メッセージがコマンドキュー１９８を介して送
信され、違法操作コード例外を生成するタスクについて違法操作コード例外が送
信されたことをオペレーティングシステムに通知する（ステップ２４６）。予め
定義された違法操作コードが検出されなければ、ストップメッセージが送信され
、ホストコードへの遷移のためにタスクが停止したことをオペレーティングシス
テムに通知する（ステップ２４８）。いずれの場合でも、例外を経験したタスク
は、レディタスクのリストから除去され、レディタスクが、レディタスクのリス
トから選択される（ステップ２４０）。

【０１０１】 産業上の応用可能性 この発明は、コンピュータシステム内に応用可能である。上記の開示に従って
、ある命令セットアーキテクチャを採用するエミュレーションコプロセッサを用
いて、このために外部アプリケーションプログラムが設計されるが、第２の命令
セットアーキテクチャに従ってコード化されているオペレーティングシステムを
採用するコンピュータシステム内のその命令セットアーキテクチャ内にコード化
される外部アプリケーションプログラムを実行するような、コンピュータシステ
ムが示された。有利には、コンピュータシステムによって実行可能であるアプリ
ケーションプログラムの数は増大する。加えて、アプリケーションプログラムの
性能は、ソフトウェアエミュレーションおよび／またはバイナリ変換を用いて達
成可能であるよりも実質的により優れているであろう。さらになお、エミュレー
ションコプロセッサはアーキテクチャを実現するので、アーキテクチャ的特異性
をモデリングすることが排除される。結果として得られるコンピュータシステム
は、異種のマルチプロセッシングコンピュータシステムを形成する。

【０１０２】 以上の開示を完全に理解すると、多くの変形および変更が当業者には明らかと
なるであろう。前掲の特許請求の範囲は、そのようなすべての変形および変更を
含むものと解釈されるべきであることが意図される。

【図面の簡単な説明】

【図１】 コンピュータシステムのある実施例のブロック図である。

【図２】 ホストプロセッサコアおよびエミュレーションコプロセッサコア
を含む図１に示すプロセッサのある実施例のブロック図である。

【図３】 外部アプリケーションをエミュレーションするプロセスのブロッ
ク図である。

【図４】 図１に示すコンピュータシステム内のアプリケーションプログラ
ムの初期化のある実施例を例示するフローチャートである。

【図５】 図３に示すエミュレーションインターフェイスの呼出のある実施
例を例示するフローチャートである。

【図６】 図１に示すプロセッサのある実施例に従う交信コマンドを例示す
る表である。

【図７】 図１に示すプロセッサの第２の実施例のブロック図である。

【図８】 図７に示すインターフェイス論理ブロックのある実施例の操作を
例示するフローチャートである。

【図９】 図１に示すプロセッサの第３の実施例のブロック図である。

【図１０】 コンピュータシステムの第２の実施例のブロック図である。

【図１１】 コンピュータシステムの第３の実施例のブロック図である。

【図１２】 コンピュータシステムの第４の実施例のブロック図である。

【図１３】 図１２に示すエミュレーションコプロセッサカードのある実施
例のブロック図である。

【図１４】 図１３に示すエグゼクティブプログラムのある実施例によって
維持される制御構造を例示する図である。

【図１５】 図１３に示すエグゼクティブプログラムのある実施例を例示す
る１組のフローチャートである。

【手続補正書】特許協力条約第３４条補正の翻訳文提出書

【提出日】平成１２年５月２２日（２０００．５．２２）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ゴリシェク・ザ・フォース，フランク・ジ ェイ アメリカ合衆国、78749 テキサス州、オ ースティン、オアシス・ドライブ、6611 (72)発明者 ボスウェル，チャールズ・アール アメリカ合衆国、78759 テキサス州、オ ースティン、モラド・サークル、10610 Ｆターム(参考） 5B013 DD03 DD05 5B045 DD01 DD12 GG06 GG09 【要約の続き】 リケーションプログラムは、ハードウェア内で直接に実 行可能である。コンピュータシステム（５）は、異種の マルチプロセッシングシステムを特徴とし得る。エミュ レーションコプロセッサ（５０、１５０）が外部アプリ ケーションプログラムを実行している一方で、ホストプ ロセッサ（４８、１５２）は、外部アプリケーションプ ログラムと関連しないオペレーティングシステムルーチ ンを実行することが可能であり、またはホストアプリケ ーションプログラムを実行することが可能である。

Claims (20)

【特許請求の範囲】
1. 【請求項１】 コンピュータシステムのための装置であって、 第１の命令セットアーキテクチャによって定義される第１の命令を実行するよ
   う構成される第１のプロセッサ（４８、１５２）を含み、前記コンピュータシス
   テム（５）によって採用されるオペレーティングシステム（８４）は、前記第１
   の命令を用いてコード化され、さらに、 前記第１のプロセッサ（４８、１５２）に結合される第２のプロセッサ（５０
   、１５０）を含み、前記第２のプロセッサ（５０、１５０）は、前記第１の命令
   セットアーキテクチャと異なる第２の命令セットアーキテクチャによって定義さ
   れる第２の命令を実行するよう構成され、前記オペレーティングシステム（８４
   ）内で実行するよう設計されるアプリケーションプログラム（８２）は、前記第
   ２の命令を用いてコード化され、 前記第２のプロセッサ（５０、１５０）は、前記アプリケーションプログラム
   （８２）を実行するよう構成され、前記第１のプロセッサ（４８、１５２）は、
   前記オペレーティングシステム（８４）を実行するよう構成され、前記第２のプ
   ロセッサ（５０、１５０）は、前記アプリケーションプログラム（８２）のため
   のオペレーティングシステムルーチン（９４）の使用を検出すると前記第１のプ
   ロセッサ（４８、１５２）と交信するよう構成される、コンピュータシステムの
   ための装置。
2. 【請求項２】 前記第１のプロセッサ（４８）および前記第２のプロセッサ
   （５０）は、１つ以上のキャッシュ（４４、４６）に結合され、前記第１のプロ
   セッサ（４８）および前記第２のプロセッサは、前記１つ以上のキャッシュ（４
   ４、４６）を共有するよう構成される、請求項１に記載の装置。
3. 【請求項３】 前記第１のプロセッサ（４８）および前記第２のプロセッサ
   （５０）は、１つ以上のメモリ管理ユニット（４２）に結合され、前記第１のプ
   ロセッサ（４８）および前記第２のプロセッサ（５０）は、前記メモリ管理ユニ
   ット（４２）を共有するよう構成される、請求項２に記載の装置。
4. 【請求項４】 前記第１のプロセッサ（４８）および前記第２のプロセッサ
   （５０）は、単一の半導体基板（１０）上に集積される、請求項３に記載の装置
   。
5. 【請求項５】 前記第１のプロセッサ（１５２）および前記第２のプロセッ
   サ（１５０）は、バスブリッジ（１２）に結合され、前記第１のプロセッサ（１
   ５２）は、ＣＰＵバス（３４）を介して前記バスブリッジ（１２）に結合され、
   前記第２のプロセッサ（１５０）は、前記ＣＰＵバス（３４）と異なった信号法
   を有する周辺バス（２４）を介して前記バスブリッジ（１２）に結合される、請
   求項１に記載の装置。
6. 【請求項６】 前記第２のプロセッサ（５０、１５０）は、前記第２の命令
   をデコードするよう構成されるハードウェアデコーダ（７０）を含む、請求項１
   に記載の装置。
7. 【請求項７】 前記第１のプロセッサ（４８、１５２）および前記第２のプ
   ロセッサ（５０、１５０）は、予め定められた制御プロトコルを介して交信する
   よう構成される、請求項１に記載の装置。
8. 【請求項８】 前記制御プロトコルは、前記第１のプロセッサ（４８、１５
   ２）と前記第２のプロセッサ（５０、１５０）との間でやり取りされるメッセー
   ジを含む、請求項７に記載の装置。
9. 【請求項９】 前記メッセージは、前記コンピュータシステム（５）内のメ
   モリ（１４）を介してやり取りされる、請求項８に記載の装置。
10. 【請求項１０】 前記メッセージは、前記第１のプロセッサ（４８、１５２
    ）と前記第２のプロセッサ（５０、１５０）との間の専用通信チャネル（５４）
    を介してやり取りされる、請求項８に記載の装置。
11. 【請求項１１】 異種のマルチプロセッシングシステムであって、 第１の命令セットアーキテクチャによって定義される第１の命令を実行するよ
    う構成される第１のプロセッサ（４８、１５２）と、 前記第１のプロセッサ（４８、１５２）に結合される第２のプロセッサ（５０
    、１５０）とを含み、前記第２のプロセッサ（５０、１５０）は、前記第１の命
    令セットアーキテクチャと異なる第２の命令セットアーキテクチャによって定義
    される第２の命令を実行するよう構成され、さらに、 前記第１の命令を用いてコード化されるオペレーティングシステム（８４）と
    、 前記第２の命令セットを用いてコード化されかつ前記オペレーティングシステ
    ム（８４）内で実行するよう設計されるアプリケーションプログラム（８２）と
    を含み、 前記第２のプロセッサ（５０、１５０）は、前記アプリケーションプログラム
    （８２）を実行するよう構成され、前記第１のプロセッサ（４８、１５２）は、
    前記アプリケーションプログラム（８２）と関連しないプロセス（８０）を同時
    に実行するよう構成される、異種のマルチプロセッシングシステム。
12. 【請求項１２】 前記第２のプロセッサ（５０、１５０）は、実行中に前記
    アプリケーションプログラム（８２）による前記オペレーティングシステム（８
    ４）内のオペレーティングシステムルーチン（９４）の使用を検出するよう構成
    される、請求項１１に記載の異種のマルチプロセッシングコンピュータシステム
    。
13. 【請求項１３】 前記第２のプロセッサ（５０、１５０）は、特定の違法操
    作コードを実行することによって前記使用を検出するよう構成される、請求項１
    ２に記載の異種のマルチプロセッシングコンピュータシステム。
14. 【請求項１４】 前記第２のプロセッサ（５０、１５０）は、前記使用を検
    出すると前記第１のプロセッサ（４８、１５２）と交信するよう構成される、請
    求項１２に記載の異種のマルチプロセッシングコンピュータシステム。
15. 【請求項１５】 前記第１のプロセッサ（４８、１５２）は、前記第２のプ
    ロセッサ（５０、１５０）からコンテクスト情報を要求し、前記オペレーティン
    グシステムルーチン（９４）を実行し、前記第２のプロセッサ（５０、１５０）
    との交信によって前記アプリケーションプログラム（８２）の制御を前記第２の
    プロセッサ（５０、１５０）に戻すよう構成される、請求項１４に記載の異種の
    マルチプロセッシングコンピュータシステム。
16. 【請求項１６】 前記アプリケーションプログラム（８２）と関連しない前
    記プロセス（８０）は、第２のアプリケーションプログラムを含む、請求項１１
    に記載の異種のマルチプロセッシングコンピュータシステム。
17. 【請求項１７】 第１の命令セットアーキテクチャからの命令を用いてコー
    ド化され、前記第１の命令セットアーキテクチャと異なる第２の命令セットアー
    キテクチャからの命令を用いてコード化されるオペレーティングシステム（８４
    ）内で実行するよう設計されるアプリケーションプログラム（８２）を実行する
    ための方法であって、 前記アプリケーションプログラム（８２）が起動されていることを検出するス
    テップを含み、前記検出は、前記第２の命令セットアーキテクチャからの命令を
    実行するよう構成される第１のプロセッサ（４８、１５２）上で実行する前記オ
    ペレーティングシステム（８４）によって行なわれ、さらに、 前記第１の命令セットアーキテクチャからの命令を実行するよう構成される第
    ２のプロセッサ（５０、１５０）内の前記アプリケーションプログラム（８２）
    のためのコンテクストを確立するステップと、 前記第２のプロセッサ（５０、１５０）上で前記アプリケーションプログラム
    （８２）を実行するステップとを含む、方法。
18. 【請求項１８】 前記オペレーティングシステム（８４）内のオペレーティ
    ングシステムルーチン（９４）への前記アプリケーションプログラム（８２）内
    の遷移を検出するステップをさらに含む、請求項１７に記載の方法。
19. 【請求項１９】 前記第１のプロセッサ（４８、１５２）上で前記オペレー
    ティングシステムルーチン（９４）を実行するステップをさらに含む、請求項１
    ８に記載の方法。
20. 【請求項２０】 前記オペレーティングシステムルーチン（９４）を前記実
    行した後に前記第２のプロセッサ（５０、１５０）上で実行する前記アプリケー
    ションプログラム（８２）に戻るステップをさらに含む、請求項１９に記載の方
    法。