JP2009537055A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2009537055A5 JP2009537055A5 JP2009508668A JP2009508668A JP2009537055A5 JP 2009537055 A5 JP2009537055 A5 JP 2009537055A5 JP 2009508668 A JP2009508668 A JP 2009508668A JP 2009508668 A JP2009508668 A JP 2009508668A JP 2009537055 A5 JP2009537055 A5 JP 2009537055A5
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- storing
- analog
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004044 response Effects 0.000 claims 10
- 238000000034 method Methods 0.000 claims 6
- 238000007906 compression Methods 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
Claims (30)
それぞれの前記アナログメモリセルの到達可能な記憶容量を推定する工程と、
前記推定された到達可能な容量に基づいて、前記メモリセル中に記憶されるべきデータ量を定義する記憶構成を、それぞれの前記メモリセルに割り当てる工程と、
前記割り当てられた記憶構成に基づいて、それぞれの前記メモリセル中にデータを記憶する工程と、
前記1つのメモリが1つのホストシステムに組み込まれて、前記データを前記ホストシステム中に記憶させるために使用された後に、それぞれの前記アナログメモリセルの到達可能な記憶容量を再推定する工程と、
前記再推定された到達可能な容量に応答して、前記記憶構成を修正する工程と、
からなることを特徴とする方法。 A method of storing data in a single memory having a plurality of analog memory cells, the method comprising:
Estimating the reachable storage capacity of each said analog memory cell;
Based on the estimated reachable volume, the storage configuration that defines the amount of data to be stored in said memory cell, the steps of assigning to each of said memory cells,
Based on the allocated memory structure, a step of storing the data in each of said memory cells,
Wherein one memory is incorporated into a single host system, the data after being used for storing in said host system, a step of re-estimating reachable storage capacity of each of the analog memory cells ,
Modifying the storage configuration in response to the re-estimated reachable capacity ;
A method characterized by comprising :
1つの誤り訂正符号(ECC)を用いて前記データを符号化する工程と、
前記符号化されたデータを、1組の公称アナログ値から選択されたアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセルに書き込む工程と、
からなり、
それぞれの前記記憶構成は、前記データを記憶するために用いられる、1つのECC符号レートおよび1組の公称アナログ値の1つのサイズ、を特定する、
ことを特徴とする請求項1に記載の方法。 Storing the data comprises :
A step of encoding the data using one error correction code (ECC),
And converting the encoded data into an analog value selected from a set of nominal analog value,
Writing the analog value to each of the memory cells;
Consists of
Each of the storage arrangement is used to store the data, one ECC code rate and a set of one size nominal analog value, to identify the,
The method according to claim 1.
前記データを1組の公称アナログ値から選択されたアナログ値に変換する工程と、
前記選択されたアナログ値を前記メモリセルに書き込む工程と、からなり、
それぞれの前記記憶構成は、前記アナログメモリセルに前記データを記憶するために用いられる前記公称アナログ値を特定する、
ことを特徴とする請求項1に記載の方法。 The step of storing the data for each of the analog memory cells,
And converting the data into an analog value selected from a set of nominal analog value,
A step of writing the selected analog values to the memory cell consists,
Each of the storage configuration, identifying the nominal analog value that is used to store the data into the analog memory cell,
The method according to claim 1.
前記データをアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセルに書き込む工程と、からなり、
前記到達可能な記憶容量を推定する工程は、
前記メモリセル中に書き込まれる前記アナログ値に影響を与えるそれぞれの歪みのレベルを推定する工程と、
前記歪みのレベルに応答して前記到達可能な記憶容量を決定する工程と、
からなることを特徴とする請求項1に記載の方法。 Storing the data comprises :
And converting the data into an analog value,
And writing the analog value in each of the memory cells consists,
Estimating the reachable storage capacity comprises:
A step of estimating the level of the respective distortion affecting the analog value to be written in said memory cell,
Determining the reachable storage capacity in response to the level of distortion;
The method according to claim 1, characterized in that it consists of.
前記メモリセルから前記アナログ値を読み取る工程と、
前記メモリセルから読み取られた前記アナログ値に基づいて前記歪みレベルを推定する工程と、
からなることを特徴とする請求項1〜4のいずれかに記載の方法。 Estimating the distortion level comprises :
A step of reading the analog values from the memory cell,
A step of estimating the strain level on the basis of the analog value read from the memory cell,
The method according to claim 1, comprising:
前記メモリセルから読み取られた前記アナログ値から前記データを再構築する工程と、
前記再構築されたデータに基づいて前記歪みレベルを演算する工程と、
からなる、ことを特徴とする請求項5に記載の方法。 Estimating the distortion level comprises :
A step of reconstructing the data from the analog value read from the memory cell,
A step of calculating the distortion levels based on the reconstructed data,
It consists method of claim 5, characterized in that.
前記メモリセルから読み取られた前記アナログ値のスカラー関数を合計する工程からなる、ことを特徴とする請求項5に記載の方法。 The step of calculating the distortion level includes:
The method of claim 5, wherein said read from the memory cell comprises the step of summing the scalar function of an analog value, characterized in that.
前記メモリセルから読み取られた前記アナログ値と、前記データに対応して前記メモリセル中に記憶されたそれぞれの前記データの予測値との差分の二乗を合計する工程からなる、ことを特徴とする請求項7に記載の方法。 The step of summing the scalar functions includes:
And the analog value read from the memory cell, in response to the data comprises the step of summing the squares of the differences amount between the predicted value of each of said data stored in said memory cell, and wherein the The method according to claim 7.
前記メモリセルから読み取られた前記アナログ値と、前記データに対応して前記メモリセル中に記憶されたそれぞれの前記データの予測値との差分が1つの所定の値を超えるメモリセルの数を勘定する工程からなる、ことを特徴とする請求項6に記載の方法。 The step of calculating the distortion level includes:
And the analog value read from the memory cell, the number of differences worth memory cell more than one predetermined value between the predicted value of each of said data stored in said memory cell in response to the data 7. A method according to claim 6, comprising the step of counting.
前記メモリセル内に前記アナログ値を書き込む工程と、
1つの反復プログラミングおよび検証(P&V)プロセスを用いて、前記書き込まれたアナログ値を検証する工程と、からなり、
前記歪みレベルを推定する工程は、
前記P&Vプロセスにより検証された前記アナログ値に基づいて、前記歪みレベルを演算する工程からなる、ことを特徴とする請求項4に記載の方法。 Storing the data comprises :
And writing the analog value into the memory cell,
Using one iteration programming and verification (P & V) process, a step of verifying the written analog values consist,
Estimating the distortion level comprises :
Based on the analog value which has been validated by the P & V process, comprising the step of calculating the distortion level, A method according to claim 4, characterized in that.
前記メモリセル内に前記アナログ値を書き込む工程と、
1つのプログラムステップによりアナログ値を反復的に増分する1つの反復プログラミングおよび検証(P&V)プロセスを用いて、前記書き込まれたアナログ値を検証する工程と、からなり、
前記記憶構成は、前記反復P&Vプロセスにより用いられる前記プログラムステップの1つのサイズを規定する、ことを特徴とする請求項4に記載の方法。 Storing the data comprises :
And writing the analog value into the memory cell,
Using one iteration programming and verification (P & V) process to increment the analog values iteratively by one program Musuteppu, a step of verifying the written analog values consist,
The method of claim 4 wherein the storage configuration, defining one of the size of the program Musuteppu used by the iterative P & V process, characterized in that.
1群の前記メモリセルの中に記憶されるべき前記データを、1つの誤り訂正符号(ECC)を用いて符号化する工程と、
前記符号化されたデータを、前記1群のアナログメモリセルのそれぞれの中に記憶するためにアナログ値に変換する工程と、からなり、
前記到達可能な記憶容量を推定する工程は、
前記1群のメモリセル中の前記メモリセルから前記アナログ値を読み取る工程と、
前記読み取られたアナログ値と、前記アナログ値に最も近い1つの有効なECCの符号語との間の1つの距離値を求める工程からなり、
前記記憶構成を修正する工程は、
前記1群のメモリセルの前記記憶構成を、前記求められた距離値に応答して適応させる工程からなる、
ことを特徴とする請求項1〜4のいずれかに記載の方法。 Storing the data comprises :
The data to be stored in said memory cells of one group, and the step of encoding by using one error correction code (ECC),
The encoded data, a step of converting an analog value to be stored in each of the analog memory cells of the first group, composed,
Estimating the reachable storage capacity comprises:
A step of reading the analog values from the memory cell in the memory cell of the first group,
Consists step of finding the analog value read, one of the distance values between the code word closest one valid ECC to said analog value,
The step of correcting the storage configuration includes:
Said storage configuration of said first group of memory cells, comprising the step of adapting in response to said determined distance values,
A method according to any of claims 1 to 4 , characterized in that
前記メモリセル内に記憶された前記データを読み取る工程からなり、
前記記憶構成を修正する工程は、
前記読み取られたデータ中のエラーの検出に応答して、前記記憶構成を適応させる工程からなる、
ことを特徴とする請求項1〜4のいずれかに記載の方法。 Re-estimating the reachable storage capacity comprises:
Consists step of reading the data stored in said memory cell,
The step of correcting the storage configuration includes:
In response to the detection of errors in the read data, comprising the step of adapting the storage configuration,
A method according to any of claims 1 to 4 , characterized in that
1つの誤り訂正符号(ECC)を用いて前記データを符号化する工程からなり、
前記記憶構成を適応させる工程は、
ECCの1つの符号レートを修正する工程からなる、
ことを特徴とする請求項13に記載の方法。 Storing the data comprises :
Consists step of encoding the data using one error correction code (ECC),
Adapting the storage configuration comprises :
Comprising the step of modifying one code rate of ECC,
The method according to claim 13.
それぞれの前記メモリセルに対して行われた過去のプログラミングおよび消去動作を追跡する工程と、
追跡された前記過去のプログラミングおよび消去動作に応答して、前記到達可能な容量を推定する工程と、
からなることを特徴とする請求項1〜4のいずれかに記載の方法。 Estimating the reachable capacity of the memory cell comprises :
A step of tracking the past programming and erase operations performed for each of the memory cells,
In response to the tracked the previous programming and erase operations, a step of estimating the reachable volume,
The method according to claim 1, comprising:
前記過去のプログラミングおよび消去動作から経過した時間の長さに応答して、到達可能な容量を演算する工程からなることを特徴とする請求項15に記載の方法。 Estimating the reachable capacity comprises:
The method of claim 15, wherein in response to the length of time elapsed from past programming and erase operations, characterized by comprising the step of calculating the reachable volume.
前記データの1つの冒頭の部分をアナログ値に変換する工程と、
前記アナログ値をそれぞれの前記メモリセル中に書き込む工程と、
これに続いて、前記メモリセル中に書き込まれた前記アナログ値を前記セルを消去することなく増大させることにより、前記データの1つの追加部分を前記メモリセルの少なくともいくつかに記憶する工程と、
からなることを特徴とする請求項1〜4のいずれかに記載の方法。 Storing the data comprises :
A step of converting one portion at the beginning of the data to an analog value,
Writing the analog value into each of the memory cells;
Following this, a step of storing the analog value written in the memory cell by Rukoto increased without erasing the cell, one additional portion of the data to at least some of said memory cells ,
The method according to claim 1, comprising:
前記データに冗長ビットを加える1つの誤り訂正符号(ECC)を用いて前記データを符号化する工程と、
前記冗長ビットをいくつかの前記アナログメモリセル中に記憶する工程と、からなり、
前記記憶構成を修正する工程は、
前記ECCにより加えられた幾つかの前記冗長ビットを、前記セルを消去することなく修正する工程からなる、
ことを特徴とする請求項1〜4のいずれかに記載の方法。 Storing the data comprises :
A step of encoding the data using one error correction code adding redundant bits to the data (ECC),
A step of storing the redundant bits in some of the analog memory cells consists,
The step of correcting the storage configuration includes:
Some of the redundant bits added by the ECC, comprising the step of modifying without erasing the cell,
A method according to any of claims 1 to 4 , characterized in that
1組の可能な記憶構成を予め規定する工程からなり、
前記記憶構成を修正する工程は、
前記予め規定された1組の記憶構成から更新された記憶構成を選択する工程からなる、
ことを特徴とする請求項1〜4のいずれかに記載の方法。 Assigning the storage configuration comprises :
Consists step of pre-defining the set of possible storage configuration,
The step of correcting the storage configuration includes:
Comprising the step of selecting an updated storage configuration from the predefined set of storage configurations ,
A method according to any of claims 1 to 4 , characterized in that
前記メモリセルに前記データを書き込む前に前記データを圧縮する工程からなり、
前記記憶構成は、前記データが圧縮されるそれぞれの圧縮レートを規定する、ことを特徴とする請求項1〜4のいずれかに記載の方法。 Storing the data comprises :
Consists step of compressing the data before writing the data to the memory cell,
The storage configuration A method according to claim 1, wherein the data defines respective compression rate that is compressed, it is characterized.
前記メモリの中に記憶するための1つのデータ項目を受け取る工程と、
前記割り当てられた記憶構成に応答して、前記データ項目を記憶するための1つのサブ組の前記メモリセルを選択する工程と、
前記選択された1つのサブ組の前記メモリセルの中に前記データ項目を記憶する工程と、
からなることを特徴とする請求項1〜4のいずれかに記載の方法。 Storing the data in the memory cell comprises :
A step of receiving one of the data items for storage in said memory,
A step of selecting the allocated in response to a storage configuration, one sub-group of the memory cells for storing said data item,
A step of storing the data item in one sub-set of said memory cell said selected
The method according to claim 1, comprising:
前記各メモリセルの到達可能な記憶容量を推定し、前記推定された到達可能な容量に基づいて、前記メモリセル中に記憶されるべきデータの量を定義する記憶構成を前記各メモリセルに割り当て、前記割り当てられた各記憶構成に基づいて、前記メモリセル中に前記データを記憶し、前記メモリが1つのホストシステムに組み込まれて前記データを前記ホストシステム中に記憶させるために使用された後に、前記アナログメモリセルの各到達可能な記憶容量を再推定し、前記再推定された到達可能な容量に応答して前記記憶構成を修正するように配された1つのメモリ信号プロセッサ(MSP)と、
からなることを特徴とするデータ記憶装置。 An interface arranged to communicate with a memory having a plurality of analog memory cells;
The estimated reachable storage capacity of each memory cell, on the basis of the estimated reachable volume, allocates a memory structure that defines the amount of data to be stored in said memory cells in each memory cell , based on the respective storage configuration in which the assigned, storing the data in said memory cell, said memory is used to store the data are incorporated into a single host system in said host system after the re-estimate each reachable storage capacity of the analog memory cells, wherein one memory signal processor arranged to modify the stored configuration in response to the re-estimated reachable volume (MSP) When,
A data storage device comprising:
Applications Claiming Priority (21)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US74710606P | 2006-05-12 | 2006-05-12 | |
US60/747,106 | 2006-05-12 | ||
US82223606P | 2006-08-13 | 2006-08-13 | |
US60/822,236 | 2006-08-13 | ||
US82591306P | 2006-09-17 | 2006-09-17 | |
US60/825,913 | 2006-09-17 | ||
US86607106P | 2006-11-16 | 2006-11-16 | |
US60/866,071 | 2006-11-16 | ||
US86686006P | 2006-11-22 | 2006-11-22 | |
US60/866,860 | 2006-11-22 | ||
US86739906P | 2006-11-28 | 2006-11-28 | |
US60/867,399 | 2006-11-28 | ||
US87183806P | 2006-12-26 | 2006-12-26 | |
US60/871,838 | 2006-12-26 | ||
US88224006P | 2006-12-28 | 2006-12-28 | |
US60/882,240 | 2006-12-28 | ||
US88307107P | 2007-01-02 | 2007-01-02 | |
US60/883,071 | 2007-01-02 | ||
US88598707P | 2007-01-22 | 2007-01-22 | |
US60/885,987 | 2007-01-22 | ||
PCT/IL2007/000579 WO2007132456A2 (en) | 2006-05-12 | 2007-05-10 | Memory device with adaptive capacity |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009537055A JP2009537055A (en) | 2009-10-22 |
JP2009537055A5 true JP2009537055A5 (en) | 2010-06-03 |
JP5183625B2 JP5183625B2 (en) | 2013-04-17 |
Family
ID=40759967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009508668A Active JP5183625B2 (en) | 2006-05-12 | 2007-05-10 | Memory device with adaptive capability |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5183625B2 (en) |
KR (2) | KR101208312B1 (en) |
CN (1) | CN102394101B (en) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4999921B2 (en) * | 2006-05-12 | 2012-08-15 | アノビット テクノロジーズ リミテッド | Combination of distortion estimation and error correction coding for memory devices. |
US7639542B2 (en) * | 2006-05-15 | 2009-12-29 | Apple Inc. | Maintenance operations for multi-level data storage cells |
US7911834B2 (en) | 2006-05-15 | 2011-03-22 | Apple Inc. | Analog interface for a flash memory die |
KR101378365B1 (en) * | 2008-03-12 | 2014-03-28 | 삼성전자주식회사 | Apparatus and method for hybrid detecting memory data |
JP5971509B2 (en) * | 2011-08-30 | 2016-08-17 | ソニー株式会社 | Information processing apparatus and method, and recording medium |
US8788743B2 (en) * | 2012-04-11 | 2014-07-22 | Micron Technology, Inc. | Mapping between program states and data patterns |
KR101949987B1 (en) * | 2012-12-18 | 2019-02-20 | 에스케이하이닉스 주식회사 | Data storage device and operating method thereof |
JP5855150B2 (en) * | 2014-03-06 | 2016-02-09 | ウィンボンド エレクトロニクス コーポレーション | Semiconductor memory device |
WO2015151261A1 (en) * | 2014-04-03 | 2015-10-08 | 株式会社日立製作所 | Nonvolatile memory system and information processing system |
WO2015155860A1 (en) * | 2014-04-09 | 2015-10-15 | 株式会社日立製作所 | Information storage device and method for controlling information storage device |
KR102468992B1 (en) * | 2015-11-06 | 2022-11-22 | 에스케이하이닉스 주식회사 | Memory device and operating method therefof |
JP6156710B2 (en) * | 2016-05-16 | 2017-07-05 | ソニー株式会社 | Information processing apparatus and method, and recording medium |
US10275165B2 (en) | 2016-09-12 | 2019-04-30 | Toshiba Memory Corporation | Memory controller |
JP2018160018A (en) * | 2017-03-22 | 2018-10-11 | 株式会社ジェイテクト | Data processing device |
KR102032878B1 (en) * | 2017-12-22 | 2019-10-16 | 한국외국어대학교 연구산학협력단 | Method for correcting error of flash storage controller |
US10741568B2 (en) * | 2018-10-16 | 2020-08-11 | Silicon Storage Technology, Inc. | Precision tuning for the programming of analog neural memory in a deep learning artificial neural network |
CN110795037B (en) * | 2019-10-22 | 2021-06-22 | 广东高云半导体科技股份有限公司 | Unit connection method of memory and processor |
CN117953936A (en) * | 2022-10-27 | 2024-04-30 | 华为技术有限公司 | Storage device, data searching method and system |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61338U (en) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | decoding device |
JP3315472B2 (en) * | 1993-04-26 | 2002-08-19 | 新日本製鐵株式会社 | Nonvolatile semiconductor memory device |
JP3200012B2 (en) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | Storage system |
JP3828376B2 (en) * | 2001-05-07 | 2006-10-04 | 株式会社東芝 | Storage system |
US6961890B2 (en) * | 2001-08-16 | 2005-11-01 | Hewlett-Packard Development Company, L.P. | Dynamic variable-length error correction code |
US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
US7210077B2 (en) * | 2004-01-29 | 2007-04-24 | Hewlett-Packard Development Company, L.P. | System and method for configuring a solid-state storage device with error correction coding |
JP2008508632A (en) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Data storage and playback device |
JP2008123330A (en) * | 2006-11-14 | 2008-05-29 | Toshiba Corp | Nonvolatile semiconductor storage device |
-
2007
- 2007-05-10 JP JP2009508668A patent/JP5183625B2/en active Active
- 2007-05-10 KR KR1020087028919A patent/KR101208312B1/en active IP Right Grant
- 2007-05-10 CN CN201110294868.3A patent/CN102394101B/en active Active
- 2007-05-10 KR KR1020127012041A patent/KR101274950B1/en active IP Right Grant
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009537055A5 (en) | ||
US8234545B2 (en) | Data storage with incremental redundancy | |
CN108269604B (en) | Method and apparatus for read disturb detection and processing | |
US10572338B2 (en) | Estimating an error rate associated with memory | |
US8914670B2 (en) | Redundancy schemes for non-volatile memory using parity zones having new and old parity blocks | |
TWI498724B (en) | Apparatus and method for protecting data from write failures in memory devices | |
US9400710B2 (en) | Redundant data storage schemes for multi-die memory systems | |
KR101405741B1 (en) | Stripe-based non-volatile multilevel memory operation | |
US9465552B2 (en) | Selection of redundant storage configuration based on available memory space | |
TWI407446B (en) | Method and system of dynamic data storage for error correction in a memory device | |
JP5183625B2 (en) | Memory device with adaptive capability | |
CN102693760B (en) | Error correction method for NAND flash memory | |
CN106158040B (en) | Read voltage quasi position estimating and measuring method, memory storage apparatus and control circuit unit | |
US10915394B1 (en) | Schemes for protecting data in NVM device using small storage footprint | |
US20140281820A1 (en) | Method and system for adaptive setting of verify levels in flash memory | |
US10424391B2 (en) | Decoding method, memory controlling circuit unit and memory storage device | |
US20120198135A1 (en) | Mapping Data to Non-Volatile Memory | |
WO2009074978A2 (en) | Systems and methods for error correction and decoding on multi-level physical media | |
US9454429B2 (en) | Protection against word line failure in memory devices | |
CN105304142B (en) | Coding/decoding method, memory storage apparatus and memorizer control circuit unit | |
US8949684B1 (en) | Segmented data storage | |
US11204834B1 (en) | Implementation of keeping data integrity in multiple dimensions | |
CN112992256B (en) | Error rate balancing method and device | |
CN111158589B (en) | Dynamic management method and device for storage array |