JP2009531767A - Ldpcおよびインターリーブによるマルチレベル信号メモリ - Google Patents
Ldpcおよびインターリーブによるマルチレベル信号メモリ Download PDFInfo
- Publication number
- JP2009531767A JP2009531767A JP2009502244A JP2009502244A JP2009531767A JP 2009531767 A JP2009531767 A JP 2009531767A JP 2009502244 A JP2009502244 A JP 2009502244A JP 2009502244 A JP2009502244 A JP 2009502244A JP 2009531767 A JP2009531767 A JP 2009531767A
- Authority
- JP
- Japan
- Prior art keywords
- memory device
- ldpc
- memory
- encoded data
- bicm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【選択図】図1
Description
Claims (34)
- マルチレベル信号によりそれぞれ動作する複数のメモリセルを有するメモリブロックと、
前記メモリセルに書き込まれるデータ値をLDPC符号化する低密度パリティチェック(LDPC)コーダと、
前記LDPC符号化データ値にビットインターリーブ符号化変調(BICM)を適用することにより、BICM符号化データ値を生成するインターリーバと、
を備えるメモリ装置。 - 前記LDPCコーダによる符号化と、前記インターリーバによるインターリーブと、前記メモリブロックによる前記マルチレベル信号の受信とを制御するコントローラをさらに備える、請求項1に記載のメモリ装置。
- 前記BICM符号化データ値を、配置マップに従い変調コードにマップするマッパをさらに備える、請求項1に記載のメモリ装置。
- 前記配置マップは、グレイコードに基づく、請求項3に記載のメモリ装置。
- 前記配置マップは、8つの変調コードを有する、請求項4に記載のメモリ装置。
- 最低伝送電圧レベルに対応する変調コードに一組の最下位ビットがマップされ、最高伝送電圧レベルに対応する変調コードに一組の最上位ビットがマップされる、請求項5に記載のメモリ装置。
- 前記インターリーバおよび前記メモリブロックに結合されて、前記メモリブロックのための前記マルチレベル信号を変調するパルス振幅変調器(PAM)をさらに備える、請求項1に記載のメモリ装置。
- 前記インターリーバおよび前記PAMを有するチャネルブロックをさらに備える、請求項7に記載のメモリ装置。
- 前記インターリーバと、前記LDPCコーダおよび前記マッパの少なくとも1つとを有するチャネルブロックをさらに備える、請求項3に記載のメモリ装置。
- 少なくとも前記メモリブロックは、フラッシュメモリデバイスとして構成される、請求項1に記載のメモリ装置。
- 前記メモリブロックは、フローティングゲートデバイス、ONO(酸化膜−窒化膜−酸化膜)電荷トラップデバイス、および、相変化メモリデバイスのうちの1つを有する、請求項1に記載のメモリ装置。
- パルス振幅変調器(PAM)と、前記PAMおよび前記メモリブロックに結合されたデジタルバスインターフェースとをさらに備え、前記PAMは、前記メモリブロックにマルチレベル信号をシリアルに出力する、請求項1に記載のメモリ装置。
- 前記メモリブロックに結合されて、前記メモリブロックから受け取ったマルチレベル信号から、BICM符号化データ値をデインターリーブするデインターリーバをさらに備える、請求項1に記載のメモリ装置。
- 前記デインターリーバに結合されて、デインタリーブされた前記LDPC符号化データ値を復号化するLDPCデコーダをさらに備える、請求項13に記載のメモリ装置。
- 前記デインターリーバおよび前記LDPCデコーダを有するチャネルブロックをさらに備える、請求項14に記載のメモリ装置。
- 複数のマルチレベル信号データ値を、対応する低密度パリティ(LDPC)コードで符号化することと、
前記LDPC符号化マルチレベル信号データ値を、ビットインターリーブ符号化変調(BICM)によりインターリーブすること、
前記インターリーブLDPC符号化データ値を、マルチレベル信号を用いた記憶のために出力することと、
を含む方法。 - 前記インターリーブLDPC符号化データ値を、配置マップに従い変調コードにマップすることをさらに含む、請求項16に記載の方法。
- 前記配置マップは、グレイコードに基づく、請求項17に記載の方法。
- 前記配置マップは、8つの配置ポイントを有する、請求項17に記載の方法。
- 前記インターリーブLDPC符号化データ値を配置マップにマップすることは、最低伝送電圧レベルに対応する変調コードに一組の最下位ビットをマップすることと、最高伝送電圧レベルに対応する変調コードに一組の最上位ビットをマップすることとをさらに含む、請求項17に記載の方法。
- 記憶のための前記インターリーブLDPC符号化データ値を変調することをさらに含む、請求項16に記載の方法。
- 前記変調することは、パルス振幅変調器(PAM)により行われる、請求項21に記載の方法。
- 符号化マルチレベル信号データ値を受信することと、
前記符号化マルチレベル信号データ値を復号化してマルチレベル信号データ値に戻すことと、
をさらに含む方法であって、
前記符号化マルチレベル信号データ値は、低密度パリティチェックコード(LDPC)により符号化され、かつ、ビットインターリーブ符号化変調(BICM)によりインターリーブされている、方法。 - 前記符号化マルチレベル信号データ値は、さらに、配置マップに従い、変調コードにマップされている、請求項23に記載の方法。
- 前記配置マップは、グレイコードマッピングに基づく、請求項24に記載の方法。
- 前記配置マップは、8つの配置ポイントを有する、請求項24に記載の方法。
- 最低伝送電圧レベルに対応する変調コードに一組の最下位ビットがマップされ、最高伝送電圧レベルに対応する変調コードに一組の最上位ビットがマップされる、請求項26に記載の方法。
- データ値を低密度パリティチェック(LDPC)コードにより符号化して符号化データ値を発生させる手段と、
ビットインターリーブ符号化変調(BICM)による符号化データ値を生成する手段と、
BICM符号化データ値を格納する手段と、
を備えるメモリ装置であって、
前記BICM符号化データ値を格納する手段は、マルチレベル信号により動作する、メモリ装置。 - 前記符号化する手段と、前記生成する手段と、前記格納する手段とを制御する手段をさらに備える、請求項28に記載のメモリ装置。
- 前記BICM符号化データ値を、配置マップに従い、変調コードにマップする手段をさらに備える、請求項28に記載のメモリ装置。
- 最低伝送電圧レベルに対応する変調コードに一組の最下位ビットがマップされ、最高伝送電圧レベルに対応する変調コードに一組の最上位ビットがマップされる、請求項30に記載のメモリ装置。
- 前記マルチレベル信号を変調する手段をさらに備える、請求項28に記載のメモリ装置。
- 前記BICM符号化データ値を格納する手段から受け取ったマルチレベル信号から、BICM符号化データ値をデインターリーブする手段をさらに備える、請求項28に記載のメモリ装置。
- 前記デインターリーブされたBICM符号化データ値を復号化する手段をさらに備える、請求項33に記載のメモリ装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US78829106P | 2006-03-31 | 2006-03-31 | |
US60/788,291 | 2006-03-31 | ||
US11/627,250 | 2007-01-25 | ||
US11/627,250 US7971130B2 (en) | 2006-03-31 | 2007-01-25 | Multi-level signal memory with LDPC and interleaving |
PCT/IB2007/000822 WO2007116275A1 (en) | 2006-03-31 | 2007-03-27 | Multi-level memory with ldpc bit interleaved coded modulation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009531767A true JP2009531767A (ja) | 2009-09-03 |
JP5356214B2 JP5356214B2 (ja) | 2013-12-04 |
Family
ID=38328116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009502244A Active JP5356214B2 (ja) | 2006-03-31 | 2007-03-27 | Ldpcおよびインターリーブによるマルチレベル信号メモリ |
Country Status (6)
Country | Link |
---|---|
US (2) | US7971130B2 (ja) |
EP (1) | EP2008363A1 (ja) |
JP (1) | JP5356214B2 (ja) |
KR (1) | KR20090005359A (ja) |
IL (1) | IL194484A (ja) |
WO (1) | WO2007116275A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187706A (ja) * | 2006-12-27 | 2008-08-14 | Nec Lab America Inc | 高速光伝送のためのビットインターリーブされたldpc符号化変調 |
JP2015513866A (ja) * | 2012-03-08 | 2015-05-14 | マイクロン テクノロジー, インク. | エラーコード化スキームと変調スキームを組合せるための装置及び方法 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8219886B1 (en) | 2006-01-20 | 2012-07-10 | Marvell International Ltd. | High density multi-level memory |
US8725929B1 (en) | 2006-11-06 | 2014-05-13 | Marvell World Trade Ltd. | Adaptive read and write systems and methods for memory cells |
US8645793B2 (en) | 2008-06-03 | 2014-02-04 | Marvell International Ltd. | Statistical tracking for flash memory |
US7941590B2 (en) * | 2006-11-06 | 2011-05-10 | Marvell World Trade Ltd. | Adaptive read and write systems and methods for memory cells |
US7808834B1 (en) | 2007-04-13 | 2010-10-05 | Marvell International Ltd. | Incremental memory refresh |
US8031526B1 (en) | 2007-08-23 | 2011-10-04 | Marvell International Ltd. | Write pre-compensation for nonvolatile memory |
US8189381B1 (en) | 2007-08-28 | 2012-05-29 | Marvell International Ltd. | System and method for reading flash memory cells |
US8085605B2 (en) | 2007-08-29 | 2011-12-27 | Marvell World Trade Ltd. | Sequence detection for flash memory with inter-cell interference |
US8248848B1 (en) | 2007-10-01 | 2012-08-21 | Marvell International Ltd. | System and methods for multi-level nonvolatile memory read, program and erase |
TWI427937B (zh) | 2007-11-26 | 2014-02-21 | Sony Corp | Data processing device and data processing method |
TWI390856B (zh) | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
CN102132350B (zh) * | 2008-07-01 | 2015-06-17 | Lsi公司 | 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备 |
US8301979B2 (en) * | 2008-10-07 | 2012-10-30 | Sandisk Il Ltd. | Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders |
US8583979B1 (en) * | 2008-10-17 | 2013-11-12 | Sk Hynix Memory Solutions Inc. | Multiple interleavers in a coding system |
US8458114B2 (en) * | 2009-03-02 | 2013-06-04 | Analog Devices, Inc. | Analog computation using numerical representations with uncertainty |
US20100220514A1 (en) * | 2009-03-02 | 2010-09-02 | Lyric Semiconductor, Inc. | Storage devices with soft processing |
US8179731B2 (en) | 2009-03-27 | 2012-05-15 | Analog Devices, Inc. | Storage devices with soft processing |
KR101678407B1 (ko) * | 2010-05-10 | 2016-11-23 | 삼성전자주식회사 | 데이터 저장 장치 및 그것의 프로그램 방법 |
US8560919B2 (en) * | 2010-10-22 | 2013-10-15 | Sandisk Technologies Inc. | System and method of interleaving data according to an adjustable parameter |
US8464137B2 (en) | 2010-12-03 | 2013-06-11 | International Business Machines Corporation | Probabilistic multi-tier error correction in not-and (NAND) flash memory |
EP2525496A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
US8527849B2 (en) * | 2011-08-19 | 2013-09-03 | Stec, Inc. | High speed hard LDPC decoder |
WO2013065085A1 (en) | 2011-11-01 | 2013-05-10 | Hitachi, Ltd. | Nonvolatile storage system compensating prior probability for low-density parity check codes |
US9190076B2 (en) * | 2012-05-29 | 2015-11-17 | International Business Machines Corporation | Data format using an efficient reverse concatenated modulation code for magnetic tape recording |
US9558782B2 (en) * | 2012-05-29 | 2017-01-31 | International Business Machines Corporation | Partial reverse concatenation for data storage devices using composite codes |
US9178534B2 (en) | 2012-05-29 | 2015-11-03 | International Business Machines Corporation | Methods for partial reverse concatenation for data storage devices using composite codes |
US9098105B2 (en) * | 2012-08-24 | 2015-08-04 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Dynamic Y-buffer size adjustment for retained sector reprocessing |
US9059737B2 (en) | 2013-01-11 | 2015-06-16 | HGST Netherlands B.V. | Disk drive with distributed codeword blocks |
US9077378B2 (en) | 2013-01-31 | 2015-07-07 | Lsi Corporation | Integrated-interleaved low density parity check (LDPC) codes |
KR102002559B1 (ko) | 2013-07-05 | 2019-07-22 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
KR20150005853A (ko) | 2013-07-05 | 2015-01-15 | 삼성전자주식회사 | 송신 장치 및 그의 신호 처리 방법 |
US9196299B2 (en) * | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
US9602137B2 (en) * | 2014-02-19 | 2017-03-21 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
KR101776275B1 (ko) | 2014-02-19 | 2017-09-07 | 삼성전자주식회사 | 송신 장치 및 그의 인터리빙 방법 |
US9602141B2 (en) | 2014-04-21 | 2017-03-21 | Sandisk Technologies Llc | High-speed multi-block-row layered decoder for low density parity check (LDPC) codes |
US9748973B2 (en) * | 2014-04-22 | 2017-08-29 | Sandisk Technologies Llc | Interleaved layered decoder for low-density parity check codes |
US9503125B2 (en) | 2014-05-08 | 2016-11-22 | Sandisk Technologies Llc | Modified trellis-based min-max decoder for non-binary low-density parity-check error-correcting codes |
KR102287623B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 1024-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287627B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
KR102287625B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US9634692B2 (en) * | 2015-05-19 | 2017-04-25 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9680505B2 (en) | 2015-05-19 | 2017-06-13 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9595978B2 (en) | 2015-05-19 | 2017-03-14 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9692453B2 (en) | 2015-05-19 | 2017-06-27 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US10277435B2 (en) | 2017-08-07 | 2019-04-30 | Micron Technology, Inc. | Method to vertically align multi-level cells |
US10530617B2 (en) | 2017-08-07 | 2020-01-07 | Micron Technology, Inc. | Programmable channel equalization for multi-level signaling |
US10447512B2 (en) * | 2017-08-07 | 2019-10-15 | Micron Technology, Inc. | Channel equalization for multi-level signaling |
US11437112B2 (en) | 2018-12-06 | 2022-09-06 | Micron Technology, Inc. | Multi-level signaling for a memory device |
US11870616B2 (en) * | 2020-01-27 | 2024-01-09 | Micron Technology, Inc. | Postamble for multi-level signal modulation |
US11481271B2 (en) * | 2021-03-16 | 2022-10-25 | Western Digital Technologies, Inc. | Storage system and method for using subcodes and convolutional-based LDPC interleaved coding schemes with read threshold calibration support |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004091125A2 (en) * | 2003-04-02 | 2004-10-21 | Flarion Technologies, Inc. | Methods and apparatus for interleaving in a block-coherent communication system |
JP2005102201A (ja) * | 2003-09-04 | 2005-04-14 | Directv Group Inc | ショートブロック長の低密度パリティチェック(ldpc)コードを提供する方法およびシステム |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408575B1 (ko) * | 1996-12-17 | 2003-12-06 | 지멘스 악티엔게젤샤프트 | 메모리 셀 장치의 병렬 라인을 제어하기 위한 장치 |
US7043681B2 (en) | 2002-05-03 | 2006-05-09 | Ibiquity Digital Corporation | Digital audio broadcasting method and apparatus using complementary pattern-mapped convolutional codes |
JP4062435B2 (ja) * | 2002-12-03 | 2008-03-19 | 日本電気株式会社 | 誤り訂正符号復号装置 |
JP2005078721A (ja) | 2003-09-01 | 2005-03-24 | Nippon Telegr & Teleph Corp <Ntt> | 誤り訂正方法およびメモリ回路 |
US7421041B2 (en) * | 2004-03-01 | 2008-09-02 | Qualcomm, Incorporated | Iterative channel and interference estimation and decoding |
US7281192B2 (en) * | 2004-04-05 | 2007-10-09 | Broadcom Corporation | LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing |
US7243287B2 (en) * | 2004-05-03 | 2007-07-10 | Broadcom Corporation | Decoding LDPC (Low Density Parity Check) code and graphs using multiplication (or addition in log-domain) on both sides of bipartite graph |
US7760880B2 (en) * | 2004-10-13 | 2010-07-20 | Viasat, Inc. | Decoder architecture system and method |
US7516390B2 (en) * | 2005-01-10 | 2009-04-07 | Broadcom Corporation | LDPC (Low Density Parity Check) coding and interleaving implemented in MIMO communication systems |
US8122315B2 (en) * | 2005-12-01 | 2012-02-21 | Electronics And Telecommunications Research Institute | LDPC decoding apparatus and method using type-classified index |
US8006172B2 (en) * | 2007-07-10 | 2011-08-23 | Oracle America, Inc. | Auxiliary path iterative decoding |
US8020063B2 (en) * | 2007-07-26 | 2011-09-13 | Harris Corporation | High rate, long block length, low density parity check encoder |
-
2007
- 2007-01-25 US US11/627,250 patent/US7971130B2/en active Active
- 2007-03-27 KR KR1020087026874A patent/KR20090005359A/ko not_active Application Discontinuation
- 2007-03-27 EP EP07734144A patent/EP2008363A1/en not_active Ceased
- 2007-03-27 WO PCT/IB2007/000822 patent/WO2007116275A1/en active Application Filing
- 2007-03-27 JP JP2009502244A patent/JP5356214B2/ja active Active
-
2008
- 2008-10-02 IL IL194484A patent/IL194484A/en active IP Right Grant
-
2011
- 2011-06-27 US US13/169,790 patent/US8869014B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004091125A2 (en) * | 2003-04-02 | 2004-10-21 | Flarion Technologies, Inc. | Methods and apparatus for interleaving in a block-coherent communication system |
JP2005102201A (ja) * | 2003-09-04 | 2005-04-14 | Directv Group Inc | ショートブロック長の低密度パリティチェック(ldpc)コードを提供する方法およびシステム |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008187706A (ja) * | 2006-12-27 | 2008-08-14 | Nec Lab America Inc | 高速光伝送のためのビットインターリーブされたldpc符号化変調 |
JP2015513866A (ja) * | 2012-03-08 | 2015-05-14 | マイクロン テクノロジー, インク. | エラーコード化スキームと変調スキームを組合せるための装置及び方法 |
US9251000B2 (en) | 2012-03-08 | 2016-02-02 | Micron Technology, Inc. | Apparatuses and methods for combining error coding and modulation schemes |
Also Published As
Publication number | Publication date |
---|---|
IL194484A0 (en) | 2009-08-03 |
EP2008363A1 (en) | 2008-12-31 |
JP5356214B2 (ja) | 2013-12-04 |
KR20090005359A (ko) | 2009-01-13 |
US20070245214A1 (en) | 2007-10-18 |
IL194484A (en) | 2012-10-31 |
WO2007116275A1 (en) | 2007-10-18 |
US8869014B2 (en) | 2014-10-21 |
US20110258509A1 (en) | 2011-10-20 |
US7971130B2 (en) | 2011-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5356214B2 (ja) | Ldpcおよびインターリーブによるマルチレベル信号メモリ | |
KR101410434B1 (ko) | 플래시 메모리에서 에러를 정정하기 위한 방법 및 시스템 | |
KR101373789B1 (ko) | 코딩 및 신호 처리 기능을 갖는 플래시 메모리 | |
TWI402854B (zh) | 用於m位元記憶體單元的m+n位元程式化及m+l位元讀取 | |
US8745453B1 (en) | Circuits, architectures, apparatuses, systems, methods, algorithms, software and firmware for using reserved cells to indicate defect positions | |
TWI459402B (zh) | 記憶體系統、用於讀取儲存於記憶體裝置的記憶體單元中的資料的方法 | |
US8583991B1 (en) | High density multi-level memory | |
US9213602B1 (en) | Write mapping to mitigate hard errors via soft-decision decoding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120810 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5356214 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |