JP2009526392A - ソレノイド駆動回路 - Google Patents

Abstract

ソレノイド駆動回路(100)は、例えばコンデンサのような、ソレノイド(104)からエネルギーを捕捉し、ソレノイド(104)へエネルギーを放出する昇圧エネルギー蓄積素子(C1)を含む。スイッチ(S1,S2)は、昇圧素子(1)、ソレノイド(104)、及び電源(102)の間の接続を制御する。これによって、ソレノイドの応答時間が、ソレノイドだけでなく昇圧素子の特性に基づいて可変となる。本発明に係る駆動回路は、２種類のソレノイド電流上昇率及び下降率を備え、また、ソレノイドに蓄積されるエネルギーを捕捉して再使用することによって、ソレノイドの応答性を向上させ、効率を増大させる。

Description

本発明は、ソレノイド駆動回路に関し、より詳しくは、後に回路で再使用するためにエネルギーを捕捉及び蓄積するソレノイド駆動回路に関する。

ソレノイドを高速に作動させるためには、ソレノイドに流れるインダクタ電流を可能な限り速やかに増大及び減少させることが望ましい。従来のソレノイド駆動回路（すなわち、ハイサイドドライバ及びローサイドドライバ）の場合、インダクタ電流の上昇率及び下降率は、ソレノイドコイルに印加される電圧及びインダクタ−抵抗の時定数Ｌ／Ｒによって決定される（但し、Ｌはソレノイドコイルのインダクタンス、Ｒはソレノイドコイルの抵抗）。

ソレノイドの作動速度、制御性、及びエネルギー効率を向上させる改善されたソレノイド駆動回路が望まれている。また、制御性及び作動時間を向上させたソレノイド作動式スプール弁が望まれている。

本発明は、ソレノイドからエネルギーを吸収し、また、ソレノイドへエネルギーを放出する昇圧エネルギー蓄積素子（昇圧素子）を含むソレノイド駆動回路に関する。昇圧（boost）素子、ソレノイド、及び電源の間の接続は、スイッチング素子によって制御される。これによって、回路に対する電圧印加、ひいてはソレノイドの応答時間を、ソレノイドだけでなく昇圧素子の特性に基づいて変化させることが可能となる。本発明に係る駆動回路は、２種類のソレノイド電流上昇率及び下降率を備え、また、ソレノイドに蓄積されたエネルギーを捕捉及び再使用することによって、ソレノイドの応答性を向上させ、効率を増大させるものである。

本発明に係る回路は、例えばコンデンサのような、ソレノイドに昇圧エネルギーを供給する昇圧エネルギー蓄積素子を含む。このような回路を追加することによって、ソレノイド電流の上昇率及び下降率が、従来のハイサイドまたはローサイドの駆動回路よりも高速になる。特に、本発明に係る回路において、電流上昇時間及び電流下降時間は、時定数Ｌ／Ｒによって定まるのではなく、コンデンサがソレノイドコイルのインダクタンスに完全に放電するために要する時間、または、コンデンサがインダクタンスからエネルギーを吸収するために要する時間によって定まり、その時定数ｔ_１は、約１．５７×（Ｌ×Ｃ）^1/2秒以下である（但し、Ｌはソレノイドコイルのインダクタンス、Ｃはエネルギー蓄積素子のキャパシタンス）。尚、以下の例では、エネルギー蓄積素子をコンデンサと仮定したが、本発明の範囲を逸脱することなく、他の素子を使用することもできる。

エネルギー蓄積素子により電圧を昇圧することによって、ソレノイドの初期状態における電流上昇率及び終期状態における電流下降率が増大し、ソレノイド作動の開始時及び終了時におけるソレノイドの応答が高速になる。高いコンデンサ電圧を使用し、コンデンサが完全に放電されてＶ_バッテリに達する前に放電を遮断することによって、ｔ_１＝１．５７×（Ｌ×Ｃ）^1/2秒以下の応答時間を達成することができる。このように、放電は、所望の応答時間に応じて、部分的な放電であっても、または、完全な放電であってもよい。これによって、ソレノイドコイルのインダクタ電流は、従来のＬ／Ｒ時定数による制限を受けることなく、高速に増大する。スイッチング時間も、ソレノイドの電流及びコンデンサの電圧によって決定することができる。

回路内のソレノイドは、パルス幅変調（ＰＷＭ）を使用して駆動するものであってもよく、これによって、ソレノイドの電流を、ソレノイド１０４によって決定される最終的な直流値Ｖ／Ｒ（電源電圧／ソレノイドの抵抗）よりも小さいレベルで制御することができる。この結果、回路１００は、低速のＬ／Ｒ時定数を使用して容易にＰＷＭ動作を実行するために十分な柔軟性を有するものとなる。回路１００によれば、ソレノイドの電流上昇時間及び電流下降時間を様々に変更可能であることにより、ソレノイド駆動の制御性が向上する。

図１は、本発明の一実施形態における回路１００の簡略化された回路図である。図２は、本明細書に記載された様々な実施形態を使用してソレノイド電流を制御する手順を示す図である。

図１に示すように、回路１００は、例えばバッテリまたは電源装置のような、ソレノイドコイル１０４にエネルギーを供給する電源１０２を含む。回路１００は、例えば昇圧コンデンサまたは他の素子のような昇圧エネルギー蓄積素子（昇圧素子）１００、２つのスイッチＳ１，Ｓ２、及び回路１００に流れる電流を方向付ける２つのダイオードＤ１，Ｄ２も含む。スイッチＳ１,Ｓ２としては、任意の種類のスイッチを使用することができ、例えば半導体スイッチ、より具体的には、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、サイリスタ（ＳＣＲ）、または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等を使用することができる。スイッチＳ１，Ｓ２は、スイッチコントローラ１５０の制御ロジックにより制御される。このスイッチコントローラは、アナログ回路であってもよく、または、ヒステリシススイッチングまたは任意の他の制御方法によって回路１００の様々な動作モードを制御するコントローラであってもよい。

本実施形態において、ダイオードＤ１のカソードは、第１スイッチＳ１とソレノイド１０４の間に接続され、ダイオードＤ１のアノードは、電源１０２の正極端子に接続される。この構成によって、ソレノイド１０４の部分的な放電が可能となり、ソレノイドの高速作動が達成される。図１には、回路動作の様々な段階における電流経路も示されており、この詳細は、以下に詳述する。

図１及び図２に示すように、両方のスイッチＳ１，Ｓ２は、初期動作状態の間、開放状態にある（ブロック２０１）。この段階において、昇圧コンデンサＣ１にはエネルギーが蓄積されていると仮定する。スイッチＳ１，Ｓ２を閉じると、図１に「電流経路＃１」として示すように、昇圧コンデンサＣ１から両方のスイッチＳ１，Ｓ２及びソレノイド１０４を通じて電流が流れる（ブロック２０２）。電流が流れるにつれて、昇圧コンデンサＣ１は、昇圧コンデンサＣ１の電圧がバッテリ電圧に達するまで、昇圧コンデンサＣ１の大きさ及びソレノイド１０４の大きさによって定まる速さで放電する。コンデンサＣ１の大きさは、Ｌ／Ｒの値及び回路の所望の応答速度に基づいて選択され、コンデンサＣ１の大きさを変更すると、回路１００の動作も変化する。

例えば、コンデンサＣ１及びソレノイド１０４が共に小さい場合、コンデンサＣ１は、バッテリ電圧に到達するときに完全に放電される。目標の電流に近づくにつれて、コンデンサ電圧とバッテリ電圧が同レベルであることにより、電流レベルの変化は遅くなる。

一方、コンデンサＣ１が大きく、ソレノイド１０４が小さい場合、コンデンサＣ１は部分的に放電するのみであり、バッテリ電圧よりも高い電圧に維持される。コンデンサＣ１を大きくすれば、コンデンサの電圧を高レベルに維持することによって、回路１００の応答時間を高速化することができる。この結果、回路１００は、目標の電流に高速に到達する。

この時点で、コントローラ１５０からの指令によって第１スイッチＳ１が開き、これによって、第１ダイオードＤ１に電流が流れ始める（ブロック２０３）。ソレノイド１０４を流れる電流は、電流経路＃２に沿って流れ、低速で増大する。但し、この段階を実施するかどうかは任意に選択されるものであり、電流上昇時間を短縮したい場合には、昇圧コンデンサＣ１を、高いコンデンサ電圧が保持されて完全に放電される前にバッテリ電圧に到達するように、高いレベルに充電するものであってもよい。これによって、目標の電流レベルに高速に到達する。

ソレノイド１０４の電流が最終的な所望のレベルに到達したならば、ローサイドの第２スイッチＳ２を開き、第１スイッチＳ１を閉じる（ブロック２０４）。ソレノイド１０４のインダクタンスの磁界は「減衰」し、これによって、ソレノイド１０４の磁界を維持するために、インダクタ電流がソレノイド１０４を通じて再循環する。これによって、第２ダイオードが電流方向付け（ステアリング）ダイオードとして機能し、電流が第２ダイオードを通じて、電流経路＃３に沿って流れるようになる。この時点で、電流レベルは、回路内の抵抗損失により、低速で徐々に低下する。電流が所望の第２レベルにまで減少すると、コントローラは、第２スイッチＳ２を閉じ、第１スイッチＳ１を開く。これによって、第１ダイオードＤ１にバッテリ１０２から電源電流が流れて、電流経路＃２に沿って電流が導かれ、ソレノイドの電流レベルが再び増大する（ブロック２０５）。これを行うレベルは、例えば、電流リップルに対するシステムの許容値、スイッチング損失、ノイズの発生等に基づいて、コントローラ１５０により選択及び制御することができる。

このようにして、ソレノイド１０４の電流を、ＰＷＭ動作を実施するように制御することができる。一実施形態では、コントローラ１５０は、スイッチＳ１，Ｓ２を互いに位相をずらして交互に開閉することによって低速のＰＷＭ動作を実行し、それによって、ソレノイド電流は、電流経路＃２（バッテリ１０２からソレノイド１０４を充電する）と電流経路＃３（ソレノイドからの電流をコンデンサＣ１へ再循環させる）との間で切り替わる（ブロック２０６）。

作動効率を改善するため、本発明に係る回路１００は、ソレノイド１０４の作動後、ソレノイド１０４のインダクタンスに蓄積された磁気エネルギーを回収して再使用する。このエネルギーは、昇圧コンデンサＣ１に捕捉され、次のソレノイド作動の間に再使用される。このエネルギー捕捉は、ソレノイド電流が急速にゼロに降下するときに実施することができる。特に、高速の第１時定数ｔ_１に従うように電流レベルを応答させることが望ましい。これを実行するため、コントローラ１５０は、両方のスイッチＳ１，Ｓ２を開き、ソレノイド１０４からの電流が、電流経路＃４及び両方のダイオードＤ１，Ｄ２を通じて、昇圧コンデンサＣ１に流れ込むようにする（ブロック２０７）。昇圧コンデンサＣ１は、バッテリ１０２の電圧よりも高い電圧レベルまで充電され、その正確なレベルは、ソレノイド１０４のインダクタンス、放電の間にソレノイド１０４を通じて流れる電流量、及びキャパシタンスによって制御される。

このとき、バッテリ１０２も、それが回路１００のソレノイド放電経路中に配置されているため、昇圧コンデンサＣ１の再充電を補助するものである。以上のように、本発明に係る回路１００は、特定の回路状態に応じて、電流の上昇及び下降を、高速の第１変動率及び低速の第２変動率で実行する。これによって、ソレノイド作動の応答時間及び制御性が向上する。さらに、本発明の回路構成によれば、ソレノイドの放電の間に捕捉されるエネルギーを使用することにより、効率も改善される。

また、上述したように、図１に示す回路１００の動作は、エネルギー蓄積素子Ｃ１の蓄積容量を変更することによって、変化させることができる。図１に示す回路１００で大きなコンデンサＣ１を使用すると、コンデンサの蓄積容量の増大によって作動時間を更に短縮することが可能となる。この場合、コンデンサＣ１は、バッテリ１０２の電圧よりも高い電圧に到達し、ソレノイド１０４に対して昇圧電圧源として機能する。このように蓄積容量を増大することによって、コンデンサＣ１は、完全にではなく部分的にのみ放電することが可能となり、ソレノイド電流が所望のレベルに到達するまで、図１の回路よりも高速に、ほぼ一定の電圧でソレノイドに電流を供給する。

大きなコンデンサＣ１を使用することにより、ソレノイド１０４から昇圧コンデンサＣ１に放電エネルギーを再捕捉することもできる。但し、この場合には、スイッチＳ１，Ｓ２を開いてソレノイド電流を急速にゼロに低減させることによって、ソレノイド電圧は、Ｖ_{ソレノイド}＝Ｖ_{コンデンサ}＋Ｉ×Ｒ−Ｖ_バッテリに増大する。コンデンサＣ１の放電が部分的であることによりコンデンサＣ１の初期電圧はバッテリ電圧よりも高いため、この増大によって、ソレノイド１０４の磁気エネルギーが昇圧コンデンサＣ１に、図１の回路よりも高速に転送される。

本発明に係る回路１００の別の実施形態を図３に示す。上述したように、本発明に係る回路１００は、ソレノイドの放電から回収された磁気エネルギー使用して、後の作動サイクルにおけるソレノイド１０４の作動速度を増大させることができる。しかし、ソレノイド１０４から回収されて昇圧コンデンサＣ１に蓄積されるエネルギーは、実際には、抵抗損失、渦電流損失、及び磁心損失のために、作動に実際に必要なエネルギーよりも少ない場合が多い。その結果、高い作動速度を維持するため、ソレノイド作動の度毎に昇圧コンデンサＣ１にエネルギーを補給する必要がある。

これを達成するため、図３に示す回路１００は、スイッチコントローラ１５０に結合された比較器２５０を含んでいる。回路１００の全体的な動作は、図２を参照して上述した動作と同様であり、本実施形態で追加される段階は、図２に破線で示されている。本実施形態では、ソレノイド１０４の作動前に、まず、比較器２５０により昇圧コンデンサＣ１の両端間電圧が所望の昇圧電圧よりも低いか否かが検査される（ブロック２５４）。低い場合、直前のソレノイド作動から放電されたエネルギーが、今回の作動においてソレノイド作動速度を十分に増大させるために、不足していることを示す。

昇圧コンデンサＣ１に蓄積されるエネルギーを増大するため、スイッチコントローラ１５０は、第２スイッチＳ２を開閉する。第２スイッチＳ２を閉じると、電流経路＃２により、バッテリ１０２からソレノイド１０４に流れる電流が増大する。一方、第２スイッチＳ２を開くと、磁界の減衰によってソレノイド１０４に発生した電流が、電流経路＃４に沿って蓄積用の昇圧コンデンサＣ１に流れ込む。コントローラ１５０は、比較器２５０がコントローラ１５０に対してコンデンサ電圧が所望の昇圧電圧値に到達したことを示すまで、第２スイッチを開閉して昇圧素子Ｃ１への充電を継続する（ブロック２５６）。コンデンサ電圧が所望の昇圧電圧値に到達した時点で、コントローラ１５０は、第２スイッチＳ２を開き、図２に示す手順が上述したように続行される。この結果、本実施形態では、ソレノイド１０４は、コンデンサＣ１に対する有効な昇圧電圧源として機能することができる。

図４に、本発明の更に別の実施形態における回路１００を示す。この回路１００は、コンデンサが、ソレノイド１０４に電流を供給するときに完全に放電するように設計されている。上述した実施形態と同様に、回路１００は、Ｌ／Ｒ時定数に厳格に従うのではなく、昇圧コンデンサＣ１がエネルギーをソレノイド１０４に放出するために要する時間、または、昇圧コンデンサＣ１がソレノイド１０４からエネルギーを吸収するために要する時間によって定まる時定数を有している。本実施形態は、図１に示す実施形態と、電流経路＃３にソレノイド１０４の磁界が減衰するときに電流を導く追加のダイオードＤ３を配置し、ダイオードＤ１の位置をスイッチＳ１の上方の位置に移動した点で相違する。この回路では、コンデンサＣ１が、図１のようにバッテリ１０２に直列に配置されるのではなく、ソレノイド１０４を介して分離されている。これによって、コイルのターンオフ時における回路１００の応答が高速化する。

図４に示す回路１００は、図２を参照して上述したように動作する。本実施形態では、昇圧コンデンサＣ１は、ソレノイド１０４に蓄積されるエネルギーに基づく電圧レベルから、ダイオードＤ２及びＤ３の両端間の電圧降下を引いたレベルに充電される。本実施形態では、昇圧コンデンサＣ１が到達可能な電圧レベルは、昇圧コンデンサＣ１が図１に示す構成において到達可能な電圧よりも低い。それは、この回路１００では、ダイオードＤ１を新たな位置に置いたことにより、ソレノイド１０４の充電と放電を繰り返してコンデンサＣ１の電圧を増大させることができないためである。

図５に、本発明の更に別の実施形態における回路１００を示す。本実施形態は、図４に示す実施形態と同様のものであるが、追加のダイオードＤ３に並列に配置された追加のスイッチＳ３、及び、追加のダイオードＤ３に直列に配置された消磁用の蓄積素子Ｃ２（例えば、別のコンデンサ）を含む点で相違する。これによって、後述する２つの追加の経路が生じる。図６は、図５に示す回路の動作を示すフローチャートである。ここで、ダイオードＤ３とスイッチＳ３は、例えばＭＯＳＦＥＴのように１つの素子として一体化されていてもよい。

図５及び図６に示すように、回路１００は、その動作サイクルの開始時に３つのスイッチＳ１，Ｓ２，Ｓ３をすべて開いている。この段階で、エネルギー昇圧コンデンサＣ１及び消磁用コンデンサＣ２の両方は、公称動作値まで充電されているものとする。

次いで、ソレノイド１０４が作動する直前に第３スイッチＳ３を閉じ、これによって、電流経路＃６に沿って、消磁用コンデンサＣ２からソレノイド１０４を通じて電流が流れる。一実施形態では、このステップによりソレノイド１０４が消磁される。この消磁は、消磁用コンデンサＣ２の大きさに応じて、例えば、パルスまたは減衰正弦波により実施することができる。消磁用コンデンサＣ２が大きい場合（例えば、昇圧コンデンサＣ１の値の１０％よりも大きい）、第３スイッチＳ３を短時間（例えば、数十マイクロ秒）だけ閉じてパルス消磁を実施する。消磁用コンデンサＣ２が小さい場合（例えば、昇圧コンデンサＣ１の値の１％から１０％）、第３スイッチＳ３を閉じる時間を長時間（例えば、数ミリ秒）とし、減衰正弦波消磁を実施する。このステップにおいて、消磁用コンデンサＣ２は、正弦波消磁の間、電流経路＃５及び電流経路＃６を通じて、極性を交番させて振幅を減衰しつつ完全に充電及び放電される（ブロック３０２）。

ソレノイド１０４が消磁された後、第３スイッチＳ３を開き、スイッチＳ１，Ｓ２を閉じて、ソレノイドの作動を開始する（ブロック３０４）。これによって、電流経路＃１に沿って、昇圧コンデンサＣ１から２つの閉じたスイッチＳ１，Ｓ２及びソレノイド１０４を通じて電流が流れる。上述したいくつかの実施形態と同様に、本実施形態における昇圧コンデンサＣ１は、バッテリ１０２の電圧よりも非常に高い電圧と十分な容量を有しており、ソレノイド電流が所望のレベルに到達するまで、ほぼ一定の電圧でソレノイド１０４に電流を供給し、その間に僅かしか放電しない。ソレノイド電流が所望のレベルに到達した後、上述した実施形態と同様に、第１スイッチＳ１が開き、電流経路＃２に沿って、ダイオードＤ１を通じて低速の上昇率で電流が流れる。

図７に示す手順の残りのステップ３０８，３１０，３１２，３１４は、図２に示すブロック２０４，２０５，２０６，２０７と同一である。この手順の終了段階で、第１及び第２スイッチＳ１,Ｓ２が開いてソレノイド電流が急速にゼロに低下した時、ソレノイド電圧は（Ｖ_{昇圧コンデンサ}＋Ｖ_{消磁用コンデンサ}）＋（Ｉ×Ｒ）−Ｖ_バッテリに増大する（ブロック３１４）。これによって、インダクタは、その磁気エネルギーを、消磁用コンデンサＣ２と昇圧コンデンサＣ１の両方に転送する。消磁用コンデンサＣ２の電圧は、Ｖ_{昇圧コンデンサ}−Ｖ_バッテリに略等しい電圧に変化する。バッテリ１０２も、それが放電経路中に存在するため、２つのコンデンサＣ１，Ｃ２の充電を補助する。

上述した回路は、ソレノイド弁を使用する任意の応用例で使用することができる。例えば、この駆動回路を使用して、スプールが他の位置に移動できるようにスプール及びエンドキャップを消磁することによって、スプール弁の制御性を向上させることができる。本発明の範囲を逸脱することなく本発明に係る回路を他の応用例で使用できることは、当業者には明らかである。

本発明は、インダクタとコンデンサの間のエネルギー転送の原理を駆動回路に組み込むことによって、この回路によって駆動されるソレノイドの作動速度を増大するとともに、選択可能な複数の時定数を備えることによりＰＷＭの性能を改善するものである。さらに、本発明に係る回路では、蓄積されたエネルギーを捕捉及び再使用することにより、回路のエネルギー効率が改善される。本発明の原理に従って作動するスプール弁は、作動時間が短縮され、制御性が向上する。ソレノイドの応答またはシステム他の部分の応答（例えば、スプールの応答、圧力上昇率の増大、システムの下流の挙動等）に基づいて、本発明に係る回路におけるスイッチング時間を制御または変更可能なことは、当業者には明らかである。

以上の説明は、そこに記載された限定による定義ではなく、例示である。本明細書の教示の下に、本発明の多くの変形及び修正が可能である。本発明の好適な実施形態を開示したが、その変形例が本発明の範囲内に含まれることは、当業者には明らかである。したがって、本発明は、添付請求項の範囲内において、詳細に説明された実施形態以外の実施形態として実施可能なものである。したがって、本発明の真の範囲及び内容を決定するためには、添付請求項を検討しなければならない。

図１は、本発明の一実施形態における駆動回路を示す回路図である。 図２は、本発明の一実施形態におけるソレノイド電流の制御手順を示すフローチャートである。 図３は、本発明の別の実施形態における駆動回路を示す回路図である。 図４は、本発明の更に別の実施形態における駆動回路を示す回路図である。 図５は、本発明の更に別の実施形態における駆動回路を示す回路図である。 図６は、本発明の別の実施形態におけるソレノイド電流の制御手順を示すフローチャートである。

Claims (26)

1. ソレノイド(104)と、
   エネルギーを蓄積する昇圧素子(C1)と、
   第１状態では前記昇圧素子から前記ソレノイドへエネルギーを導き、第２状態では前記ソレノイドから前記昇圧素子へエネルギーを導くことにより、前記ソレノイド及び前記昇圧素子を通じて流れる電流を制御する少なくとも１つのスイッチ(S1,S2,S3)と、を含む駆動回路(100)であって、
   前記ソレノイドの電流上昇率および電流降下率のうちの少なくとも１つは、前記ソレノイド及び前記昇圧素子によって制御されることを特徴とする駆動回路。
2. 前記昇圧素子は、コンデンサであることを特徴とする請求項１に記載の駆動回路。
3. 前記昇圧素子は、前記ソレノイドの完全な充電のために必要とするエネルギー蓄積以下の蓄積サイズを有し、前記昇圧素子の完全な放電が可能であることを特徴とする請求項１に記載の駆動回路。
4. 前記昇圧素子は、前記ソレノイドの完全な充電のために必要とするエネルギー蓄積以上の蓄積サイズを有し、前記昇圧素子の部分的な放電が可能であることを特徴とする請求項１に記載の駆動回路。
5. 前記少なくとも１つのスイッチは、半導体スイッチであることを特徴とする請求項１に記載の駆動回路。
6. 所望の昇圧電圧と前記昇圧素子の両端電圧を比較する比較器(250)と、
   前記比較器が、前記昇圧素子の両端間の電圧が所望の昇圧電圧よりも低いことを示す場合、前記ソレノイドから前記昇圧素子に放電するように前記少なくとも１つのスイッチを制御するスイッチコントローラ(150)と、
   を含むことを特徴とする請求項１に記載の駆動回路。
7. 前記ソレノイドを消磁するための消磁素子(C2)をさらに含むことを特徴とする請求項１に記載の駆動回路。
8. 前記消磁素子は、パルス消磁を行う値を有するコンデンサであることを特徴とする請求項７に記載の駆動回路。
9. 前記消磁素子は、減衰正弦波消磁を行う値を有するコンデンサであることを特徴とする請求項７に記載の駆動回路。
10. ソレノイド(104)と、
    電源(102)と、
    エネルギーを蓄積する昇圧素子(C1)と、
    第１状態では前記昇圧素子から前記ソレノイドへエネルギーを放出し、第２状態では前記ソレノイドから前記昇圧素子にエネルギーを導くことにより、前記ソレノイド及び前記昇圧素子を通じて流れる電流を制御する第１スイッチ(S1)及び第２スイッチ(S2)と、
    前記第１スイッチ及び前記第２スイッチの動作を制御するスイッチコントローラ(150)と、
    前記第１スイッチ及び前記第２スイッチの状態に基づいて、前記ソレノイド、前記電源、及び前記昇圧素子を通じて流れる電流を選択的に導く第１電流方向付け素子(D1)及び第２電流方向付け素子(D2)と、を含む駆動回路(100)であって、
    前記ソレノイドの電流上昇率及び電流降下率のうちの少なくとも１つは、前記ソレノイド及び前記昇圧素子によって、第１変動率及び前記第１変動率よりも遅い第２変動率に制御されることを特徴とする駆動回路。
11. 前記第１及び第２スイッチは、前記ソレノイドに直列に配置され、
    前記第２スイッチ及び前記ソレノイドは、前記電源に並列に配置され、
    前記第２スイッチは、前記昇圧素子に並列に配置されていることを特徴とする請求項１０に記載の駆動回路。
12. 前記第１電流方向付け素子は、前記電源に直列に配置され、前記第２電流方向付け素子は、前記第２スイッチと前記昇圧素子の間に直列に配置されていることを特徴とする請求項１０に記載の駆動回路。
13. 所望の昇圧電圧と前記昇圧素子の両端電圧を比較する比較器(250)と、
    前記昇圧素子の両端電圧が前記所望の昇圧電圧よりも低い場合、前記昇圧素子を充電するために前記第１及び第２スイッチのうちの少なくとも１つを制御するスイッチコントローラ(150)と、
    をさらに含むことを特徴とする請求項１０に記載の駆動回路。
14. 前記ソレノイド及び前記第２スイッチに並列に配置された第３電流方向付け素子(D3)をさらに含むことを特徴とする請求項１０に記載の駆動回路。
15. 前記ソレノイドに並列に配置された第３電流方向付け素子(D3)と、
    前記第３電流方向付け素子に結合された消磁素子(C2)と、
    前記第３電流方向付け素子に並列に配置された第３スイッチ(S3)と、
    をさらに含むことを特徴とする請求項１０に記載の駆動回路。
16. ソレノイド、電源、エネルギーを蓄積する昇圧素子、及び、前記ソレノイドを通じて流れる電流を制御する少なくとも１つのスイッチを有する駆動回路を動作させるための方法であって、
    前記昇圧素子から前記ソレノイドへ第１変動率で電流を放電することによって前記ソレノイドを充電するステップ(202,304)と、
    前記電源から、前記第１変動率よりも遅い第２変動率で前記ソレノイドを充電するステップ(203,306)と、
    ソレノイドを放電するステップ(207,314)と、
    前記ソレノイドを放電するステップの間に前記ソレノイドからエネルギーを前記昇圧素子に捕捉することによって、前記ソレノイドを放電するステップの間に前記昇圧素子を充電するステップ(256)と、
    を含むことを特徴とする方法。
17. 低減するステップの前に、前記ソレノイドを充電するステップと前記ソレノイドを放電するステップとを繰り返すことを特徴とする請求項１６に記載の方法。
18. 前記昇圧素子の両端電圧と所望の昇圧電圧とを比較するステップ(254)と、
    前記昇圧素子の両端電圧が前記所望の昇圧電圧よりも低い場合、前記電源を使用して前記昇圧素子を充電するステップ(256)と、
    をさらに含むことを特徴とする請求項１６に記載の方法。
19. 前記駆動回路は、消磁素子をさらに含んでおり、前記ソレノイドを充電するステップの前に、前記消磁素子から前記ソレノイドへ電流を放電するステップ(302)をさらに含むことを特徴とする請求項１６に記載の方法。
20. 前記消磁素子から電流を放電するステップは、パルス消磁を実行することを特徴とする請求項１９に記載の方法。
21. 前記消磁素子から電流を放電するステップは、減衰正弦波消磁を実行することを特徴とする請求項１９に記載の方法。
22. ソレノイド(104)と、
    エネルギーを蓄積し、前記ソレノイドの電流上昇率及び電流下降率の少なくとも１つは、第１変動率及び該第１変動率とは異なる第２変動率で生じる昇圧素子(C1)と、
    前記ソレノイド及び前記昇圧素子を通じて流れる電流を、複数の動作モードに応じて制御するコントローラ(150)と、を含む駆動回路であって、
    第１動作モードでは、前記昇圧素子から前記ソレノイドに前記第１変動率で電流が流れ、
    第２動作モードでは、前記ソレノイドと前記昇圧素子との間で交代しつつ前記第２変動率で電流が流れることを特徴とする駆動回路。
23. 複数のスイッチ(S1,S2)をさらに含み、前記コントローラは、前記第１及び第２動作モードのための少なくとも１つのスイッチング時間を決定することを特徴とする請求項２２に記載の駆動回路。
24. 前記コントローラは、前記ソレノイドの電流、前記昇圧素子の電圧、前記ソレノイドの応答、または外部システムの応答のうちの少なくとも１つに応じて、電流を制御することを特徴とする請求項２２に記載の駆動回路。
25. 前記昇圧素子の両端電圧と所望の昇圧電圧を比較する比較器(250)をさらに含み、前記コントローラは、前記昇圧素子の両端電圧が前記所望の昇圧電圧よりも低い場合、電流を前記ソレノイドから前記昇圧素子に方向付けることを特徴とする請求項２２に記載の駆動回路。
26. 消磁素子(C2)をさらに含み、前記コントローラは、前記ソレノイドから前記消磁素子に磁気エネルギーを転送するために、電流を前記ソレノイドから前記消磁素子に方向付けることを特徴とする請求項２２に記載の駆動回路。

Images