JP2009524800A - プローブアレイ構造体およびプローブアレイ構造体の製造方法 - Google Patents

プローブアレイ構造体およびプローブアレイ構造体の製造方法 Download PDF

Info

Publication number
JP2009524800A
JP2009524800A JP2008548623A JP2008548623A JP2009524800A JP 2009524800 A JP2009524800 A JP 2009524800A JP 2008548623 A JP2008548623 A JP 2008548623A JP 2008548623 A JP2008548623 A JP 2008548623A JP 2009524800 A JP2009524800 A JP 2009524800A
Authority
JP
Japan
Prior art keywords
substrate
probe
tip
contact
contact structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008548623A
Other languages
English (en)
Other versions
JP2009524800A5 (ja
Inventor
エルドリッジ,ベンジャミン,エヌ.
ファング,トレリアント
ケイ. グリッターズ,ジョン
ハンドロス,イゴール,ワイ.
マ,ルンユ
マシュー,ガエタン,エル.
Original Assignee
フォームファクター, インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フォームファクター, インコーポレイテッド filed Critical フォームファクター, インコーポレイテッド
Publication of JP2009524800A publication Critical patent/JP2009524800A/ja
Publication of JP2009524800A5 publication Critical patent/JP2009524800A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/06744Microprobes, i.e. having dimensions as IC details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06727Cantilever beams

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

プローブアレイ構造体およびプローブアレイ構造体の製造方法が開示されている。第1の基板上に配置された、複数の導電性伸長接触構造体を設けることができる。接触構造体は次いで、接触構造体の端部が固定材料の表面から延びるように、固定材料内に部分的に入れることができる。接触構造体の露出部分は、次いで、第2の基板内に捕捉することができる。

Description

接触構造体のアレイを、他のデバイスをプロービングする応用例を含む、様々な応用例で構成および使用することができる。電子デバイスをプロービングして電子デバイスを検査することは、このような応用例の一例である。例えば、導電接触構造体(すなわち、プローブ)は、電子デバイスの入力および/または出力端子と接触するようにアレイ状に構成することができる。プローブは、検査する電子デバイスの入力および/または出力端子に対して押し付けられて、これらの入力および/または出力端子との電気的接続を形成する。検査信号は次いで、プローブのいくつかを通して電子デバイス内に入力され、電子デバイスによって生成される応答データはその他のプローブを通して読み取られる。半導体ダイは、プローブのアレイを使用して検査することができる電子デバイスの例である。
プローブアレイ構造体およびプローブアレイ構造体の製造方法の例示的な実施形態が開示されている。いくつかの例示的な実施形態では、第1の基板上に配置された複数の導電性伸長接触構造体が設けられる。接触構造体は次いで、接触構造体の端部が固定材料の表面から延びるように、固定材料内に部分的に入れることができる。接触構造体の露出部分は次いで、第2の基板内に捕捉することができる。
本明細書は、本発明の例示的な実施形態および応用例を記載している。しかし、本発明はこれらの例示的な実施形態および応用例、または例示的な実施形態および応用例が機能するもしくは本明細書に記載されている様式に限るものではない。
図1は、本発明のいくつかの実施形態によるプローブアレイ構造体を製造するプロセス100を示しており、図2A〜図2Dは図1のプロセス100によるプローブアレイ構造体216の例示的な形成を示している。プロセス100は図2A〜図2Dに示す実施例に限るものではないが、例示および議論を容易にするために、図2A〜図2Dの実施例に関してプロセス100を以下に論じる。
図1に示すように、犠牲基板上に配置された複数のプローブが102で設けられる。(本明細書で使用するように、「犠牲基板」という用語は、これに限らないが、取外し可能な基板を含む。)図2Aは、図1の102により示される、犠牲基板204上の複数のプローブ202の非限定的な例を示している。図2Aに示すように、プローブ202は犠牲基板204の表面207に取り付けられている。各プローブは、接触先端203および遠位端205を備えることができる。プローブ202は、弾力性のある導電性構造体であってもよい。適切なプローブ202の非限定的な例は、米国特許第5,476,211号、米国特許第5,917,707号、および米国特許第6,336,269号に記載される弾力性のある材料でコーティングされたプローブヘッドアセンブリ108上の導電性端子(図示せず)に結合されるコアワイヤで形成された複合構造体を含んでいる。プローブ202は代替として、米国特許第5,994,152号、米国特許第6,033,935号、米国特許第6,255,126号、米国特許第6,945,827号、米国特許出願公開第2001/0044225号、および米国特許出願公開第2004/0016119号に開示されたばね要素などの、リソグラフィ形成構造体であってもよい。プローブ202のさらに他の非限定的な例が、米国特許第6,827,584号、米国特許第6,640,432号、米国特許第6,441,315号、および米国特許出願公開第2001/0012739号に開示されている。プローブ202の他の非限定的な例としては、導電性ポゴピン、バンプ、スタッド、型打ばね(stamped spring)、針、座屈ビーム(buckling beam)などが挙げられる。プローブ202の5つの非限定的な例が、図4Aから図8Bに示され、これを以下に論じる。犠牲基板204は、プローブ202を支持するのに適切であるあらゆるタイプの基板であってもよい。適切な犠牲基板204の非限定的な例としては、半導体ウェーハ(例えば、シリコンウェーハ)、セラミック基板、プリント回路基板、金属基板、有機材料を含む基板、無機基板を含む基板、金属基板、プラスチック基板などが挙げられる。
また図1を参照すると、プローブが定位置に固定される(104)。図2Bは、固定材料210がプローブ202の周囲に形成されている例を示している。図2Bに示す実施例では、固定材料210はプローブ202の他の部品のうち接触先端203を定位置に保持する。しかし、プローブ202の遠位部212は、露出され、固定材料210の表面209から延びている。以下により詳細に論じるように、プロセス100を行う1つの非限定的な実行104は、プローブ202の全体部分の周りに固定材料210を鋳造し、次いで、プローブ202の遠位部212を露出させるように固定材料210の一部を取り除くことである。固定材料210は、プローブ202を定位置に保持するためのあらゆる適切な材料であってもよい。適切な材料の非限定的な例としては、アンダーフィル材料、エポキシ成形化合物、およびグロブトップ材料が挙げられる。
また図1を参照して、106では、プローブの露出端部がプローブ基板内で捕捉される。図2Cは、プローブ202の遠位部212がプローブ基板214内で捕捉される実施例を示している。図2Cに示す実施例では、プローブ基板204は、プローブ202の遠位部212周りで流動性材料を鋳造し、次いで、流動性材料を基板214内で硬化させることによって形成される。
図1の108では、プローブ202は、固定材料210および犠牲基板204から解放されて、例えば、図2Dに示す例示的なプローブアレイ構造体216のような、プローブアレイ構造体を残す。図2Dに示すように、プローブアレイ構造体216は、プローブ202およびプローブ基板214を備えている。プローブ202の遠位部212は、プローブ基板214内に固定され、プローブ202の接触先端203はプローブ基板214から離れて延びる。
図示および説明を簡単にするために、図2A〜図2Dは、プローブ202、犠牲基板204、固定材料210、およびプローブ基板214の側面図を示している。図2A〜図2Dに示す側面図からすぐには分からないが、プローブ202は2次元アレイで配置することができる。図3は、図2Dのプローブアレイ構造体の底面図であり、4×4アレイ302で配置したプローブ202を示している。もちろん、より多くまたはより少ないプローブ202を使用することもでき、異なる寸法および構成をしているアレイも可能である。実際、プローブの数および配置は重要ではなく、あらゆる数および配置のプローブを使用してもよい。
102で設けられる犠牲基板204は、比較的大きくてもよく、比較的多数のプローブ202を含むことができる。図1のプロセス100中のいかなるときでも、犠牲基板を、それぞれより少ない数のプローブ202を含む、より小さい基板(図示せず)に分けることができる。例えば、犠牲基板204がシリコンウェーハである場合、犠牲基板204はシリコンウェーハをダイシングするためのよく知られている技術を使用してダイシングすることができる。犠牲基板204のこのような分離は102の後に起こしてもよく、この場合、それぞれのより小さい基板は104、106、および108により個別に処理することができる。別の例としては、このような分離は104の後に起こしてもよく、この場合、それぞれのより小さい基板は106および108により個別に処理することができる。したがって、例えば、図2Bに示す構造はより小さい基板に分けることができ、それぞれのより小さい基板上のプローブ202は図2Cに示すようにプローブ基板214内で捕捉することができる。
図1のプロセス100はしたがって、あらゆる所望のレイアウトに配置されかつプローブ基板に固定された複数のプローブを備えたプローブアレイ構造体を製造するプロセスを示している。図4A〜図4H、図5Aおよび図5B、図6Aおよび図6B、図7Aおよび図7B、ならびに図8Aおよび図8Bは、犠牲基板上にプローブを設ける、プロセス100(図1)の102の詳細な非限定的実施例を示している。図9Aは、図4A〜図8Bに示す実施例のいずれかで設けられたプローブおよび犠牲基板を全体的に示し、図9B〜図9Eは図1のプロセス100の104によるこれらのプローブのさらなる処理の詳細な非限定的な実施例を示している。図11および図13は、図1のプロセス100の106および108によるさらに別の処理の詳細な非限定的な実施例を示している。
上述したように、図4A〜図4Hは、図1のプロセス100の(犠牲基板上にプローブを設ける)102の一実施例を示している。見てわかるとおり、図4A〜図4Hに示す実施例では、複数のプローブ424が犠牲基板402上に製造される。
図4Aは、表面404を有する半導体ウェーハの形の例示的な犠牲基板402を示している。例えば、犠牲基板402はシリコンウェーハであってもよい。図4Aのウェーハ402の部分断面図を示す図4Bに示すように、犠牲基板402の表面404内にピット(pits)406をエッチングすることができる。見てわかるとおり、ピット406は、犠牲基板402上に製造されるプローブ424の先端機構(tip features)を画定することができる。ピット406の形状は、プローブ424の先端機構の所望の形状により選択することができる。先端形状の非限定的な例としては、角錐、不完全な角錐、ブレード、バンプなどが挙げられる。ピット406は、これらに限らないが、化学エッチング、打ち抜き、カービング、レーザアブレーション、研磨などを含む、あらゆる適切な手段を使用して形成することができる。適切な化学エッチャントの非限定的な例としては、これに限らないが酸化カリウム(KOH)を含む酸化物が挙げられる。反応イオンエッチング技術も使用することができる。
ピット406は、半導体材料内に集積回路を形成するのに使用されるものと同様のリソグラフィ技術を使用して形成することができる。例えば、犠牲基板402はシリコンウェーハであってもよく、ピット406を形成する非限定的例示のプロセスは以下の通りであってもよい。ウェーハ上に酸化物層を形成し、酸化物層上にマスキング材料(例えば、フォトレジスト)の層を塗布し、マスキング材料内に開口を形成して、ピット406の所望の位置に対応する酸化物層の一部を露出させ、(例えば、フッ化水素などのエッチャントでエッチングすることによって)酸化物層の露出部分を取り除いて、ウェーハの選択した部分を露出させ、マスキング材料を取り除き、ウェーハの露出部分内にピット406をエッチングする。水酸化カリウムまたは他の異方性エッチャントを使用して、ピット406のようなテーパ状ピットを形成することができる。前述または他のリソグラフィ技術を使用して、ピット406の位置、したがってプローブ424の得られる先端機構を正確に位置決めすることができ、先端機構を狭いピッチで形成することができる。例えば、このようなリソグラフィ技術を使用して、ピット406が互いに150ミクロン以下の間隔を置いているピッチが可能である。
次に、図4Cに示すように、剥離/シード層408を犠牲基板402の表面404上に堆積させることができる。剥離/シード層408は例えば、2つの特徴を有することができる。第1に、剥離/シード層408は容易に取り除くことができ、分かるように、これにより後の犠牲基板402からのプローブ424の除去が容易になる。第2に、剥離/シード層408は導電性があってもよく、分かるように、プローブ424を形成する材料が剥離/シード層408上に電気めっきされる電気めっきプロセスでアノードまたはカソードとして作用することができる。剥離/シード層408に適切な材料としては、これに限らないが、アルミニウム、銅、金、チタン、タングステン、銀、およびそれらの合金が挙げられる。剥離/シード層408は、これに限らないが、化学気相成長法、物理気相成長法、スパッタ蒸着、無電解メッキ法、電子ビーム蒸着、および熱蒸発を含む、あらゆる適切な方法を使用して堆積させることができる。
あるいは、剥離/シード層408は、多数の材料層と交換することができる。例えば、容易に取り除かれ、それによって犠牲基板402からのプローブの取外しが容易になる剥離層を表面404上に堆積させることができ、導電性シード層を剥離層の上に堆積させることができる。
図4Dに示すように、マスキング材料410は、剥離/シード層408の上に堆積させ、開口411を有するようにパターン化することができる。分かるように、プローブ424の先端を開口411内に製造することができ、したがってこの開口は、上に論じるように、犠牲基板402上に位置決めされ、プローブ424の先端414の所望の位置および形状により成形される。マスキング材料410は、犠牲基板402上への堆積、および開口411を形成するためのパターン化に適切な任意の材料であってよい。例えば、マスキング材料410は、フォトレジスト材料であってもよい。フォトレジスト材料は、剥離/シード層408の表面全体上にブランケット層として堆積させ、次いで、開口411が望ましいところを除いて全てのところに、知られている技術(例えば、光への露出)を使用して選択的に硬化することができる。その後、フォトレジストの未硬化部分は知られている技術を使用して取り除いて、開口411を製造することができる。また、半導体材料上に集積回路を形成するのに使用するものと同様のフォトリソグラフィ技術を使用して、開口411を正確な位置に形成することができる。
次に、図4Eに示すように、先端材料を開口411内に堆積させて、それぞれピット406によって画定された先端機構412を有する先端414を形成することができる(図4B参照)。図4A〜図4Gに示す実施例では、剥離/シード層408は導電性であり、それによって先端材料は開口411を通して露出されたシード層408の部分上に電気めっきすることができる。あるいは、先端材料は、電気めっき以外の方法を使用して堆積することができる。このような方法の例としては、化学気相成長法、物理気相成長法、スパッタ蒸着、無電解メッキ法、電子ビーム蒸着、および熱蒸発が挙げられる。もちろん、先端材料が電気めっき以外によって堆積される場合、剥離/シード層408は導電性である必要はない。先端材料が剥離/シード層408上にどのように堆積されるかに関係なく、先端材料は、これらに限らないが、パラジウム、金、ロジウム、ニッケル、コバルト、銀、白金、導電性窒化物、導電性炭化物、タングステン、チタン、モリブデン、レニウム、インジウム、オスミウム、ロジウム、銅、耐火金属、および前述の組合せを含むそれらの合金を含むあらゆる適切な材料であってもよい。図4Eには示さないが、先端414は同じまたは異なる材料の複数の層を含むことができる。
図4Fに示すように、プローブ本体416は次いで、先端414に取り付けることができる。図4A〜図4Hに示す実施例では、プローブ本体416は一端部で先端414に結合されたワイヤである。このようなワイヤは、ワイヤを半導体ダイのボンディングパッドとダイパッケージのリードフレームとの間に結合させるのに使用されるものと同様の標準的なワイヤ結合技術を使用して、先端414に結合することができる。知られているように、このような結合技術は、超音波振動を作り出しながら、先端414に対してワイヤの一端部を押し付けて、ワイヤ端部を先端414に結合させることを含んでもよい。前述の押付および振動プロセスはまた、ワイヤ端部および/または先端414に熱を加えることを含むことができる。知られているように、このような技術は、ワイヤを先端414に強固に結合する。このような結合は、図4Eでは結合部420で示されている。ワイヤは次いで、巻き出し切断されて、プローブ本体416のワイヤ部418を形成する。プローブ本体416は、ワイヤが巻かれている間に、スプールを移動させることによって成形することができる。
プローブ本体416を形成するのに使用されるワイヤは、先端414に簡単に結合される比較的柔らかい材料でできており、ワイヤが巻き出されるときに成形することができる。それにも関わらず、ワイヤはより硬い材料を含むことができる。ワイヤに適切な材料の例としては、これらに限らないが、金、アルミニウム、銅、はんだ、銀、白金、鉛、錫、インジウム、ならびにベリリウム、カドミウム、ケイ素およびマグネシウムを備えた合金を含むそれらの合金が挙げられる。
図4Gに示すように、このようなプローブ本体416は補強することができ、および/またはプローブ本体416の上にオーバーコート材料422を堆積させることによって、他の機械的性質をプローブ本体416に加えることができる。例えば、オーバーコート材料422は、プローブ本体416に弾力性、強度、および/または硬度を加える材料を含むことができる。別の例として、オーバーコート材料422は、プローブ本体416を形成するワイヤより大きな降伏力を有することができる。オーバーコート材料422の適切な選択によって、プローブはばね性を有することができ、したがって、ばねプローブであってもよい。機械的性質以外の性質を、オーバーコート422によってワイヤ本体416に加えることができる(例えば、導電性、濡れ性など)。オーバーコート422に適切な材料としては、これらに限らないが、銅、ニッケル、コバルト、錫、ホウ素、リン、クロム、タングステン、モリブデン、ビスマス、インジウム、セシウム、アンチモン、金、銀、ロジウム、パラジウム、白金、ルテニウム、およびそれらの合金が挙げられる。
図4Gにも示すように、オーバーコート材料422はまた、結合部420を覆うことができ、それによってさらに、プローブ本体416の結合部420を先端414に固定することができる。オーバーコート材料422はしたがって、プローブ本体416と先端414の間の結合を強化することができる。適切なオーバーコート材料の非限定的な例としては、ニッケル、鉄、コバルト、前述の組合せ、および前述の合金が挙げられる。
図4Hに示すように、マスキング材料410を取り除いて、複数のプローブ424を犠牲基板402上に残すことができる。図4Hに示すように、各プローブ424は先端414およびプローブ本体416を備えており、プローブ本体は先端414に結合されたワイヤおよびオーバーコート材料422を備えている。上に論じるように、先端414は犠牲基板402に取り付けられ、遠位端403は犠牲基板402から離れて延びている。
追加の材料(図示せず)は、プローブ424の選択した特徴をよくするために、オーバーコート材料422上に堆積させることができる。例えば、1つまたは複数の材料(図示せず)は、プローブ424の耐性または濡れ性、導電性などをよくするために、オーバーコート材料422上に堆積させることができる。
米国特許第5,472,211号、米国特許第5,917,707号、米国特許第6,336,269号、および米国特許第5,773,780号は、配線結合、ワイヤのオーバーコート、およびオーバーコートされたワイヤを含むプローブ構造体の形成に関連する追加情報を開示している。
図4A〜図4Hはしたがって、図1のプロセス100の102により、犠牲基板402に取り付けられた複数のプローブ424を設ける例示的な方法を図示している。
図5Aおよび図5Bは、本発明のいくつかの実施形態により、犠牲基板上に複数のプローブを設ける別の例示的な方法(図1の102)を示している。図5Bに示すように、この方法は、犠牲基板502上に配置されたリソグラフィ形成先端514、ビーム518、およびポスト522を備えたプローブ524を作り出す。図5Aに示すように、先端514、ビーム518、およびポスト522は、犠牲基板502上に配置されたマスキング材料の多数の層510、516、および520に形成することができる。図5Aに示す構造体は、以下に論じる、連続して行われる一連のステップで形成することができる。
図5Aに示す構造体は、図4Aに示す基板402と同じまたは同様である可能性がある、犠牲基板502で始まることによって形成することができる。先端514の先端機構513を画定するピット(図5Aには図示せず)は、ピット406が犠牲基板402に形成されるのと同じ態様で犠牲基板502内に形成することができる。図5Aに示すように犠牲基板502上に堆積させることができる剥離/シード層508は、剥離/シード層408と同じまたは同様であってもよく、剥離/シード層408と同じまたは同様の態様で堆積させることができる。
図5Aに示すように、マスキング材料の第1の層510は次いで、剥離/シード層508上に堆積させ、先端514を画定する開口(図示せず)を有するようにパターン化することができる。マスキング材料の第1の層510は、マスキング材料410と同様であってもよく、マスキング材料410のように堆積およびパターニングすることができる。先端材料は次いで、マスキング材料の第1の層510の開口(図示せず)によって露出された剥離/シード層508のこれらの部分上に電気めっきして、先端514を形成することができる。先端514を形成する先端材料がマスキング材料の第1の層510の開口(図示せず)に堆積されると、先端514およびマスキング材料の第1の層510の露出表面を平坦化することができる。
マスキング材料の第2の層516は次いで、先端514およびマスキング材料の第1の層510の露出表面上に堆積させ、ビーム518を画定する開口(図示せず)を有するようにパターニングすることができる。導電性シード材料の第1の層515は、マスキング材料の第2の層516の開口(図示せず)に堆積される。先端514を通して剥離/シード層508に電気接続された第1のシード材料515は、めっきプロセスにおいてカソードまたはアノードとして作用することができ、ビーム518を形成するビーム材料をマスキング材料の第2の層516の開口(図示せず)に電気めっきすることが可能になる。ビーム材料を、ビーム518を形成するマスキング材料の第2の層516の開口(図示せず)に堆積させた後に、ビーム518およびマスキング材料の第2の層516の露出表面を平坦化することができる。
マスキング材料の第3の層520は次いで、ビーム518およびマスキング材料の第2の層516の露出表面上に堆積させ、ポスト522を画定する開口(図示せず)を有するようにパターン化することができる。導電性シード材料の第2の層517は、マスキング材料の第3の層520の開口(図示せず)に堆積させることができる。第2のシード材料517は、先端514、第1のシード層515、およびビーム518を通して剥離/シード層508に電気接続させ、めっきプロセスでカソードまたはアノードとして作用することができ、ポスト522を形成するポスト材料をマスキング材料の第3の層520の開口(図示せず)に電気めっきすることが可能になる。ポスト材料を、ポスト522を形成するマスキング材料の第3の層520の開口(図示せず)に堆積させた後、ポスト522およびマスキング材料の第3の層520の露出表面を平坦化することができる。
マスキング材料の第1の層510、マスキング材料の第2の層516、およびマスキング材料の第3の層520は、図4A〜図4Hに関して上に論じたマスキング材料410と同様であってもよく、マスキング材料410に関して上に論じたのと同じ技術を使用して堆積およびパターニングすることができる。第1のシード層515および第2のシード層517は、あらゆる導電性材料であってもよく、剥離/シード層408に関して上に論じた技術のいずれかを使用して堆積させることができる。先端514、ビーム518、およびポスト522を形成する先端材料、ビーム材料、およびポスト材料は、図4A〜図4Hの先端414に関して上に論じた材料のいずれかで製造することができる。加えて、これらの材料は、先端414に関して上で特定した代替堆積方法のいずれかを使用した電気めっき以外により堆積させることもできる。さらに、先端514、ビーム516、またはポスト522のいずれか1つまたは複数は、多数で堆積された多数の材料を含むことができる。
図5Bに示すように、マスキング材料の第1の層510、マスキング材料の第2の層516、およびマスキング材料の第3の層520は、犠牲基板502から除去して、プローブ524を犠牲基板502上に残すことができる。図5Aおよび図5Bに示すプロセスはしたがって、犠牲基板502上に配置された、先端機構512を有する先端514、ビーム518、およびポスト522をそれぞれ備えた複数のプローブ524を作り出す。図示するように、先端514は犠牲基板502に取り付けることができ、遠位端503は犠牲基板502から離れて延びることができる。
プローブ構造体524は、両方ともこのようなプローブ構造体の構成に関する追加情報を含む、米国特許第6,520,778号および米国特許第6,268,015号に開示されたプローブ構造体とほぼ同様であってもよい。
図5Aおよび図5Bはしたがって、本発明のいくつかの実施形態による、図1のプロセス100の102により犠牲基板502に取り付けられた複数のプローブ524を設ける別の例示的な方法を示している。
図6Aおよび図6Bは、本発明のいくつかの実施形態による、犠牲基板上に複数のプローブを設けるさらに別の例示的な方法(図1の102)を示している。図6Bに示すように、この方法は犠牲基板602上に配置されたプローブ624を作り出すことができる。プローブ624は、図5Aおよび図5Bの先端514およびビーム518と同様の先端614およびビーム618を備えている。さらに、先端614およびビーム618は、先端514およびビーム518が形成されるのと同じ様式で形成することができる。すなわち、ピット(図示せず)を犠牲基板602内にエッチングすることができ、次いで、剥離/シード層608で覆うことができる。ほぼ図5Aおよび図5Bに関して上に論じたように、先端614は、第1のマスキング層610の開口(図示せず)に先端材料を堆積させることによって形成することができ、ビーム618は第2のマスキング層616の開口(図示せず)のシード層615上にビーム材料を堆積させることによって形成することができる。犠牲基板602は、犠牲基板502と同じまたは同様であってもよく、剥離/シード層608は剥離/シード層508と同じまたは同様であってもよく、第1のマスキング層610および第2のマスキング層616は第1のマスキング層510および第2のマスキング層516と同じまたは同様であってもよく、シード層615はシード層515と同じまたは同様であってもよく、先端614およびビーム618は先端514およびビーム518と同じまたは同様であってもよい。
しかし、図6Aに示すように、ワイヤはワイヤ柱622を形成するビーム518に結合させることができる。ワイヤは、上に論じるように、標準的なワイヤ結合技術を使用してビーム518に結合させることができる。図示しないが、ワイヤ柱622は、導電性、降伏力、弾力性、硬度、濡れ性などの、柱622の特徴をよくするように、1つまたは複数の材料でオーバーコートすることができる。図6Aは2本のワイヤ柱を示しているが、1本のワイヤ柱または3本以上のワイヤ柱を使用することもできる。
図6Bに示すように、マスキング材料の第1の層610およびマスキング材料の第2の層616を、犠牲基板602から取り除いて、プローブ624を犠牲基板602上に残すことができる。図6Aおよび図6Bに示すプロセスはしたがって、犠牲基板602上に配置された、先端機構612を有する先端614、ビーム618、およびワイヤ柱622をそれぞれ備えた複数のプローブ624を作り出すことができる。図示するように、先端614は犠牲基板602に取り付けることができ、遠位端603は犠牲基板602から離れて延びることができる。
プローブ構造体624は、両方ともこのようなプローブ構造体の構成に関する追加情報を含む、米国特許出願公開第2001/0044225号および米国特許第5,994,152号の図7Gおよび図7Hに開示されたプローブ構造体とほぼ同様であってもよい。
図7Aおよび図7Bは、本発明のいくつかの実施形態による、犠牲基板上に複数のプローブを設けるさらに別の例示的な方法(図1の102)を示している。犠牲基板702は、図4A〜図4Hの犠牲基板402と同じまたは同様であってもよい。先端機構712を画定するピット(図示せず)は、ピット406と同じ様式で犠牲基板702内に形成することができる。図7Aに示すように犠牲基板702の上に堆積された剥離/シード層708は、剥離/シード層408と同じまたは同様であってもよく、同じまたは同様の様式で堆積させることができる。
図7Aに示すように、マスキング材料410と同じまたは同様であってもよいマスキング材料の層710は、剥離/シード層708の上に堆積され、プローブ724の形状を画定することができる開口711を有するようにパターン化される(図7B参照)。開口711の形状は、あらゆる数の態様で形成することができる。例えば、成形されたスタンピング器具を使用して、米国特許出願公開第2001/0044225号の図2A〜図2Dに示すように開口711をマスキング材料710に打ち抜くことができ、開口711内に堆積された流体のメニスカスを使用して、米国特許出願公開第2001/0044225号の図8A〜図8Fに示すように開口711の形状を画定することができ、または米国特許出願第09/539,287号で開示した様々な技術のいずれかを使用して、開口711の形状を画定することができる。導電性材料の層715は、開口711内に堆積させることができる。材料715は剥離/シード層708に電気接続され、したがって、めっきプロセスでカソードまたはアノードとして作用することができる。材料715は、図5Aおよび5Bのシード層515または517と同じまたは同様であってもよく、同様に堆積させることができる。プローブ材料718は次いで、層715上に電気めっきすることができる。図7Aおよび図7Bから分かるように、材料715はまた、プローブ724の先端機構712を備えている。材料715はしたがって、接触先端に適切な材料(例えば、先端414に関して上で特定した材料)を含むことができる。
図7Bに示すように、マスキング材料710を犠牲基板702から取り除いて、犠牲基板702上にプローブ724を残すことができる。図7Aおよび図7Bに示すプロセスはしたがって、犠牲基板702上に配置された複数のプローブ724を作り出す。図示するように、先端714は犠牲基板702に取り付けることができ、遠位端703は犠牲基板702から離れて延びている。
プローブ構造体724は、それぞれこのようなプローブ構造体の構成に関する追加情報を含む、米国特許第6,064,213号、米国特許第6,713,374号、米国特許出願公開第2001/0044225号、および米国特許出願第09/539,287号のいずれかに開示されたプローブ構造体とほぼ同様であってもよい。プローブ構造724のようなプローブ構造体は代替として、全体的に米国特許第6,827,584号および米国特許第6,640,432号に開示されたように形成することができる。
図8Aおよび図8Bは、本発明のいくつかの実施形態による、犠牲基板上に複数のプローブを設けるさらに別の例示的な方法(図1の102)を示している。図8Aに示すように、複数のルーズプローブ774を設けることができる。プローブ774は、あらゆる適切な態様で製造することができる。例えば、プローブ774は米国特許出願公開第2004/0016119号に記載するように製造することができる。プローブ774を製造する他の非限定的な例としては、金属シートからプローブ774を打ち抜くまたは切断すること、金型内でプローブ774を鋳造することなどが挙げられる。図示するように、各プローブ774は先端762および遠位端753を備えることができる。図8Bに示すように、プローブ774の先端762は、犠牲基板であってもよい、位置合わせ基板(例えば、先端762を受ける孔(図示せず)が中に作り出された、半導体ウェーハ、金属板、有機または無機基板など)の孔(図示せず)に固定することができる。先端762は、任意の態様で位置合わせ基板の孔(図示せず)に固定することができる。例えば、先端762は、接着剤、はんだ、磁力、摩擦、重力などを使用して、位置合わせ基板752の孔(図示せず)に固定することができる。プローブ774は、任意の適切な様式で位置合わせ基板752から解放することができる。
プローブ424に関して上に論じたように、追加材料(図示せず)は、強度、弾力性、耐性、濡れ性、導電性などの、プローブの選択した特徴をよくするように、プローブ524、624、724、および774のいずれかの上に堆積させることができる。
図4A〜図4G、図5Aおよび図5B、図6Aおよび図6B、図7Aおよび図7B、ならびに図8Aおよび図8Bはしたがって、図1の102の様々な実施例(犠牲基板上にプローブを設ける)を示している。その後、犠牲基板402上に形成されたプローブ424、犠牲基板502上に形成されたプローブ524、犠牲基板602上に形成されたプローブ624、犠牲基板702上に形成されたプローブ724、または位置合わせ基板752に取り付けられたプローブ774は、図1の104、106、および108により処理することができる。図9A〜図9Eは、プローブを固定する、図1の104による別の処理の詳細な実施例を示している。
図9Aは、図4G、図5B、図6B、図7Bおよび図8Bに示すように、犠牲基板402、502、602、もしくは702上に作られた、または位置合わせ基板752(犠牲基板であってもよい)に取り付けられたプローブ424、524、624、724、または774のいずれかを包括的に示す図である。すなわち、図9Aでは、プローブ824はプローブ424、524、624、724、774のいずれかを包括的に示すものであり、犠牲基板802は犠牲基板402、502、602、もしくは702または位置合わせ基板752のいずれかを包括的に示すものであり、剥離/シード層808は剥離/シード層408、508、608、または708のいずれかを包括的に示すものである。剥離/シード層808は、任意選択である。例えば、図8Aおよび図8Bに示す実施例は、シード/剥離層を示していない。さらに、遠位端803は遠位端403、503、603、703、753のいずれかを包括的に示すものであり、先端814は先端414、514、614、714、762、または図7Bの犠牲基板702に取り付けられた材料715の一部のいずれかを包括的に示すものである。
図9Bに示すように、プローブ824および犠牲基板802は任意選択で、保護コーティング805で被覆することができ、これはプローブ824を図9Cに示す固定材料804から保護するのに適切なあらゆるコーティングであってもよい。このようなコーティングの例としては、これに限らないがパリレンが挙げられる。
図9Cに示すように、(固定材料210と同様であってもよい)固定材料804は次いで、犠牲基板802上に鋳造して、プローブ824を覆うことができる。固定材料804は、プローブ824の周囲で形成するのに適切なあらゆる材料であってもよい。例えば、固定材料804は、液体または流動可能状態で犠牲基板802に塗布され、その後、固体状態に硬化する材料であってもよい。適切な固定材料804の例としては、これらに限らないが、アクリル、アンダーフィル材料、エポキシモールディング化合物、およびグロブトップ材料(globe-top material)が挙げられる。
固定材料804は、あらゆる適切な態様で塗布することができる。図10Aおよび図10Bは、本発明のいくつかの実施形態による、固定材料804を塗布する1つの例示的な態様を示している。図10Aは、犠牲基板802および4つのプローブ824のアレイの立面斜視図を示している。金型902は、プローブ824が図10Bに示すように金型902の開口904内にあるように、犠牲基板802上に配置されている。固定材料804は次いで、開口904内に注入することができる。金型902は次いで、固定材料804が硬化するまで定位置で保持することができ、その後、金型902を取り除くことができる。固定材料804を開口904内に注入するのではなく、固定材料804は、標準的な注入成形またはトランスファ成形技術を使用して、開口904内に注入または運ぶことができる。代替として、他の成形技術を使用して、プローブ824の周りに固定材料804を形成することができる。
図9A〜図9Eに示すプロセスに戻ると、図9Dに示すように、固定材料804は、プローブ824の仕上げ端部806を露出させるように、重ね合わせる、研磨する、あるいは除去することができる。プローブ824の一部もまた、プローブ824の仕上げ端部806および固定材料804の表面808を平坦化するように、重ね合わせる、研磨する、あるいは平坦化することができる。次いで、図9Eに示すように、固定材料804の上部890およびコーティング805の一部を取り除いて、プローブ824の一部813を露出させることができる。固定材料804の上部890は、これに限らないがエッチングを含む、あらゆる適切な手段により取り除くことができる。例えば、湿式エッチングプロセスを使用して、固定材料804の上部890を除去することができる。例えば、水酸化カリウム(KOH)をエッチャントとして使用することができる。例えば、50〜200℃の範囲の温度でエチレングリコール中で5〜20%KOHを、エッチャントとして使用することができる。代替として、これに限らないが、反応ガス、レーザアブレーションなどでの乾式エッチングを含む、他の除去プロセスを使用することができる。エッチング除去される固定材料804の量は、固定材料804に加えられるエッチング溶剤の量を調整することによって調整することができる。分かるように、除去される固定材料804の量は、固定材料804の表面810上に形成されるプローブ基板の所望の厚さに対応していてもよい。
図9Eに示す構造体はしたがって、図1の104による、図9Aに示す構造体の処理を示している。図11および図13は、図1の106および108による、図9Eに示す構造体の別の例示的な処理を示している。
図11に示すように、成形可能材料1002は、固定材料804の表面810上、およびプローブ824の露出部分813の周りに形成することができる。成形可能材料1002は、プローブ824の露出部分813の周りで成形され、次いで、硬化されてプローブ基板1002’となる液体または流動性材料であってもよい。成形可能材料1002はしたがって、プローブ824の露出部分813を捕捉して、プローブ824をプローブ基板1002’に取り付ける。プローブ基板1002’の上側表面は、特に、プローブ424の仕上げ端部806が確実に露出されるように、重ね合わせる、研磨する、あるいは平坦化することができる。
成形可能材料1002は、プローブ824の露出部分813の周りで形成するのに適切なあらゆる材料であってもよい。例えば、成形可能材料1002は、アクリル材料、エポキシ(充填または未充填)、エポキシ樹脂、低融点ガラス、有機材料、無機材料などであってもよい。成形可能材料1002として使用することができるエポキシ樹脂の非限定的な一例は、アルカリエッチング可能強化紫外線硬化エポキシ樹脂である。このようなアルカリエッチング可能強化紫外線硬化エポキシ樹脂は、2部分液体系を含むことができ、一部は無水物/光開始剤であってもよく、もう一部はエポキシ/強化剤/アクリレート混合物であってもよい。
別の非限定的な例では、2部分液体系は、部分Aおよび部分Bを含むことができ、部分Aおよび部分Bは以下の通りである。
部分A:
・得られる化合物(部分Aおよび部分Bの混合物)を塩基エッチング可能(すなわち、塩基溶液(例えば、水またはエチレングリコールなどの有機溶剤中の水酸化カリウム(KOH))を使用してエッチング可能)にする成分。このような成分の例としては、これらに限らないが、ヘキサヒドロメチルフタル酸無水物(HMPA)、テトラヒドロフタル酸無水物、フタル酸無水物、およびナド酸無水物が挙げられる。
・2−エチル−4−メチルイミダゾール(EMI)、アルキルイミダゾール、もしくはピペリジンなどのエポキシ硬化剤、または得られる化合物を熱硬化することを可能にするあらゆる他の剤。
・紫外線光への露出による、得られる化合物の室温ゲル化を可能にする遊離基光開始剤。このような光開始剤の例としては、熱または光反応性であることに関わらず、あらゆるラジカル発生化合物が挙げられる。このような一例は、2,2−ジメチトキシ−2−フェニルアセトフェノンである。
部分B:
・得られる化合物の本体を形成する本体成分。このような成分の例としては、これに限らないが、ビスフェノールAジエポキシド(例えば、Dow Epoxy Resin #383という商用名で、Dow Chemicals,Inc.から市販)、あらゆる芳香族ジエポキシド(例えば、BisA、BisF)、あらゆる熱硬化樹脂(例えば、トリアリルオキシ−1,3,5−トリアジン、またはトリアリル−1,3,5−トリアゾン−トリオン)が挙げられる。
・本体成分を強化し、例えば熱硬化およびエッチング中の、得られる化合物のクラッキングを防ぐ成分。この成分はまた、塩基エッチング可能であってもよい。このような成分の例としては、これに限らないが、TONE2221という商用名でUnion−Carbide,Inc.から市販されているポリオール強化剤、またはあらゆる他のエポキシ強化剤が挙げられる。
・光開始剤および紫外線光のある状態で重合する感光性成分。このような成分の非限定的な例としては、アクリレート、メタクリレート、およびメルカプタンなどの光活性材料が挙げられる。例えば、ヒドロキシルプロピルアクリレート(HPA)、またはペンタエリスリトールテトラキス(3−メルカプトプロピオネート)を使用することができる。
非限定的な一例では、化合物は、約3重量部の部分Aと約4重量部の部分Bの混合物であり、部分Aおよび部分Bは以下の通りである。
部分A:
・約88重量%のヘキサヒドロメチルフタル酸無水物(HMPA)
・約8重量%の2−エチル−4−メチルイミダゾール(EMI)、および
・約4重量%の2,2−ジメチトキシ−2−フェニルアセトフェノン
部分B:
・約41重量%のDow Epoxy Resin #383
・約29重量%のTONE2221、および
・約30重量%のヒドロキシルプロピルアクリレート(HPA)
ここで、HMPA、EMI、およびHPAはそれぞれ以下の通りであってよい。
Figure 2009524800
Figure 2009524800
Figure 2009524800
化学式中、R1はCH3、H、C1〜C20アルキル、またはC=C二重結合であり、R2はC2H5、H、C1〜C20アルキルであり、R3はCH3、H、C1〜C20アルキルであり、R4はH、C1〜C20アルキルであり、R5はH、C1〜C5アルキルであり、nは2〜10であってもよい。前述の化合物は、紫外線光(例えば、約500ミリジュール)への露出によって重合(ゲル化)し、(例えば、約20時間の間、約70℃まで加熱することによって)熱硬化することができる。
図12Aおよび図12Bは、本発明のいくつかの実施形態による、プローブ824の露出部分813の周りに成形可能材料1002を形成するのに使用することができる例示的な金型1102を示している。図12Aは、プローブ824の露出部分813の周りに形成された固定材料804を示す、図9Eの構造体の立面斜視図を示している。図12Bに示すように、金型1102を固定材料804の表面810上に配置することができる。金型102内の開口1104は次いで、成形可能材料1002で充填することができる。例えば、開口1104は成形可能材料1002で充填することができ、その後、成形可能材料は金型1102の上側縁部1106と等しくなるように圧縮および円滑化することができる。代替として、金型1102は上部カバー(図示せず)と嵌合することができ、成形可能材料1002はよく知られている射出成形技術を使用して、入口(図示せず)を通して金型1102内に射出することができる。別の例として、成形可能材料1002は1002のような金型内にトランスファ成形することができる、または表面810上にスピン鋳造することができる。固定材料804の表面810上に成形可能材料1002を形成する他の方法を使用することもできる。
成形可能材料1002が(例えば、上に記載するように、成形可能材料1002をゲル化および硬化することによって)プローブ基板1002’内で硬化すると、プローブ824は、図1の108の実施例を示す、図13に示すように、固定材料804および犠牲基板802から解放することができる。プローブ824は、剥離/シード層808を取り除くことによって(例えば、エッチングまたは溶解によって)、犠牲基板802から解放することができる。エッチング材料または溶剤を使用して、固定材料804および保護コーティング805を溶解あるいは除去することができる。プローブ824を犠牲基板802から解放した前または後に、成形可能材料1002を研磨する、重ね合わせる、あるいは円滑化することができる。
図14Aおよび図14Bは、本発明のいくつかの実施形態による、図1の104および106に対する代替形態を示している。図14Aは、図1の102で設けられるような、犠牲基板1302上のプローブ1324を包括的に示している。例えば、プローブ1324は、プローブ202、424、524、624、724、774、または824のいずれかであってもよく、犠牲基板は犠牲基板204、402、502、602、702、もしくは802、または位置合わせ基板752のいずれかであってもよい。図14Aに示すように、図1の104および106によりプローブ1324をさらに処理するのではなく、プローブ1324の遠位端1305をプローブ基板1320の開口1322に挿入することができる。図14Bに示すように、プローブ1324は次いで、はんだ付け1310する、あるいはプローブ基板1320に対して定位置に取り付けることができ、その後、プローブ1324は図1の08により犠牲基板1302から解放される。
図14Aおよび図14Bに示す実施例では、開口1322はプローブ1324の遠位端1305より大きく、プローブ1324の端部1305はそれによってプローブ基板1320にはんだ付け、ろう付け、あるいは固定される。代替形態として、開口1322はプローブ1324より小さくすることもでき、プローブ1324は、開口1322がプローブ1324より大きくなるまで、開口1322を拡張するようにプローブ基板1320を加熱することによってプローブ基板1320に取り付けることができて、図14Aに全体的に示すように、プローブ1324の遠位端1305を開口1322に挿入し、次いで、プローブ基板1320を冷却することが可能になる。プローブ基板1320が冷却すると、開口1322はその元の寸法まで(プローブより小さく)全体的に収縮する。プローブ1324はしたがって、プローブ基板1320によって捕捉することができる。
プローブ基板に固定されたプローブのアレイが、上に論じた技術のいずれかを使用して製造されると、プローブおよびプローブ基板のアレイはそれ自体利用することができる、または別の構成部品に取り付けることができる。図15Aおよび15Bは、本発明のいくつかの実施形態により、プローブアレイ構造体1450が別の電子構成部品1422に取り付けられた実施例を示している。
図15Aでは、プローブアレイ構造体1450は、プローブ基板1420に取り付けられた複数のプローブ1424(2つが示されているが、もっと多くを含むこともできる)を備えることができる。プローブアレイ構造体1450は、上に論じた技術のいずれかを使用して製造することができる。したがって、例えば、プローブアレイ構造体1450は、図2Dのプローブアレイ構造体216、図13のプローブアレイ構造体1250、または図14Bのプローブアレイ構造体1350と同じであってもよい。図15Aに示すように、プローブ1424の遠位端1403は、電子構成部品1422の端子1428にはんだ付け1426することができる。プローブ1424はしたがって、電子構成部品1422の端子1428からはんだ1426を通して、またプローブ1424を通して先端機構1412まで導電性経路を提供する。端子1428は、電子構成部品1422内に配置された導体(図示せず)により、電子構成部品1422上の他の端子または電子素子(図示せず)に電気接続させることができる。はんだ1426以外の導電性接着材料を使用して(例えば、ろう材)、プローブアレイ構造体1450を電子構成部品1422に取り付け、プローブ1424の遠位端1403を電子構成部品1422の端子1428に電気接続することができる。
プローブ基板1420を電子構成部品1422にさらに固定する、またはプローブ基板1420を保護および補強するために、アンダーフィル材料1432を、図15Bに示すように、プローブ基板1420と電子構成部品1422の間に配置することができる。電子構成部品1422は、これに限らないが、電子構成部品1422が電子デバイス(図示せず)の検査を制御する検査器(図示せず)に対するインターフェイスの一部であり、プローブ1424が検査される電子デバイスの入力および/または出力端子に接触するように構成された、検査装置の構成部品を含む電子構成部品であってもよい。
図16Aおよび図16Bは、複数のプローブアレイ構造体1450を本発明のいくつかの実施形態により電子構成部品1502に取り付けることができる、別の実施例を示している。図16Aに示すように、複数のプローブアレイ構造体1450が、電子構成部品1502の端子1428にはんだ付け1426されている。また、図16Aに示すように、端子1428は導電性経路1506(例えば、電子構成部品1502を通る導電性ビアおよびトレース)によって電子構成部品1502の他の端子1504に電気接続されている。電気経路はしたがって、端子1504からプローブ1424の先端機構1412まで設けられている。図16Aの構造体の底面図を示す図16Bに示すように、複数のプローブアレイ構造体1450を電子構成部品1502の上に位置決めして、各プローブアレイ構造体1450のプローブ1424を含むプローブ1424の大きなアレイを形成することができる。
米国特許第5,806,181号および米国特許第6,690,185号は、プローブを備えた基板を別の基板に取り付けることに関する追加情報を開示しており、これらの特許に開示された技術は、プローブアレイ構造体(例えば、216、1250、1350、または1450)を別の基板(例えば、電子構成部品1422、1502)に取り付ける際に使用することができる。
1つのプローブアレイ構造体1450(図15Bに示す)または複数のプローブアレイ構造体1450(図16Aおよび16Bに示す)が電子構成部品に取り付けられているかに関わらず、得られる装置に対する例示的な一応用例は、プローブカードアセンブリ内のプローブヘッドであってもよい。図17は、本発明のいくつかの実施形態による図18に示す、例示的なウェーハ1612のような半導体ウェーハを検査するための、例示的なプローブカードアセンブリ1622を備えた、例示的な半導体プロービングシステム1600を示している。
図示するように、プロービングシステム1600は、検査ヘッド1604と、(プローバ1602の内側の部分図を提供するように、切取部1626で示した)プローバ1602とを備えている。半導体ウェーハ1612のダイ1704(図18参照)の1つまたは複数を検査するために、ウェーハ1612は図17に示すように、可動ステージ1606上に配置され、ステージ1606は、ダイ1704の入力および/または出力端子1706(図18参照)がプローブカードアセンブリ1622のプローブ1608と接触されるように移動される。一時電気接続がしたがって、プローブ1606と半導体ウェーハ1612のダイ1704の入力および/または出力端子1706との間に確立される。
また、図17に示すように、ケーブル1610または他の接続手段は、検査器(図示せず)を検査ヘッド1604に接続する。電気コネクタ1614は、検査ヘッド1604をプローブカードアセンブリ1622に電気接続し、プローブカードアセンブリ1622はプローブ1608への電気経路(図17には図示せず)を備えている。したがって、プローブ1606がダイ1704の端子1706と接触している間に、ケーブル1610、検査ヘッド1604、電気コネクタ1614、およびプローブカードアセンブリ1622は、検査器(図示せず)とダイ1704との間に複数の電気経路を提供する。検査器(図示せず)は、これらの電気経路を通してダイ1704に検査データを書込み、検査データに対してダイ1704によって生成され応答データがこれらの電気経路を通して検査器に戻される。
図19は、例示的なプローブカードアセンブリ1622の略単純ブロック図を示している。図19に示す例示的なプローブカードアセンブリ1622は、図17のコネクタ1614との電気接続を作り出す、電気コネクタ1808(例えば、ZIF(zero-insertion-force)コネクタまたはポゴピンパッド)を有する回路基板1802を備えている。例示的なプローブカードアセンブリ1622はまた、ダイ1704の端子1706と接触する、プローブ1608を備えたプローブヘッド1806を備えている(図18参照)。プリント回路基板1802を通した電気接続1810(例えば、導電性ビアおよび/またはトレース)は、コネクタ1808を端子1812に電気接続する。同様に、プローブヘッド1806を通る電気接続1818(例えば、導電性ビアおよび/またはトレース)は、端子1816をプローブ1608に電気接続する。端子1812および端子1816は、電気接続手段1814によって電気接続され、この手段は端子1812および端子1816を電気接続させるいかなる手段であってもよい。例えば、端子1816は端子1812にはんだ付けまたはろう付けすることができ、接続手段1814はしたがって、はんだまたはろう材を含んでいる。別の代替形態では、接続手段1814は、米国特許第5,974,662号の図5のインターポーザ504のようなインターポーザ、または米国特許第6,509,751号の図2のインターポーザ230のような多数のインターポーザを備えることができる。プローブヘッド1806は、これに限らないが、ブラケット、ねじ、ボルトなどを含む、あらゆる適切な機構を使用して回路基板1802に固定することができる。
プローブヘッド1806は、上に開示した例示的な技術のいずれかを使用して製造することができる。例えば、プローブヘッド1806は、プローブアレイ構造体1250のプローブ824の仕上げ端部806上に配置され、これに電気接続された端子1816(図19参照)を備えた、図13のプローブアレイ構造体1250であってもよい。別の実施例として、プローブヘッド1806は、プローブアレイ構造体1350のプローブ1324の遠位端1306上に配置され、これに電気接続された端子1816(図19参照)を備えた、図14Bのプローブアレイ構造体1350であってもよい。さらに別の実施例として、プローブヘッド1806は、電子構成部品1422上に配置された端子1816(図19参照)、および端子1816(図19参照)を端子1428に電気接続する電子構成部品1422を通した電気接続部(図示せず)を備えた、図15Aまたは14Bに示す構造体であってもよい。さらに別の実施例として、プローブヘッド1806は、図16Aおよび16Bに示す構造体であってもよい。図16Aに示す端子1504は、図19の端子1816の代わりをする。
本明細書に記載した技術のいずれかを使用してプローブヘッドを製造する際に、プローブの先端機構は、検査する電子デバイスの入力および/または出力端子に対応するようにされる。したがって例えば、犠牲基板402内に形成された、プローブ424の先端機構412を画定するピット406は、検査する電子デバイスの入力および/または出力端子の配置に対応するように位置決めされる。電子デバイスが図18のウェーハ1702のような半導体ウェーハのダイを備えている場合、ウェーハ1702のダイ1704の1つまたは複数の入力および/または出力端子1706の全てまたは少なくとも一部に対応するように、ピット406が犠牲基板402上に配置される。図4Bに関して上で説明したように、ピット406は、半導体材料内に集積回路を形成するのに使用されるのと同様のリソグラフィ処理技術を使用して、狭いピッチで正確に位置決めすることができる。隣接するピットの間の150ミクロン以下の間隔のピッチを達成することができる。したがって、150ミクロン以下の間隔を置いて配置された先端機構(例えば、411)を備えたプローブ(例えば、424)を有するプローブヘッドは、本出願に開示された技術を使用して製造することができる。
本発明の特定の実施形態および応用例を本明細書で説明したが、本発明はこれらの例示的な実施形態および応用例、または例示的な実施形態および応用例が作用するもしくは本明細書に記載された様式に限ることを意図したものではない。例えば、図に示した実施形態のいずれかのプローブは、これに限らないが、細長い弾力性のある接触構造体を含む、他のタイプの接触構造体と交換することができる。
図1は、本発明のいくつかの実施形態によるプローブアレイ構造体の製造プロセスを示す図である。 図2A〜図2Dは、本発明のいくつかの実施形態による、図1のプロセスによる例示的なプローブアレイ構造体の形成を示す図である。 図3は、図2Dのプローブアレイ構造体の底面図である。 図4A〜図4Hは、本発明のいくつかの実施形態による、図1のプロセス102の例を示す図である。 図5A及び図5Bは、本発明のいくつかの実施形態による、図1のプロセス102の別の例を示す図である。 図6Aおよび図6Bは、本発明のいくつかの実施形態による、図1のプロセス102のさらに別の例を示す図である。 図7Aおよび図7Bは、本発明のいくつかの実施形態による、図1のプロセス102のさらに別の例を示す図である。 図8Aおよび図8Bは、本発明のいくつかの実施形態による、図1のプロセス102のさらに別の例を示す図である。 図9A〜図9Eは、本発明のいくつかの実施形態による、図1のプロセス104の例を示す図である。 図10Aおよび図10Bは、本発明のいくつかの実施形態による、犠牲基板上のプローブ周囲に固定材料を形成するためのダイの例示的な使用を示す図である。 図11は、本発明のいくつかの実施形態による、図1のプロセス106の例を示す図である。 図12Aおよび図12Bは、本発明のいくつかの実施形態による、固定材料から延びているプローブの一部の周囲にプローブ基板を形成するためのダイの例示的な使用を示す図である。 図13は、本発明のいくつかの実施形態による、図1のプロセス108の例を示す図である。 図14Aおよび図14Bは、本発明のいくつかの実施形態による、プローブ基板に対して犠牲基板上に形成されたプローブを取り付ける例示的な代替方法を示す図である。 図15Aおよび図15Bは、本発明のいくつかの実施形態による、電子部品への例示的なプローブアレイ構造体の取付を示す図である。 図16Aは、本発明のいくつかの実施形態による、電子部品への複数の例示的なプローブアレイ構造体の取付を示す図であり、図16Bは、図16Aの底面図である。 図17は、本発明のいくつかの実施形態による、半導体ウェーハのダイを検査する例示的なシステムを示す図である。 図18は、本発明のいくつかの実施形態による、図17のシステム内で検査することができる例示的な半導体ウェーハを示す図である。 図19は、本発明のいくつかの実施形態による、図17のシステム内で使用することができる例示的なプローブカードアセンブリの簡略ブロック図である。

Claims (29)

  1. 第1の基板上に配置された接触部を有する複数の導電性伸長接触構造体を設けること、および、
    前記接触構造体のベース部を捕捉し、配列された接触構造体のグループを形成すること
    を含む、プローブアレイ構造体の製造方法。
  2. 前記捕捉することは、前記各接触構造体を部分的に入れる材料を前記第1の基板上に堆積させることを含み、
    前記各接触構造体の前記ベース部は前記材料から延びており、
    前記補足することは、前記接触構造体の前記ベース部の少なくとも一部の周囲に第2の基板を配置することをさらに含む、請求項1に記載の方法。
  3. 前記配置することは、前記接触構造体の前記ベース部の前記少なくとも一部の周囲で流動性材料を成形すること、および、
    前記流動性材料を硬化させて前記第2の基板を形成すること
    を含む、請求項2に記載の方法。
  4. 前記設けることは、前記第1の基板上に前記接触構造体を形成することを含む、請求項2に記載の方法。
  5. 前記第1の基板上に前記接触構造体を形成することは、
    前記第1の基板上に先端を形成することと、および、
    前記先端上に伸長構造体を形成すること
    を含む、請求項4に記載の方法。
  6. 前記先端は、半導体ダイのボンディングパッドに対応するようにパターニングされている、請求項5に記載の方法。
  7. 前記先端を形成することは、隣接する先端から150ミクロン未満で各先端を形成することを含む、請求項6に記載の方法。
  8. 前記先端を形成することは、前記第1の基板上に堆積されたマスキング材料の開口内に先端材料を堆積させることを含む、請求項6に記載の方法。
  9. 前記マスキング材料の前記開口は、前記先端の機構を画定する前記第1の基板内のピットを露出させる、請求項8に記載の方法。
  10. 前記先端を形成することは、前記マスキング材料に前記開口をリソグラフィ形成することを含む、請求項8に記載の方法。
  11. 前記伸長構造体を形成することは、前記先端にワイヤを結合することを含む、請求項5に記載の方法。
  12. 前記伸長構造体を形成することは、前記ワイヤ上に材料の少なくとも1層を堆積させることをさらに含む、請求項11に記載の方法。
  13. 前記堆積させることは、前記接触構造体の周囲で前記材料を成型することを含む、請求項2に記載の方法。
  14. 前記堆積させることは、
    全ての前記接触構造体の全体部分を前記材料に入れること、および、
    前記材料の一部を除去し、前記接触構造体の前記ベース部を露出させること
    を含む、請求項2に記載の方法。
  15. 前記堆積させることは、前記材料の外側部分および前記材料の前記外側部分に入れられた前記接触構造体の端部を除去することを含み、
    前記材料の外側部分を除去することは、前記入れることと、前記材料の一部を除去し前記接触構造体の前記ベース部を露出させることとの間に行われる、請求項14に記載の方法。
  16. 前記第2の基板を第3の基板に取り付けることをさらに含む、請求項2に記載の方法。
  17. 前記取り付けることは、前記接触構造体の1つを前記第3の基板上の導電性端子に電気的に接続することを含む、請求項16に記載の方法。
  18. 前記接触構造体の1つの接触部は、半導体ダイの導電性端子に接触するように配置され、前記第3の基板は前記ダイを検査するためにインターフェイスを提供するように構成されたプローブカードアセンブリの一部である、請求項17に記載の方法。
  19. 前記第2の基板および前記複数の接触構造体は、前記プローブアレイ構造体を構成し、
    前記方法がさらに、前記設けることおよび前記捕捉することを複数回行い、複数の前記プローブアレイ構造体を製造することを含む、請求項2に記載の方法。
  20. 前記複数のプローブアレイ構造体を第3の基板に取り付けることをさらに含み、前記複数のプローブアレイ構造体の前記接触構造体の1つの接触部が、検査される電子デバイスの端子に対応するパターンで配置される、請求項19に記載の方法。
  21. 前記取り付けることは、前記複数のプローブアレイ構造体の前記接触構造体の1つを前記第3の基板上の導電性端子に電気的に接続することを含む、請求項20に記載の方法。
  22. 前記電子デバイスは半導体ダイであり、前記第3の基板は前記ダイを検査するためにインターフェイスを提供するように構成されたプローブカードアセンブリの一部である、請求項21に記載の方法。
  23. 前記堆積させることは、
    前記接触構造体を前記材料内に入れること、
    前記材料の一部を除去し、前記接触構造体の前記ベース部を露出させること
    を含み、
    前記配置することは、
    流動性材料を前記接触構造体の前記ベース部の前記少なくとも一部の周囲で成形すること、
    前記流動性材料を硬化させて前記第2の基板を形成すること
    を含み、
    前記方法が、前記接触構造体を前記固定材料および前記第1の基板から解放することをさらに含み、
    前記接触構造体の1つの接触部は、検査される少なくとも1つの電子デバイスの少なくとも一部の導電性端子に対応するように配置された、請求項2に記載の方法。
  24. 複数の導電性伸長接触構造体と、
    前記接触構造体の一部の周囲で成形されかつ硬化材料内に前記接触構造体の前記一部を埋め込むように硬化される成形可能材料を含む基板と
    を備え、
    各接触構造体は、前記基板を通して、前記基板の第1の側に配置された前記接触構造体の第1の端部から、前記基板の反対側の第2の側に配置された前記接触構造体の第2の端部まで導電性経路を提供する、プローブアレイ構造体。
  25. 前記接触構造体の前記第1の端部は、電子デバイスの少なくとも一部の端子に対応するように配置された先端を備える、請求項24に記載のプローブアレイ構造体。
  26. 前記先端はそれぞれ、隣接する先端から150ミクロン未満に配置されている、請求項25に記載のプローブアレイ構造体。
  27. 前記接触構造体はそれぞれ、その一部が前記基板内に埋め込まれた伸長構造体と、構造体的に異なる先端とを備えており、前記先端は前記伸長構造体に結合されている、請求項26に記載のプローブアレイ構造体。
  28. 各伸長構造体は、対応する先端にワイヤボンディングされているワイヤを備える、請求項27に記載のプローブアレイ構造体。
  29. 各ワイヤは、はんだまたはろう材なしで、対応する先端に結合される、請求項28に記載のプローブアレイ構造体。
JP2008548623A 2006-01-03 2006-12-19 プローブアレイ構造体およびプローブアレイ構造体の製造方法 Pending JP2009524800A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/306,574 US20070152685A1 (en) 2006-01-03 2006-01-03 A probe array structure and a method of making a probe array structure
PCT/US2006/048723 WO2007081522A2 (en) 2006-01-03 2006-12-19 A probe array structure and a method of making a probe array structure

Publications (2)

Publication Number Publication Date
JP2009524800A true JP2009524800A (ja) 2009-07-02
JP2009524800A5 JP2009524800A5 (ja) 2010-06-24

Family

ID=38223689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548623A Pending JP2009524800A (ja) 2006-01-03 2006-12-19 プローブアレイ構造体およびプローブアレイ構造体の製造方法

Country Status (7)

Country Link
US (1) US20070152685A1 (ja)
EP (1) EP1977260A2 (ja)
JP (1) JP2009524800A (ja)
KR (1) KR20080081991A (ja)
CN (1) CN101490570A (ja)
TW (1) TW200736619A (ja)
WO (1) WO2007081522A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068249A (ja) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法
KR101877861B1 (ko) * 2017-01-23 2018-08-09 (주)다람기술 검사프로브 제조방법 및 제조장치, 그리고 이에 의해 제조된 검사프로브

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4916893B2 (ja) * 2007-01-05 2012-04-18 株式会社日本マイクロニクス プローブの製造方法
US8513942B1 (en) * 2009-12-23 2013-08-20 Formfactor, Inc. Method of forming a probe substrate by layering probe row structures and probe substrates formed thereby
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
TWI458985B (zh) * 2011-02-23 2014-11-01 King Yuan Electronics Co Ltd 高硬度耐磨探針與其製作方法
US8525168B2 (en) * 2011-07-11 2013-09-03 International Business Machines Corporation Integrated circuit (IC) test probe
WO2013134564A1 (en) 2012-03-07 2013-09-12 Advantest Corporation Transferring electronic probe assemblies to space transformers
KR101378012B1 (ko) 2012-03-14 2014-03-24 삼성전자주식회사 멀티 어레이형 초음파 프로브 장치 및 멀티 어레이형 초음파 프로브 장치의 제조 방법
WO2014113508A2 (en) 2013-01-15 2014-07-24 Microfabrica Inc. Methods of forming parts using laser machining
US9878401B1 (en) 2013-01-15 2018-01-30 Microfabrica Inc. Methods of forming parts using laser machining
CN109752576B (zh) * 2017-11-01 2021-01-08 中华精测科技股份有限公司 探针卡装置及其信号传输模块
CN108020695B (zh) * 2017-11-23 2020-11-10 武汉迈斯卡德微电子科技有限公司 一种探针的制作方法
KR20200096600A (ko) * 2018-02-06 2020-08-12 주식회사 히타치하이테크 반도체 장치의 제조 방법
US11821918B1 (en) 2020-04-24 2023-11-21 Microfabrica Inc. Buckling beam probe arrays and methods for making such arrays including forming probes with lateral positions matching guide plate hole positions
US11828775B1 (en) 2020-05-13 2023-11-28 Microfabrica Inc. Vertical probe arrays and improved methods for making using temporary or permanent alignment structures for setting or maintaining probe-to-probe relationships

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093635A (ja) * 1999-09-22 2001-04-06 Shin Etsu Polymer Co Ltd 電気コネクタ及びその製造方法、電気コネクタの接続構造、並びにこれを有する電気電子部品
JP2002062313A (ja) * 2000-08-22 2002-02-28 Toppan Printing Co Ltd 電気検査用治具及びその製造方法
JP2003297507A (ja) * 2002-02-01 2003-10-17 Shinko Electric Ind Co Ltd 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555985U (ja) * 1978-10-12 1980-04-16
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5262722A (en) * 1992-04-03 1993-11-16 General Electric Company Apparatus for near surface nondestructive eddy current scanning of a conductive part using a multi-layer eddy current probe array
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US20030048108A1 (en) * 1993-04-30 2003-03-13 Beaman Brian Samuel Structural design and processes to control probe position accuracy in a wafer test probe assembly
US5785538A (en) * 1995-11-27 1998-07-28 International Business Machines Corporation High density test probe with rigid surface structure
US6525551B1 (en) * 1997-05-22 2003-02-25 International Business Machines Corporation Probe structures for testing electrical interconnections to integrated circuit electronic devices
US6043670A (en) * 1997-12-16 2000-03-28 Lucent Technologies Inc. Method for testing integrated circuits
US6332270B2 (en) * 1998-11-23 2001-12-25 International Business Machines Corporation Method of making high density integral test probe
JP4041619B2 (ja) * 1999-05-28 2008-01-30 東京エレクトロン株式会社 インターコネクタの製造方法
US6661244B2 (en) * 2000-03-06 2003-12-09 Wentworth Laboratories, Inc. Nickel alloy probe card frame laminate
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
US6651325B2 (en) * 2002-02-19 2003-11-25 Industrial Technologies Research Institute Method for forming cantilever beam probe card and probe card formed
US7010854B2 (en) * 2002-04-10 2006-03-14 Formfactor, Inc. Re-assembly process for MEMS structures
US7047638B2 (en) * 2002-07-24 2006-05-23 Formfactor, Inc Method of making microelectronic spring contact array
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
TWI220162B (en) * 2002-11-29 2004-08-11 Ind Tech Res Inst Integrated compound nano probe card and method of making same
US6945827B2 (en) * 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
JP4262099B2 (ja) * 2004-01-07 2009-05-13 ユニテクノ株式会社 半導体集積回路の検査治具
US7180318B1 (en) * 2004-10-15 2007-02-20 Xilinx, Inc. Multi-pitch test probe assembly for testing semiconductor dies having contact pads

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093635A (ja) * 1999-09-22 2001-04-06 Shin Etsu Polymer Co Ltd 電気コネクタ及びその製造方法、電気コネクタの接続構造、並びにこれを有する電気電子部品
JP2002062313A (ja) * 2000-08-22 2002-02-28 Toppan Printing Co Ltd 電気検査用治具及びその製造方法
JP2003297507A (ja) * 2002-02-01 2003-10-17 Shinko Electric Ind Co Ltd 電子部品用ソケット及びその製造方法並びに電子部品用ソケットを用いた実装構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068249A (ja) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法
KR101877861B1 (ko) * 2017-01-23 2018-08-09 (주)다람기술 검사프로브 제조방법 및 제조장치, 그리고 이에 의해 제조된 검사프로브

Also Published As

Publication number Publication date
US20070152685A1 (en) 2007-07-05
EP1977260A2 (en) 2008-10-08
CN101490570A (zh) 2009-07-22
WO2007081522A2 (en) 2007-07-19
WO2007081522A3 (en) 2009-02-12
KR20080081991A (ko) 2008-09-10
TW200736619A (en) 2007-10-01

Similar Documents

Publication Publication Date Title
JP2009524800A (ja) プローブアレイ構造体およびプローブアレイ構造体の製造方法
US8272124B2 (en) Anchoring carbon nanotube columns
TWI410648B (zh) 在支撐基板上形成接觸元件的裝置及方法
US6708399B2 (en) Method for fabricating a test interconnect for bumped semiconductor components
KR100491453B1 (ko) 접점 구조와 그 제조 방법 및 이를 이용한 프로브 접점조립체
US7579856B2 (en) Probe structures with physically suspended electronic components
JP2006523040A (ja) 螺旋状マイクロエレクトロニクス用コンタクトおよびその製造方法
JP5100750B2 (ja) プローブ、プローブカード及びプローブの製造方法
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
US8476538B2 (en) Wiring substrate with customization layers
KR101816676B1 (ko) 프로브 카드
US8697456B2 (en) Methods of adding pads and one or more interconnect layers to the passivated topside of a wafer including connections to at least a portion of the integrated circuit pads thereon
US7061261B2 (en) Semiconductor inspection device and method for manufacturing contact probe
KR100736776B1 (ko) 프로브 카드용 접촉 소자의 제조 방법 및 이로부터 제조된프로브 카드용 접촉 소자
KR100915326B1 (ko) 전기 검사 장치의 제조 방법
JP2011081004A (ja) ウエハ一括コンタクトボード用コンタクト部品及びその製造方法
JPH11295344A (ja) 半導体検査治具および半導体検査治具の製造方法
JP5373571B2 (ja) プローブカード
KR20080102824A (ko) 프로브 카드용 전기접촉소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111215