JP2009517970A - 低密度パリティ調査符号化信号を復号化する装置及び方法 - Google Patents
低密度パリティ調査符号化信号を復号化する装置及び方法 Download PDFInfo
- Publication number
- JP2009517970A JP2009517970A JP2008543253A JP2008543253A JP2009517970A JP 2009517970 A JP2009517970 A JP 2009517970A JP 2008543253 A JP2008543253 A JP 2008543253A JP 2008543253 A JP2008543253 A JP 2008543253A JP 2009517970 A JP2009517970 A JP 2009517970A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- block
- processing
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
Abstract
Description
有する。第1のステップは調査ノード計算と呼ばれ、その場合、データはメモリから読み出され、一部の演算処理が実行される。その結果は、その場合、メモリに書き込まれる。この第1の演算を実行する回路は調査ノード処理ユニット(CPU)である。第2ステップはビットノード計算と呼ばれ、その場合、他のデータはメモリから読み出され、付帯演算処理が実行される。その結果はまた、メモリに書き込まれる。この処理を実行する回路はビットノード処理ユニット(BPU)と呼ばれる。それらの処理ユニットの各々は、中間結果についての大きいローカルレジスタメモリ記憶及び処理パワーの両方を必要とする複雑な計算を実行する。また、CPUの処理の結果は次のBPU処理において用いられ、その逆も行われ、それ故、各々の処理ユニットは、同じデータストリームセグメントにおいて機能し、1つの処理ブロックのみが一度に動作することが可能である。
アクティブ処理ブロックの最終出力を経路付ける。
Claims (19)
- エラー訂正を実行する装置であって:
処理されるデータを記憶する第1メモリ;
前記第1メモリに結合され、第1出力及び第2出力を有する第1スイッチ;
前記第1スイッチの前記第1出力に結合された第1処理器;
前記第1スイッチの前記第2出力に結合された第2処理器であって、前記データの再順序付けを容易にするように前進シフト動作及び後進シフト動作を有する、第2処理器;並びに
前記第1スイッチを切り換え可能であるように制御するために前記第1スイッチ及び前記第2処理器に結合されている制御器;
を有する装置。 - 請求項1に記載の装置であって、前記第1処理器及び前記第2処理器にスイッチング可能であるように結合され、前記第1メモリに結合された出力を有する第2メモリを更に有する、装置であり、前記第2メモリは、前記第1処理器及び前記第2処理器の中間結果を記憶する、装置。
- 請求項2に記載の装置であって、前記第2メモリは、用いられるメモリ空間における減少を与えるように含まれる、装置。
- 請求項1に記載の装置であって、該装置は、低密度パリティ調査符号エラー訂正のために用いられる、装置。
- 請求項1に記載の装置であって、前記第1処理器はビットノード処理のために用いられる、装置。
- 請求項1に記載の装置であって、前記第2処理器は調査ノード処理のために用いられる、装置。
- 請求項1に記載の装置であって、制御及びアクセス情報を記憶する前記制御器に結合された第3メモリを更に有する、装置。
- 請求項1に記載の装置であって、該装置は、衛星受信器においてDVB−S2信号を受け入れるように用いられる、装置。
- 請求項1に記載の装置であって、前記制御器は、前記第2処理器の前記前進シフト動作及び前記後進シフト動作を更に制御する、装置。
- 請求項1に記載の装置であって、前記第1メモリはRAMである、装置。
- 請求項1に記載の装置であって、前記前進シフト及び前記後進シフトは、前記第2処理器に外部から直列に結合されている、装置。
- 請求項1に記載の装置であって、前記前進シフト及び前記後進シフトは、時間フレームにおける処理の繰り返し回数を増加させる、装置。
- エラー訂正を実行する方法であって:
第1メモリからデータを読み出すステップであって、前記データは最初の構成で配列されている、ステップ;
前記データの前記構成を変えるステップ;
第1処理を用いて前記変えられたデータを処理するステップ;
前記最初の構成に前記処理されたデータを戻すステップ;及び
前記第1メモリに前記処理されたデータを書き込むステップ;
を有する方法。 - 請求項13に記載の方法であって:
前記第1メモリから前記処理されたデータを読み出すステップ;
第2処理において前記データを再処理するステップ;及び
前記第1メモリに戻るように前記処理されたデータを書き込むステップ;
を更に有する、方法。 - 請求項14に記載の方法であって、前記第2処理はビットノード処理である、方法。
- 請求項13に記載の方法であって、該方法はLDPC復号化器で用いられる、方法。
- 請求項13に記載の方法であって、前記第2処理は調査ノード処理である、方法。
- 請求項13に記載の方法であって、前記変えるステップ及び前記戻すステップはそれぞれ、前進シフト及び後進シフトを有する、方法。
- 第1メモリからデータを読み出す手段であって、前記データは最初の構成で配列されている、手段;
前記データの前記構成を変える手段;
第1処理を用いて前記変えられたデータを処理する手段;
前記最初の構成に前記処理されたデータを戻す手段;及び
前記第1メモリに前記処理されたデータを書き込む手段;
を有する装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2005/043586 WO2007064325A1 (en) | 2005-12-01 | 2005-12-01 | Apparatus and method for decoding low density parity check coded signals |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012172693A Division JP5536155B2 (ja) | 2012-08-03 | 2012-08-03 | 誤り訂正を実行する装置及び方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009517970A true JP2009517970A (ja) | 2009-04-30 |
Family
ID=36088466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008543253A Pending JP2009517970A (ja) | 2005-12-01 | 2005-12-01 | 低密度パリティ調査符号化信号を復号化する装置及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8819518B2 (ja) |
EP (1) | EP1958335A1 (ja) |
JP (1) | JP2009517970A (ja) |
KR (1) | KR101196917B1 (ja) |
CN (1) | CN101322319B (ja) |
BR (1) | BRPI0520713A2 (ja) |
WO (1) | WO2007064325A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8237870B2 (en) * | 2007-09-28 | 2012-08-07 | Intel Corporation | Receiver system for multiple bandwidth television channels |
BRPI0908963A2 (pt) * | 2008-03-28 | 2015-07-28 | Thomson Licensing | Aparelho e método decodificação de sinais |
USH2274H1 (en) | 2009-01-30 | 2013-05-07 | The United States Of America, As Represented By The Secretary Of The Navy | Variable pulse width encoding for information transmission |
CN104734810A (zh) * | 2012-06-07 | 2015-06-24 | 飞天诚信科技股份有限公司 | 一种处理传输数据的方法和装置 |
WO2016185911A1 (ja) * | 2015-05-19 | 2016-11-24 | ソニーセミコンダクタソリューションズ株式会社 | 符号化装置及び符号化方法 |
CN105763203B (zh) * | 2016-02-14 | 2020-04-24 | 广西大学 | 一种基于硬可靠度信息的多元ldpc码译码方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065066A (ja) * | 2003-08-19 | 2005-03-10 | Sony Corp | 復号装置および復号方法、並びにプログラム |
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
JP2008515342A (ja) * | 2004-10-01 | 2008-05-08 | トムソン ライセンシング | 低密度パリティ検査(ldpc)復号器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7127664B2 (en) * | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
CN1185796C (zh) * | 2002-11-15 | 2005-01-19 | 清华大学 | 改进的非规则低密度奇偶校验码纠错译码方法 |
CA2516716C (en) | 2003-02-26 | 2012-08-14 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (ldpc) code operations using a multi-level permutation |
JP4225163B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号装置および復号方法、並びにプログラム |
JP4224777B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
US7760880B2 (en) * | 2004-10-13 | 2010-07-20 | Viasat, Inc. | Decoder architecture system and method |
-
2005
- 2005-12-01 US US12/085,502 patent/US8819518B2/en active Active
- 2005-12-01 BR BRPI0520713-4A patent/BRPI0520713A2/pt not_active Application Discontinuation
- 2005-12-01 EP EP05852724A patent/EP1958335A1/en not_active Withdrawn
- 2005-12-01 JP JP2008543253A patent/JP2009517970A/ja active Pending
- 2005-12-01 KR KR1020087013179A patent/KR101196917B1/ko not_active IP Right Cessation
- 2005-12-01 CN CN2005800521953A patent/CN101322319B/zh not_active Expired - Fee Related
- 2005-12-01 WO PCT/US2005/043586 patent/WO2007064325A1/en active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005065066A (ja) * | 2003-08-19 | 2005-03-10 | Sony Corp | 復号装置および復号方法、並びにプログラム |
JP2006019889A (ja) * | 2004-06-30 | 2006-01-19 | Toshiba Corp | 低密度パリティチェック符号復号器及び方法 |
JP2008515342A (ja) * | 2004-10-01 | 2008-05-08 | トムソン ライセンシング | 低密度パリティ検査(ldpc)復号器 |
Non-Patent Citations (1)
Title |
---|
JPN6011038229; Chanho Lee: 'Design of Encoder and Decoder for LDPC Codes Using Hybrid H-Matrix' ETRI Journal Vol.27, No.5, 200510, pp.557-562 * |
Also Published As
Publication number | Publication date |
---|---|
US20090103636A1 (en) | 2009-04-23 |
CN101322319B (zh) | 2012-11-28 |
KR20080080517A (ko) | 2008-09-04 |
BRPI0520713A2 (pt) | 2009-05-26 |
US8819518B2 (en) | 2014-08-26 |
CN101322319A (zh) | 2008-12-10 |
EP1958335A1 (en) | 2008-08-20 |
KR101196917B1 (ko) | 2012-11-05 |
WO2007064325A1 (en) | 2007-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5320964B2 (ja) | サイクリックシフト装置、サイクリックシフト方法、ldpc復号装置、テレビジョン受像機、及び、受信システム | |
CN101626282B (zh) | 在数据电视广播中的强壮信号传输 | |
JP2009517970A (ja) | 低密度パリティ調査符号化信号を復号化する装置及び方法 | |
US9172502B2 (en) | Receiving apparatus and receiving method | |
KR20200093688A (ko) | 멀티-스테이지 소프트 입력 디코딩을 위한 방법 및 시스템 | |
CN102111238B (zh) | 接收器、接收方法、程序和接收系统 | |
US7958424B2 (en) | Multi-channel LDPC decoder architecture | |
US20080022345A1 (en) | Demodulator and demodulation method | |
RU2515488C2 (ru) | Приемник, способ приема и программа | |
JP5536155B2 (ja) | 誤り訂正を実行する装置及び方法 | |
US5991343A (en) | Trellis decoder of a DTV | |
CN101594151A (zh) | Ldpc码解码器 | |
US20110235723A1 (en) | Utilization of (207, 187) Reed-Solomon coding in mobile/hand-held digital television receivers | |
US20090197553A1 (en) | Method and Apparatus for Determining Frequency Offset in a Receiver | |
US6031876A (en) | Trellis decoder for ATSC 8VSB | |
US8880846B2 (en) | Semiconductor device | |
KR20070081759A (ko) | 복조 장치, 복조 방법 및 컴퓨터 프로그램 | |
EP2448126A1 (en) | Decoding apparatus, method, and program | |
JP3515519B2 (ja) | データ受信装置 | |
KR0155516B1 (ko) | 비터비 복호기에서 한개의 메모리를 사용한 상태 매트릭 메모리 운용방법 및 그 장치 | |
JP2004506989A (ja) | デジタル放送受信向けの構造的にプログラマブルなチャネルデコーダ | |
JP2004282787A (ja) | 信号送信装置および符号化装置 | |
CN113708829A (zh) | 卫星信号的处理方法、装置以及卫星基带设备 | |
JP2001008127A (ja) | テレビジョン信号受信装置 | |
JP2005159572A (ja) | 復号回路及びデジタル放送受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120803 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120810 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20121005 |