JP2009514031A - 高充填率シリコン空間光変調器を含む投写型ディスプレイシステム - Google Patents

高充填率シリコン空間光変調器を含む投写型ディスプレイシステム Download PDF

Info

Publication number
JP2009514031A
JP2009514031A JP2008538060A JP2008538060A JP2009514031A JP 2009514031 A JP2009514031 A JP 2009514031A JP 2008538060 A JP2008538060 A JP 2008538060A JP 2008538060 A JP2008538060 A JP 2008538060A JP 2009514031 A JP2009514031 A JP 2009514031A
Authority
JP
Japan
Prior art keywords
mirror
layer
display system
hinge
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008538060A
Other languages
English (en)
Inventor
シャオ ヤン，
ユーシャン ワン，
ウック ジ，
ジャスティン， アレン ペイン，
イェ ワン，
サード， ウィリアム， スペンサー ウォーリー
ドンミン チェン，
ハワード ウー，
Original Assignee
ミラディア インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミラディア インク filed Critical ミラディア インク
Publication of JP2009514031A publication Critical patent/JP2009514031A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00—Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • G02B26/0816—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements
    • G02B26/0833—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD
    • G02B26/0841—Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light by means of one or more reflecting elements the reflecting element being a micromechanical device, e.g. a MEMS mirror, DMD the reflecting element being moved or deformed by electrostatic means

Abstract

ディスプレイシステムは、光源と、その光源に結合され、照明経路に沿って照明ビームを供給するように構成された第１の光学系とを含む。ディスプレイシステムは、照明経路に配置された空間光変調器をさらに含む。空間光変調器は、複数の電極デバイスを含む半導体基板と、半導体基板に結合されたヒンジ構造とを含む。ヒンジ構造はシリコン材料を含む。空間光変調器には、ヒンジ構造に結合され、半導体基板から所定の距離まで延びるミラー柱と、ミラー柱に結合され、複数の電極デバイスの上にあるミラー板とがさらに含まれる。ディスプレイシステムは、空間光変調器に結合され、画像を映写面上に投写するように構成された第２の光学系をさらに含む。
【選択図】 図１Ａ

Description

関連出願の相互参照
[0001]本出願は、２００５年１０月２８日に出願された米国仮出願第６０／７３１３７８号の非仮出願であり、その利益を主張するものであり、全ての目的でその全体が参照として本明細書に組み込まれる。
[0002]以下の３つの正規の米国特許出願（本出願を含めて）は同時出願されており、他の出願の全開示は全ての目的で参照として本出願に組み込まれる。
「Ｈｉｇｈ Ｆｉｌｌ Ｒａｔｉｏ Ｓｉｌｉｃｏｎ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ」という名称の２００６年６月５日に出願された出願第１１／４４８１４９号（代理人整理番号０２１７１３−００６２１０ＵＳ）、
「Ｆａｂｒｉｃａｔｉｏｎ ｏｆ ａ Ｈｉｇｈ Ｆｉｌｌ Ｒａｔｉｏ Ｓｉｌｉｃｏｎ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ」という名称の２００６年６月５日に出願された出願第１１／４４８１４８号（代理人整理番号０２１７１３−００６２２０ＵＳ）、
「Ｐｒｏｊｅｃｔｉｏｎ Ｄｉｓｐｌａｙ Ｓｙｓｔｅｍ ｉｎｃｌｕｄｉｎｇ ａ Ｈｉｇｈ Ｆｉｌｌ Ｒａｔｉｏ Ｓｉｌｉｃｏｎ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ」という名称の２００６年６月５日に出願された出願第１１／４４８５３７号（代理人整理番号０２１７１３−００６２３０ＵＳ）
発明の背景
[0003]本発明は一般に対象物の製造に関する。より詳細には、本発明は高い充填率をもつ空間光変調器を製作する方法及び構造に関する。単に例として、本発明は全シリコンのミラー、ねじりばねヒンジ、及び上部電極を有する空間光変調器の形成に適用された。この方法及びデバイスは、空間光変調器並びに他のデバイス、例えば、微小電気機械のセンサ、検出器、及びディスプレイに適用することができる。
[0004]空間光変調器（ＳＬＭ）は、光情報処理、投写型ディスプレイ、映像モニタ及びグラフィックモニタ、テレビジョン、並びに電子写真グラフィック印刷の分野に非常に多くの用途がある。反射型ＳＬＭは、空間パターンで入射光を変調して電気的又は光学的入力に対応する画像を反射するデバイスである。入射光は、位相、強度、偏光、又は偏向方向において変調することができる。反射型ＳＬＭは一般に入射光を反射することができる区域すなわちアドレス指定可能な絵素（画素）の２次元アレイからなる。
[0005]いくつかの従来のＳＬＭは、１組の電極をもつマイクロミラーのアレイ及びマイクロミラーの各々の下に配置されたメモリアレイを含むアレイ設計を利用している。ディスプレイ用途では、マイクロミラーは一般に半導体処理技法を使用して製作され、１５μｍ×１５μｍ程度の寸法をもつデバイスを提供する。そのような小さいミラーを使用すると、所与のディスプレイの大きさに対する画像解像度の向上を特徴とする用途においてディスプレイ用途でＳＬＭを使用することができる。単に例として、消費者は、現在、１０８０走査ライン×１９２０画素／ラインの解像度をもつＨＤＴＶシステムを入手できる。
[0006]アレイ中のマイクロミラーの数を増加させる１つの選択肢は、アレイに追加のマイクロミラーを加えることである。しかし、従来の大きさのマイクロミラーを追加すると、アレイを製作するために使用されるシリコンのスペースが増加する。別の選択肢は、個々のマイクロミラーの大きさを減少させ、それによって全般的に一定のアレイ寸法の大きさを維持しながら追加のマイクロミラーを加えることである。現在の材料及び製作プロセスを使用すると、ミラーの大きさが減少するにつれて設計及び製造の問題が生じる。したがって、当技術分野では、材料及び製作プロセスを含む改善された構成をもつ空間光変調器が必要である。
発明の概要
[0007]本発明によれば、対象物の製造に関係する技法が提供される。より詳細には、本発明は高い充填率をもつ空間光変調器を製作する方法及び構造に関する。単に例として、本発明は全シリコンのミラー、ねじりばねヒンジ、上部電極を有する空間光変調器の形成に適用された。この方法及びデバイスは、空間光変調器並びに他のデバイス、例えば、微小電気機械のセンサ、検出器、及びディスプレイに適用することができる。
[0008]本発明の実施形態によれば、ディスプレイ用途用の光偏向デバイスが提供される。光偏向デバイスは、上部表面領域を含む半導体基板と、上部表面領域の上に設けられた１つ又は複数の電極デバイスとを含む。シリコン材料を含み、上部表面領域に結合されたヒンジデバイスと、上部表面領域とヒンジデバイスとの間に画定された間隙部とを光偏向デバイスはさらに含む。光偏向デバイスは、ヒンジデバイスに結合された柱部分と、柱部分に結合され、ヒンジデバイスの上にあるミラー板部分とを含むミラー構造をさらに含む。
[0009]本発明の別の実施形態によれば、ディスプレイ用途用の空間光変調器が提供される。空間光変調器は、上部表面領域と、上部表面領域の上に設けられた１つ又は複数の多レベル電極デバイスとを含む。１つ又は複数の多レベル電極デバイスは第１のレベル及び第２のレベルを含む。空間光変調器は、１つ又は複数の多レベル電極デバイスの第１のレベルの上にある絶縁層と、絶縁層に結合されたヒンジデバイスとをさらに含む。ヒンジデバイスはシリコン材料を含み、１つ又は複数の多レベル電極デバイスの第２のレベルと同一平面にある。空間光変調器は、半導体基板とヒンジデバイスとの間に画定された第１の間隙部と、シリコン材料を含むミラー構造とをさらに含む。ミラー構造はヒンジデバイスの一部の上にあり、第１の位置から第２の位置まで移動するように構成される。さらに、空間光変調器は、１つ又は複数の多レベル電極デバイスの第１のレベルとミラー構造との間に画定された第２の間隙部と、１つ又は複数の多レベル電極デバイスの第２のレベルとミラー構造との間に画定された第３の間隙部とを含む。
[0010]本発明のさらに別の実施形態によれば、ディスプレイ用途用の光偏向デバイスのアレイが提供される。光偏向デバイスのアレイは、セルのアレイとしてアレイ形態で配置された複数の電極デバイスと、接合領域とを含む半導体基板を含む。光偏向デバイスのアレイは、シリコン材料を含む複数のヒンジデバイスをさらに含む。複数のヒンジデバイスの各々は接合部分及び堆積インターフェイスを含む。複数のヒンジデバイスの接合部分は、半導体基板の接合領域の一部に接合される。光偏向デバイスのアレイは、複数の電極デバイスと複数のヒンジデバイスとの間に画定された間隙部と、複数のミラー構造とをさらに含む。複数のミラー構造の各々は、複数のヒンジデバイスの堆積インターフェイスに結合された柱領域と、複数の電極デバイスのセルアレイのセルの上にあるミラー板とを含む。
[0011]本発明の代替の実施形態によれば、ディスプレイ用途用のマイクロミラーが提供される。マイクロミラーは、電極デバイス層及び接合領域を含む半導体基板と、半導体基板の接合領域に接合されたシリコン材料を含むヒンジデバイスとを含む。ヒンジデバイスは、半導体基板の接合領域に対向する堆積インターフェイスを含む。マイクロミラーには、堆積インターフェイスに結合され、半導体基板から所定の距離まで延びるミラー柱と、ミラー柱に結合され、電極デバイス層の上にあるミラー板とがさらに含まれる。
[0012]本発明の別の代替の実施形態によれば、空間光変調器を製作するための多層半導体構造が提供される。多層半導体構造は、複数のバイアス電極デバイスと複数の活性化電極デバイスとを含む半導体基板を含む。多層半導体構造には、半導体基板に結合され、半導体基板から所定の高さまで延びる接合インターフェイスを含む酸化物層がさらに含まれる。酸化物層は、複数の活性化電極デバイスの第１のものから接合インターフェイスまで延びる第１の部分と、複数の活性化電極デバイスの第２のものから接合インターフェイスまで延びる第２の部分とをさらに備え、それによって複数のバイアス電極デバイスの１つに隣接し、第１の部分と第２の部分との間に酸化物なしの領域を形成する。多層半導体構造は、酸化物層の接合インターフェイスに接合されたシリコン層をさらに含む。
[0013]本発明の特定の実施形態によれば、光偏向デバイスを形成する方法が提供される。この方法は、上部表面領域を含む半導体基板、及び半導体基板の１つ又は複数の部分内にある複数の駆動デバイスを供給することを含む。上部表面領域は、１つ又は複数のパターン化された構造領域と、上部表面領域の一部を露出させてその結果得られた表面領域を形成するための少なくとも１つの開口領域を含む。この方法は、平坦化用材料を形成して、得られた表面領域の上を覆い、少なくとも１つの開口領域を充填し、充填材料を使用して上部平坦化層を形成することをさらに含む。この方法は、平坦化用材料の状態を維持するために３００℃未満の温度である厚さのシリコン材料を形成することをさらに含む。
[0014]本発明の別の特定の実施形態によれば、光偏向デバイスを製作する方法が提供される。この方法は、基板を供給することと、基板上に平坦化誘電体層を形成することと、平坦化誘電体層中にキャビティを形成することとを含む。この方法は、単結晶シリコン層を平坦化誘電体層に接合するために層移転プロセスを行うことと、単結晶シリコン層及び平坦化誘電体層を通り抜ける複数のビアを形成することと、複数のビアを通り抜ける複数の電気接続を形成することとをさらに含む。この方法は、基板に結合されたヒンジを形成することと、ヒンジに結合された平坦化材料層を形成することと、平坦化材料層中にキャビティを形成することと、キャビティの少なくとも一部を充填するミラー構造を形成することと、ミラー構造を開放することとをさらに含む。
[0015]本発明のさらなる別の特定の実施形態によれば、平坦化層を形成する方法が提供される。この方法は、上部表面領域を含む半導体基板、及び半導体基板の１つ又は複数の部分内にある複数の駆動デバイスを供給することを含む。上部表面領域は、１つ又は複数のパターン化された構造領域と、上部表面領域の一部を露出させてその結果得られた表面領域を形成するための少なくとも１つの開口領域を含む。この方法は、流動特性を有する充填材料を施して、得られた表面領域の上を覆い、少なくとも１つの開口領域を充填し、充填材料を使用して上部平坦化層を形成することをさらに含む。
[0016]本発明のさらなる別の代替の実施形態によれば、複合基板構造を形成する方法が提供される。この方法は、複数の電極デバイスを備える基板を供給することと、基板上に平坦化誘電体層を形成することとを含む。平坦化誘電体層は基板に対向する上部表面を画定する。この方法は、平坦化誘電体層の上部表面から所定の深さまで延びるキャビティを形成することをさらに含む。キャビティ体積は、平坦化誘電体層の上部表面に平行なキャビティ面積及び所定の深さによって画定される。この方法は、キャビティ面積よりも大きい接合面積を画定するために単結晶シリコン層を平坦化誘電体層の上部表面に連結することをさらに含む。
[0017]本発明の特定の実施形態によれば、ディスプレイシステムが提供される。ディスプレイシステムは、光源、及びその光源に光学的に結合され、照明経路に沿って照明ビームを供給するように構成された第１の光学系を含む。ディスプレイシステムは、照明経路に配置された空間光変調器をさらに含む。空間光変調器は、複数の電極デバイスを含む半導体基板と、半導体基板に結合されたヒンジ構造とを含む。ヒンジ構造はシリコン材料を含む。空間光変調器には、ヒンジ構造に結合され、半導体基板から所定の距離まで延びるミラー柱と、ミラー柱に結合され、複数の電極デバイスの上にあるミラー板とがさらに含まれる。ディスプレイシステムは、空間光変調器に光学的に結合され、画像を映写面上に投写するように構成された第２の光学系をさらに含む。
[0018]本発明の別の特定の実施形態によれば、投写型ディスプレイシステムが提供される。投写型ディスプレイシステムは、照明ビームを供給するように構成された光源と、第１の偏向角と第２の偏向角との間で制御可能に偏向可能な複数のマイクロミラーを含む空間光変調器とを含む。複数のマイクロミラーの各マイクロミラーは画像の画素に関係し、各マイクロミラーは支持基板上に設けられた１つ又は複数の電極及び支持基板に結合されたヒンジデバイスを含む。ヒンジデバイスはシリコン材料を含む。各マイクロミラーは、ヒンジデバイスに結合され、支持基板から遠ざかって延びるミラー柱と、ミラー柱に結合され、１つ又は複数の電極の上にあるミラー板とをさらに含む。投写型ディスプレイシステムは、照明ビームを空間光変調器に導くように構成された照明光学部と、第１の偏向角に沿っている投写経路に設けられ、画像を映写面に投写するように構成された光学部と、第２の偏向角に沿っている光ダンプ経路に設けられ、光ダンプ経路に沿って伝搬する光の強度を低減するように構成された光学部とをさらに含む。
[0019]非常に多くの利点が、従来の技法と比べて本発明を使用して達成される。例えば、本発明による実施形態において、隠しヒンジ及び高い充填率をもつミラーが提供される。単結晶シリコンヒンジを利用して、長期信頼性が与えられる。さらに、本発明の実施形態は、ミラーとヒンジの熱膨脹係数が一致する結果として高温で作動することができる全シリコンのミラー及びヒンジ構造を有する。さらに、本明細書で利用される製作プロセスは、従来設計と比較して、より大きい接合面積及び低減された接合許容度によって特徴づけられる。実施形態に応じてこれらの利点の１つ又は複数が可能である。これら及び他の利点が、本明細書の全体を通して及び以下でより詳細に説明されている。
[0020]本発明の様々な付加的な目的、特徴、及び利点は、以下の詳細な説明及び添付図面を参照しながらより完全に理解することができる。
特定の実施形態の詳細な説明
[0039]本発明によれば、対象物の製造に関係する技法が提供される。より詳細には、本発明は高い充填率をもつ空間光変調器を製作する方法及び構造に関する。単に例として、本発明は全シリコンのミラー、ねじりばねヒンジ、及び上部電極を有する空間光変調器の形成に適用された。この方法及びデバイスは、空間光変調器並びに他のデバイス、例えば、微小電気機械のセンサ、検出器、及びディスプレイに適用することができる。
[0040]図１Ａは、本発明の実施形態によるＳＬＭのアレイの簡単化された切取り斜視図である。図示のように、この切取り図は処理の様々な段階のＳＬＭのアレイを単に示している。以下でより完全に説明されるように、本発明による実施形態ではアレイ中のＳＬＭの独立制御を利用してディスプレイ用途及び他の装置において画像が形成される。
[0041]図１Ａに示されるように、ＳＬＭ１００のアレイは支持基板１０５に取り付けられる。いくつかの実施形態では、支持基板は、半導体処理技法を使用して製作されたＣＭＯＳ制御回路をもつシリコン基板である。多レベル電極１１２／１１８は支持基板１０５に結合される。図１Ａに示されるように、多レベル電極は、スタンドオフ構造１１４に結合された可撓性部材１１６の両側に配置された２つの相補電極を含む。以下でより完全に説明されるように、実施形態では、駆動電圧が相補電極に供給され、マイクロミラー板１３０に働く静電引力を与える。
[0042]作動中、ＳＬＭ中のマイクロミラーのアレイを構成する個々の反射要素又は画素１３４は選択的に偏向され、それによって、ＳＬＭ中のマイクロミラーに入射し、そのマイクロミラーにより反射される光を空間的に変調するように働く。隣接するマイクロミラー間の間隙部１３２は１ミクロン未満の程度である。特定の実施形態では、マイクロミラーが１０．８μｍのピッチを有する状態で、間隙部１３２は０．６μｍである。マイクロミラーを偏向させるために、ミラーをねじりばねヒンジ１１６の周りに回転させるように電圧が相補電極及びミラー板に印加される。当業者には明らかであるように、画素は特定の電極電圧に応じて右回り方向及び左回り方向の両方に回転するように構成される。電圧が除かれると、ヒンジ１１６中にあるトルクにより、ミラー板１３０は図１Ａに示された非活性化位置に戻る。図１Ａに示された特定の実施形態では、ランディング柱１２０を利用して右回り方向及び左回り方向のマイクロミラーの運動を制止する。
[0043]図１Ａは、相補電極がマイクロミラー板の中心の近傍の高くなった中央部分をもつ多レベル電極１１２／１１８である本発明の実施形態を示す。そのような多レベル電極は電極表面の最上部とマイクロミラー板との間の距離を低減し、それによって、マイクロミラー板を作動させるために使用されるアドレス指定電圧の大きさが低減される。しかし、本発明の実施形態は多レベル電極に限定されない。代替の実施形態では、他の電極形状が利用される。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0044]図１Ａに示されるように、各マイクロミラー板１３０は、ミラー柱１３６、ねじりばねヒンジ１１６、及びスタンドオフ構造１１４によって支持基板１０５に結合される。マイクロミラー１３０のうちの１つを参照すると、電極の作動に際して、マイクロミラー板はねじりばねヒンジの長手軸に直角の面内で回転する。いくつかの実施形態では、ねじりばねヒンジの長手軸はマイクロミラー板の対角線と平行である。マイクロミラーの運動はランディング構造１２０によって制止される。２つの作動位置を設けるために、相補的な組のランディング構造がねじりばねヒンジ１１６の両側に設けられる。本発明の実施形態によれば、マイクロミラーは作動状態で所定の角度に傾けられ、入射放射の反射を制御することができる。特定の実施形態では、所定の角度は約±１５°である。他の実施形態では、所定の角度は、特定の用途に応じて±１５°よりも小さいか又は±１５°よりも大きい。さらに、所定の傾斜角度は対称である必要がなく、異なってもよい。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0045]本発明の実施形態は前述の特定な構成に限定されない。代替の実施形態では、ミラーチップのランディング位置に置かれている単一のランディングパッドが２つのランディング柱の代わりに使用される。さらに、ヒンジの外側端部に配置された２つの柱を使用して図示の単一のスタンドオフ構造に取って代わることができる。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0046]本明細書の全体を通してより完全に説明されるように、支持基板１０５、スタンドオフ構造１１４、及びねじりばねヒンジ１１６は、本発明のいくつかの実施形態による基板接合プロセスを使用して連結される。他の実施形態では、これらの構造は、堆積、パターン化、エッチング、ウェーハ接合、及び他の半導体処理技法の組合せを使用して製作される。いくつかの実施形態では、反射面はマイクロミラー板１３０上に形成され、隠しヒンジをもつＳＬＭのアレイが提供される。見やすくするために、隣接するマイクロミラー間の間隙部はミラー寸法のかなりの割合であるように図１Ａに示されている。当業者には明らかであるように、ミラー間の空間を縮小すると、充填率の増加、及びディスプレイ用途における画像品質の向上がもたらされることになる。隣接するマイクロミラー間の間隙部は一般に光リソグラフィプロセスを使用して画定され、高充填率の設計が提供される。集積化スタンドオフ構造及び多レベル電極の製作に関するさらなる詳細は、２００５年１０月１３日に出願され、本願と同一譲受人に譲渡され、全ての目的で参照として本明細書に組み込まれるＳｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ Ｗｉｔｈ Ｍｕｌｔｉ−Ｌａｙｅｒ Ｌａｎｄｉｎｇ Ｓｔｒｕｃｔｕｒｅｓという名称の米国特許出願第１１／２５０３２０号明細書に記載されている。
[0047]図１Ｂは、本発明の実施形態によるディスプレイシステムの簡単化された概略図である。図１Ｂに示されるように、ランプ１５０は投写型ディスプレイシステムに照明源を与える。ランプ１５０からの光は集光レンズ１５２を使用して収束され、その後カラーホイール１５４を通り抜ける。カラーホイールの回転を介して、いくつかの原色、例えば、赤、緑、青が供給される。カラーホイール１５４は３つの原色の使用を示しているが、付加的な色又は白色光部も利用することができるので、本発明の実施形態はこの数に限定されない。さらに、本発明の実施形態は、発光ダイオード及びレーザを含む多数の光源をいくつかの実施形態で使用することができるので、ランプ／カラーホイール照明源の使用に限定されない。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0048]カラーホイール１５４を通過した光は整形レンズ１５６によって収束され、空間光変調器１５８を照明することができる。本明細書の全体を通してより完全に説明されるように、空間光変調器の個々の画素の動作により画像が生成され、投写レンズ１６０を使用してディスプレイスクリーン（図示せず）に投写される。
[0049]図２Ａ〜２Ｃは、本発明の実施形態によるＳＬＭ用の高充填率ミラーの簡単化された断面図を示す。ＳＬＭは、ＣＭＯＳ基板１０５、バイアスライン１１０、バイアスライン１１０の周辺部分にあるミラーランディング区域１１１、及びバイアスグリッド１１０ｂを含む。
[0050]ＣＭＯＳ又はデバイス基板１０５はいくつかの層を含み、そのうちのいくつかの選択されたものだけが図２Ａ〜２Ｃに示される。図に示された１つの層は多レベル又はステップ型電極１１２／１１８を含む。当業者には明らかであるように、付加的な金属、絶縁体、及びビア層、並びに他のデバイスが、一般に、基板１０５上に製作される。本発明のいくつかの実施形態では、これらの付加的な層及びデバイスは、電極の形成に先立つ処理ステップで製作され、電極を駆動するために利用されるＣＭＯＳ回路を含む。特定の実施形態では、これらの層は、電極の一部を含む１つ又は複数の層と共に標準的なＣＭＯＳプロセスを使用して製作される。
[0051]図１Ａを参照すると、図示されたランディング柱１２０は図２Ａではミラーランディング区域１１１と代わられている。他の実施形態では、マイクロミラーの回転を制止するのにこれらの方法又は他の技法の組合せが利用される。ＳＬＭは、以下でより完全に説明されるようにビアプラグ２４２によって充填されるバイアスビアをさらに含む。金属−４（Ｍ４）層の一部として画定される下部電極１１２は、酸化物層２２０によってシリコン上部電極１１８から分離される。ステップ電極設計を使用すると、単一レベル電極設計と比較して、ヒンジは依然として低電圧の動作のままで長さを長くすることができる。
[0052]図２Ａに示されるように、ビアプラグ２４２はバイアスグリッド１１０Ｂと単結晶シリコン層２２２との間の電気接続を行い、単結晶シリコン層２２２から単結晶シリコンヒンジ１１６、単結晶シリコンランディング構造２１４、及び単結晶シリコン上部電極１１８が形成される。反射防止（ＡＲ）被覆２２４が層２２２上に形成され、隣接するマイクロミラー間の場所からの望ましくない反射を低減することができる。
[0053]マイクロミラー構造はミラー柱２０８及びミラー板２１０を含む。図２Ａに示されるようなミラー構造は、アモルファスシリコンのミラー柱２０８、ミラー板２１０、及び物理蒸着（ＰＶＤ）を使用してミラー板２１０上に堆積させたチタン／アルミニウム（Ｔｉ／Ａｌ）反射層２１２を利用する。このようにして、いくつかの実施形態では、本発明によって必要とされないが、ＳＬＭは全シリコンミラー構造を備える。ミラー構造２０８／２１０はマイクロミラー形成プロセス中にねじりばねヒンジ１１６に取り付けられる。図１Ａ及び２Ａに示されるように、本発明の実施形態は、高い充填率及び隠しヒンジによって特徴づけられるマイクロミラーを提供する。ミラーの中央部が反射性であるので、高い光学品質並びにミラー区域の外側からの望ましくない反射の低減が実現され、その結果高いコントラストがもたらされる。単結晶シリコンヒンジ１１６の使用によりＳＬＭに長期信頼性が与えられ、アモルファスシリコンミラー板２１０を使用により機械的剛性が与えられる。単結晶シリコンヒンジ１１６は、強く、信頼性がある材料であり、マイクロミラーアレイで使用される多くの他の材料から作られたヒンジでよく起こるメモリ効果、結晶粒界に沿った破損、又は疲労が実質的にない。
[0054]ミラー板２１０は動作中変形を受けにくい機械的構造を備える。例えば、アモルファスシリコンミラー板は、ミラー切替え動作中に図１Ａに示されるようなランディング構造１２０に衝突する構造に適する機械的剛性がある。本明細書の全体を通してより完全に説明されるように、ミラー柱２０８及びミラー板２１０の製作に使用される材料はアモルファスシリコンに限定されず、種々様々な材料を使用することができる。さらに、ミラー及びヒンジ構造は共にシリコンから製作されるので、熱膨脹係数（ＣＴＥ）はよく一致し、それによりＳＬＭはより高い動作温度で動作することができる。
[0055]ＳＬＭの従来の動作中、ミラーは、一般に、中央すなわち非活性化位置と、等しい反対の偏角をもつ２つの相補的活性化位置との間で切り替えられる。活性化位置のいずれかにおいて、マイクロミラーのミラー板とランディング構造、例えば図１Ａに示されたランディング柱１２０との間に存在する静摩擦力が、マイクロミラーが中央位置に戻るのを妨げることがある。当業者には明らかであるように、そのような活性化状態に固着するディスプレイの画素は望ましくない。したがって、静摩擦力に打ち勝ち、マイクロミラーを活性化状態で固着させないために、本発明の実施形態は剛性を増加させたねじりばねヒンジを提供する。以下で説明するように、高剛性のばねは、さらに、いくつかある利点の中で動作速度及び製造性の向上を可能にする。単結晶シリコンヒンジは、ヤング率がアルミニウムの２倍よりも大きく、降伏応力がアルミニウムの１０倍よりも大きいのでこの概念を実施するのに非常に適している。シリコン材料を含むヒンジを使用すると、デバイスの性能（共振周波数を増加させることによって）及び製造性も改善される。高剛性のシリコンヒンジに関するさらなる詳細は、同時係属であり、本願と同一譲受人に譲渡された「Ｒｅｆｌｅｃｔｉｖｅ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ Ｗｉｔｈ Ｈｉｇｈ Ｓｔｉｆｆｎｅｓｓ Ｔｏｒｓｉｏｎ Ｓｐｒｉｎｇ Ｈｉｎｇｅ」という名称の２００６年５月４日に出願された米国特許出願第１１／４１８９４１号明細書に提供されており、その全体が参照として本明細書に組み込まれる。
[0056]空間光変調器アレイのアレイ寸法がより小さい寸法に縮小され、ミラーピッチが減少し、ミラー密度が増加するので、本発明の実施形態は従来の設計では得られない利点を提供する。画素の大きさが減少すると、一般に、長さに応じてねじれ角の増加を伴うねじりばねヒンジの長手寸法が減少する。さらに、ミラー傾斜角が増加され、それによりコントラスト比の増加がもたらされるとき、ねじりばねヒンジはミラー活性化中増加した応力を受ける。応力の増加に応じて断面積を減少させるためにばねの横方向寸法を減少させる場合、アルミニウムなどの金属の材料特性は予想寿命に対して信頼動作に適合しないことがある。したがって、従来の大きさのダイにおける１９２０×１０８０画素のような高密度にアレイ寸法を縮小することによって引き起こされる問題は、ねじりばねヒンジがシリコン材料、例えば単結晶シリコンを含む本発明の実施形態を利用する動機になる。
[0057]本発明の様々な実施形態は、これらの前述の利点の１つ又は複数を提供する。さらに、ＳＬＭに関連する単一のマイクロミラーが様々な実施形態に示されるが、本発明は単一のマイクロミラーに限定されない。ディスプレイ及び他の用途に適切なマイクロミラーのアレイが本発明の実施形態によって提供される。さらに、いくつかの実施形態はＳＬＭの特定の要素を参照するが、付加的な要素が本発明の範囲内に含まれる。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0058]図２Ｂは、本発明の実施形態による活性化位置におけるＳＬＭの断面図を示す。単結晶シリコンランディング構造２１４はミラーランディング区域１１１に接触して活性化位置においてマイクロミラーの回転を制止する。図２Ｂに示されるように、ミラー板２１０の周辺部分は、活性化位置にある間支持構造と接触しない。後に理解されるように、接触領域のテーパー状ポイントはこのようにして接触面積を減少させることによって静摩擦力を低減する。
[0059]図２Ｃは、図２Ａ及び２Ｂに示されたものに垂直な軸に沿ったＳＬＭの断面図を示す。ねじりばねヒンジ２４０の長手軸に垂直な方向に、バイアスライン１１０とねじりばねヒンジ１１６との間に形成されたキャビティ２４６が見られる。さらに、バイアスグリッド１１０とねじりばねヒンジ１１６との間に電気接続性を与えるビアプラグ２４２が示される。ＡＲ被覆層２２４もこの断面図に示される。いくつかの実施形態ではＡＲ被覆は随意であるが、他の実施形態ではＡＲ被覆はミラー板の端部のそばを通過する光の反射を低減する役目をする。
[0060]図２Ｄは、本発明の実施形態によるＳＬＭの層の簡単化された平面図である。この平面図では、Ｍ４の上の全ての層のオーバーレイが、見やすくするために省略されているミラー構造を除いて示される。図２Ｄに示されたオーバーレイ平面図は比較のために与えられ、製作プロセスの特定の層を説明するための参照となる。下部電極１１２及び上部電極１１８はビアプラグ２４２を使用して電気的に接続される。ねじりばねヒンジ１１６はバイアスライン１１０よりも小さい横方向寸法を有する。図２Ｂ及び２Ｄを参照して、当業者は、単結晶シリコンランディング構造２１４の接触領域が特定の形状によって特徴づけられていることを理解されよう。図２Ｄに示されるように、シリコンランディング構造２１４は一般にテーパー状ポイントをもつダイヤモンドのように形作られ、それによって、ランディング構造とバイアスライン１１０の間の接触面積及び関連する静摩擦力を低減する。当業者には明らかであるように、他の実施形態では他の形状が利用される。ミラー柱２４５は、ねじりばねヒンジ１１６及び電極１１２、１１８の上方でミラー構造（図示せず）を支持する図２Ｄの正方形形体として示されている。
[0061]図３Ａ〜３Ｌは、本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図を示す。図３Ａを参照すると、ビア形成プロセスの後のＣＭＯＳウェハ１０５が示される。下部電極層１１２が低温（例えば３５０℃未満）ＰＶＤ金属堆積プロセスを使用して形成される。一般に、下部電極層１１２は、１０００Åの窒化チタン（ＴｉＮ）、８０００Åのアルミニウム、及び別の１０００ÅのＴｉＮなどの多層金属スタックを含む。当然、代替の実施形態では、電気を伝導し、付加的な層に機械的支持を与える他の適切な材料を利用して下部電極層１１２が形成される。フォトリソグラフィプロセス及びエッチングプロセスを使用するパターン化を利用して堆積後に下部電極層１１２をパターン化する。バイアスライン１１０ａ及びバイアスグリッド１１０ｂもこのＰＶＤ金属堆積プロセス中に形成される。
[0062]したがって、以下に図４Ａに示された平面図で示されるように、図３Ａに示されたプロセスステップ中に画定された様々な金属層は同じ垂直面にあるが、それらは異なるポテンシャルで作動するように物理的に分離される。以下でより完全に説明されるように、様々な層は製作プロセス中に形成され、全体の電極及びミラー構造を形成する。以下に説明される様々な材料及びプロセスは本発明の範囲を限定するものではなく単に例示的な例として提供される。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0063]図３Ｂを参照すると、高密度プラズマ（ＨＤＰ）絶縁物堆積、平坦化、及びパターン化プロセスが示される。いくつかの実施形態では、本発明によって必要とされないが、平坦化は化学的機械的研磨（ＣＭＰ）プロセスを使用して遂行される。図３Ｂに示された実施形態では、層２２０は低温（例えば３５０℃未満）ＨＤＰプロセスを使用して堆積された酸化物層であるが、代替の実施形態では、電気絶縁及び付加的な層に機械的支持を与える他の層が利用される。バイアスライン１１０ａ及びバイアスグリッド１１０ｂが前と同様に示され、堆積プロセス中に及びパターン化プロセスより前に酸化物層によって覆われる。
[0064]実施形態では、層２２０は酸化ケイ素（ＳｉｘＯｙ）から製作されるが、これは本発明によって必要とされない。他の適切な材料を本発明の範囲内で使用することができる。例えば、窒化ケイ素（ＳｉｘＮｙ）から製作された層が代替の実施形態で利用される。さらなる他の実施形態では、酸窒化ケイ素（ＳｉＯＮ）を使用して層２２０が製作される。さらに、アモルファスポリシリコンを含むポリシリコン材料が、本発明によるさらなる別の代替の実施形態で利用される。そのような材料の組合せを使用して複合層を形成することができる。下にある層との強い接合の形成、基板１０５への良好な接着、及び機械的剛性を含む適切な特性を備えた材料は、ＳｉｘＯｙ材料の許容し得る代替品となる。
[0065]さらに、本発明のいくつかの実施形態では、層２２０が製作される１つ又は複数の層を堆積させるために使用されるプロセスは、デバイス基板に関連した構造を考慮に入れて行われる。例えば、これらの高温堆積プロセスは金属を損傷し（例えば、アルミニウムリフロウ）、ＣＭＯＳ回路に関連した接合の拡散をもたらすことがあるので、あるＣＭＯＳ回路は高温堆積プロセスを行うことによって悪影響を受けることがある。したがって、本発明の特定の実施形態では、５００℃未満温度で行われるプロセスなどの低温堆積、パターン化、及びエッチングのプロセスを使用して層２２０が形成される。別の特定の実施形態では、４００℃未満で行われる堆積、パターン化、及びエッチングのプロセスを使用して層２２０が形成される。
[0066]特定の実施形態では、第１の厚さをもつ層２２０が基板１０５に堆積される。層２２０は本発明の特定の実施形態では二酸化ケイ素（ＳｉＯ２）層であるが、前述のように、これは本発明によって必要とされない。他の適切な材料を本発明の範囲内で使用することができる。例えば、層２２０は、代替の実施形態では、窒化ケイ素（Ｓｉ３Ｎ４）、酸窒化ケイ素（ＳｉＯＮ）、それらの組合せのなど堆積によって形成される。さらに、本発明によるさらなる別の代替の実施形態では、アモルファスポリシリコンを含むポリシリコン材料を堆積して層２２０が形成される。
[0067]堆積された層２２０は最初に堆積されたとき所定の第１の厚さを有する。特定の実施形態では、第１の厚さは約２μｍである。他の実施形態では、第１の厚さは約１．０μｍから約３．０μｍの範囲である。当然、厚さは特定の用途に依存することになる。いくつかの堆積プロセスでは、堆積された層２２０の上部表面は基板の端から端まで一様であり、平坦な表面をもたらす。しかし、堆積後の平坦な表面は本発明によって必要とされない。特定の堆積プロセスでは、バイアス層１１０及び電極１１２のパターン化された性質により、層２２０の厚さが横方向の位置に応じて変わり、完全には平坦でない上部表面が生成される。
[0068]堆積された層２２０の上部表面を平坦にするために、任意選択のＣＭＰステップが本発明の実施形態において行われる。ＣＭＰプロセスによって生成された結果は図３Ｂに示されるように層２２０の上部表面によって示され、層２２０の厚さは第１の厚さよりも少ない第２の厚さとなる。ＣＭＰプロセス中に、材料が除去され、その結果、高度に研磨され平坦化された第２の厚さの層がもたらされる。特定の実施形態では、平坦化された表面の二乗平均平方根（ＲＭＳ）の粗さは約４Å以下である。以下で説明されるように、ＣＭＰプロセス中に生成された非常に平滑な表面は図３Ｃに示されるような基板接合を容易にする。本発明による実施形態では、層２２０の第２の厚さは約０．８μｍである。或いは、他の実施形態では、第２の厚さは約０．５μｍから約２．５μｍの範囲である。当然、厚さは特定の用途に依存することになる。
[0069]図３Ｃを参照すると、キャビティ２４６はパターン化及びエッチングなどの材料除去プロセスを使用して層２２０中に形成される。キャビティ２４６は、堆積された層２２０の上部表面からバイアスライン１１０ａまで延びる。キャビティの寸法は、以下でより完全に説明されるように、ねじりばねヒンジに回転空間を与えるように選択される。キャビティ２４６は、層２２０の上部表面に垂直に測定されたキャビティの深さ及びキャビティの横方向面積によって画定される体積によって特徴づけられる。本発明の実施形態によれば、層２２０の上部表面によって画定された表面積はキャビティ２４６の横方向面積よりも大きい。層２２０の上部表面によって与えられる表面積がキャビティの横方向面積と比較して大きいことにより、接合面積が非接合面積よりも大きくなるので図３Ｃに関連して説明されるように基板接合が容易になる。特定の実施形態では、キャビティの横方向面積は約１０μｍのピッチで約１μｍの幅及び長さを有する。したがって、キャビティの横方向面積は、キャビティ２４６の形成よりも前の層２２０の上部表面の最初の全表面積の約１５％であり、接合面積は層２４０の表面積の約８５％に及ぶ。接合面積に関係する接合歩留りは、本発明の実施形態では、これらの面積比の結果として高い。
[0070]図３Ｃは、基板接合プロセス後のＳＬＭの簡単化された断面図を示す。実施形態によれば、単結晶シリコン層２４０を含むシリコンオンインシュレータ（ＳＯＩ）基板が図３Ｂに示された基板に基板接合技法を使用して接合される。基板が連結された後、ＳＯＩ基板の絶縁層及び他の層（図示せず）はラッピング、グラインディング、エッチング、又は他の薄化プロセスを使用して除去され、単結晶シリコン層２４０が露出される。基板接合プロセスに関係するさらなる情報は、２００５年１月３日に出願され、本願と同一譲受人に譲渡され、全ての目的で参照として本明細書に組み込まれる「Ｍｅｔｈｏｄ ａｎｄ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｆｏｒｍｉｎｇ ａｎ Ｉｎｔｅｇｒａｔｅｄ Ｓｐａｔｉａｌ Ｌｉｇｈｔ Ｍｏｄｕｌａｔｏｒ」という名称の米国特許出願第１１／０２８９４６号明細書に提供されている。
[0071]基板接合は様々な技法を使用して行うことができる。特定の実施形態では、接合インターフェイスで化学結合の形成をもたらす室温共有結合プロセスを使用して接合が行われる。そのような低温接合プロセスは、ＣＭＯＳ半導体基板１０５の構造的及び電気的完全性を維持する。面の各々が、例えば、プラズマ活性化によって又は湿式処理によって清浄化され活性化される。活性化された表面は固着作用が生じるように互いに接触させられる。いくつかの接合プロセスでは、面を一緒に圧するように機械的な力が各基板構造に与えられる。層２４０がシリコンで、層２２０が酸化ケイ素である実施形態では、２つの面の間でケイ素ベアリング接合（ｓｉｌｉｃｏｎ ｂｅａｒｉｎｇ ｂｏｎｄ）が生成される。代替の実施形態では、酸化物−酸化物接合インターフェイスを設けるために、接合よりも前に酸化物層が層２２０の上部表面上に形成される。層２２０の上部表面は一実施形態ではＣＭＰプロセスによって研磨され、同時に層２４０の接合面も同様に研磨され、それにより共有結合プロセスの助けになる非常に平滑な表面が与えられる。本発明の実施形態によれば、中間接合材料（例えばエポキシ樹脂）は基板接合プロセス中に利用されない。当然、当業者なら多くの他の変形、変更、及び代案を認識するであろう。
[0072]本発明の実施形態によれば、１０％よりも大きい接合面積／全面積比によって特徴づけられるインターフェイスを与える接合技法が利用される。例えば、接着試験によって特性評価を行われた接合面積は、層２２０の上部表面の表面積の１０％よりも大きい。他の実施形態では、接合面積／全面積比は５０％よりも大きい。さらなる他の実施形態では、接合面積／全面積比は８０％よりも大きい。全インターフェイス面積に応じて接合面積が増加すると、ねじりばねヒンジ層と基板に結合された支持構造との間の機械的接続がより強固になる。
[0073]別の実施形態では、水素誘起シリコン層劈開プロセスを使用して単結晶シリコン層２４０が形成される。この実施形態では、単結晶シリコンウェハは一方の側に水素ドープが行われ、所定の深さまで水素イオンが注入される。例えば、＜１００＞シリコンウェハは、２〜６Ｋオングストローム（Å）の所定の深さで１×１０１６から１×１０１７ｃｍ−２の範囲の様々なイオン線量まで４０ｋｅＶプロトンで注入される。次に、単結晶シリコンウェハの水素ドープされた側がＣＭＯＳ半導体基板１０５のエッチングされた側に接合される。一実施形態では、接合は室温又はそれよりわずかに高い温度で行われる。水素イオン注入ラインの非接合側の単結晶シリコンウェハの部分はキャリアウェハと呼ばれる。ＣＭＯＳ半導体基板１０５を単結晶シリコンウェハに接合すると、層のアラインメントを必要とするプロセスと比べていくつかの利点がある。例えば、この方法は大きな接合面を提供し、最小のアラインメント（約０．５ｍｍ）しか単結晶シリコンウェハ及びＣＭＯＳ半導体基板１０５に要求されない。一実施形態では、全てのアラインメント許容度は、標準の０．１８から０．２５μｍのファウンドリプロセスフロー能力に基づいて＜０．１μｍを満たすことができる。
[0074]次に、単結晶シリコンウェハのキャリアウェハ部分は水素イオン注入ラインで物理的又は熱劈開プロセスによって４００℃未満の温度で劈開される。結果として、単結晶シリコンウェハの薄い層２４０、この例では２〜６ＫÅだけが、すなわち水素イオン注入ラインからＣＭＯＳ半導体基板までの部分がＣＭＯＳ半導体基板に接合されたままになる。水素注入深さはこのプロセスによって容易に制御でき、単結晶シリコンウェハの全厚さの５％未満の精度であり、ダイ内で及びダイ間で一様である。薄い単結晶シリコン層２４０は半透明であり、したがって、キャビティ２４６及び次のリソグラフィステップ用のアライメントマークのシルエットが結晶シリコンウェハ２４０を通して目に見える。
[0075]単結晶シリコンウェハの水素ドーピングを利用する本発明の実施形態は、従来の技法に比べて非常に多くの利点がある。例えば、これらの実施形態は、一般に、薄化又はグラインディング（例えば、化学的機械的研磨（ＣＭＰ）を使用する）、及びウェット又はドライエッチングを含むいくつかの製造ステップを利用しない。さらに、グラインディングプロセス及び薄化プロセスのない水素誘起シリコン層劈開プロセスは、しばしばＳＬＭ製作中の歩留り損失の原因となるウェハ破断又は離層の可能性を低減する。
[0076]キャビティ２４６は接合プロセス中に２つの基板間に形成される。本明細書の全体を通してより完全に説明されるように、図３Ｂに示されたプロセス中にリソグラフィ及びエッチングのプロセスを使用して形成されたキャビティ２４６は、ねじりばねヒンジ１１６及び単結晶ランディング構造２１４の回転ための空間を与える。
[0077]いくつかの実施形態によれば、薄いＳＯＩ基板が、基板接合及び薄化プロセスの一部の間に使用される直接注入プロセスで使用される。いくつかの実施形態では、エピタキシアルプロセスは使用されず、低コスト及び単結晶シリコン層のより良好な一様性が与えられる。さらに、接合アライメント許容度の低減並びにミラーと電極とのより良好なアライメントが本発明の実施形態によって提供される。特に、単結晶シリコン層２４０を含むＳＯＩ基板は平坦であり、基板１０５上にある特定の表面形体に位置調整される表面形体を含まないので、接合アライメント許容度が低減される。さらに、本発明の実施形態は、酸化物層２２０の上部表面によって画定される大きい接合面積を提供し、従来のプロセスよりも高い歩留りをもたらす。
[0078]本発明の実施形態に従ってデバイスを製作するときの任意選択のプロセスとして、導電層（図示せず）が単結晶シリコン層２４０の上部表面に接して形成され、層２４０と以下でより完全に説明される引き続き堆積される層との間に電導性を与える。実施形態では、導電層は、以下で説明されるビアプラグ２４３を形成するために利用されるのと同じ材料を使用して製作された堆積層である。したがって、導電層は、ビアプラグと以下でより完全に説明されるミラー構造との間に電導性を与える。
[0079]図３Ｄは本発明の実施形態によるビアエッチングプロセスを示す。図３Ｄに示されるように、ビア２４２ａ及び２４２ｂがエッチングされて、構造の様々な層間に電気接触用経路が設けられる。例えば、ビア２４２ａは、下部電極１１２と後の処理ステップで製作されるシリコン上部電極（図示せず）との間に電気接続を与えるビアである。さらに、バイアスバイア２４２ｂがエッチングされてバイアスグリッド１１０ｂへの接触経路が作られる。ビアの形状及び配置についてさらなる説明が以下で行われる。一般に、２ステップのエッチングプロセスがシリコン層２４０及び酸化物層２２０を通るエッチングを行うために利用され、下部電極１１２及びバイアスグリッド１１０ｂを形成する金属−４層の上部表面で終了する。
[0080]図３Ｅは、本発明の実施形態によるビアプラグ２４３並びにＡＲ被覆２２４の形成及びパターン化を示す。図３Ｄに示されたプロセス中に形成されたビアはビアプラグ形成プロセスを使用して充填され、バイアス層１１０ａと単結晶シリコン層２４０との間に電気接続性が与えられる。本発明のいくつかの代替の実施形態では、低温（３５０℃未満）化学気相蒸着（ＣＶＤ）プロセスを利用して共形のチタン層が堆積され、その共形のチタン層がビアステップ被覆を行い、単結晶シリコン層２４０の上部表面とバイアス層１１０を電気的に接続する。この代替の実施形態では、以下で説明されるＡＲ接触層の形成は変更され、ＣＶＤ Ｔｉ層上に誘電体材料のビアプラグが形成される。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0081]ＡＲ被覆２２４が構造の一部に形成され、マイクロミラーの辺のそばを通る光の反射を低減する。一般に、ＡＲ被覆の形成は、所定の屈折率及び厚さの誘電体層の堆積及びパターン化を含む。いくつかの実施形態では、ＡＲ被覆プロセスは随意である。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0082]図３Ｆは、ヒンジの画定及びステップ電極のパターン化を示す。単結晶シリコンヒンジ１１６及びランディング構造２１４はリソグラフィプロセスを使用してマスクされ、シリコンエッチングプロセスを使用してエッチングされる。本発明の実施形態によれば、単結晶シリコンからヒンジを製作すると、高い信頼性を含む非常に多くの利点が提供される。共形のＣＶＤ Ｔｉ層がビア２４２に堆積される実施形態では、金属エッチングがシリコンエッチングプロセスより前に行われる。図３Ｆを参照すると、下部電極１１２の上の領域では、単結晶シリコン層２４０及びＨＤＰ酸化物２２０が共に除去され、下部電極１１２が露出される。後で理解されるように、いくつかの実施形態において終止点が利用されるときエッチングプロセスは金属−４層を使用して終了される。当然、他の除去プロセスが本発明の範囲内に含まれる。図３Ｆに示されるように、いくつかの実施形態では、ヒンジ及びステップ型電極の上端部分１１８は共にシリコン、例えば単結晶シリコン層２４０から製作される。
[0083]本発明の特定の実施形態では、ヒンジ画定及びステップ電極のパターン化は２つのリソグラフィ／エッチングプロセスに分けられる。ヒンジ画定エッチングは約０．１８μｍの限界寸法を与える遠紫外（ＤＵＶ）リソグラフィを使用するパターン化を含み、一方、ステップ電極エッチングは約０．６μｍの限界寸法を与えるｉ線リソグラフィを使用するパターン化を含む。したがって、図３Ｆでは単一プロセスとして示されているが、異なる解像度によって特徴づけられる多数のリソグラフィステップ及びエッチングステップがいくつかの実施形態で利用され、所望の一様性及び制御性を与えながら処理コストが低減される。
[0084]図３ＧはＳＬＭ基板上への犠牲層３１０の形成を示す。層３１０に使用される材料は、後に堆積及びパターン化される層に機械的支持を与え、次にその後の他の処理ステップで除去されるという意味で犠牲的である。いくつかの実施形態では、本発明によって必要とされないが、犠牲層３１０を形成するのに使用される材料はフォトレジストである。犠牲層の平坦化がいくつかの実施形態で行われる。好ましくは、層３１０の平坦化された表面は、山対谷の粗さにより定義されるうねりが５０ｎｍ未満であることによって特徴づけられる。以下でより完全に説明されるように、層３１０の上部表面の平坦化により、後の処理ステップにおいて平坦なミラー板の形成が可能になる。一実施形態では、フォトレジスト材料は基板１０５上に第１の厚さでスピン被覆される。フォトレジスト材料を完全に露光するのに必要とされるよりも少ない照射線量を使用してフォトレジスト材料の部分的な露光が行われる。したがって、部分的に露光されたフォトレジストの現像によりフォトレジスト材料の上部部分の除去が行われ、図３Ｇに示されるように、第２の厚さの犠牲層が生成される。図３Ｇに示されるように、犠牲材料は前の処理ステップで製作された様々な構成要素を被覆し埋め込む。
[0085]図３Ｈは、本発明の実施形態によるねじりばねヒンジの近傍のミラー柱キャビティの形成を示す。体積部３１２は犠牲材料３１０中に開口され、その体積部３１２はヒンジに垂直に隣接する。体積部３１２の形状は所定の形状であり、それにより、以下で説明される、ヒンジとミラー板との間に機械的接触を与えるミラー柱のための配置面積が与えられる。図３Ｈに示された実施形態では、体積部３１２の平面図は正方形である。一般に、区域３１２の画定に対する許容度は、ｉ線リソグラフィプロセスが約１．０μｍの限界寸法で利用される程度のものである。図３Ｈに示されるように、体積部３１２の側壁３１４は、ねじりばねヒンジが製作される層２４０に垂直である。しかし、これは本発明によって必要とされない。いくつかの実施形態では、側壁３１４は垂直に対してある角度で傾いており、以下でより完全に説明されるＰＶＤシリコン堆積プロセス中の側壁のステップ被覆を可能にする。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0086]図３Ｉは、本発明の実施形態によるヒンジ及び犠牲材料に接するミラー柱２０８及びミラー板２１０を含むミラー構造の形成を示す。図３Ｉに示された実施形態では、ミラー柱及びミラー板が形成される層は、アモルファスシリコン堆積プロセス、例えば物理蒸着（ＰＶＤ）プロセスを使用して堆積される。特定の実施形態では、ＰＶＤプロセスは３００℃未満の温度で行われるが、他の実施形態では、形成温度はより低く、例えば、２００℃未満又は１００℃未満である。図３Ｉに示されるように、ミラー柱及びミラー板が形成される層は共形の層であるが、これは本発明によって必要とされない。前述のように、ミラー柱の断面プロファイルは一般にテーパー状であり、ミラー柱の側壁を含むステップ被覆を可能にする。本発明の実施形態によれば、単結晶シリコンヒンジ材料は、図３Ｈに示されたプロセスによって開口されたアンカ位置でアモルファスシリコンミラー柱に連結される。ヒンジ及びミラー構造が共にシリコンであるので、これらの材料のＣＴＥはよく一致しており、従来の設計に比べて熱的利点がある。
[0087]いくつかの実施形態では、チタン層などの接着層は、キャビティ３１２の開口の後で及びミラー柱２０８の形成よりも前に層２４０の上部表面に形成される。これらの実施形態では、接着層は、ヒンジとミラー柱との間に形成される機械的接合の機械的完全性を推進する。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0088]図３Ｊは、本発明の実施形態によるミラー板上への反射層の形成を示す。図３Ｊに示された実施形態では、反射層２１１はＰＶＤプロセスを使用して形成され、Ｔｉシード層及びＡｌ層がミラー板層上に堆積される。好ましくは、ＰＶＤプロセスは１００℃未満で温度で行われる。代替の実施形態では、ミラー層に接着する他の反射層が利用される。いくつかの実施形態では、ミラー板の最上部表面は反射面を設けるために研磨される。特定の実施形態では、ミラー板の最上部表面は約２５ÅＲＭＳ以下の表面粗さによって特徴づけられる。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0089]図３Ｋは、本発明の実施形態によるミラーパターン化プロセスを示す。リソグラフィ及びエッチングプロセスを利用してＴｉ／Ａｌ層２１１及びアモルファスシリコン層２１０を選択的に除去してミラー２１２を形成する。一実施形態では、ミラーの寸法は１５μｍ×１５μｍであるが、別の実施形態では、ミラーの寸法は９．６μｍ×９．６μｍである。他の実施形態では、特定の用途に適するように他の寸法が利用される。図３Ｌは、犠牲材料が除去され、ミラー板がねじりばねヒンジの周りに自由に回転するようにするプロセスステップを示す。領域３２０では、犠牲材料が除去され、ミラーが開放される。犠牲材料がフォトレジストであるいくつかの実施形態では、プラズマ灰化プロセスを使用してフォトレジストを除去し、ミラーを露出し、そのミラーを電極及びバイアス電圧の影響下で自由に回転するようにする。
[0090]本発明の実施形態によれば、ＳＬＭは、ミラーの全構造がシリコン、又はシリコンと他の材料との複合材料であり、アルミニウムでないミラーを備える。全シリコンのミラー構造を使用すると、高い機械強度、高度の平坦度、及び機械的剛性をもつミラー構造を含む利点がもたらされる。さらに、本発明の実施形態は、ミラー及びヒンジ構造の異なる部分に異なる形態のシリコンを使用する。特定の実施形態では、例えば、ヒンジは、単結晶シリコンの機械的性質の結果として単結晶シリコンから製作される。この特定の実施形態では、ミラー板はアモルファスシリコンから製作され、その結果、アモルファスシリコンが強く、平坦で、剛性であるのでミラー板は顕著には曲がらない。さらに、この特定の実施形態では、ミラー構造とヒンジのＣＴＥはよく一致している。
[0091]本明細書の全体を通してより完全に説明されるように、ミラー柱２０８及びミラー板２１０の製作に使用される材料はアモルファスシリコンに限定されず、種々様々な材料を使用することができる。ミラー柱及びミラー板用の他の適切な材料は、ポリシリコン、シリコン金属合金（例えばシリコン／アルミニウム）、金属（例えばタングステン、チタン、窒化チタン）、これらの材料の組合せなどを含む。
[0092]図３Ａ〜３Ｌに示されたプロセスフローはＳＬＭの製作に基線設計を与える。代替の実施形態では、基線設計の一部が変更及び改変されるが、依然として本発明の範囲内のＳＬＭ及びマイクロミラーが提供される。前述のプロセスフローはＳＬＭを製作するための単なる例示的なプロセスであり、本発明の実施形態を限定するものではない。代替の実施形態では、ステップの数、ステップの順序、及び様々なステップの長さは特定の用途に応じて変更される。本明細書の特許請求の範囲から逸脱することなく、ステップが加えられ、１つ又は複数のステップが除かれ、又は１つ若しくは複数のステップが異なるシーケンスで行われる他の代案も提供することができる。適切なプロセスフローのさらなる細部は、本明細書の全体を通して及び以下でより詳細に見いだすことができる。
[0093]本発明の特定の実施形態では、光偏向デバイスを製作する方法が提供される。この方法は基板、例えばいくつかの電極デバイスを含むＣＭＯＳ基板を供給することを含む。さらに、基板はいくつかの電極駆動部、パルス幅変調アレイ、及び電極デバイスに関連する他の適切な電子回路を含むことができる。実施形態では、電極デバイスは、光偏向デバイスの画素に関連した多次元アレイパターンを形成するように配置される。この方法は基板の上に平坦化誘電体層を形成することも含む。特定の実施形態では、平坦化誘電体層を形成することは、ＨＤＰプロセスを使用して酸化物層を堆積させることと、堆積された酸化物層をＣＭＰプロセスを使用して平坦化することとを含む。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0094]いくつかの実施形態では、酸化物層を堆積させるプロセスは、ＣＭＯＳ回路、例えば電極デバイスなど、下にある材料の状態変化に関連する温度未満の温度で行われる。酸化物堆積プロセスの温度は、約４５０℃であるアルミニウムリフロー温度未満であることが好ましい。別の実施形態では、酸化物層を堆積させるプロセスは、約１５０℃であるフォトレジストのガラス転移温度未満の温度よりも低い温度で行われる。
[0095]この方法は平坦化誘電体層中にキャビティを形成することをさらに含む。いくつかの実施形態では、キャビティは、所定の量の平坦化誘電体層を除去するエッチングプロセスによって形成される。キャビティは、後の処理ステップで製作されるねじりばねヒンジ及び随意のランディング構造に回転空間を与える。層移転プロセスが単結晶シリコン層を平坦化誘電体層に接合するために行われる。層移転プロセスは、一般に、平坦化誘電体層と単結晶シリコン層との間に共有結合を与える基板接合プロセスを含む。特定の実施形態では、基板接合プロセスはＳＯＩ基板を利用し、ＳＯＩ基板の様々な層が除去されて単結晶シリコン層が設けられる。
[0096]この方法は、単結晶シリコン層及び平坦化誘電体層を通り抜ける複数のビアを形成することと、複数のビアを通り抜ける複数の電気接続を形成することとをさらに含む。いくつかの実施形態では、複数のビアは、バイアスラインへの電導経路を与える第１の組のビアと、バイアスグリッドへの電導経路を与える第２の組のビアとを含む。一般に、複数の電気接続は、タングステンプラグプロセスなどの従来のビアプラグ形成プロセスを使用して形成されたビアプラグを利用する。他の実施形態では、複数の電気接続は、ビアの内壁の中又は上に堆積される共形の金属層を利用する。特定の実施形態では、共形の金属層は複合Ｔｉ／Ａｌ層である。
[0097]さらに、この方法は基板に結合されたヒンジを形成することを含む。フォトリソグラフィパターン化及びエッチングプロセスはいくつかの実施形態でヒンジを形成するために使用される。ヒンジに結合された平坦化材料層はいくつかの実施形態ではフォトレジストから形成され、キャビティは平坦化材料層中に形成される。キャビティの断面プロファイルは一般にテーパー状であり、キャビティの底部よりもキャビティの最上部の面積が大きい。そのようなテーパー状キャビティを利用して、ＰＶＤプロセスは後の堆積プロセスにおいて連続的材料の層を与える。ミラー柱及びミラー板を含むミラー構造は、キャビティの少なくとも一部を充填することによって形成される。ミラー構造は、フォトレジスト層を除去するための酸素プラズマ灰化プロセスを一般に使用して、平坦化材料層を除去することによって開放される。
[0098]いくつかの実施形態によれば、ミラー構造はシリコン材料又はシリコンと他の材料との複合物を使用して形成される。特に、アモルファスシリコン層は、ミラー柱及びミラー板を形成するために１５０℃未満の温度で堆積及び平坦化される。他の実施形態では、ミラー構造は、ポリシリコン、シリコン／Ａｌ合金などのシリコン／金属合金、これらの材料の組合せなどを使用して製作される。任意選択の製作プロセスとして、ミラー構造に結合されたミラー被覆層、例えばＴｉ／Ａｌ層が形成され、ディスプレイ用途で望ましいミラー構造の反射率が増加される。
[0099]図４Ａ〜４Ｆは、図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。図４Ａを参照すると、下部電極１１２及びバイアス層１１０がマスク層４１０として示される。下部電極とバイアス層との間の横方向間隙部がこれらの層の間の電気的分離に与える。図４Ｂは、図３Ｂに示されるようなバイアスライン１１０の一部に垂直に隣接する位置で酸化物層２２０の一部を開口するために使用されるマスクパターン４２０を示す。本明細書の全体を通してより完全に説明されるように、開口された区域であって図４Ｂに示された平面図に示された区域はミラーランディング構造にバイアス源及びランディング区域を与える。
[0100]図４Ｃは、特定の実施形態におけるビアの横方向位置決めを画定するために使用されるマスクパターン４３０を示す。図３Ｄを参照すると、第１の組のビア２４２ｂはバイアスライン１１０ａに電気接触するために設けられ、第２の組のビア２４２ａはバイアスグリッド１１０ｂに電気接触するために設けられる。当然、ビアの形状及び配置は特定の用途に依存することになる。図４Ｄは、本発明の実施形態においてＡＲ被覆２２４のパターン化で使用されるマスクパターン４３２を示す。ミラー柱を覆うことに加えて、このパターンは後のステップで製作されるミラー板の周辺の周りまで拡がる。
[0101]図４Ｅは、本発明の特定の実施形態においてヒンジの画定及びステップ電極のパターン化で使用されるマスクパターン４４０を示す。単結晶シリコンねじりばねヒンジ１１６及びランディング構造は、図３Ｆに関連して説明されたパターン化ステップ中に上部電極１１８から横方向に分離される。前述のように、本発明のいくつかの実施形態では、多数のリソグラフィステップ及びエッチングステップを利用してねじりばねヒンジ構造及び上部電極１１８が形成される。図４Ｆは、図３Ｈを参照しながら説明されたミラー柱開口３１２を画定するのに使用されるマスクパターン４５０を示し、そのミラー柱開口３１２によりねじりばねヒンジを含む層２４０とミラー柱２０８との間に堆積インターフェイスが設けられる。
[0102]図５は、本発明の実施形態による二重ランディングチップをもつＳＬＭの簡単化された平面図イラストレーションである。下部電極層１１２、シリコン上部電極１１８、及び他の層が例示の目的のために示される。図５に示された実施形態では、ねじりばねヒンジとランディング構造はいくつかのランディングチップ５１０及び５１２を含む。実施形態では、ランディングチップは、ミラーの中央部分の周りに対称的に配置される。ランディングチップがバイアスラインの一部として設けられたミラーランディング区域に接触するとき、活性化位置へのミラーの運動が制止される。ランディングチップの横方向の寸法は、ミラー板の回転角度及びその構造の形状に応じて選択される。代替の実施形態では、付加的なランディングチップが様々な位置に設けられる。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0103]図６は、本発明の実施形態によるランディング柱をもつＳＬＭの簡単化された平面図イラストレーションである。図６に示されるように、１対のランディング柱６１０がねじりばねヒンジの一方の側に配置され、第２の対のランディング柱６１２がねじりばねヒンジの別の側に配置される。ミラーの活性化時に、様々な組のランディング柱がミラー板の運動を制止し、固定角度の回転を与える。実施形態では、ランディング柱はシリコン上部電極と同じレベル上に形成される。ランディング柱の形状は予め定められた形状であり、高い信頼性と寿命を与えながら静摩擦力を低減する。
[0104]図７Ａは、本発明の実施形態によるシリコンランディングばねをもつＳＬＭの簡単化された断面図を示す。図７Ａに示される断面図は、ランディングばね７１０とバイアスライン上のランディング区域との間の接触を示す。図７Ｂに示された簡単化された平面図を参照すると、ランディングばねのチップ７１０の寸法は、ある程度のコンプライアンスと屈曲性が与えられるように狭くされる。当業者には明らかであるように、ランディングばねの屈曲が、ランディング領域にある静摩擦力を打ち消すための復原力を可能にすることになる。当然、チップ７１０の特定の寸法は特定用途に依存することになる。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0105]さらに、本発明の実施形態によって提供されるねじりばねヒンジ設計の代案が図７Ａに示される。緩和された限界寸法制御を用いる、水平ヒンジ７２０ａ又は垂直ヒンジ７２０ｂなどのヒンジ設計の変形が本発明の実施形態によって提供される。隠しヒンジ設計を使用することによって、従来のヒンジ設計と比較してヒンジの有用な形状及び大きさが非常に多くなる。したがって、所望の撓み性及び剛性を与えるようにヒンジを設計するための大きな設計ウィンドが本発明の実施形態によって提供される。ＳＬＭの静摩擦力の低減のための可撓性ランディングばねチップの適用についてさらなる説明が、２００６年４月１日に発行され、本願と同一譲受人に譲渡され、全ての目的で参照として本明細書に組み込まれる米国特許第７０２６６９５号明細書に提供されている。
[0106]図８は、本発明の特定の実施形態によるＳＬＭを示す。前述のように、ＡＲ被覆は本発明のいくつかの実施形態では任意選択である。図８に示されたＳＬＭ設計では、ＡＲ被覆はバイアスグリッド１１０ｂ上の領域８１０に施されない。前の設計と比較して付加的な構造の除去も示されている。いくつかの実施形態によれば、これらの構造の除去により、機械的干渉と、システムコントラストを低減させることがある迷光反射との可能性が低減する。さらなる他の実施形態では、様々な構造が除去され、ＡＲ被覆が例えばバイアスグリッド１１０ｂ上に形成される。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0107]図９は、本発明の実施形態によるシリコンミラー板電極をもつＳＬＭの簡単化された断面図を示す。図９に示されるように、単結晶シリコン層９１０がランディング構造及び電極の両方として使用される。層９１０の外側部分によって画定されたランディング構造は、本発明の実施形態によるバイアスラインに接触する。電極として層９１０を使用すると、ミラー板が導電性でない設計が可能になる。いくつかの実施形態では、図９に示された設計により、バイアスラインから電極までの距離を減少させることによってＳＬＭの動作電圧が低減することになる。
[0108]図１０Ａ〜１０Ｄは、本発明の代替の実施形態に従って電気接触部をもつＳＬＭを製作するためのプロセスフローの簡単化された断面図を示す。図１０Ａに示されるように、アモルファスシリコン層２１０の一部１０１０が除去される。実施形態では、アモルファスシリコン層はマスクされ、シリコンエッチングプロセスを使用してエッチングされ、導電層である単結晶シリコンヒンジが露出される。以下でより完全に説明されるように、開口１０１０は、単結晶シリコンヒンジと後で堆積される層との間の電導用経路を与える。
[0109]図１０Ｂは、本発明の実施形態による反射導電層の形成を示す。図示のように、ミラー柱及びミラー板の部分に複合チタンシード層及びアルミニウム反射層２１２の堆積が行われる。当業者には明らかであるように、単結晶シリコンヒンジと複合Ｔｉ／Ａｌ層（又はＴｉＮ／Ｔｉ層）との間のインターフェイスの電気接触がヒンジの中央部分で与えられる。いくつかの実施形態では、前述のものと同様の金属ＰＶＤプロセスを利用して図１０Ｂに示すような共形の層２１２が形成される。図１０Ｃは、本発明の実施形態によるミラー開放プロセスを示す。図１０Ｃに示されるように、アモルファスシリコンミラー層２１０及び反射／導電層２１２はパターン化及びエッチングされ、図示のミラー構造が形成される。参照番号１０２０によって示されるように、単結晶シリコンヒンジと反射／導電層との間の電気接触が与えられる。前述の場合と同様に、図１０Ａ及び１０Ｂに示された犠牲材料はミラー解放プロセス中に除去される。
[0110]図１０Ｄによって示される代替の実施形態では、導電反射層１０３０がアモルファスシリコン層２１０の堆積よりも前に形成される。図３Ｈ及び３Ｉを参照すると、層１０３０のＰＶＤ形成は、開口３１２の開口の後で及びアモルファスシリコン層２１０の堆積よりも前に行うことができ、そのためにプロセスフローに金属堆積プロセスが挿入される。いくつかの実施形態では、複合Ｔｉ／Ａｌ金属層が前述のように形成される。アモルファスシリコン層２１０が前述のように形成され、さらには上部金属層２１２も形成される。電気接触は単結晶シリコンヒンジと層１０３０との間の接触によって与えられる。したがって、電導性機能及び光反射機能は共に層１０３０及び２１２によって行われる。当業者には明らかであるように、前の処理ステップの多くを利用してミラー解放プロセスを含めて図１０Ｄに示された構造を製作することができる。図１０Ｄに示された実施形態では、下部金属層１０３０はミラー電極として働き、動作電圧を低減し、他の利点を与える。
[0111]図１１は、本発明の実施形態によるシリコン／Ａｌ合金ミラーの簡単化された断面図を示す。図１１に示されるように、アモルファスシリコンミラー層は、導電性と反射性の両方であるシリコン／Ａｌ合金層１１１０によって代わられる。図３Ｉ及び３Ｊを参照すると、シリコン／Ａｌ合金ミラー層１１１０はこれらの図に示された層の代わりに製作される。当業者には明らかであるように、前の処理ステップの多くを利用してミラー解放プロセスを含めて図１１に示された構造を製作することができる。
[0112]図１２Ａ〜１２Ｄは、本発明の実施形態に従って平坦なアモルファスシリコンミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図を示す。単に例として、図１２Ａ〜１２Ｂに示されたプロセスを使用して図３Ｉに示されたプロセスの変形を行うことができる。図１２Ａに示されるように、アモルファスシリコン層１２１０は、前の処理ステップ（例えば図３Ｈに示されたプロセス）で形成された犠牲材料３１０上に堆積される。実施形態では、ＰＶＤプロセスを使用してねじりばねヒンジの上の領域３１２を充填するのに十分な厚さのアモルファスシリコン層が形成される。堆積条件に応じて、非平坦の形体が層１２１０の上部表面に現れることがある。
[0113]図１２Ｂに、平坦化プロセスが示され、平坦な表面１２２０が形成される。本発明の実施形態によれば、研磨又はＣＭＰプロセスを利用して前に堆積されたアモルファスシリコン層が平坦化される。複合反射層２１２、例えばＴｉ／Ａｌの形成が図１２Ｃに示され、ミラー解放プロセスが図１２Ｄに示される。図１２Ｄに示されたものなどの本発明の実施形態を利用して、高い光学品質によって特徴づけられるＳＬＭが提供される。ミラーの平坦な上部表面は、この例では、図３Ｌに示されたミラーと比較して、いくつかある光学品質の中で高い充填率及び低減された散乱を可能にする。当業者はそのような設計によって与えられる利点を認識するであろう。
[0114]図１３Ａ〜１３Ｅは、本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図を示す。図１３Ａに示されるように、開口１０１０がアモルファスシリコン層２１０中に形成され、ヒンジと後で堆積される層との間の電気接触を与える。タングステン堆積プロセスが図１３Ｂに示され、ヒンジの上の間隙部を充填し、先に図示及び説明したように開口１０１０を通してタングステン層１３１０とヒンジとの間の電気接触を与える。タングステン層１３１０の上部表面は平坦であるように示されているが、これは本発明によって必要とされない。以下で説明されるように、タングステン層１３１０を平坦化にするために平坦化プロセスがいくつかの実施形態で利用される。
[0115]図１３Ｃは、アモルファスシリコン層２１０の上部表面と位置合わせされたレベルまでタングステン厚さを減少させるタングステンＣＭＰ／エッチバックプロセスを示す。当業者には明らかであるように、タングステン堆積及び平坦化プロセスはビアプラグ適用分野で広く使用されている。本発明のいくつかの実施形態はこれらのプロセスを利用する。複合反射層２１２、例えばＴｉ／Ａｌの形成が図１３Ｄに示され、ミラー解放プロセスが図１３Ｅに示される。図１３Ｅに示されたものなどの本発明の実施形態を利用して、高い光学品質によって特徴づけられるＳＬＭが図１２Ａ〜１２Ｄに関連して説明されたものと同様に提供される。ミラーの平坦な表面はいくつかある光学品質の中で高い充填率を可能にする。さらに、反射層とヒンジとの間の電気接触は、開口１０１０を充填するタングステンプラグを介して与えられる。当業者はそのような設計によって与えられる利点を認識するであろう。
[0116]図１４Ａ〜１４Ｂは本発明の実施形態に従って低温塗布ガラス（ＳＯＧ）ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図を示す。図１４Ａに示されるように、低温ＳＯＧ層１４１０が形成され、前述のように形成される犠牲材料３１０間の間隙部３１２が充填される。低温ＳＯＧ層１４１０の最上部への反射層２１２の形成並びにミラー解放プロセスが図１４Ｂに示される。ＳＯＧプロセスを利用して、本発明の実施形態は間隙部３１２を充填し、少ない処理ステップで平坦なミラー表面を形成する。一般に、バイアス及び他の電気接触部が前述のように形成される。
[0117]図１５は、本発明の実施形態に従って光偏向デバイスを製作するプロセスを示す簡単化されたフロー図である。この方法は基板を供給すること（１５１０）と、基板上に平坦化誘電体層を形成すること（１５１２）とを含む。実施形態では、基板はいくつかの電極及び関連する電極駆動部を含む。単に例として、基板は、集積化された電極、メモリバッファ、映像信号を処理するためのビデオディスプレイコントローラ、及びパルス幅変調アレイを備えたＣＭＯＳ基板である。偏向デバイスとしてマイクロミラーのアレイを制御するのに好適な他の構成要素が他の実施形態によって提供される。当業者なら多くの変形、変更、及び代案を認識するであろう。
[0118]特定の実施形態では、平坦化誘電体層を形成することが、ＨＤＰプロセスを使用して酸化物層を堆積させることと、堆積された酸化物層をＣＭＰプロセスを使用して平坦化することとを含む。酸化物層の形成及び平坦化は、例えばアルミニウム接触部を溶かすことによるＣＭＯＳ基板の損傷が生じない温度で行われる。このように、低温プロセスが本明細書で説明された処理ステップで利用される。
[0119]この方法は、平坦化誘電体層中にキャビティを形成すること（１５１４）と、単結晶シリコン層を平坦化誘電体層に接合するために層移転プロセスを行うこと（１５１６）と、単結晶シリコン層及び平坦化誘電体層を通り抜ける複数のビアを形成すること（１５１８）と、複数のビアを通り抜ける複数の電気接続を形成すること（１５２０）とをさらに含む。特定の実施形態では、複数のビアは、バイアスラインへの電導経路を与える第１の組のビアと、バイアスグリッドへの電導経路を与える第２の組のビアとを含む。したがって、多数の別個の電導経路がビアによって設けられる。複数の電気接続は、ビアプラグ、又は単結晶シリコン層上及びビア内に堆積される共形の金属層のいずれかを含む。単に例として、共形の金属層は、ビアステップ被覆と、バイアスレベルと単結晶シリコン層との間の電気接続性とを可能にする複合Ｔｉ／Ａｌ層とすることができる。
[0120]この方法は、基板に結合されたヒンジを形成すること（１５２２）と、ヒンジに結合された平坦化材料層を形成すること（１５２４）と、平坦化材料層中にキャビティを形成すること（１５２６）とをさらに含む。特定の実施形態では、この方法は、パターン化によって上部電極を形成することと、単結晶シリコン層の一部を除去することとを含む。ヒンジ及び上部電極の形成は、同時に又は２つの別個の処理ステップで行うことができる。２つの処理ステップが利用される実施形態では、異なる限界寸法値によって特徴づけられる異なるリソグラフィプロセスを利用して、例えば、上部電極の画定のために使用される解像度よりも高い解像度のリソグラフィプロセスでヒンジを画定することができる。平坦化材料層はいくつかの実施形態ではフォトレジストを含み、それは下にある層を埋め込み、よく知られたフォトレジスト除去プロセス及び器具を使用して後の処理中に除去される。
[0121]この方法は、シリコン材料を含むミラー構造を形成すること（１５２８）と、ミラー被覆層を形成すること（１５３０）と、ミラー構造を開放すること（１５３２）とをさらに含む。ミラー構造の形成は、１５０℃未満の温度で行われるプロセスを使用してアモルファスシリコンミラー層を堆積させ平坦化することを含むことができる。特定の実施形態では、ミラー被覆層は複合Ｔｉ／Ａｌ層を含み、シリコンミラー層はＯ２プラズマ灰化プロセスを使用して開放される。
[0122]前述のステップのシーケンスは、本発明の実施形態によるＳＬＭなどの光偏向デバイスを製作する方法を提供する。図示のように、この方法は移動可能なマイクロミラー構造を形成する方法を含むステップの組合せを使用する。本明細書の特許請求の範囲から逸脱することなく、ステップが加えられ、１つ又は複数のステップが除かれ、又は１つ若しくは複数のステップが異なるシーケンスで行われる他の代案も提供することができる。本方法のさらなる詳細は本明細書の全体を通して見いだすことができる。
[0123]本明細書で説明された例及び実施形態は例示的目的だけのものであり、それに照らした様々な変更又は改変が当業者に示唆され、本出願の趣旨及び範囲並びに添付の特許請求の範囲の中に含まれるべきであることも理解されよう。
本発明の実施形態によるＳＬＭのアレイの簡単化された切取り斜視図である。 本発明の実施形態によるディスプレイシステムの簡単化された概略図である。 本発明の実施形態によるＳＬＭ用の高充填率ミラーの簡単化された断面図である。 本発明の実施形態によるＳＬＭ用の高充填率ミラーの簡単化された断面図である。 本発明の実施形態によるＳＬＭ用の高充填率ミラーの簡単化された断面図である。 本発明の実施形態によるＳＬＭの層の簡単化された平面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従ってＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 図３Ａ〜３Ｌに示されたプロセスフローを使用して製作されたＳＬＭのいくつかの層の簡単化された平面図である。 本発明の実施形態による二重ランディングチップをもつＳＬＭの簡単化された平面図イラストレーションである。 本発明の実施形態によるランディング柱をもつＳＬＭの簡単化された平面図イラストレーションである。 本発明の実施形態によるシリコンランディングばねをもつＳＬＭの簡単化された断面図である。 本発明の実施形態によるシリコンランディングばねをもつＳＬＭの簡単化された平面図イラストレーションである。 本発明の特定の実施形態によるＳＬＭを示す図である。 本発明の実施形態によるシリコンミラー板電極をもつＳＬＭの簡単化された断面図である。 本発明の代替の実施形態に従って電気接触部をもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の代替の実施形態に従って電気接触部をもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の代替の実施形態に従って電気接触部をもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の代替の実施形態に従って電気接触部をもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態によるシリコン／Ａｌ合金ミラーの簡単化された断面図である。 本発明の実施形態に従って平坦なアモルファスシリコンミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦なアモルファスシリコンミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦なアモルファスシリコンミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦なアモルファスシリコンミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って平坦な複合ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って低温塗布ガラス（ＳＯＧ）ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って低温塗布ガラス（ＳＯＧ）ミラーをもつＳＬＭを製作するためのプロセスフローの簡単化された断面図である。 本発明の実施形態に従って光偏向デバイスを製作するプロセスを示す簡単化されたフロー図である。

Claims (18)

  1. 光源と、
    前記光源に光学的に結合され、照明経路に沿って照明ビームを供給するように構成された第１の光学系と、
    前記照明経路に配置された空間光変調器と、
    前記空間光変調器に光学的に結合され、画像を映写面上に投写するように構成された第２の光学系と
    を具備するディスプレイシステムであって、
    前記空間光変調器が、
    複数の電極デバイスを含む半導体基板と、
    前記半導体基板に結合され、シリコン材料を含むヒンジ構造と、
    前記ヒンジ構造に結合され、前記半導体基板から所定の距離まで延びるミラー柱と、
    前記ミラー柱に結合され、前記複数の電極デバイスの上にあるミラー板と
    を備える、ディスプレイシステム。
  2. 前記光源が複数の原色を含む、請求項１に記載のディスプレイシステム。
  3. 前記空間光変調器が、画素の多次元アレイを形成するように配置された複数のマイクロミラーを備える、請求項１に記載のディスプレイシステム。
  4. 前記画素の多次元アレイが１９２０×１０８０までの画素を備える、請求項３に記載のディスプレイシステム。
  5. 前記画素の多次元アレイが１９２０×１０８０よりも多い画素を備える、請求項３に記載のディスプレイシステム。
  6. 前記ヒンジ構造の前記シリコン材料が単結晶シリコンを含む、請求項１に記載のディスプレイシステム。
  7. 前記ミラー柱が前記ヒンジ構造の劈開面に結合される、請求項１に記載のディスプレイシステム。
  8. 前記ヒンジ構造の前記劈開面が水素イオン注入ラインと同一平面にある、請求項７に記載のディスプレイシステム。
  9. 照明ビームを供給するように構成された光源と、
    第１の偏向角と第２の偏向角との間で制御可能に偏向可能な複数のマイクロミラーを含む空間光変調器と、
    前記照明ビームを前記空間光変調器に導くように構成された照明光学部と、
    前記第１の偏向角に沿う投写経路に設けられ、前記画像を映写面上に投写するように構成された光学部と、
    前記第２の偏向角に沿う光ダンプ経路に設けられ、前記光ダンプ経路に沿って伝搬する光の強度を低減するように構成された光学部と
    を具備する投写型ディスプレイシステムであって、
    前記複数のマイクロミラーの各マイクロミラーが画像の画素に関係し、前記各マイクロミラーが、
    支持基板上に設けられた１つ又は複数の電極と、
    前記支持基板に結合され、シリコン材料を含むヒンジデバイスと、
    前記ヒンジデバイスに結合され、前記支持基板から遠ざかって延びるミラー柱と、
    前記ミラー柱に結合され、前記１つ又は複数の電極の上にあるミラー板と
    を備える、投写型ディスプレイシステム。
  10. 制御信号を前記空間光変調器に供給するように構成された制御回路をさらに備える、請求項９に記載の投写型ディスプレイシステム。
  11. 前記光源と前記空間光変調器との間に配置されたカラーホイールをさらに備える、請求項９に記載の投写型ディスプレイシステム。
  12. 前記カラーホイールが光パルスの連続列を供給するように作動し、各光パルスが異なる波長によって特徴づけられる、請求項１１に記載の投写型ディスプレイシステム。
  13. 前記複数のマイクロミラーが画素の多次元アレイを形成するように配置される、請求項９に記載の投写型ディスプレイシステム。
  14. 前記画素の多次元アレイが１９２０×１０８０までの画素を備える、請求項１３に記載の投写型ディスプレイシステム。
  15. 前記画素の多次元アレイが１９２０×１０８０よりも多い画素を備える、請求項１３に記載の投写型ディスプレイシステム。
  16. 前記ヒンジデバイスの前記シリコン材料が単結晶シリコンを含む、請求項９に記載の投写型ディスプレイシステム。
  17. 前記ミラー柱が前記ヒンジデバイスの劈開面に結合される、請求項９に記載の投写型ディスプレイシステム。
  18. 前記ヒンジデバイスの前記劈開面が水素イオン注入ラインと同一平面にある、請求項１７に記載の投写型ディスプレイシステム。
JP2008538060A 2005-10-28 2006-10-26 高充填率シリコン空間光変調器を含む投写型ディスプレイシステム Pending JP2009514031A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US73137805P 2005-10-28 2005-10-28
US11/448,537 US7453624B2 (en) 2005-10-28 2006-06-05 Projection display system including a high fill ratio silicon spatial light modulator
PCT/US2006/042243 WO2007053527A2 (en) 2005-10-28 2006-10-26 Projection display system including a high fill ratio silicon spatial light modulator

Publications (1)

Publication Number Publication Date
JP2009514031A true JP2009514031A (ja) 2009-04-02

Family

ID=37995912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008538060A Pending JP2009514031A (ja) 2005-10-28 2006-10-26 高充填率シリコン空間光変調器を含む投写型ディスプレイシステム

Country Status (4)

Country Link
US (2) US7453624B2 (ja)
JP (1) JP2009514031A (ja)
CN (1) CN101923215B (ja)
WO (1) WO2007053527A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027405A1 (ja) * 2011-08-25 2013-02-28 株式会社ニコン 空間光変調素子および露光装置
JP2016035485A (ja) * 2014-08-01 2016-03-17 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2016080748A (ja) * 2014-10-10 2016-05-16 株式会社リコー 画像表示装置
WO2019087751A1 (ja) * 2017-11-06 2019-05-09 ソニー株式会社 プロジェクタ

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7876488B2 (en) * 2003-11-01 2011-01-25 Silicon Quest Kabushiki-Kaisha Mirror device having vertical hinge
US7643195B2 (en) * 2003-11-01 2010-01-05 Silicon Quest Kabushiki-Kaisha Mirror device
US7453624B2 (en) * 2005-10-28 2008-11-18 Miradia Inc. Projection display system including a high fill ratio silicon spatial light modulator
US7675670B2 (en) 2005-10-28 2010-03-09 Miradia Inc. Fabrication of a high fill ratio silicon spatial light modulator
US7430072B2 (en) * 2006-04-12 2008-09-30 Texas Instruments Incorporated System and method for increasing image quality in a display system
US8023172B2 (en) * 2006-08-30 2011-09-20 Silicon Quest Kabushiki-Kaisha Mirror device
US7652813B2 (en) * 2006-08-30 2010-01-26 Silicon Quest Kabushiki-Kaisha Mirror device
US8610986B2 (en) * 2009-04-06 2013-12-17 The Board Of Trustees Of The University Of Illinois Mirror arrays for maskless photolithography and image display
JP6613593B2 (ja) 2015-04-01 2019-12-04 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、および電子機器
CN110720069B (zh) 2017-07-06 2021-12-24 浜松光子学株式会社 光学器件
US11409098B2 (en) 2017-11-21 2022-08-09 Texas Instruments Incorporated Mirror via conductivity for DMD pixel
CN115145016B (zh) * 2018-01-25 2024-01-26 台湾东电化股份有限公司 光学元件驱动机构
CN111538154B (zh) * 2020-04-28 2022-06-03 安徽中科米微电子技术有限公司 静电驱动mems微镜阵列及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5914802A (en) 1997-07-18 1999-06-22 Northrop Grumman Corporation Combined spatial light modulator and phase mask for holographic storage system
US6962419B2 (en) * 1998-09-24 2005-11-08 Reflectivity, Inc Micromirror elements, package for the micromirror elements, and projection system therefor
US6483962B1 (en) * 2000-05-24 2002-11-19 Vlad J. Novotny Optical cross connect switching array system with optical feedback
US7196740B2 (en) 2000-08-30 2007-03-27 Texas Instruments Incorporated Projection TV with improved micromirror array
US7081928B2 (en) * 2001-05-16 2006-07-25 Hewlett-Packard Development Company, L.P. Optical system for full color, video projector using single light valve with plural sub-pixel reflectors
US7209274B2 (en) 2001-06-02 2007-04-24 Capella Photonics, Inc. High fill-factor bulk silicon mirrors
US6900915B2 (en) * 2001-11-14 2005-05-31 Ricoh Company, Ltd. Light deflecting method and apparatus efficiently using a floating mirror
TW521062B (en) * 2002-03-05 2003-02-21 Walsin Lihwa Corp Corner compensation method and structure constructed by the same
US6965468B2 (en) * 2003-07-03 2005-11-15 Reflectivity, Inc Micromirror array having reduced gap between adjacent micromirrors of the micromirror array
US6940096B2 (en) * 2002-04-30 2005-09-06 Intel Corporation Double gate field effect transistor with diamond film
US7034984B2 (en) 2002-06-19 2006-04-25 Miradia Inc. Fabrication of a high fill ratio reflective spatial light modulator with hidden hinge
US6798560B2 (en) * 2002-10-11 2004-09-28 Exajoula, Llc Micromirror systems with open support structures
US7483198B2 (en) * 2003-02-12 2009-01-27 Texas Instruments Incorporated Micromirror device and method for making the same
US7459402B2 (en) * 2003-02-12 2008-12-02 Texas Instruments Incorporated Protection layers in micromirror array devices
US6900922B2 (en) 2003-02-24 2005-05-31 Exajoule, Llc Multi-tilt micromirror systems with concealed hinge structures
US6914711B2 (en) 2003-03-22 2005-07-05 Active Optical Networks, Inc. Spatial light modulator with hidden comb actuator
JP2004354440A (ja) 2003-05-27 2004-12-16 Victor Co Of Japan Ltd 光変調素子及び光変調方法
US7307777B2 (en) 2003-10-23 2007-12-11 Spatial Photonics, Inc. High-resolution spatial light modulation
JP2007510174A (ja) * 2003-10-27 2007-04-19 スペイシャル フォトニックス， インコーポレイテッド 高コントラストの空間光変調器および方法
US7253941B2 (en) * 2003-12-19 2007-08-07 Texas Instruments Incorporated Hinge design for enhanced optical performance for a micro-mirror device
US7265477B2 (en) 2004-01-05 2007-09-04 Chang-Feng Wan Stepping actuator and method of manufacture therefore
US7215459B2 (en) 2004-08-25 2007-05-08 Reflectivity, Inc. Micromirror devices with in-plane deformable hinge
US7172921B2 (en) * 2005-01-03 2007-02-06 Miradia Inc. Method and structure for forming an integrated spatial light modulator
US7184195B2 (en) * 2005-06-15 2007-02-27 Miradia Inc. Method and structure reducing parasitic influences of deflection devices in an integrated spatial light modulator
US7139113B1 (en) 2005-07-29 2006-11-21 Texas Instruments Incorporated Digital micro-mirror device with free standing spring tips and distributed address electrodes
US7522330B2 (en) * 2005-10-28 2009-04-21 Miradia Inc. High fill ratio silicon spatial light modulator
US7675670B2 (en) * 2005-10-28 2010-03-09 Miradia Inc. Fabrication of a high fill ratio silicon spatial light modulator
US7453624B2 (en) * 2005-10-28 2008-11-18 Miradia Inc. Projection display system including a high fill ratio silicon spatial light modulator
US7505195B2 (en) * 2006-05-04 2009-03-17 Miradia Inc. Reflective spatial light modulator with high stiffness torsion spring hinge

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013027405A1 (ja) * 2011-08-25 2013-02-28 株式会社ニコン 空間光変調素子および露光装置
US9389439B2 (en) 2011-08-25 2016-07-12 Nikon Corporation Spatial light modulation element and exposure apparatus
JP2016035485A (ja) * 2014-08-01 2016-03-17 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
US10444493B2 (en) 2014-08-01 2019-10-15 Seiko Epson Corporation Electro-optical device, manufacturing method for electro-optical device, and electronic apparatus
JP2016080748A (ja) * 2014-10-10 2016-05-16 株式会社リコー 画像表示装置
WO2019087751A1 (ja) * 2017-11-06 2019-05-09 ソニー株式会社 プロジェクタ
US11178366B2 (en) 2017-11-06 2021-11-16 Sony Corporation Projector

Also Published As

Publication number Publication date
US20090002805A1 (en) 2009-01-01
CN101923215A (zh) 2010-12-22
US20070097486A1 (en) 2007-05-03
WO2007053527A2 (en) 2007-05-10
US7453624B2 (en) 2008-11-18
WO2007053527A3 (en) 2007-12-27
CN101923215B (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
JP2009514031A (ja) 高充填率シリコン空間光変調器を含む投写型ディスプレイシステム
US7522330B2 (en) High fill ratio silicon spatial light modulator
US8908255B2 (en) Fabrication of a high fill ratio silicon spatial light modulator
US7382519B2 (en) Method and device for fabricating a release structure to facilitate bonding of mirror devices onto a substrate
US7911678B2 (en) Reflective spatial light modulator having dual layer electrodes and method of fabricating same
US7184195B2 (en) Method and structure reducing parasitic influences of deflection devices in an integrated spatial light modulator
US7245416B2 (en) Fabrication of a high fill ratio reflective spatial light modulator with hidden hinge
TWI267667B (en) Fabrication of a reflective spatial light modulator
US8314984B2 (en) Method and system for optical MEMS with flexible landing structures
JP4851443B2 (ja) 微小機械構造体
US7190508B2 (en) Method and structure of patterning landing pad structures for spatial light modulators
JP2009510529A (ja) 高いコントラスト比を有する反射型空間光変調器の製造方法
US7298539B2 (en) Co-planar surface and torsion device mirror structure and method of manufacture for optical displays
TW200525272A (en) Fabrication of a high fill ratio reflective spatial light modulator with hidden hinge
US7502158B2 (en) Method and structure for high fill factor spatial light modulator with integrated spacer layer