JP2009510991A - 同期整流器 - Google Patents

Abstract

開示される実施形態は、電力供給における電力損失を低減する装置及び方法に関する。導通状態で第１の信号（Ｓ２）を基準レベル（接地）へ結合する結合手段（２１４）と、第２の信号（Ｓ３）の周期の一部の継続期間の間に結合手段（２１４）を導通状態とする設置手段（２０２，２０４）と、第２の信号（Ｓ３）の振幅の増大に応答して結合手段（２１４）の導通の継続期間を変更する変更手段（２０６）とが設けられる。

Description

本発明は、概して、電力供給の分野、より具体的に、スイッチモード電力供給における同期整流器の使用に関する。

図１に示されるように、典型的なスイッチモード電力供給装置（ＳＭＰＳ）は、一次側部品１５０及び二次側部品を有する。“ホットサイド”部品とも称される一次側部品は、スイッチモード制御装置１０６と、スイッチモード金属酸化膜半導体（ＭＯＳＦＥＴ）１０８と、ＭＯＳＦＥＴ用ヒートシンク１１０と、電流検知抵抗１１２と、サージ抑制コンデンサ１１４と、一次側巻線１２０及び二次側巻線１１８を有する変圧器１１６と、整流器ダイオード１０２と、フィルタコンデンサ１０４と、光遮断器１２６とを有する。二次側、即ち“コールドサイド”部品は、二次側変圧器巻線１２２及び１２４と、ヒートシンク１３０及び１３８を夫々備えた整流器ダイオード１２８及び１３６と、フィルタコンデンサ１３２及び１３４とを有する。スイッチモード電力供給装置の全体は、調整されない電圧源１００から電源を供給される。制御装置１０６は、駆動信号ＶＤをＭＯＳＦＥＴ１０８へ供給して、変圧器１１６の一次巻線１２０に電流フローを生成する。変圧器１１６の二次巻線１１８は電圧源を提供する。この電圧源は、ダイオード１０２及びコンデンサ１０４の夫々によって整流及びフィルタ処理をされる場合に、供給電圧ＶＤＤを制御装置１０６へ供給する。フィードバック信号ＶＦＢは、整流及びフィルタ処理をされた二次供給＋１２Ｖから生成され、光遮断器１２６を通って制御装置１０６へフィードバックされて、ＭＯＳＦＥＴ１０８のオン及びオフの切替を制御するフィードバックループを構成する。制御装置１０６でのフィードバック信号ＶＦＢと基準値との比較と、フィードバック信号と基準レベルとの間の差に応答するＭＯＳＦＥＴ１０８の導通周期の変化とによって、ＳＭＰＳの動作レベル調整が実現され得る。抵抗１１２は、電流モード制御器１０６への電流フィードバック信号として作用するＭＯＳＦＥＴ１０８を流れる一次電流を検知する。電流モード制御の使用は、過負荷状態の下で過剰な電流がスイッチモード供給から引き込まれることを防ぐ。ダイオード１２８及び１３６によって変圧器１１６の二次巻線１２２及び１２４からの信号を整流することによって、安定化した出力電圧＋６．５及び＋１２Ｖは夫々生成され、コンデンサ１３２及び１３４によってフィルタをかけられる。巻線１２２及び１２４の両端に発生した信号の整流は、接地と供給出力との間で各自の巻線に直列なダイオードによって達成され得る。この記載される典型的なＳＭＰＳでは、ダイオードの１つ１２８は、その陰極がその具体的な供給装置の正の出力へ接続されている状態で配置され、ダイオード１２８の陽極及び陰極の両方を接地から離す。例となる＋１２Ｖ供給装置では、ダイオード１３６は、その陽極が接地へ接続されるように配置される。この例となるスイッチモード供給装置で記載される典型的な整流器では、効率の悪さに関するしばしば大きい原因は、整流器ダイオードの両端での電圧降下である。より高い電力供給では、ダイオードの両端での電圧降下によって引き起こされる効率の悪さは深刻であり、ヒートシンク及び、場合により、例えば強制空冷のような能動的な手段を必要とする。

整流器の効率を改善するために、トランジスタ、通常ＭＯＳＥＴは、ダイオードに取って代わるよう低電圧降下スイッチとして使用され得る。この技術は同期整流と呼ばれている。同期整流は、適切な信号部分が整流されている間にＭＯＳＦＥＴをオン又はオフにするよう同期整流器の駆動制御を必要とする。集積回路制御装置は、しばしば、ＭＯＳＦＥＴの導通を制御するために使用される。例えば、ＳＴマイクロエレクトロニクスＳＴＳ−Ｒ３、又はアナチップＡＰ４３６のような、かかる集積回路は、どちらかと言うと高価であり、付加的な４から８の外部部品を必要とする。かかるＩＣは、しばしば、同期整流器ＭＯＳＦＥＴのオン／オフ制御を決定するクロック発生回路及び他の高度な方法を有する。本発明は、スイッチモード電力供給の低コストの実施を提供するために個別部品（discrete component）を使用することができる、より複雑でない制御回路に関連する。

本発明の技術的範囲と同等の特定態様が、以下に列挙される。しかし、本発明は、以下に列挙されていない様々な態様を包含する。

開示されている実施形態は、当該第１のデバイス、場合によりトランジスタ、が導通にされる場合に第１の信号を基準レベルへ結合するよう構成される第１のデバイスと、前記第１の信号とは位相が異なる第２の信号に応答して、該第２の信号の周期の一部の間に前記第１のデバイスの導通を制御するよう構成される第２のデバイス、場合により微分器又は高域通過フィルタと、前記第２の信号の振幅に応答して、前記第１のデバイスの導通の継続期間を変更するよう構成される検出器とを有する装置に関する。この態様で、前記検出器は、前記第２の信号の振幅の増大に応答して、前記第１のデバイスの導通の継続期間を減ずることができる。

更なる実施形態は、当該結合手段が導通している場合に第１の信号を基準レベルへ結合する結合手段と、第２の信号の周期の一部の継続期間の間に前記結合手段を導通状態とする設置手段と、前記第２の信号の振幅に応答して、前記結合手段の導通の継続期間を変更する変更手段とを有する。

また更なる実施形態は、デバイスの導通によって第１の信号を基準レベルへ結合するステップと、第２の信号を微分するステップと、前記微分された第２の信号に応答して前記デバイスの導通を制御するステップと、前記第２の信号の振幅に応答して前記デバイスの導通の継続期間を変更するステップとを有する方法である。当該方法の変形例は、前記第２の信号の振幅の増大に応答して前記デバイスの導通の継続期間は減ずるステップを有することができる。

以下、添付の図面を参照して、本発明の実施例についてより詳細に説明する。図面中、各図に示される同様の要素には同じ参照符号が付されている。

図２に示される個別制御回路の実施例は、低コストの同期整流器制御装置の必要性を満たす。図２は、電子機器用途で使用される代表的なスイッチモード電力供給装置を示す。一次側回路１５０は、スイッチモード電力供給に特有であり、当該技術において通常の知識を有するものにはよく知られ、先に記載されたものと同様である。スイッチモード変圧器１１６は、複数の二次巻線１２２及び１２４を有し、異なる供給電圧を生成する。ダイオード１２８は、従来の整流器として本システムで使用されている。＋６．５Ｖ供給用のこのハイサイド整流器の使用は、巻線１２２からの信号Ｓ３を整流して、＋６．５Ｖ供給を生成すること及び、ダイオード１２８の陽極にあるＡＣ信号Ｓ３が同期整流器ＭＯＳＦＥＴ２１４を駆動するためのスイッチング制御信号を生成するために利用可能であるようにすることの２つの目的を果たす。ＭＯＳＦＥＴトランジスタは、ＭＯＳＦＥＴの導通時間を制御することによって整流器（同期整流）として使用され得、導通をパルス波形の所望の部分と同期させる。ＭＯＳＦＥＴは、ショットキーダイオードと比べてもより一層低い電圧降下を有しうるので、電力供給の効率は改善され得る。ほとんどの場合に、同期整流が使用される場合は、ダイオードを冷却するために通常は使用される大きなヒートシンクを削除することが可能である。図２に示される例となる実施形態で、ＭＯＳＦＥＴ２１４は、そのソースが二次側接地へ接続された状態で配置されている。この構成は、ＭＯＳＦＥＴ２１４への駆動信号の生成を簡単化する。同期整流器２１４のゲート駆動用の制御電圧は、信号Ｓ３から生成される。パルス信号Ｓ３は、ＭＯＳＦＥＴ２１４のドレインに現れる信号Ｓ２とは極性が逆である。この位相反転は、巻線１２２及び１２４の位相によって決定され、信号Ｓ２がその最大負レベルにある場合に信号Ｓ３の極性がＭＯＳＦＥＴのゲートをオンするために必要とされる位相にあるようにされる。信号Ｓ２がその最大負レベルにある場合のＭＯＳＦＥＴ２１４のドレインからソースへの導通は、信号Ｓ２を接地にクランピングして、＋１２Ｖ出力を生成するよう信号Ｓ２を整流する。制御装置１０６は、信号Ｓ２及びＳ３が可変なデューティサイクルを有することができるように、即ち、信号Ｓ３の正の部分の継続期間がより高いライン電圧では増大するように設計される。結果として、信号Ｓ２がその負のレベルにある場合にのみＭＯＳＦＥＴ２１４が導通することを確実するためにＭＯＳＦＥＴに適切な導通時間を与えるよう、ＭＯＳＦＥＴ２１４でのパルスの継続期間を短くする必要がある。コンデンサ２０２及び抵抗２０４は、信号Ｓ３の波形を微分して、ＭＯＳＦＥＴ２１４のゲートに対する駆動波形を生成する高域通過フィルタを形成する。波形の微分は、ＭＯＳＦＥＴ２１４が、そのドレイン電圧が負であった場合に又はその後にオンし、そのドレイン電圧がハイになった時点で又はその前にオフするように、ＭＯＳＦＥＴ２１４の導通時間を減ずる働きをする。（例えばダイオード１２８のような従来の整流器ダイオードと比較して）低電力のダイオード１３６は、ＭＯＳＦＥＴ２１４のゲート駆動間隔が場合により信号Ｓ２の負の偏位よりも短い継続期間であることに起因してＭＯＳＦＥＴがオンされ得ない間に、信号Ｓ２の負の偏位の間は導通している。ダイオード１３６に関して記載される機能は、また、ＭＯＳＦＥＴ２１４に内在する寄生ダイオードによっても実行され得る。ダイオード２０６及びコンデンサ２０８は信号Ｓ３を整流して、調整されない電圧源１００の値に（及びＡＣライン入力電圧に）比例する負のバイアス電圧を生成する。負のバイアスが増大するにつれ、それは、ＭＯＳＦＥＴ２１４のゲートでの平均電圧を低下させて、ＭＯＳＦＥＴの導通時間を減ずる。抵抗２１０及び２０４によって形成される分圧器は、ダイオード２０６及びコンデンサ２０８によって生成された負のバイアスのスケーリングを行い、ゲート駆動に加えられる所望範囲の負のバイアスを確立する。ＭＯＳＦＥＴ２１４のゲートにある負のバイアスは、高いライン電圧での過度の導通（及び損失増大）を防ぐ。抵抗２００は、ダイオード２０６によって形成される負の供給に電流制限を設ける。抵抗２１２は、ＭＯＳＦＥＴ２１４のゲートへの駆動電圧の立ち上がり時間を減らして、高速スイッチングトランジスタによる放射雑音を最小限とする。

図３に表される波形は、スイッチモードＭＯＳＦＥＴ１１０のドレインでの信号Ｓ１を示す。この電圧は、変圧器１１６の巻線１２０での一次電圧である。図４の上側のトレースは、二次巻線２１４で引き起こされる信号電圧Ｓ２を表す。これは、また、同期整流器ＭＯＳＦＥＴ２１４のドレインでの電圧でもある。図４の下側のトレースは、ＭＯＳＦＥＴ２１４のゲート駆動を表す。ＭＯＳＦＥＴ２１４の導通閾値は、図４でＲ１及びＲ２によって示されるように、おおよそ２．５ボルトから３．０ボルトである。図４の上側のプロットであるドレイン電圧波形に、ゲート駆動信号が導通閾値を通るところの点を投影すると、ＭＯＳＦＥＴ２１４の導通が十分に信号Ｓ２の負の偏位の間隔範囲内にあることが分かる。また、図４のゲート駆動波形から明らかであるように、検出器２０６を通ってＭＯＳＦＥＴ２１４のゲートへ印加される負バイアスの増大が、より高いライン電圧で発生するにつれて、ゲート駆動電圧が導通閾値Ｒ１又はＲ２を上回る時間を低減しうる。

本発明は好ましい実施形態を参照して記載されてきたが、様々な変更が、本発明の精神及び適用範囲を逸脱しない範囲内で行われ得ることは明らかである。

典型的なスイッチモード電力供給装置のブロック図である。 本発明の実施例の回路図である。 主要なスイッチングＭＯＳＦＥＴのドレイン電圧の夫々の波形である。 本発明の実施例における同期整流器ＭＯＳＦＥＴのドレイン電圧及びゲート電圧の夫々の波形を示す。

Claims (22)

1. 当該第１のデバイスが導通にされる場合に第１の信号を基準レベルへ結合するよう構成される第１のデバイスと、
   第２の信号に応答して、該第２の信号の周期の一部の間に前記第１のデバイスの導通を制御するよう構成される第２のデバイスと、
   前記第２の信号の振幅に応答して、前記第１のデバイスの導通の継続期間を変更するよう構成される検出器とを有する装置。
2. 前記検出器は、前記第２の信号の振幅の増大に応答して、前記第１のデバイスの導通の継続期間を減ずる、請求項１記載の装置。
3. 前記第１のデバイスはトランジスタである、請求項１記載の装置。
4. 前記トランジスタは金属酸化膜半導体である、請求項３記載の装置。
5. 前記第２のデバイスは微分器である、請求項１記載の装置。
6. 前記微分器は高域通過フィルタを有する、請求項５記載の装置。
7. 前記高域通過フィルタはコンデンサ及び抵抗を有する、請求項６記載の装置。
8. 前記第１の信号は、前記第２の信号とは位相が異なる、請求項１記載の装置。
9. 前記第１の信号は、前記第２の信号とは位相が逆である、請求項８記載の装置。
10. 前記検出器は、前記第２の信号の負のピーク値に応答する、請求項１記載の装置。
11. 前記検出器はダイオードを有する、請求項１０記載の装置。
12. デバイスの導通によって第１の信号を基準レベルへ結合するステップと、
    第２の信号を微分するステップと、
    前記微分された第２の信号に応答して前記デバイスの導通を制御するステップと、
    前記第２の信号の振幅に応答して前記デバイスの導通の継続期間を変更するステップとを有する方法。
13. 前記導通の継続期間は、前記第２の信号の振幅の増大に応答して減じられる、請求項１２記載の方法。
14. 前記デバイスはトランジスタを有する、請求項１２記載の方法。
15. 第１の信号の第１の発生源及び前記第１の信号とは位相が異なる第２の信号の第２の発生源と、
    第１の主電流導通端子及び第２の主電流導通端子及び導通制御端子を有し、前記第１の主電流導通端子は前記第１の信号へ接続され、前記第２の主電流導通端子は基準レベルへ接続されるトランジスタと、
    前記第２の信号へ接続される第１の端子及び前記導通制御端子へ接続される第２の端子を有するコンデンサと、
    前記導通制御端子へ接続される第１の端子及び前記基準レベルへ接続される第２の端子を有する抵抗と、
    前記第２の信号へ接続される陰極及び前記導通制御端子へ接続される陽極を有するダイオードとを有する装置。
16. 前記第１の発生源及び前記第２の発生源はスイッチモード変圧器の巻線である、請求項１５記載の装置。
17. 前記トランジスタは金属酸化膜半導体である、請求項１５記載の装置。
18. 当該結合手段が導通している場合に第１の信号を基準レベルへ結合する結合手段と、
    第２の信号の周期の一部の継続期間の間に前記結合手段を導通状態とする設置手段と、
    前記第２の信号の振幅に応答して、前記結合手段の導通の継続期間を変更する変更手段とを有する装置。
19. 前記結合手段はトランジスタを有する、請求項１８記載の装置。
20. 前記設置手段は微分器である、請求項１８記載の装置。
21. 前記微分器は高域通過フィルタを有する、請求項２０記載の装置。
22. 前記変更手段は、前記第２の信号の振幅の増大に応答して、前記結合手段の導通の継続期間を減ずる、請求項１８記載の装置。

Images