JP2009505845A - 導電性コーディングされた側壁を有するナノ転写印刷スタンプを使用する方法 - Google Patents

導電性コーディングされた側壁を有するナノ転写印刷スタンプを使用する方法 Download PDF

Info

Publication number
JP2009505845A
JP2009505845A JP2008526161A JP2008526161A JP2009505845A JP 2009505845 A JP2009505845 A JP 2009505845A JP 2008526161 A JP2008526161 A JP 2008526161A JP 2008526161 A JP2008526161 A JP 2008526161A JP 2009505845 A JP2009505845 A JP 2009505845A
Authority
JP
Japan
Prior art keywords
substrate
conductive
film
semiconductive
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008526161A
Other languages
English (en)
Inventor
ティンビン ツァオ,
チャオビン スー,
アダム ウィンクルマン,
ジョージ ホワイトサイズ,
Original Assignee
プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ filed Critical プレジデント・アンド・フエローズ・オブ・ハーバード・カレツジ
Publication of JP2009505845A publication Critical patent/JP2009505845A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/20Metallic material, boron or silicon on organic substrates
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0005Separation of the coating from the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58After-treatment
    • C23C14/5873Removal of material
    • C23C14/588Removal of material by mechanical treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/48Biological material, e.g. blood, urine; Haemocytometers
    • G01N33/483Physical analysis of biological material
    • G01N33/487Physical analysis of biological material of liquid biological material
    • G01N33/48707Physical analysis of biological material of liquid biological material by electrical means
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

ナノ転写印刷法の既知の方法は、厚さ10nm未満の金属層(40)でコーティングしたスタンプ(10)を使用して、スタンプ(10)の凸部(25)から第二の表面(45)へ層(40)を転写する。本発明によれば、スタンプ(10)の側壁(35)および凹部(30)の残りの層は、材料(60)の層(65)への電荷印刷(charge print)に使用するか、または化学的測定および生物学的測定における電極として使用することができる。

Description

本発明は、導電性膜および/または半導電性膜を生成する方法および装置、より具体的には、ナノスケール特徴を有する導電性膜および/または半導電性膜を生成する方法および装置に関するものである。
マイクロ構造およびナノ構造を作製する、特にマイクロスケール機構および/またはナノスケール機構を有する導電性膜および/または半導電性膜を作製する様々な方法が存在する。マイクロおよびナノファブリケーション(フォトリソグラフィおよび電子ビーム描写)に最も一般的に使用される方法には、資本金および運用費が高いこと、露光面積が小さいこと、機構のサイズに関する制限などのいくつかの制限がある。多くの新しい手法は、こうした従来のリソグラフィの現状での限界を回避するように開発されている。これらの手法のいくつかに共通するテーマはサイズ削減である。すなわち、「大きくて作り易い」マスクまたはテンプレートを使用して、元のサイズの何分の一である同様な形状の機構を得ることである。フォトリソグラフィのバリエーションを使用したサイズ削減技術には、位相シフトフォトリソグラフィ、リソグラフ的に規定されたステップエッジにアンダーカットを伴うフォトリソグラフィ、トポグラフィックな機構(topographic features)のエッジでの欠損によって規定される領域での材料の堆積または除去を伴うエッジリソグラフィ、およびサイズ削減フォトリソグラフィが挙げられる。エッジ拡大リソグラフィ(edge−spreading lithography)、すなわちマイクロ接触印刷と制御化学拡散(controlled chemical diffusion)は、メゾスコピックテンプレートも使用してナノメートル機構を生成する非フォトリソグラフ的な手法である。
上述の方法は、マイクロ加工技術およびナノ加工技術において顕著な進歩を示しているが、改善が必要である。
導電性および/または半導電性膜に関連する方法および装置を提供する。
一側面では、本発明は、一連の方法を提供する。一実施態様では、方法は、基板上に厚さ50ナノメートル未満の導電性または半導電性の膜を提供することと、該基板の一部を取り除くことを必要とすることなく、該基板上の該膜の第二の部分を残しながら該膜の第一の部分を取り除くことであって、該膜の第二の部分は、該基板の一部に実質的に平行な50ナノメートル未満の寸法である少なくとも1つの領域を含むことと、該第二の部分と電気接点との間に電気通信を確立することとを含む。
別の実施態様では、方法は、凸部および凹部を有する基板上に導電性または半導電性の膜を提供することと、該膜の第一の部分を、該膜の第二の部分を残しながら凸部から取り除くことと、該第二の部分と電気接点との間に電気通信を確立することとを含む。
別の実施態様では、方法は、基板上に導電性または半導電性の膜を提供することと、該膜の第一の部分を該基板上の膜の第二の部分を残しながら取り除くことであって、該膜の第一の部分を、該膜の第一の部分が選択的に付着する表面に物理的に接触させることを含む、ことと、該第二の部分と電気接点との間に電気通信を確立することとを含む。
別の実施態様では、方法は、コンフォーマブル基板上に導電性または半導電性の膜を提供することと、前記膜の第一の部分を、該基板上の該膜の第二の部分を残しながら取り除くことと、該第二の部分と電気接点との間に電気通信を確立することとを含む。
別の実施態様では、本発明は、一連の物品を提供する。一実施態様では、物品は、側壁を介して少なくとも1つの凹部につながる表面を有する少なくとも1つの凸部を含むコンフォーマルブ基板を含み、該側壁は、該基板の該凸部に略平行な50ナノメートル未満の寸法を有する導電性部分および/または半導電性部分を含み、該凸部の表面は、該側壁の導電性部分および/または半導電性部分を除いて、実質的に非導電性および/または非半導電性である。
別の実施態様では、センサシステムが提供される。該センサシステムは、先行する請求項のうちのいずれかに従ったプロセスにより作製された電極と、該電極が露出する試料領域と、該電極と電気的に通信している電気回路であって、該電極の試料領域内の種との相互作用に応答する、該電極に関連付けられた電気的特性の変化を決定するように構成および配置された電気回路とを備える。
本発明の他の利点および新規な機構は、添付図面を参照して考察すれば、以下の本発明の様々な非限定的な実施態様の詳細な説明から明らかになる。本願明細書および参照により組み込まれる文書とが不一致および/または矛盾を含む場合は、本願明細書が支配的となる。参照により組み込まれる2つ以上の文書が、互いに不一致な開示および/または矛盾する開示を含む場合は、より最近の日付である文書が支配的となる。
非限定的な本発明の実施態様は、添付図面を参照して一例として記載されるものであり、添付図面は概略図であって一定の比率で描画することを意図したものではない。図面中、示される全く同じまたは同様の各構成要素は、一般的に同様の参照符号で表される。明確にするため、図中の全ての構成要素に参照符号を付しておらず、また、当業者が本発明を理解するための実例が不要である場合、本発明の各実施態様の全ての構成要素は示されない。
本発明は、導電性膜および/または半導電性膜を生成する方法および装置に関するものであり、より具体的には、ナノスケール機構を有する導電性膜および/または半導電性膜を生成する方法および装置に関するものである。一実施態様では、導電性または半導電性の膜(例、厚さ50ナノメートル未満の金層)が、基板(例、ポリ(ジメチルシロキサン)(PDMS)スタンプ)に提供される。この基板は、状況に応じて凸部および凹部を有するパターンまたは機構を含むことが可能である。膜の第一の部分は、例えば、膜の第一の部分を、第一の部分が選択的に付着する表面に物理的に接触させるような方法によって、基板から取り除くことが可能である。このプロセスは、基板上に残存する膜の第二の部分を残すことができる。いくつかの実施態様では、第二の部分は、基板の一部に実質的に平行な、すなわち50ナノメートル未満の寸法を有する少なくとも1つの領域を含む。膜の第二の部分を使用して、電気接点との電気通信を確立することが可能である。
好都合に、ナノスケール機構を有する導電性膜および/または半導電性膜は、単一のステップで広い面積(例えば、1cmを超える)にわたって作製することができる。加えて、いくつかの実施態様では、これらの膜は可撓性基板上に形成することが可能である。
本発明の方法および装置は、様々な環境で使用することができる。そのような環境は、以下に詳述するように、広い面積にわたる電荷パターンの転写を含む。別の環境では、化学的および/または生物学的物質(例、細胞)を介した電気通信の確立を含む。
図1は、基板上に導電性膜および/または半導電性膜(例、金属膜)を含む装置10を製作するプロセスの概略図である。図1Aに示される実施態様では、基板15は、凸部25、凹部30、および側壁35を備えた機構20を含む。膜層40(例、金(Au)およびチタン(Ti))は、基板上に堆積して基板の全てまたは一部のみを覆うことができる。
いくつかの実施態様では、装置10上の膜の一部は、取り除くことができる。ある特定の実施態様では、装置10は、膜の一部を基板から取り除くことによって、基板から(例えば、凸部25から)第二の表面へ材料を転写する物品、すなわち「スタンプ」として作用する。本発明の大部分の実施態様では、物品、すなわち「スタンプ」は、材料を表面に転写するのではなく、材料を表面から取り除くように作用する。
図1Bは、第2の表面45と接触させた装置10を示す図である。第二の表面は、装置10と接触することで、膜層を凸部25から第二の表面へ選択的に転写できるように、適切な表面化学特性を有することができる。
一方の表面から他方の表面への材料の転写(表面の選択された部分からの材料の除去)に関する本願明細書における記述では、当業者は、本願明細書の記述とともに、他の材料に対する特定の材料の選択的な接着性に関する技術の一般知識および参考資料に基づいて基板、材料、物品などを選択することができる。
あらゆる好適な方法を使用して、基板から膜の一部を取り除くことができる。除去は、基板表面と第二の表面との間の膜の相対的な接着性に依存することが可能である。例えば、膜は、膜と化学的にまたは物理的に適合する表面に被着することが好ましい場合がある。適合性は、膜と表面との間の界面エネルギを比較的低くすることによって定めることができる。例えば、膜と基板との間の界面エネルギが、膜と第二の表面との間のものよりも大きい場合、すなわち、膜と第二の表面とを接触させたときに、膜は基板から取り除かれ、第二の表面に選択的に付着することが可能である。膜を取り除く方法は、元の基板(すなわち、スタンプ)への膜の弱い接着性、膜が転写する媒体(例、基板または流体)への強い接着性、および/または元の基板によって(すなわち、元の基板がエラストマである場合に)達成されるコンフォーマル接触などの因子を利用することが可能である。ある場合では、膜が転写する媒体は、高エネルギ表面(例えば、帯電した表面)を含む。高エネルギ表面は、その表面自由エネルギを低下させるのにエネルギ的に有利なので、あらゆる好適な材料(例えば、膜)を表面と接触させて表面に付着することが可能である。
一実施態様では、膜の一部を取り除く方法は、例えば、金属膜を溶媒和する流体と基板とを接触させることによって、膜と基板との間の接着性を弱めることを含む。別の実施態様では、膜を取り除く方法は、異なる材料の2つ以上の層の基板上への堆積を含む。例えば、第一の層の膜(例えば、金)は、基板上に堆積され、その後第一の層の上面上に第二の層の膜が続くことが可能である。第一の層は、基板に対して比較的弱い接着性を有することが可能であるが、第二の層の膜に対しては強い接着性を有することが可能である。第二の層の膜を第二の表面に接触させるときに、第二の層は、第一の層の膜の基板に対する接着性よりも、第二の表面に対して比較的強い接着性を有することが可能である。換言すれば、第二の層の膜と第二の表面との間の界面エネルギは、第一の層の膜と基板との間の界面エネルギよりも比較的低くなり得る(すなわち、より適合性があるか、またはエネルギ的により望ましい)。膜の第一の層と第二の層との間に最も強力な接着性が生じた場合、両方の層を基板から第二の表面に転写することが可能であり、これで第一の層は、第二の表面上で膜の最外層を形成する。材料間の相対的な接着性および/または界面エネルギは、既知であるか、またはルーチン実験を使用して、当業者によって決定することが可能である。
ある場合では、膜の一部の除去は、基板の一部を取り除く必要なしに行うことができる。例えば、一実施態様では、膜部分は、例えばかみそりの刃のような鋭利な物によって基板の一部を切断せずに取り除くことができる。他の実施態様では、膜部分は、基板の一部をエッチング(すなわち、化学処理)せずに取り除くことができる。
図1Cは、機構の凸部25から膜を取り除いた後の装置10を示す図である。本実施態様に示されるように、凸部25は、膜の一部を取り除いた後に露出した、基板の材料50を示す。基板から膜(例えば、膜の第一の部分)を取り除いた後に、膜の別の部分(例えば、膜の第二の部分)を基板上に残しておくことが可能である。例えば、側壁35および/または凹部30上に膜層を残しておくことが可能である。膜を選択的に取り除いた後に膜層が残存する基板の部分は、下記に詳述するように、どのように膜層が最初に基板上に堆積されたのかに依存することができる。いくつかの実施態様では、基板上の膜の残存部分(例、膜の第二の部分)は、基板の一部に実質的に平行な寸法を有する領域を含む。例えば、基板の一部が直線状である場合、膜の残存部分は、直線状の少なくとも1つの領域を有することが可能である。また、基板の一部が半円状である場合、膜の残存部分は、半円形上の少なくとも1つの領域を有することが可能である。膜の残存部分は、側壁35と露出した材料50との間に形成されたエッジ55を含むことが可能である。これらのエッジは、基板の特定の凸部に実質的に平行とすることができる。場合により、残存部分は、厚さが100ナノメートル以下、50ナノメートル以下、40ナノメートル以下、30ナノメートル以下、20ナノメートル以下、または10ナノメートル以下の少なくとも1つのセクションを有することができる。場合によっては、膜の残存部分は、厚さが10〜40ナノメートル、20〜40ナノメートル、30〜40ナノメートル、10〜20ナノメートル、または20〜30ナノメートルの少なくとも1つのセクションを有することができる。
好都合に、本発明は、ナノメートル機構を有する導電性および/または半導電性の構造を作製する方法を提供する。例えば、この方法を使用して、厚さ10〜40nmの、垂直にパターン化された金属構造を作製することができる。本発明の方法は、可撓性基板(例えば、ポリマー)上にナノメートル機構を有する構造の形成を可能にすることもできるが、そのプロセスは、従来のフォトリソグラフィ技術を使用して行うには困難な場合がある。
いくつかの実施態様では、電気通信は、膜の残存部分(例えば、第二の部分)と電気接点との間に確立することができる。電気通信を確立する実施例を図1D〜1Eおよび図4に示す。これらの方法は以下に詳述する。
図2は、金属の一部を基板から(すなわち転写印刷を経て)取り除く前(図2A、2C、2Eおよび2G)および後(図2B、2D、2Fおよび2H)の、金属膜コートPDMS基板の一連の走査型電子顕微鏡写真(SEM)画像の図である。線および3種類のポスト(円形、四角、星型)が、基板のいくつかの可能なパターンを示している。転写前に、金属膜は、トポグラフ的にパターン化されたPDMS基板の全表面上に存在した。転写後、金属膜は、側壁および凹部30上に(すなわち、PDMS基板と接触しなかった部分)に残存した。図2A〜2Hに示される実施態様では、PDMSの側壁上の金属膜の厚さは10〜40nmであった。明領域は金属膜40を示し、暗領域は、金属が取り除かれた凸線またはポストの上部から露出した領域50を示す。挿入画は、平均的なポストを表し、金属膜の品質を示すものである。
異なる方法を使用して、基板上に膜40を被着することができる。金属膜を被着する方法の例には、電気めっき、真空蒸着、および熱蒸発が挙げられる。当業者は、導電性膜および/または半導電性膜を基板上に被着する多数の方法を認識している。
基板上の膜は、基板の全てまたは一部を覆うことができる。ある場合には、膜層は、基板を完全に覆うように、すなわち、膜層が連続層になるように被着される。他の場合では、膜層を不連続なものとすることができ、膜の不連続な領域を基板上に備えることが可能である。一実施態様では、すなわち図1Aに示されるように、非平行な材料の堆積を使用して、基板の全表面上に薄膜を形成することができる。別の実施態様では、平行な材料を、基板に略垂直に堆積して不連続な膜を確保することができる。機構の側壁は、意図的に堆積材料の無いままとすることができる。さらに別の実施態様では、膜が基板の特定の部分に堆積されるように、基板に対して、ある角度(例えば、15°以下、30°以下、45°以下、60°以下、75°以下、または90°以下)で材料を被着することができる。膜層の堆積角度は、膜層の連続性に影響を与える場合があるので、膜部分と電気接点との間の電気通信に影響を与え得る。ある場合では、導電性または半導電性の材料は、不連続膜を得るために、基板の上部に配置したマスクを介して堆積することもできる。すなわち、マスク内の開口部によって、材料を基板上に堆積させることができ、一方で、マスクに覆われた基板の部分は堆積材料の無いままとすることが可能である。前記方法は以下に詳述する。好都合に、基板上の膜の不連続な部分は、電子的手段によって個々にアドレス可能とすることができる。
あらゆる好適な導電性材料および/または半導電性材料は、本発明の実施態様により、基板上に膜層を形成することができる。一実施態様では、膜の全てまたは一部は、金属を含むことが可能である。ある場合では、金属膜は、遷移元素を含む。金属には、これに限定されないが、銅(Cu)、プラチナ(Pt)、パラジウム(Pd)、金(Au)、ニッケル(Ni)、インジウム(In)、スズ(Sn)、銀(Ag)、鉛(Pb)、ビスマス(Bi)、カドミウム(Cd)、亜鉛(Zn)、アンチモン(Sb)、クロム(Cr)、およびチタン(Ti)が挙げられる。いくつかの実施態様では、複数層の材料を基板に堆積することができる。ある特定の実施態様では、例えば厚さ約10〜50nmの金の層が最初に基板に適用され、その後に厚さ約2〜5nmのチタンコーティングが施される。当然、導電性のコーティングおよび/または半導電性のコーティングは金属に限定されるものではなく、導電性ポリマーのような他の導電材料を含むことが可能である。別の実施態様では、炭素(C)およびシリコン(Si)のような半導電性材料で、膜の全てまたは一部を構成することが可能である。
膜の層は、基板上で様々な厚さを有することができる。例えば、膜の厚さを、100ナノメートル以下、50ナノメートル以下、40ナノメートル以下、30ナノメートル以下、20ナノメートル以下、または10ナノメートル以下、とすることが可能である。場合によっては、膜の厚さを、10〜40ナノメートル、20〜40ナノメートル、30〜40ナノメートル、10〜20ナノメートル、または20〜30ナノメートルとすることができる。
基板は、凸部および/または凹部によってその中に画定される様々な機構を有する表面を含むことが可能である。場合によっては、基板は、様々な外径寸法を有する機構を含むことが可能である。本発明のいくつかの実施態様によれば、基板は、外形寸法が100ミクロン未満、50ミクロン未満、10ミクロン未満、5ミクロン未満、1ミクロン未満、500ナノメートル未満、250ナノメートル未満、または100ナノメートル未満である少なくとも1つの機構を含むことが可能である。
基板は、線、環、正方形、および不規則形状を含む、1つまたは複数の異なるパターンの機構を含むことが可能である。基板上に残存する(すなわち、膜の第一の部分の除去後の)膜の一部(例、第二の部分)は、基板の一部(例、基板の凸部)に実質的に平行な寸法(例、長さ、幅、または厚さ)を有する少なくとも1つの領域を含むことが可能である。いくつかの実施態様では、膜の第二の部分は、凸機構(または凹機構)の周りに外周部を形成する。膜のパターン(例、形状、間隔、および数)は、基板上の機構のデザインによって操作することができる。
場合によっては、基板は実質的に滑らかであり、すなわち、基板が凸部および/または凹部を含まない場合がある。基板は、平面または湾曲したものとすることが可能であり、特定の実施態様ではコンファーマブルなものとすることができる。実質的に滑らかな基板は、表面全体で化学的および/またはエネルギ的に均一なものとすることが可能である。一実施態様では、膜の部分は、凸部および/または凹部をパターン化した第二の表面と基板とを接触させることによって、実質的に滑らかな表面から取り除くことができる。膜の部分は、基板から第二の面の凸部へ転写することが可能である。別の実施態様では、実質的に滑らかな基板は、膜が堆積される高エネルギ領域および低エネルギ領域を含むことが可能である。実質的に滑らかであり得る基板と第二の表面とを接触させると、膜の部分は、基板の高エネルギ領域から第二の表面上に取り除くことが可能である。当然、高/低エネルギ表面および表面の凸部/凹部との組み合わせにより、膜の部分の除去を容易にすることができる。
基板は、多数の凸領域および/または凹領域を含むことができる。例えば、単一の基板は、5000を超える分離された凸および/または凹領域、10を超える凸および/または凹領域、または10を超える凸および/または凹領域を含むことが可能である。凸および/または凹領域は、基板上に「パターニング領域」を形成することが可能である。いくつかの実施態様では、パターニング領域は、0.5cmより大きいか、1cmより大きいか、2cmより大きいか、または5cmより大きい。パターニング領域は、場合によって、基板のサイズによって規定される場合がある。
表面の凸部および/または凹部を含む機構は、あらゆる個々の機構のアスペクト比が、0.2を超える、0.5を超える、1.0を超える、1.5を超える、または2.0を超えるような方法で作製することができる。アスペクト比は、表面の機構のあらゆる凸部の最小横方向寸法と凹部深さとの比率として定義される。基板内に機構を形成する方法を以下に詳述する。
本発明の一実施態様では、導電性または半導電性の膜の一部(例えば、導電性または半導電性のエッジ)は、例えば導電性または半導電性の膜の一部が電極として作用する場合に、電気接点との電気通信を確立するために用いられ、電気接点は、様々な用途のために、電極の使用を可能にする回路に対して、電気的に接続され、あるいは構成され得る。一実施態様では、電気通信は、導電性または半導電性の膜と電気接点との間に誘電体材料を配置することによって確立される。ある特定の実施態様では、層を介して電位を印加することによって、電荷を誘電体材料内に埋め込むことができる。米国特許公開第2003/0178316号(Jacobs他)には、本発明を用いることができる複数の機構が記述されており、参照により本願明細書に組み込まれる。好都合に、軟質基板(例、PDMSのようなポリマーまたはエラストマポリマー)によって支持される導電性または半導電性の膜は、良好な機械的順応性を有することができ、また、電荷インプリントのための硬質誘電体基板との良好な機械的順応性を有することができる。
図1D〜1Eは、図1A〜1Cにおいて作製された導電性または半導電性の膜(すなわち、電極)から誘電材料に電荷を埋め込むためのプロセスを示す図である。PMMAのようなポリマーに電荷を埋め込むには、装置10は、PMMAの層65(図1D)を含むことができる材料60(例、シリコン)と接触し得る。電位70は、装置10と材料60との間に印加され得る。一実施態様では、20秒間に電極間を通過した電流密度は、最高40μA/mmであった。本手法を使用することで、誘電体材料内の正負両方の電荷パターンは、それぞれpドープおよびnドープシリコンウエハ上に支持することができる。図1Eに示される実施態様では、領域75は、凸部25の上面がPMMA表面と接触した領域である。電荷は、領域75の周辺部、すなわち、装置10の膜部分がPMMA表面と物理的に接触した部分に沿って、PMMA表面に転写することができる。
図3は、図2に示される対応する基板から生じる埋め込まれた電荷のパターンのケルビンプローブフォース顕微鏡写真を示す。図3の左列(A、C、E、およびG)は、金属薄膜で完全にコーティングした基板からのものであり、図3の右列(B、D、F、およびH)は、転写印刷によって金属の上面を取り除いた後に、対応する基板によって生成されたものである。図3B、3F、および3Hに示される実施態様では、静電位の線85の幅は最高で300nmであった。これらの特定の実施態様では、金属膜の10〜40nmの厚さの範囲にわたって、幅は変化しなかった。電荷は、単一の基板によって150回以上印刷されたが、電荷パターンの品質の低下、または基板の外観の劣化を伴わなかった。いくつかの実施態様では、電荷印刷の最初の数サイクルにおいて金属の転写が見られた。この金属は、通常、エッジではなく基板の凸部の上部の平坦部分からのものであり、図1Dに示されるステップでの不完全な転写を反映する。電気マイクロコンタクトプリンティング(eμCP)を使用して、正(図3A、3B、3E、3F、3G、および3H)および負(図3Cおよび3D)の表面電位をパターン化することが可能である。
図3に示される実施態様では、電荷のパターン化に使用される基板をPMMAで形成した。他の実施態様では、パターン化された電荷は、他の高分子誘電体材料(ポリ(スチレン)およびテフロン(登録商標)AFTM)および無機誘電体(例、SiO)内で形成することができる。ある特定の実施態様では、ポリ(スチレン)、テフロン(登録商標)AFTM、およびSiO基板(いずれも厚さ500nm未満である)の、本願明細書に記述される方法を使用した電荷のパターン化を試験し、類似した電荷パターンを得た。
いくつかの実施態様では、電荷パターンを有する誘電体表面を使用して、選択的にナノ粒子(例、ナノ球)を吸着することができる。図4Aおよび4Bは、図3Aおよび3Bの正にパターン化されたPMMA基板に200nmのスルホン酸変性ポリ(スチレン)(PS)球を配置して示した、電荷パターン上のナノ粒子の吸着のSEM画像を示す図である。挿入画は、局部的な粒子アセンブリを示す。小型化パターンによって、1つの粒子の直径分の幅しかない構造が得られる。図4Cおよび4Dは、負にパターン化されたPMMA基板上にアセンブルされた、乾燥した中性の酸化鉄ナノ粒子の暗視野光学像を示す図である。図4Aおよび4Cは、金属転写前に、PDMS基板を使用した電荷パターン上の粒子集合体および分布を示す画像の図であり、図4Bおよび4Dは、金属転写後に、PDMS基板からの電化によってパターン化した基板による図である。
ナノ粒子のパターンの形成は、図4A〜4Dに示されるように、以下のようなプロセスによって行うことができる。正電荷パターンを埋め込んだ表面を使用することで、表面は、ナノ粒子(例えば、200nm、スルホン酸修飾ポリ(スチレン)球)を含むエタノール溶液に浸漬することができる。溶液から取り出して、表面を新しいエタノールで洗浄し、溶媒を蒸発させると、ナノ球は、荷電領域に選択的に付着させることができる。ポリ(スチレン)球は、負の表面電位を有し、正荷電領域へ引き寄せられた。正電荷パターンを埋め込んだpドープシリコンウエハ上のPMMA膜を使用することで、基板は、酸化鉄の中性の乾燥粉末(300〜800nm)に浸漬することができる。窒素ガスは基板上に、余分な粒子を取り除くように通され得る。基板は、非特異的に付着する粒子を取り除くように、ヘキサン中で3〜5秒間超音波振動処理され得る。
本発明の別の実施態様によれば、膜の残存部分(すなわち、第一の部分が基板から取り除かれた後の、膜の第二の部分)は、化学的および/または生物学的環境において電極として使用することができる。例えば、電気通信は、化学的および/または生物学的構成要素を介して、電極と電気接点との間に確立することができる。いくつかの実施態様では、電圧および/または電流は、試料領域内の化学的および/または生物学的構成要素を介して、電極と電気接点の間を通すことができる。
いくつかの実施態様では、細胞(例、哺乳類または微生物の細胞)を電極と電気接点の間に配置することができる。細胞は、下記に詳述するように、電極の上か、または電極を覆う非導電性層の上に直接配置することが可能である。細胞は、電気インパルスおよび信号に反応することが知られている。電極(すなわち、本願明細書に記述される方法を使用して、基板の凸部の側壁に作製されたもの)は、容易にアドレス可能なものとすることができる。例えば、電極は、基板のエッジから、すなわち、導電性および/または半導電性の材料の連続膜を介してアドレス可能なものとすることができる。電気信号(例えば、ACまたはDC)は、電極と電気接点の間に印加することができ、この信号を使用して、非常に狭い領域(例、数ナノメートル幅の電極)にわたって細胞における反応を誘導することができる。電極に隣接して配置した細胞は、ナノ電極から電場を受けることができる。本発明の方法および装置は、例えば、制御可能で局在的な領域における細胞の挙動(例えば、信号伝達)を研究するセンサとして使用することができる。本発明の実施態様は、例えば、複数の凸部および/または凹部上で細胞をパターン化し、これらの領域のそれぞれに電気信号を印加することによって、電気インパルスおよび信号を多数の細胞に同時に誘導できるようにすることもできる。
ある特定の実施態様では、細胞は、基板上の2つの導電性膜および/または半導電性領域の間に配置することができ、交流(均一または不均一)をこれらの領域の間に印加することができる。交流によって作り出される電場を使用して、細胞表面の受容体の再分布、電極の分極による細胞反発、細胞膜の脱分極、膜透過性の変更、ニューロン内の電気信号の伝導の変更などの細胞応答を誘導することができる。また、本発明の実施態様を使用して、細胞間の通信(例、隣接したニューロン間の電気通信)の研究、および分子および細胞の物理的特性(例、細胞単層の抵抗)を精査することもできる。別の実施態様では、トレーサ粒子(例、磁性粒子)を細胞の表面または細胞内に存在させることが可能である。細胞表面および細胞の内部構造の研究に使用することができるこれらの粒子は、電気信号の作用を受けることができる。ある場合では、磁性ナノ粒子は、ナノ電極を通過する電流によって生成される磁力に反応することができる。電極と電気接点との間の電気通信を調整することによって、これらの粒子は、作用を受けることができ、また、細胞の領域の活性化および/または細胞内の特定の活性または構成要素の検出に使用することができる。
いくつかの実施態様では、導電性または半導電性の材料は、基板上に配置されたマスクを介して被着することができる。本方法は、図5A〜5Fに示される実施態様に示されるように、不連続膜の形成に用いることができる。図5Aは、凸部25、凹部30、および側壁35を備えた機構20を含む、基板15を示す図である。マスク47は、開口領域48と、閉口領域49とを含み、基板15に隣接して配置することができる(図5B)。膜層40は、導電性または半導電性の材料で構成され、基板上に、マスクの開口領域に露出された基板の一部を覆うように堆積され得る(図5C)。必要に応じて、2つ以上の膜層が、多層膜を形成するようにマスクを介して堆積され得る。膜の部分は、上述の種々の方法を使用して図5Cの基板から取り除いて、図5Dに示される実施態様を得ることができる。図5Dは、露出領域50(例、膜の部分が取り除かれた領域)と、導電性または半導電性のエッジ56とを示す図である。
異なる導電性または半導電性の材料の不連続領域は、図5B〜5Dに示されたステップを繰り返すことによって、単一の基板上にパターン化することができる。材料の異なる膜のパターン化は、同じマスクを使用する(すなわち、基板上にマスクを再配向する)ことによって、または異なるパターンを有するマスクを使用することによって行うことができる。異なる材料の膜を有する基板は、例えば、単一の基板上に電気的特性が異なる不連続領域を有することが望ましい場合に作成することが可能である。
特定の実施態様では、導電性または半導電性の膜の一部を基板から取り除いた後に、1つ以上の非導電性材料の層を基板上に形成することができる。例えば、図5Eに示されるように、材料80の非導電性層は、例えば、基板15上にスピンコートまたは熱蒸着することによって、基板15上に形成することが可能である。図5Eは、基板を覆い、基板の凹部30を充填する非導電性層80を示す図である。なお、他の実施態様では、基板上に形成される1つ以上の層は、基板を不完全に覆うことが可能である。例えば、一実施態様では、凸部25の頂部だけを非導電性材料で覆うことが可能である。
非導電性材料による凹部の充填は、電気的な膜(すなわち電極)を組み込んだ実質的に平坦な基板の形成に有用となり得る。このような実施態様は、例えば、加熱要素(例、マイクロ流体アプリケーションにおける基板用)、または細胞を堆積するための基板として使用することができる。ある場合では、電気通信は、非導電性層に隣接して配置された物体(例えば、化学的および/または生物学的構成要素)を介して、電極と電気接点との間に確立することができる。例えば、図5Fに示されるように、セル90および92は、電極として作用し得る導電性または準導電性のエッジ56上の非導電性層80に隣接させて配置することができる。電気通信は、電極と電気接点との間に確立することができる。例えば、図5Fに示されるように、電圧および/または電流は、セル90を経てエッジ56−Aおよび56−Bとの間に印加することができる。本実施態様では、電気信号は、非導電性層80も通過する。当業者は、例えば非導電性層80が作製される材料および層の厚さを選択することによって、非導電性層80を介した電気通信の量を容易に制御することができる。
ある場合では、本発明の実施態様は、マイクロ流体アプリケーションに使用することができる。例えば、一実施態様では、1つ以上のマイクロ流体チャネルを基板内に形成することができ、また、導電性または半導電性の膜を基板の表面上(すなわち、チャネルを含む表面)に堆積することができる。あるいは、マスクは、導電性または半導電性の膜を堆積する前に、基板上に配置することが可能である。膜の第一の部分は、(例えば、第一の部分を別の表面上に転写することによって)基板から取り除いて、基板上に第二の部分を残すことができる。膜の第二の部分は、例えば、チャネルのトラフ内に存在させることができる。チャネルの部分を覆うためにマスクを使用した場合、膜の不連続部分をそのチャネル内にパターン化することが可能である。いくつかの実施態様では、膜の不連続部分を使用して、(すなわち、電気泳動のようなアプリケーションに対して)マイクロ流体チャネル内に電気通信を確立することができ、これらの不連続部分は、必要に応じて個々にアドレス可能である。他の実施形態では、マイクロ流体内の膜の不連続部分は、化学的分析および/または生物学的分析のようなアプリケーションに使用され得る化学化合物をパターン化(例、自己組織化単層を形成)するために用いられ得る。
いくつかの実施態様では、可撓性の(すなわち、軟質)基板上に導電性膜および/または半導電性膜を形成することは好都合である。例えば、可撓性基板上の導電膜は可撓性回路アセンブリとして使用することができる。様々な異なる材料が、導電性および/または半導電性の膜の基板としての使用に好適となり得る。一実施態様によれば、基板は、ポリマー材料で形成される。基板の製造に好適なポリマー材料は、線型または分岐型バックボーンを有することが可能であり、また、特定のポリマーおよび基板に求められる成形性の程度に基づいて、高度または低度の架橋(または、代替的に非架橋)を有することが可能である。様々なポリマー材料は、当該の製造、特に、シリコンポリマー、エポキシポリマー、およびアクリレートポリマーといった一般的クラスのポリマーに好適である。エポキシポリマーは、一般的にエポキシ基、1,2−エポキシド、またはオキシランと称される三員環エーテル群の存在によって特徴付けられる。例えば、ビスフェノールAのジグリシジルエーテルは、芳香族アミン、トリアジン、および脂環式バックボーンに基づく化合物に加えて使用することが可能である。別の実施例は、既知のノボラック(Novolac)ポリマーを含む。いくつかの実施態様では、基板の所望の特性(例えば、成形性、硬度、粘着性など)を達成するために、添加物(例えば、硬化剤)をポリマーに添加することが可能である。他の実施態様では、基板の全てまたは一部を、化学的に、または荷電種(例えば、酸化)によって処理して特定の特性を得ることが可能である。基板上の選択的な領域は、処理前に、基板上にマスク(すなわち、開口または閉口部分を有する層またはシート)を適用することによって処理することができる。接触する表面に適合するポリマーで形成されたものを含む、あらゆる好適なマスクを使用することができる。
基板としての使用に好適なシリコーンエラストマの例には、メチルクロロシラン、エチルクロロシラン、およびフェニルクロロシランなどのクロロシランを含む前駆体から形成されたものが挙げられる。特に好適なシリコーンエラストマは、ポリ(ジメチルシロキサン)である。例示的なポリ(ジメチルシロキサン)ポリマーには、Dow Chemical Company社がSylgardの商標で販売している、特に、Sylgard182、Sylgard184、Sylgard186が挙げられる。
非可撓性基板も、導電性膜および/または半導電性膜の基板として使用することが可能である。例えば、酸化物層(例、シリコン酸化物)を含む基板は、いくつかの実施態様において好適となり得る。
別の実施態様では、基材材料自体は、導電性または部分的に導電性のものとすることが可能である。例えば、その中に分散した炭素粒子のような導電材料を含む、エラストマ化合物を使用することが可能である。
基板の機構(すなわち「金型表面」)は、様々な方法に基づいて形成することが可能である。一方法によれば、金型表面は、半導体のような材料からマイクロ加工される。別の方法によれば、金型表面は、基板を提供し、基板上へ材料の膜を堆積し、レジストによって材料の露出面をコーティングし、所定パターンに基づいてレジストを露光し、材料表面からレジストの露光部分を取り除き、材料表面と化学的に反応するように選択され、かつ、所定のパターンに基づいて材料の部分が分解されるようにレジストに対して不活性であるものとして選択された反応物質に材料表面を接触させ、分解された部分を取り除き、所定のパターンに基づいて形成された材料の部分を露出させて金型表面を形成するようにレジストを取り除くことによってリソグラフ的に形成される。ネガまたはポジレジストを使用し、それに応じて手順を調整することが可能である。
金型表面を形成する別の方法によれば、基板は提供されてレジストでコーティングされ得る。次いで、レジストの部分を、特定の所定のパターンに基づいて照射することが可能である。次いで、レジストの露光部分を基板から取り除いて所定のパターンに基づく基板表面の部分を露出させることが可能であり、その基板は、露出した部分が所定のパターンに基づいてメッキされるようにプレーティング試薬に接触させることが可能である。次いで、レジストを取り除いて、基板のメッキされた部分によって縁取られた、所定のパターンに基づいた基板の露出部分を露出させて金型表面を形成することが可能である。
本発明の一実施態様による基板は、次のように作製することが可能である。シリコン上に露出および現像されたパターンからなるテンプレートを準備する(このタイプの製造は、Richard C.Jaeger、Gerold W.Neudeck、およびRobert F.Pierret編集のIntroduction to Microelectronic Fabrication(Addison−Wesley社、1989)のような、多くの従来のフォトリソグラフィのテキストに記載されている)。電子顕微鏡検査グリッドまたは他の波形の材料のようなテンプレートも使用することが可能である。テンプレートは、ペトリ皿のような容器内に配置される。PDMS−Sylgard Silicone Elastomer184とSylgard Curing Agent 184(Dow Corning社、ミシガン州ミッドランド)とを10:1(w:wまたはv:v)で混合したものをペトリ皿に注ぐ。PDMSエラストマと硬化剤との混合物を真空引きして、溶解した二原子酸素を取り除く必要は無い。PDMSを、実験室環境内の室温で30〜60分間硬化させる。この硬化の後に、65℃で約1時間、またはポリマーが硬くなるまでさらに硬化が行われる。室温に冷却後、PDMSはテンプレートから慎重に剥がされて、基板として使用され得る。
好都合に、単一のテンプレート(または金型)から複数の基板を形成することができる。基板が形成されると、導電性膜および/または半導電性膜を基板上に堆積することができ、すなわち同時に金属膜の部分はこれらの基板から取り除かれ得る。本方法によって、複数の基板上に薄い導電性部分および/または半導電性部分(例えば、50ナノメートル未満の寸法)を単純かつ迅速に作製することができる。
導電性膜および/または半導電性膜の部分(例、第一の部分)は、様々な異なる表面(例えば、第二の表面)に転写することができる。膜の一部が転写される表面は、その基板と同じ材料または異なる材料のものとすることができる。例えば、基板に好適な材料である上述の材料のうちの1つまたは組み合わせたものを第二の表面の形成に使用するか、または、他の場合には、異なる材料を使用することが可能である。(基板および第二の表面が同じ材料で作製されている場合は、一方の表面上の膜の部分の他方に対する接着性を弱める/強めるために、基板または第二の表面のいずれかに更なる処理ステップが必要になる場合がある。第二の表面を酸化させるステップは、処理ステップの一例である。)第二の表面の材料の選択は、基板の材料、膜の材料、基板および表面の両方の上の膜の相対的な接着性などに依存し得る。膜の部分は、可撓性または非可撓性の表面に転写することが可能である。以下の実施例は本発明の特定の実施態様を例示することを意図したものであるが、本発明を限定しようとするものではなく、また、本発明の全範囲を例証するものではない。
(実施例1)
本実施例は、本発明の一実施様態による、基板の側壁上への金属部分の作製を示すものである。ソフトリソグラフィおよびラピッドプロトタイピングはSU−8(MicroChem社)における機構の作製に使用されており、これはその後、面積が1cmより大きい可撓性基板(すなわちスタンプ)を作製するためにPDMSプレポリマーを使用して成形されたレプリカとなった。基板は、電子ビーム蒸着器を使用して、10〜40nmのAuおよび2〜5nmのTiでコーティングされた。Ti層は、膜の転写中の接着性を高めた。これらの金属膜コート基板およびPDMSのフラットスラブは、空気プラズマ(最高2torr、100W、Harrick Scientific社、Model PDC−32G)を使用して、1分間酸化させられた。凹状の機構から金属膜を転写するために、PDMS基板およびスラブはコンフォーマル接触させられて分離された。分離中に、機構の凸部上のAu/Ti薄膜が酸化PDMSスラブに転写された。機構の側壁上および凹部上の金属膜は、PDMS基板上に残存した。側壁に沿った金属エッジは、薄く(すなわち、蒸着した膜の厚さは10〜40nm)鋭利であり、金属構造全体が導電性を保持した。SEM(LEO982)を使用して、図2に示されるような転写前後の基板の画像を得た。本実施例は、本発明の一実施態様による、基板上の広い面積上に10〜40nmの導電性機構を作製する迅速かつ単純な方法を示すものである。本実施例は、10〜40nmの導電性機構を有する様々なパターンも作製できることを示すものである。
(実施例2)
本実施例は、本発明の一実施態様による、基板上に電荷を印刷するための導電性機構の使用を示すものである。ポリマーの薄膜(一般的に、厚さ100nmのPMMA)がシリコンウエハ(Universitywafer.com)上にスピンコーティングされた。この誘電体は、実施例1に記述された方法を使用して形成されたPDMS基板とコンフォーマル接触させられた。Keithley2400電位計を使用して、最高40μA/mmの電流密度が20秒間印加された。表面電位モードでAFM(Atomic Force Microscope:原子間力顕微鏡、D3100、NSIV、Digital Instruments社)を使用して、図3に示されるような電荷の画像が得られた。本実施例は、本発明の一実施態様に従って、負電荷および/または正電荷を基板に転写して、ナノスケールの電荷パターンを生成するために、10〜40nmの導電性機構が使用されることを示す。本実施例は、広い面積(すなわち、1cmより広い面積)に跨る電荷のパターニングをも示す。
(実施例3)
本実施例は、基板上の電荷パターンが、ナノスケールの粒子を引き寄せるために使用され得ることを示す。水に1.7重量%で200nmのスルホン酸修飾ポリスチレン球(Duke Scientific社)を溶解した溶液1mLは、10mLのエタノールで希釈された。実施例2に記述した方法によって形成した荷電ウエハ(charged wafer)はこの溶液内に1分間置かれた。基板は、溶液からの取り出しの際に、新しいエタノールで洗浄され、窒素ガス流を使用して乾燥させられた。SEM(LEO982)を使用して、図4Aおよび4Bに示される画像が得られた。
実施例2に記述した方法によって形成された正荷電ウエハは、乾燥した中性の酸化鉄粒子(300〜800nm、Polysciences社)に浸漬された。窒素ガス流で余分な粒子が吹き飛ばされた。基板は、ヘキサン溶液中で3〜5秒間超音波振動処理された。暗視野モードで光学顕微鏡(ライカ製)を使用して、図4Cおよび4Dに示されるような画像が得られた。本実施例は、本発明の一実施態様によれば、10〜40nmの導電性機構が、広い面積にわたって基板上に選択的にナノ粒子をパターン化するために使用され得ることを示している。
本願明細書において本発明の複数の実施態様を図とともに説明したが、当業者は、機能を実行するための機構、および/または本願明細書に記述された結果および/または1つ以上の利点を得るための様々な他の手段を容易に想定する。また、そのような変形および/改良のそれぞれは、本発明の範囲内にあるものとみなされる。さらに一般的に言えば、当業者は、本願明細書に記述された全てのパラメータ、寸法、材料、および構成が例示的なものであり、実際のパラメータ、寸法、材料、および/または構成は、本発明の教示を用いた単一または複数の特定のアプリケーションに依存するものであると容易に理解する。当業者は、単にルーチン実験を用いて、本願明細書に記載された本発明の特定の実施態様には多くの同等物があることを認識または確認することが可能である。したがって、上述の実施態様は、一例として示されたものに過ぎず、添付の特許請求の範囲およびその同等物の範囲内にあり、本発明は、特に記述およびクレームされたものとは異なって実施することが可能であると理解されたい。本発明は、本願明細書に記述された個々の機構、システム、製品、材料、キット、および/または方法に関するものである。加えて、当該の機構、システム、製品、材料、キット、および/または方法が互いに矛盾していなければ、当該の機構、システム、製品、材料、キット、および/または方法のうちの2つ以上のあらゆる組み合わせは、本発明の範囲内に含まれるものである。
本願明細書に定められ使用される全ての定義は、辞書の定義、参照により組み込まれる定義、および/または定められた用語の元の意味を支配するものと理解されたい。
本願明細書および請求項に使用される単数形(不定冠詞:「a」および「an」)は、特に明示されている場合を除き、「少なくとも1つ」を意味するものと理解されたい。
本願明細書および請求項に使用されるフレーズ「および/または」は、そのように結合した要素の「いずれか、または両方」、すなわち、ある場合には接続的に存在し、他の場合には非接続的に存在するものと理解されたい。「および/または」によって列挙された複数の要素は、同じように解釈、すなわち「1つ以上」の要素をそのように結合させたものと解釈されたい。他の要素が、特に定義された要素に関係するかしないかに関わらず、「および/または」の節によって特に定義された要素以外のものを表す場合がある。したがって、非限定的な実施例として、「備える」のような非限定的言語とともに使用したときには、「Aおよび/またはB」という記述は、一実施態様では、Aのみ(状況に応じてB以外の要素を含む)のことであり、別の実施態様では、Bのみ(状況に応じてA以外の要素を含む)のことであり、さらに別の実施態様では、AおよびBの両方(状況に応じて他の要素を含む)のこと、などとなる。
本願明細書および請求項で使用される「または」は、上述の「および/または」と同じ意味であるものと理解されたい。例えば、リストの中でアイテムを分ける場合、「または」または「および/または」は、包含的である、すなわち少なくとも1つを包含するものであるが、複数または一連の要素、および状況に応じて、更なる未記載のアイテムのうちの1つ以上も含むものであると解釈されたい。「〜のうちの1つだけ」、「〜のうちのただ1つ」、請求項の場合は「〜からなる(consisting of)」のように、特に明示する用語だけが、複数または一連の要素のうちのただ1つを包含する。全般的に、本願明細書で使用される「または」という用語は、「いずれか」、「〜のうちの1つ」、「〜のうちの1つだけ」、または「〜のうちのただ1つ」のような排他的な用語が続くときには、排他的な選択肢(すなわち、一方または他方であり両方ではない)を示すものとしてのみ解釈されたい。「基本的に〜からなる」は、請求項で使用するときには、特許法の分野において使用されているような通常の趣意を有するものとする。
本願明細書および請求項で使用される、1つ以上の要素のリストに関するフレーズ「少なくとも1つ」は、要素のリスト内のいずれか1つ以上の要素から選択された少なくとも1つの要素を意味するものであるが、要素のリスト内に特に列挙された各要素または全ての要素のうちの少なくとも1つを必ずしも含む必要はなく、またはその要素のリスト内の要素のあらゆる組み合わせを除外するものではないものと理解されたい。また、この定義によって、要素は、特に定義された要素に関係するかしないかに関わらず、状況に応じて、フレーズ「少なくとも1つ」が参照する要素のリスト内に特に定義された要素以外のものとして存在できるようになる。したがって、非限定的な実施例として、「AおよびBのうちの少なくとも1つ」(または同等に「AまたはBのうちの少なくとも1つ」、または同等に「Aおよび/またはBのうちの少なくとも1つ」)は、一実施態様では、少なくとも1つを含む、状況に応じて1つ以上、AでありBが存在しない、(および状況に応じてB以外の要素を含む)こと、別の実施態様では、少なくとも1つ、状況に応じて1つ以上を含む、BでありAが存在しない、(および状況に応じてA以外の要素を含む)こと、さらに別の実施態様では、少なくとも1つを含む、状況に応じて1つ以上、Aおよび少なくとも1つ、(および状況に応じてA以外の要素を含む)こと、などを指すことができる。
また、特に明示されている場合を除き、1つ以上のステップまたは行動を含む、本願明細書に主張されるあらゆる方法において、該方法のステップまたは行動の順序は、必ずしも該方法のステップまたは行動が列挙された順序に限定されるものではない。
上述の明細書と同様に、請求項では、「備える」、「含む」、「担持する」、「有する」、「伴う」、「保持する」、「構成する」などのような全ての慣用句は、非限定的である、すなわち含めるがそれに限定されないことを意味するものと理解されたい。米国特許庁の米国特許審査手続便覧(Manual of Patent Examining Procedures:MPEP)、セクション2111.03に規定されているように、フレーズ「〜からなる」および「基本的に〜から構成される」のみを、それぞれ限定的または半限定的慣用句とする。
図1は、本発明の一実施態様による導電性膜および/または半導電性膜の作製に伴われるステップを説明する概略図である。 図2A−図2Hは本発明の別の実施態様による、膜の一部を基板から除去する前後の、金属膜コート基板のSEM画像を示す図である。 図3A−図3Hは、本発明の別の実施態様による、図2に示される金属膜コート基板の電気的マイクロ接触印刷によって得られるKFM(Kelvin force microscope)画像を示す図である。 図4A−図4Bは本発明の別の実施態様による、正電荷を持つ基板上の電荷パターンへのナノ粒子の吸着のSEM画像を示す図であり、図4C−図4Dは本発明の別の実施態様による、負にパターン化された基板にアセンブルされた乾燥ナノ粒子の暗視野光学像を示す図である。 図5は、本発明の別の実施態様による、導電性膜および/または半導電性膜の作製に伴われるステップを説明する概略図である。

Claims (25)

  1. 基板上に厚さ50ナノメートル未満の導電性または半導電性の膜を提供することと、
    該基板の一部を取り除くことを必要とすることなく、該基板上に該膜の第二の部分を残しながら該膜の第一の部分を取り除くことであって、該膜の第二の部分は、該基板の一部に実質的に平行な50ナノメートル未満の寸法を有する少なくとも1つの領域を含む、ことと、
    該第二の部分と電気接点との間に電気通信を確立することと
    を含む、方法。
  2. 前記第二の部分は、厚さ約40ナノメートル未満の少なくとも1つのセクションを含む、請求項1に記載の方法。
  3. 前記第二の部分は、厚さ約30ナノメートル未満の少なくとも1つのセクションを含む、請求項1に記載の方法。
  4. 前記基板は、コンフォーマブルである、請求項1に記載の方法。
  5. 前記基板は、エラストマを含む、請求項1に記載の方法。
  6. 前記基板は、ポリ(ジメチルシロキサン)を含む、請求項1に記載の方法。
  7. 前記基板は、1cmより大きいパターニング領域を含む、請求項1に記載の方法。
  8. 前記基板は、凸部および/または凹部を含む、請求項1に記載の方法。
  9. 前記膜の第一の部分を取り除くことは、該膜の第一の部分と、該膜の第一の部分が選択的に付着する表面とを物理的に接触させることを含む、請求項1に記載の方法。
  10. 前記導電性または半導電性膜は、2層の材料を含む、請求項1に記載の方法。
  11. 前記導電性膜は、金およびチタンを含む、請求項10に記載の方法。
  12. 前記導電性または半導電性膜を提供することは、前記基板に実質的に垂直に材料を堆積することを含む、請求項1に記載の方法。
  13. 前記導電性または半導電性膜を提供することは、前記基板に垂直でない角度で材料を堆積することを含む、請求項1に記載の方法。
  14. 前記導電性または半導電性膜は、連続している、請求項1に記載の方法。
  15. 前記導電性または半導電性膜は、不連続である、請求項1に記載の方法。
  16. 前記膜の第一の部分を取り除くことは、前記基板の一部をエッチングすることを含まない、請求項1に記載の方法。
  17. 前記第二の部分と電気接点との間の電気通信を確立することは、電圧および/または電流を化学的物質および/または生物学的物質に通すことを含む、請求項1に記載の方法。
  18. 前記生物学的物質は、細胞を含む、請求項17に記載の方法。
  19. 前記第二の部分と電気接点との間の電気通信を確立することは、電圧および/または電流を誘電体材料に通すことを含む、請求項1に記載の方法。
  20. 凸部および凹部を有する基板上に導電性または半導電性の膜を提供することと、
    前記膜の第一の部分を、該基板上に該膜の第二の部分を残しながら凸部から取り除くことと、
    該第二の部分と電気接点との間に電気通信を確立することと
    を含む、方法。
  21. 基板上に導電性または半導電性膜を提供することと、
    前記膜の第一の部分を、該基板上に該膜の第二の部分を残しながら取り除くことであって、該膜の第一の部分を、該膜の第一の部分が選択的に付着する表面に物理的に接触させることを含むことと、
    該第二の部分と電気接点との間に電気通信を確立することと
    を含む、方法。
  22. コンフォーマブル基板上に導電性または半導電性の膜を提供することと、
    該膜の第一の部分を、該基板上に該膜の第二の部分を残しながら取り除くことと、
    該第二の部分と電気接点との間に電気通信を確立することと
    を含む、方法。
  23. 側壁を介して少なくとも1つの凹部とつながる表面を有する少なくとも1つの凸部を含むコンフォーマブル基板を含み、該側壁は、該基板の凸部に実質的に平行な50ナノメートル未満の寸法を有する導電性および/または半導電性の部分を含み、該凸部の表面は、該側壁の導電性部分および/または半導電性部分を除いて、実質的に非導電性および/または非半導電性である、物品。
  24. 前記導電性領域および/または半導電性領域が露出している試料領域と、該導電性領域および/または半導電性領域と電気的に通信している電気回路であって、該導電性領域および/または半導電性領域の該試料領域内の種との相互作用に応答して、該導電性領域および/または半導電性領域に関連する電気的特性の変化を決定するように構成および配置された電気回路とをさらに備える、請求項23に記載の物品。
  25. 請求項1〜25のうちのいずれかに記載のプロセスにより作製された電極と、
    該電極が露出する試料領域と、
    該電極と電気的に通信している電気回路であって、該電極の該試料領域内の種との相互作用に応答する、該電極に関連付けられた電気的特性の変化を決定するように構成および配置された電気回路と、を備えるセンサシステム。
JP2008526161A 2005-08-10 2006-08-09 導電性コーディングされた側壁を有するナノ転写印刷スタンプを使用する方法 Withdrawn JP2009505845A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US70707305P 2005-08-10 2005-08-10
US73232505P 2005-11-01 2005-11-01
PCT/US2006/031028 WO2007021741A2 (en) 2005-08-10 2006-08-09 Methods of using a nanotransfer printing stamp having conductively coated sidewalls

Publications (1)

Publication Number Publication Date
JP2009505845A true JP2009505845A (ja) 2009-02-12

Family

ID=37603281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008526161A Withdrawn JP2009505845A (ja) 2005-08-10 2006-08-09 導電性コーディングされた側壁を有するナノ転写印刷スタンプを使用する方法

Country Status (4)

Country Link
US (1) US8529784B2 (ja)
EP (1) EP1920295A2 (ja)
JP (1) JP2009505845A (ja)
WO (1) WO2007021741A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532309A (ja) * 2005-08-17 2008-08-14 エルジー・ケム・リミテッド イオン成分を含むコーティング液を用いたパターン形成方法
WO2011033941A1 (ja) * 2009-09-17 2011-03-24 独立行政法人産業技術総合研究所 微細パターン形成方法
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
US9957630B2 (en) 2013-07-19 2018-05-01 Kabushiki Kaisha Toshiba Pattern transfer mold and pattern formation method
US10372036B2 (en) 2016-11-21 2019-08-06 Kabushiki Kaisha Toshiba Mold, method of producing mold, production apparratus, and method of manufacturing semiconductor device

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101126896B (zh) * 2007-08-31 2011-07-06 中国科学院光电技术研究所 一种基于pdms模板和银板材料的超分辨光刻方法
JP2009297837A (ja) * 2008-06-13 2009-12-24 Institute Of Physical & Chemical Research ナノ構造体含有フィルムの製造方法およびナノ構造体含有フィルム
US10507604B2 (en) * 2014-10-29 2019-12-17 Korea Advanced Institute Of Science And Technology Nanotransfer printing method and surface-enhanced raman scattering substrate, surface-enhanced raman scattering vial and surface-enhanced raman scattering patch manufactured using the same
US20190025240A1 (en) * 2015-12-16 2019-01-24 President And Fellows Of Harvard College Electrode Integration Into Organs On Chip Devices
CN108118295A (zh) * 2017-12-21 2018-06-05 上海银之川金银线有限公司 一种非连续真空镀金属薄膜、金属丝及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482742B1 (en) * 2000-07-18 2002-11-19 Stephen Y. Chou Fluid pressure imprint lithography
US5772905A (en) * 1995-11-15 1998-06-30 Regents Of The University Of Minnesota Nanoimprint lithography
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US6026694A (en) * 1998-03-30 2000-02-22 Serena Industries Incorporated Linear force sensing device
AU2001284896A1 (en) * 2000-08-14 2002-02-25 Surface Logix, Inc. Deformable stamp for patterning three-dimensional surfaces

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008532309A (ja) * 2005-08-17 2008-08-14 エルジー・ケム・リミテッド イオン成分を含むコーティング液を用いたパターン形成方法
JP2013188862A (ja) * 2009-08-27 2013-09-26 Korea Univ Research & Business Foundation ナノパターンライター
US8920696B2 (en) 2009-08-27 2014-12-30 Korea University Research And Business Foundation Nano pattern writer
WO2011033941A1 (ja) * 2009-09-17 2011-03-24 独立行政法人産業技術総合研究所 微細パターン形成方法
JP2011063476A (ja) * 2009-09-17 2011-03-31 National Institute Of Advanced Industrial Science & Technology 微細パターン形成方法
US9957630B2 (en) 2013-07-19 2018-05-01 Kabushiki Kaisha Toshiba Pattern transfer mold and pattern formation method
US10372036B2 (en) 2016-11-21 2019-08-06 Kabushiki Kaisha Toshiba Mold, method of producing mold, production apparratus, and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US8529784B2 (en) 2013-09-10
WO2007021741A2 (en) 2007-02-22
US20090295364A1 (en) 2009-12-03
WO2007021741A3 (en) 2007-05-31
EP1920295A2 (en) 2008-05-14

Similar Documents

Publication Publication Date Title
JP2009505845A (ja) 導電性コーディングされた側壁を有するナノ転写印刷スタンプを使用する方法
Hidber et al. Microcontact printing of palladium colloids: Micron-scale patterning by electroless deposition of copper
US7771647B2 (en) Electric microcontact printing method and apparatus
US7488671B2 (en) Nanostructure arrays and methods of making same
Sandison et al. Nanofabrication of electrode arrays by electron-beam and nanoimprint lithographies
Barry et al. Charging process and coulomb-force-directed printing of nanoparticles with sub-100-nm lateral resolution
US8475869B2 (en) Selective nanoparticle assembly systems and methods
US20100258443A1 (en) Methods of fabricating nanowires and electrodes having nanogaps
Abbasi et al. Photolithography–enabled direct patterning of liquid metals
US20070170064A1 (en) Method of electrolytically depositing materials in a pattern directed by surfactant distribution
Cao et al. Fabrication of thin, metallic films along the sidewalls of a topographically patterned stamp and their application in charge printing
She et al. Electrodeposition of gold templated by patterned thiol monolayers
WO2007047523A2 (en) System and method for positioning and synthesizing of nanostructures
US7407738B2 (en) Fabrication and use of superlattice
KR100841457B1 (ko) 오산화이바나듐 나노선 패턴 및 금나노입자 패턴을 포함하는 나노회로의 제조방법
Hale et al. Micropatterning of fluoropolymers
KR101483964B1 (ko) 습식 두드림을 통한 나노전극 제조방법 및 이를 통해 제조된 나노전극
JP2020510993A (ja) 化学機械的平坦化なしで製作されたナノ要素プリンティング用のダマシンテンプレート
Humayun et al. Recent advancement in microgap electrode fabrication by conventional photolithography technique
KR20230111033A (ko) 순차적 이중 템플레이팅 기술을 이용한 상호 연결 된 3차원 금속 나노 쉘 구조의 제조 방법
Schwaab Surface patterning by means of Soft Lithography for Molecular and Bio-Electronics
Banik et al. Nanoparticle assembly by transient topography induced by applying soft lithography to block copolymer films
US20110240478A1 (en) Micrometer-scale or nanometer=scale spatially controlled incorporation of particles in a conducting surface layer of a support
KR20240032514A (ko) 3차원 멤리스터 소자 및 그 제조 방법
JP2009102720A (ja) 金属薄膜の形成方法および金属薄膜ならびに薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110