JP2009302525A - 薄膜トランジスタ及びその作製方法 - Google Patents

Abstract

【課題】非晶質半導体層及び微結晶半導体層に代表される半導体層の欠陥を低減することが可能な半導体層及びその作製方法を提供する。または、ＴＦＴに代表される半導体素子の動作特性が改善されるように、非晶質半導体層及び微結晶半導体層の膜質を制御する。または、非晶質半導体層及び微結晶半導体層の膜質を制御して、ＴＦＴに代表される半導体素子の特性向上を図る。または、薄膜トランジスタのオン電流を向上させ、オフ電流を低減する。
【解決手段】半導体層の形成と、当該半導体層表面のダングリングボンドをＮＨ基で結合することを繰り返し、半導体層と、ＮＨ結合が形成される層とが積層された半導体層を形成する。
【選択図】図２

Description

本発明は、薄膜トランジスタおよびその作製方法、並びに該薄膜トランジスタを用いた半導体装置および表示装置に関する。

既に液晶ディスプレイの技術分野において、薄膜トランジスタ（以下、「ＴＦＴ」とも記す。）は広く用いられている。ＴＦＴは電界効果トランジスタの一種であり、チャネルを形成する半導体が薄膜で形成されることからこのような命名がされている。現在では、当該半導体の薄膜としてアモルファスシリコン若しくは多結晶シリコンを用いてＴＦＴを製造する技術が実用化されている。

また、アモルファスシリコン若しくは多結晶シリコンと並び、微結晶シリコンと呼ばれる半導体材料が古くから知られており、電界効果トランジスタに関するものについての報告もある（例えば、特許文献１参照）。しかしながら、今日に至るまで微結晶シリコンを用いたＴＦＴは、アモルファスシリコントランジスタと多結晶シリコントランジスタの間に埋もれて実用化が遅れ、学会レベルで報告が散見されるのが実情である（例えば、非特許文献１参照）。

勿論、さまざまな研究が進められ、一部の説によると、微結晶シリコンの成長メカニズムは、まず、基板上に原子がランダムに配向したアモルファス（非晶質）相が成長し、その後、結晶の核成長がおこると考えられている（非特許文献２参照）。この場合、微結晶シリコンの核成長が起こるときには、特異なシリコン−水素結合がアモルファス表面に観測されることから、微結晶シリコンの核密度を膜形成時の水素ガス濃度により制御できると考えられている。

また、微結晶シリコン膜成長表面における酸素、窒素等の不純物元素が与える影響について検討されたものがあり、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に荷電欠陥密度）が低減するという知見がある（非特許文献３参照）。

ＴＦＴの動作特性を向上させるために、微結晶シリコン膜の高純度化が必要であるという考え方があり、酸素、窒素及び炭素濃度を、それぞれ５×１０^１６ｃｍ^−３、２×１０^１８ｃｍ^−３、１×１０^１８ｃｍ^−３として実効移動度の向上を図ったものが報告されている（非特許文献４参照）。また、プラズマＣＶＤ法による堆積温度を１５０℃とし、酸素濃度を１×１０^１６ｃｍ^−３にまで低減させ実効移動度の向上を図ったものが報告されている（非特許文献５参照）。

また、アモルファスシリコン膜の形成と、アモルファスシリコン膜への水素プラズマ処理とを繰り返すことにより、電気伝導度を高めた微結晶シリコン膜の作製方法、及び当該微結晶シリコン膜を用いた薄膜トランジスタが開示されている（特許文献２）。

米国特許第５，５９１，９８７号 特開平６−１９６７０１号公報

トシアキ・アライ（Ｔｏｓｈｉａｋｉ Ａｒａｉ）他、エス・アイ・ディー ０７ ダイジェスト（ＳＩＤ ０７ ＤＩＧＥＳＴ）、２００７、ｐ．１３７０−１３７３ ヒロユキ・フジワラ（Ｈｉｒｏｙｕｋｉ Ｆｕｊｉｗａｒａ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．４１、２００２、ｐ．２８２１−２８２８ トシヒロ・カメイ（Ｔｏｓｈｉｈｉｒｏ Ｋａｍｅｉ）他、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．）Ｖｏｌ．３７、１９９８、ｐ．Ｌ２６５−Ｌ２６８ Ｃ．−Ｈ．Ｌｅｅ 他、インターナショナル エレクトロン デバイスミーティング テクニカル ダイジェスト（Ｉｎｔ．Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ Ｔｅｃｈ． Ｄｉｇｅｓｔ）、２００６、ｐ．２９５−２９８ Ｃｚａｎｇ−Ｈｏ Ｌｅｅ 他、アプライド・フィジックス・レターズ（Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．）、８９、２００６、ｐ．２５２１０１

しかしながら、アモルファスシリコンを成膜した後に、金属材料でなる光熱変換層を設け、レーザ光を照射して微結晶シリコン膜を形成する方法では、結晶性を向上させることはできるが、生産性の観点から、レーザーアニールで作製される多結晶シリコン膜との間に優位性を見いだすことができない。

また、微結晶シリコン膜の高純度化を図り、不純物濃度を低減することで、微結晶シリコン膜の結晶粒が大粒径化し、欠陥密度（特に荷電欠陥密度）が低減したものが得られるとしても、それは単に微結晶シリコン膜の物性値が変化したことを示すのみで、必ずしもＴＦＴなどの素子特性を改善するものではない。半導体素子は、半導体中を流れる電子または正孔によるキャリアの流れを意図的に制御して動作させるものであるが、当該キャリアが流れる場所を考慮した上で、その場所における微結晶シリコン膜の膜質を改善できなければ意味がないからである。

また、微結晶シリコン膜の電気伝導度を高めるために、アモルファスシリコン膜の形成と、アモルファスシリコン膜への水素プラズマ処理との繰り返し行った場合、第１のアモルファスシリコン膜の表面のダングリングボンドに水素が結合される。しかしながら、第２のアモルファスシリコン膜を形成する際、第１の表面の水素にシリコンが結合される場合と、該水素に何も結合されず、新たな水素が堆積する場合があり、後者のような堆積により、欠陥が形成されてしまう。

そこで、本発明の一態様は、非晶質半導体層及び微結晶半導体層に代表される半導体層の欠陥を低減することが可能な半導体層及びその作製方法を提供することを目的とする。または、ＴＦＴに代表される半導体素子の動作特性が改善されるように、非晶質半導体層及び微結晶半導体層の特性を制御することを目的とする。或いは、非晶質半導体層及び微結晶半導体層の膜質を制御して、ＴＦＴに代表される半導体素子の特性向上を図ることを目的とする。本発明の一態様は、薄膜トランジスタのオン電流を向上させ、オフ電流を低減することを目的とする。

本発明の一態様は、半導体層の形成と、当該半導体層表面のダングリングボンドをＮＨ基で結合することを繰り返し、半導体層と、ＮＨ結合が形成される層とが積層された半導体層を形成することを要旨とする。また、半導体層と複数の半導体層との間を結合するＮＨ基が形成される層とを交互に複数有する半導体層を形成することを要旨とする。

非晶質半導体層または微結晶半導体層は、半導体材料ガス（例えば、水素化シリコンガス、フッ化シリコンガスまたは塩化シリコンガス）と希釈ガスを反応ガスとして用いて形成される。当該反応ガスは、酸素濃度を低減させた超高真空処理室内に導入され、所定の圧力を維持してグロー放電プラズマを生成する。これにより処理室内に置かれた基板に、５ｎｍ〜１０ｎｍ程度の膜状となる厚さの第１の被膜（非晶質半導体層または微結晶半導体層）を形成し、当該第１の被膜の表面のダングリングボンドにＮＨ基を結合する。この後、再度、第１の被膜の表面に結合されたＮＨ基に半導体が結合するように、厚さが５ｎｍ〜１０ｎｍの第２の被膜（非晶質半導体層または微結晶半導体層）を形成する。半導体を用いた被膜の堆積、及び当該被膜表面へのＮＨ基結合を繰り返して、半導体層と、ＮＨ結合が形成される層とが積層された半導体層を形成する。

半導体層のダングリングボンドは、欠陥であり、キャリアの移動を妨げてしまう。しかしながら、隣接するダングリングボンドをＮＨ基で架橋することにより、キャリアの移動経路が形成される。非晶質半導体層は、短距離秩序を有し、結晶格子のように一定の繰り返しパターンがない。このため、ダングリングボンドが多く含まれ、当該領域が欠陥となり、キャリアが捕獲される部位となる。また、従来の微結晶半導体層の場合、結晶粒は微結晶半導体層の厚さ方向に成長し、結晶粒界がキャリアの移動の障壁となり、キャリアの移動が阻害される。しかしながら、厚さの薄い非晶質半導体層または微結晶半導体層の皮膜表面のダングリングボンドをＮＨ基で架橋することにより、厚さ方向に形成される結晶粒界が低減し、欠陥準位を低減することが可能である。また、半導体層の電気伝導度が上昇する。

なお、半導体層のダングリングボンドをＮＨ基で架橋するとは、ＮＨ基の異なる結合手が、半導体層の異なる半導体元素とそれぞれ結合することをいう。このため、Ｎ原子の第１の結合手はＨ原子と結合し、Ｎ原子の第２の結合手は第１の半導体原子と結合し、Ｎ原子の第３の結合手は第２の半導体原子と結合する。

半導体層に含まれる窒素の濃度は、半導体性を保つ濃度であり、且つ電気伝導度が上昇する範囲であることが好ましい。

なお、酸素または窒素等の結晶核の生成を抑制する不純物元素において、半導体層中にあって、キャリアトラップを生成しない不純物元素（例えば、窒素）を選択する。一方、シリコンの配位数を減らし、ダングリングボンドを生成する不純物元素、（例えば２配位の酸素）の濃度は低減させる。すなわち、酸素については二次イオン質量分析法によって計測される濃度を５×１０^１８ｃｍ^−３以下とすることが好ましい。

本発明の一態様に係る薄膜トランジスタは、半導体層とＮＨ結合が形成される層とが積層された半導体層をチャネル形成領域に有する薄膜トランジスタである。また、半導体層とＮＨ結合が形成される層とが積層された半導体層を有し、該半導体層上に非晶質半導体により構成されるバッファ層を有する逆スタガ薄膜トランジスタである。当該バッファ層は、半導体層がゲート絶縁層と接する面とは反対側に設けられ、所謂バックチャネル側に配設される。すなわち、該バッファ層は、ソース領域及びドレイン領域を形成する一対の一導電型を付与する不純物元素を含む半導体層の間に設けられ、チャネル形成領域として機能する該半導体層がバックチャネル側において露出しないように設けられる。

なお、本明細書中において、他の計測法が示されていない濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｅｒ）の測定値によるものである。

なお、本明細書中において、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。

また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、Ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。

本発明の一態様によれば、ダングリングボンドを架橋したＮＨ基を有する半導体層を形成することができる。また、結晶粒を有する半導体層において、結晶粒界における欠陥準位を低減することができる。このような半導体層を薄膜トランジスタのチャネル形成領域とすることで、オン電流の向上を図ることができる。また、該半導体層の上層にバッファ層を設けることで、薄膜トランジスタのオフ電流を低減させることができる。

薄膜トランジスタの一例を説明する図である。 薄膜トランジスタが有する半導体層を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法に適用可能な装置を説明する図である。 多階調マスクを説明する図である。 薄膜トランジスタの一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタの作製方法の一例を説明する図である。 薄膜トランジスタを適用可能な電子機器等を説明する図である。 薄膜トランジスタを適用可能な電子機器等を説明する図である。 薄膜トランジスタを適用可能な電子機器等を説明する図である。 薄膜トランジスタが有する半導体層を説明する図である。 薄膜トランジスタが有する半導体層を説明する図である。

以下に述べる実施の形態について、図面を参照して以下に説明する。ただし、開示される発明は以下の説明に限定されるものではない。開示される発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、開示される発明は以下に示す実施の形態の記載内容のみに限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。

（実施の形態１）
本実施の形態では、薄膜トランジスタの形態の一例について、図面を参照して説明する。

図１は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図１（Ａ）薄膜トランジスタは、基板１００上にゲート電極層１０２を有し、ゲート電極層１０２を覆ってゲート絶縁層１０４を有し、ゲート絶縁層１０４上に接して半導体層１０６を有し、半導体層１０６上にバッファ層１０８を有し、バッファ層１０８上の一部に接してソース領域及びドレイン領域１１０を有する。また、ソース領域及びドレイン領域１１０上に接して配線層１１２を有する。配線層１１２はソース電極及びドレイン電極を構成する。配線層１１２上には、保護膜として機能する絶縁層１１４を有する。また、各層は所望の形状にパターン形成されている。

なお、図１に示す薄膜トランジスタは、液晶表示装置や発光装置等に代表される表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層１１４に開口部が設けられ、絶縁層１１４上に画素電極層１１６が設けられ、画素電極層１１６と配線層１１２の一方とが接続されている。

また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図１（Ｂ）参照）。

薄膜トランジスタを上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本実施の形態はこれに限定されず、ソース電極及びドレイン電極の一方は必ずしもＵ字型でなくともよい。

ここで、本実施の形態の主要な特徴の一つである半導体層１０６について説明する。半導体層１０６は、非晶質半導体層または微結晶半導体層であり、代表的には薄膜トランジスタのチャネル形成領域として用いることができる。また、半導体層１０６において、複数の半導体層と当該半導体層の間を結合するＮＨ基とを有する。この様子を図２に示す。

半導体層１０６は、複数の半導体層１２１ａ、１２１ｂ、及び当該半導体層１２１ａ、１２１ｂの間に設けられ、各半導体層１２１ａ、１２１ｂの表面におけるダングリングボンドを架橋するＮＨ基が形成される領域１２３を有する。半導体層１２１ａ、１２１ｂは、非晶質半導体または微結晶半導体で形成される。

図２（Ａ）に示すように、半導体層１２１ａ、１２１ｂと、各半導体層１２１ａ、１２１ｂの表面におけるダングリングボンドを架橋するＮＨ基が形成される領域１２３が層状に順に積層されていてもよい。

また、図２（Ｂ）に示すように、半導体層１２１ａ、１２１ｂと、各半導体層１２１ａ、１２１ｂの表面におけるダングリングボンドを架橋するＮＨ基が形成される領域１２３が部分的に形成されていてもよい。当該半導体層においても、部分的に半導体層のダングリングボンド１２５を有するが、半導体層１０６としては、各半導体層１２１ａ、１２１ｂのダングリングボンドが、ＮＨ基が形成される領域１２３で架橋された領域が厚さ方向につながっている領域１２７があればよい。

ここで、半導体層がシリコン層の場合における、半導体層１２１ａ及び半導体層１２１ｂの界面における結合の概念図を、図２（Ｃ）に示す。半導体層１２１ａの表面におけるシリコン原子にＮＨ基の結合手の一が結合される。また、ＮＨ基の結合手の二に半導体層１２１ｂのシリコン原子が結合される。この結果、半導体層１２１ａ、及び半導体層１２１ｂの間においては、２つのシリコン原子をＮＨ基が架橋している。また、半導体層１２１ａ、及び半導体層１２１ｂの間にＮＨ基を有する領域１２３（層）が形成される。

ここで、半導体層において、窒素、代表的にはＮＨ基が、シリコン原子のダングリングボンドと結合すると、キャリアが流れやすくなるモデルについて、以下に示す。

図１７に示すように、Ｓｉ原子のダングリングボンドがＨ原子で終端された結晶粒界１９２を有するシリコン層において、ダングリングボンドの一つがＮＨ基１９４で架橋されたモデルとのそれぞれにおいて、ｎ型キャリアの移動する準位（即ち、伝導帯における最低準位）であるシリコン層のＬＵＭＯ（最低非占有軌道）のシミュレーションを行った。シミュレーション用のソフトウェアとしては、密度汎関数理論を用いた第１原理計算ソフトウェアを用いている。なお、図１７において、ＮＨ基１９４は窒素原子１９５及び水素原子１９１ｂで示している。また、線の交点はシリコン原子を示し、線はシリコン原子の結合手を示している。さらに、ＮＨ基の有効性を評価するため、ＮＨ基で架橋されたダングリングボンド以外のダングリングボンドは、全て水素原子で終端した。

モデルを用いて行った計算の結果について図１８に示す。

図１７においては、Ｓｉ原子をＮＨ基で架橋した領域及びその周辺における波動関数の形状を示しており、領域１９８及び領域１９９は、それぞれは位相が正または負であり、且つ絶対値が等しい領域を示している。

図１８から、Ｓｉ原子のダングリングボンドをＮＨ基で架橋した場合は、異なるＳｉ原子間において波動関数の絶対値及び位相が等しい領域１９８が、隣接するダングリングボンドの両方に繋がっているため、キャリアが流れやすくなっていることがわかる。即ち、シリコン層中にＮＨ基が含まれていると、結晶粒界においてキャリアの移動を促進する結合ができ、シリコン層の移動度が上昇することがわかる。また、薄膜トランジスタの移動度が上昇すると考えられる。

半導体層のダングリングボンドは、欠陥であり、キャリアの移動を妨げてしまう。しかしながら、ダングリングボンドをＮＨ基で架橋することにより、当該結合がキャリアの移動経路となる。また、従来の微結晶半導体層の場合、結晶粒は半導体層の厚さ方向に成長し、結晶粒界がキャリアの移動の障壁となり、キャリアの移動が阻害される。しかしながら、各半導体層のダングリングボンドをＮＨ基で架橋することにより、厚さ方向における結晶粒界が低減し、欠陥準位を低減することが可能である。また、半導体層の電気伝導度が上昇する。この結果、当該半導体層を薄膜トランジスタのチャネル形成領域に用いることで、薄膜トランジスタのオン電流及び電界効果移動度を向上させることができる。

なお、ここで酸素等の不純物元素は、シリコン中にあってキャリアトラップを生成してシリコンの配位数を減らし、ダングリングボンドを生成する。このため、このような不純物元素（例えば２配位の酸素のような不純物元素）の濃度は低減させる。従って、酸素濃度を低減させるとよい。具体的には、酸素については二次イオン質量分析法によって計測される濃度を５×１０^１８ｃｍ^−３以下とするとよい。

また、窒素の濃度は、半導体性を保つ濃度であり、且つ電気伝導度が上昇する範囲であることが好ましい。窒素の濃度が高すぎると、半導体性が低下し、絶縁性が増してしまい、チャネル形成領域として機能しない。また、窒素の濃度が低すぎると、従来の非晶質半導体層や微結晶半導体層と同様となり、電気伝導度が上昇しない。

また、本実施の形態では、半導体層の作製方法において、厚さの薄い半導体層を形成した後、その表面をプラズマ処理し、再度厚さの薄い半導体層を形成することを繰り返す。ここでは、半導体層のプラズマ処理において、半導体層表面にＮＨ基を結合させることが重要である。半導体層の表面のダングリングボンドをＮＨ基が有する一つの結合手で終端した後、半導体層を形成することで、ＮＨ基が有するもう一つの結合手と、第２の半導体層のダングリングボンドが結合し、欠陥準位を低減することができる。また、当該半導体層をチャネル形成領域に用いることで、薄膜トランジスタの電界効果移動度及びオン電流を上昇させることができる。

また、半導体層１０６上にはバッファ層１０８を有する。バッファ層１０８を有することにより、半導体層１０６に微結晶半導体層を形成した薄膜トランジスタのオフ電流を低減することができる。

次に、図１に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。

まず、基板１００上にゲート電極層１０２し、ゲート電極層１０２上にゲート絶縁層１０４を形成する（図３（Ａ）を参照）。

基板１００としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。基板１００がマザーガラスの場合には、第１世代（例えば、３２０ｍｍ×４００ｍｍ）から第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（例えば、２２００ｍｍ×２４００ｍｍ）のものを用いることができるのみならず、第９世代（例えば、２４００ｍｍ×２８００ｍｍ）、第１０世代（例えば、２９５０ｍｍ×３４００ｍｍ）のものをも用いることができる。

ゲート電極層１０２は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。アルミニウムを用いる場合には、タンタルを添加して合金化したアルミニウム−タンタル合金を用いるとヒロックが抑制されるため、好ましい。また、ネオジムを添加して合金化したアルミニウム−ネオジム合金を用いると、抵抗を低減しつつヒロックを抑制ことができるため、更に好ましい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体層やＡｇＰｄＣｕ合金を用いてもよい。例えば、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタルを積層した二層構造とすることが好ましい。電気的抵抗が低い層上にバリア層として機能する金属層が積層されることで、電気的抵抗が低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。または、窒化チタン層とモリブデン層とから構成される二層の積層構造、または厚さ５０ｎｍのタングステン層と厚さ５００ｎｍのアルミニウムとシリコンの合金からなる層と厚さ３０ｎｍの窒化チタン層とを積層した三層の積層構造としてもよい。また、三層の積層構造とする場合には、第１の導電層のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電層のアルミニウムとシリコンの合金からなる層に代えてアルミニウムとチタンの合金からなる層を用いてもよいし、第３の導電層の窒化チタン層に代えてチタン層を用いてもよい。例えば、アルミニウム−ネオジム合金からなる層上にモリブデン層を積層して形成すると、耐熱性に優れ、且つ電気的に低抵抗な導電層を形成することができる。

ゲート電極層１０２は、基板１００上に、スパッタリング法または真空蒸着法を用いて上記した材料により導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。なお、ゲート電極層１０２と、基板１００との密着性向上及び下地への拡散を防ぐバリアメタルとして、上記の金属材料の窒化物層を、基板１００と、ゲート電極層１０２との間に設けてもよい。ここでは、基板１００上に導電層を形成し、フォトマスクを用いて形成したレジストマスクによりエッチングする。

なお、ゲート電極層１０２の側面は、テーパー形状することで、ゲート電極層１０２上に形成される半導体層及び配線層の段差の箇所における形成不良を低減できるため好ましい。ゲート電極層１０２の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。例えば、エッチングガスに酸素ガスを含ませることでレジストを後退させつつエッチングを行うことが可能である。

また、ゲート電極層１０２を形成する工程によりゲート配線（走査線）も同時に形成することができる。更には、画素部が有する容量線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極層１０２とは別に設けてもよい。

ゲート絶縁層１０４は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層でまたは積層して形成することができる。また、ゲート絶縁層１０４は、ＣＶＤ法を用いて形成する場合、１ＭＨｚから２０ＭＨｚ、代表的には１３．５６ＭＨｚの高周波電力、または２０ＭＨｚより大きく１２０ＭＨｚ程度までの高周波電力、代表的には２７．１２ＭＨｚ、６０ＭＨｚの高周波電力を用いたプラズマＣＶＤ法を用いて形成することができる。また、ゲート絶縁層１０４は、高周波数（１ＧＨｚ程度）のマイクロ波プラズマＣＶＤ装置を用いて形成することができる。マイクロ波プラズマＣＶＤ装置を用いてゲート絶縁層１０４を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。また、ゲート絶縁層１０４を酸化窒化シリコンにより形成することで、トランジスタの閾値電圧の変動を抑制することができる。

なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。

なお、ゲート絶縁層１０４を窒化シリコン層により形成した場合には、ゲート絶縁層１０４上に薄い酸化窒化シリコン層を設けることで、薄膜トランジスタの動作初期に発生する劣化を抑制することができる。ここで、酸化窒化シリコン層は極薄く形成すればよく、１ｎｍ以上であればよい。好ましくは１ｎｍ以上３ｎｍ以下とする。

次に、半導体層１０５の形成方法について説明する。半導体層１０５は、２ｎｍ以上６０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下の厚さで形成するとよい。

ゲート絶縁層１０４上に厚さの薄い半導体層１０３を形成する。半導体層１０３は、膜状になりうる厚さで形成することが好ましく、５ｎｍ〜１０ｎｍの厚さで形成する（図３（Ｂ）参照）。次に、半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる（図３（Ｃ）参照）。次に、上記工程を繰り返して、半導体層１０５を形成する（図４（Ａ）参照）。

半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる方法としては、処理室内に窒素を含むガスを導入し、ＣＶＤ法により、半導体層１０３の表面のダングリングボンドにＮＨ基を結合することができる。ＣＶＤ法としては、熱プラズマＣＶＤ法、高周波プラズマＣＶＤ法、マイクロ波プラズマＣＶＤ法、アトミックレイヤーＣＶＤ法、Ｃａｔ−ＣＶＤ等がある。

窒素を含むガスとして、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガスを用いる場合は、処理室内にアンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガスを導入し、ＣＶＤ法により窒素を含むガスを分解し、半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる。なお、アンモニア、クロロアミン、フルオロアミン等のＮＨ結合を有するガスのほかに、水素、希ガス等を処理室に導入しても良い。

窒素を含むガスとして窒素ガスを用いる場合は、窒素ガスの他水素も処理室内に導入し、ＣＶＤ法により、窒素ガス及び水素ガスを反応させて形成したＮＨ基を半導体層１０３の表面のダングリングボンドに結合させる。

また、半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる方法としては、半導体層１０３の表面を希ガスを用いたプラズマに曝して、ダングリングボンドを多数形成した後、処理室内に、窒素を含むガスを導入する。希ガスを用いたプラズマが半導体層１０３に曝されると、半導体層１０３の表面の反応性が高くなるため、処理室に窒素を含むガス（代表的には、アンモニア、クロロアミン、フルオロアミン等）を導入ことで、ダングリングボンドにＮＨ基を結合させることができる。

なお、本実施の形態では、上記半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる手段の一を用いてもよいし、これらを組み合わせて用いてもよい。

ここで、ゲート絶縁層１０４、半導体層１０５、バッファ層１０７、及び一導電型を付与する不純物元素を含む半導体層の代表例であるドナーとなる不純物元素を含む半導体層１０９の形成の一例について詳細に説明する。これらの層はＣＶＤ法等を用いて形成する。また、ゲート絶縁層１０４は、窒化シリコン層上に酸化窒化シリコン層を設けた積層構造とする。このような構造とすることで、窒化シリコン層により基板中に含まれる電気的特性に影響を及ぼす元素（基板がガラスである場合にはナトリウム等の元素）が、半導体層１０６等に侵入することを防止することができる。はじめに、これらを形成するに際して用いるＣＶＤ装置の模式図を、図６を用いて示す。

図６に示すプラズマＣＶＤ装置１６１は、ガス供給手段１５０及び排気手段１５１に接続されている。

図６に示すプラズマＣＶＤ装置１６１は、処理室１４１と、ステージ１４２と、ガス供給部１４３と、シャワープレート１４４と、排気口１４５と、上部電極１４６と、下部電極１４７と、交流電源１４８と、温度制御部１４９と、を具備する。

処理室１４１は剛性のある素材で形成され、内部を真空排気できるように構成されている。処理室１４１には、上部電極１４６と下部電極１４７が備えられている。なお、図１２では、容量結合型（平行平板型）の構成を示しているが、異なる二以上の高周波電力を印加して処理室１４１の内部にプラズマを生成できるものであれば、誘導結合型など他の構成を適用してもよい。

図６に示すプラズマＣＶＤ装置により処理を行う際には、所定のガスをガス供給部１４３から供給する。供給されたガスは、シャワープレート１４４を通って、処理室１４１に導入される。上部電極１４６と下部電極１４７に接続された交流電源１４８により、高周波電力が印加されて処理室１４１内のガスが励起され、プラズマが生成される。また、真空ポンプに接続された排気口１４５によって、処理室１４１内のガスが排気されている。また、温度制御部１４９によって、被処理物を加熱しながらプラズマ処理することができる。

ガス供給手段１５０は、反応ガスが充填されるシリンダ１５２、圧力調整弁１５３、ストップバルブ１５４、マスフローコントローラ１５５などで構成されている。処理室１４１内において、上部電極１４６と基板１００との間には板状に加工され、複数の細孔が設けられたシャワープレートを有する。上部電極１４６に供給される反応ガスは、内部の中空構造を経て、この細孔から処理室１４１内に供給される。

処理室１４１に接続される排気手段１５１には、真空排気と、反応ガスを流す場合において処理室１４１内を所定の圧力に保持するように制御する機能が含まれている。排気手段１５１の構成としては、バタフライバルブ１５６、コンダクタンスバルブ１５７、ターボ分子ポンプ１５８、ドライポンプ１５９などが含まれる。バタフライバルブ１５６とコンダクタンスバルブ１５７を並列に配置する場合には、バタフライバルブ１５６を閉じてコンダクタンスバルブ１５７を動作させることで、反応ガスの排気速度を制御して処理室１４１の圧力を所定の範囲に保つことができる。また、コンダクタンスの大きいバタフライバルブ１５６を開くことで高真空排気が可能となる。

なお、処理室１４１を１０^−５Ｐａよりも低い圧力まで超高真空排気する場合には、クライオポンプ１６０を併用することが好ましい。その他、到達真空度として超高真空まで排気する場合には、処理室１４１の内壁を鏡面加工し、内壁からのガス放出を低減するためにベーキング用のヒータを設けても良い。

なお、図６に示すように、処理室１４１の全体を覆って層が形成（被着）されるようにプレコート処理を行うと、処理室（チャンバー）内壁に付着した不純物元素、または処理室（チャンバー）内壁を構成する不純物元素が素子に混入することを防止することができる。本実施の形態では、プレコート処理はシリコンを主成分とする層を形成すればよく、例えば、非晶質シリコン等を形成すればよい。ただし、この層には酸素が含まれないことが好ましい。

次に、ゲート絶縁層１０４、半導体層１０６、バッファ層１０７、及びドナーとなる不純物元素を含むの形成の一形態について詳細に説明する。

（ガス置換及びゲート絶縁層１０４である窒化シリコン層及び酸化窒化シリコン層の形成）
まず、ゲート電極層１０２が形成された基板をＣＶＤ装置の処理室１４１内にて加熱し、窒化シリコン層を形成する。ここでは、窒化シリコン層の堆積に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ_４の流量を４０ｓｃｃｍ、Ｈ_２の流量を５００ｓｃｃｍ、Ｎ_２の流量を５５０ｓｃｃｍ、ＮＨ_３の流量を１４０ｓｃｃｍとして材料ガスを導入して安定させ、処理室１４１内の圧力を１００Ｐａ、基板の温度を２８０℃とし、３７０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの窒化シリコン層を形成する。その後、ＳｉＨ_４の導入のみを停止して数秒後にプラズマの放電を停止させる。処理室内にＳｉＨ_４が存在する状態でプラズマの放電を停止させると、シリコンを主成分とする粒状物または粉状物が形成され、歩留まりを低下させる原因となるためである。なお、窒化シリコン層形成において、窒化シリコン層の堆積に用いる材料ガスとして、Ｎ_２またはＮＨ_３の一方を少なくとも用いればよい。

次に、窒化シリコン層の堆積に用いた材料ガスを排気し、酸化窒化シリコン層の堆積に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ_４の流量を３０ｓｃｃｍ、Ｎ_２Ｏの流量を１２００ｓｃｃｍとし、材料ガスを導入して安定させ、処理室内の圧力を４０Ｐａ、基板の温度を２８０℃として５０Ｗの出力によりプラズマ放電を行うことで、約１１０ｎｍの酸化窒化シリコン層を形成する。その後、窒化シリコン層と同様に、ＳｉＨ_４の導入のみを停止し、その数秒後にプラズマの放電を停止させる。上記の工程により、窒化シリコン層及び酸化窒化シリコン層が積層されたゲート絶縁層１０４を形成することができる。

（ｕｎｌｏａｄ）
ゲート絶縁層１０４の形成後、基板１００を処理室１４１から搬出する。

（クリーニング処理）
基板１００を処理室１４１から搬出した後、処理室１４１に、例えばＮＦ_３ガスを導入し、処理室１４１内をクリーニングする。

（プレコート処理）
その後、処理室１４１に非晶質シリコン層を形成する処理を行う。後に説明するバッファ層１０７の形成と同様に行うが、水素は処理室１４１内に導入してもよいし、挿入しなくてもよい。この処理により、処理室１４１の内壁に非晶質シリコン層が形成される。または、窒化シリコン層によりプレコート処理を行ってもよい。この場合の処理は、ゲート絶縁層１０４で窒化シリコン層を形成する処理と同様である。

（半導体層形成）
次に、窒素ガスが供給されたゲート絶縁層１０４上の全面に半導体層１０５を形成する。半導体層１０５は、後の工程でパターン形成されて半導体層１０６となるものである。まず、半導体層の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ_４の流量を１０ｓｃｃｍ、Ｈ_２の流量を１５００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、５０Ｗの出力によりプラズマ放電を行うことで、約５〜１０ｎｍの半導体層１０３を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒後にプラズマの放電を停止させる（図３（Ｂ）参照）。

次に、半導体層１０３の表面のダングリングボンドにＮＨ基を結合させる。ここでは、処理室内にアンモニアガスを導入し、プラズマ放電を行うことで、半導体層１０３表面にＮＨ基を結合させる（図３（Ｃ）参照）。ここでは、一例として、ＮＨ_３を処理室に導入し、処理室内の圧力を１００Ｐａ以上、基板の温度を２８０℃とし、５０Ｗ以下のプラズマ放電を行うことで、半導体層１０３の表面にＮＨ基を結合させる。

この後、半導体層１０３の形成、及びアンモニアガス雰囲気でのプラズマ放電を繰り返すことで、欠陥準位の低い半導体層１０６（ここでは、微結晶半導体層）を形成することができる（図４（Ａ）参照）。

（ガス置換）
その後、これらのガスを排気し、バッファ層１０７の堆積に用いるガスを導入する。

本実施の形態における半導体層において、厚さの薄い半導体層を形成した後、その表面をプラズマ処理し、再度厚さの薄い半導体層を形成することを繰り返す。ここでは、半導体層のプラズマ処理において、第１の半導体層表面のダングリングボンドにＮＨ基を結合させる。第１の半導体層の表面のダングリングボンドをＮＨ基が有する一つの結合手で終端した後、第２の半導体層を形成することで、ＮＨ基が有するもう一つの結合手と、第２の半導体層のダングリングボンドが結合し、欠陥準位を低減することができる。

（バッファ層形成）
次に、半導体層１０５上の全面にバッファ層１０７を形成する。バッファ層１０７は、後の工程でパターン形成されてバッファ層１０８となるものである。ここで、バッファ層として、非晶質シリコン層を形成する。まず、バッファ層１０７の堆積に用いる材料ガスを処理室内に導入する。ここでは、一例として、ＳｉＨ_４の流量を２８０ｓｃｃｍ、Ｈ_２の流量を３００ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１７０Ｐａ、基板の温度を２８０℃とし、６０Ｗのプラズマ放電を行うことで、約１５０ｎｍの非晶質シリコン層を形成することができる。その後、上記した窒化シリコン層等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒後にプラズマの放電を停止させる。

（ガス置換）
その後、これらのガスを排気し、ドナーとなる不純物元素を含む半導体層１０９の堆積に用いるガスを導入する。

（ドナーとなる不純物元素を含む半導体層形成）
次に、バッファ層１０７上の全面にドナーとなる不純物元素を含む半導体層１０９を形成する。ドナーとなる不純物元素を含む半導体層１０９は、後の工程でパターン形成されてソース領域及びドレイン領域１１０となるものである。まず、ドナーとなる不純物元素を含む半導体層１０９の堆積に用いる材料ガスを処理室１４１内に導入する。ここでは、一例として、ＳｉＨ_４の流量を１００ｓｃｃｍ、ＰＨ_３をＨ_２により０．５ｖｏｌ％まで希釈した混合ガスの流量を１７０ｓｃｃｍとして材料ガスを導入して安定させる。処理室１４１内の圧力を２８０Ｐａ、基板の温度を２８０℃とし、６０Ｗの出力によりプラズマ放電を行うことで、約５０ｎｍのドナーとなる不純物元素を含む半導体層を形成することができる。

（排気）
その後、上記した窒化シリコン等の形成と同様に、ＳｉＨ_４の供給のみを停止し、その数秒後にプラズマの放電を停止させる。その後、これらのガスを排気する。

以上説明したように、ドナーとなる不純物元素を含む半導体層１０９までを形成することができる（図４（Ａ）を参照）。

（導電層形成）
次に、ドナーとなる不純物元素を含む半導体層１０９上に導電層１１１を形成する。

導電層１１１は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極層２０２に用いることができるアルミニウム−ネオジム合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。例えば、導電層１１１として、アルミニウム層をモリブデン層で挟んだ三層の積層構造とするとよい。

導電層１１１は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１１１は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて配置し、焼成することで形成しても良い。

（第１のフォトリソグラフィ）
次に、導電層１１１上に第１のレジストマスク１３１を形成する（図４（Ｂ）を参照）。第１のレジストマスク１３１は厚さの異なる二の領域を有し、多階調マスクを用いて形成することができる。多階調マスクを用いることで、使用するフォトマスクの枚数が低減され、作製工程数が減少するため好ましい。本実施の形態において、半導体層のパターンを形成する工程と、ソース領域とドレイン領域を分離する工程において、多階調マスクを用いて形成したレジストマスクを用いることができる。

多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行う。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。

図７（Ａ−１）及び図７（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図７（Ａ−１）にはグレートーンマスク１８０を示し、図７（Ｂ−１）にはハーフトーンマスク１８５を示す。

図７（Ａ−１）に示すグレートーンマスク１８０は、透光性を有する基板１８１上に遮光膜により形成された遮光部１８２、及び遮光膜のパターンにより設けられた回折格子部１８３で構成されている。

回折格子部１８３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドットまたはメッシュ等を有することで、光の透過量を制御する。なお、回折格子部１８３に設けられるスリット、ドットまたはメッシュは周期的なものであってもよいし、非周期的なものであってもよい。

透光性を有する基板１８１としては、石英等を用いることができる。遮光部１８２及び回折格子部１８３を構成する遮光膜は、金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。

グレートーンマスク１８０に露光するための光を照射した場合、図７（Ａ−２）に示すように、遮光部１８２に重畳する領域における透光率は０％となり、遮光部１８２または回折格子部１８３が設けられていない領域における透光率は１００％となる。また、回折格子部１８３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドットまたはメッシュの間隔等により調整可能である。

図７（Ｂ−１）に示すハーフトーンマスク１８５は、透光性を有する基板１８６上に半透光膜により形成された半透光部１８７、及び遮光膜により形成された遮光部１８８で構成されている。

半透光部１８７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１８８は、グレートーンマスクの遮光層と同様の金属を用いて形成すればよく、好ましくはクロムまたは酸化クロム等により設けられる。

ハーフトーンマスク１８５に露光するための光を照射した場合、図７（Ｂ−２）に示すように、遮光部１８８に重畳する領域における透光率は０％となり、遮光部１８８または半透光部１８７が設けられていない領域における透光率は１００％となる。また、半透光部１８７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類または形成する厚さ等により、調整可能である。

多階調マスクを用いて露光して現像を行うことで、厚さの異なる領域を有するレジストマスクを形成することができる。

（エッチング工程）
次に、第１のレジストマスク１３１を用いて半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９、及び導電層１１１をエッチングする。この工程により、半導体層１０５、バッファ層１０７、ドナーとなる不純物元素を含む半導体層１０９及び導電層１１１を素子毎に分離する（図４（Ｃ）を参照）。

（アッシング処理）
次に、第１のレジストマスク１３１を後退させて第２のレジストマスク１３２を形成する。レジストマスクの後退には、酸素プラズマによるアッシングを用いればよい。

（エッチング工程）
次に、第２のレジストマスク１３２を用いて導電層１１１をエッチングし、配線層１１２を形成する（図５（Ａ）を参照）。配線層１１２は、ソース電極及びドレイン電極を構成する。導電層１１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層が等方的にエッチングされる。その結果、導電層の側面は第２のレジストマスク１３２よりも内側に後退し、配線層１１２が形成される。従って、配線層１１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層１０９の側面は一致せず、配線層１１２の側面の外側に、ソース領域及びドレイン領域１１０の側面が形成される。配線層１１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層１１２とは別に設けてもよい。

次に、第２のレジストマスク１３２が形成された状態で、バッファ層１０７の一部及びドナーとなる不純物元素を含む半導体層１０９をエッチングして、バッファ層１０８、並びにソース領域及びドレイン領域１１０を形成する（図５（Ｂ）を参照）。

次に、第２のレジストマスク１３２が形成された状態で、ドライエッチングを行ってもよい。ここで、ドライエッチングの条件は、露出しているバッファ層１０８にダメージが入らず、且つバッファ層１０８に対するエッチングレートが低い条件を用いる。つまり、露出しているバッファ層１０８表面にほとんどダメージを与えず、且つ露出しているバッファ層１０８の厚さがほとんど減少しない条件を用いる。エッチングガスとしては、塩素系ガスを用い、代表的にはＣｌ_２ガスを用いる。また、エッチング方法については特に限定はなく、ＩＣＰ方式、ＣＣＰ方式、ＥＣＲ方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。

ここで、用いることのできるドライエッチング条件の一例として、Ｃｌ_２ガスの流量を１００ｓｃｃｍ、チャンバー内の圧力を０．６７Ｐａ、下部電極温度を−１０℃とし、上部電極のコイルに２０００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、基板１００側には電力を投入せず０Ｗ（すなわち、無バイアス）として、３０秒間のエッチングを行う。チャンバー内壁の温度は約８０℃とすることが好ましい。

（アッシング処理）
次に、第２のレジストマスク１３２が形成された状態で、プラズマ処理を行い、第２のレジストマスク１３２を除去するとよい。プラズマ処理の代表例としては、水プラズマ処理がある。

水プラズマ処理は、反応空間に水蒸気（Ｈ_２Ｏ蒸気）に代表される、水を主成分とするガスを導入し、プラズマを生成して、行うことができる。水プラズマにより第２のレジストマスク１３２を除去することができる。また、水プラズマ処理、あるいは、大気に曝した後に水プラズマ処理を行うことで、露出しているバッファ層１０８上に酸化層が形成される場合もある。

なお、水プラズマ処理を用いることなく露出しているバッファ層１０８にダメージが入らず、且つバッファ層１０８に対するエッチングレートが低い条件でドライエッチングを行ってもよい。

上記したように、一対のソース領域及びドレイン領域１１０を形成した後に、バッファ層１０８にダメージを与えない条件で更なるドライエッチングを行うことで、露出したバッファ層１０８上に存在する残渣などの不純物元素を除去することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、第２のレジストマスク１３２を除去することができる。水プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。

なお、プラズマ処理等の工程は上記の順番に限定されず、第２のレジストマスク１３２を除去した後に、無バイアスでのエッチングや、プラズマ処理を行ってもよい。

以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる（図５（Ｂ）を参照）。本実施の形態に係る薄膜トランジスタは、液晶表示装置に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、開口部を有する絶縁層１１４を形成し、該開口部において配線層１１２により構成されるソース電極及びドレイン電極と接続されるように画素電極層１１６を形成する（図５（Ｃ）を参照）。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層１１４上に画素電極層１１６を設ける。このようにして、図１に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。

なお、絶縁層１１４は、ゲート絶縁層１０４と同様に形成することができる。絶縁層１１４は、大気中に浮遊する有機物、金属または水蒸気等の汚染源となりうる不純物元素の侵入を防ぐことができるよう、緻密な窒化シリコンにより設けることが好ましい。

なお、画素電極層１１６は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。画素電極層１１６は、シート抵抗が１００００Ω／□以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはこれらの２種以上の共重合体等が挙げられる。

画素電極層１１６は、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等を用いて形成することができる。

画素電極層１１６は、配線層１１２等と同様に、フォトリソグラフィ法を用いてエッチングを行い、パターン形成すればよい。

なお、図示していないが、絶縁層１１４と画素電極層１１６との間に、スピンコーティング法等により形成した有機樹脂からなる絶縁層を有していても良い。

以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを得ることができる。

（実施の形態２）
本実施の形態では、薄膜トランジスタの一形態について、図面を参照して説明する。本実施の形態では、多階調マスクを用いることなく薄膜トランジスタを形成する。

図８は、本実施の形態にかかる薄膜トランジスタの上面図及び断面図を示す。図８（Ａ）に示す薄膜トランジスタは、基板２００上にゲート電極層２０２を有し、ゲート電極層２０２を覆ってゲート絶縁層２０４を有し、ゲート絶縁層２０４上に接して半導体層２０６を有し、半導体層２０６上の一部に接してソース領域及びドレイン領域２１０を有する。また、ゲート絶縁層２０４、並びにソース領域及びドレイン領域２１０上に接する配線層２１２を有する。配線層２１２はソース電極及びドレイン電極を構成する。配線層２１２上には、保護膜として機能する絶縁層２１４を有する。また、各層は所望の形状にパターン形成されている。

なお、図８に示す薄膜トランジスタは、図１に示す薄膜トランジスタと同様に、液晶表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、絶縁層２１４には開口部が設けられ、絶縁層２１４上には画素電極層２１６が設けられ、画素電極層２１６と配線層２１２の一方とが接続されている。

また、ソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型）の形状で設けられ、これがソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている（図８（Ｂ）を参照）。

薄膜トランジスタを上記した形状とすることで、該薄膜トランジスタのチャネル幅を大きくすることができ、電流量が増大する。また、電気的特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本実施の形態はこれに限定されず、薄膜トランジスタは必ずしもＵ字型でなくともよい。

本実施の形態における半導体層２０６は、実施の形態１における半導体層１０６と同様の特徴を有し、同様の材料及び方法により形成することができる。従って、本実施の形態では半導体層２０６の形成に関する詳細な説明は省略する。

図８に示す薄膜トランジスタの作製方法について説明する。薄膜トランジスタではｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタの作製方法について説明する。

まず、基板２００上にゲート電極層２０２を形成し、ゲート電極層２０２上にゲート絶縁層１０４を形成する（図９（Ａ）を参照）。

基板２００としては、実施の形態１における基板１００と同様のものを用いることができる

ゲート電極層２０２は、実施の形態１におけるゲート電極層１０２と同様の材料及び方法により形成することができる。

ゲート絶縁層２０４は、実施の形態１におけるゲート絶縁層１０４と同様の材料及び方法により形成することができる。

次に、ゲート絶縁層２０４上に半導体層２０３を形成する（図９（Ｂ）参照）。半導体層２０３の形成工程としては、実施の形態１にて説明した半導体層１０３と同様の手法がある。

次に、半導体層２０３の表面にＮＨ基を結合させる（図９（Ｃ）参照）。ここでは、実施の形態２にて説明した半導体層１０３の表面にＮＨ基を結合させる手法と同様の手法がある。

この後、半導体層２０３、及びアンモニアガス雰囲気でのプラズマ放電を繰り返すことで、欠陥準位の低い半導体層２０５を形成することができる（図１０（Ａ）参照）。

次に、バッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９を形成する（図１０（Ａ）を参照）。その後、ドナーとなる不純物元素を含む半導体層２０９上に第１のレジストマスク２３１を形成する（図１０（Ｂ）を参照）。

半導体層２０５は、実施の形態１における半導体層１０５と同様に形成することができる。バッファ層２０７は、実施の形態１におけるバッファ層１０７と同様に形成することができる。ドナーとなる不純物元素を含む半導体層２０９は、実施の形態１におけるドナーとなる不純物元素を含む半導体層１０９と同様に形成することができる。

次に、第１のレジストマスク２３１を用いてバッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９をエッチングして島状の半導体層を形成する（図１０（Ｃ）を参照）。その後、第１のレジストマスク２３１を除去する（図１１（Ａ）を参照）。

次に、エッチングされた半導体層２０５、バッファ層２０７及びドナーとなる不純物元素を含む半導体層２０９を覆って導電層２１１を形成する（図１１（Ｂ）を参照）。導電層２１１は、導電層１１１と同様の材料及び方法により形成することができる。その後、導電層２１１上に第２のレジストマスク２３２を形成する（図１１（Ｃ）を参照）。

次に、第２のレジストマスク２３２を用いて導電層２１１をエッチングして配線層２１２を形成する。（図１２（Ａ）を参照）。配線層２１２は、ソース電極及びドレイン電極を構成する。導電層２１１のエッチングは、ウエットエッチングを用いることが好ましい。ウエットエッチングにより、導電層の側面が等方的にエッチングされる。その結果、導電層は第２のレジストマスク２３２よりも内側に後退し、配線層２１２が形成される。従って、配線層２１２の側面と、エッチングされたドナーとなる不純物元素を含む半導体層２０９の側面は一致せず、配線層２１２の側面の外側に、ソース領域及びドレイン領域の側面が形成される。配線層２１２は、ソース電極及びドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線と配線層２１２とは別に設けてもよい。

次に、第２のレジストマスク２３２を用いて島状半導体層のバッファ層２０７の一部と、ドナーとなる不純物元素を含む半導体層２０９をエッチングする（図１２（Ｂ）を参照）。本工程までで半導体層２０６、バッファ層２０８、並びにソース領域及びドレイン領域２１０が形成される。

次に、実施の形態１と同様に第２のレジストマスク２３２が形成された状態で、ドライエッチングを行ってもよい。更には、水プラズマ処理により第２のレジストマスク２３２を除去するとよい。

なお、水プラズマ処理を用いることなく露出しているバッファ層２０８にダメージが入らず、且つバッファ層２０８に対するエッチングレートが低い条件でドライエッチングを行ってもよい。

以上の工程により本実施の形態に係る薄膜トランジスタを作製することができる（図１２（Ｃ）参照）。本実施の形態に係る薄膜トランジスタは、実施の形態１にて説明した薄膜トランジスタと同様に、液晶表示装置や発光装置等に代表される表示装置の画素におけるスイッチングトランジスタに適用することができる。そのため、この薄膜トランジスタを覆って、絶縁層２１４を形成する。絶縁層２１４には、配線層２１２により構成されるソース電極及びドレイン電極に達するように開口部が形成されている。この開口部は、フォトリソグラフィ法により形成することができる。その後、当該開口部を介して接続されるように、絶縁層２１４上に画素電極層２１６を設ける。このようにして図８（Ａ）に示す表示装置の画素におけるスイッチングトランジスタを作製することができる。

なお、絶縁層２１４は、実施の形態１における絶縁層１１４と同様に形成することができる。また、画素電極層２１６は、実施の形態１における画素電極層１１６と同様に形成することができる。

なお、図示していないが、絶縁層２１４と画素電極層２１６との間に、スピンコーティング法等により形成した有機樹脂膜からなる絶縁層を有していても良い。

以上、本実施の形態にて説明したように、オン電流が高く、オフ電流が低い薄膜トランジスタを、多階調マスクを用いることなく得ることができる。

（実施の形態３）
実施の形態１及び実施の形態２において、半導体層１０６を非晶質半導体層で形成した場合、バッファ層１０８を半導体層１０６と同様の条件で形成してもよい。この結果、欠陥の少ない半導体膜をゲート絶縁層と、ソース領域及びドレイン領域の間に設けることで、キャリアが捕獲されにくくなり、薄膜トランジスタのオン電流及び電界効果移動度を高めると共に、オフ電流を低減することができる。

（実施の形態４）
実施の形態１で示した半導体層１０５の作製方法は、トップゲート構造の薄膜トランジスタや、光センサ、太陽電池等を構成するダイオードの半導体層に用いることができる。

（実施の形態５）
次に、上記実施の形態を適用可能な表示装置である表示パネルの構成の一例について、以下に示す。

図１３（Ａ）に、信号線駆動回路３０３のみを別途形成し、基板３０１上に形成された画素部３０２と接続している表示パネルの形態を示す。画素部３０２、保護回路３０６、及び走査線駆動回路３０４が形成された素子基板は、実施の形態１乃至実施の形態４のいずれかに示す薄膜トランジスタを用いて形成する。信号線駆動回路３０３は、単結晶半導体をチャネル形成領域に用いたトランジスタ、多結晶半導体をチャネル形成領域に用いた薄膜トランジスタ、またはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）をチャネル形成領域に用いたトランジスタにより構成すれば良い。ＳＯＩをチャネル形成領域に用いたトランジスタにおいては、ガラス基板上に設けられた単結晶半導体層をチャネル形成領域に用いたトランジスタを含む。画素部３０２と、信号線駆動回路３０３と、走査線駆動回路３０４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ３０５を介して供給される。信号線駆動回路３０３とＦＰＣ３０５の間、及び信号線駆動回路３０３と画素部３０２の一方または双方間に、実施の形態１乃至実施の形態４に示す薄膜トランジスタで形成された保護回路３０６を設けてもよい。保護回路３０６は、その他の構造の薄膜トランジスタ、ダイオード、抵抗素子及び容量素子等から選択された１つまたは複数の素子によって設けてもよい。

なお、信号線駆動回路及び走査線駆動回路を、画素部の画素トランジスタと同じ基板上に形成しても良い。

また、駆動回路を別途形成する場合には、必ずしも駆動回路が形成された基板を、画素部が形成された基板上に貼り合わせる必要はなく、例えばＦＰＣ上に貼り合わせるようにしても良い。図１３（Ｂ）に、信号線駆動回路３１３のみを別途形成し、基板３１１上に形成された画素部３１２、保護回路３１６、及び走査線駆動回路３１４が形成された素子基板とＦＰＣ３１５が接続している表示パネルの形態を示す。画素部３１２、保護回路３１６及び走査線駆動回路３１４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路３１３は、ＦＰＣ３１５及び保護回路３１６を介して、画素部３１２に接続されている。画素部３１２と、信号線駆動回路３１３と、走査線駆動回路３１４それぞれに、電源の電位及び各種の信号等が、ＦＰＣ３１５を介して供給される。ＦＰＣ３１５と画素部３１２との間に、保護回路３１６を設けてもよい。

また、信号線駆動回路の一部または走査線駆動回路の一部のみを、上記の実施の形態に示す薄膜トランジスタを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図１３（Ｃ）に、信号線駆動回路が有するアナログスイッチ３２３ａを、画素部３２２、走査線駆動回路３２４と同じ基板３２１上に形成し、信号線駆動回路が有するシフトレジスタ３２３ｂを別途異なる基板に形成して貼り合わせる表示装置パネルの形態を示す。画素部３２２、保護回路３２６、及び走査線駆動回路３２４は、上記実施の形態に示す薄膜トランジスタを用いて形成する。信号線駆動回路が有するシフトレジスタ３２３ｂは、ＦＰＣ３２５及び保護回路３２６を介して画素部３２２と接続されている。画素部３２２と、信号線駆動回路と、走査線駆動回路３２４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ３２５を介して供給される。シフトレジスタ３２３ｂ及びアナログスイッチ３２３ａの間に、保護回路３２６を設けてもよい。

図１３に示すように、本実施の形態の表示装置は、駆動回路の一部または全部を、画素部と同じ基板上に、上記実施の形態に示す薄膜トランジスタを用いて形成することができる。

なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方式、ワイヤボンディング方式、或いはＴＡＢ方式などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図１３に示した位置に限定されない。また、コントローラ、ＣＰＵまたはメモリ等を別途形成し、接続するようにしても良い。

なお、本実施の形態で用いる信号線駆動回路は、シフトレジスタとアナログスイッチ有する。または、シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。

（実施の形態６）
上記形態の薄膜トランジスタで構成される素子基板、及びそれを用いた表示装置等は、アクティブマトリクス型の表示パネルに適用することができる。すなわち、それらを表示部に組み込んだ電子機器の全てに上記実施の形態を実施できる。

その様な電子機器としては、ビデオカメラ及びデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。

図１４（Ａ）はテレビジョン装置である。上記実施の形態を適用した表示パネルを筐体に組みこんで、テレビジョン装置を完成させることができる。表示パネルにより主画面３３３が形成され、その他付属設備としてスピーカ部３３９、操作スイッチなどが備えられている。

図１４（Ａ）に示すように、筐体３３１に表示素子を利用した表示用パネル３３２が組みこまれ、受信機３３５により一般のテレビ放送の受信をはじめ、モデム３３４を介して有線または無線による通信ネットワークに接続することにより一方向（送信者から受信者）または双方向（送信者と受信者間、または受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチまたは別体のリモコン操作機３３６により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部３３７が設けられていても良い。また、表示部３３７に、実施の形態１乃至実施の形態４のいずれかに示す薄膜トランジスタが設けられていてもよい。また、主画面３３３の他にサブ画面３３８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態４のいずれかに示す薄膜トランジスタを適用することができる。

図１５はテレビ装置の主要な構成を説明するブロック図を示している。表示パネルには、画素部３７１が形成されている。信号線駆動回路３７２と走査線駆動回路３７３は、表示パネルにＣＯＧ方式により実装されていても良い。

また、その他の外部回路の構成として、映像信号の入力側では、チューナ３７４で受信した信号のうち、映像信号を増幅する映像信号増幅回路３７５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３７６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路３７７等を有している。コントロール回路３７７は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３７８を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

チューナ３７４で受信した信号のうち、音声信号は、音声信号増幅回路３７９に送られ、その出力は音声信号処理回路３８０を経てスピーカ３８３に供給される。制御回路３８１は受信局（受信周波数）や音量の制御情報を入力部３８２から受け、チューナ３７４や音声信号処理回路３８０に信号を送出する。

勿論、本実施の形態はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体に適用してもよい。

以上説明したように、主画面３３３及びサブ画面３３８の一方または双方に実施の形態１乃至実施の形態４のいずれかで説明した薄膜トランジスタを適用することで、画質が高く、消費電力の低いテレビ装置を作製することができる。

図１４（Ｂ）は携帯電話機３４１の一例を示している。携帯電話機３４１は、表示部３４２、操作部３４３等により構成されている。表示部３４２に実施の形態１乃至実施の形態４のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。

図１４（Ｃ）に示す携帯型のコンピュータは、本体３５１、表示部３５２等を含んでいる。表示部３５２に、実施の形態１乃至実施の形態４のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。

図１４（Ｄ）は卓上照明器具であり、照明部３６１、傘３６２、可変アーム３６３、支柱３６４、台３６５、電源３６６を含む。上記実施の形態で説明した発光装置を照明部３６１に用いることにより作製される。照明部３６１に実施の形態１乃至実施の形態４のいずれかで説明した薄膜トランジスタを適用することで、画質を向上させ、消費電力を低減させることができる。

図１６は携帯電話機の構成の一例を示しており、例えば表示部に、実施の形態１乃至実施の形態４のいずれかで示した薄膜トランジスタを有する素子基板及びそれを有する表示装置が適用される。図１６（Ａ）が正面図、図１６（Ｂ）が背面図、図１６（Ｃ）が展開図である。図１６に示す携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。図１６に示す携帯電話機は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能であり、スマートフォンとも呼ばれる。

携帯電話機は、筐体３９４及び筐体３８５の二つの筐体で構成されている。筐体３９４は、表示部３８６、スピーカ３８７、マイクロフォン３８８、操作キー３８９、ポインティングディバイス３９０、表面カメラ用レンズ３９１、外部接続端子ジャック３９２、イヤホン端子３９３等を備え、筐体３８５は、キーボード３９５、外部メモリスロット３９６、裏面カメラ３９７、ライト３９８等を備える。また、アンテナは筐体３９４に内蔵されている。

また、上記の構成に加えて、非接触ＩＣチップまたは小型記録装置等を内蔵していてもよい。

図１６（Ａ）では筐体３９４と筐体３８５が重なり合っており、図１６（Ａ）の状態から筐体３９４と筐体３８５がスライドし、図１６（Ｃ）のように展開する。表示部３８６には、実施の形態１乃至実施の形態４のいずれかに示される薄膜トランジスタを有する表示装置を組み込むことが可能であり、使用形態に応じて表示の方向が適宜変化する。表示部３８６と同一面上に表面カメラ用レンズ３９１を同一の面に備えているため、テレビ電話が可能である。また、表示部３８６をファインダーとして裏面カメラ３９７及びライト３９８で静止画及び動画の撮影が可能である。

スピーカ３８７及びマイクロフォン３８８は音声通話に限らず、テレビ電話、録音及び再生等の用途に使用できる。操作キー３８９では、電話の発着信、電子メール等の簡単な情報入力、画面のスクロール及びカーソル移動等が可能である。

また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード３９５を用いると便利である。重なり合った筐体３９４と筐体３８５（図１６（Ａ））はスライドでき、図１６（Ｃ）のように展開して携帯情報端末として使用できる。また、キーボード３９５及びポインティングディバイス３９０を用いることで、円滑な操作でマウスの操作が可能である。外部接続端子ジャック３９２はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、これを介して充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット３９６に記録媒体を挿入して使用することで、大量のデータの保存及び移動が可能である。

筐体３８５の裏面（図１６（Ｂ））には、裏面カメラ３９７及びライト３９８を備えており、表示部３８６をファインダーとし静止画及び動画の撮影が可能である。

また、上記機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ、イヤホンジャック等を備えていてもよい。

実施の形態１乃至実施の形態４に示す薄膜トランジスタを画素に適用することで、画質を向上させると共に、消費電力を低減させることができる。

Claims (16)

1. 絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、
   前記ゲート絶縁層に接する半導体層と、
   ソース領域及びドレイン領域を形成する、一導電型を付与する不純物元素を含む半導体層と、
   を有し、
   前記半導体層は、半導体で形成される厚さが５ｎｍ以上１０ｎｍ以下の複数の層と、前記複数の層の間に形成されるＮＨ基を有する層とが積層されていることを特徴とする薄膜トランジスタ。
2. 絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、
   前記ゲート絶縁層に接する半導体層と、
   ソース領域及びドレイン領域を形成する、一導電型を付与する不純物元素を含む半導体層と、
   前記半導体層と前記一導電型を付与する不純物元素を含む半導体層との間の非晶質半導体により構成されるバッファ層と、
   を有し、
   前記半導体層は、半導体で形成される厚さが５ｎｍ以上１０ｎｍ以下の複数の層と、前記複数の層の間に形成されるＮＨ基を有する層とが積層されていることを特徴とする薄膜トランジスタ。
3. 請求項１または２において、前記ＮＨ基は、前記半導体を架橋することを特徴とする薄膜トランジスタ。
4. 請求項１乃至３のいずれか一項において、前記半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０^１８ｃｍ^−３以下であることを特徴とする薄膜トランジスタ。
5. 請求項１乃至４のいずれか一項において、前記半導体層は非晶質半導体層または微結晶半導体層であることを特徴とする薄膜トランジスタ。
6. 絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、
   前記ゲート絶縁層に接する第１の半導体層と、
   前記第１の半導体層に積層され、非晶質構造を有する第２の半導体層と、
   ソース領域及びドレイン領域を形成する、一導電型を付与する不純物元素を含む半導体層と、
   を有し、
   前記第１の半導体層は、半導体で形成される厚さが５ｎｍ以上１０ｎｍ以下の複数の層と、前記複数の層の間に形成されるＮＨ基を有する層とが積層されていることを有することを特徴とする薄膜トランジスタ。
7. 請求項６において、前記ＮＨ基は、前記半導体を架橋することを特徴とする薄膜トランジスタ。
8. 請求項６または７において、前記第１の半導体層は、二次イオン質量分析法によって計測される酸素濃度が、５×１０^１８ｃｍ^−３以下であることを特徴とする薄膜トランジスタ。
9. 請求項６乃至８のいずれか一項において、前記第１の半導体層は、非晶質半導体層または微結晶半導体層であることを特徴とする薄膜トランジスタ。
10. 半導体材料ガス及び水素を導入し高周波電力を印加して、基板上に半導体層を形成する第１の工程と、
    窒素を含有するガスを用いて前記半導体層の表面にＮＨ基を結合させる第２の工程と、
    前記第１の工程及び第２の工程を繰り返すことにより、窒素を含有する半導体層を形成する第３の工程と、
    前記窒素を含有する半導体層を用いて薄膜トランジスタを作製する第４の工程と、
    を有することを特徴とする薄膜トランジスタの作製方法。
11. 請求項１０において、前記第２の工程は、窒素を含有するガスをＣＶＤ装置の処理室に導入することを特徴とする薄膜トランジスタの作製方法。
12. 請求項１０において、前記第２の工程は、窒素を含有するガスをＣＶＤ装置の処理室に導入した後、高周波電力を印加することを特徴とする薄膜トランジスタの作製方法。
13. 請求項１０において、前記第２の工程は、希ガスをＣＶＤ装置の処理室に導入し高周波電力を印加した後、前記前記窒素を含有するガスを前記処理室に導入することを特徴とする薄膜トランジスタの作製方法。
14. 請求項１０において、前記第２の工程は、希ガスをＣＶＤ装置の処理室に導入し高周波電力を印加した後、前記前記窒素を含有するガスを前記処理室に導入し、高周波電力を印加することを特徴とする薄膜トランジスタの作製方法。
15. 請求項１０乃至１４のいずれか一項において、前記窒素を含有するガスは、ＮＨ結合を有するガスであることを特徴とする薄膜トランジスタの作製方法。
16. 請求項１０乃至１４のいずれか一項において、前記窒素を含有するガスは、窒素ガスであることを特徴とする薄膜トランジスタの作製方法。

Images