JP2009302443A - 固体撮像素子及び固体撮像装置 - Google Patents

Abstract

【課題】裏面光入射型の固体撮像素子において発生したスミア成分を除去する。
【解決手段】半導体基板の裏面側には、当該裏面に入射した光を信号電荷に変換して蓄積する光電変換領域１０１が設けられている。半導体基板の表面側には、裏面側の光電変換領域１０１と対応するように、光電変換領域１０１に蓄積された信号電荷を読み出して転送する第１ＶＣＣＤ１０２と、電荷の転送のみを行う第２ＶＣＣＤ１０３とが設けられている。
【選択図】図１

Description

本発明は、固体撮像素子及びそれを用いた固体撮像装置に関し、特に裏面光入射型の固体撮像素子に関する。

近年、急速に普及してきたデジタルスチルカメラに代表されるＣＣＤ（charge coupled device ）イメージセンサ（以下、ＣＣＤと称する）には、多画素化、高性能化、小型化等が求められている。特に多画素化に対する市場の要望は非常に強く、ＣＣＤのセル微細化は必要不可欠となってきている。

デジタルスチルカメラに用いられる一般的なＣＣＤについて、図１２を参照しながら説明する。図１２に示すように、ＣＣＤの単位セル１６は、入射した光を信号電荷に変換して蓄積する光電変換領域（ＰＤ：Photo-Diode ）１４と、ＰＤ１４に蓄積された信号電荷を読み出して転送する垂直転送レジスタ（ＶＣＣＤ）１５とから構成されている。この単位セル１６が垂直方向及び水平方向のそれぞれに二次元状に配列されて画素領域１１を形成している。光電変換領域１４から読み出された信号電荷はＶＣＣＤ１５及び水平転送レジスタ（ＨＣＣＤ）１２を通じて電荷電圧変換部（ＦＤＡ：Floating Diffusion Amplifier）１３へと転送され、出力信号電圧に変換される。

セル微細化には、必然的にＰＤ及びＶＣＣＤの面積の縮小が必要となる。このＰＤ面積の縮小は、ＣＣＤの感度低下を招き、画質を低下させる。この感度低下を抑制するために、半導体基板の一面に転送レジスタを形成し、半導体基板の他面にＰＤを形成する裏面光入射型のＣＣＤが提案されている（例えば特許文献１参照）。

以下、特許文献１に開示された、従来の裏面光入射型ＣＣＤについて説明する。図１３（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを表面側及び裏面側のそれぞれからみた平面図である。図１４（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの単位セルにおける水平方向（ＨＣＣＤに沿った方向）及び垂直方向（ＶＣＣＤに沿った方向）のそれぞれの断面図である。図１５（ａ）及び（ｂ）は図１４（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布であって、図１５（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、図１５（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布である。尚、図１３（ａ）及び（ｂ）において、図１２に示すＣＣＤと同一の構成要素には同一の符号を付すことにより重複する説明を省略する。

図１３（ａ）、（ｂ）及び図１４（ａ）、（ｂ）に示すように、ｐ型半導体基板２１の一面側には、ＶＣＣＤを構成するゲート電極２２及び第１ｎ型不純物領域２４が形成されている。また、ｐ型半導体基板２１の他面側には、ＰＤを構成する高濃度ｐ型不純物領域２３及び第２ｎ型不純物領域２５が形成されている。この従来の裏面光入射型ＣＣＤにおいて、ＰＤ部に信号電荷を蓄積する時にはゲート電極２２にゲート電圧ＶＭ（例えば０Ｖ）が印加される一方、ＰＤ部に蓄積された信号電荷を読み出す時にはゲート電極２２にゲート電圧ＶＨ（例えば１５Ｖ）が印加される。これにより、信号電荷読み出し時には、図１５（ａ）及び（ｂ）に示すように、ＶＣＣＤ−ＰＤ間のポテンシャルバリアが無くなるので、ＰＤに蓄えられた信号電荷はＶＣＣＤへと転送される。尚、ＶＣＣＤに読み出された信号電荷は、図１２に示す従来のＣＣＤと同様に、ＨＣＣＤ１２を通じてＦＤＡ１３へと転送され、出力信号電圧に変換される。このように、裏面光入射型ＣＣＤにおいては、従来構造ではＶＣＣＤが設けられていた領域にもＰＤ部を配置できるため、感度低下に起因するＣＣＤの画質低下を抑制することができる。
特開平５−２４３５５０号公報

しかしながら、入射した光をＰＤ領域（ｐ型半導体基板２１と第２ｎ型不純物領域２５とのｐｎ接合から基板内部に向けて形成される空乏層を含む）内で全て光電変換して信号電荷に変換することは困難であり、ＰＤ領域よりもさらに深い領域で光電変換される光が必ず存在する。特に吸収係数の違いにより、長波長の光ほどＰＤ領域よりも深い領域で光電変換される。よって、従来の裏面光入射型ＣＣＤでは、その構造上、ＰＤ領域内で光電変換されずにＰＤ領域を通過した光はＶＣＣＤで光電変換されて電荷を生成することになる。このＶＣＣＤで光電変換されて生じた電荷は偽信号（スミア成分）となり、画質を劣化させるという問題を生じる。

図１６（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの問題点を説明するための図（図１４（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布）であって、図１６（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、図１６（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布である。図１６（ａ）及び（ｂ）に示すように、信号電荷蓄積時にはＰＤに信号電荷が蓄えられる共にＶＣＣＤにスミア成分が生じる。また、信号電荷読み出し時には、ＶＣＣＤ−ＰＤ間のポテンシャルバリアが無くなるので、ＰＤに蓄えられた信号電荷がＶＣＣＤへと転送される結果、最終的に、信号電荷にスミア成分が付加された電荷量が出力信号電圧に変換されてしまう。

本発明は、以上の課題を鑑みてなされたものであって、その目的とするところは、スミア成分を除去する機能を有する固体撮像素子を提供することである。

前記の目的を達成するために、本発明に係る固体撮像素子は、半導体基板の一面側に設けられており、且つ当該一面に入射した光を信号電荷に変換して当該信号電荷を蓄積する光電変換領域と、前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記光電変換領域に蓄積された前記信号電荷を読み出して転送する第１の転送レジスタと、前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ電荷の転送のみを行う第２の転送レジスタとを備えている。

尚、本発明に係る固体撮像素子が、第１及び第２の転送レジスタとは別に、電荷読み出し機能又は電荷転送機能を持つ１つ又は複数の他の転送レジスタを半導体基板の他面側にさらに備えていてもよい。

本発明に係る固体撮像素子において、前記光電変換領域は行列状に複数配置されており、前記光電変換領域の所定方向の配列に沿って前記第１の転送レジスタ及び前記第２の転送レジスタが配置されていてもよい。

本発明に係る固体撮像素子において、前記第１の転送レジスタ及び前記第２の転送レジスタはそれぞれ、同じ不純物導入工程によって形成された不純物領域を有していてもよい。

本発明に係る固体撮像素子において、前記第１の転送レジスタの配置面積と前記第２の転送レジスタの配置面積とは実質的に同じであってもよい。

本発明に係る固体撮像素子において、前記第１の転送レジスタの配置面積は前記第２の転送レジスタの配置面積よりも大きくてもよい。

本発明に係る第１の固体撮像装置は、本発明に係る固体撮像素子（但し、前記第１の転送レジスタの配置面積と前記第２の転送レジスタの配置面積とは実質的に同じ）と、前記第１の転送レジスタ及び前記第２の転送レジスタのそれぞれから出力された信号を入力として、当該両信号の差分を出力する差分回路とを備えている。

本発明に係る第２の固体撮像装置は、本発明に係る固体撮像素子（但し、前記第１の転送レジスタの配置面積は前記第２の転送レジスタの配置面積よりも大きい）と、前記第１の転送レジスタの配置面積と前記第２の転送レジスタの配置面積との比に基づいて、前記第２の転送レジスタから出力された信号を増幅する演算回路と、前記第１の転送レジスタから出力された信号及び前記演算回路から出力された信号を入力として、当該両信号の差分を出力する差分回路とを備えている。

本発明の固体撮像素子つまり裏面光入射型ＣＣＤによると、光電変換領域（ＰＤ）と対応する転送レジスタ（ＶＣＣＤ）を少なくとも２つ有するため、ＣＣＤに光を照射した際に、ＰＤを透過して各ＶＣＣＤで光電変換されてスミア成分となる電荷は各ＶＣＣＤに蓄積される。このため、例えば各ＶＣＣＤの配置面積を同じにし且つ各ＶＣＣＤの不純物領域を同じ注入条件で形成することによって、各ＶＣＣＤに蓄積されるスミア成分がほぼ同じ量となる。よって、各ＶＣＣＤに蓄積された電荷（第１の転送レジスタに蓄積された信号電荷及びスミア成分と、第２の転送レジスタに蓄積されたスミア成分）、又はその電荷量に応じたＣＣＤの各出力の差分をとることにより、スミア成分を除去することができるので、スミアレスの高品質な画像を得ることができる。

また、ＶＣＣＤには、ノイズとなって画質を低下させる暗電流成分が常に存在しているが、本発明によれば、各ＶＣＣＤについて前述のように差分をとることによって、この暗電流成分についても同時に除去することができるため、より高品質な画像を得ることができる。

以下、本発明の実施形態について図面を参照しながら説明する。

尚、以下に説明する実施形態は、本発明に係る固体撮像素子及びそれを用いた固体撮像装置を分かりやすく説明するための一例であって、本発明は、その要旨とする部分についてこれらに限定されるものではない。

（第１の実施形態）
図１（ａ）及び（ｂ）は、本発明の第１の実施形態に係る固体撮像素子、具体的には裏面光入射型固体撮像素子を表面側及び裏面側のそれぞれから見た平面図である。図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る裏面光入射型固体撮像素子の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。

図１（ｂ）及び図２（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の裏面側には、当該裏面に入射した光を信号電荷に変換して蓄積する光電変換領域（ＰＤ）１０１が行列状に複数設けられている。一方、図１（ａ）及び図２（ａ）、（ｂ）に示すように、ｐ型半導体基板１５１の表面側には、裏面側のＰＤ１０１と対応するように、具体的には、ＰＤ１０１の垂直方向の配列に沿って、ＰＤ１０１に蓄積された信号電荷を読み出して転送する第１ＶＣＣＤ１０２と、電荷の転送のみを行う第２ＶＣＣＤ１０３とが互いに隣り合うように設けられている。ＰＤ１０１の１つと、それに対応する第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３とによって単位セル１０４が構成されている。すなわち、単位セル１０４は垂直方向及び水平方向のそれぞれに２次元状に配列されて画素領域１０５を形成している。第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のそれぞれから転送されてくる電荷は、ＨＣＣＤ１０６を通じてＦＤＡ１０７へと転送され、出力信号電圧に変換される。

具体的には、第１ＶＣＣＤ１０２は、ｐ型半導体基板１５１の表面部に形成された第１ｎ型不純物領域１５５と、第１ｎ型不純物領域１５５上にゲート絶縁膜１５２を介して形成された第１ゲート電極１５７とを有し、第２ＶＣＣＤ１０３は、ｐ型半導体基板１５１の表面部に形成された第２ｎ型不純物領域１５６と、第２ｎ型不純物領域１５６上にゲート絶縁膜１５２を介して形成された第２ゲート電極１５８とを有する。尚、ｐ型半導体基板１５１の表面上にはゲート電極１５７及び１５８を覆うように絶縁膜１５９が形成されており、その上に支持基板１６０が貼り合わされている。

また、ＰＤ１０１は、ｐ型半導体基板１５１の裏面部に形成された高濃度ｐ型不純物領域１６２と、高濃度ｐ型不純物領域１６２よりも基板内部側に形成された第３ｎ型不純物領域１６３とを有している。尚、ｐ型半導体基板１５１の裏面上には絶縁膜１６１が形成されている。

次に、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す本実施形態の固体撮像素子の一連の動作について、図３（ａ）〜（ｄ）を参照しながら説明する。尚、図３（ａ）〜（ｄ）は、図２（ａ）のＣ−Ｄ線及びＣ−Ｄ’線に対応する単位セル（ＰＤ１０１、第１ＶＣＣＤ１０２、第２ＶＣＣＤ１０３）のポテンシャル図である。

まず、図３（ａ）は、本実施形態に係る固体撮像素子の裏面側に光の入射が無く、ＰＤ１０１、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３に信号電荷が蓄積されていない状態のポテンシャル図である。このとき、第１ゲート電極１５７及び第２ゲート電極１５８にはそれぞれ信号電荷蓄積電圧ＶＭ（例えば０Ｖ）が印加されている。

次に、図３（ｂ）は、本実施形態に係る固体撮像素子の裏面側からＰＤ１０１に光が入射したときのポテンシャル図である。すなわち、ＰＤ１０１に入射した光は、光電変換されて信号電荷となり、ＰＤ１０１に蓄積される。ここで、本実施形態に係る固体撮像素子のような裏面光入射型固体撮像素子においては、その構造上、ＰＤ１０１よりも深い領域で光電変換された信号電荷が第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３に蓄積されて偽信号（スミア成分）Ａ、Ｂとなる。

次に、図３（ｃ）は、ＰＤ１０１への信号電荷の蓄積が完了し、ＰＤ１０１に蓄積された信号電荷を第１ＶＣＣＤ１０２に転送する際の（読み出し動作の際の）ポテンシャル図である。前述のように、本実施形態では第１ＶＣＣＤ１０２によって読み出し動作が行われる。具体的には、第１ゲート電極１５７に信号電荷読み出し電圧ＶＨ（例えば１５Ｖ）を印加することによって、ＰＤ１０１から第１ＶＣＣＤ１０２に信号電荷が転送される。これにより、第１ＶＣＣＤ１０２には、当該信号電荷とスミア成分Ａとが蓄積される。一方、第１ＶＣＣＤ１０２による読み出し動作の間、第２ゲート電極１５８に印加されている電圧を信号電荷蓄積電圧ＶＭのままにしておく。

次に、図３（ｄ）は、読み出し動作完了後のポテンシャル図である。すなわち、第１ゲート電極１５７に印加されていた信号電荷読み出し電圧ＶＨを信号電荷蓄積電圧ＶＭに戻すことによって読み出し動作は完了する。このとき、下記（式１）及び（式２）に示すように、第１ＶＣＣＤ１０２には、ＰＤ１０１から転送されてきた信号電荷（以下、蓄積信号電荷という）とスミア成分Ａとが足し合わされた電荷が蓄積されていると共に、第２ＶＣＣＤ１０３にはスミア成分Ｂの電荷が蓄積されている。

第１ＶＣＣＤに蓄えられた電荷量 ＝ 蓄積信号電荷＋スミア成分Ａ ・・・（式１）
第２ＶＣＣＤに蓄えられた電荷量 ＝ スミア成分Ｂ ・・・（式２）
そして、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３に蓄積された電荷は、その後、ＨＣＣＤ１０６へと転送された後、ＦＤＡ１０７で電圧変換され、下記（式３）及び（式４）に示すように、各ＶＣＣＤに蓄えられた電荷量に対応する出力電圧Ａ、Ｂが得られる。

出力電圧Ａ ＝ （第１ＶＣＣＤに蓄えられた電荷量）×ＣＥ ・・・（式３）
出力電圧Ｂ ＝ （第２ＶＣＣＤに蓄えられた電荷量）×ＣＥ ・・・（式４）
尚、（式３）及び（式４）において、ＣＥは、ＦＤＡ１０７における電荷を電圧に変換する変換効率である。

ところで、本実施形態においては、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の単位セル当りの配置面積と、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５７の単位セル当りの配置面積とが実質的に同じに設定されていると共に、第１ｎ型不純物領域１５５及び第２ｎ型不純物領域１５７が同じ不純物導入工程によって形成されている。これにより、本実施形態においては、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のそれぞれにおいて発生するスミア成分Ａ、Ｂはほぼ同じ電荷量となり、下記（式５）が成り立つ。

スミア成分Ａ ＝ スミア成分Ｂ ＝ スミア成分 ・・・（式５）
従って、出力電圧Ａ、Ｂの差分をとれば、（式１）〜（式５）より、下記（式６）が成り立つ。

出力電圧Ａ−出力電圧Ｂ
＝｛（蓄積信号電荷＋スミア成分Ａ）−（スミア成分Ｂ）｝×ＣＥ
＝｛（蓄積信号電荷＋スミア成分）−（スミア成分）｝×ＣＥ
＝（蓄積信号電荷）×ＣＥ ・・・（式６）
すなわち、例えばＣＤＳ（Correlated Double Sampling）回路等を用いて、本実施形態に係る固体撮像素子により得られた出力電圧Ａ、Ｂの差分を取ることによって、スミア成分を含まない、ＰＤ１０１に蓄積された本来の信号電荷のみの出力電圧Ｃを得ることができる。図４は、本実施形態に係る固体撮像素子であるＣＣＤ１００とＣＤＳ回路１１０とからなる固体撮像装置の概略構成を示している。ここで、ＣＤＳ回路１１０はＣＣＤ１００とは別のチップに搭載される。

以上に説明したように、本実施形態によれば、ＰＤ１０１と対応するようにＶＣＣＤ１０２及び１０３が設けられているため、ＣＣＤに光を照射した際に、ＰＤ１０１を透過して各ＶＣＣＤ１０２及び１０３で光電変換されてスミア成分となる電荷は各ＶＣＣＤ１０２及び１０３に蓄積される。このため、本実施形態のように、各ＶＣＣＤ１０２及び１０３の配置面積を同じにし且つ各ＶＣＣＤ１０２及び１０３の不純物領域１５５及び１５７を同じ注入条件で形成することによって、各ＶＣＣＤ１０２及び１０３に蓄積されるスミア成分がほぼ同じ量となる。よって、各ＶＣＣＤ１０２及び１０３に蓄積された電荷（第１ＶＣＣＤ１０２に蓄積された信号電荷及びスミア成分と、第２ＶＣＣＤ１０３に蓄積されたスミア成分）に応じたＣＣＤの各出力電圧Ａ、Ｂの差分をとることにより、スミア成分を除去して、ＰＤ１０１に蓄積された本来の信号電荷のみの出力電圧Ｃを得ることができるので、スミアレスの高品質な画像を得ることができる。

また、ＶＣＣＤには、ノイズとなって画質を低下させる暗電流成分が常に存在しているが、本実施形態によれば、各ＶＣＣＤ１０２及び１０３について前述のように差分をとることによって、この暗電流成分についても同時に除去することができるため、より高品質な画像を得ることができる。

尚、第１の実施形態において、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３とは別に、電荷読み出し機能又は電荷転送機能を持つ１つ又は複数の他のＶＣＣＤをｐ型半導体基板１５１の表面側に設けてもよい。すなわち、ＰＤ１０１と対応するように、３つ以上のＶＣＣＤを設けてもよい。

また、第１の実施形態において、例えば図５に示すように、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３と、ＨＣＣＤ１０６との間にブランキング領域１０８を設けてもよい。このようにすると、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３にそれぞれ蓄積された電荷をＨＣＣＤ１０６へと転送する際に、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のそれぞれから電荷が同時にブランキング領域１０８へと転送されたとしても、ブランキング領域１０８からＨＣＣＤ１０６へは各ＶＣＣＤの電荷を交互に転送することができる。

また、第１の実施形態において、ゲート電極１５７及び１５８の構成は特に限定されるものではないが、例えば２相駆動のＣＣＤの場合には、図６に示すように、ゲート電極１５７及び１５８を構成することができる。すなわち、各単位セル１０４内には、第１ゲート電極１５７を構成する電極１５７Ａ及び１５７Ｂと、第２ゲート電極１５８を構成する電極１５８Ａ及び１５８Ｂとが配置されている。ここで、電極１５７Ａと電極１５８Ａとが複数の単位セル１０４を水平方向に横断して互いに接続されており、同様に、電極１５７Ｂと電極１５８Ｂとが複数の単位セル１０４を水平方向に横断して互いに接続されている。また、電極１５７Ａ及び１５８Ａに電圧を供給するためにコンタクト１７１が設けられていると共に電極１５７Ｂ及び１５８Ｂに電圧を供給するためにコンタクト１７２が設けられている。尚、コンタクト１７１及び１７２は全ての単位セル１０４に設ける必要はなく、電圧降下を防止できる程度の数だけ設けてやればよい。図６に示す構成においては、電極１５７Ａ及び１５８Ａと電極１５７Ｂ及び１５８Ｂとに交互に電圧を印加してやることにより、電荷を垂直方向に転送することができる。

以下、本実施形態に係る固体撮像素子の製造方法について図面を参照しながら説明する。図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｄ）は本実施形態に係る固体撮像素子の製造方法の各工程を示す断面図であり、図７（ａ）、（ｃ）、図８（ａ）、（ｃ）及び図９（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図７（ｂ）、（ｄ）、図８（ｂ）、（ｄ）及び図９（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。尚、図７（ａ）〜（ｄ）、図８（ａ）〜（ｄ）及び図９（ａ）〜（ｄ）において、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す構成要素と同一の構成要素には同一の符号を付す。また、本実施形態の製造方法を説明するに当り、本実施形態の主要構成要素である単位セル１０４についての説明を行い、その他の構成要素であるＨＣＣＤ１０６やＦＤＡ１０７の製造方法については説明を省略する。

まず、図７（ａ）及び（ｂ）に示すように、ｐ型半導体基板１５１の表面上に、熱酸化法等によって、ゲート絶縁膜１５２（例えば厚さ２０ｎｍ）を形成する。ゲート絶縁膜１５２は例えば酸化シリコン膜よりなる。次に、ゲート絶縁膜１５２上にフォトレジスト膜（図示省略）を形成し、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３の電荷転送領域が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを２００ｋｅＶ、ドーズ量を４．０×１０¹²／ｃｍ² とする条件で、砒素（Ａｓ）等のｎ型不純物をｐ型半導体基板１５１の表面部にイオン注入する。これにより、第１ＶＣＣＤ１０２の電荷転送領域となる第１ｎ型不純物領域１５５及び第２ＶＣＣＤ１０３の電荷転送領域となる第２ｎ型不純物領域１５６が形成される。

次に、図７（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、ゲート絶縁膜１５２上にＣＶＤ法等を用いて多結晶シリコン膜（例えば厚さ３００ｎｍ）を形成する。その後、当該多結晶シリコン膜上にフォトレジスト（図示省略）を形成し、第１ＶＣＣＤ１０２及び第２ＶＣＣＤ１０３のゲート電極が形成される領域以外のフォトレジスト膜を除去する。続いて、当該フォトレジスト膜をマスクとして、前述の多結晶シリコン膜に対して例えばＲＩＥ（Reactive Ion Etching）を行うことにより、第１ＶＣＣＤ１０２の第１ゲート電極１５７及び第２ＶＣＣＤ１０３の第２ゲート電極１５８を形成する。

次に、図８（ａ）及び（ｂ）に示すように、前述のフォトレジスト膜を完全に除去した後、ｐ型半導体基板１０１の表面にＳＯＧ（Spin On Glass ）処理等を施し、ゲート電極１５７及び１５８を覆う絶縁膜１５９（例えば厚さ１０μｍ程度）を形成すると共に当該絶縁膜１５９の表面を平坦化する。尚、このとき、必要であれば、ＣＭＰ（Chemical Mechanical Polishing ）等の平坦化処理を行う。その後、絶縁膜１５９上にｐ型半導体基板等からなる支持基板１６０を貼り合わせる。

次に、図８（ｃ）及び（ｄ）に示すように、ｐ型半導体基板１５１の裏面側（ＶＣＣＤ１０２及び１０３が形成されていない側）をＣＭＰ等により研磨することによって、ｐ型半導体基板１５１を薄く（例えば厚さ１０μｍ）する。

次に、図９（ａ）及び（ｂ）に示すように、薄くしたｐ型半導体基板１５１の裏面側に熱酸化法等により絶縁膜１６１（例えば厚さ２０ｎｍ）を形成する。ここで、絶縁膜１６１は例えば酸化シリコン膜である。その後、絶縁膜１６１上にフォトレジスト膜（図示省略）を形成し、後述の高濃度ｐ型不純物領域１６２が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギーを１０ｋｅＶ、ドーズ量１．０×１０¹⁴／ｃｍ² とする条件で、ホウ素（Ｂ）等のｐ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、ｐ型半導体基板１５１の裏面部に高濃度ｐ型不純物領域１６２が形成される。

次に、図９（ｃ）及び（ｄ）に示すように、前述のフォトレジスト膜を完全に除去した後、再度、新たにフォトレジスト膜（図示省略）を形成し、後述の第３ｎ型不純物領域１６３が形成される領域と重なるフォトレジスト膜を除去する。その後、当該フォトレジスト膜をマスクとして、例えば注入エネルギー５００ｋｅＶ、ドーズ量１．０×１０¹²／ｃｍ² とする条件で、Ａｓ等のｎ型不純物をｐ型半導体基板１５１の裏面部にイオン注入する。これにより、高濃度ｐ型不純物領域１６２よりも基板内部側に第３ｎ型不純物領域１６３が形成される。尚、ＰＤ１０１は、高濃度ｐ型不純物領域１６２及び第３ｎ型不純物領域１６３から構成される。その後、前述のフォトレジスト膜を完全に除去する。以上の工程を経て、本実施形態に係る固体撮像素子の主要部が完成する。

（第２の実施形態）
図１０（ａ）及び（ｂ）は、本発明の第２の実施形態に係る裏面光入射型固体撮像素子の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。尚、本発明の第２の実施形態に係る裏面光入射型固体撮像素子の平面構成及び垂直方向の断面構成は、図１（ａ）、（ｂ）及び図２（ｂ）に示す第１の実施形態と基本的に同じである。また、図１０（ａ）及び（ｂ）において、図１（ａ）、（ｂ）及び図２（ａ）、（ｂ）に示す構成要素と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。

図１０（ａ）に示すように、本実施形態においても、第１の実施形態と同様に、第１ＶＣＣＤ１０２は、ｐ型半導体基板１５１の表面部に形成された第１ｎ型不純物領域１５５と、第１ｎ型不純物領域１５５上にゲート絶縁膜１５２を介して形成された第１ゲート電極１５７とを有し、第２ＶＣＣＤ１０３は、ｐ型半導体基板１５１の表面部に形成された第２ｎ型不純物領域１５６と、第２ｎ型不純物領域１５６上にゲート絶縁膜１５２を介して形成された第２ゲート電極１５８とを有する。尚、ｐ型半導体基板１５１の表面上にはゲート電極１５７及び１５８を覆うように絶縁膜１５９が形成されており、その上に支持基板１６０が貼り合わされている。また、ＰＤ１０１は、ｐ型半導体基板１５１の裏面部に形成された高濃度ｐ型不純物領域１６２と、高濃度ｐ型不純物領域１６２よりも基板内部側に形成された第３ｎ型不純物領域１６３とを有している。尚、ｐ型半導体基板１５１の裏面上には絶縁膜１６１が形成されている。

本実施形態が第１の実施形態と異なっている点は以下の通りである。すなわち、第１の実施形態においては、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の単位セル当りの配置面積と、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５７の単位セル当りの配置面積とが実質的に同じに設定されていた。それに対して、本実施形態においては、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の単位セル当りの配置面積は、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５７の単位セル当りの配置面積よりも大きく設定されている。具体的には、図１０（ａ）に示すように、第１ＶＣＣＤ１０２を構成する第１ｎ型不純物領域１５５の幅を、第２ＶＣＣＤ１０３を構成する第２ｎ型不純物領域１５７の幅の３倍に設定している。これにより、本実施形態においては、第１ＶＣＣＤ１０２において発生するスミア成分Ａの電荷量は、第２ＶＣＣＤ１０３において発生するスミア成分Ｂの電荷量の３倍となり、下記（式７）が成り立つ。

スミア成分Ａ ＝ スミア成分Ｂ×３ ＝ スミア成分 ・・・（式７）
従って、出力電圧Ａ（第１の実施形態の（式３）参照）と出力電圧Ｂ（第１の実施形態の（式４）参照）との差分をとれば、第１の実施形態の（式１）〜（式４）及び本実施形態の（式７）より、下記（式８）が成り立つ。

出力電圧Ａ−出力電圧Ｂ×３
＝｛（蓄積信号電荷＋スミア成分Ａ）−（スミア成分Ｂ×３）｝×ＣＥ
＝｛（蓄積信号電荷＋スミア成分）−（スミア成分）｝×ＣＥ
＝（蓄積信号電荷）×ＣＥ ・・・（式８）
すなわち、例えば演算回路を用いて、各ＶＣＣＤの配置面積の比に基づいて出力電圧Ｂを増幅すると共に、例えばＣＤＳ回路等を用いて、出力電圧Ａと増幅後の出力電圧Ｂ（出力電圧Ｂ’）との差分を取ることによって、スミア成分を含まない、ＰＤ１０１に蓄積された本来の信号電荷のみの出力電圧Ｃを得ることができる。図１１は、本実施形態に係る固体撮像素子であるＣＣＤ１００とＣＤＳ回路１１０と演算回路１２０とからなる固体撮像装置の概略構成を示している。ここで、ＣＤＳ回路１１０及び演算回路１２０はＣＣＤ１００とは別のチップに搭載される。

以上に説明したように、本実施形態によれば、第１の実施形態と同様の効果が得られるだけではなく、読み出しＶＣＣＤである第１ＶＣＣＤ１０２の配置面積を相対的に大きくしているため、転送可能な信号電荷量をより多く確保することができるので、固体撮像素子の性能をさらに向上させることができる。

尚、本実施形態においても、第１の実施形態と同様に、第１ｎ型不純物領域１５５及び第２ｎ型不純物領域１５７が同じ不純物導入工程によって形成されていてもよい。

以上に説明したように、本発明は、裏面光入射型の固体撮像素子及びそれを用いた固体撮像装置において、光電変換領域と対応する転送レジスタを２つ以上設けることにより、転送レジスタ内で発生したスミア成分を除去できるという効果が得られ、有用である。

図１（ａ）及び（ｂ）は本発明の第１の実施形態に係る固体撮像素子を表面側及び裏面側のそれぞれから見た平面図である。 図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る固体撮像素子の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。 図３（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像素子の動作を説明するための図である。 図４は本発明の第１の実施形態に係る固体撮像素子（ＣＣＤ）と差分回路（ＣＤＳ回路）とからなる固体撮像装置の概略構成を示す図である。 図５は本発明の第１の実施形態に係る固体撮像素子にブランキング領域をさらに設けた様子を示す平面図である。 図６は本発明の第１の実施形態に係る固体撮像素子におけるＶＣＣＤのゲート電極の詳細構成を示す平面図である。 図７（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像素子の製造方法の各工程を示す断面図であり、図７（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図７（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。 図８（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像素子の製造方法の各工程を示す断面図であり、図８（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図８（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。 図９（ａ）〜（ｄ）は本発明の第１の実施形態に係る固体撮像素子の製造方法の各工程を示す断面図であり、図９（ａ）、（ｃ）は図１（ａ）のＡ−Ａ’線に対応する単位セルの水平方向の断面図であり、図９（ｂ）、（ｄ）は図１（ａ）のＢ−Ｂ’線に対応する単位セルの垂直方向の断面図である。 図１０（ａ）及び（ｂ）は本発明の第２の実施形態に係る固体撮像素子の単位セルにおける水平方向（図１（ａ）のＡ−Ａ’線）及び垂直方向（図１（ａ）のＢ−Ｂ’線）のそれぞれの断面図である。 図１１は本発明の第２の実施形態に係る固体撮像素子（ＣＣＤ）と差分回路（ＣＤＳ回路）と演算回路とからなる固体撮像装置の概略構成を示す図である。 図１２は従来の一般的なＣＣＤイメージセンサの概略平面図である。 図１３（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤを表面側及び裏面側のそれぞれからみた平面図である。 図１４（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの単位セルにおける水平方向（ＨＣＣＤに沿った方向）及び垂直方向（ＶＣＣＤに沿った方向）のそれぞれの断面図である。 図１５（ａ）及び（ｂ）は図１４（ａ）及び（ｂ）のＺ−Ｚ’線に対応する単位セルのポテンシャル分布であって、図１５（ａ）は信号電荷蓄積電圧の印加時のポテンシャル分布であり、図１５（ｂ）は信号電荷読み出し電圧の印加時のポテンシャル分布である。 図１６（ａ）及び（ｂ）は従来の裏面光入射型ＣＣＤの問題点を説明するための図である。

符号の説明

１００ ＣＣＤ
１０１ ＰＤ
１０２ 第１ＶＣＣＤ
１０３ 第２ＶＣＣＤ
１０４ 単位セル
１０５ 画素領域
１０６ ＨＣＣＤ
１０７ ＦＤＡ
１０８ ブランキング領域
１１０ ＣＤＳ回路
１２０ 演算回路
１５１ ｐ型半導体基板
１５２ ゲート絶縁膜
１５５ 第１ｎ型不純物領域
１５６ 第２ｎ型不純物領域
１５７ 第１ゲート電極
１５７Ａ、１５７Ｂ 第１ゲート電極１５７を構成する電極
１５８ 第２ゲート電極
１５８Ａ、１５８Ｂ 第２ゲート電極１５８を構成する電極
１５９ 絶縁膜
１６０ 支持基板
１６１ 絶縁膜
１６２ 高濃度ｐ型不純物領域
１６３ 第３ｎ型不純物領域
１７１、１７２ コンタクト

Claims (7)

1. 半導体基板の一面側に設けられており、且つ当該一面に入射した光を信号電荷に変換して当該信号電荷を蓄積する光電変換領域と、
   前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ前記光電変換領域に蓄積された前記信号電荷を読み出して転送する第１の転送レジスタと、
   前記半導体基板の他面側に前記光電変換領域に対応するように設けられており、且つ電荷の転送のみを行う第２の転送レジスタとを備えていることを特徴とする固体撮像素子。
2. 請求項１に記載の固体撮像素子において、
   前記光電変換領域は行列状に複数配置されており、
   前記光電変換領域の所定方向の配列に沿って前記第１の転送レジスタ及び前記第２の転送レジスタが配置されていることを特徴とする固体撮像素子。
3. 請求項１又は２に記載の固体撮像素子において、
   前記第１の転送レジスタ及び前記第２の転送レジスタはそれぞれ、同じ不純物導入工程によって形成された不純物領域を有することを特徴とする固体撮像素子。
4. 請求項１〜３のいずれか１項に記載の固体撮像素子において、
   前記第１の転送レジスタの配置面積と前記第２の転送レジスタの配置面積とは実質的に同じであることを特徴とする固体撮像素子。
5. 請求項１〜３のいずれか１項に記載の固体撮像素子において、
   前記第１の転送レジスタの配置面積は前記第２の転送レジスタの配置面積よりも大きいことを特徴とする固体撮像素子。
6. 請求項４に記載の固体撮像素子と、
   前記第１の転送レジスタ及び前記第２の転送レジスタのそれぞれから出力された信号を入力として、当該両信号の差分を出力する差分回路とを備えていることを特徴とする固体撮像装置。
7. 請求項５に記載の固体撮像素子と、
   前記第１の転送レジスタの配置面積と前記第２の転送レジスタの配置面積との比に基づいて、前記第２の転送レジスタから出力された信号を増幅する演算回路と、
   前記第１の転送レジスタから出力された信号及び前記演算回路から出力された信号を入力として、当該両信号の差分を出力する差分回路とを備えていることを特徴とする固体撮像装置。

Images