JP2009294879A - モデル予測制御装置 - Google Patents

Abstract

【課題】モデル予測制御の実行中になんらかの制御計算上の不具合が発生した場合に、安全のため上位のモデル予測制御系を切り離し、滑らかに下位制御系のみの制御へ移行して制御を継続することができるモデル予測制御装置を提供する。
【解決手段】目標値生成器１０、モデル予測制御器（MPC）２０、切替器１００、下位制御器（LC）３０、および、制御対象（P）４０から構成される。通常では、切替信号FLG_LCはフラグが0の状態に置かれてMPC２０による最適化処理が実行される。しかし、MPC２０内の最適化処理が重くなり、たとえば実行時間が制御周期内に収まらない事態が発生したと判断された場合には、MPC２０は切替信号FLG_LCのフラグを1に切り替える。このフラグ“1”は切替器１００に伝えられ、切替器１００はMPC２０利用の状態から下位制御系のみの状態へ滑らかに移行する。
【選択図】図１

Description

本発明は、上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置に関するものである。

ほとんどの実制御対象はアクチュエータの定格及び飽和特性に起因する操作量制約や制御対象の可動範囲及び障害物などに起因する制御量制約が存在する。制約付きのモデル予測制御は、これらの制約を満たしながら、制御対象のモデルを用いて制御偏差と操作量変化量の未来値からなる目的関数を計算し、目的関数を最小化する意味で最適な操作量系列を制御周期毎に求めて制御を行うものであり、多くの応用例が報告されている。すなわち、制約付きモデル予測制御では制約付き最適化問題を繰り返し解く必要がある。この最適化問題は、通常、操作量変化量の系列に関する二次形式を、操作量変化量に関する線形不等式制約を満たす範囲で最適化する二次計画問題と呼ばれる最適化問題の求解に帰着し、解法として二次計画法が知られている。

しかし、この最適化問題の処理は計算負荷が大きく、また計算負荷が状況により変動することが知られている。特に、制御対象に課せられた制約が厳しすぎたり、制御対象のモデル化誤差が大きい、外乱により制御が乱される、制御周期内に最適化問題が解けない、などといった理由により、操作量を決定できずに制御が破綻することがあり得る。そこで、制約を満たす操作量（実行可能解）が存在しなかった場合に前回の操作量や前回の最適化で求められた操作量系列の一部で代用する方法（非特許文献１）、制約を緩和する方法（必要であれば、特開平4-15706号公報，特開2001-67103号公報などを参照）や制約を緩和が許されるソフト制約として定式化する方法、制約が破られる時間を最小にする最小時間法（非特許文献２）などが考案されている。

また下記特許文献１では、モデル予測制御が持つ複数のモデル間のバンプレス切替やモデルのパラメータを変更した場合のモデルをインクリメンタル動作とすることで実現することを提案している。
特許第3234109号公報 J.M.Maciejowski著、足立 修一，菅野 政明 訳 「モデル予測制御-制約のもとでの最適制御」 東京電機大学出版局(2005) 大嶋 正裕，加納 学 「モデル予測制御-IV -制約条件付きのモデル予測制御」システム/制御/情報、Vol.46、 No.11、 pp702-708 (2002)

しかし上記非特許文献１及び２などに提案された方法は操作量が求まらない事態は回避できても、方法自体がさらに多くの計算量を要するものが多く、制御の実行時間が制御周期を逸脱する可能性を排除するものではないという課題が残る。

また上記特許文献１は、モデル予測制御が持つ複数のモデル間のバンプレス切替やモデルのパラメータを変更した場合のモデルをインクリメンタル動作とすることで実現することを提案しているものであって、下位の制御が施された系を制御対象とするモデル予測制御装置において、実行可能解が見つからない、制約緩和に時間を要する、最適化問題がクリティカルになり解の算出に時間を要する、などの理由により、実行時間が制御周期内に収まらない事態が発生したときに、安全に制御を継続する方策を提供するものではなかった。

本発明は、上述した従来技術における課題を解消するためになされたものであり、モデル予測制御器の実行中になんらかの制御計算上の不具合が発生した場合に、安全のため上位のモデル予測制御系を切り離し、連続的に下位の制御系へ切替えて制御を継続することができるモデル予測制御装置を提供することを目的とする。

本発明は、上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置において、
前記上位のモデル予測制御系は、モデル予測制御器を備え、通常では、目標値生成器が生成した目標値を入力として前記モデル予測制御器の出力を切替器を介して前記下位の制御が施された系の目標値として出力するとともに、前記モデル予測制御器になんらかの制御計算上の不具合が発生した場合には、切替信号を前記切替器に出力するよう構成し、
前記切替器は、前記切替信号をトリガに、前記上位のモデル予測制御系を切り離し、当該切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、所定の関数にしたがって連続的に前記目標値生成器が生成した目標値に切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記所定の関数をランプ関数とし、該ランプ関数の変化率に制限値を設定することで、所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記所定の関数を指数関数とし、該指数関数の時定数を設定することを特徴とする。
また、本発明の実施態様の一つとして、前記指数関数的な出力をさらにランプ関数的に変化させることで、前記指数関数的な出力の変化率を制限し、かつ所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記切替器は、前記切替信号の入力タイミングで起動され、指定された切替時間でその出力を１から０に連続的に減少させるランプ関数発生器および乗算器を有し、
前記所定の関数を指数関数とするとともに該指数関数の時定数を設定し、
この指数関数的に変化する出力と前記ランプ関数発生器の出力との積を、前記目標値生成器が生成した目標値に加算した信号を当該切替器から前記下位制御系へ出力することで、連続的かつ所定の切替時間で切替を完了することを特徴とする。

また、本発明の実施態様の一つとして、上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置において、
前記上位のモデル予測制御系は、モデル予測制御器を備え、通常では、目標値生成器が生成した目標値を入力として前記モデル予測制御器の出力を切替器を介して前記下位の制御が施された系の目標値として出力するとともに、前記モデル予測制御器になんらかの制御計算上の不具合が発生した場合には、切替信号を前記切替器に出力するよう構成し、
前記切替器は、当該切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、前記目標値生成器が生成した目標値へ連続的に切替えるための閉ループからなる漸近回路を有し、
前記漸近回路は、前記上位のモデル予測制御系が前記切替器で切り離される以前および切り離されたときは１サンプル前の前記モデル予測制御器の出力値と前記目標値生成器が生成した目標値との偏差を保持し、前記切替信号のトリガにより当該漸近回路へ切り替えられた以降は１サンプル前の当該漸近回路の出力値を保持する、１サンプル遅延要素を有し、
前記切替器は、前記切替信号をトリガとして前記上位のモデル予測制御系が切り離されるとともに前記漸近回路が接続されたときは、当該切替器から前記下位制御系への出力を、前記１サンプル遅延要素に保持された値から、前記目標値生成器が生成した目標値へ連続的に切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記漸近回路は、前記１サンプル遅延要素に保持された値を、所定の関数にしたがって前記目標値生成器が生成した目標値へ連続的に切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記所定の関数をランプ関数とし、該ランプ関数の変化率に制限値を設定することで、所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記１サンプル遅延要素に保持された値と、前記１サンプル遅延要素保持値を制限値が設定されたリミッタへ入力して得られた値との差を、前記漸近回路の出力とすることを特徴とする。

また、本発明の実施態様の一つとして、前記所定の関数を指数関数とし、該指数関数の時定数を設定することを特徴とする。
また、本発明の実施態様の一つとして、前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値を、前記漸近回路の出力とすることを特徴とする。

また、本発明の実施態様の一つとして、前記指数関数的な出力をさらにランプ関数的に変化させることで、前記指数関数的な出力の変化率を制限し、かつ所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする。

また、本発明の実施態様の一つとして、前記１サンプル遅延要素に保持された値と、
前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値と前記１サンプル遅延要素に保持された値との差を、制限値が設定されたリミッタへ入力して得られた値と、
を加算した値を、前記漸近回路の出力とすることを特徴とする。

また、本発明の実施態様の一つとして、前記切替器は、前記切替信号の入力タイミングで起動され、指定された切替時間でその出力を１から０に連続的に減少させるランプ関数発生器および乗算器を有し、
前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値を、前記漸近回路の出力とし、
前記漸近回路の出力と前記ランプ関数発生器の出力との積と、前記目標値生成器が生成した目標値とを加算した信号を当該切替器から前記下位制御系へ出力することで、連続的に、かつ所定の切替時間で切替を完了することを特徴とする。

本発明は、モデル予測制御器の計算になんらかの不具合が発生した場合に、上位のモデル予測制御系を切り離し、切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、所定の関数にしたがって連続的に目標値生成器が生成した目標値に切替えるための切替器を導入することで、切替信号の出力後のモデル予測制御器の出力の変化に影響されることなく、滑らかに下位制御系のみの制御へ移行し、制御系の安定性を保証しながら制御を継続できるという効果を有する。

また、切替器から前記下位制御系への出力を、目標値生成器が生成した目標値へ所定時間に切替えたい場合には、前記所定の関数を一次関数とし、さらに前記所定の変化率に制限値を設定して、切替える操作量間の偏差を前記設定値により制限された変化率で連続的に解消していくことで容易に所定時間での切替を実現できるという効果を有する。

また、切替器から前記下位制御系への出力を、目標値生成器が生成した目標値へ滑らかに漸近させたい場合には、前記所定の関数を指数関数とし、この指数関数の時定数を設定して、切替える操作量間の偏差を指数関数的に減少させていくことで容易に滑らかな漸近的切替を実現できるという効果を有する。

また、切替器から前記下位制御系への出力を、目標値生成器が生成した目標値へ滑らかに漸近させ、かつ、制御の切替を特定の切替時間で完了させたい場合には、指数関数的な出力をさらにランプ関数的に変化させることで、前記指数関数的な出力の変化率を制限し、かつ所定時間に前記目標値生成器が生成した目標値へ切替えられるという効果を有する。

さらに、切替器から前記下位制御系への出力を、目標値生成器が生成した目標値へ滑らかに漸近させ、かつ、制御の切替を特定の切替時間で完了させたい場合には、切り替える操作量間の偏差を指数関数的に減少させ、切替と同じタイミングで起動するランプ関数発生器の出力と操作量間の偏差との積をとることで、容易に、滑らかな漸近的切替、かつ、特定の切替時間での切替完了を実現できるという効果を有する。

以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明の実施形態に係るモデル予測制御装置の基本的構成を示すブロック図である。

本発明の実施形態に係るモデル予測制御装置は、目標値生成器１０、モデル予測制御器（MPC：Model Predictive Controller）２０、切替器１００、下位制御器（LC：Low-level Controller）３０、および、制御対象（P：Process）４０から構成される。

本発明の実施形態に係るモデル予測制御装置は、二重の制御ループに対応する二層(上位層，下位層)の制御階層から構成される。そして下位の制御階層は、制御対象（P）４０と下位制御器（LC）３０から構成される内側の制御ループであり、制御対象（P）４０の出力である制御量yを下位制御系への目標値であるrLCに追従させようとするものである。下位制御系は、下位制御器（LC）３０により安定性が保証されているものとする。

上位の制御階層は、モデル予測制御器（MPC）２０とモデル予測制御器の制御対象に相当する下位制御系から構成される外側の制御ループであり、制御対象（P）４０の出力である制御量yを上位制御系への目標値であるrMPCinに追従させようとするものである。

目標値生成器１０は、上位制御系への目標値rMPCinを生成する。本発明の実施形態に係るモデル予測制御装置の構成では、上位と下位の制御系の間に切替器１００を導入している。切替器１００は、上位制御系への目標値であるrMPCin（切替先操作量）とモデル予測制御器（MPC）２０の出力であるrMPCout（切替元操作量）を入力とし、切替信号FLG_LCをトリガに、上位のモデル予測制御系を切り離し、下位の制御が施された系の目標値として出力された切り離される直前の上位のモデル予測制御系の切替元操作量rMPCoutを所定の関数にしたがって所定の変化率で連続的に切替元操作量rMPCoutから切替先操作量rMPCinに切替えて下位制御系への目標値であるrLCを出力する。

切替信号FLG_LCは、下位制御系に対する入力信号を切替えるためのフラグであり、フラグが0のときにはrLCのrMPCoutへの切替を、フラグが1のときにはrLCのrMPCinへの切替をそれぞれ意味する。FLG_LC=1のときには、モデル予測制御器（MPC）２０は最終的にバイパスされ、下位制御系のみによる制御に移行することになる。

図１に示す本発明の実施形態に係るモデル予測制御装置は、通常では、切替信号FLG_LCはフラグが0の状態に置かれてモデル予測制御器（MPC）２０による最適化処理が実行される。しかし、モデル予測制御器（MPC）２０内の最適化処理が重くなり、実行時間が制御周期内に収まらない事態や実行可能解が得られない事態等、モデル予測制御の実行中に何らかの計算上の不具合が発生したと判断された場合には、モデル予測制御器（MPC）２０は切替信号FLG_LCのフラグを1に切替える。切替えられたフラグ“1”は切替器１００に伝えられ、切替器１００はモデル予測制御器(MPC)２０利用の状態から下位制御系のみの状態に上述のように移行する。このとき、エラーメッセージやアラーム等を出力してオペレータ(図示せず)に知らせてもよい。オペレータに知らせるエラーメッセージとして、例えば「制御周期内に実行可能解が求まらなかったため、MPC制御から下位制御のみの単独制御に移行します」等が考えられる。

図２は、本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第１実施例を示す図である。図２に示す切替器の第１実施例では、バンプレス切替の一つの実現例をブロック図で表現したものである。バンプレス切替とは、一般に、ガタツキのない滑らかな切替えを意味する用語として使用される。図２において切替器１００は、制御周期（Ts（秒））毎に起動され、z-1は1サンプル遅延要素（メモリ）１０４である。切替器１００は、この切替器１００から下位制御系への出力を、切り離される直前のモデル予測制御器２０の出力値から、目標値生成器１０が生成した目標値へ連続的に切り替えるための閉ループからなる漸近回路１０８を備える。

図２を用いて切替動作を説明する。ここでは、切替器１００の出力rLCをrMPCin(切替先操作量)と、入力rMPCout(切替元操作量)と入力rMPCin(切替先操作量)間の偏差Δr = rMPCout- rMPCinの和、つまり、ｒLC ＝ｒMPCin + Δrとする。切替信号FLG_LC = 0の通常の状態ではrLC = rMPCout(切替元操作量)となる。つまり、減算器１０２から出力された入力間の偏差Δrが加算器１０３で入力rMPCin(切替先操作量)と加算され、加算器１０３の出力としてrMPCout(切替元操作量)が得られる。

一方、FLG_LC = 1となった場合には、スイッチ１０１が作動して現状と切替わり、閉ループからなる漸近回路１０８が接続される。漸近回路１０８は、スイッチ１０１の一部と、1サンプル遅延要素（メモリ）１０４と、1サンプル遅延要素（メモリ）１０４に保持された値が入力される上下限リミッタ１０５と、1サンプル遅延要素（メモリ）１０４に保持された値と上下限リミッタ１０５からの出力値との差をとる減算器１０６とからなる閉ループとして構成される。1サンプル遅延要素（メモリ）１０４は、上位のモデル予測制御系が切替器で切り離される以前および切り離されたときは１サンプル前のモデル予測制御器２０の出力値と同じく１サンプル前の目標値生成器１０が生成した目標値との偏差を保持し、切替信号FLG_LC = 1となるトリガにより当該漸近回路へ切り替えられた以降は１サンプル前の当該漸近回路の出力値を保持する。

すなわち、入力間の偏差Δｒは1サンプル遅延要素（メモリ）１０４に記憶された切替直前の値を初期値として所定の関数、例えばランプ関数で上下限リミッタ１０５による定められる傾きが±a以内という変化率制限のもとに0に漸近していく。つまり、1サンプル遅延要素（メモリ）１０４に記憶された入力間の偏差Δｒは上下限リミッタ１０５で設定された変化率制限値（：±ａ（傾き/Ts(秒)））で減算器１０６により減らされ、その結果、Δr → 0となる。よって、FLG_LC = 1となった後、十分に時間を経た状態では、加算器１０３の出力はrMPCin(切替先操作量)となり、切替器１００の出力ｒLC ＝ｒMPCin(切替先操作量)となって切替が完了する。なお、図２の上下限リミッタ１０５に付記した−ａ・Ts〜+ａ・Tsは、制御周期（Ts（秒））における正負の変化量制限を表し、入力間の偏差Δｒが正負いずれでも偏差Δr → 0にさせるために正負の変化率制限：±ａを設けたものである。ここでの変化率は、変化量を所定時間で割ることで定義できる。また正負の変化率制限を別々に設定、例えば、正側をａに、負側をｂに、あるいはその逆に設定することも可能である。

図３は、本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第２実施例を示す図である。図３に示す切替器の第２実施例では、図２と同様、バンプレス切替の実現例をブロック図で表現したものである。図３において、z^-1は1サンプル遅延要素（メモリ）１１４であり、また、αは減衰係数掛算器１１５を表す場合と減衰係数そのものを表す場合とがあり、減衰係数αの値としては0≦α＜1の間に置かれる。1サンプル遅延要素（メモリ）１１４は、図２における1サンプル遅延要素（メモリ）１０４と同様の構成である。切替器１００は、この切替器１００から下位制御系への出力を、切り離される直前のモデル予測制御器２０の出力値から、目標値生成器１０が生成した目標値へ連続的に切り替えるための閉ループからなる漸近回路１１８を備える。

また図４は、図３に示す切替器の動作を説明するためのフローチャートである。図４を用いて図３に示す切替器の動作を説明する。本フローは制御周期（Ts（秒））毎に起動される。図４において（１）のMPC２０を用いた制御モードを選択する場合には、FLG_LC = 0であり、図３の減算器１１２の出力は、現状どおりのスイッチ１１１を経て加算器１１３に印加されるため切替器１００の出力であるrLCはrMPCout（切替元操作量）を出力する（ステップS11）と同時に減算器１１２の出力であるrMPCout（切替元操作量）とrMPCin（切替先操作量）の偏差Δrを1サンプル遅延要素（メモリ）１１４に毎回記憶しておく（ステップS12）。ここで、実行時間が制御周期内に収まらない事態が発生したと判断された場合にはMPC２０から下位制御への切替が指示され、図４の（２）の下位制御のみのモードを選択する場合に移行し、FLG_LC = 1となる。するとスイッチ１１１が作動して現状と切替わり、閉ループからなる漸近回路１１８が接続される。漸近回路１１８は、スイッチ１１１の一部と、1サンプル遅延要素（メモリ）１１４と、1サンプル遅延要素（メモリ）１０４に保持された値が入力される減衰係数掛算器１１５とからなる閉ループとして構成される。すなわち、切替器１００の出力であるrLCはrMPCin（切替先操作量）に偏差Δrを加算した信号として出力される（ステップS21）と同時に、所定の関数、すなわち指数関数で偏差Δrの収束処理Δr ← α・Δr、すなわち、1サンプル遅延要素（メモリ）１１４に記憶された偏差Δrに減衰係数掛算器１１５で乗算して新たな偏差Δrとして加算器１１３に印加する処理、が実施される（ステップS22）。上述したように減衰係数αは0≦α＜1であり、切替は減衰係数αが0に近いほど急峻に、また減衰係数αが1に近いほど滑らかに行われる。以上により、切替初回には、偏差Δrは記憶していた直前の偏差信号なのでrLCにはrMPCout（切替元操作量）とほとんど同じ値が出力され、それ以降の制御周期では偏差Δrが減衰係数αに応じて連続的に0に漸近していくので、切替器１００の出力rLCは指数関数的にrMPCin（切替先操作量）に漸近してゆき、最終的にはrLC = rMPCin（切替先操作量）となる。

このとき、減衰係数αを指数関数を用いてα＝ｅ^-Ts/Trlsと定義することで、切替の時定数Trls（秒）を設定できる。よって、切替の滑らかさの度合い（時間）は指数関数で定義された切替曲線の時定数Trlsで定めることができる。これを図５で説明する。

図５は、図３に示す切替器の切替動作に伴う切替器出力の遷移を示す概念図であり、図５に示すように下位制御移行処理前は、上位制御系の制御動作により切替器１００の出力rLCにはモデル予測制御器(MPC)２０の出力rMPCout（切替元操作量）が出力されているが、実行時間が制御周期内に収まらない事態が発生したと判断された場合には図３に示す切替器１００の切替動作開始により下位制御系移行処理がスタートして指数関数で定義された切替曲線の時定数Trlsにしたがった所定の変化率で徐々に減少していき最終的に切替器１００の出力rLCはrMPCin（切替先操作量）が出力されるようになって制御が継続される。なお、切替曲線の時定数Trlsとしては、図１に示す下位の制御系の時定数よりも長く設定することが望ましい。

図６は、本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第３実施例を示す図である。図６に示す切替器の第３実施例では、図１及び図２と同様、バンプレス切替の実現例をブロック図で表現したものである。図６に示す切替器１００は図３に示した第２実施例に対して切替信号に応じて動作するランプ関数発生器２００を付加し、その出力kと偏差Δｒの積k・Δrを乗算器１２３で求めて加算器１２４で入力rMPCinと加算する、つまり、切替器１００の出力はｒLC ＝ｒMPCin + k・Δrとするものである。1サンプル遅延要素（メモリ）１２５は、図２における1サンプル遅延要素（メモリ）１０４と同様の構成である。切替器１００は、この切替器１００から下位制御系への出力を、切り離される直前のモデル予測制御器２０の出力値から、目標値生成器１０が生成した目標値へ連続的に切り替えるための閉ループからなる漸近回路１２８を備える。漸近回路１２８は、スイッチ１２１の一部と、1サンプル遅延要素（メモリ）１２５と、1サンプル遅延要素（メモリ）１２５に保持された値が入力される減衰係数掛算器１２６とからなる閉ループとして構成される。

図７は、図６に示した切替器におけるランプ関数発生器の具体例を示す図である。図７に示すランプ関数発生器２００の具体例では図２に示した切替器の構成を部分的に取り入れて構成している。ランプ関数発生器の構成および動作を説明する。まず、切替信号FLG_LC = 0の通常の状態ではスイッチ２０１は現状どおりで、規格化することにより固定値化された入力信号“1”がそのまま出力kの値となる。一方、FLG_LC = 1となった場合には、スイッチ２０１が作動して現状と切替わり、出力kは切替直前の値1を初期値として上限リミッタ２０３により定められる傾き1 / Tという変化率制限のもとに直線的に0に漸近していき、切替信号FLG_LC = 1となってからT秒後に0に達し、そのまま0に留まる。この様子を図示したのが、図６中のランプ関数発生器２００のブロック内の波形図である。ところで、図７に示すランプ関数発生器２００は制御周期Tsごとに動作するので、上限リミッタ２０３の値（=変化率制限値）をTs/Tと置くことで減算器２０４におけるT/Ts回の減算の後では、つまりT秒後に減算の積算分が（T/Ts）×（Ts/T）=1となり、出力kが0に達することになる。

したがって、kが0に達すれば、図６において指数関数で減少する偏差Δr≠0であってもk・Δr = 0となるため、図６に示す切替器１００の出力ｒLC ＝ｒMPCinが成立し、FLG_LC = 1となったT秒後には切替が完了することが保証される。

図８は、本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第４実施例を示す図である。図８において切替器１００は、制御周期（Ts（秒））毎に起動され、z-1は1サンプル遅延要素（メモリ）１３４である。1サンプル遅延要素（メモリ）１３４は、図２における1サンプル遅延要素（メモリ）１０４と同様の構成である。切替器１００は、この切替器１００から下位制御系への出力を、切り離される直前のモデル予測制御器の出力値から、目標値生成器１０が生成した目標値へ連続的に切り替えるための閉ループからなる漸近回路１３８を備える。

漸近回路１３８は、スイッチ１３１の一部と、１サンプル遅延要素（メモリ）１３４と、１サンプル遅延要素（メモリ）１３４に保持された値が入力される減衰係数掛算器１３７と、減衰係数掛算器１３７と1サンプル遅延要素（メモリ）１３４に保持された値との差を算出する減算器１３９と、この減算器１３９の値が入力される上下限リミッタ１３５と、1サンプル遅延要素（メモリ）１３４に保持された値と上下限リミッタ１３５からの出力値とを加算する加算器１３６とからなる閉ループとして構成される。

FLG_LC = 1となった場合には、スイッチ１３１が作動して現状と切替わり、閉ループからなる漸近回路１３８が接続される。漸近回路１３８は上述した回路構成を有するので、入力間の偏差Δｒが漸近回路１３８に入力されると、減衰係数掛算器１３７および減算器１３９の働きにより入力間の偏差Δｒは指数関数的に減少、すなわち漸近的切替を可能とする。加えて、上下限リミッタ１３５と加算器１３６の働きにより、指数関数的に減少しようとする入力間の偏差Δｒに対して、さらに第１実施例で示した変化率制限が施される。このため、切替初期の変化率が大きな期間では、変化率制限がかかってランプ関数的に漸近する特性を示す一方、切替終了近くの変化率が小さな期間では、そのまま指数関数的に漸近する特性を実現できる。つまり、変化率制限がかかったランプ関数的な漸近特性と指数関数的な特性をあわせ持つことができる。

上記における説明では下位の制御系の制御器を特定してこなかったが、具体的には下位制御器（LC）３０としてPID制御器を用いることで、上述した切替器の動作により制御の安定性が保証されている下位の制御系へ制御を継続させることができる。

以上説明したように本発明によれば、従来、上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置において、実行可能解が見つからない、制約緩和に時間を要する、最適化問題がクリティカルになり解の算出に時間がかかる、等の理由により、実行時間が制御周期内に収まらない事態が発生したときに、制御の安定性や安全性の保証はできず、制御の継続が困難であった。これに対して、本発明はモデル予測制御器の計算になんらかの不具合が発生した場合に、上位のモデル予測制御系を切り離し、切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、所定の関数にしたがって連続的に目標値生成器が生成した目標値に切替えるための切替器を導入することで、切替信号の出力後のモデル予測制御器の出力の変化に影響されることなく、滑らかに下位制御系のみの制御へ移行し、制御系の安定性を保証しながら制御を継続できる。

また、上記モデル予測制御装置を、例えば、温度を制御量とする温度制御装置とし、クラックを防ぐための制御量の変化率が具体的に±ａ（℃/秒）以内（上記第１および第４実施例における変化率制限値：±ａ（傾き/Ts(秒)）に対応）と与えられる場合には、切替える操作量間の偏差にこの変化率よりも強い制限を設定することでクラックを防止できる。

一方、制御量を切替先の操作量に滑らかに漸近させたい場合には、切替える操作量間の偏差を指数関数的に減少させていくことで容易に滑らかな漸近的切替を実現できる。
さらに、制御量を切替先の操作量に滑らかに漸近させ、かつ、制御の切替を特定の切替時間で完了させたい場合には、切り替える操作量間の偏差を指数関数的に減少させ、切替と同じタイミングで起動するランプ関数発生器の出力と操作量間の偏差との積をとることで、容易に、滑らかな漸近的切替、かつ、特定の切替時間での切替完了を実現できる。

上記において本発明の好適な実施例を説明したが、本発明はこれらの実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形が可能である。例えば、実施例は単入力単出力系について記述しているが、ベクトル・行列表現を利用することで多入力多出力系に自然に拡張可能である。

本発明の実施形態に係るモデル予測制御装置の基本的構成を示すブロック図である。 本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第１実施例を示す図である。 本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第２実施例を示す図である。 図３に示す切替器の動作を説明するためのフローチャートである。 図３に示す切替器の切替動作に伴う切替器出力の遷移を示す概念図である。 本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第３実施例を示す図である。 図６に示す切替器におけるランプ関数発生器の具体例を示す図である。 本発明の実施形態に係るモデル予測制御装置に用いられる切替器の第４実施例を示す図である。

符号の説明

１０ 目標値生成器
２０ モデル予測制御器(MPC)
３０ 下位制御器(LC)
４０ 制御対象(P)
１００ 切替器
１０１ スイッチ
１０２ 減算器
１０３ 加算器
１０４ １サンプル遅延要素(メモリ)
１０５ 上下限リミッタ
１０６ 減算器
１０８ 漸近回路
１１１ スイッチ
１１２ 減算器
１１３ 加算器
１１４ １サンプル遅延要素(メモリ)
１１５ 減衰係数掛算器
１１８ 漸近回路
１２１ スイッチ
１２２ 減算器
１２３ 乗算器
１２４ 加算器
１２５ １サンプル遅延要素(メモリ)
１２６ 減衰係数掛算器
１２８ 漸近回路
１３１ スイッチ
１３２ 減算器
１３３ 加算器
１３４ １サンプル遅延要素(メモリ)
１３５ 上下限リミッタ
１３６ 加算器
１３７ 減衰係数掛算器
１３８ 漸近回路
１３９ 減算器
２００ ランプ関数発生器
２０１ スイッチ
２０２ １サンプル遅延要素(メモリ)
２０３ 上限リミッタ
２０４ 減算器

Claims (14)

1. 上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置において、
   前記上位のモデル予測制御系は、モデル予測制御器を備え、通常では、目標値生成器が生成した目標値を入力として前記モデル予測制御器の出力を切替器を介して前記下位の制御が施された系の目標値として出力するとともに、前記モデル予測制御器になんらかの制御計算上の不具合が発生した場合には、切替信号を前記切替器に出力するよう構成し、
   前記切替器は、前記切替信号をトリガに、前記上位のモデル予測制御系を切り離し、当該切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、所定の関数にしたがって連続的に前記目標値生成器が生成した目標値に切替えることを特徴とするモデル予測制御装置。
2. 前記所定の関数をランプ関数とし、該ランプ関数の変化率に制限値を設定することで、所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする請求項１に記載のモデル予測制御装置。
3. 前記所定の関数を指数関数とし、該指数関数の時定数を設定することを特徴とする請求項１に記載のモデル予測制御装置。
4. 前記指数関数的な出力をさらにランプ関数的に変化させることで、前記指数関数的な出力の変化率を制限し、かつ所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする請求項３に記載のモデル予測制御装置。
5. 前記切替器は、前記切替信号の入力タイミングで起動され、指定された切替時間でその出力を１から０に連続的に減少させるランプ関数発生器および乗算器を有し、
   前記所定の関数を指数関数とするとともに該指数関数の時定数を設定し、
   この指数関数的に変化する出力と前記ランプ関数発生器の出力との積を、前記目標値生成器が生成した目標値に加算した信号を当該切替器から前記下位制御系へ出力することで、連続的かつ所定の切替時間で切替を完了することを特徴とする請求項１に記載のモデル予測制御装置。
6. 上位のモデル予測制御系が下位の制御が施された系を制御対象とするモデル予測制御装置において、
   前記上位のモデル予測制御系は、モデル予測制御器を備え、通常では、目標値生成器が生成した目標値を入力として前記モデル予測制御器の出力を切替器を介して前記下位の制御が施された系の目標値として出力するとともに、前記モデル予測制御器になんらかの制御計算上の不具合が発生した場合には、切替信号を前記切替器に出力するよう構成し、
   前記切替器は、当該切替器から前記下位制御系への出力を、切り離される直前の前記モデル予測制御器の出力値から、前記目標値生成器が生成した目標値へ連続的に切替えるための閉ループからなる漸近回路を有し、
   前記漸近回路は、前記上位のモデル予測制御系が前記切替器で切り離される以前および切り離されたときは１サンプル前の前記モデル予測制御器の出力値と前記目標値生成器が生成した目標値との偏差を保持し、前記切替信号のトリガにより当該漸近回路へ切り替えられた以降は１サンプル前の当該漸近回路の出力値を保持する、１サンプル遅延要素を有し、
   前記切替器は、前記切替信号をトリガとして前記上位のモデル予測制御系が切り離されるとともに前記漸近回路が接続されたときは、当該切替器から前記下位制御系への出力を、前記１サンプル遅延要素に保持された値から、前記目標値生成器が生成した目標値へ連続的に切替えることを特徴とするモデル予測制御装置。
7. 前記漸近回路は、前記１サンプル遅延要素に保持された値を、所定の関数にしたがって前記目標値生成器が生成した目標値へ連続的に切替えることを特徴とする請求項６に記載のモデル予測制御装置。
8. 前記所定の関数をランプ関数とし、該ランプ関数の変化率に制限値を設定することで、所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする請求項６に記載のモデル予測制御装置。
9. 前記１サンプル遅延要素に保持された値と、前記１サンプル遅延要素保持値を制限値が設定されたリミッタへ入力して得られた値との差を、前記漸近回路の出力とすることを特徴とする請求項６に記載のモデル予測制御装置。
10. 前記所定の関数を指数関数とし、該指数関数の時定数を設定することを特徴とする請求項６に記載のモデル予測制御装置。
11. 前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値を、前記漸近回路の出力とすることを特徴とする請求項６に記載のモデル予測制御装置。
12. 前記指数関数的な出力をさらにランプ関数的に変化させることで、前記指数関数的な出力の変化率を制限し、かつ所定時間に前記目標値生成器が生成した目標値へ切替えることを特徴とする請求項１０に記載のモデル予測制御装置。
13. 前記１サンプル遅延要素に保持された値と、
    前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値と前記１サンプル遅延要素に保持された値との差を、制限値が設定されたリミッタへ入力して得られた値と、
    を加算した値を、前記漸近回路の出力とすることを特徴とする請求項６に記載のモデル予測制御装置。
14. 前記切替器は、前記切替信号の入力タイミングで起動され、指定された切替時間でその出力を１から０に連続的に減少させるランプ関数発生器および乗算器を有し、
    前記１サンプル遅延要素に保持された値を減衰係数掛算器へ入力して得られた値を、前記漸近回路の出力とし、
    前記漸近回路の出力と前記ランプ関数発生器の出力との積と、前記目標値生成器が生成した目標値とを加算した信号を当該切替器から前記下位制御系へ出力することで、連続的に、かつ所定の切替時間で切替を完了することを特徴とする請求項６に記載のモデル予測制御装置。