JP2009290641A - Ｄｄｓ回路及び電子装置 - Google Patents

Ｄｄｓ回路及び電子装置 Download PDF

Info

Publication number
JP2009290641A
JP2009290641A JP2008142085A JP2008142085A JP2009290641A JP 2009290641 A JP2009290641 A JP 2009290641A JP 2008142085 A JP2008142085 A JP 2008142085A JP 2008142085 A JP2008142085 A JP 2008142085A JP 2009290641 A JP2009290641 A JP 2009290641A
Authority
JP
Japan
Prior art keywords
frequency
dds
unit
sine wave
wave signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008142085A
Other languages
English (en)
Inventor
Hiroshi Nakamuta
浩志 中牟田
Yoshito Furuyama
義人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008142085A priority Critical patent/JP2009290641A/ja
Priority to TW098102847A priority patent/TW200949488A/zh
Priority to US12/366,220 priority patent/US20090295490A1/en
Priority to KR1020090012872A priority patent/KR20090124912A/ko
Publication of JP2009290641A publication Critical patent/JP2009290641A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B21/00—Generation of oscillations by combining unmodulated signals of different frequencies
    • H03B21/01—Generation of oscillations by combining unmodulated signals of different frequencies by beating unmodulated signals of different frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】 チューニングワードのビット長を増加させずに、分解能を向上させ得るＤＤＳ回路及び電子装置を提供することを目的とする。
【解決手段】 リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部１１と、リファレンスクロックの周波数を分周する分周器１２ａと、ＤＤＳ部１１で出力された正弦波の信号の周波数を分周する分周器１２ｂと、分周器１２ａで分周された周波数と分周器１２ｂで分周された周波数とを合成した合成周波数を備える正弦波の信号を出力するミキサ１２ｃと、を有することを特徴としている。
【選択図】 図１

Description

本発明は、ＤＤＳ回路に関し、特に、出力周波数の分解能を高めるＤＤＳ回路に関する。
カーラジオ、データ通信システム、医療用画像機器、レーダ送受信装置等の分野では、信号発生器として、ＤＤＳ（Direct Digital Synthesizer）回路が広く用いられている。例えば、レーダ送受信装置であれば、特許文献１に示すように、ＤＤＳ回路にＰＬＬシンセサイザが組み合わされたものが知られている。また、特許文献２に示すように、ＤＤＳ回路に分周器が組み合わされたものも知られている。
特開平１１−１５０４２１号公報 特開平１１−２８９２２４号公報
ところで、上述したＤＤＳ回路から出力される信号の周波数は、以下の数式（１）で示されるが、雑音等の影響からリファレンスクロックの周波数のＴＷ／２ＮＡ倍、（例えば約１／３程度）にまで制限される。
Figure 2009290641
一方、出力される信号の周波数の分解能は、以下の数式（２）に示される。すなわち、チューニングワードＴＷの逆数が分解能となる。数式（２）による算出結果が小さいほど、分解能は向上する。
Figure 2009290641
ここで、上述したとおり、Ｆrefclk／Ｆddsは、約３程度の値となるため、分解能を向上させるためには、チューニングワードＴＷのビット長ＮＡを増加させればよい。しかし、これにより、ＤＤＳ回路を構成するアキュムレータやメモリ等の回路規模が増大するため、製造コストや実装面の観点から望ましくない。
本発明は、このような事情に鑑みてなされたものであり、チューニングワードのビット長を増加させずに、分解能を向上させ得るＤＤＳ回路及び電子装置を提供することを目的とする。
上記課題を解決するために、本明細書開示のＤＤＳ回路及び電子装置は、リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部と、リファレンスクロックの周波数を分周する第１の分周部と、ＤＤＳ部で出力された正弦波の信号の周波数を分周する第２の分周部と、第１の分周部で分周された周波数と第２の分周部で分周された周波数とを合成した合成周波数を備える正弦波の信号を出力する合成部と、を有することを特徴としている。
この構成によれば、ＤＤＳ部から出力された正弦波の信号の周波数を分周したものが、リファレンスクロックの周波数を分周したものと合成され、ＤＤＳ回路から出力される際の周波数は、ＤＤＳ部から出力された時の周波数より増大する。このため、分解能は、チューニングワードＴＷが１あたりの周波数の変化量であることを考慮すれば、ＤＤＳ回路から出力される際の周波数に係る分解能は、ＤＤＳ部から出力された正弦波の信号の周波数に係る分解能に対して、第２の分周部の分周比倍となる。
本明細書に開示のＤＤＳ回路、集積回路及び回路基板によれば、チューニングワードのビット長を増加させないでも、分解能を向上させることができる。
以下、本発明の実施形態について図面を参照して説明する。
（第１実施形態）
図１は、ＤＤＳ回路１０の一例を示すブロック図、図２は、ＤＤＳ部１１の要部構成を例示するブロック図である。
ＤＤＳ回路１０は、図１に示すように、ＤＤＳ部１１、付加回路１２を含んで構成される。必要に応じて、ローパスフィルタ等を構成してもよい。
まず、ＤＤＳ部１１について図２を参照して説明する。
ＤＤＳ部１１は、図２に示すように、位相アキュムレータ１１ａ、正弦波変換部１１ｂ、Ｄ／Ａコンバータ１１ｃを含んで構成される。尚、各ブロック図の間に示される図は、チューニングワードＴＷの変化の様子を例示している。
位相アキュムレータ１１ａは、フルアダー（加算器）、ラッチ等で構成される。位相アキュムレータ１１ａは、デジタル制御コードとしてのチューニングワードＴＷを受信し、リファレンスクロックの周波数Ｒrefclkに基づいて、チューニングワードＴＷを積算していく。積算されたチューニングワードＴＷは、正弦波変換部１１ｂに出力される。
正弦波変換部１１ｂは、ＲＯＭ(Read Only Memory)やＲＡＭ(Random Access Memory)等のメモリで構成される。このメモリには、受信したチューニングワードＴＷを正弦波（サイン波）に変換するためのルックアップテーブルが格納される。これにより、受信したチューニングワ−ドＴＷは、デジタル信号としての正弦波に変換されて、Ｄ／Ａコンバータ１１ｃに出力される。
Ｄ／Ａコンバータ１１ｃは、デジタル信号をアナログ信号に変換する変換器である。リファレンスクロックの周波数Ｒrefclkに基づいて、デジタル信号としてのチューニングワードＴＷをアナログ信号としてのチューニングワードＴＷに変換して出力する。
次に、付加回路１２について図１を参照して説明する。
付加回路１２は、分周器１２ａ，１２ｂ、ミキサ１２ｃ等から構成される。付加回路１２は、ＦＰＧＡ（Filed Programmable Gate Array）、ディスクリート部品、ＡＳＩＣ（Application Specific Integrated Circuit）等で構成すればよい。尚、付加回路１２は、ＤＤＳ回路１０の内部に構成されていてもよいし、ＤＤＳ回路１０と別体としてＤＤＳ回路１０の外部に構成されていもよい。
分周器１２ａ，１２ｂは、例えばプログラマブルカウンタ等で構成される。これにより、分解能の変更を自由に行うことができる。分周器１２ａは、リファレンスクロックの周波数を受信して、分周する。分周は、図１に示すように、Ｎ／Ｍ（Ｎ≦Ｍ）で行われる。分周されたリファレンスクロックの周波数は、ミキサ１２ｃに出力される。一方、分周器１２ｂは、ＤＤＳ部１１から出力される正弦波の信号の周波数を受信して、分周する。分周は、図１に示すように、１／Ｚで行われる。分周された周波数も、ミキサ１２ｃに出力される。
ミキサ１２ｃは、分周部１２ａで分周されたリファレンスクロックの周波数と分周部１２ｂで分周された正弦波の信号の周波数とを合成した合成周波数を備える正弦波の信号を出力する。
続いて、ＤＤＳ回路１０から出力される正弦波の信号の周波数Ｆdds’に係る分解能が向上することを以下の数式を参照して説明する。
まず、ＤＤＳ回路１０の出力周波数Ｆdds’は、以下の数式（３）で示される。
Figure 2009290641
数式（３）に上述した数式（１）を代入すると、出力周波数Ｆdds’として数式（４）が算出される。
Figure 2009290641
このように、ＤＤＳ回路１０から出力される信号の周波数Ｆdds’は、リファレンスクロックの周波数Ｆrefclkの所定倍となる。このため、分周部１２ａ，１２ｂのそれぞれの分周値（Ｍ，Ｎ，Ｚ）を変化させることにより、従来では、ＤＤＳ部１１を通過した後の周波数Ｆddsは、リファレンスクロックの周波数Ｆrefclkの約１／３程度となる事象に対し、付加回路１２を通過した後の周波数Ｆdds’は、リファレンスクロックの周波数Ｆrefclkと同等以上にまで向上させることもできる。周波数Ｆdds’と周波数Ｆrefclkとが同等となるためには、例えば、Ｍ＝６，Ｎ＝５，Ｚ＝２等と決定すればよい。
また、分解能は、チューニングワードＴＷが１あたりの周波数の変化量なので、数式（５）のように示される。
Figure 2009290641
このように、数式（５）は、上述した数式（２）と比べると、ＤＤＳ部１１で出力された正弦波の信号の周波数Ｆddsと、ミキサ１２ｃから出力された正弦波の信号の周波数Ｆdds’が略同等、望ましくは一致となる場合に、従来の分解能が１／Ｚ倍と小さくなり、分解能が向上していることが分かる。
図３は、ＤＤＳ回路１０における信号波形の変遷を示す図である。同図（ｂ）においては、上述した分周部１２ｂをＺ＝２とした信号波形を示している。
ＤＤＳ部１１から出力される信号の周波数Ｆddsが同図（ａ）のように示される場合に、分周部１２ｂでは、この周波数Ｆddsが分周されて
同図（ｂ）のように示される。
一方、リファレンスクロックの周波数Ｆrefclkが、分周部１２ａにより分周されて同図（ｃ）のように示された場合、ＤＤＳ回路１０から出力される信号の周波数Ｆdds’は、ミキサ１２ｃで合成されて、同図（ｄ）のような信号波形となる。
このように、ＤＤＳ部１１で出力された正弦波の信号の周波数Ｆddsと、ミキサ１２ｃから出力された正弦波の信号の周波数Ｆdds’が略同等となる場合に、周波数Ｆdds’の分解能が向上する。尚、周波数Ｆddsと周波数Ｆdds’とが略同等となるためには、分周比ＺをＺ＝２とした場合、分周比Ｍ，ＮをそれぞれＭ＝６，Ｎ＝１等と決定すればよい。これらの値は、周波数Ｆddsと周波数Ｆdds’とが略同等となるのであれば、限定されるものではない。
（第２実施形態）
続いて、本発明の第２実施形態について図４を参照して説明する。
図４は、付加回路１２の他の一例を示すブロック図である。尚、図１に示される付加回路１２の各部と同様の構成には同一符号を付し、その説明を省略する。
本実施形態に係る付加回路１２は、レジスタ１２ｄ、デコーダ１２ｅを更に構成する点で、第１実施形態に係る付加回路１２と相違する。
レジスタ１２ｄは、分周器１２ａ，１２ｂの分周比を設定する。具体的には、分周器１２ａに対しては、分周比Ｍ，Ｎを、分周器１２ｂに対しては、分周比Ｚを設定する。これらの設定は、デコーダ１２ｅから送信される制御信号、各種データ等をレジスタ１２ｄが受信することにより行われる。
デコーダ１２ｅは、例えば付加回路１２の外部に設置されたＣＰＵ等の制御手段から送信される制御信号、アドレス、各種データ等を受信して、レジスタ１２ｄを制御する。
したがって、本実施形態によれば、付加回路１２を構成する分周器１２ａ，１２ｂの分周比を外部の制御手段によって自由に変更することができる。これにより、ＤＤＳ回路１０から出力される正弦波の信号の周波数Ｆdds’に係る分解能も変更可能となる。
（第３実施形態）
続いて、本発明の第３実施形態について図５を参照して説明する。
図５は、本発明の電子装置の一例であるＬＳＩ（集積回路）２０の一構成例を示すブロック図である。尚、図１，図４に示される付加回路１２等の各部と同様の構成には同一符号を付し、その説明を省略する。なお、ここでいう電子装置とは例えばレーダ送受信装置等の通信装置、計測装置、医療用画像装置等が含まれる。
ＬＳＩ２０は、同図に示すように、ＤＤＳ部１１と、第２実施形態に係る付加回路１２とを集積化した構成を有している。第１実施形態に係るＤＤＳ回路１０と、レジスタ１２ｄ、デコーダ１２ｅを集積化して構成するようにしてもよい。
また、ＬＳＩ２０は、デコーダ１２ｅに接続される複数の端子２１と、ＤＤＳ部１１及び分周器１２ａに接続される端子２２を有している。前者の端子２１は、ＬＳＩ２０の外部に設置されるＣＰＵ等の制御手段と接続される。これらの端子２１を通じて、制御信号、アドレス、各種データ等の送受が行われる。後者の端子２２は、ＬＳＩ２０の外部に設置される発振器と接続される。端子２２を介して、リファレンスクロックがＬＳＩ２０内の各部に送られる。
（第４実施形態）
続いて、本発明の第４実施形態について図６を参照して説明する。
図６は、本発明の電子装置の別の例であるプリント回路基板３０の一構成例を示すブロック図である。
プリント回路基板３０は、第３実施形態で説明したＬＳＩ２０と、このＬＳＩ２０に制御信号等を送信するＣＰＵ３１、発振器３２等により構成される。このように、基板にＬＳＩ２０、ＣＰＵ３１、発振器３２を搭載するようにしてもよい。
以上、本発明の望ましい実施形態について詳述したが、本発明に係る特定の実施形態に限定されず、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変化が可能である。
ＤＤＳ回路の一例を示すブロック図である。 ＤＤＳ部の要部構成を例示するブロック図である。 ＤＤＳ回路における信号波形の変遷を示す図である。 付加回路の他の一例を示すブロック図である。 電子装置の一例であるＬＳＩの一構成例を示すブロック図である。 電子装置の一例であるプリント回路基板の一構成例を示すブロック図である。
符号の説明
１０ ＤＤＳ回路
１１ ＤＤＳ部
１１ａ 位相アキュムレータ
１１ｂ 正弦波変換部
１１ｃ Ｄ／Ａコンバータ
１２ 付加回路
１２ａ，１２ｂ 分周器
１２ｃ ミキサ
１２ｄ レジスタ
１２ｅ デコーダ
２０ ＬＳＩ
２１，２２ 端子
３０ プリント回路基板
３１ ＣＰＵ
３２ 発振器

Claims (5)

  1. リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部と、
    前記リファレンスクロックの周波数を分周する第１の分周部と、
    前記ＤＤＳ部で出力された正弦波の信号の周波数を分周する第２の分周部と、
    前記第１の分周部で分周された周波数と前記第２の分周部で分周された周波数とを合成した合成周波数を備える正弦波の信号を出力する合成部と、
    を有することを特徴とするＤＤＳ回路。
  2. 前記第１の分周部及び第２の分周部の少なくとも一方は、プログラマブルカウンタであることを特徴とする請求項１に記載のＤＤＳ回路。
  3. 前記第１の分周部は、前記合成周波数が、前記ＤＤＳ部で出力された正弦波の信号の周波数と略同等になるように前記リファレンスクロックの周波数を分周することを特徴とする請求項１又は２に記載のＤＤＳ回路。
  4. リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部と、
    前記リファレンスクロックの周波数及び前記正弦波の信号の周波数に関する分周条件を記憶する記憶部と、
    前記記憶部に記憶された前記リファレンスクロックの周波数に関する分周条件に基づいて、前記リファレンスクロックの周波数を分周する第１の分周部と、
    前記記憶部に記憶された前記正弦波の信号の周波数に関する分周条件に基づいて、前記ＤＤＳ部で出力された正弦波の信号の周波数を分周する第２の分周部と、
    前記第１の分周部で分周された周波数と前記第２の分周部で分周された周波数とを合成した合成周波数を備える正弦波の信号を出力する合成部と、
    を有することを特徴とする電子装置。
  5. リファレンスクロックを発振する発振部と、
    前記リファレンスクロックの周波数に基づいて、チューニングワードから正弦波の信号を出力するＤＤＳ部と、
    前記リファレンスクロックの周波数及び前記正弦波の信号の周波数に関する分周条件を記憶する記憶部と、
    前記分周条件を変更する制御部と、
    前記記憶部に記憶された前記リファレンスクロックの周波数に関する分周条件に基づいて、前記リファレンスクロックの周波数を分周する第１の分周部と、
    前記記憶部に記憶された前記正弦波の信号の周波数に関する分周条件に基づいて、前記ＤＤＳ部で出力された正弦波の信号の周波数を分周する第２の分周部と、
    前記第１の分周部で分周された周波数と前記第２の分周部で分周された周波数とを合成した合成周波数を備える正弦波の信号を出力する合成部と、
    を有することを特徴とする電子装置。


JP2008142085A 2008-05-30 2008-05-30 Ｄｄｓ回路及び電子装置 Withdrawn JP2009290641A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008142085A JP2009290641A (ja) 2008-05-30 2008-05-30 Ｄｄｓ回路及び電子装置
TW098102847A TW200949488A (en) 2008-05-30 2009-01-23 DDS circuit and electronic device having the same
US12/366,220 US20090295490A1 (en) 2008-05-30 2009-02-05 Dds circuit and electronic device having the same
KR1020090012872A KR20090124912A (ko) 2008-05-30 2009-02-17 Ｄｄｓ 회로 및 전자 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008142085A JP2009290641A (ja) 2008-05-30 2008-05-30 Ｄｄｓ回路及び電子装置

Publications (1)

Publication Number Publication Date
JP2009290641A true JP2009290641A (ja) 2009-12-10

Family

ID=41379063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008142085A Withdrawn JP2009290641A (ja) 2008-05-30 2008-05-30 Ｄｄｓ回路及び電子装置

Country Status (4)

Country Link
US (1) US20090295490A1 (ja)
JP (1) JP2009290641A (ja)
KR (1) KR20090124912A (ja)
TW (1) TW200949488A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8699985B1 (en) * 2010-04-29 2014-04-15 Agilent Technologies, Inc. Frequency generator including direct digital synthesizer and signal processor including the same
CN102176015B (zh) * 2011-01-24 2012-12-12 陕西延长石油（集团）有限责任公司 一种相干的石油管道漏油区成像雷达系统
CN105302225B (zh) * 2015-07-07 2018-03-30 西北工业大学 一种模拟雷达回波中频信号的产生方法
CN113030577B (zh) * 2021-03-19 2022-07-15 常州同惠电子股份有限公司 时钟及正弦波产生系统、产生方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3395529B2 (ja) * 1996-06-28 2003-04-14 三菱電機株式会社 周波数シンセサイザ
US7295151B2 (en) * 2005-12-19 2007-11-13 Honeywell International Inc. Systems and methods for self-test of a radar altimeter
JP4800096B2 (ja) * 2006-04-21 2011-10-26 ルネサスエレクトロニクス株式会社 周波数ホッピング通信用ｉｃ

Also Published As

Publication number Publication date
KR20090124912A (ko) 2009-12-03
US20090295490A1 (en) 2009-12-03
TW200949488A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
US8615064B2 (en) Phase locked loop circuit and receiver using the same
KR101045110B1 (ko) 고속 주파수 호핑 확산 스펙트럼 기술에 기초한 셀룰러무선 통신 시스템용 직접 디지털 주파수 합성기
US7205800B2 (en) Clock frequency divider circuit
US9866222B2 (en) System and method for synchronizing multiple oscillators using reduced frequency signaling
JP2012023626A (ja) 周波数シンセサイザ装置及び変調周波数変位調整方法
DK1175008T3 (da) Frekvenskonverter med lav fasestöj
JPH1056431A (ja) 無線装置においてクロック周波数を生成する方法および装置
CN108736984B (zh) 射频模块的频偏校准方法及装置
US9093996B2 (en) Direct digital synthesizer, reference frequency generating device, and sine wave outputting method
JP2009290641A (ja) Ｄｄｓ回路及び電子装置
US8339295B2 (en) Method and system for managing digital to time conversion
US8416124B2 (en) Frequency synthesizer for a level measuring device and a level measuring device
US7953383B2 (en) Dual band receiver
CN107863959B (zh) 一种频率校准的方法及装置
TW200614693A (en) Image elimination circuit
JP2007282080A (ja) ４相出力２（２ｎ＋１）分周移相器
CN102394645A (zh) 兼容微波大带宽和中频小步进的捷变频合成方法及其装置
US20080068048A1 (en) Fixed Frequency Clock Output Having A Variable High Frequency Input Clock And An Unrelated Fixed Frequency Reference Signal
US7706833B2 (en) Unified dual-mode GSM/UMTS clock
US8810286B1 (en) Method and apparatus for synthesizing a low phase noise frequency with wide tuning range
US10103761B2 (en) Local oscillator signal generation using opportunistic synthesizer to clock digital synthesis
JP2007525853A (ja) 広帯域ダイレクト・ディジタル・シンセサイザ
US20150236682A1 (en) Clock adjustment circuit and digital to analog converting device
JP4046293B2 (ja) 電波レーダ装置
JPH1041816A (ja) 信号発生器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110708