JP2009283505A - 電圧設定回路及び電圧設定方法、並びにこれを用いた半導体集積回路装置 - Google Patents

Abstract

【課題】溶断ヒューズを記憶手段のビットデータ書き込みに用い、溶断ヒューズの溶断が行われたか否かを適切に判定し、パッケージング後の設定電圧の補正を高精度かつ高い歩留まりで行うことができる電圧設定回路及び電圧設定方法、並びにこれを用いた半導体集積回路装置を提供する。
【解決手段】設定電圧に基づくビットデータを、各ビットに対応して設けられた溶断ヒューズＭＦを前記ビットデータに基づいて電気的に溶断することにより記憶する記憶手段１０と、前記溶断ヒューズＭＦが溶断により電気的に断線したか否かを判定し、該判定結果をシリアルデータとして出力する溶断判定回路２０と、該溶断判定回路２０から出力された前記シリアルデータを一時記憶し、パラレルデータに変換して出力するラッチ回路３０と、前記パラレルデータに基づいて、前記設定電圧を出力するように抵抗値の設定を行う抵抗値設定回路５０と、を有することを特徴とする。
【選択図】図２

Description

本発明は、電圧設定回路及び電圧設定方法、並びにこれを用いた半導体集積回路装置に関し、特に、溶断ヒューズを用いた電圧設定回路及び電圧設定方法、並びにこれを用いた半導体集積回路装置に関する。

従来から、充電制御回路を搭載した半導体集積回路装置のように、出力電圧や充電電圧等の基準電圧の設定が必要とされる場合には、レーザートリミングにて、半導体ウエハの検査時にトリミングを行う技術が知られている。

図５は、従来の電圧設定回路の概略構成を示した図である。図５において、抵抗Ｒ８０〜Ｒ８３が直列に接続されているとともに、これらに並列に抵抗Ｒ８４、Ｒ８５とトリミング用のレーザーヒューズＬＦ８０、ＬＦ８１が接続されている。電圧設定回路は、基準電圧をコンパレータＣＭ８０により比較し、抵抗Ｒ８０〜Ｒ８５における設定電圧値と、基準電圧を比較して、設定電圧を設定する。レーザーヒューズＬＦ８０、ＬＦ８１は、半導体ウエハの状態で、レーザーを照射してレーザーヒューズＲＦ８０、ＲＦ８１を切断して抵抗値を調整する。そして、Ｒ８０〜Ｒ８５の合成抵抗を調整することにより、設定電圧を調整する。

また、チップの一部に、ウエハの状態で、サンドブラストやレーザービームを用いて第１のトリミングを行うための第１のトリミング領域と、チップをウエハから切り出してパッケージした状態で、ザップ用のダイオードを用いて第２のトリミングを行うための第２のトリミング領域とが設けられた半導体装置が知られている（例えば、特許文献１参照）。
特公平３−１４２３０号公報

しかしながら、従来の半導体ウエハの状態でレーザーヒューズにより設定電圧の調整を行う技術では、半導体ウエハを切り出して個々のチップをパッケージングしたときに、チップに応力が加わり、設定電圧が変動する場合があるという問題があった。かかる場合には、半導体ウエハの状態では基準電圧が適正に設定されていても、パッケージング後の製品化した半導体集積回路装置となったときに、設定電圧が変動しているため、不良品となり、製品の歩留まりを低下させてしまうという問題があった。

また、上述の特許文献１に記載の構成では、パッケージング後に第２のトリミングを行うことは可能であるが、第２のトリミングは直接的に行われるため、ダイオードの破壊が完全でなかった場合には、半導体装置が不良品となってしまうという問題があった。そして、ザップ用のダイオードによるトリミングは、レーザートリミングと比較して精度が低いため、第２のトリミングの際の歩留まりが低くなるという問題があった。

そこで、本発明は、溶断ヒューズを記憶手段のビットデータ書き込みに用い、溶断ヒューズの溶断が行われたか否かを適切に判定し、パッケージング後の設定電圧の補正を高精度かつ高い歩留まりで行うことができる電圧設定回路及び電圧設定方法、並びにこれを用いた半導体集積回路装置を提供することを目的とする。

上記目的を達成するため、第１の発明に係る電圧設定回路（６０）は、設定電圧に基づくビットデータを、各ビットに対応して設けられた溶断ヒューズ（ＭＦ）を前記ビットデータに基づいて電気的に溶断することにより記憶する記憶手段（１０）と、
前記溶断ヒューズ（ＭＦ）が溶断により電気的に断線したか否かを判定し、該判定結果をシリアルデータとして出力する溶断判定回路（２０）と、
該溶断判定回路（２０）から出力された前記シリアルデータを一時記憶し、パラレルデータに変換して出力するラッチ回路（３０）と、
前記パラレルデータに基づいて、前記設定電圧を出力するように抵抗値の設定を行う抵抗値設定回路（５０）と、を有することを特徴とする。

これにより、溶断ヒューズを利用した記憶手段を用いて、パッケージングの後であっても、電圧の設定を行うことができるので、パッケージングの影響による電圧変動を無視することができ、高精度な電圧設定を行うことができる。また、検査もパッケージング後に一度だけ行えば済むので、検査労力及び検査コストを低減することができる。

第２の発明は、第１の発明に係る電圧設定回路（６０）において、
前記溶断判定回路（２０）は、コンパレータ（ＣＭ）を含むことを特徴とする。

これにより、コンパレータを用いて、溶断が行われたことを簡素な構成で適正に判定することができる。

第３の発明は、第２の発明に係る電圧設定回路（６０）において、
前記コンパレータ（ＣＭ）の第１の入力端子（ＩＮ１）には前記溶断ヒューズ（ＭＦ）と等価な抵抗（Ｒｒ）が接続され、第２の入力端子（ＩＮ２）には前記溶断ヒューズ（ＭＦ）が接続され、前記第１の入力端子（ＩＮ１）と前記第２の入力端子（ＩＮ２）に入力される電圧差又は電流差から前記溶断ヒューズ（ＭＦ）が溶断されたか否かを判定することを特徴とする。

これにより、コンパレータへの入力から、溶断ヒューズの溶断が完全でない場合であっても、溶断によるビットデータ書き込みが行われたことを適正に判定することができる。

第４の発明は、第３の発明に係る電圧設定回路（６０）において、
前記コンパレータ（ＣＭ）は１つであり、
前記溶断ヒューズ（ＭＦ）の各々は、前記コンパレータ（ＣＭ）の前記第２の端子（ＩＮ２）に並列に接続され、
前記溶断判定回路（２０）は、溶断及び溶断判定の対象となる前記溶断ヒューズ（ＭＦ）を、前記第２の端子（ＩＮ２）に選択的に電気的接続させるスイッチング手段（Ｑ）を備えることを特徴とする。

これにより、コンパレータを１つとしても、順次溶断ヒューズの溶断判定を行うことができ、少ない部品点数で、多ビットのビットデータを処理することができ、省スペースの構成とすることができる。

第５の発明は、第１〜４のいずれかの発明に係る電圧設定回路（６０）において、
二次電池の充電制御回路に用いられる所定電圧の設定を行うことを特徴とする。

これにより、二次電池の充電制御回路の充電電圧や出力電圧の設定を、パッケージング後に行うことができ、歩留まりを向上させることができる。

第６の発明は、第１〜６のいずれかの発明に係る電圧設定回路（６０）において、
前記設定電圧は、電気的検査に基づいて定められた補正電圧であることを特徴とする。

これにより、パッケージング後の製品検査の結果に基づいて設定電圧を補正することができ、歩留まりを向上させることができるとともに、製品の平均的な品質を向上させることができる。

第７の発明に係る半導体集積回路装置（１００）は、第１〜６のいずれかの発明に係る電圧設定回路（６０）を有し、
該電圧設定回路（６０）をパッケージングしたことを特徴とする。

これにより、パッケージングされて半導体集積回路装置として製品化した状態になってからも電圧の設定を行うことができる。

第８の発明に係る電圧設定方法は、設定電圧のビットデータを、各ビットに対応して設けられた溶断ヒューズ（ＭＦ）を前記ビットデータに基づいて電気的に溶断することにより記憶手段に記憶するビットデータ書き込みステップと、
前記溶断ヒューズ（ＭＦ）が溶断により電気的に断線したか否かを判定し、判定結果をシリアルデータとして出力する溶断判定ステップと、
前記シリアルデータをパラレルデータに変換してラッチ回路（３０）に一時記憶する一時記憶ステップと、
前記パラレルデータに基づいて、前記設定電圧を出力するように抵抗値設定回路（５０）の抵抗値を設定する抵抗値設定ステップと、を有することを特徴とする。

これにより、パッケージング後であっても、溶断ヒューズを用いて記憶手段にビットデータを書き込む制御を行い、これに基づいて電圧設定を行うことができるので、パッケージングによる応力等の影響を受けることなく高精度に設定電圧を設定でき、歩留まりを高めることができる。

第９の発明は、第８の発明に係る電圧設定方法において、
前記溶断判定ステップは、前記溶断ヒューズ（ＭＦ）と等価な抵抗と、前記溶断ヒューズ（ＭＦ）に流れる電流の差又は前記抵抗と前記溶断ヒューズの両端の電圧差に基づいて判定することを特徴とする。

これにより、正確かつ確実に溶断ヒューズが溶断されたか否かを判定することができる。

第１０の発明は、第８又は第９の発明に係る電圧設定方法において、
前記溶断判定ステップは、１ビットずつ溶断判定対象となる溶断ヒューズ（ＭＦ）を選択して行い、
前記データ変換ステップは、総てのビットの前記シリアルデータを前記パラレルデータに変換してから出力することを特徴とする。

これにより、溶断判定を行う手段が１つしか存在しない場合であっても、総てのビットについて溶断判定を行い、最終的にパラレルのビットデータを取得し、これに基づいて電圧設定を行うことができる。

なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例に過ぎず、図示の態様に限定されるものではない。

本発明によれば、パッケージングによる電圧変動を考慮する必要がなく、パッケージング後の１回の検査に基づいて高精度な電圧設定を行うことができる。

以下、図面を参照して、本発明を実施するための最良の形態の説明を行う。

図１は、本発明を適用した実施例に係る電圧設定回路６０及び半導体集積回路装置１００の関連構成要素を含めた全体構成の一例を示した図である。図１においては、本実施例に係る電圧設定回路６０及び半導体集積回路装置１００が、リチウムイオン電池の充電制御回路に適用された例を示している。本実施例に係る電圧設定回路６０及び半導体集積回路装置１００は、電圧設定を行う種々の用途の回路に適用できるが、本実施例においては、充電制御回路に適用された例を挙げて説明する。

図１において、本実施例に係る電圧設定回路６０は、ＲＯＭ（Read Only Memory）４０と、抵抗値設定回路５０とを有する。また、本実施例に係る半導体集積回路装置１００は、電圧設定回路６０を含む充電制御回路をパッケージングするパッケージ９０を更に有する。また、図１において、本実施例に係る電圧設定回路６０及び半導集積回路装置１００が適用された充電制御回路の関連構成要素として、電圧比較回路７０と、充電制御手段８０とが備えられている。

ＲＯＭ４０は、本実施例に係る電圧設定回路６０の設定電圧のビットデータを書き込んで記憶する手段である。ＲＯＭ４０は、設定電圧のデータを１回だけ書き込むことが可能なＯＴＰ−ＲＯＭ（One Time Programmable Read Only Memory）として構成されている。本実施例に係る電圧設定回路６０においては、溶断ヒューズを用い、溶断ヒューズが溶断又は非溶断であるかによりビットデータの記憶を行うが、この点の詳細については後述する。

ＲＯＭ４０に接続されている端子のうち、ＰＶ端子は溶断ヒューズを溶断するための電圧を印加する端子である。また、ＳＣＬＫ端子は、シリアルクロックパルスが入力される端子であり、このシリアルクロックパルスに同期してデータが書き込み等のＲＯＭの処理動作が実行される。ＤＡＴＡ端子は、設定電圧データを入力する端子であり、上述のシリアルクロックパルスに同期してデータが入力されることにより、ＲＯＭ４０へのデータ書き込みが行われる。

抵抗値設定回路５０は、所望の設定電圧が出力されるように、抵抗値の設定を行う回路である。抵抗値設定回路５０は、その分圧電圧を定める抵抗値を設定する。図１においては、抵抗Ｒ１〜Ｒ６が直列に接続され、例えば分圧１．３〔Ｖ〕、１．５４〔Ｖ〕、３．１〔Ｖ〕、３．９９〔Ｖ〕及び４．２〔Ｖ〕を出力するように設定されている。図１においては図示されていないが、抵抗値設定回路５０の抵抗Ｒ１〜Ｒ６の直列接続と並列に抵抗が接続され、当該並列接続された抵抗を開放するか短絡させるかにより、抵抗値の調整設定が可能に構成されている。

なお、抵抗値設定回路５０は、ＲＯＭ４０から出力される指示データに基づいて、抵抗値の調整設定を行う。この点、詳細は後述する。

電圧比較回路７０は、抵抗値設定回路５０から出力された設定電圧に基づいて、低電圧、予備充電電圧、再充電電圧及び過電圧というような充電制御の閾値となる電圧と、充電対象となる二次電池の検出電圧とをコンパレータ７１、７２、７３、７４により比較し、この比較結果に応じた充電制御を行う。このように、本実施例に係る電圧設定回路６０により設定される電圧値は、充電制御の閾値として利用されるため、高精度に設定されることが要求される。

充電制御手段８０は、電圧比較回路７０から入力された比較結果に基づいて、これに応じた制御を実行する手段である。充電制御手段８０は、二次電池の検出電圧に基づいて、定電圧制御、定電流制御またその電圧値や電流値を適切に制御する。これにより、二次電池は、充電状態に応じた適切な充電が行われる。なお、充電制御手段８０は、種々の制御演算処理を実行するため、例えば、ＭＰＵ（Micro Processing Unit）、ＲＡＭ（Random Access Memory）やＲＯＭ等を備え、コンピュータプログラムにより動作するマイクロコンピュータとして構成されてもよい。

その他、半導体集積回路装置１００内の充電制御回路には、種々の回路が搭載されているが、本実施例に係る電圧設定回路６０の内容とは直接的な関連性を有しないので、その説明を省略する。

図２は、本実施例に係る電圧設定回路６０の全体構成を示した図の一例である。図２において、本実施例に係る電圧設定回路６０は、記憶手段１０と、溶断判定回路２０と、ラッチ回路３０と、抵抗値設定回路５０とを有する。図２において、記憶手段１０と、溶断判定回路２０と、ラッチ回路３０は、図１におけるＲＯＭ４０内に設けられる。

記憶手段１０は、設定電圧に基づいて算出されたビットデータを記憶する手段である。記憶手段１０は、溶断ヒューズＭＦ及び溶断電圧印加パッドＰｄを、各ビットに対応して備える。溶断ヒューズＭＦは、溶断電圧印加パッドＰｄに所定の過電圧が印加されると、熱が発生して溶断される。そして、溶断ヒューズＭＦは、切断されることにより回路の電気的接続を断線する。溶断ヒューズＭＦは、例えば、ポリシリコン等の導電膜の材料が適用されてよく、電圧の印加により溶断可能である種々の材料が適用されてよい。溶断ヒューズＭＦを溶断するために溶断電圧印加パッドＰｄに印加される電圧は、溶断ヒューズＭＦの材質と配置された状況により適切な電圧が設定されるが、例えば、ポリシリコンの材質で充電制御回路に適用された場合、９〔Ｖ〕程度の電圧が印加される設定としてもよい。

溶断ヒューズＭＦは、各ビットに対応して、複数設けられる。図２においては、溶断ヒューズＭＦ1、・・・ＭＦ２、ＭＦ３及びこれに対応した溶断電圧印加パッドＰｄ１、・・・Ｐｄ２、Ｐｄ３が示されているが、これは、設定電圧の表現に必要なビット数分の溶断ヒューズＭＦ及び溶断電圧印加パッドＰｄを設けるように構成する。例えば、溶断ヒューズＭＦは、非溶断状態で接地されており、溶断状態で開放するので、所定の電圧を印加すると、非溶断状態でローレベル、溶断状態でハイレベルの信号を出力することになる。このように、記憶手段１０は、溶断ヒューズＭＦの溶断状態、つまり溶断又は非溶断であるかに基づいて、設定電圧に基づくビットデータを記憶することができる。

溶断ヒューズＭＦの溶断は、ビットデータに基づいて、複数ビットについて同時に行うようにしてもよいし、１つずつ行うようにしてもよいが、処理時間短縮の観点から、ビットデータに基づき、総ての溶断ヒューズＭＦを同時に溶断させることが好ましい。

溶断判定回路２０は、溶断ヒューズＭＦが溶断されたか否か、つまりビットデータの書き込みが行われたか否かを判定する手段である。溶断判定回路２０は、コンパレータＣＭと、参照用抵抗Ｒｒと、溶断判定回路調整用抵抗Ｒａｄと、スイッチング素子Ｑとを備える。

コンパレータＣＭは、第１の入力端子ＩＮ１と、第２の入力端子ＩＮ２と、出力端子ＯＵＴとを有する。コンパレータＣＭは、第１の入力端子ＩＮ１の入力信号と、第２の入力端子ＩＮ２の入力信号とを比較し、大小関係に応じて、出力端子ＯＵＴから反転信号又は非判定信号を出力する。第１の入力端子ＩＮ１には、参照用抵抗Ｒｒが接続されており、第２の入力端子ＩＮ２には、各ビットの溶断ヒューズＭＦが並列に接続されている。参照用抵抗Ｒｒは、各々の溶断ヒューズＭＦと等価な抵抗値を有する。従って、各溶断ヒューズＭＦを１つずつ選択してゆき、選択された溶断ヒューズＭＦと、参照用抵抗Ｒｒを流れる電流を比較すれば、溶断ヒューズの状態を判定することができる。つまり、溶断ヒューズＭＦが非溶断状態である場合には、溶断ヒューズＭＦと参照用抵抗Ｒｒの抵抗値が同じであるので、第１の入力端子ＩＮ１と第２の入力端子ＩＮ２に流れる電流は等しくなる。一方、溶断ヒューズＭＦが溶断して切断された状態では、溶断ヒューズＭＦの抵抗値は無限大となり参照用抵抗Ｒｒの抵抗値と大きく異なるので、第１の入力端子ＩＮ１と第２の入力端子ＩＮ２に流れる電流の差も大きくなり、溶断ヒューズＭＦが溶断されたことを検出することができる。

図３は、溶断判定回路２０のコンパレータＣＭによる溶断判定の内容の説明図である。図３（ａ）は、溶断ヒューズＭＦ１について、溶断判定を行っている状態を示した図である。例えば、各々の溶断ヒューズＭＦの抵抗値が１〔ｋΩ〕である場合には、参照用抵抗Ｒｒの抵抗値も、溶断ヒューズＭＦの抵抗値と等しくＲｒ＝１〔ｋΩ〕を用いる。そして、溶断ヒューズＭＦの１つを溶断判定対象の溶断ヒューズとして選択し、コンパレータＣＭにより比較を行う。図３においては、溶断判定対象の溶断ヒューズＭＦ１が選択されている。参照用抵抗Ｒｒは、第１の入力端子ＩＮ１である反転端子に接続され、溶断ヒューズＭＦ１が第２の入力端子ＩＮ２である非反転端子に接続されている。

図３（ａ）において、例えば、溶断ヒューズＭＦ１が完全に溶断されて電気的に断線されていれば、第２の入力端子ＩＮ２に入力される電圧は、参照用抵抗Ｒｒを介して接地されている第１の入力端子ＩＮ１よりも高くなるので、コンパレータＣＭからは、ハイレベルの信号が出力される。しかしながら、溶断の状態によっては、溶断ヒューズＭＦ１が完全に溶断しておらず、電気的に完全に断線していない場合がある。

図３（ｂ）は、溶断ヒューズＭＦ１の溶断が不完全であった状態を示した図である。図３（ｂ）において、溶断ヒューズＭＦ１の溶断が不完全となった結果、溶断ヒューズＭＦは完全に電気的接続を断線することは出来ず、電流が流れる状態となる。このような場合、例えば、元々の溶断ヒューズＭＦ１の抵抗値が、１〔ｋΩ〕であった場合、抵抗値は∞とはならないが、例えば１０００〜１〔ＭΩ〕程度に変化し、抵抗値が増大する。このような場合、単純に溶断ヒューズＭＦの断線又は非断線で溶断を判定すると、実際には溶断が行われ、ビットデータの書き込みが行われたにも関わらず、電流が流れてしまうため、溶断は行われていないと判定されてしまう。しかしながら、本実施例に係る電圧設定回路６０においては、溶断判定用のコンパレータＣＭを有するため、これらの電流値の大小を比較できる。つまり、溶断ヒューズＭＦ１の溶断は不完全ではあるが、その抵抗値は大きく変化しているので、参照用抵抗Ｒｒを流れる電流と、溶断ヒューズＭＦ１を流れる電流との差は大きな値となる。すると、図３（ａ）において、第１の入力端子ＩＮ１に入力される電流と、第２の入力端子ＩＮ２に流れる電流差は大きくなるので、やはりコンパレータＣＭはハイレベルの信号を出力し、溶断ヒューズＭＦ１は溶断されているとの判定結果を出力する。これにより、溶断ヒューズＭＦ１の溶断が不完全な場合であっても、溶断ヒューズＭＦ１がその抵抗値を大きく変化させる程度に溶断されていれば、溶断によるビットデータの書き込みがあったとコンパレータＣＭは判定し、不完全な溶断による誤判定を防止することができる。

溶断ヒューズＭＦにおいては、溶断不良が発生する確率は、レーザービームによるトリミングよりも高く、その精度が問題となるので、本実施例に係る電圧設定回路６０によれば、そのような溶断不良の問題を解消することができる。つまり、ＲＯＭ４０の記憶手段１０への書き込み不完全の状態を救済し、正確に設定電圧のビットデータを記憶させることができる。

なお、溶断判定回路２０は、溶断のなかったビットについては、溶断判定を行わないようにしてもよいし、総てのビットについてコンパレータ２０で比較を行い、第１の入力端子ＩＮ１と第２の入力端子ＩＮ２に入力される電流又は電圧の差が小さいときには、コンパレータ２０はローレベルの信号を出力するように設定してもよい。

図２に戻り、他の構成要素について説明を行う。

溶断判定回路２０において、溶断判定回路調整用抵抗Ｒａｄは、コンパレータＣＭによる溶断ヒューズＭＦの溶断又は非溶断が適切に行われるようにするための調整用抵抗である。溶断判定回路調整用抵抗Ｒｄは、参照用抵抗Ｒｒ及び溶断ヒューズＭＦ１、・・・ＭＦ２、ＭＦ３の各々に対応して、溶断判定回路調整用抵抗Ｒａｄｒ、Ｒａｄ１、・・・Ｒａｄ２、Ｒａｄ３が各々設けられている。溶断判定回路調整用抵抗Ｒａｄは、コンパレータＣＭによる溶断判定が適正に行われるように、第１の入力端子ＩＮ１及び第２の入力端子ＩＮ２に入力される電流値又は電圧値が適切になるように調整用に設けられている。図３で説明したように、溶断ヒューズＭＦが非溶断の状態で、コンパレータＣＭの第１の端子ＩＮ１と第２の端子ＩＮ２に入力される電流又は電圧が略同一であるときには、コンパレータＣＭが例えばローレベルの信号を出力するような設定は、これらの溶断判定回路調整用抵抗Ｒａｄの調整で行うことができる。つまり、例えば、第１の入力端子ＩＮ１と第２の入力端子ＩＮ２の差が微小で、誤差の範囲内にあるときには、ローレベルの信号を出力するように、溶断判定回路調整用抵抗Ｒａｄの抵抗値を、各ビットの溶断判定回路調整用抵抗Ｒａｄ１、・・・Ｒａｄ２、Ｒａｄ３より小さくしておくような設定としておいてもよい。このように、溶断判定回路調整用抵抗Ｒａｄは、溶断判定回路２０の動作が適正に行われるように電圧又は電流の調整を行う。

スイッチング素子Ｑは、溶断判定対象となるビットの溶断ヒューズＭＦを選択するスイッチング手段である。溶断判定を行うコンパレータＣＭが１つしか無いので、参照用抵抗Ｒｒとの比較は、１回につき１つの溶断ヒューズＭＦに対してしか行うことができない。よって、溶断判定回路２０のコンパレータＣＭによる比較判定は、各ビットの溶断ヒューズＭＦ１、・・・ＭＦ２、ＭＦ３に対して、順次選択して行う必要がある。かかる観点から、スイッチング素子Ｑは、各ビットの溶断ヒューズＭＦ１、・・・ＭＦ２、ＭＦ３に対応して、１つずつスイッチング素子Ｑ１、・・・Ｑ２、Ｑ３が設けられている。スイッチング素子Ｑは、溶断判定の比較対象となる溶断ヒューズＭＦに対応するスイッチング素子Ｑがオンとなり、コンパレータＣＭの第２の入力端子ＩＮ２に電気的接続が図られるように動作する。つまり、溶断ヒューズＭＦ２について溶断判定を行う場合には、スイッチング素子Ｑ２のみがオンとなる。スイッチング素子Ｑは、このような溶断ヒューズＭＦの選択を、総てのビットデータについて、順次１つずつオンとなるように制御され、溶断判定を実行してゆく。

スイッチング素子Ｑは、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ、バイポーラトランジスタ等の半導体スイッチング素子が適用されてもよいし、他のスイッチング素子が適用されてもよい。電圧設定回路６０は、半導体ウエハ上に形成されるので、例えば、ｎチャネルＭＯＳトランジスタを適用してもよい。

ラッチ回路３０は、コンパレータＣＭから出力されたビットデータを一時記憶し、これをパラレルデータに変換して出力するためのデータ変換手段である。コンパレータ２０からの出力データは、シリアルデータであり、１ビットについてハイレベルかローレベルかのみを出力する。つまり、溶断判定対象として選択された溶断ヒューズＭＦが溶断されているか、溶断されていないかの結果のみを１ビット分だけ出力し、次の溶断判定対象の溶断ヒューズにシフトしたときには、前の判定結果は消去されてしまう。よって、コンパレータＣＭからの出力を一時的に記憶する一時記憶手段が必要であり、ラッチ回路３０は、その役割を果たす。

ラッチ回路３０には、コンパレータＣＭから、１つずつ判定結果のデータが入力されるが、それを順次記憶してゆくことにより、パラレルデータを作成することができる。よって、ラッチ回路３０は、コンパレータＣＭから出力されたシリアルデータを一時記憶するとともに、これをパラレルデータに変換して出力する機能も有する。

抵抗値設定回路５０は、ラッチ回路３０から出力されたパラレルデータに基づき、そのデータ通りとなるように、抵抗値を設定する手段である。これにより、抵抗値設定回路５０の出力ノードＶｏｕｔからは、所定の設定電圧が出力されることになる。

抵抗値設定回路５０は、直列接続された抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４を有する。これらの抵抗Ｒ１１〜Ｒ１４は、分圧回路を構成し、合成抵抗により分圧電圧を定める。つまり、この合成抵抗を変化させて設定することにより、所望の設定電圧を得ることができる。なお、図２においては、抵抗Ｒ１１〜Ｒ１４しか示されていないが、更に多くの抵抗を備えていてよいことは、言うまでもない。

また、抵抗値設定回路５０は、インバータＩＮＶ１、ＩＮＶ２と、接続設定手段５１、５２とを有する。

インバータＩＮＶ１、ＩＮＶ２は、ラッチ回路３０から出力されたパラレルデータに基づいて、パラレルデータのビット信号を反転させ、接続設定手段５１、５２を制御する手段である。

接続設定手段５１、５２は、入力されたビット信号に基づいて、接続が定められ、分圧抵抗の開放状態と短絡状態を設定する手段である。図３においては、接続設定手段５１は、抵抗Ｒ１３の開放状態又は短絡状態を設定し、接続設定手段５２は、抵抗Ｒ１２の開放状態又は短絡状態を設定する。また、図３においては、接続設定手段５１、５２は、固定スイッチとして示されているが、例えば、トランスファーゲートやＭＯＳトランジスタ等の種々のオン・オフ切り換え手段が適用されてもよい。

このようにして、抵抗値設定回路５０においては、ラッチ回路３０から出力されたビット列のパラレルデータに基づき、分圧回路Ｒ１１〜Ｒ１４の合成抵抗が定まり、抵抗値が設定される。そして、出力ノードＶｏｕｔから出力される電圧が設定される。なお、出力ノードＶｏｕｔから出力された設定電圧は、例えば、エラーアンプに入力され、基準電圧との比較がなされ、充電制御が実行されてよい。

このように、本実施例に係る電圧設定回路６０によれば、記憶手段１０に溶断ヒューズＭＦを適用し、溶断ヒューズＭＦの溶断により設定電圧値に基づくビットデータを書き込み、溶断判定回路２０により溶断を判定することにより、確実に電圧設定を行うことができる。また、電圧設定回路６０は、例えば二次電池の充電制御回路に適用することができ、これを搭載した半導体装置をパッケージングして半導体集積回路装置１００とすることができる。

次に、図４を用いて、本実施例に係る電圧設定回路６０及び半導体集積回路装置１００を用いた電圧設定方法の処理フローについて説明する。図４は、本実施例に係る電圧設定回路６０及び半導体集積回路装置１００による電圧設定方法の処理フロー図の一例である。

ステップ１００では、パッケージングされた半導体集積回路装置１００の電気的検査が行われる。電気的検査により、半導体集積回路装置１００の良否判定がなされる。電気的検査においては、電圧を設定すべき回路について、電圧が所定の設定電圧を出力するか否かも判定される。

ステップ１１０では、検出した出力電圧と、所定の設定電圧との誤差が算出される。

ステップ１２０では、出力電圧と所定の設定電圧との誤差が、調整を要するレベルか否かが判定される。ステップ１２０において、電圧誤差が所定の範囲内にあり、調整不要な良品であると判定された場合には、ステップ１９０に進み、良否と判定し、処理フローを終了する。

一方、ステップ１２０において、電圧誤差があり、補正による調整が必要と判定された場合には、ステップ１３０に進む。

ステップ１３０では、誤差の補正のための設定電圧のビットデータが演算され、算出される。つまり、誤差を補正するために、設定すべき電圧がビットデータとして算出される。

ステップ１４０では、算出されたビットデータに基づいて、溶断ヒューズＭＦを溶断する。これにより、設定電圧のビットデータがＲＯＭ４０の記憶手段１０に書き込まれ、記憶されることになる。なお、溶断ヒューズＭＦの溶断は、溶断電圧印加パッドＰｄに所定の電圧を印加することにより行われてよく、溶断ヒューズＭＦの溶断は、総て同時に行われてよい。

ステップ１５０では、溶断判定回路２０により、溶断ヒューズＭＦが溶断されたか否かが判定され、判定結果が出力される、溶断判定は、溶断判定対象となる溶断ヒューズＭＦが順次スイッチング手段Ｑにより選択され、１つずつ判定が行われてよい。溶断判定は、溶断ヒューズＭＦと等価な抵抗値を有する参照用抵抗Ｒｒに流れる電流と、溶断ヒューズＭＦに流れる電流を、コンパレータＣＭにより比較することにより行われる。これにより、溶断ヒューズＭＦの溶断が不完全な場合であっても、ＲＯＭ４０の書き込みデータを正しく出力することができる。

ステップ１６０では、ラッチ回路３０が、コンパレータＣＭから出力されたシリアルデータを一時記憶する。ラッチ回路３０は、選択される溶断ヒューズＭＦがシフトするにつれて順次これを記憶してゆき、最終的に、総てのビットについてのパラレルデータを記憶し、これを出力する。

ステップ１７０では、ラッチ回路３０から出力されたパラレルデータに基づき、抵抗値設定回路５０が、抵抗値の設定を行う。これにより、設定電圧が出力されるような抵抗値に分圧回路が設定される。

ステップ１８０では、抵抗値の設定が終了したら、再度の電気的検査が実行される。再度の電気的検査において所定の設定電圧が得られたら、ステップ１９０に進み、良品として判定され、処理フローを終了する。一方、再度の電気的検査においても、所定の設定電圧の出力が得られなかったら、ステップ２００に進み、不良品と判定され、処理フローを終了する。

このように、本実施例に係る電圧設定方法によれば、溶断ヒューズＭＦを用いることにより、パッケージング後の半導体集積回路装置１００の状態で電圧設定を行うことができ、パッケージングによる応力変動を考慮する必要が無くなる。また、検査は、製品化してから行えばよく、半導体ウエハの状態で検査を行う必要がなくなる。更に、溶断ヒューズＭＦの溶断が完全でなかった場合であっても、このビットデータを正確に認識し、出力することができる。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

本実施例に係る電圧設定回路６０及び半導体集積回路装置１００の関連構成要素を含めた全体構成の一例を示した図である。 本実施例に係る電圧設定回路６０の全体構成図の一例である。 溶断判定回路２０のコンパレータＣＭによる溶断判定の内容の説明図である。図３（ａ）は、溶断ヒューズＭＦ１について、溶断判定を行っている状態を示した図である。図３（ｂ）は、溶断ヒューズＭＦ１の溶断が不完全であった状態を示した図である。 本実施例に係る電圧設定方法の処理フロー図の一例である。 従来の電圧設定回路の概略構成を示した図である。

符号の説明

１０ 記憶手段
２０ 溶断判定回路
３０ ラッチ回路
４０ ＲＯＭ
５０ 抵抗値設定回路
５１、５２ 接続設定手段
６０ 電圧設定回路
７０ 電圧比較回路
７１、７２、７３、７４、ＣＭ、ＣＭ８０ コンパレータ
８０ 充電制御手段
９０ パッケージ
１００ 半導体集積回路装置
ＭＦ、ＭＦ１、ＭＦ２、ＭＦ３ 溶断ヒューズ
Ｐｄ、Ｐｄ１、Ｐｄ２、Ｐｄ３ 溶断電圧印加パッド
Ｒｒ 参照用抵抗
Ｒａｄ、Ｒａｄｒ、Ｒａｄ１、Ｒａｄ２、Ｒａｄ３ 溶断判定回路調整用抵抗
Ｑ、Ｑ１、Ｑ２、Ｑ３ スイッチング手段
ＩＮ１ 第１の入力端子
ＩＮ２ 第２の入力端子
ＩＮＶ１、ＩＮＶ２ インバータ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４ 抵抗

Claims (10)

1. 設定電圧に基づくビットデータを、各ビットに対応して設けられた溶断ヒューズを前記ビットデータに基づいて電気的に溶断することにより記憶する記憶手段と、
   前記溶断ヒューズが溶断されたか否かを判定し、判定結果をシリアルデータとして出力する溶断判定回路と、
   該溶断判定回路から出力された前記シリアルデータを一時記憶し、パラレルデータに変換して出力するラッチ回路と、
   前記パラレルデータに基づいて、前記設定電圧を出力するように抵抗値の設定を行う抵抗値設定回路と、を有することを特徴とする電圧設定回路。
2. 前記溶断判定回路は、コンパレータを含むことを特徴とする請求項１に記載の電圧設定回路。
3. 前記コンパレータの第１の入力端子には前記溶断ヒューズと等価な抵抗が接続され、第２の入力端子には前記溶断ヒューズが接続され、前記第１の入力端子と前記第２の入力端子に入力される電圧差又は電流差から前記溶断ヒューズが溶断されたか否かを判定することを特徴とする請求項２に記載の電圧設定回路。
4. 前記コンパレータは１つであり、
   前記溶断ヒューズの各々は、前記コンパレータの前記第２の端子に並列に接続され、
   前記溶断判定回路は、溶断判定の対象となる前記溶断ヒューズを、前記第２の端子に選択的に電気的接続させるスイッチング手段を備えることを特徴とする請求項３に記載の電圧設定回路。
5. 二次電池の充電制御回路に用いられる所定電圧の設定を行うことを特徴とする請求項１乃至４のいずれか一項に記載の電圧設定回路。
6. 前記設定電圧は、電気的検査に基づいて定められた補正電圧であることを特徴とする請求項１乃至６のいずれか一項に記載の電圧設定回路。
7. 請求項１乃至６のいずれか一項に記載の電圧設定回路を有し、
   該電圧設定回路をパッケージングしたことを特徴とする半導体集積回路装置。
8. 設定電圧のビットデータを、各ビットに対応して設けられた溶断ヒューズを前記ビットデータに基づいて電気的に溶断することにより記憶するビットデータ書き込みステップと、
   前記溶断ヒューズが溶断されたか否かを判定し、判定結果をシリアルデータとして出力する溶断判定ステップと、
   前記シリアルデータを一時記憶し、パラレルデータに変換して出力するデータ変換ステップと、
   前記パラレルデータに基づいて、前記設定電圧を出力するように抵抗値設定回路の抵抗値を設定する抵抗値設定ステップと、を有することを特徴とする電圧設定方法。
9. 前記溶断判定ステップは、前記溶断ヒューズと等価な抵抗と、前記溶断ヒューズに流れる電流の差又は前記抵抗と前記溶断ヒューズの両端の電圧差に基づいて判定する請求項８に記載の電圧設定方法。
10. 前記溶断判定ステップは、１ビットずつ溶断判定対象となる溶断ヒューズを選択して行い、
    前記データ変換ステップは、総てのビットの前記シリアルデータを前記パラレルデータに変換してから出力することを特徴とする請求項８又は９に記載の電圧設定方法。

Images