JP2009283446A - 中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の製造方法および電界発光素子の操作方法 - Google Patents

Abstract

【課題】低いターン‐オン電圧にて動作可能な発光素子を提供する。
【解決手段】本発明に係る製造方法は、中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を有する電界発光素子の製造方法であり、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程と、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜上に、透明上部電極を形成する工程を含み、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分である。
【選択図】図１１

Description

本発明は、概して集積回路（ＩＣ）の製造に関し、特に、シリコン（Ｓｉ）ナノ結晶含有酸化シリコン膜および中間バンドギャップ絶縁膜を備える電界発光素子に関する。

特有の構造的、電気的および光学的な特性を有するナノ結晶のシリコンは、光電子工学的な集積メモリ装置において、その使用に興味深いものがある。シリコンは、これに関する加工技術が十分に発達しているため、光電子装置を製造するにあたり好ましい材料である。しかしながら、間接的なバンドギャップに起因して、発光光電子装置にとって十分な材料とはいえない。Ｓｉを基礎とした発光光電子装置を実現するため、長年に亘り、シリコンの光学的機能を調整することに集中して様々な研究が行われてきた。Ｓｉを基礎とした完全な光電子装置の実現のためには、上記ナノ結晶から室温での十分な光放射を実現することが主要な工程である。

安定性および信頼性のある光電子装置を製造するためには、高い光ルミネセンス（以下適宜「ＰＬ」と略す）および電子ルミネセンス（以下適宜「ＥＬ」と略す）の量子効率を有するＳｉナノ結晶が必要である。集積された光電子装置を積極的に得るための手法としては、Ｓｉナノ結晶を含有するＳｉＯ_Ｘ（ｘ≦２）の薄膜を製造することが挙げられる。Ｓｉナノ結晶で確認された電子‐正孔対の再結合に起因する上記光ルミネセンスは、ナノ結晶のサイズに強く依存する。また、ＳｉＯ_Ｘを含有する結晶性のＳｉの薄膜に関する電気的および光学的な特性は、Ｓｉナノ結晶のサイズ、濃度および粒度分布に依存する。

また、スパッタリングおよびプラズマ化学気相成長法（ＰＥＣＶＤ）のような、容量結合プラズマ源を用いる様々な薄膜の堆積技術について、安定性および信頼性のあるナノ結晶Ｓｉ薄膜を製造するために研究がなされている。

しかしながら、従来のＰＥＣＶＤおよびスパッタリング技術では、プラズマの密度が低いこと、プラズマに供給される電力が不十分であること、イオン／中性比率が低いこと、容量を制御できないこと、および、イオン衝撃エネルギーが高いため界面に損傷が生じるなどの制限が伴う。このようなイオン種に衝突した高衝撃エネルギーのため、酸化膜によって信頼性の高い結果を生じさせることができる。上記酸化膜は、プラズマにより発生した従来の容量結合プラズマ（ＣＣＰ）から形成されたものである。プラズマが誘導された容量または界面の損傷はどのような程度のものであっても、これらを制御または最小化することは重要である。

しかしながら、プラズマを発生するＣＣＰの高周波数（ＲＦ）を用いたイオンエネルギーを制御することはできない。このため、適応電力を増加させることによって、反応速度を増大させる試みは、いずれも堆積膜の衝撃を増加させる結果となる。これにより、高い欠陥濃度の低品質の膜が生成されることとなる。さらに、これらの種類の供給源（^〜１×１０^８〜１０^９ｃｍ^−３）に関する低プラズマ密度は、プラズマ中および膜表面上において、反応の発生を制限すること、加工速度の増大に関して活性ラジカルを十分に生成しないこと、非効率な酸化、および、低温度収支にて不純物が減少する事態を招く。これらは、低温の電子デバイスを製造するにあたり、実用性を低下させる。

スパッタリング、ＰＥＣＶＤなどの従来のプラズマに基づく技術よりもより処理範囲を広くし、プラズマ特性を向上させる堆積処理では、装置の発達に基づくＰＬ／ＥＬに関して、粒径を制御して粒子を発生させることが必要である。このような制御によれば、プラズマ密度を向上させ、プラズマの衝撃を最小化させ得る処理によって、プラズマ誘導による微細構造の損傷を生じさせることなく、高品質な膜を確実に成長させることができる。上記膜の界面および容量に係る各品質を制御し得る上記処理によって、高品質および高信頼性を有する電子デバイスを製造することが可能となる。また、効率的に活性プラズマ種、ラジカルおよびイオンを発生させることのできるプラズマ処理によって、処理および品質管理が制御され、優れた薄膜の開発が可能となる。

一方、高品質のＳｉＯ_Ｘ薄膜の製造に関して、ナノ結晶Ｓｉ粒子に亘る高品質の絶縁膜を確保するために、成長膜の酸化も非常に重要である。高い濃度の活性酸素ラジカルを発生させる処理によって、酸素マトリックス中でＳｉナノ結晶を囲む効率的な不動態化を確実に行うことができる。プラズマが誘導されることによる損傷を最小限に止めるプラズマ処理によって、高品質な装置を製造するために重要で高品質な界面を形成することができる。

低い熱量での効率的な酸化および水素化処理は、高品質な光電子装置の処理に関して重要であり、意義がある。高温の熱処理は熱活性種の反応性を低下させるため、他の素子層に干渉を及ぼし得る。また、効率および熱収支に関しても好ましくない。さらに、プラズマ処理は、新規な膜構造、酸化、水素化、粒子の生成、粒径の制御、並びに、プラズマ密度およびイオンエネルギーの独立した制御の成長／堆積に関するより完全な解決手法および可能性を提供するものであり、このようなプラズマ処理および広範囲における処理が、高品質な光電気装置の発達にとって切望されている。

また、薄膜の物性および目的とする用途により決定される所望の膜特性に影響する様々なプラズマのパラメータとして、薄膜の特性とプラズマ処理を関連付けることは重要である。目的とする用途により決定される重要なプラズマおよび薄膜の特性は、堆積率、温度、熱収支、密度、微細構造、界面の品質、不純物、プラズマ誘導による損傷、活性種（ラジカル／イオン）を発生したプラズマの状態、プラズマ電位、処理およびシステムの拡大縮小、並びに、電気的な品質および信頼性である。これらのパラメータを相関付けることは、目的とする用途にとって膜特性に影響を及ぼす処理関数としての膜特性を評価するために重要である。

プラズマエネルギー、組成（イオンに対するラジカル）、プラズマ電位、電子温度および温度条件が、上記処理関数によって依存して個々に相互関連する際、低密度プラズマまたは他の高品質プラズマシステムを発達させる処理を単に拡大適用するだけでは、薄膜に関する知見を得、または、発達させることはできないと考えられる。

透明なガラス、石英またはプラスチック基板上に比較的大きなスケールのデバイスが形成される液晶ディスプレイ（ＬＣＤ）の製造は低温でなされることが通常好ましい。これらの透明基板は、６５０℃を超える温度に晒されると損傷を受け得る。この温度問題に対応するため、低温のＳｉ酸化処理が発展しつつある。これらの処理では、誘導結合プラズマ（ＩＣＰ）のような高密度のプラズマ源が用いられ、１２００℃の熱酸化法での品質と同程度の高い品質を有するＳｉ酸化物を形成することが可能である。

米国特許第７１４１９３６号明細書（２００６年１１月２８日公開） 米国特許第５２１６３０３号明細書（１９９３年６月１日公開） 米国特許出願公報第２００２／００４３９４３号明細書（２００２年４月１８日公開） 国際公開第１９９７／０１３３９１号明細書（１９９７年４月１０日公開）

これまでの活性層として、Ｓｉナノ結晶含有Ｓｉ酸化物（ＳｉＯ_Ｘ）膜が用いられ、電気的に往復運動する発光素子は比較的大きなターン‐オン電圧を必要とするものであった。上記ターン‐オン電圧は通常８０Ｖ以上であり、発光素子の実用的な適用が妨げられている。ターン‐オン電圧に伴う問題は、少なくとも部分的にＳｉナノ結晶性ＳｉＯ_Ｘ膜の比較的高いバンドギャップ（約１０エレクトロンボルト）と関連している。

Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜に伴う高いバンドギャップを通じて電流注入が可能な方法によって発光素子が製造可能であれば、発光素子は低いターン‐オン電圧にて動作可能となるため有益である。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低いターン‐オン電圧にて動作可能な発光素子を提供することにある。

本発明の電界発光素子の製造方法は、上記課題を解決するために、中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を有する電界発光素子の製造方法において、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程と、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜上に、透明上端電極を形成する工程とを含み、上記Ｘは０を超えて２未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分であることを特徴としている。

上記の製造方法によれば、中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分である電界発光素子を提供することができ、低いターン‐オン電圧にて動作可能な発光素子を提供することができる。

また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、１０ｅＶのバンドギャップを有するシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含み、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、５ｅＶのバンドギャップを有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、ＳｉＮｙ膜を形成する工程を含み、上記ＳｉＮｙ膜は５ｅＶのバンドギャップを有し、ｙは４／３であることが好ましい。

また、本発明の電界発光素子の製造方法では、上記窒化シリコン膜を形成する工程は、厚さが１ｎｍ以上、３０ｎｍ以下のＳｉＮｙ膜を形成する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程（蒸着する工程）を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、ＳｉＯ_Ｘ膜の層を堆積する工程と、上記堆積する工程の後、ＳｉＯ_Ｘ膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、ＳｉＯ_Ｘ膜の層にシリコンナノ結晶を含有させることが好ましい。

また、本発明の電界発光素子の製造方法では、上記ＳｉＯ_Ｘ膜の層を堆積する工程は、シランを２０ＳＣＣＭ以上、４０ＳＣＣＭ以下の範囲内にて導入する工程と、Ｎ_２Ｏを１５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にて導入する工程と、１３．５６ＭＨｚ以上、３００ＭＨｚ以下の範囲内の振動数、および、１Ｗ／ｍ^２以上、２０Ｗ／ｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、５０ｋＨｚ以上、１３．５６ＭＨｚ以下の範囲内の振動数、および、１Ｗ／ｍ^２以上、５Ｗ／ｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記ＳｉＯ_Ｘ膜をアニール処理する工程は、１０分以上、１２０分以下の時間、および、５００℃以上、１１００℃以下の範囲の温度にてなされることが好ましい。

また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、ＨＤＰＥＣＶＤ堆積処理（ＨＤＰＥＣＶＤ蒸着処理）におけるＳｉＨ_４およびＮ_２Ｏの比率に対応して、半値全幅が１５０ｎｍのスペクトル幅であり、放射波長が６００ｎｍ以上、１１００ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程（蒸着する工程）では、電子温度が１０ｅＶ以下であり、濃度が１×１０^１１ｃｍ^−３以上であるプラズマを用いることが好ましい。

また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、シリコンナノ結晶の直径が２ｎｍ以上、１０ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、厚さが２０ｎｍ以上、３００ｎｍ以下のシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記ＳｉＮｙ膜を形成する工程は、プラズマ化学気相成長法を用いてＳｉＮｙ膜を形成する工程を含むことが好ましい。

本発明の電界発光素子の操作方法は、上記課題を解決するために、中間バンドギャップ遷移層を有する、シリコンナノ結晶含有酸化シリコン電界装置の操作方法において、高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するＳｉＯ_Ｘ膜と、上記シリコンナノ結晶を含有するＳｉＯ_Ｘ膜上に配置された、透明上端電極とを有し、上記Ｘは０を超えて２未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するＳｉＯ_Ｘ膜の半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子に１０Ｖ未満の電圧にバイアスする工程と、０．０３Ｗ／ｍ^２の表面放射電力を発生させる工程とを有することを特徴としている。

上記の発明によれば、中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分である電界発光素子を用いて、低いターン‐オン電圧にて発光が可能である。

また、本発明の電界発光素子の製造方法では、上記電界発光素子は、半値全幅が１５０ｎｍのスペクトル幅であり、６００ｎｍ以上、１１００ｎｍ以下の範囲にある放射波長を有することが好ましい。

また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、中間バンドギャップ絶縁性誘電体膜は５ｅＶのバンドギャップを有しており、シリコンナノ結晶含有ＳｉＯ_Ｘ膜は、１０ｅＶのバンドギャプを有している電界発光素子を供給する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、５ｅＶのバンドギャップを有する、中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記ｙは４／３であることが好ましい。

また、本発明の電界発光素子の製造方法では、上記中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程は、ＳｉＮｙ誘導体膜の厚さが、１ｎｍ以上、３０ｎｍ以下である電界発光素子を供給する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、
直径が２ｎｍ以上、１０ｎｍ以下の範囲内のＳｉを含有するシリコンナノ結晶含有ＳｉＯ_Ｘ膜を有する発光素子を供給する工程を含むことが好ましい。

また、本発明の電界発光素子の製造方法では、上記電界発光素子を供給する工程は、
シリコンナノ結晶含有ＳｉＯ_Ｘ膜の層が、２０ｎｍ以上、３００ｎｍ以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことが好ましい。

本発明の電界発光素子の製造方法は、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程と、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜上に、透明上端電極を形成する工程を含み、上記Ｘは０を超えて２未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分である製造方法である。

本発明に係る製造方法によれば、電気的に往復運動する酸化物（ＳｉＯ_Ｘ）含有Ｓｉナノ結晶の発光素子に関して低いターン‐オン電圧を実現することができる。

また、本発明の電界発光素子の操作方法は、高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するＳｉＯ_Ｘ膜と、上記シリコンナノ結晶を含有するＳｉＯ_Ｘ膜上に配置された、透明上端電極とを有し、上記Ｘは０を超えて２未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するＳｉＯ_Ｘ膜の半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子を、１０Ｖ未満の電圧にバイアスする工程と、０．０３Ｗ／ｍ^２の表面放射電力を発生させる工程とを有する方法である。

中間バンドギャップ絶縁性誘電体膜のバンドギャップが、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分である電界発光素子を用いて、低いターン‐オン電圧にて発光が可能である。

シリコン（Ｓｉ）ナノ結晶含有酸化シリコン（ＳｉＯ_Ｘ）膜を用いて作製された電界発光素子を示す部分断面図である。 波長に応じた典型的なＳｉＯ_Ｘ電界発光素子の光強度を示すグラフである。 光強度の測定に係る図である。 ＳｉＯ_Ｘ電界発光素子に係る注入電流、ターン‐オン電圧および光出力を相互参照するグラフである。 中間バンドギャップ絶縁性誘導体膜を有するＳｉナノ結晶含有ＳｉＯ_Ｘ膜のエネルギー状態を示す断面図である。 発光するようバイアスされた、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜および中間バンドギャップ絶縁性誘導体膜を有する電界発光素子を示す断面図である。 方程式３に基づき、界面の電荷蓄積を想定しない場合における、直接的なトンネル現象および２段階でのトンネル現象に関する算出されたトンネル現象が生じる確率を示す図である。 従来のＳｉＯ_Ｘ電界発光素子に係る種々のターン‐オン電圧におけるピークを示す柱状グラフである。 ターン‐オン電圧に対する光出力を相互参照する、図７の電界発光素子に関するグラフである。 表１のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。 表１のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。 表１のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。 中間バンドギャップ遷移層および０．１ｎＷ以上の光出力を有する、Ｓｉナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。 中間バンドギャップ遷移層を有する、Ｓｉナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。 誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムを概略的に示す図である。

本発明に係る発光素子の活性層は、ＨＤＰＣＶＤ（高密度プラズマ化学気相成長法）を用いて、Ｓｉウェハ上にＳｉＯ_Ｘが堆積されたものである。発光素子内部へのキャリアを輸送する処理は、Fowler-Neidheimトンネル現象（以下適宜、「ＦＮトンネル現象」と略す）である。ＳｉＯ_Ｘの障壁高さが高いため、上記トンネル現象の影響は小さい。しかしながら、小さなエネルギー障壁を有するＳｉＮ_Ｘまたは類似の材料は、ＳｉＯ_Ｘ層およびＳｉウェハの間に導入され得る。このようなハイブリッド装置では、キャリアのトンネル現象は、その後、発光素子に対してＳｉＯ_Ｘ膜へのトンネル現象を促進させるため、２つの工程に分割される。

中間バンドギャップ（ミッドバンドギャップ）膜を用いた装置に関するキャリア電流の注入効率を示す熱的モデルでは実用的に使用可能な電界の数倍高い値を使用しており、ターン‐オン電圧を大きく減少させるものである。ターン‐オン電圧が８０Ｖ程度必要な従来のＳｉＯ_Ｘデバイスの放射電力と同様の放射電力での実験結果から予想がなされ、１０Ｖ未満のターン‐オン電圧が達成されている。

また、本発明の製造方法によれば、中間バンドギャップ遷移層を有するＳｉ酸化物を有するシリコン（Ｓｉ）ナノ結晶の電界発光（以下、電界発光を適宜「ＥＬ」と略す）素子を供給することができる。上記製造方法によれば、Ｓｉが高濃度ドープされた底部電極を供給し、上記のＳｉ底部電極を覆う絶縁性誘電体膜を形成できる。Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜の層は、中間バンドギャップ絶縁性誘電体膜上に形成される。上記Ｘは０を超えて２未満であり、透明上端電極は、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜の層上に形成される。絶縁性誘電体膜のバンドギャップは、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの約半分である。

一形態において、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜は、約１０エレクトロンボルト（ｅＶ）のバンドギャプ（Ｅｇ）を有しており、中間バンドギャップ絶縁性誘電体膜は、約５ｅＶのバンドギャップを有している。また、一形態において、絶縁性誘電体膜は、窒化シリコン（ＳｉＮｙ）層である。上記ｙは約４／３であり、上記層の厚さは、１ナノメートル（ｎｍ）以上、３０ナノメートル以下である。

上記製造方法、および、中間バンドギャップを有する、Ｓｉナノ結晶含有Ｓｉ酸化物の発光素子の操作方法を以下に詳述する。

図１は、シリコン（Ｓｉ）ナノ結晶含有酸化シリコン（ＳｉＯ_Ｘ）膜を用いて作製された電界発光素子を示す部分断面図である。電気的に往復運動する発光素子（電界発光素子）１００では、活性層として、Ｓｉ結晶含有ＳｉＯ_Ｘ膜１０４が用いられて製造される。Ｓｉ結晶含有ＳｉＯ_Ｘ膜１０４はドープされたシリコンウェハの底部電極１０２上に配置される。なお、Ｓｉ結晶含有ＳｉＯ_Ｘ膜１０４は絶縁膜である。また、ＩＴＯ（インジウムチタン酸化物）の透明上端電極１０８は、Ｓｉ結晶含有ＳｉＯ_Ｘ膜１０４上に配置される。以下、詳細に説明するように、Ｓｉ結晶含有ＳｉＯ_Ｘ膜（ＳｉＯ_Ｘ活性層）１０４は、ＨＤＰＣＶＤ（高密度プラズマ化学気相成長法）を用いて堆積（蒸着）される。

図２は、波長の関数として、典型的なＳｉＯ_Ｘ電界発光素子の光強度を示すグラフである。表面の放射波長は、約１５０ｎｍのスペクトル幅（半値全幅）を有し、中心が約８００ｎｍである。マルチモードファイバー（a multiple-mode fiber）を備えるモノクロメーターは、電界発光素子からの光を収集および伝達すると共に、発光スペクトルを測定するためのプローブとして用いられ得る。８００ナノメートル（ｎｍ）以下の放射ピークは、光ルミネセンス（ＰＬ）のピーク波長に非常に近接して観測される。

図３は、光強度の測定に係る図である。発光素子は、距離Ｒに対する断面積比率が小さいため、点光源であるとみなすことができる。

実験結果から、光出力は、電流注入の水準に大きく関連すること、および、発光素子を製造するために用いられる種々のＨＤＰＣＶＤ処理にもかかわらず、同様の電流注入の水準では、同様の光出力を発生させることが示されている。

図４は、従来のＳｉＯ_Ｘ電界発光素子に係る注入電流、ターン‐オン電圧および光出力を相互参照するグラフである。０．１ナノワット（ｎＷ）の光出力は、８０ボルトのターン‐オン電圧に相当する。

これらの実験的観察は、以下のように集約される。
方程式１：Q ∝ η× f(I)
上記式１において、Ｑは光出力であり、ηは、光ルミネセンス（ＰＬ）量子効率に関する値である。f(I)は電流効率を表す。これらの実験観察は、電流注入の効率を改善することによって、ターン‐オン電圧を現象させ得ることを示している。すなわち、高い電流注入を行うためにはバイアス電圧が低くなる。

Fowler-Nordheim（ＦＮ）トンネル現象は、ＳｉＯ_Ｘを基礎とする発光素子に関して、キャリア輸送処理を決定付けるものと通常考えられている。Fowler-Nordheim処理は、以下のように説明される。

方程式２：J ∝ E² ×exp(-E_Gap ^3/2/E)
上記方程式２において、Ｅは電界であり、Ｅ_Ｇａｐ（またはＥｇ）は、障壁高さφＢに対する比例項である。ＳｉＯ_Ｘの障壁を高くするためには、ターン‐オン電圧を高くするために電流注入効率を低くする。これは、トンネル現象の確率P ∝ E² × exp(-E_Gap ^3/2/E)を示している。

図５Ａは、中間バンドギャップ（ミッドバンドギャップ）絶縁性誘導体膜を有するＳｉナノ結晶含有ＳｉＯ_Ｘ膜を示す断面図である。高密度ドープされたＳｉ基盤において、電子フェルミレベルは、１０ｅＶのＳｉＯ_Ｘバンドギャップと比較して無視できる程度の１．１２ｅＶのＳｉ導電帯上に位置するとみなされる。図５Ａに示された構造によれば、電流注入効率が増大される。低いトンネル障壁（この場合、ＳｉＮ_Ｘ）を有する中間バンドギャップ薄層６００は、Ｓｉ電極（図示しない）とＳｉＯ_Ｘ層６０２との間に導入されている。中間バンドギャップ薄層６００は、ＦＮトンネル現象を２つの連続する工程に分割する。すなわち、図中の矢印に示されるように、第１に、より低い障壁バンド、さらに、最終のＳｉＯ_Ｘバンドに分割する。単純な前提として、最終的なトンネル現象が生じる確率Ｐは、
方程式３：P=P₁×P₂のように表される。

図５Ｂは、発光させるためにバイアスがかけられた、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜および絶縁性中間バンドギャップ誘電体膜を有する電界発光素子を示す断面図である。高密度にドープされた底部電極５０２は、ｎ型またはｐ型にドープされている。絶縁性中間バンドギャップ膜５０４は、底部電極５０２の上部に配置されている。また、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜５０６は、中間バンドギャップ膜５０４上に配置されている。さらに、透明上端電極５０８は、ＳｉＯ_Ｘ膜５０６上に配置されている。

基板（底部電極）がｎ型にドープされていた場合、基板はグラウンドに、透明上端電極１０８はプラス電源に各々接続され、ｐ型ドープされていた場合、透明上端電極１０８はグラウンドに、基板はプラス電源に各々接続され得る。

図６は、方程式３に基づき、界面の電荷蓄積を想定しない場合における、直接的なトンネル現象および２段階でのトンネル現象に関する算出されたトンネル現象が生じる確率を示す図である。単純化するために、より低い方の障壁は、ＳｉＯ_Ｘの障壁高さの正確に半分と想定することができる。

発明者らは、ＨＤＰＣＶＤ法を用いて試験ウェハを製造した。上記試験ウェハのリストを表１にまとめた。ウェハ０７４１−６上には、９ｎｍの厚さであるＳｉＮ_Ｘ層がＳｉウェハおよびＳｉＯ_Ｘ層の間に堆積されている。また、ウェハ０７４１−７上に、２ｎｍの２種類の厚さであるＳｉＮ_Ｘ層が、ＳｉウェハおよびＳｉＯ_Ｘ層の間に堆積されている。他のウェハは、比較例としての従来の発光素子に関するものである。

放射電力および発光素子の性能を正確に測定する目的で、放射像を形成するためＣＣＤ（charge-coupled device）カメラが用いられる。ＣＣＤカメラの較正は、同じ寸法の既知のサンプルを用いた標準較正された光検知器によってなされる。２００の振幅における柱状グラフのピークは、図３の試験システムにおける０．１ｎＷ（ターン‐オン閾値の定義）に相当する。

図７は、従来のＳｉＯ_Ｘ電界発光素子に係る種々のターン‐オン電圧におけるピークを示す柱状グラフである。同図に示されるように、ターン‐オン電圧が４８Ｖである際、発光デバイスは、振幅が２００に近付くピークを示す。

図８は、ターン‐オン電圧に対する光出力を相互参照する、図７の電界発光素子に関するグラフである。図８では、４８Ｖにおいて生じる、０．１ｎＷのターン‐オン電圧の障壁が明確に観測されている。

図９Ａ〜図９Ｃは、表１のウェハに関するカウントおよびターン‐オン電圧を示す柱状グラフである。図９Ａでは、従来のＳｉＯ_Ｘ基準ウェハ０７４１−２は、２４Ｖおよび２８Ｖにバイアスされている。このウェハに関するターン‐オン電圧は約２４Ｖである。

図９Ｂでは、ウェハ０７４１‐６は、１０Ｖおよび１２Ｖにバイアスされている。９ｎｍのＳｉＮ_Ｘ中間バンドギャップ層の存在によって、柱状グラフのピークは約２００となるため、ターン‐オン電圧は１０Ｖ未満となる。図９Ｃにおいて、２ｎｍのＳｉＮ_Ｘ中間バンドギャップ層を有するウェハ０７４１‐７は、１２Ｖにバイアスされている。柱状グラフにおいて、放射ピークが観測されない部分があり、この部分は、光学的ターン‐オン電圧がＳｉＮ_Ｘの厚さに関連する可能性が示されている。

図１０は、中間バンドギャップ遷移層および０．１ｎＷ以上の光出力を有する、Ｓｉナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。明確にするため、連続して番号工程が番号付けされているが、当該製造方法において、番号は工程の順番を必ずしも決定付けるものではない。並行して、または、順番を厳格に守る必要が無くなされる処理の中には省略され得るものもある。上記製造方法は、工程１０００から開始する。

工程１００２では、高密度ドープされたＳｉ底部電極と、上記Ｓｉ底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、Ｓｉナノ結晶を含有するＳｉＯ_Ｘ膜と、上記Ｓｉナノ結晶を含有するＳｉＯ_Ｘ膜上に配置された、透明上端電極とを有し、上記Ｘは０を超えて２未満である図５Ｂに示された電界発光素子が供給される。高密度ドープされたＳｉ基板は、０．００５Ω・ｃｍ以上、０．０５Ω・ｃｍ以下の比抵抗を有している。すなわち、上記高密度ドープされたＳｉ基板とは、０．００５Ω・ｃｍ以上、０．０５Ω・ｃｍ以下の比抵抗を有するＳｉ基板であると換言できる。

また、上記中間バンドギャップ絶縁性誘電体膜は、Ｓｉナノ結晶を有するＳｉＯ_Ｘ膜の約半分のバンドギャップを有している。工程１００４では、電界発光素子を１０Ｖ未満の電圧にバイアスする。その後、工程１００６では、０．０３ワット毎単位平方メートルの表面放射電力が発生される。一形態において、放射波長は、スペクトル幅が約１５０ｎｍ（半値全幅）である６００ｎｍ以上、１１００ｎｍ以下の範囲にある。

他の形態において、工程１００２において供給される発光素子には、中間バンドギャップ絶縁性誘電体膜が約５エレクトロンボルト（ｅＶ）のバンドギャップ（Ｅｇ）を有し、Ｓｉナノ結晶を含有するＳｉＯ_Ｘ膜は、約１０ｅＶのバンドギャップを有する発光素子が含まれている。例えば、絶縁性窒化シリコン（ＳｉＮｙ）中間バンドギャップ誘電体膜は、約５ｅＶのバンドギャップを有するものが用いられてもよい。なお、上記ｙは約４／３である。さらに、一形態において、ＳｉＮｙ膜の厚さは、１ｎｍ以上、３０ｎｍ以下の範囲内である。

他の一形態において、工程１００２は、直径が約２ｎｍ以上、１０ｎｍ以下の範囲内のＳｉを含有するＳｉナノ結晶含有ＳｉＯ_Ｘ膜を有する発光素子を供給する工程であってもよい。概して、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜の層は、２０ｎｍ以上、３００ｎｍ以下の範囲内の厚さを有している。

図１１は、中間バンドギャップ遷移領域を有する、Ｓｉナノ結晶含有酸化シリコン電界装置の操作方法を示すフローチャートである。当該方法は、工程１１００から開始される。工程１１０２では、高密度ドープされたＳｉ底部電極が形成される。次に、工程１１０４では、上記Ｓｉ底部電極上に中間バンドギャップ絶縁性誘電体膜が形成される。工程１１０６では、中間バンドギャップ絶縁性誘電体膜上にＳｉナノ結晶含有ＳｉＯ_Ｘ膜が形成される。上記Ｘは０を超えて２未満である。さらに、工程１１０８では、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜上に透明上端電極が形成される。

工程１１０４にて形成された中間バンドギャップ絶縁性誘電体膜のバンドギャップは、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの約半分である。例えば、工程１１０６にて形成されたＳｉナノ結晶含有ＳｉＯ_Ｘ膜は、約１０ｅＶのバンドギャップ（Ｅｇ）であり、工程１１０４にて形成された中間バンドギャップ絶縁性誘電体膜は、約５ｅＶのバンドギャップを有していてもよい。中間バンドギャップ絶縁性誘電体膜は、より特に、ＳｉＮｙ膜であり、約５ｅＶのバンドギャップを有していてもよい。上記ＳｉＮｙのｙは約４／３である。概して、上記ＳｉＮｙ膜の厚さは、約１ナノメートル（ｎｍ）以上、３０ナノメートル以下の範囲内である。

一実施形態において、工程１１０６におけるＳｉナノ結晶含有ＳｉＯ_Ｘ膜の形成工程には、ＨＤＰＥＣＶＤ処理を用いて上記膜を堆積する工程が含まれる。上記ＨＤＰＥＣＶＤ処理では電子温度が１０ｅＶ以下であり、濃度が１×１０^１１ｃｍ^−３以上であるプラズマを用いることができる。上記ＨＤＰＥＣＶＤ処理を用いる場合、工程１１０６は、サブ工程を含んでもよい。すなわち、上記ＳｉＯ_Ｘ膜は、工程１１０６ａにおいてＨＤＰＥＣＶＤ処理を用いて堆積される。その後、工程１１０６ｂにおいて、ＳｉＯ_Ｘ膜の層をアニール処理し、それに応じて、工程１１０６ｃでは、ＳｉＯ_Ｘ膜の層にＳｉナノ結晶を含有させる。

工程１１０６ａにおけるＳｉナノ結晶含有ＳｉＯ_Ｘ膜の堆積処理は、以下の特徴点を含んでいる。すなわち、約２０立方センチメートル毎分（以下、適宜「ＳＣＣＭ」と略す）以上、４０ＳＣＣＭの範囲内にてシラン（ＳｉＨ_４）を導入する工程と、約１５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にてＮ_２Ｏを導入する工程と、１３．５６メガヘルツ（ＭＨｚ）以上、３００ＭＨｚ以下の範囲内の振動数、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、２０Ｗ／ｃｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の振動数、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含んでいる。一形態において、工程１１０６ｂのアニール処理は、約１０分以上、１２０分以下の時間、および、約５００℃以上、１１００℃以下の範囲の温度にてなされる。

工程１１０６では、ＨＤＰＥＣＶＤ堆積処理におけるＳｉＨ_４およびＮ_２Ｏの比率に対応して、約１５０ｎｍのスペクトル幅（ＦＷＨＭ）を有し、６００ｎｍ以上、１１００ｎｍ以下の範囲内の放射波長を有するＳｉナノ結晶含有ＳｉＯ_Ｘ膜を形成する。工程１１０６では、ナノ結晶が約２ｎｍ以上、１０ｎｍ以下の範囲内の直径であり、厚さが２０ｎｍ以上、３００ｎｍ以下の範囲内のＳｉＯ_Ｘ膜を形成する。工程１１０４において形成された上記ＳｉＮｙ層は、従来のＰＥＣＶＤ処理またはＨＤＰＥＣＶＤ処理を介して形成されたものであってもよい。

図１２は、誘導結合プラズマ源を有する高密度プラズマ（ＨＤＰ）システムを概略的に示す図である。図１２に示すシステムは、上記Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜に関する上述したＨＤＰＥＣＶＤ処理を用いて構成可能である。上部電極１は、高周波出力（ＲＦ）源２によって駆動される。一方、下部電極３は低周波出力源４によって駆動される。高密度の誘導結合プラズマ（ＩＣＰ）源である高周波出力源２からのＲＦ電力は、マッチング回路５およびハイパスフィルター７を通じて上部電極１に伝えられる。さらに、ローパスフィルター９および整合変成器１１を通じて、下部電極３への電力は上部電極１の電力とは独立して変更することができる。

上部電極の電力周波数は、ＩＤＰ（集中データ処理）の設定に応じて、約１３．５６以上、約３００メガヘルツ（ＭＨｚ）以下の範囲内とすることができる。下部電極の電力周波数は、イオンエネルギーを制御するため、約５０キロヘルツ（ＫＨｚ）から約１３．５６ＭＨｚまでの範囲内にて変更することができる。また、圧力の上限は、５００ｍＴｏｒｒ（６６．６５Ｐａ）である。上部電極の電力は、約１０ワット毎平方センチメートル（Ｗ／ｃｍ^２）の大きさにすることができる。一方、下部電極の電力は、約３ワット毎平方センチメートル（Ｗ／ｃｍ^２）の大きさとすることができる。

高密度プラズマ（ＨＤＰ）システムの重要な特徴は、プラズマに晒される誘導コイルが用いられないという点である。上記誘導コイルは、不純物の発生源を排除するものである。上記上部電極および下部電極の電力は、独立して制御することができる。また、上記電極がプラズマに晒されないように、種々のコンデンサを用いたシステム筐体を適用させる必要はない。すなわち、上部電極および下部電極の間でクロストークは生じず、上記プラズマ電位は低く、通常２０Ｖ以下である。システム筐体の電位は、フローティングタイプの電位であり、上記システム設計および電力結合の性質に依存する。

ＨＤＰツールは、実際には、１×１０^１１ｃｍ^−３以上の電子濃度および１０ｅＶ以下の電子温度での高密度プラズマ処理である。容量結合プラズマツールなどの多くの高密度プラズマシステムおよび従来の設計におけるように、上部電極およびシステム筐体に連結されたコンデンサ間において、異なるバイアスを維持する必要はない。他の形態では、上部電極および下部電極は、ＲＦおよび低周波数（ＬＦ）の電力を受けてもよい。

上述したように、発光素子を製造および操作する方法において、発光素子には、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜および中間バンドギャップ絶縁性誘電体膜が含まれている。本発明に係る具体的な構成および処理は図面に示されているが、本発明は図示された具体例に限定されるものではない。本発明に係る他の変形例および具体例については、当業者によって適宜変更することができる。

すなわち、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。なお、本明細書において、所定の数値に「約」が付されている表記は、上記所定の数値自体の値をも含んでいるものとする。

また、本発明には、以下の各電界発光素子の製造方法および電界発光素子の操作方法が含まれる。

（１)中間バンドギャップ遷移層を有するシリコン（Ｓｉ）ナノ結晶含有酸化シリコン膜を有する電界発光（ＥＬ）装置の製造方法において、高密度にドープされたシリコン底部電極を供給する工程と、上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程と、上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜上に、透明上端電極を形成する工程を含み、上記Ｘは２未満であり、中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの約半分であることを特徴とする電界発光素子の製造方法。

（２）上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、約１０エレクトロンボルト（ｅＶ）のバンドギャップを有するシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含み、上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、約５エレクトロンボルト（ｅＶ）のバンドギャップ（Ｅｇ）を有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことを特徴とする（１）に記載の電界発光素子の製造方法。

（３）上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、窒化シリコン（ＳｉＮｙ）膜を形成する工程を含み、上記窒化シリコン膜は約５ｅＶのバンドギャップを有し、ｙは約４／３であることを特徴とする（２）に記載の電界発光素子の製造方法。

（４）上記ＳｉＮｙ膜を形成する工程は、厚さが１ナノメートル（ｎｍ）以上、３０ナノメートル（ｎｍ）以下のＳｉＮｙ膜を形成する工程を含むことを特徴とする（３）記載の電界発光素子の製造方法。

（５）上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、高密度プラズマ化学気相成長法（ＨＤＰＥＣＶＤ）を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程を含むことを特徴とする（１）に記載の電界発光素子の製造方法。

（６）高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、ＳｉＯ_Ｘ膜の層を堆積する工程と、上記堆積する工程の後、ＳｉＯ_Ｘ膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、ＳｉＯ_Ｘ膜の層にＳｉナノ結晶を含有させることを特徴とする（５）に記載の電界発光素子の製造方法。

（７）上記ＳｉＯ_Ｘ膜の層を堆積する工程は、シラン（ＳｉＨ_４）を約２０立方センチメートル毎分以上、４０立方センチメートル毎分以下の範囲内にて導入する工程と、Ｎ_２Ｏを約１５立方センチメートル毎分以上、３５立方センチメートル毎分以下の範囲内にて導入する工程と、１３．５６メガヘルツ以上、３００メガヘルツ（ＭＨｚ）以下の範囲内の振動数、および、約１ワット毎平方センチメートル（Ｗ／ｃｍ^２）以上、（Ｗ／ｃｍ^２）以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、５０キロヘルツ以上、１３．５６ＭＨｚ以下の範囲内の振動数、および、約１Ｗ／ｃｍ^２以上、５Ｗ／ｃｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする（６）に記載の電界発光素子の製造方法。

（８）上記ＳｉＯ_Ｘ膜をアニール処理する工程を、約１０分以上、１２０分以下の時間、および、約５００℃以上、１１００℃以下の範囲の温度にて行うことを特徴とする（７）に記載の電界発光素子の製造方法。

（９）上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、
ＨＤＰＥＣＶＤ堆積処理におけるＳｉＨ_４およびＮ_２Ｏの比率に対応して、半値全幅（Full Width at Half Magnitude）が約１５０ｎｍのスペクトル幅であり、放射波長が６００ｎｍ以上、１１００ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする（７）に記載の電界発光素子の製造方法。

（１０）上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程では、電子温度が１０ｅＶ以下であり、濃度が１×１０^１１ｃｍ^−３以上であるプラズマを用いることを特徴とする（５）に記載の電界発光素子の製造方法。

（１１）上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、シリコンナノ結晶の直径が約２ｎｍ以上、１０ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする（１）に記載の電界発光素子の製造方法。

（１２）上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、厚さが２０ｎｍ以上、３００ｎｍ以下のシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする（１）に記載の電界発光素子の製造方法。

（１３）上記ＳｉＮｙ膜を形成する工程は、プラズマ化学気相成長法を用いてＳｉＮｙ膜を形成する工程を含むことを特徴とする（３）に記載の電界発光素子の製造方法。

（１４）中間バンドギャップ遷移層を有する、シリコンナノ結晶含有酸化シリコン電界装置の操作方法において、高密度ドープされたＳｉ底部電極と、上記Ｓｉ底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、Ｓｉナノ結晶を含有するＳｉＯ_Ｘ膜と、上記Ｓｉナノ結晶を含有するＳｉＯ_Ｘ膜上に配置された、透明上端電極とを有し、上記Ｘは２未満であり、上記中間バンドギャップ絶縁性誘電体膜は、Ｓｉナノ結晶を有するＳｉＯ_Ｘ膜の約半分のバンドギャップを有している電界発光素子を供給する工程と、上記電界発光素子を、１０Ｖ未満の電圧にバイアスする工程と、０．０３ワット毎単位平方メートルの表面放射電力を発生させる工程とを有することを特徴とする電界発光素子の操作方法。

（１５）上記電界発光素子は、半値全幅が約１５０ｎｍのスペクトル幅であり、６００ｎｍ以上、１１００ｎｍ以下の範囲にある放射波長を有することを特徴とする（１４）に記載の電界発光素子の操作方法。

（１６）上記電界発光素子を供給する工程は、中間バンドギャップ絶縁性誘電体膜は約５エレクトロンボルトのバンドギャップを有しており、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜は、約１０エレクトロンボルトのバンドギャプを有している電界発光素子を供給する工程を含むことを特徴とする（１４）に記載の電界発光素子の操作方法。

（１７）上記電界発光素子を供給する工程は、約５ｅＶのバンドギャップを有する、中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記ｙは約４／３であることを特徴とする（１６）に記載の電界発光素子の操作方法。

（１８）上記中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程は、ＳｉＮｙ誘導体膜の厚さが、１ナノメートル以上、３０ナノメートル以下である電界発光素子を供給する工程を含むことを特徴とする（１７）記載の電界発光素子の操作方法。

（１９）上記電界発光素子を供給する工程は、直径が約２ｎｍ以上、１０ｎｍ以下の範囲内のＳｉを含有するＳｉナノ結晶含有ＳｉＯ_Ｘ膜を有する発光素子を供給する工程を含むことを特徴とする（１４）に記載の電界発光素子の操作方法。

（２０）上記電界発光素子を供給する工程は、Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜の層が、約２０ｎｍ以上、３００ｎｍ以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことを特徴とする（１４）に記載の電界発光素子の操作方法。

〔関連出願〕
本願は、Huang等により発明された、ナノ結晶性シリコン含有絶縁膜を有する発光素子に係る米国特許出願第12/126,430（代理人 Docket,No.SLA2270, ２００８年５月２３日出願）の一部継続出願である。米国特許出願第12/126,430は以下の出願の一部継続出願である。
・Pooran Joshi等により発明された、ナノ結晶性シリコン含有酸化シリコン薄膜に係る米国特許出願第11/418,273（代理人 Docket,No.SLA0963, ２００６年５月４日出願）の一部継続出願である。米国特許出願第11/418,273は以下の出願の一部継続出願である。
・Pooran Joshi等により発明された薄膜酸化プロセスの促進に係る米国特許出願第11/327,612（代理人 Docket,シリアルNo.SLA8012,２００６年１月６日出願）。
・Pooran Joshi等により発明された高密度プラズマ水素化に係る米国特許出願第11/013,605（２００４年１２月１５日出願，）。
・Pooran Joshi等により発明された酸素結合を改善した酸化物の堆積に係る米国特許出願第10/801,377（２００４年３月１５日出願）。
・Pooran Joshi等により発明されたゲート酸化物の高濃度プラズマ酸化の促進に係る米国特許出願第11/139,726（２００５年５月２６日出願）。
・Pooran Joshi等により発明されたシリコン薄膜のための高濃度プラズマプロセスに係る米国特許出願第10/871,939（２００４年６月１７日出願）。
・Pooran Joshi等により発明された酸化物薄膜の製造方法に係る米国特許出願第10/801,374（２００４年３月１５日出願）。
上述の全ての出願が、本願の参考文献として援用される。

本発明は、発光素子およびこれを用いる光電子工学分野および集積メモリ装置の分野にて利用することが可能である。

１ 上部電極
２ 高周波出力源
３ 下部電極
４ 低周波出力源
５ マッチング回路
７ ハイパスフィルター
９ ローパスフィルター
１１ 整合変成器
１００ 発光素子（電界発光素子）
１０６ 透明基板
１０８ 上端電極
５０２ 底部電極
５０４ 中間バンドギャップ膜
５０６ Ｓｉナノ結晶含有ＳｉＯ_Ｘ膜
５０８ 上端電極
６００ 中間バンドギャップ薄層

Claims (20)

1. 中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の製造方法において、
   高密度にドープされたシリコン底部電極を供給する工程と、
   上記シリコン底部電極上に、中間バンドギャップ絶縁性誘電体膜を形成する工程と、
   上記中間バンドギャップ絶縁性誘電体膜上に、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程と、
   上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜上に、透明上端電極を形成する工程とを含み、
   上記Ｘは０を超えて２未満であり、
   中間バンドギャップ絶縁性誘電体膜のバンドギャップは、シリコンナノ結晶含有ＳｉＯ_Ｘ膜のバンドギャップの半分であることを特徴とする電界発光素子の製造方法。
2. 上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、１０ｅＶのバンドギャップを有するシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含み、
   上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、５ｅＶのバンドギャップを有する中間バンドギャップ絶縁性誘電体膜を形成する工程を含むことを特徴とする請求項１に記載の電界発光素子の製造方法。
3. 上記中間バンドギャップ絶縁性誘電体膜を形成する工程は、ＳｉＮｙ膜を形成する工程を含み、
   上記ＳｉＮｙ膜は５ｅＶのバンドギャップを有し、ｙは４／３であることを特徴とする請求項２に記載の電界発光素子の製造方法。
4. 上記ＳｉＮｙ膜を形成する工程は、厚さが１ｎｍ以上、３０ｎｍ以下のＳｉＮｙ膜を形成する工程を含むことを特徴とする請求項３に記載の電界発光素子の製造方法。
5. 上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程を含むことを特徴とする請求項１に記載の電界発光素子の製造方法。
6. 高密度プラズマ化学気相成長法を用いて、シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、
   ＳｉＯ_Ｘ膜の層を堆積する工程と、
   上記堆積する工程の後、ＳｉＯ_Ｘ膜をアニール処理する工程とを含み、上記アニール処理する工程に応じて、ＳｉＯ_Ｘ膜の層にシリコンナノ結晶を含有させることを特徴とする請求項５に記載の電界発光素子の製造方法。
7. 上記ＳｉＯ_Ｘ膜の層を堆積する工程は、
   シランを２０ＳＣＣＭ以上、４０ＳＣＣＭ以下の範囲内にて導入する工程と、
   Ｎ_２Ｏを１５ＳＣＣＭ以上、３５ＳＣＣＭ以下の範囲内にて導入する工程と、
   １３．５６ＭＨｚ以上、３００ＭＨｚ以下の範囲内の振動数、および、１Ｗ／ｍ^２以上、２０Ｗ／ｍ^２以下の電力密度の範囲内にて、上部電極に電力を供給する工程と、
   ５０ｋＨｚ以上、１３．５６ＭＨｚ以下の範囲内の振動数、および、１Ｗ／ｍ^２以上、５Ｗ／ｍ^２以下の電力密度の範囲内にて、下部電極に電力を供給する工程とを含むことを特徴とする請求項６に記載の電界発光素子の製造方法。
8. 上記ＳｉＯ_Ｘ膜をアニール処理する工程は、１０分以上、１２０分以下の時間、および、５００℃以上、１１００℃以下の範囲の温度にてなされることを特徴とする請求項７に記載の電界発光素子の製造方法。
9. 上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、
   ＨＤＰＥＣＶＤ堆積処理におけるＳｉＨ_４およびＮ_２Ｏの比率に対応して、半値全幅が１５０ｎｍのスペクトル幅であり、放射波長が６００ｎｍ以上、１１００ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする請求項７に記載の電界発光素子の製造方法。
10. 上記高密度プラズマ化学気相成長法を用いてシリコンナノ結晶含有ＳｉＯ_Ｘ膜を堆積する工程では、電子温度が１０ｅＶ以下であり、濃度が１×１０^１１ｃｍ^−３以上であるプラズマを用いることを特徴とする請求項５に記載の電界発光素子の製造方法。
11. 上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、シリコンナノ結晶の直径が２ｎｍ以上、１０ｎｍ以下の範囲内であるシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする請求項１に記載の電界発光素子の製造方法。
12. 上記シリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程は、厚さが２０ｎｍ以上、３００ｎｍ以下のシリコンナノ結晶含有ＳｉＯ_Ｘ膜を形成する工程を含むことを特徴とする請求項１に記載の電界発光素子の製造方法。
13. 上記ＳｉＮｙ膜を形成する工程は、プラズマ化学気相成長法を用いてＳｉＮｙ膜を形成する工程を含むことを特徴とする請求項３に記載の電界発光素子の製造方法。
14. 中間バンドギャップ遷移層を有するシリコンナノ結晶含有酸化シリコン膜を備えた電界発光素子の操作方法において、
    高密度ドープされたシリコン底部電極と、上記シリコン底部電極上に配置された、中間バンドギャップ絶縁性誘電体膜と、上記中間バンドギャップ絶縁性誘電体膜上に配置された、シリコンナノ結晶を含有するＳｉＯ_Ｘ膜と、上記シリコンナノ結晶を含有するＳｉＯ_Ｘ膜上に配置された、透明上端電極とを有し、
    上記Ｘは０を超えて２未満であり、上記中間バンドギャップ絶縁性誘電体膜は、シリコンナノ結晶を有するＳｉＯ_Ｘ膜の半分のバンドギャップを有している電界発光素子を供給する工程と、
    上記電界発光素子を１０Ｖ未満の電圧にバイアスする工程と、
    ０．０３Ｗ／ｍ^２の表面放射電力を発生させる工程とを有することを特徴とする電界発光素子の操作方法。
15. 上記電界発光素子は、半値全幅が１５０ｎｍのスペクトル幅であり、６００ｎｍ以上、１１００ｎｍ以下の範囲にある放射波長を有することを特徴とする請求項１４に記載の電界発光素子の操作方法。
16. 上記電界発光素子を供給する工程は、
    中間バンドギャップ絶縁性誘電体膜は５ｅＶのバンドギャップを有しており、シリコンナノ結晶含有ＳｉＯ_Ｘ膜は、１０ｅＶのバンドギャプを有している電界発光素子を供給する工程を含むことを特徴とする請求項１４に記載の電界発光素子の操作方法。
17. 上記電界発光素子を供給する工程は、
    ５ｅＶのバンドギャップを有する、中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程を含んでおり、上記ｙは４／３であることを特徴とする請求項１６に記載の電界発光素子の操作方法。
18. 上記中間バンドギャップ絶縁性ＳｉＮｙ誘電体膜を備える電界発光素子を供給する工程は、
    ＳｉＮｙ誘導体膜の厚さが、１ｎｍ以上、３０ｎｍ以下である電界発光素子を供給する工程を含むことを特徴とする請求項１７に記載の電界発光素子の操作方法。
19. 上記電界発光素子を供給する工程は、
    直径が２ｎｍ以上、１０ｎｍ以下の範囲内のＳｉを含有するシリコンナノ結晶含有ＳｉＯ_Ｘ膜を有する発光素子を供給する工程を含むことを特徴とする請求項１４に記載の電界発光素子の操作方法。
20. 上記電界発光素子を供給する工程は、
    シリコンナノ結晶含有ＳｉＯ_Ｘ膜の層が、２０ｎｍ以上、３００ｎｍ以下の範囲内の厚さを有する電界発光素子を供給する工程を含むことを特徴とする請求項１４に記載の電界発光素子の操作方法。

Images