JP2009282916A - クロックジッタ見積もり方法及び半導体装置の設計方法 - Google Patents
クロックジッタ見積もり方法及び半導体装置の設計方法 Download PDFInfo
- Publication number
- JP2009282916A JP2009282916A JP2008136925A JP2008136925A JP2009282916A JP 2009282916 A JP2009282916 A JP 2009282916A JP 2008136925 A JP2008136925 A JP 2008136925A JP 2008136925 A JP2008136925 A JP 2008136925A JP 2009282916 A JP2009282916 A JP 2009282916A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- time
- period
- power supply
- drop amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】クロックジッタの見積もり精度を向上させ、かつ見積もり処理に要する時間を短縮可能とした見積もり方法を提供する。
【解決手段】電源電圧を供給した場合のクロックパスの遅延を算出する第一の工程と、遅延に基づいて、電源ノイズのIR-drop量を算出する第二の工程と、IR-drop量とクロックパスに入力されるクロックパルスのクロック周期とに基づいて、当該クロックパルスのクロック周期の開始時と終了時の前記IR-drop量の差が最大となる第一の時刻と最小となる第二の時刻とを算出する第三の工程と、第一の時刻でクロックパスから出力されるクロックパルスの周期を最大周期として算出し、第二の時刻でクロックパスから出力されるクロックパルスの周期を最小周期として算出する第四の工程と、最大周期と前記最小周期の差をクロックジッタとして算出する第五の工程とを備えた。
【選択図】図1
【解決手段】電源電圧を供給した場合のクロックパスの遅延を算出する第一の工程と、遅延に基づいて、電源ノイズのIR-drop量を算出する第二の工程と、IR-drop量とクロックパスに入力されるクロックパルスのクロック周期とに基づいて、当該クロックパルスのクロック周期の開始時と終了時の前記IR-drop量の差が最大となる第一の時刻と最小となる第二の時刻とを算出する第三の工程と、第一の時刻でクロックパスから出力されるクロックパルスの周期を最大周期として算出し、第二の時刻でクロックパスから出力されるクロックパルスの周期を最小周期として算出する第四の工程と、最大周期と前記最小周期の差をクロックジッタとして算出する第五の工程とを備えた。
【選択図】図1
Description
この発明は、クロック信号に発生するジッタの見積もり方法に関するものである。
クロックジッタは、クロック信号に発生する周期ズレであり、図8に示すように、クロック信号CLKの周期Tにズレが発生するものである。図9は、クロックジッタの発生が問題となるシステムの一例を示す。
チップ1が収容されたパッケージ2と、DRAMが収容されたパッケージ3がプリント基板上に搭載され、チップ1にはパッケージ2外の電源供給モジュールVRMから高電位側電源VDD及び低電位側電源Vssが供給される。
チップ1内には、外部から供給される基準クロック信号に基づいて、所要の内部クロック信号CLKを生成するPLL回路4を備えたクロック信号発生部が設けられ、そのクロック信号CLKはバッファ回路5を直列に接続したクロックパス6を介してパッケージ2外に出力される。そして、チップ1から出力されたクロック信号CLKは、パッケージ3内のDRAMに供給される。
また、チップ1には種々の論理処理部7が搭載され、前記DRAMもその論理処理部7との間でデータの入出力が行なわれる。
上記のように構成されたチップ1では、前記論理処理部7等の動作周波数が異なる多種類の回路が搭載され、各回路には共通の電源配線8a,8bから電源VDD及び電源Vssが供給される。従って、論理処理部7のスイッチング動作により発生する電源ノイズがクロックパス6に影響し、クロックパス6から出力されるクロック信号CLKにクロックジッタが発生することがある。
上記のように構成されたチップ1では、前記論理処理部7等の動作周波数が異なる多種類の回路が搭載され、各回路には共通の電源配線8a,8bから電源VDD及び電源Vssが供給される。従って、論理処理部7のスイッチング動作により発生する電源ノイズがクロックパス6に影響し、クロックパス6から出力されるクロック信号CLKにクロックジッタが発生することがある。
例えば、DDR2−SDRAMを400Mbpsで動作させる際、DDR2−SDRAMに供給するクロック信号CLKの周波数は200MHzとなり、この周波数のクロック信号CLKで許容されるクロックジッタはクロック信号CLKの周期の1/2周期に対し±5%、すなわち±250psである。
図10は、クロックジッタの発生メカニズムを示す。この例は、例えば66MHzのクロック信号CLK1で動作する信号処理部と、100MHzのクロック信号CLK2を転送するクロックパスが混在するチップで、クロック信号CLK1に同期して電源ノイズNが発生する場合を示す。
電源ノイズNの発生タイミングがクロック信号発生部から出力されるクロック信号CLK2の立ち上がりあるいは立ち下がりに同期すると、クロックパスから出力されるクロック信号CLK2xの立ち上がりあるいは立ち下がりのタイミングが遅延して、周期t1が変動する。
特に、電源ノイズNにより電源電圧が低下するタイミングに同期すると、クロック信号CLK2の立ち上がりあるいは立ち下がりの遅延が大きくなり、電源ノイズNにより電源電圧が上昇するタイミングに同期すると、クロック信号CLK2の立ち上がりあるいは立ち下がりの遅延が小さくなる。
従って、クロックパスから例えばDRAMに供給されるクロック信号CLKxの周期t1,t2が一定とならず、例えばクロック信号CLKxが供給されるDRAMでは、セットアップエラーあるいはホールドエラーが発生する。
電源ノイズに起因して発生するクロックジッタを低減するためには、次に示すA〜Cの3種類の対策が実施されている。
A電源ノイズを減らす。
A電源ノイズを減らす。
電源ノイズを減らせば、クロックパスの遅延変動量が低減されるため、クロックジッタの発生が低減される。電源ノイズを低減するためには、次に示すような対策がある。
A−a
電源VDDの配線と、電源Vssの配線との間に図9に示す配線間容量Cdeを挿入する。配線間容量Cdecapの挿入により、電源供給モジュールVRMとチップ1との間の配線の寄生インダクタンスL及び寄生抵抗Rに流れる電流の変動量の傾きが抑制され、この結果チップ1内の電源VDD及び電源Vssの電圧変動が抑制される。
A−a
電源VDDの配線と、電源Vssの配線との間に図9に示す配線間容量Cdeを挿入する。配線間容量Cdecapの挿入により、電源供給モジュールVRMとチップ1との間の配線の寄生インダクタンスL及び寄生抵抗Rに流れる電流の変動量の傾きが抑制され、この結果チップ1内の電源VDD及び電源Vssの電圧変動が抑制される。
A−b
電源パッドを増加させて、パッケージ2の電源配線の寄生インダクタンスL及び寄生抵抗Rを低減することにより、電源VDD及び電源Vssの電圧変動を抑制する。
電源パッドを増加させて、パッケージ2の電源配線の寄生インダクタンスL及び寄生抵抗Rを低減することにより、電源VDD及び電源Vssの電圧変動を抑制する。
A−c
論理処理部7の時間当たりの電流消費量の集中を抑制する。例えば論理処理部7で動作するフリップフロップ回路の動作タイミングにスキューを持たせて、動作電流の集中を緩和する。
論理処理部7の時間当たりの電流消費量の集中を抑制する。例えば論理処理部7で動作するフリップフロップ回路の動作タイミングにスキューを持たせて、動作電流の集中を緩和する。
Bクロックパスの電源ノイズに対する遅延変動量を低減する。
B−a
例えば、図9に示すクロックパス6を構成するバッファ回路5のしきい値を低下させる。すると、電源電圧の変動に対しバッファ回路5の遅延が少なくなり、クロックジッタの発生が低減される。
B−a
例えば、図9に示すクロックパス6を構成するバッファ回路5のしきい値を低下させる。すると、電源電圧の変動に対しバッファ回路5の遅延が少なくなり、クロックジッタの発生が低減される。
B−b
電源電圧の変動量が少ないところにクロックパス6を通す。チップ1内において、電源電圧の変動は、電流消費の密度が高い部分で大きくなる。従って、電源電圧の変動量が少ないところにクロックパス6を通す。
電源電圧の変動量が少ないところにクロックパス6を通す。チップ1内において、電源電圧の変動は、電流消費の密度が高い部分で大きくなる。従って、電源電圧の変動量が少ないところにクロックパス6を通す。
C電源を分離する。
論理処理部とクロックパスに、異なる電源配線で電源を供給すると、論理処理部の動作によるクロックパスの電源電圧の変動が抑制されて、クロックジッタが低減される。
論理処理部とクロックパスに、異なる電源配線で電源を供給すると、論理処理部の動作によるクロックパスの電源電圧の変動が抑制されて、クロックジッタが低減される。
図11は、クロックジッタを考慮してチップを設計する工程を示す。まず、論理設計を行い(ステップ1)、レイアウト設計を行う(ステップ2)。そして、タイミング検証を行い(ステップ3)、そのレイアウトを出力する。
ステップ2のレイアウト設計では、電源ノイズの見積もりを所定の解析ツールを使用して行い(ステップ2−a)、電源ノイズの波形を解析する。電源ノイズの見積もりに関する解析手法(Spice)は、非特許文献1に開示されている。
次いで、クロックジッタの見積もりを行い(ステップ2−b)、クロックジッタ量を確認しながらチップの設計戦略を決定する。
次いで、レイアウトのためのフロアプランを行い(ステップ2−c)、セル及び配線をレイアウトし(ステップ2−d)、配線間容量を挿入する(ステップ2−e)。そして、レイアウト後の電源ノイズの波形の解析を行い(ステップ2−f)、電源ノイズの波形を使ってクロックパスのジッタ量を解析する(ステップ2−g)。
次いで、レイアウトのためのフロアプランを行い(ステップ2−c)、セル及び配線をレイアウトし(ステップ2−d)、配線間容量を挿入する(ステップ2−e)。そして、レイアウト後の電源ノイズの波形の解析を行い(ステップ2−f)、電源ノイズの波形を使ってクロックパスのジッタ量を解析する(ステップ2−g)。
次に、図11のステップ2−bで行われている従来のクロックジッタの見積もり方法について説明する。
図12は、第一の見積もり方法を示すシミュレーション回路を示す。これは、クロックジッタを見積もるためのシミュレーション回路であり、クロックジッタを解析する解析ツール内に仮想的に構成される回路である。
図12は、第一の見積もり方法を示すシミュレーション回路を示す。これは、クロックジッタを見積もるためのシミュレーション回路であり、クロックジッタを解析する解析ツール内に仮想的に構成される回路である。
多数段のバッファ回路9を直列に接続して構成したクロックパス10の初段のバッファ回路9aにクロックパルスCKinを供給し、終段のバッファ回路9bから出力されるクロックパルスCKoutのジッタを観測する。
各バッファ回路9,9a,9bには、電源ノイズ波形を付加した高電位側電源VDDIと、電源ノイズ波形を付加した低電位側電源Vssが供給される。また、各バッファ回路9,9a,9bの出力端子には所要の配線容量CLを付加する。
このようなシミュレーション回路により、クロックパルスCKinと電源ノイズとの位相の変化によるクロックジッタの変動を解析するために、クロックパルスCKinを入力した状態で、高電位側電源VDDIと、電源ノイズ波形を付加した低電位側電源Vssの位相を等しい時間間隔で順次ずらすスィープ動作を行う。
例えば、図10に示すように、66MHzのクロック信号による電源ノイズNが供給されている状態で、100MHzのクロックパルスCKinの位相を100psずつすらし、この状態でバッファ回路9bから出力されるクロックパルスCKoutのジッタを観測する。
しかし、このような見積もり方法では、クロック信号CKinの位相を順次ずらし、各位相でのクロックパルスCKoutの周期変動を測定するスイープ処理を行うため、後記表1に示すように、処理時間が長くなる。
次に、図11のステップ2−bで行われる第二の見積もり方法を図13に示す。
ステップ11では、クロックパスのセルの遅延変動量をキャラクタライズする。すなわち、例えば図12に示すクロックパス10のバッファ回路9,9a,9bにおいて、static IR-drop量に対する遅延変動量の係数αpを算出する。static IR-drop量とは、電源電圧の静的な電圧降下である。
ステップ11では、クロックパスのセルの遅延変動量をキャラクタライズする。すなわち、例えば図12に示すクロックパス10のバッファ回路9,9a,9bにおいて、static IR-drop量に対する遅延変動量の係数αpを算出する。static IR-drop量とは、電源電圧の静的な電圧降下である。
ステップ12では、クロックパスの理想パス遅延を算出する。電源ノイズがない理想電源が供給されている状態でのクロックパスの遅延時間を理想パス遅延Tpd0として算出する。
ステップ13では、実効static IR-drop量を算出する。すなわち、ステップ2−aで見積もった電源ノイズ波形から時間(t)における時間幅Tpd0の実効static IR-drop量をIRD(t)として次式で算出する。
次いで、ステップ14でパス遅延変動量を算出する。すなわち、実効static IR-drop量と、前記係数αpと、理想パス遅延Tpd0からパス遅延変動量jd(t)を算出する。
次いで、ステップ15でクロック周期変動量を算出する。すなわち、パス遅延変動量jd(t)−jd(t−クロック周期)により、クロック周期変動量jp(t)を求める。そして、ステップ16でクロック周期変動量jp(t)の最大値からクロック周期変動量jp(t)の最小値を減算することによりクロックジッタを算出する。
特開2006−277557号公報
特開2007−179126号公報
IEICE TRANS.FUNDAMENTALS,VOL.E90−A,NO.4 APRIL 2007 Fast Methods to Estimate Clock Jitter due to Power Supply Noise
次いで、ステップ15でクロック周期変動量を算出する。すなわち、パス遅延変動量jd(t)−jd(t−クロック周期)により、クロック周期変動量jp(t)を求める。そして、ステップ16でクロック周期変動量jp(t)の最大値からクロック周期変動量jp(t)の最小値を減算することによりクロックジッタを算出する。
上記のようなクロックジッタを見積もるための第一の例では、クロックパルスCKinの位相を順次ずらして、各位相での周期変動を測定するスイープ処理を行うため、処理時間が長くなるという問題点がある。また、クロックパスの遅延時間が長くなるほど、処理時間が増大する。
第二の例では、まずステップ11で係数αpを算出する処理が必要となる。また、実効static IR-drop量IRD(t)からパス遅延変動量jd(t)を直接算出しているため、算出されるクロックジッタの精度が悪くなる。
すなわち、ステップ13では実効static IR-drop量IRD(t)を算出する際、電源ノイズ波形V(t)を理想パス遅延Tpd0の時間幅の範囲で平均化しているが、実際には算出される時間幅が電源ノイズにより変動するため、IRD(t)に誤差が生じるという問題点がある。
特許文献1では、電源電圧の変動による供給電圧の最大値と最小値を求め、基準電圧が供給されたときの遅延値との比から遅延変動率を求めている。
しかし、電源ノイズにより電源電圧が上昇するような場合、クロック信号の入力タイミングの変化による出力クロックパルスの周期の変化を考慮していないため、クロックジッタの算出精度を向上させることはできない。
しかし、電源ノイズにより電源電圧が上昇するような場合、クロック信号の入力タイミングの変化による出力クロックパルスの周期の変化を考慮していないため、クロックジッタの算出精度を向上させることはできない。
特許文献2には、周期ジッタ情報に基づいて集積論理回路のタイミング解析を行う手法が開示されている。
この発明の目的は、クロックジッタの見積もり精度を向上させ、かつ見積もり処理に要する時間を短縮可能とした見積もり方法を提供することにある。
この発明の目的は、クロックジッタの見積もり精度を向上させ、かつ見積もり処理に要する時間を短縮可能とした見積もり方法を提供することにある。
上記目的は、電源電圧を供給した場合のクロックパスの遅延を算出する第一の工程と、前記遅延に基づいて、電源ノイズの実効static IR-drop量を算出する第二の工程と、前記実効static IR-drop量と前記クロックパスに入力されるクロックパルスのクロック周期とに基づいて、当該クロックパルスのクロック周期の開始時と終了時の前記実効static IR-drop量の差が最大となる第一の時刻と最小となる第二の時刻とを算出する第三の工程と、前記第一の時刻で前記クロックパスから出力されるクロックパルスの周期を最大周期として算出し、前記第二の時刻で前記クロックパスから出力されるクロックパルスの周期を最小周期として算出する第四の工程と、前記最大周期と前記最小周期の差をクロックジッタとして算出する第五の工程とを備えたクロックジッタ見積もり方法により達成される。
開示された見積もり方法では、クロックジッタの見積もり精度を向上させ、かつ見積もり処理に要する時間を短縮することができる。
以下、この発明を具体化した一実施の形態を図面に従って説明する。図1は、本発明を具体化したクロックジッタの見積もり方法の処理手順を示す。この見積もり手法は、図11に示すチップ(半導体装置)の設計工程におけるステップ2−bで行う処理を示し、図13に示す従来の見積もり手法を変更したものである。
図1に示すように、まずステップ21(第一の工程)で理想パス遅延の算出を行い、ステップ22(第二の工程)で実効static IR-drop量IRD(t)の算出を行う。このステップ21の処理は、図13に示すステップ12,13と同一である。
次いで、ステップ23(第三の工程)でクロックパルスの入力時刻を決定する。すなわち、実効static IR-drop量IRD(t)とクロック周期T0を用いて、IRD(t)−IRD(t+T0)が最大となる時刻Tmaxと、IRD(t)−IRD(t+T0)が最小となる時刻Tminを算出する。
詳述すると、図2に示すように、クロックパルスの周期T0の時間間隔の実効static IR-drop量IRD(t)の電圧値を順次スィープして読み出す。クロックパルス入力時刻tは、ノイズ解析終了時刻−周期T0までの時間でスイープする。
そして、図3に示すように、時刻taでIRD(ta)−IRD(ta+T0)が最大となるとき、その時刻taをTmaxとする。また、図4に示すように、時刻tbでIRD(tb)−IRD(tb+T0)が最小となるとき、その時刻tbをTminとする。
このステップ23の処理を図5に示す。まず、クロックパルス入力時刻tがノイズ解析終了時刻−周期T0までの時間内であるか否かを判定し(ステップ31)、当該時間内である場合には、IRD(t)−IRD(t+T0)を算出し、その算出結果をファイルFに格納する。
次いで、ステップ33で時刻tに所定の時間を加算し、その新たな時刻tについてステップ32の処理を行い、ノイズ解析終了時刻−周期T0までの時間内の各時刻tでこのような動作を繰り返す。
そして、ステップ33で順次算出されたIRD(t)−IRD(t+T0)の値がそれ以前に算出された値に比して最大値であればその値と当該時刻がファイルFに格納される。また、IRD(t)−IRD(t+T0)の値がそれ以前に算出された値の最小値であればその値と当該時刻がファイルFに格納される。
このような動作により、IRD(t)−IRD(t+T0)が最大となる時刻Tmaxと最小となる時刻Tminが算出される。
次いで、ステップ24(第四の工程)に移動してクロック周期の変動量を算出する。すなわち、ステップ23で決定したクロックパルス入力時刻について、Tmaxをクロック周期が最大となる時刻(第一の時刻)とし、Tminをクロック周期が最小となる時刻(第二の時刻)とみなし、これらの時刻に対してSpiceレベルの解析を実行し、クロック周期の最大値及び最小値を測定する。
次いで、ステップ24(第四の工程)に移動してクロック周期の変動量を算出する。すなわち、ステップ23で決定したクロックパルス入力時刻について、Tmaxをクロック周期が最大となる時刻(第一の時刻)とし、Tminをクロック周期が最小となる時刻(第二の時刻)とみなし、これらの時刻に対してSpiceレベルの解析を実行し、クロック周期の最大値及び最小値を測定する。
図6に示すように、時刻Tmaxでは入力時刻taで遅延時間がd1が小さくなり、入力時刻ta+T0で遅延時間d2が大きくなるため、クロックパルスの周期Tc1は最大周期となる。
また、図7に示すように、時刻Tmaxでは入力時刻tbで遅延時間がd3が大きくなり、入力時刻tb+T0で遅延時間d4が小さくなるため、クロックパルスの周期Tc2は最小周期となる。
次いで、ステップ25(第五の工程)に移行して、クロックジッタの算出を行う。すなわち、ステップ24で算出した最大周期Tc1から最小周期Tc2を減算することにより、クロックジッタが算出される。
上記のようなクロックジッタの見積もり方法では、次に示す作用効果を得ることができる。
(1)クロックパルスの入力タイミングをスイープして各入力タイミングでのクロックパスの周期を算出するのではなく、クロックパルスの入力タイミングをスイープしながら、IRD(t)−IRD(t+T0)が最大となる時刻Tmaxと最小となる時刻Tminとを算出するので、処理時間を短縮することができる。
(1)クロックパルスの入力タイミングをスイープして各入力タイミングでのクロックパスの周期を算出するのではなく、クロックパルスの入力タイミングをスイープしながら、IRD(t)−IRD(t+T0)が最大となる時刻Tmaxと最小となる時刻Tminとを算出するので、処理時間を短縮することができる。
表1に示すように、従来の見積もり方法の第一の例では、処理時間が3772(sec)必要であったが、上記実施例では361(sec)で処理することができる。
(2)static IR-drop量に対する遅延変動量の係数αpを算出する処理は必要ない。従って、クロックジッタの見積もり工程を短縮することができる。
(3)実効static IR-drop量IRD(t)は、クロック周期が最大となる時刻Tmaxと、最小となる時刻Tminの算出にのみ使用し、クロック周期の変動量の算出には使用しないため、クロックジッタの見積もり精度を向上させることができる。
(2)static IR-drop量に対する遅延変動量の係数αpを算出する処理は必要ない。従って、クロックジッタの見積もり工程を短縮することができる。
(3)実効static IR-drop量IRD(t)は、クロック周期が最大となる時刻Tmaxと、最小となる時刻Tminの算出にのみ使用し、クロック周期の変動量の算出には使用しないため、クロックジッタの見積もり精度を向上させることができる。
表1に示すように、従来の見積もり方法の第一の例と同等の精度を得ることができるとともに、第二の例に対して精度を向上させることができる。
1 チップ
6 クロックパス
IRD(t) 実効static IR-drop量
T0 クロック周期
Tpd0 理想パス遅延
Tmax 第一の時刻
Tmin 第二の時刻
CKin クロックパルス
CKout クロックパルス
6 クロックパス
IRD(t) 実効static IR-drop量
T0 クロック周期
Tpd0 理想パス遅延
Tmax 第一の時刻
Tmin 第二の時刻
CKin クロックパルス
CKout クロックパルス
Claims (5)
- 電源電圧を供給した場合のクロックパスの遅延を算出する第一の工程と、
前記遅延に基づいて、電源ノイズのIR-drop量を算出する第二の工程と、
前記IR-drop量と前記クロックパスに入力されるクロックパルスのクロック周期とに基づいて、当該クロックパルスのクロック周期の開始時と終了時の前記IR-drop量の差が最大となる第一の時刻と最小となる第二の時刻とを算出する第三の工程と、
前記第一の時刻で前記クロックパスから出力されるクロックパルスの周期を最大周期として算出し、前記第二の時刻で前記クロックパスから出力されるクロックパルスの周期を最小周期として算出する第四の工程と、
前記最大周期と前記最小周期の差をクロックジッタとして算出する第五の工程と
を備えたことを特徴とするクロックジッタ見積もり方法。 - 前記第三の工程で、
前記クロックパルスの入力時刻をスイープし、前記クロック周期の開始時の前記IR-drop量を第一のIR-drop量として算出し、前記クロック周期の終了時の前記IR-drop量を第二のIR-drop量として算出し、前記第一のIR-drop量と第二のIR-drop量との差が最大となる第一の時刻と、最小となる第二の時刻を算出することを特徴とする請求項1記載のクロックジッタ見積もり方法。 - 前記第四の工程で、
前記第一の時刻及び第二の時刻でのみSpiceレベルの解析を行なって、前記クロック周期の最大周期と最小周期を算出することを特徴とする請求項1記載のクロックジッタ見積もり方法。 - 前記クロック周期の最大周期と最小周期を算出する工程では、前記IR-drop量を使用しないことを特徴とする請求項3記載のクロックジッタ見積もり方法。
- 請求項1乃至4のいずれか1項に記載のクロックジッタ見積もり方法で算出したクロックジッタを考慮したレイアウト設計を行なうことを特徴とする半導体装置の設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136925A JP2009282916A (ja) | 2008-05-26 | 2008-05-26 | クロックジッタ見積もり方法及び半導体装置の設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008136925A JP2009282916A (ja) | 2008-05-26 | 2008-05-26 | クロックジッタ見積もり方法及び半導体装置の設計方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009282916A true JP2009282916A (ja) | 2009-12-03 |
Family
ID=41453275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008136925A Pending JP2009282916A (ja) | 2008-05-26 | 2008-05-26 | クロックジッタ見積もり方法及び半導体装置の設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009282916A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9032351B2 (en) | 2013-01-30 | 2015-05-12 | Fujitsu Semiconductor Limited | Semiconductor device design method and design apparatus |
US9473254B2 (en) | 2014-06-04 | 2016-10-18 | Socionext, Inc. | Apparatus and design method |
-
2008
- 2008-05-26 JP JP2008136925A patent/JP2009282916A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9032351B2 (en) | 2013-01-30 | 2015-05-12 | Fujitsu Semiconductor Limited | Semiconductor device design method and design apparatus |
KR101577876B1 (ko) * | 2013-01-30 | 2015-12-15 | 가부시키가이샤 소시오넥스트 | 반도체 장치의 설계 방법, 기록 매체 및 설계 장치 |
US9473254B2 (en) | 2014-06-04 | 2016-10-18 | Socionext, Inc. | Apparatus and design method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Saleh et al. | Clock skew verification in the presence of IR-drop in the power distribution network | |
JP4528659B2 (ja) | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム | |
CN103378826A (zh) | 高精度单沿捕获以及延迟测量电路 | |
JP2005004268A (ja) | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 | |
US8670970B2 (en) | Characterizing performance of an electronic system | |
JP2008140821A (ja) | 半導体装置および半導体装置の設計方法 | |
JP4973241B2 (ja) | メッシュ回路のタイミングの不確定性を判定するための方法及び装置 | |
Jiao et al. | Circuit design and modeling techniques for enhancing the clock-data compensation effect under resonant supply noise | |
Zhao et al. | Variation-aware clock network design methodology for ultralow voltage (ULV) circuits | |
US20110023004A1 (en) | Establishing benchmarks for analyzing benefits associated with voltage scaling, analyzing the benefits and an apparatus therefor | |
Salman et al. | Worst case power/ground noise estimation using an equivalent transition time for resonance | |
JP2009282916A (ja) | クロックジッタ見積もり方法及び半導体装置の設計方法 | |
JP2008118098A (ja) | 半導体集積回路の動作解析方法 | |
US20110029298A1 (en) | Method of modelling noise injected into an electronic system | |
Monthie et al. | Impact of power supply noise on clock jitter in high-speed DDR memory interfaces | |
Sui et al. | Predicting statistical characteristics of jitter due to simultaneous switching noise | |
Gao et al. | Modeling timing variations in digital logic circuits due to electrical fast transients | |
US10175734B1 (en) | Techniques for adjusting latency of a clock signal to affect supply voltage | |
JP2008287666A (ja) | 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体 | |
JP2006244325A (ja) | 伝送信号波形解析方法及びプログラム | |
Oh et al. | Challenges and solutions for core power distribution network designs | |
JP5332972B2 (ja) | デカップリング容量決定方法、デカップリング容量決定装置およびプログラム | |
Oh et al. | Power integrity analysis for core timing models | |
Jain et al. | An on-chip flip-flop characterization circuit | |
Moorthy et al. | Power Delivery Network Design Strategy for Next Generation High Speed IO |