JP2009272329A - Method for manufacturing actuator device - Google Patents

Method for manufacturing actuator device Download PDF

Info

Publication number
JP2009272329A
JP2009272329A JP2008118900A JP2008118900A JP2009272329A JP 2009272329 A JP2009272329 A JP 2009272329A JP 2008118900 A JP2008118900 A JP 2008118900A JP 2008118900 A JP2008118900 A JP 2008118900A JP 2009272329 A JP2009272329 A JP 2009272329A
Authority
JP
Japan
Prior art keywords
piezoelectric element
film
flow path
deformation
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008118900A
Other languages
Japanese (ja)
Inventor
Katsumi Umeda
克己 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008118900A priority Critical patent/JP2009272329A/en
Publication of JP2009272329A publication Critical patent/JP2009272329A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an actuator device which controls deformation of a substrate, being formed in the initial stage of a manufacturing process and having a significant impact on the subsequent process, such that the impact on the process for forming a piezoelectric element is minimized. <P>SOLUTION: An insulator film 55 consisting of zirconium oxide is formed on an elastic layer 50 (silicon dioxide film 51) by carrying out thermal oxidation of a zirconium layer, and then annealing of the insulator film 55 is carried out at a temperature below the highest temperature when thermal oxidation of the zirconium layer is carrier out. Deformation of a wafer 110 for a channel formation substrate is regulated in the initial process by changing the conditions in annealing such as the temperature, time period, or the like, thus guiding or minimizing deformation of the wafer 110 for a channel formation substrate to a desired range in a process for forming a piezoelectric element. At the same time, deformation of the wafer 110 for a channel formation substrate is guided or minimized to a desired range in a process for etching an ink channel by regulating deformation of the wafer 110 for a channel formation substrate in the initial process. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、圧電素子の変位により振動部材を変形させるアクチュエータ装置の製造方法に関する。   The present invention relates to a method for manufacturing an actuator device that deforms a vibrating member by displacement of a piezoelectric element.

電圧を印加することにより変位する圧電素子を備えたアクチュエータ装置は、例えば、液滴を噴射する液体噴射装置に搭載される液体噴射ヘッドの液体吐出手段として用いられる。液体噴射装置としては、例えば、ノズル開口と連通する圧力発生室の一部を振動板で構成し、振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドを備えたインクジェット式記録装置が知られている。   An actuator device including a piezoelectric element that is displaced by applying a voltage is used as, for example, a liquid ejecting unit of a liquid ejecting head mounted on a liquid ejecting apparatus that ejects droplets. As a liquid ejecting apparatus, for example, a part of a pressure generation chamber communicating with a nozzle opening is configured by a vibration plate, and the vibration plate is deformed by a piezoelectric element so as to pressurize ink in the pressure generation chamber and eject ink droplets from the nozzle opening. 2. Description of the Related Art An ink jet recording apparatus provided with an ink jet recording head to be ejected is known.

インクジェット式記録ヘッドとして、例えば、振動板の表面全体に亙って成膜技術により均一な圧電体膜を形成し、圧電体層をリソグラフィ法により圧力発生室に対応する形状に切り分けることによって各圧力発生室に独立して圧電素子を形成したたわみ振動モードのアクチュエータ装置を搭載したものが知られている(例えば、特許文献1参照)。   As an ink jet recording head, for example, a uniform piezoelectric film is formed over the entire surface of the diaphragm by a film forming technique, and the piezoelectric layer is separated into shapes corresponding to pressure generation chambers by a lithography method. 2. Description of the Related Art An actuator device in a flexural vibration mode in which a piezoelectric element is independently formed in a generation chamber is known (see, for example, Patent Document 1).

アクチュエータ装置は、流路形成基板の表面に、弾性膜が形成されると共に、上下電極に挟まれた強誘電体膜を圧電素子として形成される。強誘電体膜は、例えば、有機金属ゾルが塗布・焼結される等して形成され、強誘電体膜が圧電素子として形成された後、流路形成基板の他面に圧力室がエッチングにより形成される。   In the actuator device, an elastic film is formed on the surface of a flow path forming substrate, and a ferroelectric film sandwiched between upper and lower electrodes is formed as a piezoelectric element. The ferroelectric film is formed, for example, by applying and sintering an organic metal sol, and after the ferroelectric film is formed as a piezoelectric element, a pressure chamber is etched on the other surface of the flow path forming substrate. It is formed.

一般に知られているアクチュエータ装置では、強誘電体膜を生成する場合の有機金属ゾルは、フラットな基板に塗布することが強誘電体膜の基板面内分布向上のために重要である。また、流路形成基板の他面に異方性エッチング等で圧力室をエッチングする工程においては、圧力室パターン形成のために基板の平坦性が重要である。   In a generally known actuator device, it is important to apply the organometallic sol for generating a ferroelectric film to a flat substrate in order to improve the in-plane distribution of the ferroelectric film. In the process of etching the pressure chamber on the other surface of the flow path forming substrate by anisotropic etching or the like, the flatness of the substrate is important for forming the pressure chamber pattern.

基板上に弾性膜や強誘電体膜を積層形成する過程では、各生成膜の内部応力により基板に多少なりとも変形(反り)が生じることは避けられないのが現状である。このため、初期段階で基板に形成された反りは、強誘電体膜の形成工程や圧力室のエッチング工程で大きな影響を及ぼすものであるが、アクチュエータ装置を製造する際に、初期段階における基板の反りは特別に考慮されていないのが実情であった。   In the process of laminating and forming an elastic film or a ferroelectric film on a substrate, it is inevitable that the substrate is somewhat deformed (warped) due to internal stress of each generated film. For this reason, the warp formed on the substrate in the initial stage has a great influence on the formation process of the ferroelectric film and the etching process of the pressure chamber. The actual situation is that warpage is not specifically considered.

特開2007−329285号公報JP 2007-329285 A

本発明は上記状況に鑑みてなされたもので、製造工程の初期に形成されて後工程に大きな影響を及ぼす基板の変形を、圧電素子の形成工程での影響を最小限に抑制する状態に制御することができるアクチュエータ装置の製造方法を提供することを目的とする。   The present invention has been made in view of the above situation, and controls the deformation of the substrate that is formed in the early stage of the manufacturing process and has a great influence on the subsequent process to a state in which the influence in the piezoelectric element forming process is suppressed to a minimum. It is an object of the present invention to provide a method for manufacturing an actuator device that can be used.

上記目的を達成するための本発明のアクチュエータ装置の製造方法は、基板の一方面に下電極、圧電体層及び上電極からなる圧電素子を形成する工程を有し、前記圧電素子の形成の状況に基づいて前記圧電素子を形成する前段のアニール処理の状況を設定するアニール処理設定工程を備え、前記アニール処理設定工程の設定に基づいて前記アニール処理を制御することを特徴とする。   The manufacturing method of the actuator device of the present invention for achieving the above object has a step of forming a piezoelectric element comprising a lower electrode, a piezoelectric layer and an upper electrode on one surface of a substrate, and the state of formation of the piezoelectric element An annealing treatment setting step for setting the state of the preceding annealing treatment for forming the piezoelectric element based on the annealing treatment is controlled, and the annealing treatment is controlled based on the setting of the annealing treatment setting step.

本発明では、アニール処理設定工程の設定に基づいてアニール処理を制御することで、圧電素子を形成する工程での基板の変形を所望の範囲に抑制できる状態に初期工程での基板の変形を調整することができる。   In the present invention, by controlling the annealing process based on the setting of the annealing process setting process, the deformation of the substrate in the initial process is adjusted so that the deformation of the substrate in the process of forming the piezoelectric element can be suppressed to a desired range. can do.

そして、上記アクチュエータ装置の製造方法において、前記圧電素子の形成の状況は、前記圧電体層の前駆体形成の状況であることを特徴とする。これにより、圧電体層の生成膜の内部応力による基板の変形を所望の範囲に抑制することができる。   In the manufacturing method of the actuator device, the state of formation of the piezoelectric element is a state of formation of a precursor of the piezoelectric layer. Thereby, the deformation | transformation of the board | substrate by the internal stress of the production | generation film | membrane of a piezoelectric material layer can be suppressed to a desired range.

また、上記アクチュエータ装置の製造方法において、前記アニール処理設定工程では、前記アニール処理の条件を決定し、決定された条件に基づいて前記アニール処理を実行することを特徴とする。また、上記アクチュエータ装置の製造方法において、前記アニール処理の条件は、前記アニール処理の実行の有無を含むことを特徴とする。   In the method for manufacturing an actuator device, the annealing treatment setting step may determine conditions for the annealing treatment and perform the annealing treatment based on the decided conditions. In the method for manufacturing the actuator device, the annealing process condition includes whether or not the annealing process is performed.

図1には本発明の一実施形態例に係る製造方法により製造されたアクチュエータ装置を備えたインクジェット式記録ヘッドを示す分解斜視、図2には図1の平面視、図3には図2中のIII−III線矢視、図4〜図6には本発明の一実施形態例に係る製造方法の工程説明を示してある。   FIG. 1 is an exploded perspective view showing an ink jet recording head having an actuator device manufactured by a manufacturing method according to an embodiment of the present invention, FIG. 2 is a plan view of FIG. 1, and FIG. In FIGS. 4 to 6, steps of the manufacturing method according to the embodiment of the present invention are shown.

図1〜図3に基づいてインクジェット式記録ヘッドを説明する。
図に示すように、流路形成基板10は、本実施形態では面方位(110)のシリコン単結晶基板からなり、その一方の面には予め熱酸化により形成した二酸化シリコンからなる、弾性膜50が形成されている。流路形成基板10には、複数の圧力発生室12がその幅方向に並設されている。また、流路形成基板10の圧力発生室12の長手方向外側の領域には連通部13が形成され、連通部13と各圧力発生室12とが、圧力発生室12毎に設けられたインク供給路14を介して連通されている。尚、連通部13は、後述する保護基板のリザーバ部と連通して各圧力発生室12の共通のインク室となるリザーバの一部を構成する。インク供給路14は、圧力発生室12よりも狭い幅で形成されており、連通部13から圧力発生室12に流入するインクの流路抵抗を一定に保持している。
The ink jet recording head will be described with reference to FIGS.
As shown in the figure, the flow path forming substrate 10 is made of a silicon single crystal substrate having a plane orientation (110) in this embodiment, and one surface thereof is made of silicon dioxide previously formed by thermal oxidation. Is formed. A plurality of pressure generating chambers 12 are arranged in parallel in the width direction of the flow path forming substrate 10. Further, a communication portion 13 is formed in a region outside the longitudinal direction of the pressure generation chamber 12 of the flow path forming substrate 10, and the communication portion 13 and each pressure generation chamber 12 are provided for each pressure generation chamber 12. Communication is made via a path 14. The communication part 13 constitutes a part of a reservoir that communicates with a reservoir part of a protective substrate, which will be described later, and serves as a common ink chamber for the pressure generating chambers 12. The ink supply path 14 is formed with a narrower width than the pressure generation chamber 12, and maintains a constant flow path resistance of ink flowing into the pressure generation chamber 12 from the communication portion 13.

流路形成基板10の開口面側には、各圧力発生室12のインク供給路14とは反対側の端部近傍に連通するノズル開口21が穿設されたノズルプレート20が接着剤や熱溶着フィルム等を介して固着されている。尚、ノズルプレート20は、例えば、ガラスセラミックス、シリコン単結晶基板又はステンレス鋼等から形成される。   On the opening surface side of the flow path forming substrate 10, a nozzle plate 20 having a nozzle opening 21 communicating with the vicinity of the end portion of each pressure generating chamber 12 on the side opposite to the ink supply path 14 is bonded with adhesive or heat. It is fixed via a film or the like. The nozzle plate 20 is made of, for example, glass ceramics, a silicon single crystal substrate, stainless steel, or the like.

流路形成基板10の開口面とは反対側には、二酸化シリコン(SiO)からなる弾性膜50が形成され、弾性膜50の上には酸化ジルコニウム(ZrO)からなる絶縁体膜55が形成されている。絶縁体膜55上には下電極膜60と、圧電体層70と、上電極膜80とが、後述するプロセスで積層形成されて、圧電素子300を構成している。圧電素子300は、下電極膜60、圧電体層70及び上電極膜80を含む部分をいう。 An elastic film 50 made of silicon dioxide (SiO 2 ) is formed on the side opposite to the opening surface of the flow path forming substrate 10, and an insulator film 55 made of zirconium oxide (ZrO 2 ) is formed on the elastic film 50. Is formed. A lower electrode film 60, a piezoelectric layer 70, and an upper electrode film 80 are laminated on the insulator film 55 by a process described later to constitute the piezoelectric element 300. The piezoelectric element 300 refers to a portion including the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80.

一般的には、圧電素子300の何れか一方の電極を共通電極とし、他方の電極及び圧電体層70を圧力発生室12毎にパターニングして構成する。そして、パターニングされた何れか一方の電極及び圧電体層70から構成され、両電極への電圧の印加により圧電歪みが生じる部分が圧電体能動部となっている。本実施形態では、下電極膜60は圧電素子300の共通電極とし、上電極膜80を圧電素子300の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、圧力発生室12毎に圧電体能動部が形成されていることになる。   In general, one electrode of the piezoelectric element 300 is used as a common electrode, and the other electrode and the piezoelectric layer 70 are patterned for each pressure generating chamber 12. A portion that is composed of any one of the patterned electrodes and the piezoelectric layer 70 and in which piezoelectric distortion is generated by applying a voltage to both electrodes is a piezoelectric active portion. In this embodiment, the lower electrode film 60 is a common electrode of the piezoelectric element 300, and the upper electrode film 80 is an individual electrode of the piezoelectric element 300. However, there is no problem even if this is reversed for the convenience of the drive circuit and wiring. In any case, a piezoelectric active part is formed for each pressure generating chamber 12.

圧電素子300と当該圧電素子300の駆動により変位が生じる振動板とを合わせて圧電アクチュエータとされている。各圧電素子300の上電極膜80には、例えば、金(Au)等からなるリード電極90がそれぞれ接続され、リード電極90を介して各圧電素子300に選択的に電圧が印加される。   The piezoelectric element 300 and a diaphragm that is displaced by driving the piezoelectric element 300 are combined to form a piezoelectric actuator. A lead electrode 90 made of, for example, gold (Au) or the like is connected to the upper electrode film 80 of each piezoelectric element 300, and a voltage is selectively applied to each piezoelectric element 300 via the lead electrode 90.

流路形成基板10上の圧電素子300側の面には、圧電素子300に対向する領域にその運動を阻害しない程度の空間を確保可能な圧電素子保持部31を有する保護基板30が接合されている。圧電素子300は圧電素子保持部31の内部に形成されているため、外部環境の影響を殆ど受けない状態で保護されている。更に、保護基板30には、流路形成基板10の連通部13に対応する領域にリザーバ部32が設けられている。リザーバ部32は、保護基板30を厚さ方向に貫通して圧力発生室12の並設方向に沿って設けられ、流路形成基板10の連通部13と連通されて各圧力発生室12の共通のインク室となるリザーバ100を構成している。   A protective substrate 30 having a piezoelectric element holding portion 31 capable of securing a space that does not hinder its movement in a region facing the piezoelectric element 300 is bonded to the surface on the piezoelectric element 300 side on the flow path forming substrate 10. Yes. Since the piezoelectric element 300 is formed inside the piezoelectric element holding part 31, it is protected in a state where it is hardly affected by the external environment. Furthermore, the protective substrate 30 is provided with a reservoir portion 32 in a region corresponding to the communication portion 13 of the flow path forming substrate 10. The reservoir portion 32 is provided along the direction in which the pressure generation chambers 12 are arranged so as to penetrate the protective substrate 30 in the thickness direction, and is connected to the communication portion 13 of the flow path forming substrate 10 to be shared by the pressure generation chambers 12. A reservoir 100 serving as an ink chamber is configured.

保護基板30の圧電素子保持部31とリザーバ部32との間の領域には、保護基板30を厚さ方向に貫通する貫通孔33が設けられ、この貫通孔33内に下電極膜60の一部及びリード電極90の先端部が露出され、これら下電極膜60及びリード電極90には、図示しないが、駆動ICから延設される接続配線の一端が接続される。   A through hole 33 penetrating the protective substrate 30 in the thickness direction is provided in a region between the piezoelectric element holding portion 31 and the reservoir portion 32 of the protective substrate 30, and one of the lower electrode films 60 is provided in the through hole 33. And the tip of the lead electrode 90 are exposed, and one end of a connection wiring extending from the driving IC is connected to the lower electrode film 60 and the lead electrode 90, although not shown.

尚、保護基板30は、流路形成基板10の熱膨張率と略同一の材料のシリコン単結晶基板を用いて形成されている。保護基板30の材料としては、例えば、ガラス、セラミックス材料、金属、樹脂等で形成することも可能である。   The protective substrate 30 is formed using a silicon single crystal substrate made of substantially the same material as the thermal expansion coefficient of the flow path forming substrate 10. For example, the protective substrate 30 can be formed of glass, ceramic material, metal, resin, or the like.

保護基板30上には封止膜41及び固定板42とからなるコンプライアンス基板40が接合されている。封止膜41は、剛性が低く可撓性を有する材料(例えば、ポリフェニレンサルファイド(PPS)フィルム)からなり、封止膜41によってリザーバ部32の一方面が封止されている。また、固定板42は、金属等の硬質の材料(例えば、ステンレス鋼(SUS)等)で形成される。固定板42のリザーバ100に対向する領域は、厚さ方向に完全に除去された開口部43となっており、リザーバ100の一方面は可撓性を有する封止膜41のみで封止されている。   A compliance substrate 40 including a sealing film 41 and a fixing plate 42 is bonded onto the protective substrate 30. The sealing film 41 is made of a material having low rigidity and flexibility (for example, a polyphenylene sulfide (PPS) film), and one surface of the reservoir portion 32 is sealed by the sealing film 41. The fixing plate 42 is made of a hard material such as metal (for example, stainless steel (SUS)). A region of the fixing plate 42 facing the reservoir 100 is an opening 43 that is completely removed in the thickness direction, and one surface of the reservoir 100 is sealed only by a flexible sealing film 41. Yes.

上述したインクジェット式記録ヘッドでは、図示しない外部インク供給手段からインクを取り込み、リザーバ100からノズル開口21に至るまで内部をインクで満たした後、図示しない駆動ICからの記録信号に従い、圧力発生室12に対応するそれぞれの下電極膜60と上電極膜80との間に電圧を印加する。電圧を印加することにより弾性膜50、絶縁体膜55、下電極膜60及び圧電体層70がたわみ変形し、各圧力発生室12内の圧力が高められてノズル開口21からインク滴が吐出する。   In the above-described ink jet recording head, ink is taken in from an external ink supply means (not shown), filled with ink from the reservoir 100 to the nozzle opening 21, and then the pressure generating chamber 12 according to a recording signal from a driving IC (not shown). A voltage is applied between the lower electrode film 60 and the upper electrode film 80 corresponding to. By applying a voltage, the elastic film 50, the insulator film 55, the lower electrode film 60, and the piezoelectric layer 70 are bent and deformed, and the pressure in each pressure generation chamber 12 is increased and ink droplets are ejected from the nozzle openings 21. .

上述したインクジェット式記録ヘッドの製造方法を図4〜図6に基づいて説明する。図4〜図6は圧力発生室12の長手方向の断面状況である。   A method for manufacturing the above-described ink jet recording head will be described with reference to FIGS. 4 to 6 are sectional views of the pressure generating chamber 12 in the longitudinal direction.

図4(a)に示すように、シリコンウエハである流路形成基板用ウエハ110を約1100℃の拡散炉で熱酸化し、表面に弾性膜50を構成する二酸化シリコン膜51を形成する(工程A)。   As shown in FIG. 4A, a flow path forming substrate wafer 110, which is a silicon wafer, is thermally oxidized in a diffusion furnace at about 1100 ° C. to form a silicon dioxide film 51 constituting an elastic film 50 on the surface (step). A).

図4(b)に示すように、弾性膜50(二酸化シリコン膜51)上に、酸化ジルコニウムからなる絶縁体膜55を形成する。具体的には、弾性膜50上に、例えば、DCスパッタ法により所定厚さのジルコニウム層を形成する(工程B)。そして、ジルコニウム層が形成された流路形成基板用ウエハ110を、例えば、RTA(Rapid Thermal Annealing)法を用いて熱酸化させ、酸化ジルコニウムからなる絶縁体膜55を形成する(工程C)。   As shown in FIG. 4B, an insulator film 55 made of zirconium oxide is formed on the elastic film 50 (silicon dioxide film 51). Specifically, a zirconium layer having a predetermined thickness is formed on the elastic film 50 by DC sputtering, for example (step B). Then, the flow path forming substrate wafer 110 on which the zirconium layer is formed is thermally oxidized using, for example, an RTA (Rapid Thermal Annealing) method to form an insulator film 55 made of zirconium oxide (Step C).

絶縁体膜55を形成した後、上述したジルコニウム層を熱酸化する際の最高温度以下の温度で、絶縁体膜55をアニール処理する(工程D)。アニール処理における温度及び時間等の条件を変化させることにより、工程Aから工程Cまでの初期工程での流路形成基板用ウエハ110の変形を調整し、後述する圧電素子を形成する工程での流路形成基板用ウエハ110の変形を所望の範囲に誘導(抑制)する。また、初期工程での流路形成基板用ウエハ110の変形を調整し、後述するインク流路のエッチング工程での流路形成基板用ウエハ110の変形を所望の範囲に誘導(抑制)する。   After forming the insulator film 55, the insulator film 55 is annealed at a temperature equal to or lower than the maximum temperature when the zirconium layer is thermally oxidized (step D). By changing conditions such as temperature and time in the annealing process, the deformation of the flow path forming substrate wafer 110 in the initial process from the process A to the process C is adjusted, and the flow in the process of forming a piezoelectric element to be described later is performed. The deformation of the path forming substrate wafer 110 is guided (suppressed) to a desired range. Further, the deformation of the flow path forming substrate wafer 110 in the initial process is adjusted, and the deformation of the flow path forming substrate wafer 110 in the ink flow path etching process to be described later is guided (suppressed) to a desired range.

工程Aから工程Cまでの初期工程の後に実施されるアニール処理の温度及び時間等の条件は、後述する圧電素子を形成する工程でのエッチング条件やインク流路のエッチング工程でのエッチング条件に応じて、流路形成基板用ウエハ110の変形が所望の範囲に誘導(抑制)されるように設定される(アニール処理設定工程)。工程Aから工程Cまでの初期工程での流路形成基板用ウエハ110の変形の状況や、後述する圧電素子を形成する工程でのエッチング条件やインク流路のエッチング工程でのエッチング条件によっては、アニール処理を行わない場合もある。即ち、アニール処理設定工程の設定に基づいてアニール処理が制御されるようになっている。   Conditions such as the temperature and time of the annealing process performed after the initial process from the process A to the process C depend on the etching conditions in the process of forming the piezoelectric element described later and the etching conditions in the etching process of the ink flow path. Thus, the deformation of the flow path forming substrate wafer 110 is set to be induced (suppressed) within a desired range (annealing setting step). Depending on the state of deformation of the flow path forming substrate wafer 110 in the initial process from process A to process C, the etching conditions in the process of forming a piezoelectric element described later, and the etching conditions in the ink flow path etching process, In some cases, annealing is not performed. That is, the annealing process is controlled based on the setting of the annealing process setting process.

絶縁体膜55を形成した後(絶縁体膜55をアニール処理した後)、図4(c)に示すように、下電極膜60を形成する。例えば、白金とイリジウムとを絶縁体膜55上にスパッタリングにより積層し(工程E)、所定形状にパターニングすることで下電極膜60を形成する(工程F)。   After the insulator film 55 is formed (after the insulator film 55 is annealed), a lower electrode film 60 is formed as shown in FIG. For example, platinum and iridium are stacked on the insulator film 55 by sputtering (process E), and patterned into a predetermined shape to form the lower electrode film 60 (process F).

次に、図5(a)に示すように、例えば、チタン酸ジルコン酸鉛(PZT)からなる圧電体層70を流路形成基板用ウエハ110に形成する。即ち、金属有機物を溶媒に溶解・分散したいわゆるゾルを塗布乾燥してゲル化し(工程G)、高温で焼成等することで金属酸化物からなる圧電体層70を得る。つまり、ゾル−ゲル法を用いてチタン酸ジルコン酸鉛(PZT)からなる圧電体層70を形成している。更に、例えば、イリジウムからなる上電極膜80をスパッタリングにより積層する(工程H)。これにより、圧電体層70と上電極膜80とが流路形成基板用ウエハ110の全面に形成される。   Next, as shown in FIG. 5A, for example, a piezoelectric layer 70 made of lead zirconate titanate (PZT) is formed on the flow path forming substrate wafer 110. That is, a so-called sol in which a metal organic substance is dissolved and dispersed in a solvent is applied, dried and gelled (step G), and baked at a high temperature to obtain the piezoelectric layer 70 made of a metal oxide. That is, the piezoelectric layer 70 made of lead zirconate titanate (PZT) is formed using a sol-gel method. Further, for example, an upper electrode film 80 made of iridium is laminated by sputtering (step H). As a result, the piezoelectric layer 70 and the upper electrode film 80 are formed on the entire surface of the flow path forming substrate wafer 110.

図5(b)に示すように、圧電体層70及び上電極膜80を、各圧力発生室12に対向する領域にパターニングして圧電素子300を形成する(工程I)。そして、図5(c)に示すように、流路形成基板用ウエハ110の全面に亘って、例えば、金(Au)等からなる金属層91を形成する。その後、例えば、レジスト等からなるマスクパターン(図示なし)を介して金属層91を圧電素子300毎にパターニングすることでリード電極90が形成される。
これにより、流路形成基板用ウエハ110の全面に圧電素子300が形成される。
As shown in FIG. 5B, the piezoelectric element 300 is formed by patterning the piezoelectric layer 70 and the upper electrode film 80 in regions facing the pressure generating chambers 12 (step I). Then, as shown in FIG. 5C, a metal layer 91 made of, for example, gold (Au) or the like is formed over the entire surface of the flow path forming substrate wafer 110. Thereafter, for example, the lead electrode 90 is formed by patterning the metal layer 91 for each piezoelectric element 300 through a mask pattern (not shown) made of a resist or the like.
As a result, the piezoelectric element 300 is formed on the entire surface of the flow path forming substrate wafer 110.

そして、図6(a)に示すように、流路形成基板用ウエハ110の圧電素子300側に、シリコンウエハであり複数の保護基板30となる保護基板用ウエハ130を接合する。図6(b)に示すように、流路形成基板用ウエハ110をある程度の厚さとなるまで研磨した後、弗化硝酸によってウェットエッチングすることにより流路形成基板用ウエハ110を所定の厚みにする。   6A, a protective substrate wafer 130, which is a silicon wafer and serves as a plurality of protective substrates 30, is bonded to the flow path forming substrate wafer 110 on the piezoelectric element 300 side. As shown in FIG. 6B, after the flow path forming substrate wafer 110 is polished to a certain thickness, the flow path forming substrate wafer 110 is made to have a predetermined thickness by wet etching with fluorinated nitric acid. .

次いで、図6(c)に示すように、流路形成基板用ウエハ110上に、例えば、窒化シリコン(SiN)からなるマスク膜52を新たに形成し、所定形状にパターニングする。そして、このマスク膜52を介して流路形成基板用ウエハ110を異方性エッチングすることにより、図6(d)に示すように、流路形成基板用ウエハ110に圧力発生室12、連通部13及びインク供給路14等を形成する。   Next, as shown in FIG. 6C, a mask film 52 made of, for example, silicon nitride (SiN) is newly formed on the flow path forming substrate wafer 110 and patterned into a predetermined shape. Then, by anisotropically etching the flow path forming substrate wafer 110 through the mask film 52, the pressure generating chamber 12 and the communication portion are formed in the flow path forming substrate wafer 110 as shown in FIG. 13 and the ink supply path 14 are formed.

その後は、流路形成基板用ウエハ110及び保護基板用ウエハ130の外周縁部の不要部分を、例えば、ダイシング等により切断することによって除去する。そして、流路形成基板用ウエハ110の保護基板用ウエハ130とは反対側の面にノズル開口21が穿設されたノズルプレート20を接合すると共に、保護基板用ウエハ130にコンプライアンス基板40を接合し、流路形成基板用ウエハ110等を図1に示すような一つのチップサイズの流路形成基板10等に分割することによって、インクジェット式記録ヘッドとする。   Thereafter, unnecessary portions of the outer peripheral edge portions of the flow path forming substrate wafer 110 and the protective substrate wafer 130 are removed by cutting, for example, by dicing. The nozzle plate 20 having the nozzle openings 21 is bonded to the surface of the flow path forming substrate wafer 110 opposite to the protective substrate wafer 130, and the compliance substrate 40 is bonded to the protective substrate wafer 130. The flow path forming substrate wafer 110 or the like is divided into a single chip size flow path forming substrate 10 or the like as shown in FIG. 1 to obtain an ink jet recording head.

前述した工程Dにおけるアニール処理の条件が、例えば、3種類設定されている。条件1は温度850℃で時間が1時間であり、条件2は温度700℃で時間が1時間であり、条件3はアニール処理を実施しない条件である。尚、アニール処理の条件は、例えば、処理時間の長短、処理雰囲気(酸化、不活性雰囲気)により適宜設定することができ、種々の条件を設定することで、反り量(膜内応力)を可変に制御することができる。また、製品の特性に応じて最適な条件を選定することができる。   For example, three types of conditions for the annealing process in the process D described above are set. Condition 1 is a temperature of 850 ° C. and a time is 1 hour, condition 2 is a temperature of 700 ° C. and a time is 1 hour, and condition 3 is a condition in which annealing treatment is not performed. The annealing conditions can be set as appropriate depending on, for example, the processing time and the processing atmosphere (oxidation and inert atmosphere). By setting various conditions, the amount of warpage (in-film stress) can be varied. Can be controlled. In addition, optimum conditions can be selected according to the characteristics of the product.

条件を適宜設定することにより、工程Aから工程Cまでの初期工程での流路形成基板用ウエハ110の変形を調整し、下電極膜60、圧電体層70及び上電極膜80を形成する工程での流路形成基板用ウエハ110の変形を所望の範囲に誘導(抑制)している。また、工程Aから工程Cまでの初期工程での流路形成基板用ウエハ110の変形を調整し、流路形成基板用ウエハ110を異方性エッチングし、圧力発生室12、連通部13及びインク供給路14等を形成する工程での流路形成基板用ウエハ110の変形を所望の範囲に誘導(抑制)している。   A step of adjusting the deformation of the flow path forming substrate wafer 110 in the initial steps from step A to step C by appropriately setting the conditions, and forming the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80. The deformation of the flow path forming substrate wafer 110 is guided (suppressed) to a desired range. Further, the deformation of the flow path forming substrate wafer 110 in the initial process from the process A to the process C is adjusted, the flow path forming substrate wafer 110 is anisotropically etched, and the pressure generating chamber 12, the communication portion 13, and the ink The deformation of the flow path forming substrate wafer 110 in the process of forming the supply path 14 and the like is guided (suppressed) to a desired range.

条件1から条件3におけるアニール処理を実施した場合の各工程(工程Aから工程I)の流路形成基板用ウエハ110の反り量を図7に示してある。   FIG. 7 shows the warpage amount of the flow path forming substrate wafer 110 in each process (process A to process I) when the annealing process in conditions 1 to 3 is performed.

図に示すように、条件1から条件3のそれぞれで、反り量が0μmに近似する工程が異なり、例えば、条件2でアニール処理を設定した場合、圧電素子を形成する工程における流路形成基板用ウエハ110の平坦度が確保される。また、条件3でアニール処理を設定(アニール処理を実施しない)した場合、圧力発生室12、連通部13及びインク供給路14等を形成する工程の前の段階(流路形成基板用ウエハ110の全面に圧電素子が形成された段階)における流路形成基板用ウエハ110の平坦度が確保される。   As shown in the figure, the process of approximating the warp amount to 0 μm is different for each of the conditions 1 to 3, for example, when the annealing process is set under the condition 2, for the flow path forming substrate in the process of forming the piezoelectric element The flatness of the wafer 110 is ensured. Further, when the annealing process is set under the condition 3 (the annealing process is not performed), the stage before the process of forming the pressure generation chamber 12, the communication portion 13, the ink supply path 14, and the like (the flow path forming substrate wafer 110). The flatness of the flow path forming substrate wafer 110 at the stage when the piezoelectric element is formed on the entire surface is ensured.

尚、条件1から条件3による結果は、圧電素子を始めとする膜の厚さやスパッタリングの条件等により変わるものであり、図示の状況に特定されるものではない。   The results under conditions 1 to 3 vary depending on the thickness of the film including the piezoelectric element, sputtering conditions, and the like, and are not specified in the situation shown in the drawing.

従って、下電極膜60、圧電体層70及び上電極膜80を形成する工程での流路形成基板用ウエハ110の反り量を0μmに近似するようにアニール処理の条件を設定することにより、有機金属ゾルを塗布する工程において塗布乾燥時の反りによる膜厚むらや乾燥むらを抑制することができ、強誘電体膜の面内特性分布の均一性を高くすることができる。また、流路形成基板用ウエハ110の全面に圧電素子が形成された段階における流路形成基板用ウエハ110の平坦度が確保されるようにアニール処理の条件を設定することにより、圧力発生室12、連通部13及びインク供給路14等を形成する異方性エッチングでパターン精度を確保することができる。   Accordingly, by setting the annealing conditions so that the warpage amount of the flow path forming substrate wafer 110 in the step of forming the lower electrode film 60, the piezoelectric layer 70, and the upper electrode film 80 is approximated to 0 μm, In the step of applying the metal sol, it is possible to suppress uneven film thickness and uneven drying due to warpage during coating and drying, and to improve the uniformity of the in-plane characteristic distribution of the ferroelectric film. Further, by setting the annealing conditions so that the flatness of the flow path forming substrate wafer 110 at the stage where the piezoelectric elements are formed on the entire surface of the flow path forming substrate wafer 110, the pressure generating chamber 12 is set. The pattern accuracy can be ensured by anisotropic etching that forms the communication portion 13 and the ink supply path 14.

上述した製造方法を用いることにより、製造工程の初期に形成されて後工程に大きな影響を及ぼす基板の変形を、圧電素子の形成工程での影響を最小限に抑制する状態に制御することができる。   By using the manufacturing method described above, it is possible to control the deformation of the substrate that is formed in the early stage of the manufacturing process and has a great influence on the post-process so as to suppress the influence in the piezoelectric element forming process to a minimum. .

尚、本発明の製造方法は、基板上に複合膜を積層、加工、形成する、例えば、MEMS、電子デバイスの製造に用いることができる。   In addition, the manufacturing method of this invention can be used for manufacture of a MEMS, an electronic device which laminates | stacks, processes, and forms a composite film on a board | substrate, for example.

実施形態例の記録ヘッドを示す分解斜視図である。FIG. 2 is an exploded perspective view illustrating a recording head according to an exemplary embodiment. 図1の平面図である。It is a top view of FIG. 図2中のIII−III線矢視図である。It is the III-III arrow directional view in FIG. 実施形態例の製造方法の工程説明図である。It is process explanatory drawing of the manufacturing method of the example of an embodiment. 実施形態例の製造方法の工程説明図である。It is process explanatory drawing of the manufacturing method of the example of an embodiment. 実施形態例の製造方法の工程説明図である。It is process explanatory drawing of the manufacturing method of the example of an embodiment. 工程毎の基板の反り量を表すグラフである。It is a graph showing the curvature amount of the board | substrate for every process.

符号の説明Explanation of symbols

10 流路形成基板、 12 圧力発生室、 20 ノズルプレート、 21 ノズル開口、 30 保護基板、 31 圧電素子保持部、 32 リザーバ部、 40 コンプライアンス基板、 50 弾性膜、 55 絶縁体膜、 60 下電極膜、 70 圧電体層、 80 上電極膜、100 リザーバ、 110 流路形成基板用ウェハ、 300 圧電素子   DESCRIPTION OF SYMBOLS 10 Flow path formation board | substrate, 12 Pressure generation chamber, 20 Nozzle plate, 21 Nozzle opening, 30 Protection board, 31 Piezoelectric element holding | maintenance part, 32 Reservoir part, 40 Compliance board | substrate, 50 Elastic film, 55 Insulator film, 60 Lower electrode film , 70 piezoelectric layer, 80 upper electrode film, 100 reservoir, 110 passage-forming substrate wafer, 300 piezoelectric element

Claims (4)

基板の一方面に下電極、圧電体層及び上電極からなる圧電素子を形成する工程を有し、前記圧電素子の形成の状況に基づいて前記圧電素子を形成する前段のアニール処理の状況を設定するアニール処理設定工程を備え、前記アニール処理設定工程の設定に基づいて前記アニール処理を制御することを特徴とするアクチュエータ装置の製造方法。   It has a step of forming a piezoelectric element composed of a lower electrode, a piezoelectric layer and an upper electrode on one surface of the substrate, and sets the state of the previous annealing process for forming the piezoelectric element based on the state of formation of the piezoelectric element An actuator device manufacturing method comprising: an annealing treatment setting step for controlling the annealing treatment based on the setting of the annealing treatment setting step. 請求項1に記載のアクチュエータ装置の製造方法において、
前記圧電素子の形成の状況は、前記圧電体層の前駆体形成の状況であることを特徴とするアクチュエータ装置の製造方法。
In the manufacturing method of the actuator device according to claim 1,
The method of manufacturing an actuator device, wherein the state of formation of the piezoelectric element is a state of precursor formation of the piezoelectric layer.
請求項1もしくは請求項2に記載のアクチュエータ装置の製造方法において、
前記アニール処理設定工程では、前記アニール処理の条件を決定し、決定された条件に基づいて前記アニール処理を実行することを特徴とするアクチュエータ装置の製造方法。
In the manufacturing method of the actuator device according to claim 1 or 2,
In the annealing treatment setting step, a condition for the annealing treatment is determined, and the annealing treatment is executed based on the determined condition.
請求項3に記載のアクチュエータ装置の製造方法において、
前記アニール処理の条件は、前記アニール処理の実行の有無を含むことを特徴とするアクチュエータ装置の製造方法。
In the manufacturing method of the actuator device according to claim 3,
The method for manufacturing an actuator device, wherein the annealing treatment condition includes whether or not the annealing treatment is performed.
JP2008118900A 2008-04-30 2008-04-30 Method for manufacturing actuator device Pending JP2009272329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118900A JP2009272329A (en) 2008-04-30 2008-04-30 Method for manufacturing actuator device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118900A JP2009272329A (en) 2008-04-30 2008-04-30 Method for manufacturing actuator device

Publications (1)

Publication Number Publication Date
JP2009272329A true JP2009272329A (en) 2009-11-19

Family

ID=41438657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118900A Pending JP2009272329A (en) 2008-04-30 2008-04-30 Method for manufacturing actuator device

Country Status (1)

Country Link
JP (1) JP2009272329A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187789A (en) * 2010-03-10 2011-09-22 Seiko Epson Corp Method for manufacturing piezoelectric actuator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187789A (en) * 2010-03-10 2011-09-22 Seiko Epson Corp Method for manufacturing piezoelectric actuator

Similar Documents

Publication Publication Date Title
JP4386924B2 (en) Method for forming piezoelectric actuator of inkjet head
KR100731438B1 (en) Method for producing actuator device, and liquid-jet apparatus
JP4737375B2 (en) Method for manufacturing actuator device, method for manufacturing liquid jet head, and method for manufacturing liquid jet device
JP2008246797A (en) Liquid jet head and its manufacturing method
JP2007266274A (en) Method of manufacturing actuator device, and liquid injection head with actuator device formed by same
US7614128B2 (en) Method of manufacturing piezoelectric element and method of manufacturing liquid-jet head
JP2009178982A (en) Method for manufacturing piezoelectric actuator and method for manufacturing liquid transferring device
JP2009081262A (en) Method for manufacturing actuator device, and method for manufacturing liquid spray head
JP2017113918A (en) Through wiring, mems device, liquid injection head, manufacturing method for through wiring, manufacturing method for mems device and manufacturing method for liquid injection head
US9662881B2 (en) Liquid ejecting head
WO2005056295A1 (en) Actuator device manufacturing method and liquid jet device
JP2009272329A (en) Method for manufacturing actuator device
JP4645024B2 (en) Method for manufacturing actuator device
JP4461783B2 (en) Method for manufacturing liquid jet head
JP2006093312A (en) Piezoelectric element, liquid injection head, and their manufacturing methods
JP2008205048A (en) Manufacturing method of piezoelectric element, and manufacturing method of liquid jetting head
JP4798348B2 (en) Silicon wafer processing method and liquid jet head manufacturing method
JPH11227196A (en) Ink jet recording head and manufacture thereof
JP2005209912A (en) Piezoelectric element, and liquid injection head, as well as manufacturing method of piezoelectric element
JPH11235818A (en) Ink jet recording head
JP2005260003A (en) Manufacturing method of actuator device and liquid injector
JP2008143160A (en) Liquid ejecting head, method of manufacturing the same, and apparatus for ejecting liquid
JP2006224609A (en) Method for manufacturing liquid injection head
JP2007180249A (en) Method for manufacturing actuator device, and liquid injection device
JP2005175230A (en) Manufacturing method of piezoelectric element