JP2009271032A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2009271032A JP2009271032A JP2008124379A JP2008124379A JP2009271032A JP 2009271032 A JP2009271032 A JP 2009271032A JP 2008124379 A JP2008124379 A JP 2008124379A JP 2008124379 A JP2008124379 A JP 2008124379A JP 2009271032 A JP2009271032 A JP 2009271032A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- bent portions
- semiconductor device
- lead
- external leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造技術に関し、特に、バーンイン工程用ソケットに適用して有効な技術に関するものである。 The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to a burn-in process socket.
特開平6−231845号公報(特許文献1)は、外部リードの肩部で半導体装置を支持することで、外部リードの先端部を浮かせて底部実装面がどこにも接触しないようにした状況下で、前記外部リードの肩部で電気的接触をとることで、半導体装置の外部リードの底部実装面への異物の付着を防ぐことのできる半導体装置用ソケットが開示されている。
半導体装置のバーンイン(通電加速)試験は、個々の半導体装置をバーンインソケットに収容して行われる。本発明者らは、QFP(Quad Flat Package)およびSOP(Small Outline Package)等のように、ガルウイング状の外部接続用のリードを備えた半導体パッケージのバーンイン試験技術について検討しており、以下のような課題を見出した。 The burn-in (energization acceleration) test of a semiconductor device is performed by accommodating individual semiconductor devices in a burn-in socket. The present inventors are examining a burn-in test technique for a semiconductor package having a gull-wing lead for external connection, such as QFP (Quad Flat Package) and SOP (Small Outline Package). I found a new problem.
本発明者らが検討したバーンイン試験技術は次の通りである。すなわち、ガルウイング状の外部接続用のリードを備えた半導体パッケージに対してのバーンイン試験は、リードの先端の裏面(実装面)または上面に、バーンインソケットが備えるコンタクトピンを接触させた状況下で行う。コンタクトピンがリードの上面に接触する場合には、反対側の実装面はバーンインソケット内のシーティング面と接し、リードの先端がコンタクトピンとシーティング面とに挟まれる構成とすることで、コンタクトピンとリードとの電気的接続を確実なものとしている。一方、コンタクトピンがリードの先端の裏面に接触する場合には、反対側の上面はリード押さえを兼ねたバーンインソケットの蓋と接し、リードの先端がコンタクトピンとバーンインソケットの蓋とに挟まれる構成とすることで、コンタクトピンとリードとの電気的接続を確実なものとしている。 The burn-in test technique investigated by the present inventors is as follows. In other words, a burn-in test for a semiconductor package having a gull-wing lead for external connection is performed under the condition that the contact pin provided in the burn-in socket is in contact with the back surface (mounting surface) or top surface of the lead tip. . When the contact pin contacts the upper surface of the lead, the opposite mounting surface is in contact with the seating surface in the burn-in socket, and the tip of the lead is sandwiched between the contact pin and the seating surface. The electrical connection is ensured. On the other hand, when the contact pin contacts the back of the tip of the lead, the upper surface on the opposite side is in contact with the cover of the burn-in socket that also serves as a lead retainer, and the tip of the lead is sandwiched between the contact pin and the cover of the burn-in socket. By doing so, the electrical connection between the contact pin and the lead is ensured.
しかしながら、上記のようにリードの先端をコンタクトピンに接触させてバーンイン試験を行う場合には、バーンインソケット内に落下していた外来異物、半田屑および繊維屑等の異物がリード先端の裏面に付着してしまう不具合が懸念される。このような異物が付着してしまうと、接触不良および外観不良等の不具合の発生が懸念される。 However, when performing the burn-in test with the tip of the lead in contact with the contact pin as described above, foreign matters such as foreign matter, solder waste and fiber waste that have fallen into the burn-in socket adhere to the back surface of the lead tip. There is a concern about malfunctions that will occur. If such foreign matter adheres, there is a concern about the occurrence of defects such as poor contact and poor appearance.
本発明の目的は、バーンインソケットにおいて、半導体パッケージのリードへの異物の付着を防ぎつつ、そのリードとのコンタクト信頼性を向上できる技術を提供することにある。 An object of the present invention is to provide a technique capable of improving contact reliability with a lead in a burn-in socket while preventing foreign matter from adhering to the lead of a semiconductor package.
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明による半導体装置の製造方法は、第1の屈曲部および前記第1の屈曲部とは逆方向の第2の屈曲部を有し、先端側から順に前記第1の屈曲部および前記第2の屈曲部が配置されている複数の外部リードを備えた半導体装置を、位置合わせしてソケットに収容して加速試験を行う工程を含む半導体装置の製造方法であって、
前記ソケットは、前記加速試験時に前記複数の外部リード各々に上方から接触する複数の第1の接触治具と、前記加速試験時に前記複数の外部リード各々に下方から接触する複数の第2の接触治具とを有し、
前記加速試験は、前記複数の第1の接触治具と前記複数の第2の接触治具とが前記複数の外部リードの各々を挟み、前記外部リードに電圧印加した状況下で行われるものである。
The method for manufacturing a semiconductor device according to the present invention includes a first bent portion and a second bent portion in a direction opposite to the first bent portion, and the first bent portion and the second bent portion in order from the front end side. A method of manufacturing a semiconductor device including a step of performing an acceleration test by aligning and accommodating a semiconductor device including a plurality of external leads in which bending portions of the semiconductor device are positioned and accommodated in a socket,
The socket includes a plurality of first contact jigs that contact each of the plurality of external leads from above during the acceleration test, and a plurality of second contacts that contact each of the plurality of external leads from below during the acceleration test. A jig,
The acceleration test is performed in a state where the plurality of first contact jigs and the plurality of second contact jigs sandwich each of the plurality of external leads and apply a voltage to the external leads. is there.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
すなわち、バーンインソケットにおいて、半導体パッケージのリードへの異物の付着を防ぎつつ、そのリードとのコンタクト信頼性を向上できる。 That is, in the burn-in socket, it is possible to improve the contact reliability with the lead while preventing the foreign matter from adhering to the lead of the semiconductor package.
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。 In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。 Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。 Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。 Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.
また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。 In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.
また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。 In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。 In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
本実施の形態の半導体装置は、たとえばSOPおよびQFPのようにガルウイング状の外部接続用のリードを備えた半導体パッケージである。図1はSOPの平面図であり、図2はQFPの平面図であり、図3はSOPまたはQFPの断面図である。 The semiconductor device according to the present embodiment is a semiconductor package having gull-wing-like external connection leads such as SOP and QFP. FIG. 1 is a plan view of the SOP, FIG. 2 is a plan view of the QFP, and FIG. 3 is a cross-sectional view of the SOP or QFP.
図1〜図3に示すように、本実施の形態の半導体装置は、ガルウイング状に成形された外部接続用のリード(外部リード)1が対向する一組の辺、もしくは四辺から延在している。リード1は、ガルウイング状に成形されたことによって2箇所の屈曲部1A、1Bを有し、リード1の先端から順に屈曲部(第1の屈曲部)1Aおよび屈曲部(第2の屈曲部)1Bが配置され、屈曲部1Aの屈曲方向と屈曲部1Bの屈曲方向とは、逆方向となっている。半導体パッケージ内部では、タブ2上にDAF(Die Attach Film)等の接着材3を介して半導体チップ4が搭載され、半導体チップ4とリード1とがボンディングワイヤ5を介して電気的に接続されている。これらタブ2、半導体チップ4およびボンディングワイヤ5は、樹脂6によって封止されている。
As shown in FIGS. 1 to 3, the semiconductor device according to the present embodiment extends from a pair of sides or four sides opposed to external connection leads (external leads) 1 formed in a gull wing shape. Yes. The
次に、上記のようなガルウイング状に成形された外部接続用のリード1を有する本実施の形態の半導体装置のバーンイン試験(加速試験)について説明する。ここで、本実施の形態において、バーンインまたはバーンイン試験とは、初期故障を除去するための一手法であり、通常、半導体デバイス製造におけるスクリーニング工程として、温度および電圧ストレスを印加することによってストレスを加速し、初期不良品を除去することをいうものである。 Next, a burn-in test (acceleration test) of the semiconductor device of the present embodiment having the external connection leads 1 formed in the gull wing shape as described above will be described. Here, in this embodiment, the burn-in or burn-in test is a method for removing an initial failure, and usually accelerates stress by applying temperature and voltage stress as a screening process in semiconductor device manufacturing. In this case, the initial defective product is removed.
図4および図5は、それぞれ本実施の形態におけるバーンイン試験で用いるバーンインソケットの要部平面図および要部断面図である。 4 and 5 are a plan view and a cross-sectional view of the main part of the burn-in socket used in the burn-in test in the present embodiment, respectively.
筐体7には、バーンイン試験対象の半導体パッケージを筐体7内の所定位置へ誘導するための誘い込みガイド8、半導体パッケージを筐体7内の所定位置で位置決めおよび保持するための位置決めガイド9、および上部コンタクトピン(第1の接触治具)10と下部コンタクトピン(第2の接触治具)11と押し込みピン12とを備えた接触治具13等が配置されている。また、筐体7の上部には、ばね14を介して蓋15が配置されている。
The
蓋15は、ばね14の弾性力によって通常は持ち上げられた状態となっているが、押し下げられることによって押し込みピン12を下方へ押し込む。それに連動して押し込みピン12と一体に形成されている上部コンタクトピン10が持ち上がり、バーンインソケットへ半導体パッケージを導入できる状態となる。この状況下で、バーンインソケットへ半導体パッケージを導入する。前述の位置決めガイド9は、バーンインソケットへ導入された半導体パッケージの樹脂6を支持することで半導体パッケージを保持し、半導体パッケージのリード1の各々には、後に詳述する所定の位置にて下部コンタクトピン11が下方から接触する。バーンインソケットへ半導体パッケージを導入した後、再び蓋15を開放することで下方へ押し下げられていた押し込みピン12が元の位置へ復元し、それに連動して上部コンタクトピン10が下がる。それにより、リード1は、所定位置で上方からの上部コンタクトピン10と下方からの下部コンタクトピン11とで挟まれた状態となり、この状態で半導体パッケージのバーンイン試験が行われる。また、上部コンタクトピン10が下がってリード1と接触した際に、上部コンタクトピン10および下部コンタクトピン11の少なくとも一方は、ワイピング動作を行うことでリード1の表面の自然酸化膜等の酸化膜を破り、リード1との電気的接続を確実にする。
The
接触治具13から種々の信号をリード1へ送る構成としてもよい。それにより、半導体パッケージには、温度および電圧ストレスの印加によるストレス加速が実施されるだけでなく、上部コンタクトピン10と下部コンタクトピン11とに挟まれ電気的に接続されたリード1を通じて種々の信号が送り込まれ、正常に動作するか否か試験することもできるようになる。
A configuration may be adopted in which various signals are sent from the
ここで、本実施の形態では、半導体パッケージが実装される際に実装基板に接触するリード1の先端付近の下面を実装面1Cとする。上記のように、リード1が上部コンタクトピン10と下部コンタクトピン11とによって挟まれた状況下において、本実施の形態では、リード1の実装面1Cは、バーンインソケットの構成部材等の他の部材とは接触していない状態となっている。このような状態でバーンイン試験を行うことにより、バーンインソケット内に残留している半田屑および繊維屑等の異物がリード1の実装面1Cに付着してしまうことを防止できる。リード1の実装面1Cに異物が付着してしまうと、半導体パッケージの外観不良や、半導体パッケージの実装時における接続不良といった不具合の発生が懸念されるが、本実施の形態のバーンインソケットを用いることにより、そのような不具合の発生を防ぐことができる。
Here, in the present embodiment, the lower surface near the tip of the
また、本実施の形態におけるバーンイン試験で用いるバーンインソケットは、図6に示すような構造であってもよい。 Further, the burn-in socket used in the burn-in test in the present embodiment may have a structure as shown in FIG.
図6に示すバーンインソケットは、ばね14と連結し上部コンタクトピン10と嵌合した押し込み治具16を蓋15が押し下げることで、上部コンタクトピン10が持ち上がる構造となっている。蓋15は、図5に示した構造の場合と同様に、ばね14の弾性力によって通常は持ち上げられた状態となっている。上部コンタクトピン10は、押し込み治具16と嵌合した構造となっていることからリード1へのワイピング動作を行い難いが、下部コンタクトピン11が撓み11Aを有していることから、この撓み11Aでの弾性を利用して下部コンタクトピン11がリード1へのワイピング動作を行うことができる。
The burn-in socket shown in FIG. 6 has a structure in which the
次に、図7を用いて、上記上部コンタクトピン10と下部コンタクトピン11とによるリード1の挟み位置について説明する。
Next, the position where the
図7に示すように、本実施の形態における上部コンタクトピン10と下部コンタクトピン11とによるリード1の挟み位置は、リード1の付け根である位置Aから屈曲部1Aの中央の位置Bまでの範囲とすることが好ましい。ただし、上部コンタクトピン10および下部コンタクトピン11が封止用の樹脂6と接触しない位置とする。この屈曲部1Aの中央の位置Bは、リード1の先端からの水平部分が屈曲部1Aを中心として45°回転した位置に相当するものである。
As shown in FIG. 7, the sandwiching position of the
上部コンタクトピン10と下部コンタクトピン11とによるリード1の挟み位置について、さらに好ましくは、位置Aから屈曲部1Bの中央の位置Cまでの範囲とする。ただし、上部コンタクトピン10および下部コンタクトピン11が封止用の樹脂6と接触しない位置とする。この屈曲部1Bの中央の位置Cは、リード1の付け根からの水平部分が屈曲部1Bを中心として45°回転した位置に相当するものである。
The position where the
上記のような位置で上部コンタクトピン10と下部コンタクトピン11とがリード1を挟むことにより、上部コンタクトピン10および下部コンタクトピン11の少なくとも一方のワイピング動作を可能な状態としつつ、リード1の先端付近の実装面1Cに下部コンタクトピン11が接触してしまうことを防ぐことができる。それにより、そのリード1の実装面1Cに異物が付着してしまうことを防ぎつつ、上部コンタクトピン10と下部コンタクトピン11とによるリード1への良好なコンタクトを実現することができる。
When the
また、図8に示すように、上部コンタクトピン10と下部コンタクトピン11とが、リード1を挟む位置からずれて接触する構成としてもよい。この場合には、上部コンタクトピン10と下部コンタクトピン11との位置がずれて接触したことに起因してリード1を変形させてしまう応力が作用してしまうことから、そのような変形を防ぐために、図示しない固定治具によってリード1の実装面1C以外の位置でリード1を固定する。
Further, as shown in FIG. 8, the
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明の半導体装置の製造方法は、QFPおよびSOP等のように、ガルウイング状の外部接続用のリードを備えた半導体パッケージのバーンイン試験に適用できる。 The method for manufacturing a semiconductor device of the present invention can be applied to a burn-in test of a semiconductor package having a gull-wing lead for external connection, such as QFP and SOP.
1 リード(外部リード)
1A 屈曲部(第1の屈曲部)
1B 屈曲部(第2の屈曲部)
1C 実装面
2 タブ
3 接着材
4 半導体チップ
5 ボンディングワイヤ
6 樹脂
7 筐体
8 誘い込みガイド
9 位置決めガイド
10 上部コンタクトピン(第1の接触治具)
11 下部コンタクトピン(第2の接触治具)
11A 撓み
12 押し込みピン
13 接触治具
14 ばね
15 蓋
16 押し込み治具
1 Lead (External lead)
1A bent portion (first bent portion)
1B bent part (second bent part)
11 Lower contact pin (second contact jig)
Claims (4)
前記ソケットは、前記加速試験時に前記複数の外部リード各々に上方から接触する複数の第1の接触治具と、前記加速試験時に前記複数の外部リード各々に下方から接触する複数の第2の接触治具とを有し、
前記加速試験は、前記複数の第1の接触治具と前記複数の第2の接触治具とが前記複数の外部リードの各々を挟み、前記外部リードに電圧印加した状況下で行われることを特徴とする半導体装置の製造方法。 A plurality of first bent portions and second bent portions in a direction opposite to the first bent portions, and the first bent portions and the second bent portions are arranged in order from the tip side. A method of manufacturing a semiconductor device including a step of aligning and accommodating a semiconductor device having an external lead in a socket and performing an acceleration test,
The socket includes a plurality of first contact jigs that contact each of the plurality of external leads from above during the acceleration test, and a plurality of second contacts that contact each of the plurality of external leads from below during the acceleration test. A jig,
The acceleration test is performed under a condition where the plurality of first contact jigs and the plurality of second contact jigs sandwich each of the plurality of external leads and apply a voltage to the external leads. A method of manufacturing a semiconductor device.
前記ソケットは、前記加速試験時に前記複数の外部リード各々に上方から接触する複数の第1の接触治具と、前記加速試験時に前記複数の外部リード各々に下方から接触する複数の第2の接触治具とを有し、
前記加速試験は、前記複数の第1の接触治具と前記複数の第2の接触治具とが前記複数の外部リードの各々を挟み、前記外部リードに電圧印加した状況下で行われ、
前記加速試験時における前記複数の第1の接触治具および前記複数の第2の接触治具の前記複数の外部リードへの接触位置は、前記複数の外部リードの前記半導体装置への付け根から前記第1の屈曲部の中央までの間であることを特徴とする半導体装置の製造方法。 A plurality of first bent portions and second bent portions in a direction opposite to the first bent portions, and the first bent portions and the second bent portions are arranged in order from the tip side. A method of manufacturing a semiconductor device including a step of aligning and accommodating a semiconductor device having an external lead in a socket and performing an acceleration test,
The socket includes a plurality of first contact jigs that contact each of the plurality of external leads from above during the acceleration test, and a plurality of second contacts that contact each of the plurality of external leads from below during the acceleration test. A jig,
The acceleration test is performed under a condition in which the plurality of first contact jigs and the plurality of second contact jigs sandwich each of the plurality of external leads and voltage is applied to the external leads,
The contact positions of the plurality of first contact jigs and the plurality of second contact jigs to the plurality of external leads during the acceleration test are determined from the roots of the plurality of external leads to the semiconductor device. A method of manufacturing a semiconductor device, characterized by being between the center of the first bent portion.
前記ソケットは、前記加速試験時に前記複数の外部リード各々に上方から接触する複数の第1の接触治具と、前記加速試験時に前記複数の外部リード各々に下方から接触する複数の第2の接触治具とを有し、
前記加速試験は、前記複数の第1の接触治具と前記複数の第2の接触治具とが前記複数の外部リードの各々を挟み、前記外部リードに電圧印加した状況下で行われ、
前記複数の第1の接触治具または前記複数の第2の接触治具の少なくとも一方は、前記複数の外部リードの表面を擦り、前記複数の外部リードの前記表面の酸化膜を破ることを特徴とする半導体装置の製造方法。 A plurality of first bent portions and second bent portions in a direction opposite to the first bent portions, and the first bent portions and the second bent portions are arranged in order from the tip side. A method of manufacturing a semiconductor device including a step of aligning and accommodating a semiconductor device having an external lead in a socket and performing an acceleration test,
The socket includes a plurality of first contact jigs that contact each of the plurality of external leads from above during the acceleration test, and a plurality of second contacts that contact each of the plurality of external leads from below during the acceleration test. A jig,
The acceleration test is performed under a situation in which the plurality of first contact jigs and the plurality of second contact jigs sandwich each of the plurality of external leads, and a voltage is applied to the external leads,
At least one of the plurality of first contact jigs or the plurality of second contact jigs rubs the surfaces of the plurality of external leads and breaks the oxide film on the surfaces of the plurality of external leads. A method for manufacturing a semiconductor device.
前記ソケットは、前記加速試験時に前記複数の外部リード各々に上方から接触する複数の第1の接触治具と、前記加速試験時に前記複数の外部リード各々に下方から接触する複数の第2の接触治具とを有し、
前記加速試験は、前記複数の第1の接触治具と前記複数の第2の接触治具とが前記複数の外部リードの各々を挟み、前記外部リードに電圧印加した状況下で行われ、
前記加速試験時には、前記複数の第1の接触治具または前記複数の第2の接触治具の少なくとも一方から前記複数の外部リードに試験信号が送信されることを特徴とする半導体装置の製造方法。 A plurality of first bent portions and second bent portions in a direction opposite to the first bent portions, and the first bent portions and the second bent portions are arranged in order from the tip side. A method of manufacturing a semiconductor device including a step of aligning and accommodating a semiconductor device having an external lead in a socket and performing an acceleration test,
The socket includes a plurality of first contact jigs that contact each of the plurality of external leads from above during the acceleration test, and a plurality of second contacts that contact each of the plurality of external leads from below during the acceleration test. A jig,
The acceleration test is performed under a condition in which the plurality of first contact jigs and the plurality of second contact jigs sandwich each of the plurality of external leads and voltage is applied to the external leads,
In the accelerated test, a test signal is transmitted from at least one of the plurality of first contact jigs or the plurality of second contact jigs to the plurality of external leads. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124379A JP2009271032A (en) | 2008-05-12 | 2008-05-12 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008124379A JP2009271032A (en) | 2008-05-12 | 2008-05-12 | Method for manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009271032A true JP2009271032A (en) | 2009-11-19 |
Family
ID=41437709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008124379A Pending JP2009271032A (en) | 2008-05-12 | 2008-05-12 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009271032A (en) |
-
2008
- 2008-05-12 JP JP2008124379A patent/JP2009271032A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6747361B2 (en) | Semiconductor device and packaging method thereof | |
KR100911676B1 (en) | Contactor, method for manufacturing such contactor, and testing method using such contactor | |
KR0143917B1 (en) | Semiconductor device socket | |
TW201732296A (en) | Method of manufacturing semiconductor device | |
CN1954225A (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2009294187A (en) | Component for testing device of electronic component, and test method | |
JP2009271032A (en) | Method for manufacturing semiconductor device | |
US6888158B2 (en) | Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier | |
JPWO2006038257A1 (en) | Manufacturing method of semiconductor device | |
JP2572209B2 (en) | Socket for semiconductor device | |
JPH05299483A (en) | Socket for semiconductor | |
KR200375797Y1 (en) | Needle for probe card | |
KR20070056670A (en) | Bonding pad for semiconductor wafer test | |
KR200177064Y1 (en) | Device for testing electrical property of ball grid array package | |
KR0181102B1 (en) | Apparatus for manufacturing known good die | |
JP2003177156A (en) | Manufacturing method of semiconductor device | |
JP3978142B2 (en) | Inspection board | |
JP2008010563A (en) | Manufacturing method for semiconductor device | |
JP2010127806A (en) | Method for manufacturing semiconductor device | |
KR20100004942U (en) | Window clamp Arm for Wire Bonding of Semiconductor | |
JP2010117251A (en) | Testing method, testing device and method for producing semiconductor device | |
JP2016046438A (en) | Semiconductor device manufacturing method | |
JP2000138315A (en) | Bga-type ic and its manufacture | |
JPH0745677A (en) | Method and device for manufacturing semiconductor component | |
JP2004031946A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |