JP2009267070A - Plasma etching apparatus - Google Patents

Plasma etching apparatus Download PDF

Info

Publication number
JP2009267070A
JP2009267070A JP2008114726A JP2008114726A JP2009267070A JP 2009267070 A JP2009267070 A JP 2009267070A JP 2008114726 A JP2008114726 A JP 2008114726A JP 2008114726 A JP2008114726 A JP 2008114726A JP 2009267070 A JP2009267070 A JP 2009267070A
Authority
JP
Japan
Prior art keywords
plasma etching
wafer
etching apparatus
coating
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008114726A
Other languages
Japanese (ja)
Inventor
Takashi Yonehisa
孝志 米久
Satoshi Fujita
悟史 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2008114726A priority Critical patent/JP2009267070A/en
Publication of JP2009267070A publication Critical patent/JP2009267070A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma etching apparatus causing no contamination of a Si wafer. <P>SOLUTION: In the plasma etching apparatus, Si coating 8 consisting of monocrystalline silicon, polycrystalline silicon or columnar crystalline silicon is applied on an inner wall surface of a vacuum container 1 of the plasma etching apparatus. Preferably, the Si coating is Si coating of sticking Si tiles. <P>COPYRIGHT: (C)2010,JPO&amp;INPIT

Description

この発明は、Siウエハを汚染することのないプラズマエッチング装置に関するものである。   The present invention relates to a plasma etching apparatus that does not contaminate a Si wafer.

半導体集積回路を製造する際のSiウエハをエッチングするための装置として、プラズマエッチング装置が知られている。この従来のプラズマエッチング装置は、図2の断面説明図に示されるように、真空容器1内に貫通細孔5を有する電極板2と架台3が間隔をおいて設けられており、このプラズマエッチング装置を用いてSiウエハをエッチングするには、前記架台3の上にSiウエハ4を載置し、Arの他にCHF3 またはCF3 等を含むエッチングガス7を電極板2に設けられた貫通細孔5を通してSiウエハ4に向って流しながら高周波電源6により電極板2と架台3の間に高周波電圧を印加し、この高周波電圧を印加することにより、供給されたエッチングガス7は電極板2と架台3の間の空間でプラズマ9となり、このプラズマ9がSiウエハ4に当ってSiウエハ4の表面がエッチングされるようになっている。 As an apparatus for etching a Si wafer when manufacturing a semiconductor integrated circuit, a plasma etching apparatus is known. In this conventional plasma etching apparatus, as shown in the cross-sectional explanatory view of FIG. 2, an electrode plate 2 having a through-hole 5 and a pedestal 3 are provided in the vacuum vessel 1 at an interval. In order to etch the Si wafer using the apparatus, the Si wafer 4 is placed on the gantry 3, and an etching gas 7 containing CHF 3 or CF 3 in addition to Ar is provided in the electrode plate 2. A high frequency voltage is applied between the electrode plate 2 and the mount 3 by a high frequency power source 6 while flowing toward the Si wafer 4 through the pores 5, and the supplied etching gas 7 is applied to the electrode plate 2 by applying this high frequency voltage. The plasma 9 is generated in the space between the gantry 3 and the plasma 9 hits the Si wafer 4 so that the surface of the Si wafer 4 is etched.

前記真空容器1は、通常、NiおよびCrを含むステンレス鋼で作製されているが、AlまたはAl合金で作製されることもある。
また、前記電極板2は、通常、カーボン、アモルファスカーボン、炭化シリコンなどで作製されていたが、近年は、単結晶シリコン、柱状晶シリコンまたは多結晶シリコン、さらにドーピングされた単結晶シリコン、柱状晶シリコンまたは多結晶シリコンなどで構成されている(特許文献1参照)。
特開2006―196491号公報
The vacuum vessel 1 is usually made of stainless steel containing Ni and Cr, but may be made of Al or an Al alloy.
The electrode plate 2 is usually made of carbon, amorphous carbon, silicon carbide or the like, but in recent years, single crystal silicon, columnar silicon or polycrystalline silicon, and further doped single crystal silicon or columnar crystal. It is made of silicon or polycrystalline silicon (see Patent Document 1).
JP 2006-196491 A

近年、半導体集積回路の高精密化に伴って、プラズマエッチングする際に生じるSiウエハの汚染が問題となってきた。 In recent years, with the increase in precision of semiconductor integrated circuits, contamination of Si wafers that occur during plasma etching has become a problem.

そこで、本発明者らは、Siウエハをプラズマエッチングするに際してSiウエハの汚染を一層少なくするべく研究を行った。その結果、
(イ)Siウエハの汚染の原因の一つとして真空容器壁面が微量ではあるがエッチングされ、真空容器を構成するステンレス鋼に含まれるNi、Cr、Feなどの元素やAlなどがSiウエハに付着し、プラズマエッチング中のSiウエハを汚染する、
(ロ)そのために、真空容器の壁面をSiでコーティングすると、このコーティングはSiウエハと同じ成分で構成されているので、真空容器の壁面のSiコーティングがエッチングされてもSiウエハが汚染されたと認識されない、
(ハ)前記Siコーティングは単結晶シリコン、多結晶シリコンまたは柱状晶シリコンからなり、このSiコーティングは真空蒸着、溶射などいかなる方法で形成しても良いが、Siタイルを真空容器の壁面に貼り付けることにより形成することが最も好ましい、などの研究結果が得られたのである。
Therefore, the present inventors have studied to further reduce contamination of the Si wafer when plasma etching the Si wafer. as a result,
(A) As a cause of contamination of the Si wafer, the vacuum vessel wall surface is etched although it is a trace amount, and elements such as Ni, Cr, Fe and Al contained in the stainless steel constituting the vacuum vessel adhere to the Si wafer. And contaminate the Si wafer during plasma etching,
(B) For this purpose, when the wall of the vacuum vessel is coated with Si, the coating is composed of the same components as the Si wafer, so that the Si wafer is contaminated even if the Si coating on the wall of the vacuum vessel is etched. Not
(C) The Si coating is made of single crystal silicon, polycrystalline silicon, or columnar crystal silicon. The Si coating may be formed by any method such as vacuum deposition or thermal spraying, but the Si tile is attached to the wall of the vacuum vessel. Research results have been obtained, such as being most preferable to form.

この発明は、かかる研究結果に基づいてなされたものであって、
(1)プラズマエッチング装置の真空容器の内壁面にSiコーティングを施したSiウエハを汚染することのないプラズマエッチング装置、
(2)前記Siコーティングは、単結晶シリコン、多結晶シリコンまたは柱状晶シリコンからなる前記(1)記載のSiウエハを汚染することのないプラズマエッチング装置、
(3)前記Siコーティングは、Siタイルを貼り付けてなるSiコーティングである前記(1)記載のSiウエハを汚染することのないプラズマエッチング装置、に特徴を有するものである。
The present invention has been made based on the results of such research,
(1) A plasma etching apparatus that does not contaminate a Si wafer coated with Si on the inner wall surface of the vacuum vessel of the plasma etching apparatus;
(2) The plasma etching apparatus that does not contaminate the Si wafer according to (1), wherein the Si coating is made of single crystal silicon, polycrystalline silicon, or columnar crystal silicon,
(3) The Si coating is characterized by a plasma etching apparatus that does not contaminate the Si wafer according to (1), which is a Si coating formed by pasting Si tiles.

この発明のプラズマエッチング装置は、図1の断面説明図に示されるように、真空容器1の内壁面にSiコーティング8が形成されている。真空容器1内に貫通細孔5を有する電極板2と架台3が間隔をおいて設けられており、このプラズマエッチング装置を用いてSiウエハをエッチングするには、前記架台3の上にSiウエハ4を載置し、Arの他にCHF3 またはCF3 等を含むエッチングガス7を電極板2に設けられた貫通細孔5を通してSiウエハ4に向って流しながら高周波電源6により電極板2と架台3の間に高周波電圧を印加し、この高周波電圧を印加することにより、供給されたエッチングガス7は電極板2と架台3の間の空間でプラズマ9となり、このプラズマ9がSiウエハ4に当ってSiウエハ4の表面がエッチングされるようになっていることは従来のプラズマエッチング装置と同じである。 In the plasma etching apparatus of the present invention, as shown in the cross-sectional explanatory view of FIG. An electrode plate 2 having penetrating pores 5 and a pedestal 3 are provided in the vacuum vessel 1 at an interval. To etch a Si wafer using this plasma etching apparatus, an Si wafer is placed on the pedestal 3. 4, and an etching gas 7 containing CHF 3 or CF 3 in addition to Ar flows through the through-hole 5 provided in the electrode plate 2 toward the Si wafer 4, while the electrode plate 2 is By applying a high frequency voltage between the gantry 3 and applying this high frequency voltage, the supplied etching gas 7 becomes plasma 9 in the space between the electrode plate 2 and the gantry 3, and this plasma 9 is applied to the Si wafer 4. The fact that the surface of the Si wafer 4 is etched is the same as the conventional plasma etching apparatus.

この発明のプラズマエッチング装置を用いてプラズマエッチングすると、真空容器を構成する部材の成分によってSiウエハが汚染されることが無いので不良品の発生もないことから、従来よりも効率よくSiウエハのプラズマエッチングを行うことができ、半導体装置産業の発展に大いに貢献しうるものである。   When plasma etching is performed using the plasma etching apparatus of the present invention, the Si wafer is not contaminated by the components of the members constituting the vacuum vessel, so that no defective product is generated. Etching can be performed and can greatly contribute to the development of the semiconductor device industry.

実施例
縦:120mm、横:120mm、厚さ:0.1mmの寸法を有する単結晶Siタイル、多結晶シリコンタイルおよび柱状晶シリコンタイルを用意し、この単結晶Siタイル、多結晶シリコンタイルおよび柱状晶シリコンタイルをSUS304ステンレス鋼からなる真空容器の内壁全面に接着剤により貼り付けてこの発明のプラズマエッチング装置を3基作製した。さらに直径:300mmの単結晶シリコンインゴットを用意し、このインゴットをダイヤモンドバンドソーにより厚さ:9mmに輪切り切断して単結晶シリコン円板を作製し、この単結晶シリコン板の片面にダイヤモンドドリルにより直径:0.5mmを有する単結晶シリコン板プラズマエッチング装置にセットし、さらに直径:8インチSiウエハを先に作製した3基のプラズマエッチング装置にセットし、
チャンバー内圧力:9-1Torr、
エッチングガス組成:90sccmCHF3 +4sccmO2 +150sccmHe、
高周波電力:2kW、
周波数:20kHz、
の条件で、Siウエハ表面のプラズマエッチングを400時間行い、Siウエハ表面に付着したNi、CrおよびFeの有無を二次イオン質量分析装置により測定した結果、Ni、CrおよびFeの付着が見られないことから、プラズマエッチング中に汚染されることがないことがわかった。
Example: A single crystal Si tile, a polycrystalline silicon tile, and a columnar silicon tile having dimensions of 120 mm in length, 120 mm in width, and thickness: 0.1 mm were prepared. Three crystal etching devices of the present invention were prepared by adhering crystal silicon tiles to the entire inner wall of a vacuum vessel made of SUS304 stainless steel with an adhesive. Furthermore, a single crystal silicon ingot having a diameter of 300 mm was prepared, and this ingot was cut into a thickness of 9 mm with a diamond band saw to produce a single crystal silicon disk, and the diameter: Set in a single crystal silicon plate plasma etching apparatus having a thickness of 0.5 mm, and further set in three plasma etching apparatuses in which a Si wafer with a diameter of 8 inches was prepared in advance.
Chamber pressure: 9 -1 Torr,
Etching gas composition: 90 sccm CHF 3 +4 sccm O 2 +150 sccm He,
High frequency power: 2kW
Frequency: 20kHz,
Under the above conditions, plasma etching of the Si wafer surface was performed for 400 hours, and the presence or absence of Ni, Cr and Fe adhering to the Si wafer surface was measured with a secondary ion mass spectrometer, and as a result, adhesion of Ni, Cr and Fe was observed. It was found that there was no contamination during plasma etching.

従来例
実施例において用意したSUS304ステンレス鋼からなる真空容器の内壁全面に単結晶Siタイル、多結晶シリコンタイルおよび柱状晶シリコンタイルを貼り付けることなく実施例と同じ条件でプラズマエッチングを行なったところ、Siウエハ表面にNi、CrおよびFeの付着が見られ、プラズマエッチング中にSiウエハが汚染されていることがわかった。
Plasma etching was performed under the same conditions as in the example without attaching a single crystal Si tile, a polycrystalline silicon tile and a columnar silicon tile to the entire inner wall of the vacuum vessel made of SUS304 stainless steel prepared in the conventional example. The adhesion of Ni, Cr and Fe was observed on the Si wafer surface, and it was found that the Si wafer was contaminated during plasma etching.

この発明のプラズマエッチング装置の断面図である。It is sectional drawing of the plasma etching apparatus of this invention. 従来のプラズマエッチング装置の断面説明図である。It is sectional explanatory drawing of the conventional plasma etching apparatus.

符号の説明Explanation of symbols

1 真空容器
2 電極板
3 架台
4 Siウエハ
5 貫通細孔
6 高周波電源
7 プラズマエッチングガス
8 Siコーティング
9 プラズマ
DESCRIPTION OF SYMBOLS 1 Vacuum container 2 Electrode plate 3 Base 4 Si wafer 5 Through-hole 6 High frequency power supply 7 Plasma etching gas 8 Si coating 9 Plasma

Claims (3)

プラズマエッチング装置の真空容器の内壁面にSiコーティングを施したことを特徴とするSiウエハを汚染することのないプラズマエッチング装置。 A plasma etching apparatus that does not contaminate a Si wafer, wherein an Si coating is applied to an inner wall surface of a vacuum vessel of the plasma etching apparatus. 前記Siコーティングは、単結晶シリコン、多結晶シリコンまたは柱状晶シリコンからなることを特徴とする請求項1記載のSiウエハを汚染することのないプラズマエッチング装置。 2. The plasma etching apparatus according to claim 1, wherein the Si coating is made of single crystal silicon, polycrystalline silicon, or columnar crystal silicon. 前記Siコーティングは、Siタイルを貼り付けてなるSiコーティングであることを特徴とする請求項1または2記載のSiウエハを汚染することのないプラズマエッチング装置。 3. The plasma etching apparatus according to claim 1, wherein the Si coating is an Si coating formed by attaching an Si tile.
JP2008114726A 2008-04-25 2008-04-25 Plasma etching apparatus Pending JP2009267070A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008114726A JP2009267070A (en) 2008-04-25 2008-04-25 Plasma etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008114726A JP2009267070A (en) 2008-04-25 2008-04-25 Plasma etching apparatus

Publications (1)

Publication Number Publication Date
JP2009267070A true JP2009267070A (en) 2009-11-12

Family

ID=41392542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008114726A Pending JP2009267070A (en) 2008-04-25 2008-04-25 Plasma etching apparatus

Country Status (1)

Country Link
JP (1) JP2009267070A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221169A (en) * 2012-04-13 2013-10-28 Nihon Ceratec Co Ltd Thermal sprayed member and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244251A (en) * 2000-03-01 2001-09-07 Hitachi Ltd Plasma processing apparatus
JP2002353206A (en) * 2001-05-24 2002-12-06 Tokyo Electron Ltd Equipment for plasma treatment
JP2003510810A (en) * 1999-09-23 2003-03-18 ラム リサーチ コーポレーション Semiconductor processing equipment with tiled ceramic liner

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003510810A (en) * 1999-09-23 2003-03-18 ラム リサーチ コーポレーション Semiconductor processing equipment with tiled ceramic liner
JP2001244251A (en) * 2000-03-01 2001-09-07 Hitachi Ltd Plasma processing apparatus
JP2002353206A (en) * 2001-05-24 2002-12-06 Tokyo Electron Ltd Equipment for plasma treatment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013221169A (en) * 2012-04-13 2013-10-28 Nihon Ceratec Co Ltd Thermal sprayed member and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI258818B (en) Silicon electrode plate for plasma etching having high durability
JP4905855B2 (en) Focus ring and shield ring for plasma etching
JP4045592B2 (en) Silicon electrode plate for plasma etching
JP4535283B2 (en) Single crystal silicon electrode plate for plasma etching with less in-plane variation of specific resistance
JP2009051724A (en) High-strength columnar crystal silicon and plasma etching device part formed by the high-strength columnar crystal silicon
JP6398827B2 (en) Method for manufacturing electrode plate for plasma processing apparatus
JP2009267070A (en) Plasma etching apparatus
JP2007081381A (en) Silicon ring for use of plasma etcher
JP2003051485A (en) Coating silicon electrode plate for plasma etching
JP2007273707A (en) Method for carrying out uniformly plasma etching of wafer surface using silicon electrode board of almost the same size as wafer
JP5088483B2 (en) Composite silicon ring for plasma etching equipment to support wafer
JP4883368B2 (en) Single crystal silicon electrode plate for plasma etching
TW200936504A (en) Corrosion-resistant member
JP2008159773A (en) Composite silicon electrode having small resistivity in in-plane variations and its manufacturing method
JP5713182B2 (en) Silicon electrode plate for plasma etching
JPH09129605A (en) Plasma etching single crystal silicon electrode plate
JP4517363B2 (en) Silicon electrode plate for plasma etching
JP2006128372A (en) Silicon ring for plasma etcher
JP2004247350A (en) Plasma processing silicon plate
JP2010087009A (en) Etching apparatus
JP4045591B2 (en) Electrode plate for plasma etching
JP2006196491A (en) Plasma etching electrode plate
JP2007081382A (en) Silicon ring for use of plasma etcher
JP2006128281A (en) Silicon electrode board coated with etching-resistance film for plasma etching
JP2007053232A (en) Silicon electrode plate for plasma etching

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20110330

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120131

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130528