JP2009260914A - High frequency amplification circuit - Google Patents

High frequency amplification circuit Download PDF

Info

Publication number
JP2009260914A
JP2009260914A JP2008257675A JP2008257675A JP2009260914A JP 2009260914 A JP2009260914 A JP 2009260914A JP 2008257675 A JP2008257675 A JP 2008257675A JP 2008257675 A JP2008257675 A JP 2008257675A JP 2009260914 A JP2009260914 A JP 2009260914A
Authority
JP
Japan
Prior art keywords
bipolar transistor
diode
high frequency
amplifier circuit
frequency amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008257675A
Other languages
Japanese (ja)
Other versions
JP5488955B2 (en
Inventor
Yuta Sugiyama
雄太 杉山
Kosuke Okuma
康介 大熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2008257675A priority Critical patent/JP5488955B2/en
Publication of JP2009260914A publication Critical patent/JP2009260914A/en
Application granted granted Critical
Publication of JP5488955B2 publication Critical patent/JP5488955B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a high frequency amplification circuit which maintains high reliability by suppressing temperature rise of a bipolar transistor for high frequency amplification even if an excessive power is input. <P>SOLUTION: A high frequency amplification circuit which amplifies a high frequency signal input to an input port 9 and outputs the signal to an output port 11 includes a first bipolar transistor 1 for amplifying the high frequency signal whose base terminal is connected to the input port via a capacitor 3. A circuit having a diode 6 and a resistor 5 connected in series is connected in parallel to the capacitor, an anode of the diode is disposed on a side of the first bipolar transistor, a cathode of the diode is disposed on a size of the input port, and the cathode of the diode is grounded via at least one of a first inductor 4 and a second resistor in a DC manner. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、IEEE（Institute of Electrical and Electronic Engineers）802.11a/b/gに準拠する無線LAN(Local Area Network)に用いられているOFDM(Orthogonal Frequency Division Multiplexing)変調信号や、携帯電話で用いられているCDMA（Code Division Multiple Access）方式の高周波信号等の高周波増幅回路に関するものである。   The present invention is used in OFDM (Orthogonal Frequency Division Multiplexing) modulation signals used in wireless LANs (Local Area Networks) compliant with IEEE (Institute of Electrical and Electronic Engineers) 802.11a / b / g and mobile phones. The present invention relates to a high-frequency amplifier circuit such as a CDMA (Code Division Multiple Access) type high-frequency signal.

近年の無線通信端末においては小型化が要求されており、それに使用される部品も小型化が要求されている。高周波増幅器においても例外ではなく、パワー密度の許容値が大きいGaAsバイポーラトランジスタプロセスによって高周波増幅器の小型化が実現されている（例えば公知文献１）。   In recent years, wireless communication terminals are required to be downsized, and parts used therefor are also required to be downsized. The high-frequency amplifier is no exception, and the high-frequency amplifier is miniaturized by a GaAs bipolar transistor process having a large allowable power density (for example, known document 1).

特開２００４−３２７９０４号公報JP 2004-327904 A

ところがバイポーラトランジスタは、温度上昇によって電流が増加し、さらに温度上昇するといった熱的正帰還による熱暴走の危険性がある。また、GaAs基板の熱伝導率が低いため高温になりやすい。   However, the bipolar transistor has a risk of thermal runaway due to thermal positive feedback in which the current increases as the temperature rises and further rises in temperature. In addition, since the thermal conductivity of the GaAs substrate is low, the temperature is likely to increase.

このような温度上昇の一例としては、大電力が入力された場合がある。OFDM信号や、CDMA信号は振幅が変動するために、これらの信号を増幅する高周波増幅回路には、線形性の要求から、通常使用する電力に対し３〜10dB程度大きい飽和電力が要求される。図3に従来の構成による高周波増幅回路を示す。このような線形性の要求に対応するためには、バイアス回路２の出力インピーダンスは低周波において小さい必要がある。   As an example of such a temperature rise, there is a case where large power is input. Since the amplitudes of OFDM signals and CDMA signals vary, a high-frequency amplifier circuit that amplifies these signals is required to have a saturation power that is about 3 to 10 dB higher than the normally used power because of linearity requirements. FIG. 3 shows a high-frequency amplifier circuit having a conventional configuration. In order to meet such a requirement for linearity, the output impedance of the bias circuit 2 needs to be small at a low frequency.

したがって何らかの原因により、過大な電力が入力された場合には、バイポーラトランジスタ1のベース・エミッタ間のダイオード特性により整流作用が起こり、バイアス回路２からベースに流れる電流が急増すると同時に、コレクタ電流も増幅率に応じて増大する。その結果、高周波増幅回路の温度上昇が発生することになる。一般的に温度上昇は信頼性を低下させるとともに、極端な場合には非可逆な損傷を引き起こす可能性がある。   Therefore, if excessive power is input for some reason, rectification occurs due to the diode characteristics between the base and emitter of the bipolar transistor 1, and the current flowing from the bias circuit 2 to the base increases rapidly, while the collector current is also amplified Increase with rate. As a result, a temperature rise of the high frequency amplifier circuit occurs. In general, temperature increases can reduce reliability and, in extreme cases, can cause irreversible damage.

本発明の目的は、上記の問題を解決し、過大な電力が入力された場合においても高周波増幅用のバイポーラトラジスタの温度上昇を抑制し、高信頼性を保つ高周波増幅回路を実現することである。   An object of the present invention is to solve the above problems and to realize a high-frequency amplifier circuit that suppresses the temperature rise of the bipolar transistor for high-frequency amplification and maintains high reliability even when excessive power is input. is there.

本発明の高周波増幅回路は、入力ポートに入力される高周波信号を増幅して出力ポートに出力する高周波増幅回路において、高周波信号を増幅する第1のバイポーラトランジスタを備え、前記第１のバイポーラトランジスタのベース端子と前記入力ポートが容量を介して接続され、前記容量には、ダイオードと第１の抵抗を直列に接続した回路が並列に接続されており、前記ダイオードのアノードが前記第1のバイポーラトランジスタ側に配置され、前記ダイオードのカソードは入力ポート側に配置され、前記ダイオードのカソードは第1のインダクタおよび第２の抵抗の少なくとも一方を介して直流的に接地されていることを特徴とする。   The high-frequency amplifier circuit of the present invention includes a first bipolar transistor that amplifies a high-frequency signal in a high-frequency amplifier circuit that amplifies a high-frequency signal input to the input port and outputs the amplified signal to the output port. A base terminal and the input port are connected via a capacitor, a circuit in which a diode and a first resistor are connected in series is connected in parallel to the capacitor, and an anode of the diode is the first bipolar transistor The cathode of the diode is arranged on the input port side, and the cathode of the diode is grounded in a direct current manner through at least one of a first inductor and a second resistor.

また前記高周波増幅回路においては、前記ダイオードのカソードは少なくとも前記第1のインダクタを介して直流的に接地されており、前記第1のインダクタの少なくとも一部はボンディングワイヤで形成することが好ましい。   In the high-frequency amplifier circuit, it is preferable that the cathode of the diode is grounded in a DC manner through at least the first inductor, and at least a part of the first inductor is formed of a bonding wire.

また、前記高周波増幅回路においては、前記ダイオードは、第2のバイポーラトランジスタのベース端子とコレクタ端子を接続したノードをアノードとし、エミッタ端子をカソードとして形成することが好ましい。   In the high-frequency amplifier circuit, it is preferable that the diode is formed with a node connecting the base terminal and the collector terminal of the second bipolar transistor as an anode and an emitter terminal as a cathode.

また、前記高周波増幅回路においては、前記第1のバイポーラトランジスタと、前記第2のバイポーラトランジスタは同一の基板に同一のプロセスにより集積化されて形成されていることが好ましい。   In the high-frequency amplifier circuit, it is preferable that the first bipolar transistor and the second bipolar transistor are integrated on the same substrate by the same process.

本発明によれば、過大な電力が入力された場合においても高周波増幅用のバイポーラトラジスタの温度上昇を抑制し、高信頼性を保つ高周波増幅回路を実現することができる。   According to the present invention, it is possible to realize a high-frequency amplifier circuit that suppresses a temperature increase of a bipolar transistor for high-frequency amplification and maintains high reliability even when excessive power is input.

以下本発明の実施の形態について添付図面に基づいて説明する。図１は本発明に係る高周波増幅回路の第1の実施形態の構成を示す図である。図１の回路図では、高周波増幅用の第１のバイポーラトランジスタ１は単独で示したが、複数のバイポーラトランジスタを並列に接続して用いてもよい。かかる構成によれば、最大電流を大きくすることが出来る。第１のバイポーラトランジスタのベース端子と入力ポート９が容量３を介して接続されている。すなわち、容量３の一端は第１のバイポーラトランジスタ１のベース端子に、他端は入力ポート９に接続されている。さらに、容量３には、ダイオード６と第１の抵抗５を直列に接続した回路が並列に接続されている。この場合、ダイオード６は、アノードが第1のバイポーラトランジスタ１側に配置され、ダイオード６のカソードは入力ポート９側に配置されている。容量３は、第１のバイポーラトランジスタ1のベース端子の入力インピーダンスZbを入力ポートにおいて適当な値Zaに変換するための整合回路の一部である。この変換されたインピーダンスZaは、通常Zbより大きくなる。ダイオード６のカソードは直流的に第1のインダクタ４を介して接地されている。第１のインダクタ４は、容量3と同様に整合回路の一部をなす。第１の抵抗５の一端は、第１のバイポーラトランジスタ１のベース端子に接続され、他端はダイオード６のアノードに接続されている。第１の抵抗５は、容量３のインピーダンスに比べ同等以上の抵抗値を持つように構成する。これは第１の抵抗５における高周波信号の損失を抑えるためである。第１のバイポーラトランジスタ１をバイアスするためのバイアス回路２は、第１のバイポーラトランジスタ１のベース端子に接続されている。   Embodiments of the present invention will be described below with reference to the accompanying drawings. FIG. 1 is a diagram showing a configuration of a first embodiment of a high-frequency amplifier circuit according to the present invention. In the circuit diagram of FIG. 1, the first bipolar transistor 1 for high frequency amplification is shown alone, but a plurality of bipolar transistors may be connected in parallel. According to such a configuration, the maximum current can be increased. The base terminal of the first bipolar transistor and the input port 9 are connected via the capacitor 3. That is, one end of the capacitor 3 is connected to the base terminal of the first bipolar transistor 1 and the other end is connected to the input port 9. Furthermore, a circuit in which a diode 6 and a first resistor 5 are connected in series is connected to the capacitor 3 in parallel. In this case, the anode of the diode 6 is disposed on the first bipolar transistor 1 side, and the cathode of the diode 6 is disposed on the input port 9 side. The capacitor 3 is a part of a matching circuit for converting the input impedance Zb of the base terminal of the first bipolar transistor 1 into an appropriate value Za at the input port. This converted impedance Za is usually larger than Zb. The cathode of the diode 6 is grounded via the first inductor 4 in a direct current manner. The first inductor 4 forms a part of the matching circuit, like the capacitor 3. One end of the first resistor 5 is connected to the base terminal of the first bipolar transistor 1, and the other end is connected to the anode of the diode 6. The first resistor 5 is configured to have a resistance value equal to or greater than the impedance of the capacitor 3. This is to suppress loss of the high frequency signal in the first resistor 5. A bias circuit 2 for biasing the first bipolar transistor 1 is connected to the base terminal of the first bipolar transistor 1.

このような構成の高周波増幅回路に対し、入力ポート９へ高周波信号が入力され、出力ポート１１から増幅された高周波信号が出力される。出力ポート１１には通常であれば整合回路が接続されるが、ここでは図示を省略した。第１のバイポーラトランジスタ１のコレクタ端子にはチョークインダクタ７を介して直流電源が接続されている。   A high-frequency signal is input to the input port 9 and the amplified high-frequency signal is output from the output port 11 to the high-frequency amplifier circuit having such a configuration. Normally, a matching circuit is connected to the output port 11, but the illustration is omitted here. A DC power supply is connected to the collector terminal of the first bipolar transistor 1 via a choke inductor 7.

このように構成することにより入力ポート９の電圧振幅は、ノード１０の電圧振幅より大きくすることが出来る。これは入力ポート９から第１のバイポーラトランジスタ１側を見たインピーダンスが、ノード１０から第１のバイポーラトランジスタ１側を見たインピーダンスより大きいため、整合回路に損失が無い場合、バイポーラトランジスタ１へ流れる電力が一定であるためである。電力は（電圧振幅）２／インピーダンスに比例するため、インピーダンスが１０倍であれば電圧振幅はおよそ３倍大きいことになる。 With this configuration, the voltage amplitude of the input port 9 can be made larger than the voltage amplitude of the node 10. This is because the impedance seen from the input port 9 on the first bipolar transistor 1 side is larger than the impedance seen from the node 10 on the first bipolar transistor 1 side. This is because the power is constant. Since power is proportional to (voltage amplitude) 2 / impedance, if the impedance is 10 times, the voltage amplitude is about 3 times larger.

電圧振幅が大きいと、ダイオード６の整流作用も大きくなるため、過大な電力が入力ポート９に入力された時にノード１０から電流を取り入れ、第１のインダクタ４を介して接地に逃がすことから、第１のバイポーラトランジスタ１のゲート端子に流れ込む直流電流を効果的に抑制する。このような働きにより、第１のバイポーラトランジスタ１のコレクタ電流を抑え、温度上昇や熱破壊を抑制することが出来る。   When the voltage amplitude is large, the rectifying action of the diode 6 is also large. Therefore, when excessive power is input to the input port 9, current is taken in from the node 10 and is released to the ground through the first inductor 4. The direct current flowing into the gate terminal of one bipolar transistor 1 is effectively suppressed. With such a function, the collector current of the first bipolar transistor 1 can be suppressed, and the temperature rise and thermal breakdown can be suppressed.

図２は本発明に係る第２の実施形態の高周波増幅回路の回路図である。図１の実施形態と共通する部分の説明は適宜省略する。ダイオード８は、第１のバイポーラトランジスタ１と同様の構造を持つ第２のバイポーラトランジスタのベース端子とコレクタ端子とを接続したノードをアノードとし、エミッタ端子をカソードとして用いる。このようにダイオード８をバイポーラトランジスタ１と同じ構造とすることにより、ダイオード８のオン電圧がバイポーラトランジスタ１のベース端子のオン電圧とほぼ同じになるため、バイアス回路が共通化できる。そのため、安価に構成できる。   FIG. 2 is a circuit diagram of a high frequency amplifier circuit according to a second embodiment of the present invention. Descriptions of parts common to the embodiment of FIG. 1 are omitted as appropriate. The diode 8 uses a node connecting a base terminal and a collector terminal of a second bipolar transistor having a structure similar to that of the first bipolar transistor 1 as an anode and uses an emitter terminal as a cathode. Since the diode 8 has the same structure as that of the bipolar transistor 1 in this way, the on-voltage of the diode 8 becomes substantially the same as the on-voltage of the base terminal of the bipolar transistor 1, so that the bias circuit can be shared. Therefore, it can be configured at low cost.

また、第1のバイポーラトランジスタと、第2のバイポーラトランジスタを同一の基板に同一のプロセスにより集積化することによって、特に安価に構成することができる。   Further, by integrating the first bipolar transistor and the second bipolar transistor on the same substrate by the same process, it can be configured at a particularly low cost.

高周波信号を増幅する第１のバイポーラトランジスタ１は、GaAs基板上に作成した幅２μｍ、長さ４０μｍのエミッタフィンガーを16本並列に接続したヘテロジャンクションバイポーラトランジスタである。また、ベースは、12本の並列に接続されたベースフィンガーから構成される。   A first bipolar transistor 1 for amplifying a high-frequency signal is a heterojunction bipolar transistor in which 16 emitter fingers having a width of 2 μm and a length of 40 μm formed on a GaAs substrate are connected in parallel. The base is composed of 12 base fingers connected in parallel.

容量３はここでは１０ｐＦとした。ＩＣ上に形成されたインダクタ４ａのほか、ボンディングワイヤを第１のインダクタ４の一部４ｂとして用いている。両者合わせて1.1ｎHのインダクタンスを持つ。また、第１の抵抗は５００Ωとした。このような高周波増幅回路に大電力を入力した場合、第１のバイポーラトランジスタ１のコレクタ電流がどうなるかを図３の従来例と比較した。結果を図４に示す。図から明らかなとおり、飽和電力付近において３％程度の電流抑制効果が確認できた。   The capacity 3 is 10 pF here. In addition to the inductor 4 a formed on the IC, a bonding wire is used as a part 4 b of the first inductor 4. Both have an inductance of 1.1 nH. The first resistor was 500Ω. Compared with the conventional example of FIG. 3, what happens to the collector current of the first bipolar transistor 1 when large power is input to such a high-frequency amplifier circuit. The results are shown in FIG. As is apparent from the figure, a current suppression effect of about 3% was confirmed in the vicinity of the saturated power.

また、図５は本発明に係る高周波増幅回路の第３の実施形態の回路の構成を示す図である。図５に示す実施形態では、ダイオード６のカソードが直流的に接地されている点が上述の実施形態と異なる。すなわち、ダイオード６は第２の抵抗１２を介して接地されている。図１に示す実施形態のダイオード６の代りに、図２に示す実施形態のダイオード８を用いてもよい。その他の構成は図１または図２に記載された実施形態と同様である。図５に示す実施形態のようにインダクタの代りに第２の抵抗１２を介して接地することによっても、過大な電力が入力ポート９に入力された時に、第１のバイポーラトランジスタ１のゲート端子に流れ込む直流電流を効果的に抑制することができる。すなわち、ダイオード６は第1のインダクタおよび第２の抵抗の少なくとも一方を介して接地されていればよい。ダイオードはインダクタと抵抗の両方を介して接地してもよい。但し、低損失整合の観点からは、ダイオード６は少なくとも第１のインダクタを介して接地することがより好ましい。   FIG. 5 is a diagram showing a circuit configuration of a third embodiment of the high-frequency amplifier circuit according to the present invention. The embodiment shown in FIG. 5 is different from the above-described embodiment in that the cathode of the diode 6 is grounded in a direct current manner. That is, the diode 6 is grounded via the second resistor 12. Instead of the diode 6 of the embodiment shown in FIG. 1, the diode 8 of the embodiment shown in FIG. 2 may be used. Other configurations are the same as those of the embodiment described in FIG. 1 or FIG. Even when grounding via the second resistor 12 instead of the inductor as in the embodiment shown in FIG. 5, when excessive power is input to the input port 9, the gate terminal of the first bipolar transistor 1 is connected. The flowing direct current can be effectively suppressed. That is, the diode 6 may be grounded via at least one of the first inductor and the second resistor. The diode may be grounded through both the inductor and the resistor. However, from the viewpoint of low loss matching, it is more preferable that the diode 6 is grounded through at least the first inductor.

また、整合条件によっては第1のインダクタのインダクタンスを非常に大きくすることが必要になる場合が有り得る。その場合は、第1のインダクタの代わりに第2の抵抗を用いて接地することが可能である。一般に、インダクタンスが大きいインダクタに比べて、抵抗は小面積で済むのでコスト面で有利である。また、第１のバイポーラトランジスタ１として、複数のバイポーラトランジスタを並列に接続したものを用いてもよい。この場合は入力ポートと各バイポーラトランジスタのベース端子は、それぞれ別々の容量を介して接続され、前記各容量には、ダイオードと第１の抵抗を直列に接続した回路が並列に接続される。ここで、前記第１の抵抗は、各バイポーラトランジスタ毎に別々の抵抗が用いられる。一方、ダイオードも各バイポーラトランジスタ毎に別々のものを用いてもよいが、ダイオードのアノードが前記各抵抗に共通に接続されるようにして、一つのダイオードを共用することが好ましい。その他の部分については上述の実施形態と同様である。   Also, depending on the matching conditions, it may be necessary to increase the inductance of the first inductor very much. In that case, the second resistor can be used for grounding instead of the first inductor. In general, compared with an inductor having a large inductance, the resistance is small, which is advantageous in terms of cost. Alternatively, the first bipolar transistor 1 may be a transistor in which a plurality of bipolar transistors are connected in parallel. In this case, the input port and the base terminal of each bipolar transistor are connected via separate capacitors, and a circuit in which a diode and a first resistor are connected in series is connected in parallel to each of the capacitors. Here, a separate resistor is used for each bipolar transistor as the first resistor. On the other hand, a separate diode may be used for each bipolar transistor, but it is preferable to share a single diode so that the anode of the diode is connected in common to the resistors. Other portions are the same as those in the above-described embodiment.

上記高周波増幅回路は、振幅の変動を伴う変調方式を採用した携帯電話、無線LAN端末などの高周波無線通信機器に用いることができる。特に送信信号の増幅器として好適に用いることができる。   The high-frequency amplifier circuit can be used for high-frequency wireless communication equipment such as a mobile phone and a wireless LAN terminal that employs a modulation method with amplitude variation. In particular, it can be suitably used as an amplifier for transmission signals.

本発明による高周波増幅回路の第１の実施形態の回路図である。1 is a circuit diagram of a first embodiment of a high-frequency amplifier circuit according to the present invention. 本発明による高周波増幅回路の第２の実施形態の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the high-frequency amplifier circuit according to the present invention. 従来の高周波増幅回路の回路図である。It is a circuit diagram of the conventional high frequency amplifier circuit. 従来例及び本実施形態において大電力が入力したときのコレクタ電流の比較を示した図である。It is the figure which showed the comparison of the collector current when large electric power is input in a prior art example and this embodiment. 本発明による高周波増幅回路の第３の実施形態の回路図である。It is a circuit diagram of 3rd Embodiment of the high frequency amplifier circuit by this invention.

符号の説明Explanation of symbols

１：第１のバイポーラトランジスタ
２：バイアス回路
３：容量
４：第１のインダクタ
４ａ：インダクタ
４ｂ：インダクタの一部（ボンディングワイヤ）
５：第１の抵抗
６、８：ダイオード
７：チョークインダクタ
９：入力ポート
１０：ノード
１１：出力ポート
１２：第２の抵抗 1: First bipolar transistor 2: Bias circuit 3: Capacitance 4: First inductor 4a: Inductor 4b: Part of the inductor (bonding wire)
5: First resistor 6, 8: Diode 7: Choke inductor 9: Input port 10: Node 11: Output port 12: Second resistor

Claims (4)

入力ポートに入力される高周波信号を増幅して出力ポートに出力する高周波増幅回路において、高周波信号を増幅する第1のバイポーラトランジスタを備え、前記第１のバイポーラトランジスタのベース端子と前記入力ポートが容量を介して接続され、前記容量には、ダイオードと第１の抵抗を直列に接続した回路が並列に接続されており、前記ダイオードのアノードが前記第1のバイポーラトランジスタ側に配置され、前記ダイオードのカソードは入力ポート側に配置され、前記ダイオードのカソードは第1のインダクタおよび第２の抵抗の少なくと一方を介して直流的に接地されていることを特徴とする高周波増幅回路。   A high-frequency amplifier circuit that amplifies a high-frequency signal input to an input port and outputs the amplified signal to an output port includes a first bipolar transistor that amplifies the high-frequency signal, and the base terminal of the first bipolar transistor and the input port have a capacitance A circuit in which a diode and a first resistor are connected in series is connected in parallel to the capacitor, and an anode of the diode is disposed on the first bipolar transistor side, A high frequency amplifier circuit, characterized in that a cathode is disposed on an input port side, and a cathode of the diode is grounded in a direct current manner through at least one of a first inductor and a second resistor. 請求項１記載の高周波増幅回路であって、前記ダイオードのカソードは少なくとも前記第1のインダクタを介して直流的に接地されており、前記第1のインダクタの少なくとも一部はボンディングワイヤで形成されていることを特徴とする高周波増幅回路。   2. The high frequency amplifier circuit according to claim 1, wherein a cathode of the diode is grounded in a direct current manner through at least the first inductor, and at least a part of the first inductor is formed by a bonding wire. A high frequency amplifier circuit characterized by comprising: 請求項１または２に記載の高周波増幅回路であって、前記ダイオードは、第2のバイポーラトランジスタのベース端子とコレクタ端子を接続したノードをアノードとし、エミッタ端子をカソードとして形成されていることを特徴とする高周波増幅回路。   3. The high-frequency amplifier circuit according to claim 1, wherein the diode is formed with a node connecting the base terminal and the collector terminal of the second bipolar transistor as an anode and an emitter terminal as a cathode. A high frequency amplifier circuit. 請求項３記載の高周波増幅回路であって、前記第1のバイポーラトランジスタと、前記第2のバイポーラトランジスタは同一の基板に同一のプロセスにより集積化されたことを特徴とする高周波増幅回路。   4. The high frequency amplifier circuit according to claim 3, wherein the first bipolar transistor and the second bipolar transistor are integrated on the same substrate by the same process.
JP2008257675A 2008-03-21 2008-10-02 High frequency amplifier circuit Expired - Fee Related JP5488955B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008257675A JP5488955B2 (en) 2008-03-21 2008-10-02 High frequency amplifier circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008074102 2008-03-21
JP2008074102 2008-03-21
JP2008257675A JP5488955B2 (en) 2008-03-21 2008-10-02 High frequency amplifier circuit

Publications (2)

Publication Number Publication Date
JP2009260914A true JP2009260914A (en) 2009-11-05
JP5488955B2 JP5488955B2 (en) 2014-05-14

Family

ID=41387708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008257675A Expired - Fee Related JP5488955B2 (en) 2008-03-21 2008-10-02 High frequency amplifier circuit

Country Status (1)

Country Link
JP (1) JP5488955B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5079240A (en) * 1973-11-09 1975-06-27
JPS61296804A (en) * 1985-06-26 1986-12-27 Nec Corp Field effect transistor amplifier
JPS63227105A (en) * 1987-03-16 1988-09-21 Mitsubishi Electric Corp Hybrid integrated high frequency bias circuit
JPH04262606A (en) * 1991-02-18 1992-09-18 Fujitsu Ten Ltd Transistor bias circuit
JP2001332935A (en) * 2000-05-19 2001-11-30 Fujitsu Ltd Microwave amplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5079240A (en) * 1973-11-09 1975-06-27
JPS61296804A (en) * 1985-06-26 1986-12-27 Nec Corp Field effect transistor amplifier
JPS63227105A (en) * 1987-03-16 1988-09-21 Mitsubishi Electric Corp Hybrid integrated high frequency bias circuit
JPH04262606A (en) * 1991-02-18 1992-09-18 Fujitsu Ten Ltd Transistor bias circuit
JP2001332935A (en) * 2000-05-19 2001-11-30 Fujitsu Ltd Microwave amplifier

Also Published As

Publication number Publication date
JP5488955B2 (en) 2014-05-14

Similar Documents

Publication Publication Date Title
US7834700B2 (en) Radio frequency power amplifier
US7154336B2 (en) High-frequency power amplifier
CN108933574B (en) Power amplifying circuit
JP2008271517A (en) High frequency power amplifier and amplification method, and semiconductor device
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
JP6316512B1 (en) Semiconductor device
JP2006325096A (en) High-frequency power amplifier
JP2007522753A (en) Power amplifier with stabilizing network
JP2018129711A (en) Power amplifier circuit and high frequency module
Jin et al. A highly efficient CMOS envelope tracking power amplifier using all bias node controls
US20150188496A1 (en) Gate bias control circuit and power amplifying device having the same
JP2018133778A (en) Power Amplifier Module
US8130041B2 (en) Power amplifier device
JP2006074074A (en) High frequency power amplifier
JP5488955B2 (en) High frequency amplifier circuit
US10090295B2 (en) Biased transistor module
JP5714475B2 (en) Amplifier
KR101910896B1 (en) Broadband doherty power amplifier using a resonant circuit for the output matching circuit of the picking amplifier
JP2006108385A (en) Transistor circuit
JP2001326540A (en) Semiconductor circuit
JP2008236354A (en) Amplifier
JP2006324267A (en) Semiconductor device
JP2010148057A (en) Power amplifier, integrated circuit, and communication apparatus
US8896380B2 (en) High frequency amplifier
JP3606807B2 (en) High frequency amplifier circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R150 Certificate of patent or registration of utility model

Ref document number: 5488955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees