JP2009253147A - Method for forming wiring - Google Patents

Method for forming wiring Download PDF

Info

Publication number
JP2009253147A
JP2009253147A JP2008101427A JP2008101427A JP2009253147A JP 2009253147 A JP2009253147 A JP 2009253147A JP 2008101427 A JP2008101427 A JP 2008101427A JP 2008101427 A JP2008101427 A JP 2008101427A JP 2009253147 A JP2009253147 A JP 2009253147A
Authority
JP
Japan
Prior art keywords
wiring
seed layer
resist film
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008101427A
Other languages
Japanese (ja)
Inventor
Katsumi Yamazaki
克巳 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008101427A priority Critical patent/JP2009253147A/en
Publication of JP2009253147A publication Critical patent/JP2009253147A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for forming a wiring that not only prevents a plating film for forming the wiring of a base metal from being etched but also allows the thickness and width of the wiring to be the almost predetermined thickness and width (design thickness and width of the wiring) in a seed layer removing process for removing an unnecessary portion thereof, with respect to the method for forming the wiring mounted on an upper surface of the seed layer. <P>SOLUTION: An exposed portion of the seed layer 12 is removed from a second resist film 19 after the second resist film 19 is formed so that a side surface 17B and upper surface 17A of the plating film 17 for forming the base metal of the wiring 10 are covered. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、配線の形成方法に関し、特に、シード層の上面に設けられた配線の形成方法に関する。   The present invention relates to a method for forming a wiring, and more particularly to a method for forming a wiring provided on an upper surface of a seed layer.

従来、微細な配線を形成する方法として、セミアディティブ法（図１〜図５参照）が用いられている。   Conventionally, a semi-additive method (see FIGS. 1 to 5) is used as a method for forming fine wiring.

図１〜図５は、従来の配線の形成方法を説明するための図である。   1 to 5 are diagrams for explaining a conventional method of forming a wiring.

図１〜図５を参照して、従来の配線１００の形成方法について説明する。始めに、図１に示す工程では、絶縁層１０１の上面１０１Ａを覆うように、シード層１０２を形成する。シード層１０２としては、例えば、Ｃｕ層を用いることができる。   A conventional method for forming the wiring 100 will be described with reference to FIGS. First, in the process illustrated in FIG. 1, the seed layer 102 is formed so as to cover the upper surface 101 </ b> A of the insulating layer 101. As the seed layer 102, for example, a Cu layer can be used.

次いで、図２に示す工程では、シード層１０２の上面１０２Ａに開口部１０５を有したレジスト膜１０４を形成する。このとき、レジスト膜１０４の下部１０４Ａは、開口部１０５を形成するための露光処理の影響により、裾引き形状（テーパー形状）となる。開口部１０５は、配線１００の形成領域に対応する部分のシード層１０２の上面１０２Ａを露出するように形成する。   Next, in a step shown in FIG. 2, a resist film 104 having an opening 105 is formed on the upper surface 102 </ b> A of the seed layer 102. At this time, the lower portion 104 </ b> A of the resist film 104 has a skirt shape (tapered shape) due to the influence of the exposure process for forming the opening 105. The opening 105 is formed so as to expose the upper surface 102 </ b> A of the seed layer 102 corresponding to the formation region of the wiring 100.

次いで、図３に示す工程では、シード層１０２を給電層とする電解めっき法により、開口部１０５に露出された部分のシード層１０２の上面１０２Ａに配線１００の母材となるめっき膜１０７を形成する。めっき膜１０７は、開口部１０５の形状に対応するように形成されるため、めっき膜１０７の下部は逆テーパー形状（括れた形状）となる。めっき膜１０７としては、例えば、Ｃｕめっき膜を用いることができる。   Next, in the step shown in FIG. 3, a plating film 107 serving as a base material of the wiring 100 is formed on the upper surface 102 </ b> A of the seed layer 102 exposed at the opening 105 by electrolytic plating using the seed layer 102 as a power feeding layer. To do. Since the plating film 107 is formed so as to correspond to the shape of the opening 105, the lower portion of the plating film 107 has an inversely tapered shape (constricted shape). As the plating film 107, for example, a Cu plating film can be used.

次いで、図４に示す工程では、図３に示すレジスト膜１０４を除去する。次いで、図５に示す工程では、エッチングにより、めっき膜１０７に覆われていない部分のシード層１０２（不要な部分のシード層１０２）を除去する。これにより、シード層１０２の上面１０２Ａに、配線１００が形成される（例えば、特許文献１参照）。
特開２００５−１６６９１７号公報 Next, in the step shown in FIG. 4, the resist film 104 shown in FIG. 3 is removed. Next, in the step shown in FIG. 5, the portion of the seed layer 102 that is not covered with the plating film 107 (the unnecessary portion of the seed layer 102) is removed by etching. Thereby, the wiring 100 is formed on the upper surface 102A of the seed layer 102 (see, for example, Patent Document 1).
Japanese Patent Laid-Open No. 2005-166917

しかしながら、従来の配線１００の形成方法では、図５に示す工程において、不要な部分のシード層１０２を除去する際、配線１００の母材となるめっき膜１０７もエッチングされてしまうため、配線１００を所定の厚さ及び幅（設計上の配線１００の厚さ及び幅）となるように、配線１００を形成することができないという問題があった。   However, in the conventional method for forming the wiring 100, when the unnecessary portion of the seed layer 102 is removed in the step shown in FIG. 5, the plating film 107 serving as a base material of the wiring 100 is also etched. There is a problem that the wiring 100 cannot be formed so as to have a predetermined thickness and width (designed thickness and width of the wiring 100).

特に、めっき膜１０７の下部は、逆テーパー形状（図３参照）であるため、図５に示す工程において、めっき膜１０７の下部のエッチング量が大きくなってしまう（言い換えれば、配線１００の下部の幅が狭くなってしまう）という問題があった。なお、配線１００の下部の幅が狭くなりすぎた場合、配線１００が倒れてしまう虞がある。   In particular, since the lower part of the plating film 107 has an inversely tapered shape (see FIG. 3), the etching amount of the lower part of the plating film 107 increases in the process shown in FIG. 5 (in other words, the lower part of the wiring 100). There is a problem that the width becomes narrower). Note that if the width of the lower portion of the wiring 100 becomes too narrow, the wiring 100 may fall down.

そこで本発明は、上述した問題点に鑑みなされたものであり、不要な部分のシード層を除去するシード層除去工程において、配線の母材となるめっき膜がエッチングされることを防止して、配線の厚さ及び幅を略所定の厚さ及び幅（設計上の配線の厚さ及び幅）にすることのできる配線の形成方法を提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and in the seed layer removal step of removing an unnecessary portion of the seed layer, it is possible to prevent the plating film serving as a wiring base material from being etched, It is an object of the present invention to provide a method of forming a wiring that can make the thickness and width of the wiring substantially equal to a predetermined thickness and width (designed wiring thickness and width).

本発明の一観点によれば、絶縁層に形成されたシード層の上面に設けられた配線の形成方法であって、前記絶縁層の上面を覆う前記シード層を形成するシード層形成工程と、前記シード層の上面に開口部を有した第１のレジスト膜を形成する第１のレジスト膜形成工程と、電解めっき法により、前記開口部に前記配線の母材となるめっき膜を形成するめっき膜形成工程と、前記めっき膜形成工程後に前記第１のレジスト膜を除去する第１のレジスト膜除去工程と、前記第１のレジスト膜除去工程後に、前記めっき膜の側面及び上面を覆う第２のレジスト膜を形成する第２のレジスト膜形成工程と、前記第２のレジスト膜から露出された部分の前記シード層を除去するシード層除去工程と、前記シード層除去工程後に、前記第２のレジスト膜を除去する第２のレジスト膜除去工程と、を含むことを特徴とする配線の形成方法が提供される。   According to one aspect of the present invention, there is provided a method for forming a wiring provided on an upper surface of a seed layer formed on an insulating layer, the seed layer forming step of forming the seed layer covering the upper surface of the insulating layer; A first resist film forming step for forming a first resist film having an opening on the upper surface of the seed layer, and plating for forming a plating film serving as a base material for the wiring in the opening by an electrolytic plating method A film forming step; a first resist film removing step of removing the first resist film after the plating film forming step; and a second covering the side and upper surfaces of the plating film after the first resist film removing step. A second resist film forming step of forming the resist film, a seed layer removing step of removing the seed layer in a portion exposed from the second resist film, and after the seed layer removing step, Resist film Method of forming a wiring, which comprises a second resist film removing step that support, is provided.

本発明によれば、絶縁層の上面を覆うシード層を形成し、次いで、シード層の上面に開口部を有した第１のレジスト膜を形成し、次いで、電解めっき法により、開口部に配線の母材となるめっき膜を形成し、その後、第１のレジスト膜を除去し、次いで、めっき膜の側面及び上面を覆う第２のレジスト膜を形成し、次いで、第２のレジスト膜から露出された部分のシード層を除去することにより、シード層除去工程において、配線の母材となるめっき膜がエッチングされることがなくなるため、配線の厚さ及び幅を略所定の厚さ及び幅（設計上の配線の厚さ及び幅）にすることができる。   According to the present invention, a seed layer covering the upper surface of the insulating layer is formed, then a first resist film having an opening is formed on the upper surface of the seed layer, and then wiring is formed in the opening by electrolytic plating. After that, the first resist film is removed, and then a second resist film is formed to cover the side surface and upper surface of the plating film, and then exposed from the second resist film. By removing the seed layer of the formed portion, the plating film that becomes the wiring base material is not etched in the seed layer removing step, so that the thickness and width of the wiring are reduced to a substantially predetermined thickness and width ( The thickness and width of the design wiring).

本発明によれば、不要な部分のシード層を除去するシード層除去工程において、配線の母材となるめっき膜がエッチングされることを防止して、配線の厚さ及び幅を略所定の厚さ及び幅（設計上の配線の厚さ及び幅）にすることができる。   According to the present invention, in the seed layer removing step of removing the unnecessary portion of the seed layer, the plating film serving as the wiring base material is prevented from being etched, so that the thickness and width of the wiring are set to a predetermined thickness. And width (designed wiring thickness and width).

次に、図面に基づいて本発明の実施の形態について説明する。   Next, embodiments of the present invention will be described with reference to the drawings.

（実施の形態）
図６〜図１２は、本発明の実施の形態に係る配線の形成方法を説明するための図である。 (Embodiment)
6 to 12 are views for explaining a wiring forming method according to the embodiment of the present invention.

図６〜図１２を参照して、本実施の形態の配線１０の形成方法について説明する。始めに、図６に示す工程では、絶縁層１１の上面１１Ａを覆うように、シード層１２を形成する（シード層形成工程）。絶縁層１１としては、例えば、エポキシ樹脂やポリイミド樹脂からなる樹脂層を用いることができる。シード層１２は、電解めっき法により、配線１０の母材となる後述するめっき膜１７を形成する際の給電層となる層である。シード層１２としては、例えば、Ｃｕ層を用いることができる。シード層１２としてＣｕ層を用いる場合、シード層１２の厚さは、例えば、０．５μｍ〜１．０μｍとすることができる。シード層１２は、例えば、無電解めっき法やスパッタ法等の方法により形成することができる。なお、シード層１２を形成する前に、絶縁層１１の上面１１Ａの粗化処理を行う。   With reference to FIGS. 6-12, the formation method of the wiring 10 of this Embodiment is demonstrated. First, in the step shown in FIG. 6, the seed layer 12 is formed so as to cover the upper surface 11A of the insulating layer 11 (seed layer forming step). As the insulating layer 11, for example, a resin layer made of an epoxy resin or a polyimide resin can be used. The seed layer 12 is a layer that serves as a power feeding layer when forming a plating film 17 (to be described later) serving as a base material of the wiring 10 by electrolytic plating. As the seed layer 12, for example, a Cu layer can be used. When a Cu layer is used as the seed layer 12, the thickness of the seed layer 12 can be set to 0.5 μm to 1.0 μm, for example. The seed layer 12 can be formed by a method such as electroless plating or sputtering. Before forming the seed layer 12, the top surface 11A of the insulating layer 11 is roughened.

次いで、図７に示す工程では、シード層１２の上面１２Ａに開口部１５を有した第１のレジスト膜１４を形成する（第１のレジスト膜形成工程）。具体的には、第１のレジスト膜１４は、例えば、液状レジスト又はドライフィルムレジストをシード層１２の上面１２Ａに配置した後、液状レジスト又はドライフィルムレジストを露光・現像処理することで形成する。このとき、第１のレジスト膜１４の下部は、開口部１５を形成するための露光処理の影響により、裾引き形状（テーパー形状）となる。開口部１５は、配線１０の形成領域に対応する部分のシード層１２の上面１２Ａを露出するように形成する。   Next, in a step shown in FIG. 7, a first resist film 14 having an opening 15 is formed on the upper surface 12A of the seed layer 12 (first resist film forming step). Specifically, the first resist film 14 is formed by, for example, disposing a liquid resist or dry film resist on the upper surface 12A of the seed layer 12 and then exposing and developing the liquid resist or dry film resist. At this time, the lower portion of the first resist film 14 has a skirt shape (taper shape) due to the influence of the exposure process for forming the opening 15. The opening 15 is formed so as to expose the upper surface 12 </ b> A of the seed layer 12 corresponding to the formation region of the wiring 10.

次いで、図８に示す工程では、シード層１２を給電層とする電解めっき法により、開口部１５に露出された部分のシード層１２の上面１２Ａに配線１０の母材となるめっき膜１７を形成する（めっき膜形成工程）。めっき膜１７としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜１７の厚さは、配線１０の厚さと略等しく、例えば、１５μｍとすることができる。めっき膜１７の幅は、配線１０の幅と略等しく、例えば、１０μｍとすることができる。めっき膜１７は、開口部１５の形状に対応するように形成されるため、めっき膜１７の下部は逆テーパー形状（括れた形状）となる。   Next, in the step shown in FIG. 8, a plating film 17 serving as a base material of the wiring 10 is formed on the upper surface 12 </ b> A of the seed layer 12 exposed in the opening 15 by an electrolytic plating method using the seed layer 12 as a power feeding layer. (Plating film forming step). As the plating film 17, for example, a Cu plating film can be used. The thickness of the plating film 17 is substantially equal to the thickness of the wiring 10 and can be set to 15 μm, for example. The width of the plating film 17 is substantially equal to the width of the wiring 10 and can be set to 10 μm, for example. Since the plating film 17 is formed so as to correspond to the shape of the opening 15, the lower part of the plating film 17 has an inversely tapered shape (constricted shape).

次いで、図９に示す工程では、図８に示す第１のレジスト膜１４を除去する（第１のレジスト膜除去工程）。   Next, in the step shown in FIG. 9, the first resist film 14 shown in FIG. 8 is removed (first resist film removing step).

次いで、図１０に示す工程では、めっき膜１７の側面１７Ｂ及び上面１７Ａを覆うように、第２のレジスト膜１９を形成する（第２のレジスト膜形成工程）。具体的には、第２のレジスト膜１９は、例えば、液状レジスト又はドライフィルムレジストを図９に示す構造体の上面側に配置した後、液状レジスト又はドライフィルムレジストを露光・現像処理することで形成する。   Next, in the step shown in FIG. 10, the second resist film 19 is formed so as to cover the side surface 17B and the upper surface 17A of the plating film 17 (second resist film forming step). Specifically, the second resist film 19 is obtained by, for example, arranging a liquid resist or a dry film resist on the upper surface side of the structure shown in FIG. 9 and then exposing and developing the liquid resist or the dry film resist. Form.

液状レジストを用いて第２のレジスト膜１９を形成する場合、めっき膜１７が押圧されることがないため、配線１０の母材となるめっき膜１７が損傷することを防止できる。   When the second resist film 19 is formed using a liquid resist, the plating film 17 is not pressed, so that the plating film 17 serving as the base material of the wiring 10 can be prevented from being damaged.

また、ドライフィルムレジストを用いて第２のレジスト膜１９を形成する場合、ドライフィルムレジストはシート状のレジストであるため、扱い易い。   In addition, when the second resist film 19 is formed using a dry film resist, the dry film resist is a sheet-like resist, and thus is easy to handle.

第２のレジスト膜１９は、後述する図１１に示す工程において、第２のレジスト膜１９に覆われていない部分のシード層１２（不要な部分のシード層１２）を除去する際のエッチングにより、配線１０の母材となるめっき膜１７がエッチングされることを防止するための膜である。   The second resist film 19 is etched by removing a portion of the seed layer 12 (unnecessary portion of the seed layer 12) that is not covered by the second resist film 19 in the step shown in FIG. This is a film for preventing the plating film 17 serving as the base material of the wiring 10 from being etched.

このように、不要な部分のシード層１２を除去する前に、めっき膜１７の側面１７Ｂ及び上面１７Ａを覆う第２のレジスト膜１９を形成することにより、後述するシード層除去工程（図１１参照）において、めっき膜１７の側面１７Ｂ及び上面１７Ａがエッチングされることがなくなるため、配線１０の厚さ及び幅を略所定の厚さ及び幅（設計上の配線１０の厚さ及び幅）にすることができる。   In this way, before removing the unnecessary portion of the seed layer 12, the second resist film 19 that covers the side surface 17B and the upper surface 17A of the plating film 17 is formed, so that a seed layer removal step (see FIG. 11) described later is performed. ), The side surface 17B and the upper surface 17A of the plating film 17 are not etched, so that the thickness and width of the wiring 10 are set to substantially predetermined thicknesses and widths (designed thickness and width of the wiring 10). be able to.

また、第２のレジスト膜１９は、めっき膜１７の下部の逆テーパー形状とされた部分を充填するように形成されるため、めっき膜１７の幅よりもシード層の幅が狭くなることを防止できる。これにより、不要な部分のシード層１２を除去する際のエッチング時間を長くして、確実に不要な部分のシード層１２を除去することができる。特に、粗化された絶縁層１１の上面１１Ａの表面粗さが粗い場合に有効である。   Further, since the second resist film 19 is formed so as to fill the reverse tapered portion of the lower part of the plating film 17, the width of the seed layer is prevented from being narrower than the width of the plating film 17. it can. Thus, the etching time for removing the unnecessary portion of the seed layer 12 can be lengthened, and the unnecessary portion of the seed layer 12 can be reliably removed. This is particularly effective when the surface roughness of the upper surface 11A of the roughened insulating layer 11 is rough.

さらに、第２のレジスト膜１９の厚さは、シード層除去工程後に、めっき膜１７の側面１７Ｂ及び上面１７Ａに第２のレジスト膜１９が残るような厚さにするとよい。これにより、シード層除去工程後において、側面１７Ｂ及び上面１７Ａに対応する部分のめっき膜１７がエッチングされることを確実に防止することができる。   Further, the thickness of the second resist film 19 may be set to a thickness such that the second resist film 19 remains on the side surface 17B and the upper surface 17A of the plating film 17 after the seed layer removing step. Thereby, it is possible to reliably prevent the plating film 17 corresponding to the side surface 17B and the upper surface 17A from being etched after the seed layer removing step.

次いで、図１１に示す工程では、第２のレジスト膜１９から露出された部分のシード層１２（不要な部分のシード層１２）を除去する（シード層除去工程）。具体的には、例えば、ウエットエッチングにより、不要な部分のシード層１２を除去する。このとき、先に説明したように、めっき膜１７の側面１７Ｂ及び上面１７Ａには第２のレジスト膜１９が形成されているため、不要な部分のシード層１２を除去する際に使用するエッチング液により、めっき膜１７がエッチングされることはない。   Next, in the step shown in FIG. 11, the portion of the seed layer 12 (unnecessary portion of the seed layer 12) exposed from the second resist film 19 is removed (seed layer removal step). Specifically, for example, the unnecessary portion of the seed layer 12 is removed by wet etching. At this time, as described above, since the second resist film 19 is formed on the side surface 17B and the upper surface 17A of the plating film 17, the etching solution used when removing the unnecessary seed layer 12 is removed. Therefore, the plating film 17 is not etched.

次いで、図１２に示す工程では、図１１に示す第２のレジスト膜１９を除去する（第２のレジスト膜除去工程）。これにより、シード層１２の上面１２Ａに配線１０が形成される。   Next, in the step shown in FIG. 12, the second resist film 19 shown in FIG. 11 is removed (second resist film removing step). As a result, the wiring 10 is formed on the upper surface 12A of the seed layer 12.

本実施の形態の配線の形成方法によれば、絶縁層１１の上面１１Ａを覆うシード層１２を形成し、次いで、シード層１２の上面１２Ａに開口部１５を有した第１のレジスト膜１４を形成し、次いで、電解めっき法により、開口部１５に配線１０の母材となるめっき膜１７を形成し、その後、第１のレジスト膜１４を除去し、次いで、めっき膜１７の側面１７Ｂ及び上面１７Ａを覆う第２のレジスト膜１９を形成し、次いで、第２のレジスト膜１９から露出された部分のシード層１２を除去することにより、シード層除去工程において、配線１０の母材となるめっき膜１７がエッチングされることがなくなるため、配線１０の厚さ及び幅を略所定の厚さ及び幅（設計上の配線１０の厚さ及び幅）にすることができる。   According to the wiring formation method of the present embodiment, the seed layer 12 covering the upper surface 11A of the insulating layer 11 is formed, and then the first resist film 14 having the opening 15 on the upper surface 12A of the seed layer 12 is formed. Then, a plating film 17 that becomes a base material of the wiring 10 is formed in the opening 15 by electrolytic plating, and then the first resist film 14 is removed, and then the side surface 17B and the upper surface of the plating film 17 are formed. A second resist film 19 covering 17A is formed, and then the seed layer 12 exposed from the second resist film 19 is removed, so that plating used as a base material of the wiring 10 in the seed layer removing step Since the film 17 is not etched, the thickness and width of the wiring 10 can be set to a substantially predetermined thickness and width (designed thickness and width of the wiring 10).

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and within the scope of the present invention described in the claims, Various modifications and changes are possible.

本発明は、シード層の上面に設けられた配線の形成方法に適用できる。   The present invention can be applied to a method for forming a wiring provided on an upper surface of a seed layer.

従来の配線の形成方法を説明するための図（その１）である。It is FIG. (1) for demonstrating the formation method of the conventional wiring. 従来の配線の形成方法を説明するための図（その２）である。It is FIG. (2) for demonstrating the formation method of the conventional wiring. 従来の配線の形成方法を説明するための図（その３）である。It is FIG. (3) for demonstrating the formation method of the conventional wiring. 従来の配線の形成方法を説明するための図（その４）である。It is FIG. (4) for demonstrating the formation method of the conventional wiring. 従来の配線の形成方法を説明するための図（その５）である。It is FIG. (5) for demonstrating the formation method of the conventional wiring. 本発明の実施の形態に係る配線の形成方法を説明するための図（その１）である。It is FIG. (1) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その２）である。It is FIG. (2) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その３）である。It is FIG. (3) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その４）である。It is FIG. (4) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その５）である。It is FIG. (5) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その６）である。It is FIG. (6) for demonstrating the formation method of the wiring which concerns on embodiment of this invention. 本発明の実施の形態に係る配線の形成方法を説明するための図（その７）である。It is FIG. (7) for demonstrating the formation method of the wiring which concerns on embodiment of this invention.

符号の説明Explanation of symbols

１０ 配線
１１ 絶縁層
１１Ａ，１２Ａ，１７Ａ 上面
１２ シード層
１４ 第１のレジスト膜
１５ 開口部
１７ めっき膜
１７Ｂ 側面
１９ 第２のレジスト膜 DESCRIPTION OF SYMBOLS 10 Wiring 11 Insulating layer 11A, 12A, 17A Upper surface 12 Seed layer 14 1st resist film 15 Opening part 17 Plating film 17B Side surface 19 2nd resist film

Claims (2)

絶縁層に形成されたシード層の上面に設けられた配線の形成方法であって、
前記絶縁層の上面を覆う前記シード層を形成するシード層形成工程と、
前記シード層の上面に開口部を有した第１のレジスト膜を形成する第１のレジスト膜形成工程と、
電解めっき法により、前記開口部に前記配線の母材となるめっき膜を形成するめっき膜形成工程と、
前記めっき膜形成工程後に前記第１のレジスト膜を除去する第１のレジスト膜除去工程と、
前記第１のレジスト膜除去工程後に、前記めっき膜の側面及び上面を覆う第２のレジスト膜を形成する第２のレジスト膜形成工程と、
前記第２のレジスト膜から露出された部分の前記シード層を除去するシード層除去工程と、
前記シード層除去工程後に、前記第２のレジスト膜を除去する第２のレジスト膜除去工程と、を含むことを特徴とする配線の形成方法。 A method of forming a wiring provided on an upper surface of a seed layer formed in an insulating layer,
A seed layer forming step of forming the seed layer covering an upper surface of the insulating layer;
A first resist film forming step of forming a first resist film having an opening on the upper surface of the seed layer;
A plating film forming step of forming a plating film to be a base material of the wiring in the opening by electrolytic plating;
A first resist film removing step of removing the first resist film after the plating film forming step;
A second resist film forming step of forming a second resist film covering a side surface and an upper surface of the plating film after the first resist film removing step;
A seed layer removing step of removing the seed layer in a portion exposed from the second resist film;
And a second resist film removing step of removing the second resist film after the seed layer removing step. 前記第２のレジスト膜の厚さは、前記シード層除去工程後において、前記めっき膜の側面及び上面に前記第２のレジスト膜が残る厚さであることを特徴とする請求項１記載の配線の形成方法。   2. The wiring according to claim 1, wherein the thickness of the second resist film is such that the second resist film remains on a side surface and an upper surface of the plating film after the seed layer removing step. Forming method.
JP2008101427A 2008-04-09 2008-04-09 Method for forming wiring Pending JP2009253147A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008101427A JP2009253147A (en) 2008-04-09 2008-04-09 Method for forming wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008101427A JP2009253147A (en) 2008-04-09 2008-04-09 Method for forming wiring

Publications (1)

Publication Number Publication Date
JP2009253147A true JP2009253147A (en) 2009-10-29

Family

ID=41313539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008101427A Pending JP2009253147A (en) 2008-04-09 2008-04-09 Method for forming wiring

Country Status (1)

Country Link
JP (1) JP2009253147A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800209B2 (en) * 2006-02-09 2010-09-21 Panasonic Corporation Wiring board with conductive wirings and protrusion electrodes
JP2019212693A (en) * 2018-05-31 2019-12-12 新光電気工業株式会社 Wiring board, semiconductor device, and method for manufacturing wiring board

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7800209B2 (en) * 2006-02-09 2010-09-21 Panasonic Corporation Wiring board with conductive wirings and protrusion electrodes
JP2019212693A (en) * 2018-05-31 2019-12-12 新光電気工業株式会社 Wiring board, semiconductor device, and method for manufacturing wiring board
US11404362B2 (en) 2018-05-31 2022-08-02 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device
JP7430481B2 (en) 2018-05-31 2024-02-13 新光電気工業株式会社 Wiring board, semiconductor device, and wiring board manufacturing method

Similar Documents

Publication Publication Date Title
JP6131135B2 (en) Wiring board and manufacturing method thereof
JP2014027317A (en) Method of manufacturing printed circuit board
US20130128472A1 (en) Printed circuit board and manufacturing method thereof
JP2009182118A (en) Manufacturing method of wiring board
JP2009253147A (en) Method for forming wiring
JP2005303172A (en) Wiring circuit substrate
KR100602912B1 (en) Method for manufacturing conductive pattern
JP2014039032A (en) Method for manufacturing printed circuit board
KR20210028266A (en) Alternative integration for redistribution layer process
JP2005158848A (en) Method of manufacturing wiring circuit board
JP2006120667A (en) Printed circuit board and manufacturing method thereof
JP2010129723A (en) Method of forming via hole
JP2007142795A (en) Method of manufacturing piezoelectric vibration chip, and method of forming alignment marker
JP2008135445A (en) Wiring structure and method of forming wiring layer
JP2008085238A (en) Substrate having through electrode, and manufacturing method thereof
JP2003243806A (en) Circuit board
JP4873179B2 (en) Manufacturing method of semiconductor device
JP4386827B2 (en) Method for manufacturing printed circuit board
JP2007317810A (en) Method for manufacturing metallic wiring
JP2006108352A (en) Wiring board and manufacturing method thereof
JP2011069938A5 (en)
KR100917774B1 (en) Method of pitch control in printed circuit board
JP2009059942A (en) Method of manufacturing thin-film electronic component
JP2007088232A (en) Method of manufacturing printed wiring board
JP5223634B2 (en) Method for manufacturing film carrier tape for mounting electronic component and method for designing photoresist pattern