JP2009247132A

JP2009247132A - Snubber circuit

Info

Publication number: JP2009247132A
Application number: JP2008091389A
Authority: JP
Inventors: Ryuji Yamada; 隆二山田
Original assignee: Fuji Electric Systems Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2008-03-31
Filing date: 2008-03-31
Publication date: 2009-10-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a snubber circuit capable of reducing the loss in the snubber circuit, and capable of reducing a breakdown voltage of a switching element. <P>SOLUTION: The snubber circuit includes: a first series circuit formed by connecting a snubber capacitor and a first diode in series; a second series circuit formed by connecting a snubber reactor and a second diode in series; and a third series circuit formed by connecting a snubber resistor and a third diode in series. The first series circuit is connected to an output end of a rectifying circuit, one end of the second series circuit is connected to a connection point between a smoothing inductor and a smoothing capacitor of a smoothing circuit while the other end thereof is connected to the connection point between the snubber capacitor and the first diode of the first series circuit, and the third series circuit is connected in parallel to the second series circuit, thereby enabling reduction in the breakdown voltage of the switching element used for the rectifying circuit while suppressing LC resonance effectively. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明はスナバ回路に係り、特にスイッチング電源等に用いられるダイオード等の半導体スイッチング素子に印加されるサージ電圧を抑制するに好適なスナバ回路に関する。 The present invention relates to a snubber circuit, and more particularly to a snubber circuit suitable for suppressing a surge voltage applied to a semiconductor switching element such as a diode used in a switching power supply or the like.

従来、入力された直流電圧を半導体スイッチング素子によりスイッチングして交流を生成した後、変圧器によって昇圧または降圧し、これを整流して異なる直流電圧に変換して出力する絶縁型ＤＣ−ＤＣコンバータが知られている（例えば、特許文献１を参照）。
図９は、直流から交流を生成する半導体スイッチング素子にＭＯＳＦＥＴを用いて構成した絶縁型ＤＣ−ＤＣコンバータ（以下、ＤＣ−ＤＣコンバータと称する）の一例を示した概略構成図である。このＤＣ−ＤＣコンバータは、２つのＭＯＳＦＥＴのうち、一方のＭＯＳＦＥＴ（Ｑ₁またはＱ₃）のソースと、他方のＭＯＳＦＥＴ（Ｑ₂またはＱ₄）のドレインを接続した直列回路が２組並列に接続されてインバータ１を構成している。
オンオフ制御部３は、インバータ１のＭＯＳＦＥＴ（Ｑ₁，Ｑ₄）をそれぞれオンにする一方、ＭＯＳＦＥＴ（Ｑ₂，Ｑ₃）をそれぞれオフにする状態（第１の状態）と、このオンとオフを入れ替えた状態（第２の状態）およびすべてのＭＯＳＦＥＴ（Ｑ₁，Ｑ₂，Ｑ₃，Ｑ₄）をオフする状態（第３の状態）を作る。そしてオンオフ制御部３は、これら第１〜第３の状態を高速で切り替え、変圧器Ｔの一次巻線Ｗ₁に高周波の交流（矩形波）が印加されるように制御する。このように制御することによって変圧器Ｔの二次巻線Ｗ₂には、一次巻線Ｗ₁に与えられた矩形波に応じた電圧（交流）が生じる。この高周波交流の周波数は、変圧器Ｔの小形化、騒音防止のため一般的に１０ｋＨｚ以上とされることが多い。 2. Description of the Related Art Conventionally, an isolated DC-DC converter that switches an input DC voltage by a semiconductor switching element to generate AC, then boosts or steps down by a transformer, rectifies it, converts it to a different DC voltage, and outputs it. It is known (see, for example, Patent Document 1).
FIG. 9 is a schematic configuration diagram illustrating an example of an insulated DC-DC converter (hereinafter referred to as a DC-DC converter) configured using a MOSFET as a semiconductor switching element that generates alternating current from direct current. In this DC-DC converter, two sets of series circuits in which the source of _one MOSFET (Q ₁ or Q ₃ ) and the drain of the other MOSFET (Q ₂ or Q ₄ ) are connected in parallel. Thus, the inverter 1 is configured.
The on / off control unit 3 turns on the MOSFETs (Q ₁ , Q ₄ ) of the inverter 1 while turning off the MOSFETs (Q ₂ , Q ₃ ) (first state), and turns on / off the MOSFETs (Q ₂ , Q ₃ ). Are switched (second state) and all MOSFETs (Q ₁ , Q ₂ , Q ₃ , Q ₄ ) are turned off (third state). Then, the on / off control unit 3 switches these first to third states at high speed, and controls so that a high-frequency alternating current (rectangular wave) is applied to the primary winding W ₁ of the transformer T. By controlling in this way, a voltage (alternating current) corresponding to the rectangular wave applied to the primary winding W ₁ is generated in the secondary winding W ₂ of the transformer T. The frequency of this high-frequency alternating current is generally set to 10 kHz or more in order to reduce the size of the transformer T and prevent noise.

二次巻線Ｗ₂には、この二次巻線Ｗ₂に生じた交流を整流する四個のダイオード（Ｄ₁，Ｄ₂，Ｄ₃，Ｄ₄）からなるダイオードブリッジ４が接続されている。このダイオードブリッジ４の出力は、脈流であるため、直列に接続された平滑インダクタＬおよび平滑コンデンサＣを直列に接続した平滑回路がダイオードブリッジ４の直流出力端に接続される。そして平滑コンデンサＣの両端に生じる平滑された直流が負荷５に供給されるようになっている。
オンオフ制御部３は、上述したように第１〜第３の状態を高速で切り替えると共に、ＭＯＳＦＥＴ（Ｑ₁〜Ｑ₄）のオン期間とオフ期間の比率を制御することによって負荷５に印加される直流電圧値を調整する。
また、上記ＭＯＳＦＥＴ（Ｑ₁〜Ｑ₄）のすべてをオフする期間（第３の状態）、すなわち変圧器Ｔの一次巻線Ｗ１に印加される電圧が［０Ｖ］となる期間においても、ＤＣ−ＤＣコンバータは、平滑インダクタＬに蓄えられた電磁エネルギーを放出し、負荷５に電流を供給し続ける（還流期間）。
ところでこのＤＣ−ＤＣコンバータは、例えば還流期間から正の電圧が印加される期間に移行するとダイオードＤ₂，Ｄ₃には逆電圧が印加されるため、ごく短時間に逆電流、すなわち逆回復電流を流した後、これを遮断する動作を行う。この逆回復電流の供給源は、変圧器Ｔである。変圧器Ｔの電流経路には、変圧器Ｔの漏れリアクタンスＬ_eが存在する。またダイオード（Ｄ₁〜Ｄ₄）は、高速でスイッチングされた交流を直流に変換するため、電流遮断時間が短時間の素子が用いられる。 The secondary winding W _2, the diode bridge 4 made of four diodes for rectifying the alternating current generated in the secondary winding _{_{_{W 2 (D 1, D 2}}} , D 3, D 4) is connected . Since the output of the diode bridge 4 is a pulsating current, a smoothing circuit in which a smoothing inductor L and a smoothing capacitor C connected in series are connected in series is connected to the DC output terminal of the diode bridge 4. The smoothed direct current generated at both ends of the smoothing capacitor C is supplied to the load 5.
The on / off control unit 3 switches the first to third states at a high speed as described above, and is applied to the load 5 by controlling the ratio between the on period and the off period of the MOSFETs (Q _{1 to} Q ₄ ). Adjust the DC voltage value.
Further, even in a period (third state) in which all of the MOSFETs (Q _{1 to} Q ₄ ) are turned off, that is, in a period in which the voltage applied to the primary winding W1 of the transformer T is [0V], DC− The DC converter releases the electromagnetic energy stored in the smoothing inductor L and continues to supply current to the load 5 (reflux period).
By the way, in this DC-DC converter, since a reverse voltage is applied to the diodes D ₂ and D ₃ , for example, when a positive voltage is applied from the return period, a reverse current, that is, a reverse recovery current is obtained in a very short time. After the flow, the operation to cut off this is performed. The source of this reverse recovery current is a transformer T. The current path of the transformer T, there is a leakage reactance L _e of the transformer T. In addition, the diodes (D _{1 to} D ₄ ) convert an alternating current switched at high speed into a direct current, so that an element having a short current interruption time is used.

したがって遮断時の損失が小さく、ダイオード（Ｄ₁〜Ｄ₄）に存在する寄生キャパシタンス（Ｃ_p1〜Ｃ_p4）の影響が無視できなくなる。つまりこの場合は、変圧器Ｔの二次巻線Ｗ₂に生じた起電力Ｅ₂に対して、漏れリアクタンスＬ_e、ダイオードＤ₂，Ｄ₃の寄生キャパシタンスＣ_p2，Ｃ_p3とで形成される直列共振回路によるＬＣ共振が生じる。このＬＣ共振において、漏れリアクタンスＬ_eの初期電流を［０Ａ］、寄生キャパシタンスＣ_p2，Ｃ_p3の初期電圧が［０Ｖ］の条件で寄生キャパシタンスＣ_p2，Ｃ_p3に生じるサージ電圧のピーク電圧値は、ＬＣ共振回路に与えられた印加電圧（ここでは起電力Ｅ₂）の２倍に達することが知られている。更にこのサージ電圧は、ＬＣ共振回路に流れる初期電流（ここでは、逆回復電流）の存在によってより高いピーク電圧値になる。このピーク電圧値が高いとダイオードＤ₂，Ｄ₃が破損される恐れがある。勿論、ダイオードＤ₁，Ｄ₄についても同様のサージ電圧が印加される。
このようなサージ電圧からスイッチング素子を保護するためのスナバ回路を備えた電力変換装置が知られている（例えば、特許文献２〜４を参照）。
例えば図１０に示した回路は、スナバコンデンサＣ_sと第一のダイオードＤ_s1とが直列に接続された第一直列回路と、スナバインダクタＬ_sと第二のダイオードＤ_s2とが直列に接続された第二直列回路とを備え、第一直列回路は、ダイオードブリッジ４の出力端に接続され、第二直列回路は、その一端が平滑回路の平滑インダクタＬと平滑コンデンサＣとの接続点に接続され、その他端が第一直列回路のスナバコンデンサＣ_sと第一のダイオードＤ_s1との接続点に接続されている。 Therefore, the loss at the time of interruption is small, and the influence of the parasitic capacitances (C _{p1 to} C _p4 ) existing in the diodes (D _{1 to} D ₄ ) cannot be ignored. That is, in this case, is formed by the relative electromotive force E ₂ generated in the secondary winding W ₂ of transformer T, the leakage reactance L _e, a parasitic capacitance C _p2, C _p3 diodes D _2, D ₃ LC resonance occurs due to the series resonance circuit. In this LC resonance, the initial current leakage reactance L _e [0A], the peak voltage value of the parasitic capacitance C _p2, surge voltage initial voltage C _p3 occurs in the parasitic capacitance C _p2, C _p3 with the conditions of [0V] is It is known to reach twice the applied voltage (here, electromotive force E ₂ ) applied to the LC resonance circuit. Furthermore, this surge voltage has a higher peak voltage value due to the presence of an initial current (here, reverse recovery current) flowing in the LC resonance circuit. If this peak voltage value is high, the diodes D ₂ and D ₃ may be damaged. Of course, the same surge voltage is applied to the diodes D ₁ and D ₄ .
A power converter provided with a snubber circuit for protecting a switching element from such a surge voltage is known (see, for example, Patent Documents 2 to 4).
For example, the circuit shown in FIG. 10 includes a first series circuit in which a snubber capacitor C _s and a first diode D _s1 are connected in series, and a snubber inductor L _s and a second diode D _s2 in series. The first series circuit is connected to the output terminal of the diode bridge 4, and one end of the second series circuit is a connection point between the smoothing inductor L and the smoothing capacitor C of the smoothing circuit. The other end of the first series circuit is connected to a connection point between the snubber capacitor C _s and the first diode D _s1 .

このように構成されたスナバ回路を有するＤＣ−ＤＣコンバータにおける電流経路は、図１１に示したように変圧器Ｔの二次巻線Ｗ₂→ダイオードＤ₁→スナバコンデンサＣ_s→第二のダイオードＤ_s2→スナバインダクタＬ_s→平滑コンデンサＣ→ダイオードＤ₄→二次巻線Ｗ₂となる。この図に示されるようにダイオードＤ₁，Ｄ₄が電流を遮断しても漏れリアクタンスＬ_eの電流が流れ続けるため、ダイオードＤ₂，Ｄ₃の寄生キャパシタンスＣ_p2，Ｃ_p3の充電電流が低減され、ダイオードＤ₁，Ｄ₄に印加される電圧は低くなる。このときスナバコンデンサＣ_sが充電され、その両端の電圧は一旦上昇する。これに伴って第一のダイオードＤ_s1が導通するとスナバインダクタＬ_sの電流は、図１２に示すようにスナバインダクタＬ_s→平滑コンデンサＣ→第一のダイオードＤ_s1→第二のダイオードＤ_s2→スナバインダクタＬ_sの経路で流れるようになり、スナバインダクタＬ_sに蓄積されたエネルギーが平滑コンデンサＣに移行する。
一方、スナバコンデンサＣ_sに蓄えられたエネルギーは、図１３に示すようにスナバコンデンサＣ_s→平滑インダクタＬ→負荷５→第一のダイオードＤ_s1→スナバコンデンサＣ_sの経路で電流が流れ、還流期間中にスナバコンデンサＣ_sが放電することによって負荷に回生される。したがってスナバコンデンサＣ_sは、不要な損失を伴わずに次の充電サイクルに移行する前にほぼ［０Ｖ］まで放電される。 As shown in FIG. 11, the current path in the DC-DC converter having the snubber circuit configured as described above is the secondary winding W ₂ of the transformer T → the diode D ₁ → the snubber capacitor C _s → the second diode. D _s2 → snubber inductor L _s → smoothing capacitor C → diode D ₄ → secondary winding W ₂ The diode D _1, D ₄ is also shut off the current continues to flow a current leakage reactance L _e, as shown in this figure, the charging current of the parasitic capacitance C _p2, C _p3 diodes D _2, D ₃ is reduced Thus, the voltage applied to the diodes D ₁ and D ₄ becomes low. At this time, the snubber capacitor C _s is charged, and the voltage at both ends rises once. As a result, when the first diode D _s1 becomes conductive, the current of the snubber inductor L _s becomes as shown in FIG. 12 as follows: snubber inductor L _s → smoothing capacitor C → first diode D _s1 → second diode D _s2 → now flows through a path of the snubber inductor L _s, the energy stored in the snubber inductor L _s is transferred to the smoothing capacitor C.
Meanwhile, the energy stored in the snubber capacitor C _s, a current flows through a path of the snubber capacitor C _s → smoothing inductor L → the load 5 → first diode D _s1 → snubber capacitor C _s as shown in FIG. 13, reflux During the period, the snubber capacitor C _s is regenerated to the load by discharging. Therefore, the snubber capacitor C _s is discharged to almost [0V] before shifting to the next charging cycle without unnecessary loss.

なお、図１１に示した電流経路において、漏れリアクタンスＬ_eとスナバインダクタＬ_sおよびスナバコンデンサＣ_sによるＬＣ直列回路が形成され、ＬＣ共振が生じる。なお平滑コンデンサＣのキャパシタンスは、十分に大きいためＬＣ共振の周波数（高周波）に対して短絡と見なすことができる。
この経路においては、起電力Ｅ₂と逆向きの出力電圧Ｅ_oが存在する。したがって、ＬＣ直列回路に印加される電圧は、［Ｅ₂−Ｅ_o］である。よってスナバコンデンサＣ_sの両端に生じる電圧のピーク電圧値Ｅ_cpは、起電力Ｅ₂の２倍にはならず次式に示す値となる。
Ｅ_cp＝２×（Ｅ₂−Ｅ_o）…（１）
このため整流電圧Ｅ_rのピーク電圧値Ｅ_rpは、次式で示される。
Ｅ_rp＝２×（Ｅ₂−Ｅ_o）＋Ｅ_o＝２Ｅ₂−Ｅ_o…（２）
この式が示すようにダイオードＤ₂，Ｄ₃の電圧は、ダイオードＤ₁，Ｄ₄が導通しているためダイオードブリッジ４の整流電圧Ｅ_rに等しくなる。したがってダイオードＤ₂，Ｄ₃の電圧は、スナバ回路がない場合に印加される電圧［２Ｅ₂］よりも低く抑えられる。
特開昭６１−１０６０６８号公報特開２００３−９５２７号公報（図１）特開平１１−９８８３６号公報（図８）特開平４−３６８４６４号公報（図５） Note that in the current path shown in FIG. 11, LC series circuit is formed by the leakage reactance L _e and snubber inductor L _s and the snubber capacitor C _s, LC resonance occurs. Since the capacitance of the smoothing capacitor C is sufficiently large, it can be regarded as a short circuit with respect to the LC resonance frequency (high frequency).
In this path, there is an output voltage E _o opposite to the electromotive force E ₂ . Therefore, the voltage applied to the LC series circuit is [E ₂ −E _o ]. Therefore, the peak voltage value E _cp of the voltage generated at both ends of the snubber capacitor C _s does not become twice the electromotive force E ₂ but becomes a value represented by the following equation.
E _cp = 2 × (E ₂ −E _o ) (1)
Therefore, the peak voltage value E _rp of the rectified voltage _Er is expressed by the following equation.
E _rp = 2 × (E ₂ −E _o ) + E _o = 2E ₂ −E _o (2)
As shown in this equation, the voltages of the diodes D ₂ and D ₃ are equal to the rectified voltage _Er of the diode bridge 4 because the diodes D ₁ and D ₄ are conductive. Therefore, the voltages of the diodes D ₂ and D ₃ are suppressed to be lower than the voltage [2E ₂ ] applied when there is no snubber circuit.
JP-A 61-106068 Japanese Patent Laying-Open No. 2003-9527 (FIG. 1) Japanese Patent Laid-Open No. 11-98836 (FIG. 8) JP-A-4-368464 (FIG. 5)

しかしながら上述したＤＣ−ＤＣコンバータの整流回路に入力される電圧範囲が広い場合、例えば出力電圧が１００Ｖで、入力電圧が１００〜４００Ｖの範囲で要求されるとき、変圧器Ｔの変圧比は、入力電圧の最小値を基準に定めることになる。このとき回路内部における電圧降下を補償するため、変圧器Ｔの変圧比は［１：１］よりやや大きな値が適用される。したがって入力電圧が４００Ｖの場合、変圧器Ｔの二次巻線Ｗ₂に生じる起電力Ｅ₂は、４００Ｖ以上に達することになる。
つまりこのときの整流電圧Ｅ_rのピーク電圧値Ｅ_rpは、上述したように［２Ｅ₂］と大差ないことになる。したがってダイオード（Ｄ₁〜Ｄ₄）は、二次巻線Ｗ₂に生じる起電力Ｅ₂が４００Ｖであるにも係わらず［２×４００＝８００Ｖ］以上の耐圧を有しなければならない。
しかるに耐圧の高いダイオードは、一般に損失が大きく、また高価であり、それ故、変換装置の効率が低下し、ＤＣ−ＤＣコンバータの価格が増加することが否めない。
一方、上述したＬＣ直列回路における共振を抑制するには、スナバ回路に抵抗器を直列に介挿する方法が考えられる。例えば図１１に示した回路を参照すれば、スナバインダクタＬ_sと直列に抵抗器（図示せず）を介挿することで充電電流を抑制することができる。このため、スナバコンデンサＣ_sの両端に印加される電圧のピーク値Ｖ_pは、［２×（Ｅ₂−Ｅ_o）］よりも低く抑えることが可能となる。特にスナバインダクタＬ_sと直列に介挿した抵抗器の抵抗値が大きなとき、スナバコンデンサＣ_sの両端に加わるピーク電圧値Ｅ_cpは、次式で示される値になる。 However, when the voltage range input to the rectifier circuit of the DC-DC converter described above is wide, for example, when the output voltage is 100 V and the input voltage is required in the range of 100 to 400 V, the transformation ratio of the transformer T is It is determined based on the minimum voltage value. At this time, in order to compensate for the voltage drop inside the circuit, a value slightly larger than [1: 1] is applied as the transformation ratio of the transformer T. Therefore, when the input voltage is 400V, the electromotive force E ₂ generated in the secondary winding W ₂ of the transformer T reaches 400V or more.
That is, the peak voltage value E _rp of the rectified voltage _Er at this time is not much different from [2E ₂ ] as described above. Therefore, the diodes (D _{1 to} D ₄ ) must have a withstand voltage of [2 × 400 = 800 V] or more even though the electromotive force E ₂ generated in the secondary winding W ₂ is 400 V.
However, a diode having a high withstand voltage generally has a large loss and is expensive. Therefore, it cannot be denied that the efficiency of the converter decreases and the price of the DC-DC converter increases.
On the other hand, in order to suppress the resonance in the LC series circuit described above, a method of inserting a resistor in series in the snubber circuit is conceivable. For example, referring to the circuit shown in FIG. 11, it is possible to suppress the charging current snubber inductor L _s in series with a resistor (not shown) by interposing. For this reason, the peak value V _{p of the} voltage applied to both ends of the snubber capacitor C _s can be kept lower than [2 × (E ₂ −E _o )]. In particular, when the resistance value of the resistor inserted in series with the snubber inductor L _s is large, the peak voltage value E _cp applied to both ends of the snubber capacitor C _s is a value represented by the following equation.

Ｅ_cp＝Ｅ₂−Ｅ_o
しかしながらこの方法は、抵抗器に生じる電力損失によってＤＣ−ＤＣコンバータの効率が低下すると共に、この電力損失によって抵抗器に生じる熱を放散させるための大きな抵抗器が必要になり、ＤＣ−ＤＣコンバータが大形化するという新たな問題が生じる。
ところで上述したスナバ回路において、ＬＣ共振回路のキャパシタンス値をＣ、インダクタンス値をＬ₀とすれば、既知のようにＬＣ共振時に流れるピーク電流値Ｉ_pは、次式で示される。
Ｉ_p＝Ｅ×（Ｃ／Ｌ₀）^1/2
一方、上述したスナバ回路は、スナバインダクタＬ_sがなくても動作させることが可能である。このとき上式のインダクタンス値Ｌ₀は、変圧器Ｔの漏れリアクタンスＬ_eだけとなる。このためＬＣ共振時に流れるピーク電流値Ｉ_pは、スナバインダクタＬ_sがあるときに比べて大きくなる。ピーク電流値Ｉ_pが大きくなると回路損失は増大する。特にピーク電流値Ｉ_pが著しく大きくなるとＭＯＳＦＥＴ（Ｑ₁〜Ｑ₄）、ダイオード（Ｄ₁〜Ｄ₄）に損傷を与える懸念がある。
一方、ピーク電流値Ｉ_pを抑えるべくスナバインダクタＬ_sのインダクタンス値を大きくした場合、図１１に示した電流経路における電流の立ち上がり時間が長くなる。つまり漏れリアクタンスＬ_eおよびダイオードＤ₂，Ｄ₃を充電することによってダイオードブリッジ４の整流電圧Ｅ_rが上昇する。次いでこの整流電圧Ｅ_rと平滑コンデンサＣ両端の電圧、すなわち負荷５に印加される出力電圧Ｅ_oとの差電圧がスナバインダクタＬ_sに印加される（このときスナバコンデンサＣ_s両端の電圧は［０Ｖ］）。するとスナバインダクタＬ_sの電流は、［０Ａ］から徐々に増加し始める。 E _cp = E ₂ -E _o
However, this method reduces the efficiency of the DC-DC converter due to the power loss generated in the resistor, and requires a large resistor to dissipate the heat generated in the resistor due to the power loss. A new problem arises of increasing size.
By the way, in the snubber circuit described above, if the capacitance value of the LC resonance circuit is C and the inductance value is L ₀ , the peak current value I _p that flows at the time of LC resonance is known by the following equation.
I _p = E × (C / L ₀ ) ^1/2
On the other hand, the snubber circuit described above, it is possible to operate without the snubber inductor L _s. The inductance value L ₀ in the above formula this time is only the leakage reactance L _e of the transformer T. For this reason, the peak current value I _p that flows at the time of LC resonance is larger than when the snubber inductor L _s is present. As the peak current value I _p increases, the circuit loss increases. In particular, when the peak current value I _p is remarkably increased, there is a concern that the MOSFETs (Q _{1 to} Q ₄ ) and the diodes (D _{1 to} D ₄ ) are damaged.
On the other hand, when the inductance value of the snubber inductor L _s is increased to suppress the peak current value I _p , the rise time of the current in the current path shown in FIG. 11 becomes longer. That rectified voltage E _r of the diode bridge 4 is raised by charging the leakage reactance L _e and a diode D _2, D _3. Then the voltage of the rectified voltage E _r and a smoothing capacitor C across, that is, the voltage of the difference voltage is applied to the snubber inductor L _s (this time the snubber capacitor C _s across the output voltage E _o applied to the load 5 [ 0V]). Then, the current of the snubber inductor L _s starts to gradually increase from [0A].

これは周知のようにスナバインダクタＬ_sのインダクタンスが電流変化を抑制する役割を担っているからである。反面、スナバインダクタＬ_sの電流が増加する期間は、ダイオード（Ｄ₁〜Ｄ₄）に印加される電圧が上昇する。したがって、この電圧が許容されるようにダイオード（Ｄ₁〜Ｄ₄）の耐圧を高くすると、前述したようにＤＣ−ＤＣコンバータの効率が低下し、また価格の増大につながることが否めない。
一方、ＤＣ−ＤＣコンバータは、小形・低価格の条件を満たしつつ効率が高いことが要求されている。しかしながら上述した理由によって適切なインダクタンス値を選定することが困難になることがある。
本発明のスナバ回路は、上述した課題を解決するべくなされたものであり、その目的とするところは、スナバ回路における損失を低減するとともにスイッチング素子の耐圧を低減させることが可能なスナバ回路を提供することにある。 This is because, as is well known, the inductance of the snubber inductor L _s plays a role of suppressing a current change. On the other hand, the voltage applied to the diodes (D _{1 to} D ₄ ) rises during the period when the current of the snubber inductor L _s increases. Therefore, if the withstand voltage of the diodes (D _{1 to} D ₄ ) is increased so that this voltage is allowed, it cannot be denied that the efficiency of the DC-DC converter is lowered and the price is increased as described above.
On the other hand, the DC-DC converter is required to have high efficiency while satisfying the condition of small size and low price. However, it may be difficult to select an appropriate inductance value for the reasons described above.
The snubber circuit of the present invention has been made to solve the above-described problems, and an object thereof is to provide a snubber circuit capable of reducing loss in the snubber circuit and reducing the withstand voltage of the switching element. There is to do.

上述した目的を達成するべく本発明のスナバ回路は、入力された交流を直流に変換して出力する整流回路と、この整流回路の出力端に接続されて該整流回路から出力される直流を平滑する平滑インダクタおよび平滑コンデンサが直列に接続された平滑回路とを備えた電力変換装置において、前記整流回路の出力端に接続されて、この整流回路に印加されるサージ電圧を抑制して該整流回路を保護するスナバ回路であって、
前記スナバ回路は、スナバコンデンサと第一のダイオードとが直列に接続された第一直列回路と、スナバインダクタと第二のダイオードとが直列に接続された第二直列回路と、
スナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路とを具備し、
前記第一直列回路は、前記平滑回路と並列に接続されて、前記第二直列回路は、その一端が前記平滑回路の前記平滑インダクタと前記平滑コンデンサとの接続点に接続され、その他端が前記第一直列回路の前記スナバコンデンサと前記第一のダイオードとの接続点に接続されて、前記第三直列回路は、前記第二直列回路と並列に接続されることを特徴としている。
上述したスナバ回路は、スナバインダクタと第二のダイオードとが直列に接続された第二直列回路に、さらにスナバ抵抗器と第三のダイオードとが直列に接続された第三直列回路を並列に接続し、スナバコンデンサの充電初期には、主として第二直列回路に流れる電流で充電して、充電後期には主として第三直列回路に流れる電流で充電する。このためスナバ抵抗器に生じる損失を抑えつつ漏れリアクタンスとスナバインダクタおよびスナバコンデンサによるＬＣ共振を抑えることができる。したがって本発明のスナバ回路は、ＤＣ−ＤＣコンバータに適用すれば整流ダイオードの耐圧を低くすることが可能となるだけでなく、高効率化および低価格化を図ることができる。 In order to achieve the above-described object, the snubber circuit of the present invention includes a rectifier circuit that converts an input alternating current into a direct current and outputs the output, and a direct current output from the rectifier circuit connected to the output terminal of the rectifier circuit. And a smoothing circuit in which a smoothing capacitor and a smoothing capacitor connected in series are connected to an output terminal of the rectifier circuit to suppress a surge voltage applied to the rectifier circuit, and the rectifier circuit A snubber circuit that protects
The snubber circuit includes a first series circuit in which a snubber capacitor and a first diode are connected in series, a second series circuit in which a snubber inductor and a second diode are connected in series,
Comprising a third series circuit in which a snubber resistor and a third diode are connected in series;
The first series circuit is connected in parallel with the smoothing circuit, and the second series circuit has one end connected to a connection point between the smoothing inductor and the smoothing capacitor of the smoothing circuit, and the other end. The third series circuit is connected in parallel to the second series circuit, being connected to a connection point between the snubber capacitor and the first diode of the first series circuit.
The snubber circuit described above is connected in parallel to the second series circuit in which the snubber inductor and the second diode are connected in series, and in addition to the third series circuit in which the snubber resistor and the third diode are connected in series. In the initial charging stage of the snubber capacitor, charging is performed mainly with the current flowing through the second series circuit, and charging is performed with the current flowing mainly through the third series circuit in the later stage of charging. For this reason, it is possible to suppress the leakage reactance and the LC resonance caused by the snubber inductor and the snubber capacitor while suppressing the loss generated in the snubber resistor. Therefore, when the snubber circuit of the present invention is applied to a DC-DC converter, not only can the withstand voltage of the rectifier diode be lowered, but also high efficiency and low cost can be achieved.

また前記スナバインダクタは、該スナバインダクタと前記スナバコンデンサとで形成される直列共振回路の共振周波数における該スナバインダクタのインピーダンス値を前記スナバ抵抗器の抵抗値と略等しくなるよう設定される。
上述したスナバ回路は、スナバインダクタに流れる電流のピーク値とスナバ抵抗器に流れる電流のピーク値がそれぞれ同レベルになり、スナバコンデンサ両端に加わる電圧のピーク値を抑えつつ、スナバ抵抗器で生じる損失を抑えることができる。
また前記第三直列回路は、前記スナバ抵抗器に換えて電圧クランプ素子としたスナバ回路とすることができる。この電圧クランプ素子には、例えばツェナダイオードが適用される。また前記スナバインダクタは、前記ツェナダイオードに流れる電流のピーク値と前記スナバインダクタに流れる電流のピーク値とが略等しくなるインダクタンス値とすることが望ましい。
上述したスナバ回路は、ツェナダイオードのツェナ電圧を調整することによって、整流回路の電圧が立ち上がる際に流れる電流の立ち上がりタイミングを調整することができる。このため本発明のスナバ回路は、整流ダイオードに加わる電圧のピーク値に合わせ、スナバ回路の電圧抑制効果を最大にすることができる。更に本発明のスナバ回路は、キャパシタンスの小さなスナバコンデンサを適用することができ、スナバコンデンサの充電損失を抑えつつ、効果的に電圧抑制ができるという実用上多大なる効果を奏する。 The snubber inductor is set so that the impedance value of the snubber inductor at the resonance frequency of the series resonant circuit formed by the snubber inductor and the snubber capacitor is substantially equal to the resistance value of the snubber resistor.
In the snubber circuit described above, the peak value of the current flowing in the snubber inductor and the peak value of the current flowing in the snubber resistor are the same level, and the loss generated in the snubber resistor while suppressing the peak value of the voltage applied to both ends of the snubber capacitor. Can be suppressed.
The third series circuit may be a snubber circuit in which a voltage clamp element is used instead of the snubber resistor. For example, a Zener diode is applied to the voltage clamp element. The snubber inductor preferably has an inductance value at which a peak value of a current flowing through the Zener diode is substantially equal to a peak value of a current flowing through the snubber inductor.
The snubber circuit described above can adjust the rising timing of the current that flows when the voltage of the rectifier circuit rises by adjusting the Zener voltage of the Zener diode. Therefore, the snubber circuit of the present invention can maximize the voltage suppression effect of the snubber circuit in accordance with the peak value of the voltage applied to the rectifier diode. Furthermore, the snubber circuit of the present invention can apply a snubber capacitor having a small capacitance, and has a practically great effect that voltage can be effectively suppressed while suppressing charging loss of the snubber capacitor.

以下、本発明の一実施形態に係るスナバ回路について添付図面を参照しながら説明する。なお、図１〜図８は、本発明の一実施形態に係るスナバ回路を例示するものであって、これらの図によって本発明のスナバ回路が限定されるものではない。
図１は本発明の実施例１に係るスナバ回路を示すものであって、図中、図９と同一の符号を付した部分は同一物を表わし、基本的な構成は、図９に示す従来のものと同様であるので、その説明を省略する。ちなみに本実施例は、本発明のスナバ回路をＤＣ−ＤＣコンバータに適用したものである。
さて、本発明に係るスナバ回路が従来のスナバ回路と異なる点は、スナバインダクタＬ_sと第二のダイオードＤ_s2とで構成される第二直列回路に対し、スナバ抵抗器Ｒ_sと第三のダイオードＤ_s3とで構成される直列回路（第三直列回路）を並列に新たに接続したところにある。
このような特徴ある本発明のスナバ回路の作動について図２〜図５を参照しながらより詳細に説明する。
変圧器Ｔの二次巻線Ｗ₂に生じた起電力Ｅ₂による電流は、主として図２に示したように二次巻線Ｗ₂→ダイオードＤ₁→スナバコンデンサＣ_s→第三のダイオードＤ_s3→スナバ抵抗器Ｒ_s→平滑コンデンサＣ→二次巻線Ｗ₂の経路で流れる。ここでスナバ抵抗器Ｒ_sの抵抗値をＲとすれば、スナバコンデンサＣ_sに流れる充電電流Ｉ_cは、
Ｉ_s＝（Ｅ_r−Ｅ_o）／Ｒ
に制限され、かつ、この値まですばやく立ち上がる。このためダイオードの寄生キャパシタンスＣ_p1〜Ｃ_p4によるＬＣ共振が効果的に抑制される。このとき同時にスナバコンデンサＣ_sも素早く充電されるのでスナバインダクタＬ_sに印加される電圧時間積は小さくなると共に、スナバインダクタＬ_sに流れる電流のピーク値も抑制される。その結果、スナバコンデンサＣ_sに加わる電圧のピーク値は、前述したＬＣ共振によって定まる電圧ピーク値よりも低くなる。 Hereinafter, a snubber circuit according to an embodiment of the present invention will be described with reference to the accompanying drawings. 1 to 8 illustrate a snubber circuit according to an embodiment of the present invention, and the snubber circuit of the present invention is not limited by these drawings.
FIG. 1 shows a snubber circuit according to a first embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 9 denote the same components, and the basic configuration is the conventional configuration shown in FIG. The description thereof is omitted because it is similar to the above. Incidentally, in this embodiment, the snubber circuit of the present invention is applied to a DC-DC converter.
The snubber circuit according to the present invention is different from the conventional snubber circuit in that a snubber resistor R _s and a third snubber resistor L _s and a third diode D _s2 are compared with a second series circuit composed of a snubber inductor L _s and a second diode D _s2 . A series circuit (third series circuit) composed of the diode D _s3 is newly connected in parallel.
The operation of the snubber circuit of the present invention having such characteristics will be described in more detail with reference to FIGS.
The current due to the electromotive force E ₂ generated in the secondary winding W ₂ of the transformer T is mainly the secondary winding W ₂ → diode D ₁ → snubber capacitor C _s → third diode D as shown in FIG. _s3 → flows in the path of the snubber resistor R _s → smoothing capacitor C → secondary winding W _2. Here, if the resistance value of the snubber resistor R _s is R, the charging current I _c flowing through the snubber capacitor C _s is
I _s = (E _r −E _o ) / R
And get up to this value quickly. For this reason, the LC resonance due to the parasitic capacitances C _{p1 to} C _p4 of the diode is effectively suppressed. At this time, the snubber capacitor C _s is also quickly charged, so that the voltage time product applied to the snubber inductor L _s is reduced and the peak value of the current flowing through the snubber inductor L _s is also suppressed. As a result, the peak value of the voltage applied to the snubber capacitor C _s is lower than the voltage peak value determined by the LC resonance described above.

加えてスナバコンデンサＣ_sの充電が進むにつれて電流は、図３に示したように二次巻線Ｗ₂→ダイオードＤ₁→スナバコンデンサＣ_s→第二のダイオードＤ_s2→スナバインダクタＬ_s→平滑コンデンサＣ→二次巻線Ｗ₂の経路に移行する。したがってスナバコンデンサＣ_sの充電動作の後半では、スナバコンデンサＣ_sがほぼ無損失で充電される。
スナバインダクタＬ_sに蓄積されたエネルギーは、図４に示したようにスナバインダクタＬ_s→平滑コンデンサＣ→第一のダイオードＤ_s1→第二のダイオードＤ_s2の経路で流れる電流によって負荷５に回生される。このときスナバインダクタＬ_sの両端には、図４に示される方向に電圧Ｖ_Lが生じる。
尚、本発明のスナバ回路において、第二のダイオードＤ_s2および第三のダイオードＤ_s3とをそれぞれ別個に設けているのは、スナバインダクタＬ_sに蓄積されたエネルギーを放出するとき、スナバインダクタＬ_sからスナバ抵抗器Ｒ_sに電流が流れ、エネルギーの一部がスナバ抵抗器Ｒ_sで消費されることを防止するためである。
特に本発明のスナバ回路を最も効果的に作用させるためには、スナバインダクタＬ_sのインダクタンス値は、図５に示したようにスナバインダクタＬ_sに流れる電流のピーク値とスナバ抵抗器Ｒ_sに流れる電流のピーク値がそれぞれ同レベルになるように設定することが望ましい。すなわち、スナバインダクタＬ_sとスナバコンデンサＣ_sのインピーダンスを略等しくすればよい。 In addition, as the charging of the snubber capacitor C _s progresses, the current increases as shown in FIG. 3 from the secondary winding W ₂ → the diode D ₁ → the snubber capacitor C _s → the second diode D _s2 → the snubber inductor L _s → smooth. to shift the path of the capacitor C → secondary winding W _2. Later in the charging operation of the snubber capacitor C _s is therefore snubber capacitor C _s is charged with almost no loss.
The energy stored in the snubber inductor L _s is regenerated to the load 5 by the current flowing in the path of the snubber inductor, as shown in FIG. 4 L _s → smoothing capacitor C → first diode D _s1 → second diode D _s2 Is done. At this time, a voltage V _L is generated at both ends of the snubber inductor L _{s in} the direction shown in FIG.
In the snubber circuit of the present invention, the second diode D _s2 and the third diode D _s3 are provided separately when the energy stored in the snubber inductor L _s is discharged. current flows through the snubber resistor R _s from _s, part of the energy is used to prevent from being consumed by the snubber resistor R _s.
In particular, in order to most effectively act snubber circuit of the present invention, the inductance value of the snubber inductor L _s is the peak value and the snubber resistor R _s of the current flowing through the snubber inductor L _s as shown in FIG. 5 It is desirable to set the peak value of the flowing current to be the same level. That is, the impedances of the snubber inductor L _s and the snubber capacitor C _s may be made substantially equal.

これらのインピーダンスは、周波数に依存するが、ここでは、スナバインダクタＬ_sおよびスナバコンデンサＣ_sで形成されるＬＣ直列共振回路の共振周波数を基準とする。これは、インダクタンスが小さすぎるとスナバインダクタＬ_sへの転流が早く行われ過ぎるためＬＣ直列共振の影響が大きくなり、それ故、スナバコンデンサＣ_s両端に加わる電圧のピーク値が大きくなる。その結果、ダイオードＤ₁〜Ｄ₄に高い電圧が加わることになってしまう。逆にスナバインダクタＬ_sのインダクタンスが大きすぎるとスナバインダクタＬ_sへの転流が遅くなるためスナバ抵抗器Ｒ_sで生じる損失が大きくなる。
このようなことからスナバインダクタＬ_sとスナバコンデンサＣ_sとで形成されるＬＣ直列共振回路の共振周波数におけるスナバインダクタＬ_sのインピーダンス値をスナバ抵抗器Ｒ_sの抵抗値と略等しくなるよう設定するとよい。
かくして本発明のスナバ回路は、スナバインダクタＬ_sと第二のダイオードＤ_s2とが直列に接続された第二直列回路に、さらにスナバ抵抗器Ｒ_sと第三のダイオードＤ_s3とが直列に接続された第三直列回路を並列に接続し、スナバコンデンサＣ_sの充電初期には、主として第二直列回路に流れる電流で充電し、充電後期には主として第三直列回路に流れる電流で充電するように構成されているので、スナバ抵抗器Ｒ_sに生じる損失を抑えつつＬＣ共振を抑えることができる。このため本発明のスナバ回路を適用したＤＣ−ＤＣコンバータは、ダイオードＤ₁〜Ｄ₄の耐圧を低くすることが可能となるだけでなく、高効率化および低価格化を図ることができるという実用上多大なる効果が得られる。 Although these impedances depend on the frequency, here, the impedance is based on the resonance frequency of the LC series resonance circuit formed by the snubber inductor L _s and the snubber capacitor C _s . This is because if the inductance is too small, the commutation to the snubber inductor L _s is performed too quickly, so that the influence of the LC series resonance becomes large, and therefore the peak value of the voltage applied to both ends of the snubber capacitor C _s becomes large. As a result, a high voltage is applied to the diodes D _{1 to} D ₄ . On the other hand, if the inductance of the snubber inductor L _s is too large, commutation to the snubber inductor L _s is delayed, and thus the loss generated in the snubber resistor R _s is increased.
For this reason, when the impedance value of the snubber inductor L _s at the resonance frequency of the LC series resonance circuit formed by the snubber inductor L _s and the snubber capacitor C _s is set to be approximately equal to the resistance value of the snubber resistor R _s. Good.
Thus, in the snubber circuit of the present invention, the snubber resistor L _s and the third diode D _s3 are connected in series to the second series circuit in which the snubber inductor L _s and the second diode D _s2 are connected in series. The connected third series circuit is connected in parallel so that the snubber capacitor C _s is charged mainly with the current flowing through the second series circuit and charged with the current flowing through the third series circuit in the latter stage of charging. Thus, the LC resonance can be suppressed while suppressing the loss generated in the snubber resistor R _s . For this reason, the DC-DC converter to which the snubber circuit of the present invention is applied can not only reduce the withstand voltage of the diodes D _{1 to} D ₄ but also achieve high efficiency and low cost. A great effect can be obtained.

次に本発明の別の実施形態に係るスナバ回路について図６，７を参照しながら説明する。この別の実施形態が上述した実施形態と異なるところは、第三直列回路のスナバ抵抗器Ｒ_sを電圧クランプ素子に置き換えた点にある。この電圧クランプ素子には、例えばツェナダイオードＤ_zが適用される。
さて図６において変圧器Ｔの二次巻線Ｗ₂に起電力Ｅ₂が生じて整流電圧Ｅ_rが立ち上がると、最初に電流は二次巻線Ｗ₂→ダイオードＤ₁→スナバコンデンサＣ_s→第二のダイオードＤ_s2→スナバインダクタＬ_s→平滑コンデンサＣ→二次巻線Ｗ₂の経路で僅かに流れる。ここで整流電圧Ｅ_rがツェナダイオードＤ_zのツェナ電圧Ｖ_zと、平滑コンデンサＣ両端の電圧、すなわち負荷５に印加される出力電圧Ｅ_oとの和（Ｖ_z＋Ｅ_o）を超えると、電流は、上述した図１に示した回路よりも急速に立ち上がる。
この電流は、ツェナ電圧Ｖ_zを調整することによって、その立ち上がりタイミングを調整することが可能である。したがって本発明の別の実施形態に係るスナバ回路は、ダイオード（Ｄ₁〜Ｄ₄）に印加される電圧のピーク値にあわせてスナバ回路における電圧抑制効果が最大となるように調整することができる。更には上述した実施形態に比べ、この別の実施形態に係るスナバ回路は、より小さなスナバコンデンサＣ_sのキャパシタンス値、あるいはより少ないスナバコンデンサＣ_sの充電損失でありながら同じ電圧抑制効果を得ることができる。 Next, a snubber circuit according to another embodiment of the present invention will be described with reference to FIGS. This different embodiment is different from the above-described embodiment in that the snubber resistor R _s in the third series circuit is replaced with a voltage clamp element. The voltage clamping device, for example a Zener diode D _z is applied.
Now, in FIG. 6, when an electromotive force E ₂ is generated in the secondary winding W ₂ of the transformer T and the rectified voltage _Er rises, first, the current is the secondary winding W ₂ → the diode D ₁ → the snubber capacitor C _s → It flows slightly through the path of the second diode D _s2 → the snubber inductor L _s → the smoothing capacitor C → the secondary winding W ₂ . Here the Zener voltage V _z of the rectified voltage E _r is the Zener diode D _z, the voltage of the smoothing capacitor C across, i.e. exceeds the sum of the output voltage E _o applied to the load 5 (V _z + E _o), the current Rises more rapidly than the circuit shown in FIG.
The rising timing of this current can be adjusted by adjusting the Zener voltage V _z . Therefore, the snubber circuit according to another embodiment of the present invention can be adjusted so that the voltage suppression effect in the snubber circuit is maximized in accordance with the peak value of the voltage applied to the diodes (D _{1 to} D ₄ ). . Furthermore, compared to the above-described embodiment, the snubber circuit according to this other embodiment can obtain the same voltage suppression effect while having a smaller snubber capacitor C _s capacitance value or a smaller snubber capacitor C _s charge loss. Can do.

詳しくは、変圧器Ｔの漏れリアクタンスＬ_eとスナバコンデンサＣ_sとの共振によるスナバコンデンサＣ_sの両端に生じる電圧のピーク電圧値Ｅ_cpは、簡単化のためスナバインダクタＬ_sの影響を無視すると次式で示される。
Ｅ_cp＝２×｛Ｅ₂−（Ｅ_o＋Ｖ_z）｝
このため整流電圧Ｅ_rのピーク値Ｅ_rpは、次式となる。
Ｅ_rp＝２×（Ｅ₂−（Ｅ_o＋Ｖ_z））＋（Ｅ_o＋Ｖ_z）＝２Ｅ₂−（Ｅ_o＋Ｖ_z）
これらは、前述した式（１），（２）の値よりも小さくなる。
尚、この別の実施形態においては、まずツェナダイオードＤ_zに電流抑制に充分な電流を流し、次いでこの電流をスナバインダクタＬ_sに転流させる動作とするべく、ツェナダイオードＤ_zに流れる電流のピーク値と、スナバインダクタＬ_sに流れる電流のピーク値とが略等しくなるようにスナバインダクタＬ_sのインダクタンス値を設定するとよい。これはスナバインダクタＬ_sの電流が大きすぎるとスナバコンデンサＣ_sが充電され過ぎて、Ｅ_cp，Ｅ_rpの値が大きくなるためである。
尚、本発明のスナバ回路は、上記した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加えてもかまわない。 Specifically, the peak voltage value E _cp of the voltage generated across the snubber capacitor C _s by resonance between leakage reactance L _e and snubber capacitor C _s of the transformer T is, ignoring the effects of the snubber inductor L _s for simplification It is shown by the following formula.
E _cp = 2 × {E ₂ − (E _o + V _z )}
For this reason, the peak value E _rp of the rectified voltage _Er is expressed by the following equation.
E _rp = 2 × (E ₂ − (E _o + V _z )) + (E _o + V _z ) = 2E ₂ − (E _o + V _z )
These are smaller than the values of the expressions (1) and (2) described above.
In this alternative embodiment, the current flowing through the Zener diode D _z is firstly applied to the Zener diode D _z , and then the current flowing through the Zener diode D _z is commutated to the snubber inductor L _s . The inductance value of the snubber inductor L _s may be set so that the peak value and the peak value of the current flowing through the snubber inductor L _s are substantially equal. This is because if the current of the snubber inductor L _s is too large, the snubber capacitor C _s is charged too much and the values of E _cp and E _rp become large.
The snubber circuit of the present invention is not limited to the above-described embodiment, and various modifications may be made without departing from the gist of the present invention.

例えば本発明のスナバ回路は、図８に示されるように変圧器Ｔの二次側にセンタータップを用いたものを用い、ダイオードブリッジ４に換えて二個のダイオードを用いたセンタータップ整流回路として構成したＤＣ−ＤＣコンバータにも適用することができる。
このＤＣ−ＤＣコンバータにおいて本発明のスナバ回路は、変圧器Ｔの二次巻線Ｗ₂が有する漏れリアクタンスＬ_e1，Ｌ_e2に生じるセンタータップ電圧の跳ね上がりを抑制することにより、間接的に整流回路のダイオードＤ₁，Ｄ₂に加わる電圧を抑制することが可能である。 For example, the snubber circuit of the present invention is a center tap rectifier circuit using a center tap on the secondary side of the transformer T as shown in FIG. 8 and using two diodes instead of the diode bridge 4. The present invention can also be applied to a configured DC-DC converter.
In this DC-DC converter, the snubber circuit of the present invention indirectly controls the rectifier circuit by suppressing the jump of the center tap voltage generated in the leakage reactances L _e1 and L _e2 of the secondary winding W ₂ of the transformer T. It is possible to suppress the voltage applied to the diodes D ₁ and D ₂ .

本発明の一実施形態に係るスナバ回路をＤＣ−ＤＣコンバータに適用したときの構成を示す概略回路図。The schematic circuit diagram which shows a structure when the snubber circuit which concerns on one Embodiment of this invention is applied to a DC-DC converter. 図１に示したスナバ回路のスナバコンデンサにおける充電初期時の電流経路を示す図。The figure which shows the electric current path | route at the time of the charge initial stage in the snubber capacitor of the snubber circuit shown in FIG. 図１に示したスナバ回路のスナバコンデンサにおける充電後期の電流経路を示す図。The figure which shows the electric current path | route in the latter term of charge in the snubber capacitor of the snubber circuit shown in FIG. 図１に示したスナバ回路のスナバインダクタが保持するエネルギーを負荷に回生する電流経路を示す図。The figure which shows the electric current path which regenerates to the load the energy which the snubber inductor of the snubber circuit shown in FIG. 1 hold | maintains. 図１に示したスナバ回路のスナバ抵抗器およびスナバインダクタに流れる好ましい電流波形を示す図。The figure which shows the preferable electric current waveform which flows into the snubber resistor and snubber inductor of the snubber circuit shown in FIG. 本発明の別の実施形態に係るスナバ回路をＤＣ−ＤＣコンバータに適用したときの構成を示す概略回路図。The schematic circuit diagram which shows a structure when the snubber circuit which concerns on another embodiment of this invention is applied to a DC-DC converter. 図６に示したスナバ回路のツェナダイオードおよびスナバインダクタに流れる好ましい電流波形を示す図。The figure which shows the preferable electric current waveform which flows into the Zener diode and snubber inductor of the snubber circuit shown in FIG. 本発明のスナバ回路を他の実施形態に係るＤＣ−ＤＣコンバータに適用した一例を示す概略回路図。The schematic circuit diagram which shows an example which applied the snubber circuit of this invention to the DC-DC converter which concerns on other embodiment. ＤＣ−ＤＣコンバータにスナバ回路を適用した従来の構成を示す概略回路図。The schematic circuit diagram which shows the conventional structure which applied the snubber circuit to the DC-DC converter. 図９に示したＤＣ−ＤＣコンバータにおいて還流期間から正の電圧が印加される機関に移行したとき、ごく短時間に流れる逆電流（逆回復電流）経路を示す図。The figure which shows the reverse current (reverse recovery current) path | route which flows in a very short time, when it transfers to the engine to which a positive voltage is applied from the recirculation period in the DC-DC converter shown in FIG. 図９に示す従来のスナバ回路に流れる電流の経路を示す図。The figure which shows the path | route of the electric current which flows into the conventional snubber circuit shown in FIG. 図９に示したスナバ回路においてスナバインダクタが保持するエネルギーを平滑コンデンサに受け渡すときの電流経路を示す図。The figure which shows the electric current path | route when delivering the energy which a snubber inductor hold | maintains to a smoothing capacitor in the snubber circuit shown in FIG. 図９に示したスナバ回路のスナバインダクタが保持するエネルギーを負荷に回生する電流経路を示す図。The figure which shows the electric current path which regenerates to the load the energy which the snubber inductor of the snubber circuit shown in FIG. 9 hold | maintains.

Explanation of symbols

Ｃ平滑コンデンサ
Ｃ_s スナバコンデンサ
Ｄ_s1 第一のダイオード
Ｄ_s2 第二のダイオード
Ｄ_s3 第三のダイオード
Ｌ平滑インダクタ
Ｌ_s スナバインダクタ
Ｒ_s スナバ抵抗器
Ｄ_z ツェナダイオード

C smoothing capacitor C _s snubber capacitor D _s1 first diode D _s2 second diode D _s3 third diode L smoothing inductor L _s snubber inductor R _s snubber resistor D _z Zener diode

Claims

A rectifier circuit that converts input alternating current into direct current and outputs it;
In a power conversion device including a smoothing inductor connected to the output terminal of the rectifier circuit and smoothing a direct current output from the rectifier circuit and a smoothing circuit connected in series with a smoothing capacitor,
A snubber circuit connected to the output terminal of the rectifier circuit to suppress the surge voltage applied to the rectifier circuit and protect the rectifier circuit,
The snubber circuit includes a first series circuit in which a snubber capacitor and a first diode are connected in series;
A second series circuit in which a snubber inductor and a second diode are connected in series;
Comprising a third series circuit in which a snubber resistor and a third diode are connected in series;
The first series circuit is connected in parallel with the smoothing circuit,
The second series circuit has one end connected to a connection point between the smoothing inductor and the smoothing capacitor of the smoothing circuit, and the other end connected between the snubber capacitor and the first diode of the first series circuit. Connected to the connection point,
The snubber circuit, wherein the third series circuit is connected in parallel with the second series circuit.

The snubber inductor is characterized in that an impedance value of the snubber inductor at a resonance frequency of a series resonance circuit formed by the snubber inductor and the snubber capacitor is set to be substantially equal to a resistance value of the snubber resistor. The snubber circuit according to claim 1.

The snubber circuit according to claim 1, wherein the third series circuit is a voltage clamp element instead of the snubber resistor.

The snubber circuit according to claim 3, wherein the voltage clamp element is a Zener diode.

5. The snubber circuit according to claim 3, wherein the snubber inductor has an inductance value in which a peak value of a current flowing through the Zener diode is substantially equal to a peak value of a current flowing through the snubber inductor.