JP2009237301A - 遅延復調デバイス - Google Patents

Abstract

【課題】平面光波回路（PLC）の面内の温度分布および面内の応力分布を低減した遅延復調デバイスを提供する。
【解決手段】遅延復調デバイス１は、DQPSK信号が入力される光入力導波路２と、光入力導波路２を分岐するＹ分岐導波路３と、第１のマッハツェンダー干渉計（MZI）４と、第２のマッハツェンダー干渉計５と、を備える。MZI４のアーム導波路８，９の両端部およびMZI５のアーム導波路１２，１３の両端部が、平面光波回路（PLC）１Ａの中心部側に向けてそれぞれ曲げられている。これにより、MZI４のアーム導波路８，９部分のＺ方向長さと、MZI５のアーム導波路１２，１３部分のＺ方向長さとがそれぞれ短くなると共に、各MZIの入力側カプラ６，１０部分および出力側カプラ７，１１部分のＺ方向長さもそれぞれ短くなる。各MZI４，５部分の面積が小さくなる。
【選択図】図１

Description

本発明は、光ファイバ通信に用いる遅延復調デバイス、特に、高密度波長分割多重（DWDM:Dense Wavelength Division Multiplexing）伝送方式の光ファイバ通信においてDQPSK信号を復調させるPLC型のマッハツェンダー干渉計（MZI）を備えた遅延復調デバイスに関する。

近年、ブロードバンドの急速な普及を背景に、光伝送システムの高速化（伝送速度40Gbpsへ）の検討が盛んに行われている。しかしながら、伝送速度を上げると、光信号1bitあたりの時間幅が減少し、光ファイバの特性の影響により、信号波形が劣化し、通信回線の品質の劣化を引き起こしてしまうという問題がある。40Gbps級の長距離伝送を行う際には、伝送経路の途中で、光信号を電気に信号に変換して、再び、光信号に変換しなおすといった中継器が必要であるため、既存のファイバ網を使用し、ネットワークを構築することを困難にさせている。

このため、現在では光信号の時間幅を拡大させることによって信号波形劣化を低減できる多値変調の差動直交位相変調(DQPSK：Differential Quadrature Phase Shift Keying)等の研究開発が行われている。

DQPSKは４つの情報を異なる4つの光位相差に対応させて伝送する、つまり、２ビットのデータから構成される各シンボルの値（0,1,2,3）の４つの情報を、隣接する２つのシンボルの値の変化に応じて搬送波の位相（θ，θ＋π／2，θ＋π，θ＋3π／2）を変化させてデータを伝送する変調方式である。このDQPSK方式を用いた40GbpsDQPSK通信方式では、従来の2値変調方式を用いた40Gbps伝送よりも4倍の距離を伝送できることになる。このDQPSKにより、既存のファイバ網を利用した大都市間のネットワークの構築が可能になると考えられる。

従来、このようなDQPSK信号或いはDPSK信号を受信装置において復調するための遅延復調デバイスとして、例えば、特許文献１に記載された光受信回路や特許文献２に記載された復調器が知られている。

特許文献１に記載された光受信回路は、１組の光パスの一方に１シンボル遅延素子を備えその１組の光パスを介して入力ＲＺ−ＤＰＳＫ信号、つまり、ＲＺ（Return to zero）変調されたＤＰＳＫ信号を伝搬する干渉計（マッハツェンダー干渉計）を備える。

また、特許文献２には、差動位相変調（DPSK）された光信号或いは差動四値位相変調(DQPSK)された光信号を、マイケルソン干渉計を用いて復調する復調器が開示されている。
特開２００７−６０４４２号公報 特開２００７−１５１０２６号公報

ところで、伝送速度が40GbpsのDQPSK方式を用いた40GbpsDQPSK通信方式における遅延検波の際に、１シンボル時間（２ビット分の時間）遅延させる役割を果たすPLC型の２つのMZI回路が使用されている。このとき、FSRが20GHz程度であるため、各MZIの光路長差ΔLが大きくなり、回路レイアウトが大きくなってしまう。回路レイアウトが大きくなると、PLCの面内の温度分布が大きくなって環境温度の変動で中心波長がシフトしてしまったり、PLCの面内の応力分布が大きくなって初期の偏波乖離量Pdλが大きくなってしまうといった問題がある。

本発明は、このような従来の問題点に着目してなされたもので、その目的は、平面光波回路（PLC）の面内の温度分布および面内の応力分布を低減した遅延復調デバイスを提供することにある。

上記課題を解決するために、請求項１に記載の発明に係る遅延復調デバイスは、DQPSK信号を復調させる平面光波回路型の遅延復調デバイスであって、前記DQPSK信号が入力される光入力導波路と、前記光入力導波路を分岐するＹ分岐導波路と、前記Ｙ分岐導波路で分岐された導波路に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路をそれぞれ有する第１および第２のマッハツェンダー干渉計と、を備え、前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の両端部が平面光波回路の中心部側に向けて曲げられていることを特徴とする。

この構成によれば、（第１および第２のマッハツェンダー干渉計各々の２つのアーム導波路の両端部が平面光波回路（PLC：Planar Lightwave Circuit）の中心部側に向けて曲げられているため、）DQPSK信号が光入力導波路を伝搬する方向をＺ方向とすると、各マッハツェンダー干渉計の２つのアーム導波路部分のＺ方向長さが短くなる。これと共に、各マッハツェンダー干渉計の入力側カプラおよび出力側カプラの向き、つまり、各カプラでのDQPSK信号の伝搬方向がＺ方向に対して傾くので、各マッハツェンダー干渉計の入力側カプラ部分および出力側カプラ部分のＺ方向長さがそれぞれ短くなる。

このように、各マッハツェンダー干渉計の２つのアーム導波路部分のＺ方向長さと、入力側カプラ部分および出力側カプラ部分のＺ方向長さとがそれぞれ短くなるので、第１および第２のマッハツェンダー干渉計部分の面積が小さくなり、遅延復調デバイスの平面光波回路全体がコンパクトになる。これにより、平面光波回路の面内の温度分布および面内の応力分布を低減することができる。従って、環境温度変動に対する波長シフトがほとんど無く、初期の偏波乖離量Pdλを小さくした遅延復調デバイスを実現することができる。

ここで「DQPSK信号」は、２ビットのデータから構成される各シンボルの値（0,1,2,3）の４つの情報を、隣接する２つのシンボルの値の変化に応じて搬送波の位相（θ，θ＋π／2，θ＋π，θ＋3π／2）の位相情報に変調された差動直交四値位相変調(DQPSK：Differential Quadrature Phase Shift Keying)信号である。また、「平面光波回路」は、光入力導波路、Ｙ分岐導波路、および、第１および第２のマッハツェンダー干渉計を含む回路である。

請求項２に記載の発明に係る遅延復調デバイスは、前記Y分岐導波路で分岐された２つの導波路は互いに離間するように上下に曲げられて、前記第１および第２のマッハツェンダー干渉計の各入力側カプラの入力端にそれぞれ接続され、前記第１のマッハツェンダー干渉計の前記出力側カプラに接続された第１および第２光出力導波路と、前記第２のマッハツェンダー干渉計の前記出力側カプラに接続された第３および第４光出力導波路とは、互いに近づくように上下に曲げられていることを特徴とする。

この構成によれば、Y分岐導波路で分岐された２つの導波路部分のＺ方向長さ、および、第１乃至第４の４つの光出力導波路のＺ方向長さも短くなるので、遅延復調デバイスの平面光波回路全体が更にコンパクトになる。これにより、平面光波回路の面内の温度分布および面内の応力分布を更に低減することができる。

請求項３に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路には、該２つのアーム導波路の一方を伝搬する前記DQPSK信号の位相を前記２つのアーム導波路の他方を伝搬する前記DQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてあることを特徴とする。

この構成によれば、第１のマッハツェンダー干渉計と第２のマッハツェンダー干渉計の位相差をπ/2だけシフトさせるように位相調整することで、第１乃至第４光出力導波路の各出力端（４つの出力ポート）から、互いに位相がπ/2ずつずれた光信号（光強度信号）を出力させることができる。

請求項４に記載の発明に係る遅延復調デバイスは、前記光入力導波路、Ｙ分岐導波路、および前記第１および第２のマッハツェンダー干渉計は、PLC基板上に形成された平面光波回路上の導波路であることを特徴とする。

請求項５に記載の発明に係る遅延復調デバイスは、前記PLC基板は略正方形の平面形状を有することを特徴とする。この構成によれば、PLCチップが略正方形のコンパクトな遅延復調デバイスが得られる。

請求項６に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計は前記平面光波回路の中央上部と中央下部に形成されていることを特徴とする。この構成によれば、平面光波回路全体が更にコンパクトになる。

請求項７に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の中央部は、互いに平行に延びていることを特徴とする。この構成によれば、第１および第２のマッハツェンダー干渉計各々の、Ｚ方向に垂直な方向の大きさ（外方への突出量）が小さくなるので、平面光波回路全体が更にコンパクトになる。

請求項８に記載の発明に係る遅延復調デバイスは、前記第１および第２光出力導波路に、これら２つの光出力導波路の光路長を一致させるための第１遅延部が設けられており、前記第３および第４光出力導波路に、これら２つの光出力導波路の光路長を一致させるための第２遅延部が設けられていることを特徴とする。

この構成によれば、第１および第２光出力導波路の光路長を第１遅延部により、第３および第４光出力導波路の光路長を第２遅延部によりそれぞれ一致させることができ、４つの光出力導波路から互いに位相がπ/2ずつずれた光信号を出力させることができる。これにより、第１乃至第４光出力導波路の各出力端のあるPLC基板の端面に、４つの光ファイバからなるファイバアレイを直接に接続することができる。

請求項９に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の少なくとも一方の上には、ヒータがそれぞれ形成されていることを特徴とする。

この構成によれば、第１および第２のマッハツェンダー干渉計のいずれか一方のヒータ或いは両マッハツェンダー干渉計のヒータに電圧を印加して駆動することで、第１および第２のマッハツェンダー干渉計間の位相差をπ/2に調整することができる。

請求項１０に記載の発明に係る遅延復調デバイスは、前記第１および第２のマッハツェンダー干渉計各々の中央部には、1/2波長板がそれぞれ配置されていることを特徴とする。この構成によれば、偏波乖離量Pdλを更に小さくすることができる。

請求項１１に記載の発明に係る遅延復調デバイスは、前記1/2波長板が挿入される溝で、前記第１および第２のマッハツェンダー干渉計各々の中央部を通る一つの溝が、前記Ｙ分岐導波路に対して前記光入力導波路とは反対側に形成されていることを特徴とする。

この構成によれば、Ｙ分岐導波路からの漏れ光が溝で遮断されるので、DQPSK信号（光信号）がＹ分岐導波路から漏れ、その漏れ光が光出力導波路の出力端側で再結合し、特性に悪影響を及ぼすのを抑制することができる。

請求項１２に記載の発明に係る遅延復調デバイスは、前記溝の中央部で、前記Ｙ分岐導波路の分岐部に対向する部分に、樹脂が注入されていることを特徴とする。

この構成によれば、Ｙ分岐導波路からの漏れ光が溝に注入された樹脂で遮断されるので、DQPSK信号（光信号）がＹ分岐導波路から漏れ、その漏れ光が出力ポート側で再結合し、特性に悪影響を及ぼすのを更に抑制することができる。

本発明によれば、平面光波回路（PLC）の面内の温度分布および面内の応力分布を低減した遅延復調デバイスを実現することができる。

本発明を具体化した一実施形態に係る遅延復調デバイスを、図１乃至図８に基づいて説明する。

図１は一実施形態に係る遅延復調デバイスの概略構成を示す平面図、図２はDQPSK方式を用いた光伝送システムの概略構成を示すブロック図である。図３は図１のＸ−Ｘ線に沿った断面図、図４は図１のＹ−Ｙ線に沿った断面図である。図５は図１に示す遅延復調デバイスの第１遅延部を示す拡大図、図６は図１のＺ部の拡大図である。図７は図１に示す遅延復調デバイスの温度特性結果を示すグラフ、図８は遅延復調デバイスのスペクトルを示すグラフである。

図１に示す遅延復調デバイス１は、DQPSK信号を復調させる平面光波回路型（PLC型）の遅延復調デバイス（復調器）である。この遅延復調デバイス１は、例えば、伝送速度が40GbpsのDQPSK方式を用いた図２に示す光伝送システムに使用される40GbpsDQPSK用遅延復調デバイスである。

この光伝送システムでは、光送信器４０から光ファイバ伝送路５４に、２ビットのデータから構成される各シンボルの値（0,1,2,3）の４つの情報を、隣接する２つのシンボルの値の変化に応じて搬送波の位相（θ，θ＋π／2，θ＋π，θ＋3π／2）の位相情報に変調されたDQPSK信号が伝送される。光ファイバ伝送路５４から光受信器５０に送られてきたDQPSK信号は遅延復調デバイス１により４つの光強度信号に変換され、さらには、その光強度信号がバランスドレシーバ５１，５２により電気信号に変換される。受信電気回路５３では、復号化処理などがなされる。

図１に示す遅延復調デバイス１は、DQPSK信号が入力される光入力導波路２と、光入力導波路２を分岐するＹ分岐導波路３と、第１のマッハツェンダー干渉計４と、第２のマッハツェンダー干渉計５と、を備えている。

第１のマッハツェンダー干渉計４は、Ｙ分岐導波路３で分岐された２つの導波路の一方に接続された入力側カプラ６と、光出力導波路に接続された出力側カプラ７と、両カプラ６，７間に接続された長さの異なる２つのアーム導波路８，９とを有する。同様に、第２のマッハツェンダー干渉計５は、Ｙ分岐導波路３で分岐された２つの導波路の他方に接続された入力側カプラ１０と、光出力導波路に接続された出力側カプラ１１と、両カプラ１０，１１間に接続された長さの異なる２つのアーム導波路１２，１３とを有する。

入力側カプラ６，１０および出力側カプラ７，１１は、それぞれ２入力×２出力型３ｄＢカプラ（５０％方向性結合器）である。第１のマッハツェンダー干渉計４の入力側カプラ６の２つの入力端の一方が、Ｙ分岐導波路３で分岐された２つの導波路１４，１５の一方の導波路１４に接続されている。第２のマッハツェンダー干渉計５の入力側カプラ１０の２つの入力端の一方が、Ｙ分岐導波路３で分岐された２つの導波路１４，１５の他方の導波路１５に接続されている。

また、第１のマッハツェンダー干渉計４の出力側カプラ７の２つの出力端（スルーポートとクロスポート）は、第１光出力導波路２１，第２光出力導波路２２にそれぞれ接続されている。同様に、第２のマッハツェンダー干渉計５の出力側カプラ１１の２つの出力端（スルーポートとクロスポートは、第３光出力導波路２３，第４光出力導波路２４にそれぞれ接続されている。

また、第１のマッハツェンダー干渉計４の２つのアーム導波路８，９には、その一方（アーム導波路８）を伝搬するDQPSK信号の位相をその他方（アーム導波路９）を伝搬するDQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてある。同様に、第２のマッハツェンダー干渉計５の２つのアーム導波路１２，１３には、その一方（アーム導波路１２）を伝搬するDQPSK信号の位相をその他方（アーム導波路１３）を伝搬するDQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてある。

第１のマッハツェンダー干渉計４のアーム導波路８，９の両端部および第２のマッハツェンダー干渉計５のアーム導波路１２，１３の両端部が、図１に示すように、平面光波回路（PLC）１Ａの中心部側、つまり、平面光波回路１Ａを有するPLCチップ１Ｂの中心部側に向けてそれぞれ曲げられている。ここで、「平面光波回路」は、石英系ガラスでそれぞれ構成された光入力導波路２、Ｙ分岐導波路３、および、第１および第２のマッハツェンダー干渉計４，５などの導波路を含む回路である。この平面光波回路１Ａを有する遅延復調デバイス１は、具体的には、次のようにして作製される。

火炎堆積法により、図３に示すシリコン基板などのPLC基板３０上に、下部クラッド層およびコア層となるシリカ材料（SiO₂系のガラス粒子）を堆積し、加熱してガラス膜を溶融透明化する。この後、フォトリソグラフィと反応性イオンエッチングで所望の導波路を形成し、再びFHD法により上部クラッドを形成する。図３では、PLC基板３０上に、下部クラッド層および上部クラッド層からなるクラッド層３１が形成され、このクラッド層３１内にコア層としてアーム導波路８，９が形成されている。PLC基板３０は、図１に示すように、略正方形の平面形状を有している。

また、Y分岐導波路３で分岐された２つの導波路１４，１５は、図１に示すように、互いに離間するように上下に曲げられている。その一方の導波路１４は第１のマッハツェンダー干渉計４の入力側カプラ６の２つの入力端の一方に接続され、その他方の導波路１５はマッハツェンダー干渉計５の入力側カプラ１０の２つの入力端の一方に接続されている。ここで、DQPSK信号が光入力導波路２を伝搬する方向をＺ方向（図１参照）とすると、導波路１４は、Ｚ方向に略垂直な図１で上方向に湾曲しながら延びている。一方、導波路１５は、図１でＺ方向に略垂直な下方向に湾曲しながら延びている。

また、第１のマッハツェンダー干渉計４の出力側カプラ７の２つの出力端（スルーポートとクロスポート）に第１および第２光出力導波路２１，２２がそれぞれ接続され、第２のマッハツェンダー干渉計５の出力側カプラ１１の２つの出力端（スルーポートとクロスポート）に第３および第４光出力導波路２３，２４がそれぞれ接続されている。第１および第２光出力導波路２１，２２と第３および第４光出力導波路２３，２４とは、図１に示すように、互いに近づくように上下に曲げられている。

具体的には、第１および第２光出力導波路２１，２２は、出力側カプラ７の２つの出力端から、Ｚ方向に略垂直な図１で下方向に湾曲しながら延びている。このような湾曲形状により、第２光出力導波路２２の光路長が第１光出力導波路２１の光路長よりも長くなっている。一方、第３および第４光出力導波路２３，２４は、出力側カプラ１１の２つの出力端から、Ｚ方向に略垂直な図１で上方向に湾曲しながら延びている。このような湾曲形状により、第３光出力導波路２３の光路長が第４光出力導波路２４の光路長よりも長くなっている。

また、第１および第２のマッハツェンダー干渉計４，５は、図１に示すように、平面光波回路１Ａの中央上部と中央下部に形成されている。より具体的には、第１および第２のマッハツェンダー干渉計４，５は、平面光波回路１Ａを有するPLCチップ１Ｂの仮想中心線、例えば、Ｚ方向に延びる光入力導波路２を延長した直線に関して対称な位置に配置されている。

マッハツェンダー干渉計４のアーム導波路８．９の中央部、および、マッハツェンダー干渉計５のアーム導波路１２，１３の中央部は、それぞれ互いに平行に延びている。

また、第１および第２光出力導波路２１，２２には、図１に示すように、これら２つの光出力導波路２１，２２の光路長を一致させるための第１遅延部４１が設けられている。第１遅延部４１は、図１および図５に示すように、第１光出力導波路２１に接続された導波路４３と、第１光出力導波路２１よりも光路長の長い第２光出力導波路２２に接続された導波路４４とを有する。第１遅延部４１の２つの導波路４３，４４は、上記仮想中心線に対して上方へ凸に湾曲している。導波路４３には、導波路４４よりも光路長を長くするために、２つの直線部４３ａ、４３ｂ（図５参照）を設けてある。第１遅延部４１の各導波路４３，４４の出力端が、互いに位相がπだけずれた出力１，２の光信号（ａ）、（ｂ）（図８参照）をそれぞれ出力する出力ポート（第１、第２出力ポート）になっている。

一方、第３および第４光出力導波路２３，２４には、これら２つの光出力導波路２３，２４の光路長を一致させるための第２遅延部４２が設けられている。第２遅延部４２は、図１に示すように、第４光出力導波路２４に接続された導波路４５と、第４光出力導波路２４よりも光路長の長い第３光出力導波路２３に接続された導波路４６とを有する。第２遅延部４２の２つの導波路４５，４６は、上記仮想中心線に対して下方へ凸に湾曲している。導波路４５には、導波路４６よりも光路長を長くするために、図５に示す直線部４３ａ、４３と同様の２つの直線部を設けてある。第２遅延部４２の各導波路４６，４５の出力端が、互いに位相がπだけずれた出力３，４の光信号（ｃ）、（ｄ）（図８参照）をそれぞれ出力する出力ポート（第３、第４出力ポート）になっている。

第１のマッハツェンダー干渉計４は、図１および図３に示すように、一方のアーム導波路８上に形成された第１のヒータＡ及び第２のヒータＣと、他方のアーム導波路９上に形成された第３のヒータＢ及び第４のヒータＤとを備えている。同様に、第２のマッハツェンダー干渉計５は、図１に示すように、一方のアーム導波路１２上に形成された第１のヒータＥ及び第２のヒータＧと、他方のアーム導波路１３上に形成された第３のヒータＦ及び第４のヒータＨとを備えている。各ヒータＡ〜Ｈは、対応するアーム導波路の上方にあって、上部クラッド（図３のクラッド層３１）上にスパッタにより形成されたTa系の薄膜ヒータである。図３には、アーム導波路８，９の上方にあって、クラッド層３１上に形成されたヒータＡ，Ｂを示してある。

また、各マッハツェンダー干渉計４，５の中央部には、図１に示すように、偏波乖離量PDλを低減させるために、1/2波長板４７，４８がそれぞれ配置されている。1/2波長板４７，４８を挿入するための溝４９は、各マッハツェンダー干渉計４，５の中央部のみに形成されているのではなく、各マッハツェンダー干渉計４，５の中央部を通る図１に示すＭＬ間の直線に沿ってフルカットされた一つの溝である。また、この溝４９は、Ｙ分岐導波路３の分岐部からの漏れ光を溝４９で遮断するために、Ｙ分岐導波路３に対して光入力導波路２とは反対側に形成されている。

さらに、溝４９は、各1/2波長板４７，４８での反射による損失が起こらないように、各1/2波長板４７，４８が図４に示すように８°程度に傾けられて溝４９内に配置されるように、８°程度傾斜した溝になっている。その溝４９の中央部、つまり、Ｙ分岐導波路３の分岐部に対向する部分（図１に示すＺ部）には、図６に示すように、Ｙ分岐導波路３の分岐部からの漏れ光をより効果的に遮断するために樹脂６０が注入されている。

上記構成を有する遅延復調デバイス１では、第１のマッハツェンダー干渉計４にあっては、光ファイバ伝送路５４から光受信器５０に送られるDQPSK信号（光信号）がＹ分岐導波路３で分岐され、その分岐されたDQPSK信号が長さの異なる２つのアーム導波路８，９を伝搬する。マッハツェンダー干渉計４は、一方のアーム導波路８を伝搬するDQPSK信号の位相を他方のアーム導波路９を伝搬する光信号の位相に対して１シンボル分（π）だけ遅延させるようになっている。同様に、第２のマッハツェンダー干渉計５は、一方のアーム導波路１２を伝搬するDQPSK信号の位相を他方のアーム導波路１３を伝搬する光信号の位相に対して１シンボル分（π）だけ遅延させるようになっている。

遅延復調デバイス１は、例えば、マッハツェンダー干渉計４のヒータＡとヒータＣ、或いはヒータＢとヒータＤを駆動させて偏波乖離量PDλを調整する。この調整後、例えば、ヒータＡとヒータＣを駆動させて、２つのマッハツェンダー干渉計４，５の位相差がπ/2になるように、位相調整（位相トリミング）を行う。
[実施例]
図３に示すシリコン基板３０上に、石英系ガラスで構成される光入力導波路２、Ｙ分岐導波路３、マッハツェンダー干渉計４，５、光出力導波路２１乃至２４、および２つの遅延部４１，４２を含む平面光波回路（PLC）１Ａを、火炎堆積法（FHD法）、フォトリソグラフィ、反応性イオンエッチングにより形成した40GbpsのDQPSK用の遅延復調デバイス１を作製した。

作製した遅延復調デバイス１では、クラッド層の屈折率とコア層の屈折率との差（比屈折率差Δ）を1.5％として、回路サイズ（PLCチップ１Ｂのサイズ）が25ｍｍ×25ｍｍである。

偏波乖離量PDλを低減するために、２つのマッハツェンダー干渉計４，５のどちらか一方のマッハツェンダー干渉計のアーム導波路上のヒータに給電して偏波乖離量PDλを低減させた。その後、1/2波長板４７，４８を溝４９に挿入し、２つのマッハツェンダー干渉計４，５の位相差がπ/2になるように、ヒータを駆動して位相調整（位相トリミング）をした。その後、出力１乃至出力４の光信号がそれぞれ出力される導波路４３，４４，４６，４５の各端部（出力ポート）のあるPLCチップ１Ｂの端面１ａに４本の光ファイバが整列したファイバアレイを接続し、パッケージングを行った。また、温調機構には、ペルチェ素子とサーミスタを用いた。

このように作製した遅延復調デバイス１を含む遅延復調モジュールの温度特性結果を図７に示す。図７は、遅延復調デバイス１（チップ）の制御温度を４５℃に設定した際のマッハツェンダー干渉計４のスルーポート（出力側カプラ７の出力端２２）での中心波長の初期値からの変動を示す。この図７から明らかなように、0〜70℃の範囲において、±0.5pm以下を実現している。

また、図８に、遅延復調デバイス１を含む遅延復調モジュールのスペクトルを示す。図８では、第１遅延部４１の各導波路４３，４４の出力端（第１、第２出力ポート）から出力される互いに位相がπだけずれた出力１，２の光信号（ａ）、（ｂ）と、第２遅延部４２の各導波路４６，４５の出力端（第３、第４出力ポート）から出力される互いに位相がπだけずれた出力３，４の光信号（ｃ）、（ｄ）とを示してある。そして、光信号（ａ）、（ｂ）、（ｃ）および（ｄ）は、互いに位相がπ/2ずつずれている。この図８から明らかなように、偏波乖離量PDλが3pm以下の良好な特性が得られている。

以上の構成を有する一実施形態によれば、以下のような作用効果を奏する。
○第１のマッハツェンダー干渉計４のアーム導波路８，９の両端部および第２のマッハツェンダー干渉計５のアーム導波路１２，１３の両端部が、平面光波回路（PLC）１Ａの中心部側に向けてそれぞれ曲げられている。この構成により、マッハツェンダー干渉計４のアーム導波路８，９部分のＺ方向長さと、マッハツェンダー干渉計５のアーム導波路１２，１３部分のＺ方向長さとがそれぞれ短くなる。これと共に、各マッハツェンダー干渉計４，５の入力側カプラ６，１０および出力側カプラ７，１１の向き、つまり、各カプラでのDQPSK信号の伝搬方向がＺ方向に対して傾くので、各マッハツェンダー干渉計の入力側カプラ６，１０部分および出力側カプラ７，１１部分のＺ方向長さがそれぞれ短くなる。

このように、各マッハツェンダー干渉計４，５の２つのアーム導波路部分のＺ方向長さと、入力側カプラ部分および出力側カプラ部分のＺ方向長さとがそれぞれ短くなるので、各マッハツェンダー干渉計４，５部分の面積が小さくなり、遅延復調デバイス１の平面光波回路１Ａ全体がコンパクトになる。これにより、平面光波回路１Ａの面内の温度分布および面内の応力分布を低減することができる。従って、環境温度変動に対する波長シフトがほとんど無く、初期の偏波乖離量Pdλを小さくした遅延復調デバイスを実現することができる。

○Y分岐導波路３で分岐された２つの導波路１４，１５は互いに離間するように上下に曲げられており、第１および第２光出力導波路２１，２２と第３および第４光出力導波路２３，２４とは互いに近づくように上下に曲げられている。この構成により、Y分岐導波路部分３で分岐された２つの導波路１４，１５のＺ方向長さ、および、４つの光出力導波路２１乃至２４のＺ方向長さもそれぞれ短くなるので、遅延復調デバイス１の平面光波回路１Ａ全体が更にコンパクトになる。これにより、平面光波回路の面内の温度分布および面内の応力分布を更に低減することができる。

○第１および第２のマッハツェンダー干渉計４，５は、平面光波回路１Ａの中央上部と中央下部に形成されているので、平面光波回路１Ａ全体が更にコンパクトになる。

○第１および第２光出力導波路２１，２２には、これら２つの光出力導波路２１，２２の光路長を一致させるための第１遅延部４１が設けられている。また、第３および第４光出力導波路２３，２４には、これら２つの光出力導波路２３，２４の光路長を一致させるための第２遅延部４２が設けられている。この構成により、第１および第２光出力導波路２１，２２の光路長を第１遅延部４１により、第３および第４光出力導波路２３，２４の光路長を第２遅延部４２によりそれぞれ一致させることができ、４つの光出力導波路から互いに位相がπ/2ずつずれた光信号を出力させることができる。つまり、光出力導波路２１，２２，２３，２４にそれぞれ接続された導波路４３，４４，４６，４５の出力端（４つの出力ポート）から、互いに位相がπ/2ずつずれた光信号を出力させることができる。これにより、導波路４３，４４，４６，４５の各出力端のあるPLCチップ１Ｂの端面１ａに、４つの光ファイバからなるファイバアレイを直接に接続することができる。

○1/2波長板４７，４８を挿入するための溝４９は、各マッハツェンダー干渉計４，５の中央部を通る図１に示すＭＬ間の直線に沿ってフルカットされた一つの溝であり、この溝４９はＹ分岐導波路３に対して光入力導波路２とは反対側に形成されている。この構成により、Ｙ分岐導波路３の分岐部からの漏れ光が溝４９で遮断される。このため、DQPSK信号（光信号）がＹ分岐導波路３から漏れ、その漏れ光が光出力導波路の出力端（導波路４３，４４，４６，４５の各出力端）側で再結合し、特性に悪影響を及ぼすのを抑制することができる。

○溝４９の中央部には樹脂６０が注入されているので、Ｙ分岐導波路３の分岐部からの漏れ光をより効果的に遮断することができる。

○各1/2波長板４７，４８が８°程度に傾けられて溝４９内に配置されるので、各1/2波長板４７，４８での反射による損失を抑制することができる。

○各マッハツェンダー干渉計４，５の中央部には、1/2波長板４７，４８がそれぞれ配置されているので、偏波乖離量PDλを低減させることができる。

○各マッハツェンダー干渉計４，５のアーム導波路８，９およびアーム導波路１２，１３の中央部は、互いに平行に延びているので、Ｚ方向に垂直な方向の大きさ（外方への突出量）が小さくなり、平面光波回路１Ａ全体が更にコンパクトになる。

○PLCチップ１Ｂが略正方形のコンパクトな遅延復調デバイス１が得られる。
なお、図１に示す遅延復調デバイス１では、２つの遅延部４１，４２を設けてあるが、遅延部４１，４２の無い遅延復調デバイスにも本発明は適用可能である。この遅延復調デバイスの場合には、光出力導波路２１，２２の光路長を一致させるための遅延部と、光出力導波路２３，２４の光路長を一致させるための遅延部とを、PLCチップ１Ｂの外部に配置する。そして、これら２つの遅延部の後段に、ファイバアレイを接続する構成になる。

一実施形態に係る遅延復調デバイスの概略構成を示す平面図。 DQPSK方式を用いた光伝送システムの概略構成を示すブロック図。 図１のＸ−Ｘ線に沿った断面図。 図１のＹ−Ｙ線に沿った断面図。 図１に示す遅延復調デバイスの第１遅延部を示す拡大図。 図１のＺ部の拡大図。 図１に示す遅延復調デバイスの温度特性結果を示すグラフ。 遅延復調デバイスのスペクトルを示すグラフ図。

符号の説明

１…遅延復調デバイス
１Ａ…平面光波回路
１Ｂ…PLCチップ
２…光入力導波路
３…Ｙ分岐導波路
４…第１のマッハツェンダー干渉計
５…第２のマッハツェンダー干渉計
６，１０…入力側カプラ
７，１１…出力側カプラ
８，９，１２，１３…アーム導波路
１４，１５…Ｙ分岐導波路で分岐された導波路
２１，２２，２３，２４…光出力導波路
３０…PLC基板
３１…クラッド層
４１…第１遅延部
４２…第２遅延部
Ａ〜Ｈ…ヒータ
４７，４８…1/2波長板
４９…溝
６０…樹脂

Claims (12)

1. DQPSK信号を復調させる平面光波回路型の遅延復調デバイスであって、
   前記DQPSK信号が入力される光入力導波路と、
   前記光入力導波路を分岐するＹ分岐導波路と、
   前記Ｙ分岐導波路で分岐された導波路に接続された入力側カプラ、光出力導波路に接続された出力側カプラ、および該両カプラ間に接続された長さの異なる２つのアーム導波路をそれぞれ有する第１および第２のマッハツェンダー干渉計と、を備え、
   前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の両端部が平面光波回路の中心部側に向けて曲げられていることを特徴とする遅延復調デバイス。
2. 前記Y分岐導波路で分岐された２つの導波路は互いに離間するように上下に曲げられて、前記第１および第２のマッハツェンダー干渉計の各入力側カプラの入力端にそれぞれ接続され、
   前記第１のマッハツェンダー干渉計の前記出力側カプラに接続された第１および第２光出力導波路と、前記第２のマッハツェンダー干渉計の前記出力側カプラに接続された第３および第４光出力導波路とは、互いに近づくように上下に曲げられていることを特徴とする請求項１に記載の遅延復調デバイス。
3. 前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路には、該２つのアーム導波路の一方を伝搬する前記DQPSK信号の位相を前記２つのアーム導波路の他方を伝搬する前記DQPSK信号の位相に対してπだけ遅延させる光路長差ΔＬを持たせてあることを特徴とする請求項１又は２に記載の遅延復調デバイス。
4. 前記光入力導波路、Ｙ分岐導波路、および前記第１および第２のマッハツェンダー干渉計は、PLC基板上に形成された平面光波回路上の導波路であることを特徴とする請求項１乃至３のいずれか一つに記載の遅延復調デバイス。
5. 前記PLC基板は略正方形の平面形状を有することを特徴とする請求項４に記載の遅延復調デバイス。
6. 前記第１および第２のマッハツェンダー干渉計は前記平面光波回路の中央上部と中央下部に形成されていることを特徴とする請求項５に記載の遅延復調デバイス。
7. 前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の中央部は、互いに平行に延びていることを特徴とする請求項１乃至６のいずれか一つに記載の遅延復調デバイス。
8. 前記第１および第２光出力導波路に、これら２つの光出力導波路の光路長を一致させるための第１遅延部が設けられており、前記第３および第４光出力導波路に、これら２つの光出力導波路の光路長を一致させるための第２遅延部が設けられていることを特徴とする請求項１乃至７のいずれか一つに記載の遅延復調デバイス。
9. 前記第１および第２のマッハツェンダー干渉計各々の前記２つのアーム導波路の少なくとも一方の上には、ヒータがそれぞれ形成されていることを特徴とする請求項１乃至８のいずれか一つに記載の遅延復調デバイス。
10. 前記第１および第２のマッハツェンダー干渉計各々の中央部には、1/2波長板がそれぞれ配置されていることを特徴とする請求項９に記載の遅延復調デバイス。
11. 前記1/2波長板が挿入される溝で、前記第１および第２のマッハツェンダー干渉計各々の中央部を通る一つの溝が、前記Ｙ分岐導波路に対して前記光入力導波路とは反対側に形成されていることを特徴とする請求項１０に記載の遅延復調デバイス。
12. 前記溝の中央部で、前記Ｙ分岐導波路の分岐部に対向する部分に、樹脂が注入されていることを特徴とする請求項１１に記載の遅延復調デバイス。

Images