JP2009232603A - Power conversion device - Google Patents
Power conversion device Download PDFInfo
- Publication number
- JP2009232603A JP2009232603A JP2008076199A JP2008076199A JP2009232603A JP 2009232603 A JP2009232603 A JP 2009232603A JP 2008076199 A JP2008076199 A JP 2008076199A JP 2008076199 A JP2008076199 A JP 2008076199A JP 2009232603 A JP2009232603 A JP 2009232603A
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- pattern
- substrate
- power conversion
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 238000009413 insulation Methods 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 15
- 239000000523 sample Substances 0.000 claims description 11
- 239000002356 single layer Substances 0.000 claims description 2
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 230000005855 radiation Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、電力変換装置に関し、特に電力変換装置で用いられる電力変換用スイッチング素子とその素子を駆動する駆動用素子とを電気的に接続する導体パターンの配置に特徴を有する電力変換装置に関する。 The present invention relates to a power converter, and more particularly, to a power converter characterized by the arrangement of a conductor pattern that electrically connects a switching element for power conversion used in the power converter and a driving element for driving the element.
MOSFETやIGBTなどのパワーデバイスを用いた装置、例えば電力変換装置において、パワーデバイス(電力変換用スイッチング素子)が適切に電力を制御するためには、パワーデバイスの駆動を制御する駆動回路の設計が重要となる。駆動回路は、パワーデバイスの用途、設置環境、使用条件などを考慮して設計される。駆動回路は、パワーデバイスの端子に接続される駆動用素子及びその駆動用素子とパワーデバイスの端子とを電気的に接続する導体パターンからなる。そして、パワーデバイスの端子が貫通する基板上の決められた範囲内で基板の両面に配置されるのが一般的である。例えば、特許文献1に示される駆動回路は、1つのパワーデバイスに対する駆動回路を1つの基板の両面に配置し、基板と基板とを所定の間隔離して配置される。現在では、複数のパワーデバイスを1つの基板上に集積し、所定の間隔を確保した上で、駆動回路毎の導体パターンを所定の間隔離して配置するのが主流である。
上記に示されるように、各パワーデバイスの導体パターンは、所定の間隔を確保した上で駆動用素子や導体パターンをレイアウトする必要がある。そのため、基板上に導体パターンを形成する面積を狭くできず、基板を小型化する阻害要因となっている。 As described above, the conductor pattern of each power device needs to be laid out with driving elements and conductor patterns after securing a predetermined interval. For this reason, the area for forming the conductor pattern on the substrate cannot be reduced, which is an impediment to downsizing the substrate.
その他、駆動用素子の発熱などによる基板の高温化を防ぐため、放熱性の高い駆動用素子を使用するため、コストアップになっている。 In addition, in order to prevent the temperature of the substrate from being raised due to heat generation of the driving element, a driving element with high heat dissipation is used, which increases the cost.
本発明は、上記課題に鑑みてなされたもので、基板を小型化でき、放熱性の高い駆動用素子などを必要としない放熱効率がよい導体パターンからなる電力変換装置を提供することを解決すべき課題とする。 The present invention has been made in view of the above problems, and solves the problem of providing a power conversion device including a conductive pattern that can reduce the size of a substrate and does not require a driving element with high heat dissipation, and has high heat dissipation efficiency. It should be a challenge.
上記課題を解決するための請求項1に係る発明の構成上の特徴は、
第1表面及び前記第1表面の反対表面である第2表面を有する基板と、
素子本体及び前記基板を貫通して配置される端子をそれぞれ備える複数の電力変換用スイッチング素子と、
それぞれの前記電力変換用スイッチング素子をそれぞれ駆動する複数の駆動用素子と、
前記基板に形成され、それぞれの前記電力変換用スイッチング素子と前記電力変換用スイッチング素子に対応する前記駆動用素子とを電気的に接続する複数の導体パターンと、
を有する電力変換装置において、
複数の前記導体パターンの少なくとも1つは、前記第1表面に形成され且つ前記第2表面に形成されず、
複数の前記導体パターンの残りは、前記第2表面に形成され且つ前記第1表面に形成されないことである。
The structural features of the invention according to
A substrate having a first surface and a second surface that is opposite the first surface;
A plurality of power conversion switching elements each including a terminal disposed through the element body and the substrate;
A plurality of driving elements that respectively drive the power conversion switching elements;
A plurality of conductor patterns formed on the substrate and electrically connecting the switching elements for power conversion and the driving elements corresponding to the switching elements for power conversion;
In a power converter having
At least one of the plurality of conductor patterns is formed on the first surface and not formed on the second surface;
The remainder of the plurality of conductor patterns is formed on the second surface and not formed on the first surface.
また請求項2に係る発明の構成上の特徴は、請求項1において、前記第1表面に形成される前記導体パターンの少なくとも一部は、前記第1表面の法線方向において、前記第2表面に形成される他の前記導体パターンと重なるように形成されることである。 According to a second aspect of the present invention, at least a part of the conductor pattern formed on the first surface is the second surface in a normal direction of the first surface. It is formed so that it may overlap with the other conductor pattern formed on the substrate.
また請求項3に係る発明の構成上の特徴は、請求項1又は2において、前記導体パターンは、反対面に配置される前記導体パターンの前記電力変換用スイッチング素子の端子から所定の間隔をあけて基板上に実装されることである。 According to a third aspect of the present invention, in the first or second aspect, the conductor pattern is spaced apart from a terminal of the power conversion switching element of the conductor pattern disposed on the opposite surface. Is mounted on the board.
また請求項4に係る発明の構成上の特徴は、請求項1〜3の何れか1項において、高温になる導体パターンの高温側パターンと、前記高温側導体パターンより低温の低温側パターンと、を有し、前記高温側パターンは前記第1面側又は前記第2面側に配置され、前記低温側パターンは前記高温側パターンが配置された面の反対面側に配置されることである。
In addition, the structural features of the invention according to
また請求項5に係る発明の構成上の特徴は、請求項1〜4の何れか1項において、前記基板は、前記第1表面と前記第2表面との間に、前記第1表面に形成される前記導体パターンと前記第2表面に形成される前記導体パターンとが絶縁される所定厚みの絶縁層を有することである。 According to a fifth aspect of the present invention, in any one of the first to fourth aspects, the substrate is formed on the first surface between the first surface and the second surface. And having an insulating layer with a predetermined thickness that insulates the conductive pattern formed on the second surface from the conductive pattern.
また請求項6に係る発明の構成上の特徴は、請求項1〜5の何れか1項において、前記基板は、複数の単層基板を積層した多層基板からなり、前記電力変換装置は、さらに、前記第1表面と前記第2表面との間に形成され、前記第1表面に形成される前記導体パターンに電気的に接続される複数層からなる第1中間パターンと、前記第1中間パターンに形成される第1のテストランドと、を備え、前記基板は、前記第2表面側から前記第1のテストランドまでの間を貫通し、プローブピンを挿入可能な貫通孔を有することである。 According to a sixth aspect of the present invention, in any one of the first to fifth aspects, the substrate includes a multilayer substrate in which a plurality of single-layer substrates are stacked, and the power conversion device further includes: A first intermediate pattern comprising a plurality of layers formed between the first surface and the second surface and electrically connected to the conductor pattern formed on the first surface; and the first intermediate pattern And the substrate has a through hole through which the probe pin can be inserted through the second surface side to the first test land. .
また請求項7に係る発明の構成上の特徴は、請求項6項において、前記第2表面に形成される前記導体パターンに第2のテストランドが形成されることである。
A structural feature of the invention according to claim 7 is that, in
また請求項8に係る発明の構成上の特徴は、請求項6又は7において、前記電力変換装置は、前記第1中間パターンと前記第2表面との間に形成され、前記第2表面に形成される前記導体パターンに電気的に接続される複数層からなる第2中間パターンを備え、前記第2中間パターンのうち前記第1中間パターンに近い層の導体パターンの境界は、前記第2中間パターンのうち前記第1中間パターンから遠い層の導体パターンの境界よりも、前記貫通孔からの距離が長く設定されていることである。
The structural feature of the invention according to
請求項1に係る発明においては、1つの電力変換用スイッチング素子のための導体パターンを第1表面又は第2表面に形成し、導体パターン同士の絶縁に基板を利用する。このようにすることで、絶縁ギャップを減少させることができるため、基板の小型化が可能となる。また、1つの導体パターンの同一表面における実装面積を拡大することができるため、放熱性が向上する。また、導体パターンの一部分が高熱になる場合などでは、第1表面から第2表面へと熱が伝達して放熱されるより、同一表面上に形成される導体パターンの熱伝達率が高いため、放熱性の高い駆動用素子などを必要とせずに効率良く放熱できる。
In the invention which concerns on
請求項2に係る発明においては、1つの電力変換用スイッチング素子のための導体パターンを第1表面又は第2表面に形成し基板を絶縁に利用する。そのため、第1表面の法線方向で導体パターンの少なくとも一部を重なるように形成させたとしても、第1表面側に配置される導体パターンと第2表面側に配置される導体パターンとは確実に基板で絶縁される。よって、導体パターンが重なり合う分、基板を縮小化できる。
In the invention which concerns on
請求項3に係る発明においては、ある導体パターンにおいて、その導体パターンの反対面に配置される別の導体パターンの電力変換用スイッチング素子の端子から所定の間隔をあけて基板上に導体パターンが形成されるため、絶縁ギャップを確保した上で基板を縮小することができる。
In the invention according to
請求項4に係る発明においては、高温側パターンが配置される表面から低温側パターンが配置される表面へと熱伝達を利用して熱を放熱させることができるため、放熱性が向上する。そして、高温側パターンから低温側パターンへの熱の伝達により熱が均一化され、また放熱も均一化されるため、熱による回路特性のバラつきを改善することができる。
In the invention which concerns on
請求項5に係る発明においては、第1表面と第2表面との間に、所定厚みの絶縁層を有するため、第1表面と第2表面とに形成される導体パターンが確実に絶縁することができる。
In the invention which concerns on
請求項6に係る発明においては、基板が多層構造である場合、第1表面に形成される導体パターンに電気的に接続される第1中間パターンに第1のテストランドが形成され、基板にはこのテストランドまでプローブピンを挿入させることができる貫通孔が第2表面側から形成される。このようにすることで、第2表面側に導体パターンが形成されていない導体パターンであっても第2表面側からプローブピンを挿入することができる。
In the invention which concerns on
請求項7に係る発明においては、基板は第1表面に形成される導体パターンの第1のテストランドに第2表面側からプローブピンを挿入することができる貫通孔を有しており、第2表面に形成される導体パターンについては第2のテストランドが形成されるため、全てのテストランドを第2表面、つまり同一面側からプローブピンをあてることができる。 In the invention according to claim 7, the substrate has a through hole into which the probe pin can be inserted from the second surface side into the first test land of the conductor pattern formed on the first surface, Since the second test land is formed for the conductor pattern formed on the surface, the probe pins can be applied to all the test lands from the second surface, that is, the same surface side.
請求項8に係る発明のおいては、第1中間パターンと第2表面との間に形成される第2中間パターンのうち第1中間パターンに近い層の導体パターンの境界が、第2中間パターンのうち第1中間パターンに遠い層の導体パターンの境界よりも、貫通孔からの距離が長くなるように設定されることで、第1表面側の導体パターンと第2表面側の導体パターンとの絶縁ギャップを確保しつつ、導体パターンの面積を増加させることができるため、放熱性が向上する。
In the invention which concerns on
以下、実施形態を用いて本発明を具体的に説明する。 Hereinafter, the present invention will be specifically described using embodiments.
(実施形態1)
本実施形態1の電力変換装置1の回路図を図1に示す。本実施形態1の電力変換装置1は、バッテリー11、昇降圧コンバータ12、モータジェネレータMG1、モータジェネレータMG2、MG1用インバータ13、MG2用インバータ14及びサージ電圧吸収用コンデンサ17を備える。
(Embodiment 1)
FIG. 1 shows a circuit diagram of the
バッテリー11は、昇降圧コンバータ12に接続されており、昇降圧コンバータ12に直流電力を供給し、また昇降圧コンバータ12から回生される直流電力を蓄電する。
The
昇降圧コンバータ12は、バッテリー11から供給された直流電力を昇圧して後述するインバータ13及び14に出力し、またインバータ13及び14から出力された直流電力を降圧してバッテリー11に出力する。昇降圧コンバータ12は、コンデンサ123、リアクトル124、高圧側の半導体素子である上アーム用スイッチング素子(電力変換用スイッチング素子)121及び高圧GND側の半導体素子である下アーム用スイッチング素子(電力変換用スイッチング素子)122、ダイオードD1、D2を含む。バッテリー11の正極側にコンデンサ123及びリアクトル124の一端が接続され、負極側にコンデンサ123の他端と下アーム用スイッチング素子122のエミッタ端子が接続されている。上アーム用スイッチング素子121と下アーム用スイッチング素子122とは直列に接続されており、リアクトル124の他端は、その間、つまり上アーム用スイッチング素子121のエミッタ端子及び下アーム用スイッチング素子122のコレクタ端子に接続されている。上アーム用スイッチング素子のコレクタ端子は、後述するMG1用インバータ13及びMG2用インバータ14の一端側に接続されている。下アーム用スイッチング素子122のエミッタ端子は、MG1用インバータ13及びMG2用インバータ14の他端側に接続されている。スイッチング素子121、122のコレクタ−エミッタ間には、エミッタ側からコレクタ側に電流を流すダイオードD1、D2が配置されている。そして、スイッチング素子121、122のゲート端子には、スイッチング素子の駆動を制御するための駆動回路201、202がそれぞれ接続される。
The step-up / step-down converter 12 boosts the DC power supplied from the
モータジェネレータMG1及びモータジェネレータMG2は、それぞれMG1用インバータ13、MG2用インバータ14に接続されており、バッテリー11から供給される電力により駆動する。そして、発電機として働く場合は、交流電力をそれぞれに接続されるインバータ13及び14に出力する。
Motor generator MG1 and motor generator MG2 are connected to
MG1用インバータ13及びMG2用インバータ14は、並列に接続されており、昇降圧コンバータ12によって昇圧された直流電力を三相交流に変換して、モータジェネレータMG1及びMG2に出力する。そして、モータジェネレータMG1及びMG2が発電機として働く場合は、モータジェネレータMG1及びMG2から出力される交流電力を直流に変換して昇降圧コンバータ12に出力する。
The
MG1用インバータ13は、U相131とV相132とW相133とからなり、U相131、V相132及びW相133は、昇降圧コンバータ12に並列に接続されている。U相131は、高圧側の半導体素子の上アーム用スイッチング素子134と高圧GND側の半導体素子の下アーム用スイッチング素子135とが直列に接続されている。同様に、V相は上アーム用スイッチング素子136と下アーム用スイッチング素子137、W相は上アーム用スイッチング素子138と下アーム用スイッチング素子139が直列に接続されている。そして、各スイッチング素子134〜139のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD3〜8がそれぞれ接続されている。各スイッチング素子134〜139のゲート端子には、スイッチング素子の駆動を制御するための駆動回路203〜208が接続される。各相の中間点は、モータジェネレータMG1の各相コイル(図示略)の各相端に接続されている。
The
MG2用インバータ14は、U相141とV相142とW相143とからなり、U相141、V相142及びW相143は、昇降圧コンバータ12及びMG1用インバータ14に並列に接続されている。U相141は、高圧側の半導体素子の上アーム用スイッチング素子144と高圧GND側の半導体素子の下アーム用スイッチング素子145とが直列に接続されている。同様に、V相は上アーム用スイッチング素子146と下アーム用スイッチング素子147、W相は上アーム用スイッチング素子148と下アーム用スイッチング素子149が直列に接続されている。そして、各スイッチング素子144〜149のコレクタ−エミッタ間には、エミッタ側からコレクタ側へ電流を流すダイオードD9〜14がそれぞれ接続されている。各スイッチング素子144〜149のゲート端子には、スイッチング素子の駆動を制御する駆動回路209〜214が接続されている。各相の中間点は、モータジェネレータMG2の各相コイル(図示略)の各相端に接続されている。ここで、昇降圧コンバータ12及びインバータ13、14にそれぞれ含まれるスイッチング素子は、IGBT、MOSFET等のパワーデバイスを用いる。
The MG2 inverter 14 includes a
本発明の電力変換装置1は、バッテリー11の直流電力を昇降圧コンバータ12で昇圧してインバータ13及び14で三相交流に変換し、モータジェネレータMG1及びMG2を駆動する。そして、モータジェネレータMG1及びMG2が発電機として働く場合は、モータジェネレータMG1及びMG2から出力される交流電力がインバータ13及び14で直流電力に変換され、昇降圧コンバータ12で降圧し、バッテリー11に回生される。
The
各スイッチング素子121、122、134〜139、144〜149(以下、説明のため、1つのスイッチング素子を用いて説明するときは「スイッチング素子3」とする。)は、図2に示されるように、端子31を備えており、その端子31が第1表面41と第2表面42とを有する基板4を貫通し、基板4に保持される。また基板4には、スイッチング素子3をそれぞれ駆動する駆動回路201〜214(以下、1つの駆動回路を用いて説明するときは「駆動回路2」とする。)が配置され、伝導性物質の導体パターン5によってスイッチング素子3の端子31と電気的に接続される。つまり、導体パターン5は、端子31と駆動回路2とを電気的に接続する配線である。基板4には、第2表面42から第1表面41に端子31が貫通するランド43が形成されている。端子31がランド43に貫通し、全てのスイッチング素子3の本体32は基板4の第2表面42側に位置する。なお、スイッチング素子3の本体32には、図3に示されるように、スイッチング素子3以外にスイッチング素子3の温度を検出するためのダイオード6が一体的に含まれていることとし、以後、ダイオード6の端子もスイッチング素子3の端子31として説明する。
As shown in FIG. 2, each switching
スイッチング素子3の端子31と接続される駆動回路2は、様々な駆動用素子を含む。スイッチング素子3の複数の端子31のうちゲート端子はゲート駆動IC21に、センスエミッタ端子は短絡保護及び過電流保護装置22に、エミッタ端子は基準電位、ダイオード6のアノード端子は温度検出装置23に、カソード端子は基準電位に接続される。これらの接続が導体パターン5によってなされる。ゲート駆動IC21はスイッチング素子3の動作を制御するためのゲート電圧を印加する。短絡保護及び過電流保護装置22は、スイッチング素子3の許容量を超える電流が流れたりすることにより、スイッチング素子3が異常動作したり破壊されたりする前に、異常を検出する装置である。そして、温度検出装置23は、ダイオード6の出力値を基に温度を検出する装置である。また、駆動回路2は、MG1及びMG2を制御するための中央制御装置(MGECU)から出力される信号を受け取ったり、信号を出力したりする。
The
図2に戻って、例えば、図2中の3つあるスイッチング素子3を左からスイッチング素子134、135、136とする。スイッチング素子134のための駆動回路2及び導体パターン5は第1表面41に、スイッチング素子135のための駆動回路2及び導体パターン5は第2表面42に、スイッチング素子136のための駆動回路2及び導体パターン5は第1表面42に配置される。よって、基板4を第1表面41側からみた場合、スイッチング素子134と136の導体パターン5が見えることになる。
Returning to FIG. 2, for example, the three
基板4は第1表面41側の導体パターン5と第2表面側の導体パターン5とが絶縁できるだけの厚みが十分ある。スイッチング素子3及び導体パターン5はスイッチング素子3毎に絶縁ギャップdの所定の間隔をあけて基板4上に配置される。よって、同一表面上に配置されるスイッチング素子134と136の導体パターン5は絶縁ギャップd隔てて配置され、導体パターン5が裏面の第2表面42に配置されるスイッチング素子135の導体パターン5も同一表面に配置される導体パターン5と絶縁ギャップdを隔てて配置される。そして、導体パターン5が第2表面42に配置されるがスイッチング素子135の端子31は第1表面41側に貫通している。そのため、第1表面41に配置され、スイッチング素子135の左右に位置するスイッチング素子134及びスイッチング素子136の導体パターン5は、スイッチング素子135の端子31から絶縁ギャップdを隔てて配置される。そして、第1表面41側に配置される導体パターン5と第2表面42側に配置される導体パターン5とは、第1表面41又は第2表面42の法線方向で導体パターン5の一部が重なる。各スイッチング素子3の導体パターン5は、端子31を中心とした逆T字状で、スイッチング素子135の場合、導体パターン5の両端がスイッチング素子134及び135の導体パターン5と重なっている。駆動回路2は、1つのスイッチング素子3のための導体パターン5上で端子31の直線上に配置されている。この駆動回路2は導体パターン5上のどこに配置されてもよい。
The
従来の例として、図4の(b)に示されるように、1つのスイッチング素子3について基板4の両面41、42に導体パターン5が形成される場合は、絶縁ギャップdを確保しなければならないため、他のスイッチング素子3の導体パターン5を重ねることはできない。そして、本実施形態1の電力変換装置1では、図4(a)に示されるように、1つのスイッチング素子3について基板4の片面に導体パターン5を形成し、基板4を絶縁に利用するため、導体パターン5を重ねることができる。これにより、導体パターン5の実装面積が拡大する上、基板4が小型化できる。そして、導体パターン5の面積が増加することで、導体パターン5や駆動回路2などが高発熱しても広い面積で熱を放出できるため放熱効率がアップする。また、従来の配置でいくと第1表面41側だけ高熱になった場合、熱は基板4を伝って第2表面42側に伝達する。しかし、本実施形態1のように片面に導体パターン5を形成すると、熱は基板4を伝達するより、導体パターン5の全体に伝達する方が早いため、放熱効率が高い。
As a conventional example, as shown in FIG. 4B, when the
(実施形態2)
本発明の実施形態2について具体的に説明する。本実施形態2は実施形態1と基本的には同様の構成及び同様の作用効果を有する。以下、異なる部分を中心に説明する。
(Embodiment 2)
本実施形態2の電力変換装置1は、図5に示されるように、第1表面41に形成される導体パターン5が高温になる高温側パターン51で、第2表面42に形成される導体パターン5が高温になりにくい低温側パターン52とする。このようにすることで、高熱になる第1表面41側から比較的高温になりにくい第2表面42側へと熱伝達を利用して熱を放熱させることができるため、放熱性が向上する。そして、熱を伝達して放熱を均一化させることで、熱による回路特性のバラつきを改善することができる。
As shown in FIG. 5, the
(実施形態3)
本発明の実施形態3について具体的に説明する。本実施形態3は実施形態1又は実施形態2と基本的には同様の構成及び同様の作用効果を有する。以下、異なる部分を中心に説明する。
(Embodiment 3)
本実施形態3の電力変換装置1は、図6に示されるように、基板4が複数の単相基板を積層した多層基板からなる。そのため、本実施形態3に係る電力変換装置1は、第1表面41と第2表面42との間に形成され第1表面41の導体パターン5に電気的に接続される第1中間パターン53と、第1中間パターン53と第2表面42との間に形成され第2表面42の導体パターン5に電気的に接続される第2中間パターン54とを有する。そして、電力変換装置1は、さらに、第1中間パターン53に形成される第1のテストランド71と、第2表面42に形成される導体パターン5に第2のテストランド72とを有する。そして、基板4は、第2表面42側から第1のテストランド71までの間を貫通し、プローブピン8を挿入可能な貫通孔44を有する。第1のテストランド71及び貫通孔44は、第1表面41に導体パターン5が形成されているスイッチング素子3の端子31の延長方向で、第2表面42の導体パターン5及び第2中間パターン54同士の間に位置する絶縁ギャップdを設けられている場所に形成されている。この場所は、第2表面42の導体パターン5及び第2中間パターン54に設けることもできるが、その場合、第1のテストランド71が設けられている第1中間パターン53から第2表面42の導体パターン5及び第2中間パターン54の境界が絶縁ギャップd離れることができるだけの間隔をあけることを要する。
As shown in FIG. 6, the
第1表面41側に導体パターン5がある場合に第2表面42側に第1のテストランド71を設け、そこまでの貫通孔44を基板4に設けることで、第1表面41側に導体パターン5が形成されている導体パターン5に対しても第2表面42側からプローブピン8を挿入できる。そして、第2表面42側に導体パターン5が形成される導体パターン5も第2表面42側からプローブピン8を挿入できる。つまり、第2表面42側だけからプローブピン8を挿入して、基板4の検査等を行うことができる。
When the
(実施形態4)
本発明の実施形態4について具体的に説明する。本実施形態4は実施形態3と基本的には同様の構成及び同様の作用効果を有する。以下、異なる部分を中心に説明する。
(Embodiment 4)
本実施形態4の電力変換装置1は、図7に示されるように、第2中間パターン54のうち第1中間パターン53に近い層のパターン541の境界が、第2中間パターン54のうち第1中間パターン53から遠い層のパターン542の境界よりも、貫通孔44からの距離が長い。つまり、第2表面41の導体パターン5から第1中間パターン53に向かって導体パターンの境界が階段状に形成されている。
As shown in FIG. 7, in the
このようにすることで、第1のテストランド71が形成され第2表面42側に開口している第1中間パターン53が、第2表面42側の導体パターン5及び第2中間パターン54との間に絶縁ギャップdを確保しつつ、導体パターンの面積が増加する。
By doing in this way, the 1st
(変形例)
本発明の変形例について具体的に説明する。本変形例は実施形態1、2、3又は4と基本的には同様の構成及び同様の作用効果を有する。以下、異なる部分を中心に説明する。
(Modification)
The modification of this invention is demonstrated concretely. This modification basically has the same configuration and the same function and effect as the first, second, third, or fourth embodiment. The following description will focus on the different parts.
本変形例の電力変換装置1は、図8に示されるように、基板4に形成される導体パターン5の形状が実施形態1に示した形状と異なる。本変形例に係る導体パターン5は、1つのスイッチング素子3の導体パターン5が逆面に位置するスイッチング素子3の導体パターン5の1つのみ第1表面41又は第2表面42の法線方向で重なり、他のスイッチング素子3の導体パターン5とは重ならない。例えば、スイッチング素子134及びスイング素子135の導体パターン5が、第1表面41又は第2表面42の法線方向で重なり、スイッチング素子136及び137の導体パターン5が重なり、スイッチング素子138及び139の導体パターン5が重なる。つまり、スイッチング素子136の導体パターン5は、スイッチング素子135やスイッチング素子139の導体パターン5と重ならない。スイッチング素子136の導体パターン5はL字状で、スイッチング素子137の導体パターン5は逆L字状で、2つの重なる導体パターン5は片方の面からみた場合、外形が四角形となる。スイッチング素子136の導体パターン5はスイッチング素子137の端子31から絶縁ギャップd離れており、第1表面41方向で左隣のスイッチング素子134の導体パターン5から絶縁ギャップd離れており、右隣のスイッチング素子138の導体パターン5から絶縁ギャップd離れている。スイッチング素子137の導体パターン5は、スイッチング素子136の端子31から絶縁ギャップd離れており、左隣のスイッチング素子135の導体パターン5から絶縁ギャップd離れており、右隣のスイッチング素子139の導体パターン5から絶縁ギャップd離れている。
As shown in FIG. 8, the
このようにすることで、(スイッチング素子3の数−1)だけの絶縁ギャップdが必要な従来に比べて、導体パターン5が重ならない同士の絶縁ギャップdは(スイッチング素子3の数÷2−1)だけ確保すればよいこととなり、基板4を小型化できる。また、絶縁ギャップdが重なる導体パターン5同士も逆面の導体パターン5のスイッチング素子3の端子31から絶縁ギャップdを確保するだけでよいため、絶縁ギャップdを確保しつつ、導体パターン5の面積を拡大することができる。
By doing in this way, compared with the conventional case where the insulation gap d of only (number of switching
以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、導体パターン5の形状はT字状、L字状に限定されない。
The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. For example, the shape of the
1:電力変換装置、11:バッテリー、12:昇降圧コンバータ、
13:MG1用インバータ、14:MG2用インバータ、
17:サージ電圧吸収用コンデンサ、
121,122,134〜139,144〜149:スイッチング素子、
123:コンデンサ、124:リアクトル、
2:駆動回路、21:ゲート駆動IC、22:短絡保護及び過電流保護装置、23:温度検出装置、201〜214:駆動回路、
3、121、122、134〜139、144〜149:スイッチング素子、31:端子、32:本体、
4:基板、41:第1表面、42:第2表面、43:ランド、44:貫通孔、
5:導体パターン、51:高温側パターン、52:低温側パターン、53:第1中間パターン、54:第2中間パターン、
6:ダイオード、
71:第1のテストランド、72:第2のテストランド、
8:プローブピン、
D1〜D14:ダイオード、MG1,MG2:モータジェネレータ。
1: power converter, 11: battery, 12: buck-boost converter,
13: MG1 inverter, 14: MG2 inverter,
17: Surge voltage absorbing capacitor,
121, 122, 134 to 139, 144 to 149: switching elements,
123: Capacitor, 124: Reactor,
2: drive circuit, 21: gate drive IC, 22: short circuit protection and overcurrent protection device, 23: temperature detection device, 201-214: drive circuit,
3, 121, 122, 134-139, 144-149: switching element, 31: terminal, 32: main body,
4: substrate, 41: first surface, 42: second surface, 43: land, 44: through hole,
5: Conductor pattern, 51: High temperature side pattern, 52: Low temperature side pattern, 53: First intermediate pattern, 54: Second intermediate pattern,
6: Diode,
71: First test land, 72: Second test land,
8: Probe pin,
D1 to D14: Diode, MG1, MG2: Motor generator.
Claims (8)
素子本体及び前記基板を貫通して配置される端子をそれぞれ備える複数の電力変換用スイッチング素子と、
それぞれの前記電力変換用スイッチング素子をそれぞれ駆動する複数の駆動用素子と、
前記基板に形成され、それぞれの前記電力変換用スイッチング素子と前記電力変換用スイッチング素子に対応する前記駆動用素子とを電気的に接続する複数の導体パターンと、
を有する電力変換装置において、
複数の前記導体パターンの少なくとも1つは、前記第1表面に形成され且つ前記第2表面に形成されず、
複数の前記導体パターンの残りは、前記第2表面に形成され且つ前記第1表面に形成されないことを特徴とする電力変換装置。 A substrate having a first surface and a second surface that is opposite the first surface;
A plurality of power conversion switching elements each including a terminal disposed through the element body and the substrate;
A plurality of driving elements that respectively drive the power conversion switching elements;
A plurality of conductor patterns formed on the substrate and electrically connecting the switching elements for power conversion and the driving elements corresponding to the switching elements for power conversion;
In a power converter having
At least one of the plurality of conductor patterns is formed on the first surface and not formed on the second surface;
The remainder of the plurality of conductor patterns is formed on the second surface and is not formed on the first surface.
前記高温側導体パターンは前記第1面側又は前記第2面側に配置され、
前記低温側導体パターンは前記高温側導体パターンが配置された面の反対面側に配置される請求項1〜3の何れか1項に記載の電力変換装置。 A high-temperature side conductor pattern of a conductor pattern that becomes high temperature, and a low-temperature side conductor pattern that is lower in temperature than the high-temperature side conductor pattern,
The high temperature side conductor pattern is disposed on the first surface side or the second surface side,
The power converter according to any one of claims 1 to 3, wherein the low-temperature side conductor pattern is disposed on a surface opposite to a surface on which the high-temperature side conductor pattern is disposed.
前記電力変換装置は、
さらに、前記第1表面と前記第2表面との間に形成され、前記第1表面に形成される前記導体パターンに電気的に接続される複数層からなる第1中間パターンと、
前記第1中間パターンに形成される第1のテストランドと、
を備え、
前記基板は、前記第2表面側から前記第1のテストランドまでの間を貫通し、プローブピンを挿入可能な貫通孔を有する請求項1〜5の何れか1項に記載の電力変換装置。 The substrate is a multilayer substrate in which a plurality of single-layer substrates are stacked,
The power converter is
Further, a first intermediate pattern formed between the first surface and the second surface and made of a plurality of layers electrically connected to the conductor pattern formed on the first surface;
A first test land formed in the first intermediate pattern;
With
6. The power conversion device according to claim 1, wherein the substrate has a through hole that penetrates from the second surface side to the first test land and into which a probe pin can be inserted.
前記第2中間パターンのうち前記第1中間パターンに近い層の導体パターンの境界は、前記第2中間パターンのうち前記第1中間パターンから遠い層の導体パターンの境界よりも、前記貫通孔からの距離が長く設定されている請求項6又は7に記載の電力変換装置。 The power conversion device includes a second intermediate pattern that is formed between the first intermediate pattern and the second surface, and includes a plurality of layers that are electrically connected to the conductor pattern formed on the second surface. Prepared,
Of the second intermediate pattern, the boundary of the conductor pattern of the layer close to the first intermediate pattern is closer to the through hole than the boundary of the conductor pattern of the layer farther from the first intermediate pattern of the second intermediate pattern. The power converter according to claim 6 or 7, wherein the distance is set to be long.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008076199A JP5196245B2 (en) | 2008-03-24 | 2008-03-24 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008076199A JP5196245B2 (en) | 2008-03-24 | 2008-03-24 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009232603A true JP2009232603A (en) | 2009-10-08 |
JP5196245B2 JP5196245B2 (en) | 2013-05-15 |
Family
ID=41247377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008076199A Active JP5196245B2 (en) | 2008-03-24 | 2008-03-24 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5196245B2 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150762A (en) * | 1990-10-09 | 1992-05-25 | Nippon Oil & Fats Co Ltd | Dc/dc converter |
JP2002325467A (en) * | 2001-04-25 | 2002-11-08 | Yaskawa Electric Corp | Inverter device |
JP2005113695A (en) * | 2003-10-03 | 2005-04-28 | Matsushita Electric Ind Co Ltd | Compressor with electronic circuit device |
-
2008
- 2008-03-24 JP JP2008076199A patent/JP5196245B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04150762A (en) * | 1990-10-09 | 1992-05-25 | Nippon Oil & Fats Co Ltd | Dc/dc converter |
JP2002325467A (en) * | 2001-04-25 | 2002-11-08 | Yaskawa Electric Corp | Inverter device |
JP2005113695A (en) * | 2003-10-03 | 2005-04-28 | Matsushita Electric Ind Co Ltd | Compressor with electronic circuit device |
Also Published As
Publication number | Publication date |
---|---|
JP5196245B2 (en) | 2013-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5622043B2 (en) | Inverter device | |
JP5323039B2 (en) | Power converter | |
JP5796257B2 (en) | Inverter device | |
US9117789B2 (en) | Semiconductor device | |
JP2008125240A (en) | Power conversion device | |
JP2011177004A (en) | Semiconductor power module, power conversion device including the same, and method of manufacturing waterway body for semiconductor power module | |
JP2010035346A (en) | Power conversion apparatus and power module | |
JP6471659B2 (en) | Inverter control board | |
JP2010016947A (en) | Power module of power conversion apparatus | |
JP6408857B2 (en) | Gate driver unit and power module | |
JP2014011926A (en) | Power conversion apparatus for electric vehicle | |
US11094610B2 (en) | Semiconductor power module | |
JP4538474B2 (en) | Inverter device | |
JP2016523069A (en) | POWER MODULE, POWER CONVERTER, AND DRIVE DEVICE PROVIDED WITH POWER MODULE | |
JP2014033147A (en) | Terminal box | |
JP5196245B2 (en) | Power converter | |
WO2020157963A1 (en) | Semiconductor device and power conversion device | |
JP2010177573A (en) | Semiconductor device | |
JP2013140889A (en) | Power module | |
JP2005192328A (en) | Semiconductor device | |
JP5024439B2 (en) | Semiconductor device | |
JP5332264B2 (en) | Power converter | |
JP5257669B2 (en) | Power converter | |
JP2018207131A (en) | Gate driver unit and power module | |
JP6754387B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5196245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |