JP2009231356A - Semiconductor light emitting device and method of manufacturing the same - Google Patents

Semiconductor light emitting device and method of manufacturing the same Download PDF

Info

Publication number
JP2009231356A
JP2009231356A JP2008071899A JP2008071899A JP2009231356A JP 2009231356 A JP2009231356 A JP 2009231356A JP 2008071899 A JP2008071899 A JP 2008071899A JP 2008071899 A JP2008071899 A JP 2008071899A JP 2009231356 A JP2009231356 A JP 2009231356A
Authority
JP
Japan
Prior art keywords
side electrode
semiconductor
layer
insulating film
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008071899A
Other languages
Japanese (ja)
Other versions
JP5181758B2 (en
Inventor
Masahiko Onishi
雅彦 大西
Hiroaki Matsumura
拓明 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to JP2008071899A priority Critical patent/JP5181758B2/en
Publication of JP2009231356A publication Critical patent/JP2009231356A/en
Application granted granted Critical
Publication of JP5181758B2 publication Critical patent/JP5181758B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which does not cause current leak from an electrode and element breakdown and moreover can control the degradation in element characteristics. <P>SOLUTION: The semiconductor device includes a semiconductor laminating part having a semiconductor layer of a first conductivity type and a semiconductor layer of a second conductivity type, a first conductor side electrode connected to the semiconductor layer of the first conductivity type, and a second conductor side electrode connected to the semiconductor layer of the second conductor type. The semiconductor device is characterized in that the second conductor side electrode and an insulating film covering the semiconductor laminating part are arranged separately via an isolating region, a first metal layer is provided on the surface of the insulating film, and a second metal layer formed of a material different from that of the first metal layer is provided on the surface of the second conductor side electrode. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体素子、特に、同一面側に電極と絶縁膜を有する半導体素子に関するものである。   The present invention relates to a semiconductor element, and more particularly to a semiconductor element having an electrode and an insulating film on the same surface side.

半導体素子においては、複数の半導体層で構成される多層構造の半導体積層部の上に、半導体層に電流を供給するための電極と、その電極を周囲から電気的に絶縁するための絶縁膜とを、それぞれ設ける場合がある。この場合、電極は、例えば半導体発光素子の場合、発光層からの光を反射して、光取り出し効率を高めるために、Ag、Al等で形成される。そして、この半導体発光素子は、接合用基板に貼り合わせたり、支持基板に実装したりする場合がある。   In a semiconductor element, an electrode for supplying a current to a semiconductor layer, and an insulating film for electrically insulating the electrode from the surroundings on a semiconductor stacked portion having a multilayer structure composed of a plurality of semiconductor layers May be provided respectively. In this case, for example, in the case of a semiconductor light emitting device, the electrode is formed of Ag, Al, or the like in order to reflect light from the light emitting layer and increase light extraction efficiency. And this semiconductor light-emitting device may be bonded to a bonding substrate or mounted on a support substrate.

そして、この貼合せや実装の際に、接合用基板や支持基板と接合するために、電極や絶縁膜に金属層が形成され、加熱処理が施される(例えば特許文献1参照)。また、半導体層の上に電極と絶縁膜とを有する場合、電極の一部を覆うように絶縁膜が延在するように形成したり、あるいは絶縁膜の一部まで電極が延在するように形成したりすることが行われる。特に、AgやAlは、マイグレーションを起こしやすい材料であるので、絶縁膜が電極の一部を覆うように形成されることが多い。例えば、特許文献2には、電極の上を覆うように、絶縁性薄膜を積層した構造が開示されている。また、特許文献3には、p側電極を構成するAg含有の第1金属層を被覆する保護膜を有する構造が開示されている。さらに、特許文献4には、絶縁膜の外周に電極が密着して形成された構造が開示されている。
WO2003/065464 特開2000−36619号公報 特開2003−168823号公報 特開平5−110140号公報
And in this bonding or mounting, a metal layer is formed on the electrode or the insulating film and bonded to the bonding substrate or the support substrate, and heat treatment is performed (for example, see Patent Document 1). In addition, in the case where an electrode and an insulating film are provided on the semiconductor layer, the insulating film is formed so as to cover a part of the electrode, or the electrode is extended to a part of the insulating film. Or forming. In particular, since Ag and Al are materials that easily cause migration, an insulating film is often formed so as to cover a part of the electrode. For example, Patent Document 2 discloses a structure in which an insulating thin film is laminated so as to cover an electrode. Patent Document 3 discloses a structure having a protective film covering the Ag-containing first metal layer constituting the p-side electrode. Furthermore, Patent Document 4 discloses a structure in which electrodes are formed in close contact with the outer periphery of an insulating film.
WO2003 / 066544 JP 2000-36619 A JP 2003-168823 A Japanese Patent Laid-Open No. 5-110140

貼合せや実装に際して、高温で加熱処理することで充分な密着性が得られるが、高温であるほどSiO等からなる絶縁膜に熱膨張に起因すると思われるひび割れや欠けが発生することがある。またこれらの構造では、電極は、半導体発光素子の動作発光時の放熱経路となり、必然的に高温状態になりうる部位である。そして、ひび割れや欠けが発生すると、この部分を通って電極を構成するAgやAlのマイグレーションが発生し、素子のリークや破壊を引き起こすことがある。また、ウエハから素子を分離してチップ化する場合に、絶縁膜がひび割れすることもある。 When bonding and mounting, sufficient adhesion can be obtained by heat treatment at a high temperature, but cracking or chipping that may be caused by thermal expansion may occur in the insulating film made of SiO 2 or the like at a higher temperature. . In these structures, the electrode serves as a heat dissipation path during the operation light emission of the semiconductor light emitting device, and is necessarily a part that can be in a high temperature state. When cracks or chips occur, migration of Ag or Al constituting the electrode through this portion may occur, causing leakage or destruction of the element. In addition, when an element is separated from a wafer to form a chip, the insulating film may crack.

また、電極や絶縁膜に金属層を形成する際には、電極と絶縁膜の両方との密着性等を考慮して材料を選択する必要があり、選択できる材料が限られる。さらには、このような材料を選択したときに、絶縁膜の特性に影響はないが、電極の特性に影響を及ぼしてしまうこともある。   Moreover, when forming a metal layer on an electrode or an insulating film, it is necessary to select a material in consideration of adhesion between the electrode and the insulating film, and the materials that can be selected are limited. Furthermore, when such a material is selected, the characteristics of the insulating film are not affected, but the characteristics of the electrode may be affected.

そこで、本発明は、電極からの電流リークや素子の破壊を引き起こすことがなく、電極と絶縁膜とでそれぞれ適した金属材料を選択できる半導体素子を提供することにある。   Therefore, the present invention provides a semiconductor element that can select a suitable metal material for the electrode and the insulating film without causing current leakage from the electrode or destruction of the element.

上述の課題を解決するため、請求項1に係る発明は、第1導電型半導体層及び第2導電型半導体層を有する半導体積層部と、前記第1導電型半導体層に接続される第1導電側電極と、前記第2導電型半導体層に接続される第2導電側電極とを備える半導体素子であって、前記第2導電側電極と、前記半導体積層部を被覆する絶縁膜とが、離間領域を介して離間して配設され、前記絶縁膜表面に第1金属層が設けられ、前記第2導電側電極表面に前記第1金属層とは材料の異なる第2金属層が設けられていることを特徴とする。   In order to solve the above-described problems, the invention according to claim 1 is directed to a semiconductor stacked portion having a first conductive type semiconductor layer and a second conductive type semiconductor layer, and a first conductive type connected to the first conductive type semiconductor layer. A semiconductor element comprising a side electrode and a second conductive side electrode connected to the second conductive type semiconductor layer, wherein the second conductive side electrode and the insulating film covering the semiconductor stacked portion are separated from each other A first metal layer is provided on the surface of the insulating film, and a second metal layer made of a material different from that of the first metal layer is provided on the surface of the second conductive side electrode. It is characterized by being.

この半導体素子では、第2導電側電極が、半導体積層部を被覆する絶縁膜と、離間領域を介して離間して配設されていることによって、素子のリークや破壊を引き起こすことがなく、また、このように離間した電極と絶縁膜にそれぞれ異なる金属層を設けているので、材料を選択する際には、電極と絶縁膜のいずれか一方のみとの特性を考慮すればよく、幅広い材料から選択することができる。   In this semiconductor element, the second conductive side electrode is disposed apart from the insulating film covering the semiconductor laminated portion via the separation region, so that the element does not leak or break down. Since different metal layers are provided on the electrode and the insulating film thus separated, the characteristics of only one of the electrode and the insulating film need only be taken into consideration when selecting the material. You can choose.

請求項2に係る発明は、前記第1金属層は、前記第2導電側電極と離間していることを特徴とする。この半導体素子では、第1金属層が第2導電側電極に影響を与えることを防止できる。   The invention according to claim 2 is characterized in that the first metal layer is separated from the second conductive side electrode. In this semiconductor element, the first metal layer can be prevented from affecting the second conductive side electrode.

請求項3に係る発明は、前記第1金属層は、前記絶縁膜と接する側に、Ti、Niから選ばれる1種を含むことを特徴とする。また、請求項4に係る発明は、前記第2金属層は、前記第2導電側電極と接する側に、Ru、Rh、Os、Ir、Pt、W、Moから選ばれる1種を含むことを特徴とする。   The invention according to claim 3 is characterized in that the first metal layer includes one kind selected from Ti and Ni on the side in contact with the insulating film. According to a fourth aspect of the present invention, the second metal layer includes one type selected from Ru, Rh, Os, Ir, Pt, W, and Mo on the side in contact with the second conductive side electrode. Features.

請求項5に係る発明は、前記半導体積層部の前記第2導電側電極側は、前記第2金属層を介して、支持基板に接着されていることを特徴とする。また、請求項6に係る発明は、このような半導体素子において、前記第2金属層は、前記支持基板側に、Ti、Au、Sn、Pdから選ばれる1種を含み、それよりも前記第2導電側電極側に、Ru、Rh、Os、Ir、Pt、W、Moから選ばれる1種を含むことを特徴とする。この半導体素子では、Ti、Au、Sn、Pdから選ばれる1種を含む第2金属層によって支持基板に接着することができ、さらに、このような金属材料の第2導電側電極への拡散を、Ru、Rh、Os、Ir、Pt、W、Moから選ばれる1種によって防ぐことができる。   The invention according to claim 5 is characterized in that the second conductive side electrode side of the semiconductor stacked portion is bonded to a support substrate via the second metal layer. According to a sixth aspect of the present invention, in the semiconductor device, the second metal layer includes one type selected from Ti, Au, Sn, and Pd on the support substrate side, Two conductive side electrodes include one type selected from Ru, Rh, Os, Ir, Pt, W, and Mo. In this semiconductor element, the second metal layer containing one selected from Ti, Au, Sn, and Pd can be adhered to the support substrate, and further, diffusion of such a metal material to the second conductive side electrode can be performed. , Ru, Rh, Os, Ir, Pt, W, and Mo can be prevented by one type.

請求項7に係る発明は、前記第2導電側電極はAg、Alから選ばれる1種を含み、前記半導体積層部を平面視して、前記第2導電側電極は前記絶縁膜に囲まれていることを特徴とする。この半導体素子では、第2導電側電極を囲む絶縁膜によって、電極中のAgやAlのマイグレーションをさらに抑制することができる。   According to a seventh aspect of the present invention, the second conductive side electrode includes one type selected from Ag and Al, and the second conductive side electrode is surrounded by the insulating film in a plan view of the semiconductor stacked portion. It is characterized by being. In this semiconductor element, the migration of Ag and Al in the electrode can be further suppressed by the insulating film surrounding the second conductive side electrode.

請求項8に係る発明は、前記第2金属層は、前記第1金属層まで連続する連続層であり、前記離間領域には、空隙または前記連続層が設けられている。この半導体素子では、空隙または第2導電側電極に設けられた金属層からなる連続層で構成される離間領域によって、第2導電側電極が、絶縁膜と離間され、素子のリークや破壊を引き起こすことがない。   According to an eighth aspect of the present invention, the second metal layer is a continuous layer that continues to the first metal layer, and a gap or the continuous layer is provided in the separation region. In this semiconductor element, the second conductive side electrode is separated from the insulating film by a gap region or a separated region formed of a continuous layer made of a metal layer provided on the second conductive side electrode, causing leakage or destruction of the element. There is nothing.

請求項9に係る発明は、前記第1導電側電極と前記第2導電側電極は、前記半導体積層部を挟んで対向しており、前記半導体積層部は、前記第1導電型半導体層と前記第2導電型半導体層の間に介設された発光層を有する半導体発光部であることを特徴とする。   According to a ninth aspect of the present invention, the first conductive side electrode and the second conductive side electrode are opposed to each other with the semiconductor stacked portion interposed therebetween, and the semiconductor stacked portion includes the first conductive type semiconductor layer and the A semiconductor light emitting unit having a light emitting layer interposed between second conductive type semiconductor layers.

本発明の半導体素子は、電極を構成するAgやAlのマイグレーションに起因する素子のリークや破壊の発生を抑制することができる。また、電極と絶縁膜のそれぞれに適した金属層を別個に設けることができ、金属層に起因する素子の特性悪化を抑制することができる。   The semiconductor element of the present invention can suppress the occurrence of element leakage and destruction due to migration of Ag and Al constituting the electrode. In addition, a metal layer suitable for each of the electrode and the insulating film can be provided separately, and deterioration of the characteristics of the element due to the metal layer can be suppressed.

以下、本発明の半導体素子およびその製造方法について詳細に説明する。
図1は、本発明の実施形態に係る半導体素子1の構造を示す模式断面図である。
Hereinafter, the semiconductor device and the manufacturing method thereof of the present invention will be described in detail.
FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor element 1 according to an embodiment of the present invention.

図1に示す半導体素子1は、半導体発光素子であり、第1導電型半導体層2と、第2導電型半導体層3と、第1導電型半導体層2と第2導電型半導体層3の間に介設された発光層4とを有する半導体発光部である半導体積層部5を備え、第1導電型半導体層2に接続される第1導電側電極6と、第2導電型半導体層3に接続される第2導電側電極7とを備える構造を有するものである。また、第2導電型半導体層3には、第2導電側電極7と離間して絶縁膜11bが設けられ、さらに、絶縁膜11bと第2導電側電極7の下面には、これらに接するとともに、それぞれ材料の異なる第1金属層8と第2金属層9とを備え、さらにまた、下面に基板10および裏面メタライズ層11を備えている。また、12aは、絶縁膜であり、半導体積層部5の側面で絶縁膜12bと連絡している。   A semiconductor element 1 shown in FIG. 1 is a semiconductor light emitting element, and includes a first conductivity type semiconductor layer 2, a second conductivity type semiconductor layer 3, and between the first conductivity type semiconductor layer 2 and the second conductivity type semiconductor layer 3. A semiconductor laminated portion 5 which is a semiconductor light emitting portion having a light emitting layer 4 interposed between the first conductive side electrode 6 connected to the first conductive type semiconductor layer 2 and the second conductive type semiconductor layer 3. It has a structure provided with the 2nd electroconductive side electrode 7 connected. Further, the second conductive type semiconductor layer 3 is provided with an insulating film 11b spaced from the second conductive side electrode 7, and the lower surfaces of the insulating film 11b and the second conductive side electrode 7 are in contact with them. The first metal layer 8 and the second metal layer 9 which are different from each other are provided, and the substrate 10 and the back surface metallized layer 11 are provided on the lower surface. Reference numeral 12 a denotes an insulating film, which communicates with the insulating film 12 b on the side surface of the semiconductor stacked portion 5.

半導体積層部を構成する第1導電型半導体層2と、第2導電型半導体層3とは、半導体材料からなる層にドーパントをドープして、n型またはp型の半導体層を形成する。この第1導電型半導体層2および第2導電型半導体層3を構成する半導体材料の具体例としては、GaN、AlN、もしくはInN、又はこれらの混晶であるIII−V族窒化物半導体(InαAlβGa1−α−βN、0≦α、0≦β、α+β≦1)、III族元素として一部若しくは全部にBなどを用いたり、V族元素としてNの一部をP、As、Sbなどで置換した混晶、AlGaAs、InGaAs等のGaAs系材料、AlGaInP等のInP系材料、これらの混晶であるInGaAsP等の他のIII−V族化合物半導体などが挙げられる。また、半導体材料にドープされるドーパントとしては、n型ドーパントとして、Si、Ge、Sn、S、O、Ti、Zr等のIV族、若しくはVI族元素、p型ドーパントとして、Be、Zn、Mn、Cr、Mg、Caなどが挙げられる。第1導電型半導体層2とおよび第2導電型半導体層3を窒化物半導体材料で構成する場合には、第1導電側電極6または第2導電側電極7との接触抵抗を低くすることができる点で、Siを含むGaN、Mgを含んだGaNが最も好ましい。また、この第1導電型半導体層2および第2導電型半導体層3の膜厚は、発光層4を合わせた半導体積層部の総膜厚として、1000nm〜5000nm程度である。 The first conductivity type semiconductor layer 2 and the second conductivity type semiconductor layer 3 constituting the semiconductor stacked portion are formed by doping a layer made of a semiconductor material with a dopant to form an n-type or p-type semiconductor layer. Specific examples of the semiconductor material constituting the first conductive type semiconductor layer 2 and the second conductive type semiconductor layer 3 include GaN, AlN, InN, or a III-V group nitride semiconductor (In α Al β Ga 1-α-β N, 0 ≦ α, 0 ≦ β, α + β ≦ 1), part or all of B is used as a group III element, or part of N is P as a group V element, Examples include mixed crystals substituted with As, Sb, etc., GaAs-based materials such as AlGaAs and InGaAs, InP-based materials such as AlGaInP, and other III-V group compound semiconductors such as InGaAsP which are mixed crystals thereof. In addition, dopants doped into semiconductor materials include n-type dopants such as Si, Ge, Sn, S, O, Ti, and Zr group IV or VI elements, and p-type dopants such as Be, Zn, and Mn. , Cr, Mg, Ca and the like. When the first conductive type semiconductor layer 2 and the second conductive type semiconductor layer 3 are made of a nitride semiconductor material, the contact resistance with the first conductive side electrode 6 or the second conductive side electrode 7 can be lowered. In view of the capability, GaN containing Si and GaN containing Mg are most preferable. Further, the film thickness of the first conductive semiconductor layer 2 and the second conductive semiconductor layer 3 is about 1000 nm to 5000 nm as the total film thickness of the semiconductor laminated portion including the light emitting layer 4.

また、これらの第1導電型半導体層2および第2導電型半導体層3は、それぞれ多層構造に形成されていてもよい。例えば、第1導電型半導体層2は、第1導電側電極6の側から、コンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第2導電型半導体層7は、第2導電側電極の側からコンタクト層、クラッド層の順に積層された多層構造を有していてもよい。また、第1導電型半導体層2および第2導電型半導体層3が多層構造を有する場合、多層構造は、アンドープの半導体材料またはドープされた半導体材料で形成された層とを交互に積層して構成されていてもよい。   The first conductive semiconductor layer 2 and the second conductive semiconductor layer 3 may each be formed in a multilayer structure. For example, the first conductivity type semiconductor layer 2 may have a multilayer structure in which a contact layer and a cladding layer are laminated in this order from the first conductivity side electrode 6 side. The second conductivity type semiconductor layer 7 may have a multilayer structure in which a contact layer and a cladding layer are laminated in this order from the second conductivity side electrode side. In addition, when the first conductivity type semiconductor layer 2 and the second conductivity type semiconductor layer 3 have a multilayer structure, the multilayer structure is formed by alternately laminating an undoped semiconductor material or a layer formed of a doped semiconductor material. It may be configured.

また、発光層4は、n型またはp型の半導体層である、第1導電型半導体層2と、第2導電型半導体層3とから注入される正孔および電子の再結合に生成するエネルギを光として放出するものである。   The light emitting layer 4 is energy generated by recombination of holes and electrons injected from the first conductive type semiconductor layer 2 and the second conductive type semiconductor layer 3 which are n-type or p-type semiconductor layers. Is emitted as light.

この発光層4は、井戸層と障壁層とを含む量子井戸構造を有するものが好ましい。また、この発光層4を構成する半導体材料は、ノンドープ、n型不純物ドープ、p型不純物ドープのいずれのものでもよい。なかでも、ノンドープまたはn型不純物ドープの半導体材料で形成されることが好ましい。さらに、例えば、井戸層をアンドープとし、障壁層をn型不純物ドープとしてもよい。さらにまた、井戸層にドープするドーパントの種類およびドープ゜量を選択することによって、半導体発光素子の目的、用途等に応じて発光層4で生成する光の波長を調整することができる。例えば、窒化物半導体からなる発光層4では、60nm〜650nm付近、好ましくは380nm〜560nmの波長の光を発光することができるが、井戸層にAlを含有することによって、従来のInGaNの井戸層では困難な波長域、具体的には、GaNのバンドギャップエネルギーである波長365nm付近、もしくはそれより短い波長を得ることができる。   The light emitting layer 4 preferably has a quantum well structure including a well layer and a barrier layer. The semiconductor material constituting the light emitting layer 4 may be any of non-doped, n-type impurity doped, and p-type impurity doped. Especially, it is preferable to form with a semiconductor material of non-doped or n-type impurity doping. Furthermore, for example, the well layer may be undoped and the barrier layer may be n-type impurity doped. Furthermore, the wavelength of light generated in the light emitting layer 4 can be adjusted according to the purpose and application of the semiconductor light emitting device by selecting the kind of dopant doped into the well layer and the doping amount. For example, the light emitting layer 4 made of a nitride semiconductor can emit light having a wavelength of about 60 nm to about 650 nm, preferably 380 nm to 560 nm. However, by containing Al in the well layer, a conventional InGaN well layer can be used. Then, it is possible to obtain a difficult wavelength range, specifically, a wavelength near 365 nm which is the band gap energy of GaN or shorter.

また、第1金属層8及び第2金属層9は、基板10と第2導電側電極7および絶縁膜12bとを接合するとともに、基板10を介して、第2導電側電極7と裏面メタライズ層11とを電気的に接続するためのものである。図1において、第1金属層8は絶縁膜12bに設けられており、第2金属層9は第2導電側電極7および第1金属層8を覆うように連続して設けられている。特に、第2導電側電極7が面内で複数に分離されている場合は、このように第2金属層9を連続層として設けることで、分離された複数の第2導電側電極7を第2金属層9によって電気的に接続することができる。また、裏面メタライズ層11は、金属材料または合金材料からなる連続層として形成される。   The first metal layer 8 and the second metal layer 9 join the substrate 10 to the second conductive side electrode 7 and the insulating film 12b, and the second conductive side electrode 7 and the back metallization layer through the substrate 10. 11 for electrical connection. In FIG. 1, the first metal layer 8 is provided on the insulating film 12 b, and the second metal layer 9 is provided continuously so as to cover the second conductive side electrode 7 and the first metal layer 8. In particular, when the second conductive side electrode 7 is separated into a plurality of pieces in the plane, the second metal layer 9 is provided as a continuous layer in this way, so that the plurality of separated second conductive side electrodes 7 The two metal layers 9 can be electrically connected. The back metallized layer 11 is formed as a continuous layer made of a metal material or an alloy material.

第1金属層8および第2金属層9は、基板等との貼り合わせや実装に際して、第2導電側電極7と、さらに絶縁膜12bと、を基板等に接合するための接合層を構成する。第1金属層8の材料は、絶縁膜12bに適した材料から選択することができ、絶縁膜12bとの密着性のよいものが好ましい。具体的には、Ti、Ni等の金属材料およびこれらの合金で形成され、例えば、Ti/Pt、Ti/Rh、Ti/Ir、Ni/Pt、Ni/Rh、Ni/Irの順に合計膜厚数十〜数百nm程度で成膜して構成することができる。   The first metal layer 8 and the second metal layer 9 constitute a bonding layer for bonding the second conductive side electrode 7 and the insulating film 12b to the substrate or the like when the substrate is bonded or mounted. . The material of the first metal layer 8 can be selected from materials suitable for the insulating film 12b, and those having good adhesion to the insulating film 12b are preferable. Specifically, it is formed of a metal material such as Ti or Ni and an alloy thereof. For example, the total film thickness is in the order of Ti / Pt, Ti / Rh, Ti / Ir, Ni / Pt, Ni / Rh, and Ni / Ir. A film can be formed with a thickness of about several tens to several hundreds of nanometers.

第2金属層9の材料は、第2導電側電極7との密着性の他、第2導電側電極7と第2導電型半導体層3との間のオーミック特性や第2導電側電極7の抵抗への影響も考慮することが好ましい。つまり、第2金属層9の材料によっては、第2導電側電極7へ拡散するなどして、オーミック特性の悪化や抵抗の増加を招くことがある。このため、第2金属層9は、融点の高いRu、Rh、Os、Ir、Pt、W、Mo等を含むことができる。特に、これらよりも融点の低いTi、Au、Sn、Pd等を第2金属層9中に含む場合は、このような材料よりも第2導電側電極7側にRu、Rh、Os、Ir、Pt、W、Mo等を配置することで、基板等への貼合せまたは接合時や素子駆動時などの高温条件下においても、第2導電側電極7への影響を抑えることができる。これにより、第2導電側電極7と第2導電型半導体層3との間のオーミック特性悪化や抵抗増加を抑制して、素子の順電圧の上昇を抑制することができる。   The material of the second metal layer 9 is not only the adhesion to the second conductive side electrode 7 but also the ohmic characteristics between the second conductive side electrode 7 and the second conductive type semiconductor layer 3 and the second conductive side electrode 7. It is preferable to consider the influence on the resistance. That is, depending on the material of the second metal layer 9, the ohmic characteristics may be deteriorated or the resistance may be increased due to diffusion to the second conductive side electrode 7. For this reason, the second metal layer 9 can contain Ru, Rh, Os, Ir, Pt, W, Mo, or the like having a high melting point. In particular, when Ti, Au, Sn, Pd or the like having a melting point lower than these is included in the second metal layer 9, the Ru, Rh, Os, Ir, By disposing Pt, W, Mo, and the like, the influence on the second conductive side electrode 7 can be suppressed even under high temperature conditions such as bonding or bonding to a substrate or the like or driving an element. Thereby, the ohmic characteristic deterioration between the 2nd conductivity side electrode 7 and the 2nd conductivity type semiconductor layer 3 and resistance increase can be suppressed, and the raise of the forward voltage of an element can be suppressed.

第1金属層8や第2金属層9は、図1のように基板等に貼合わせる素子の場合、接合層として機能する。図1に示す素子においては、第2金属層9が接合層として用いられている。この場合、第2金属層9は、少なくともSn、Pbなどの低融点材料を含み、Ti、Pt、Au、Sn、Au、Ag、Cu、Bi、Pb、Zn等の金属材料およびこれらの合金で形成される。例えば、第2金属層9は、Pt/Ti/Pt/Au/Sn/Au、Pt/Au/Sn/Au、W/Pt/Au/Sn/Au、Mo/Pt/Au/Sn/Au、Ru/Au/Sn/Au、Rh/Au/Sn/Au、Ir/Au/Sn/Auの順に合計膜厚3000nm〜4000nm程度、で成膜して構成することができる。また、裏面メタライズ層11は、膜厚600nm程度に形成される。   The first metal layer 8 and the second metal layer 9 function as a bonding layer in the case of an element bonded to a substrate or the like as shown in FIG. In the element shown in FIG. 1, the second metal layer 9 is used as a bonding layer. In this case, the second metal layer 9 includes at least a low melting point material such as Sn or Pb, and is made of a metal material such as Ti, Pt, Au, Sn, Au, Ag, Cu, Bi, Pb, Zn, or an alloy thereof. It is formed. For example, the second metal layer 9 is made of Pt / Ti / Pt / Au / Sn / Au, Pt / Au / Sn / Au, W / Pt / Au / Sn / Au, Mo / Pt / Au / Sn / Au, Ru. / Au / Sn / Au, Rh / Au / Sn / Au, and Ir / Au / Sn / Au in the order of a total film thickness of about 3000 nm to 4000 nm. Further, the back metallized layer 11 is formed with a film thickness of about 600 nm.

基板10は、例えばシリコン(Si)で構成される。また、Siのほか、Ge、SiC、GaN、GaAs、GaP、InP、ZnSe、ZnS、ZnO等の半導体からなる半導体基板、金属単体基板、または、相互に非固溶あるいは半固溶限界の小さい2種以上の金属の複合体からなる金属基板を用いることができる。金属単体基板としては、例えば、Cu基板が、また、金属基板の材料としては、例えば、Ag、Cu、Au、Pt等の高導電性金属から選ばれる少なくとも1種以上の金属と、W、Mo、Cr、Ni等の高硬度の金属から選ばれる少なくとも1種以上の金属と、からなるものを用いることができる。半導体材料からなる基板を用いる場合には、素子機能、例えば、ツェナーダイオードを付加した基板とすることもできる。さらに、金属基板として、Cu−WあるいはCu−Moの複合体を用いることもできる。また、基板10の半導体積層部側の面には、上述した第1および第2金属層とは別に、基板10側の接合層を設けることもできる。   The substrate 10 is made of, for example, silicon (Si). In addition to Si, a semiconductor substrate made of a semiconductor such as Ge, SiC, GaN, GaAs, GaP, InP, ZnSe, ZnS, and ZnO, a single metal substrate, or a small non-solid or semi-solid solubility limit 2 A metal substrate made of a composite of more than one kind of metal can be used. The single metal substrate is, for example, a Cu substrate, and the material of the metal substrate is, for example, at least one metal selected from highly conductive metals such as Ag, Cu, Au, Pt, and W, Mo, and the like. A material comprising at least one metal selected from metals with high hardness such as Cr, Ni, and the like can be used. In the case of using a substrate made of a semiconductor material, the substrate can be provided with an element function, for example, a Zener diode. Furthermore, a composite of Cu—W or Cu—Mo can also be used as the metal substrate. In addition to the first and second metal layers described above, a bonding layer on the substrate 10 side can be provided on the surface of the substrate 10 on the semiconductor laminated portion side.

この半導体素子1において、第1導電側電極6は、第1導電型半導体層2の外側に設けられ、第2導電側電極7は、第2導電側半導体層3の外側に設けられ、第1導電側電極5は、絶縁膜12aと空隙からなる離間領域13aを介して離間して配設されている。また、第2導電側電極7と絶縁膜12bとの間に、第2金属層9を形成する金属材料または合金材料が充填されて構成された離間領域13bを介して、第2導電側電極7と絶縁膜12bとが離間して配設されている。また、第2導電側電極7と絶縁膜12bとの間の離間領域13bは、第2導電側電極7および絶縁膜12bの外側に第2金属層(金属材料または合金材料からなる連続層)9が設けられ、離間領域13bが第2導電型半導体層3、第2導電側電極7、絶縁膜12b、および第2金属層9によって密閉されていれば、第2金属層9を形成する金属材料または合金材料が充填されていない空隙で構成されていてもよい。   In the semiconductor element 1, the first conductive side electrode 6 is provided outside the first conductive type semiconductor layer 2, the second conductive side electrode 7 is provided outside the second conductive side semiconductor layer 3, The conductive side electrode 5 is spaced apart from the insulating film 12a via a separation region 13a made up of a gap. In addition, the second conductive side electrode 7 is interposed through a separation region 13b configured by filling a metal material or an alloy material forming the second metal layer 9 between the second conductive side electrode 7 and the insulating film 12b. And the insulating film 12b are spaced apart. In addition, the separation region 13b between the second conductive side electrode 7 and the insulating film 12b is a second metal layer (a continuous layer made of a metal material or an alloy material) 9 outside the second conductive side electrode 7 and the insulating film 12b. Is provided, and the separation region 13b is sealed by the second conductive semiconductor layer 3, the second conductive side electrode 7, the insulating film 12b, and the second metal layer 9, the metal material forming the second metal layer 9 Or you may be comprised by the space | gap which is not filled with alloy material.

このように離間領域を充填または密閉する金属層としては、第2金属層を用いることが好ましい。一般に、絶縁膜よりも電極の方が金属層による影響を受け易く、第2導電側電極に設ける第2金属層を電極への影響を考慮して上述のような構成とした場合、それと異なる材料の第1金属層が第2導電側電極と接触してしまうと、第2導電側電極に意図しない影響が出てしまうことがあるためである。なお、第1および第2金属層とは別に、金属材料または合金材料からなる連続層をさらに設けて、これによって離間領域を充填または密閉することもできる。この連続層が第2導電側電極に接触する場合には、第2金属層と同様に、第2導電側電極への影響を考慮して材料を選択することが好ましい。   Thus, it is preferable to use a 2nd metal layer as a metal layer which fills or seals a separation area. In general, the electrode is more susceptible to the influence of the metal layer than the insulating film, and when the second metal layer provided on the second conductive side electrode is configured as described above in consideration of the influence on the electrode, a material different from that is used. This is because if the first metal layer is in contact with the second conductive side electrode, an unintended influence may occur on the second conductive side electrode. In addition to the first and second metal layers, a continuous layer made of a metal material or an alloy material may be further provided, thereby filling or sealing the separated region. When this continuous layer is in contact with the second conductive side electrode, it is preferable to select a material in consideration of the influence on the second conductive side electrode, similarly to the second metal layer.

さらに、半導体発光素子においては、第1導電側電極5と絶縁膜12aとの間、および第2導電側電極7と絶縁膜12bの間の間隔は、広すぎると、この離間領域を設けた箇所における光の取り出し効率が悪くなるため、10μm以下程度離間され、離間による効果を安定的に得ることができる点で、1μm〜10μm程度離間される。また、離間領域は、第1導電型半導体層2がn型半導体で構成され、第2導電型半導体層3がp型半導体で構成されている場合、すなわち、p側の電極(第2導電側電極7)を構成するAg等の電極材料が絶縁膜12b、および絶縁膜12bと絶縁膜12aとの間を連絡する絶縁膜12cを介してn側電極(第1導電側電極6)に移行することを防止する観点からは、p側の電極(第2導電側電極7)に囲まれて配置される絶縁膜12bとp側の電極(第2導電側電極7)との間(図1紙面中、中央の絶縁膜と第2導電側電極との間)には、必ずしも設ける必要はない。   Further, in the semiconductor light emitting device, if the distance between the first conductive side electrode 5 and the insulating film 12a and the distance between the second conductive side electrode 7 and the insulating film 12b are too wide, the portion where the separation region is provided. Since the light extraction efficiency in the case becomes worse, it is separated by about 10 μm or less, and is separated by about 1 μm to 10 μm in that the effect of the separation can be stably obtained. The separation region is formed when the first conductive semiconductor layer 2 is formed of an n-type semiconductor and the second conductive semiconductor layer 3 is formed of a p-type semiconductor, that is, a p-side electrode (second conductive side). The electrode material such as Ag constituting the electrode 7) is transferred to the n-side electrode (first conductive side electrode 6) through the insulating film 12b and the insulating film 12c connecting the insulating film 12b and the insulating film 12a. From the viewpoint of preventing this, between the insulating film 12b disposed surrounded by the p-side electrode (second conductive side electrode 7) and the p-side electrode (second conductive side electrode 7) (FIG. 1 paper surface). It is not necessarily provided between the middle insulating film and the second conductive side electrode).

第2導電側電極7は、Ag、Al、Ti、Pt、Rh等で形成され、特に、発光素子においては、Ag、Al、Ag、Rh等の光を反射する金属材料で構成することが、光取り出し効率の向上に有効である。第2導電側電極7は、例えば、第2導電型半導体層3の側から、Ag層(100nm)/Ni層(100nm)/Ti層(100nm)/Pt層(100nm)の順に、合計膜厚が400nmの4層構造で形成される。このとき、第2導電型半導体層3にAg層を設けることで、発光層4で発光した光を効率よく反射することができる。   The second conductive side electrode 7 is formed of Ag, Al, Ti, Pt, Rh or the like. In particular, in the light emitting element, it may be composed of a metal material that reflects light such as Ag, Al, Ag, Rh, This is effective for improving the light extraction efficiency. For example, the second conductive side electrode 7 has a total film thickness in the order of Ag layer (100 nm) / Ni layer (100 nm) / Ti layer (100 nm) / Pt layer (100 nm) from the second conductive type semiconductor layer 3 side. Is formed with a 400-layer four-layer structure. At this time, by providing the Ag layer in the second conductivity type semiconductor layer 3, the light emitted from the light emitting layer 4 can be efficiently reflected.

このように第2導電側電極7がAgを含む場合、第2金属層9は、Ti、Au、Sn、Pdよりも第2導電側電極7側に、これらよりも融点が高く、安定性の高いRu、Rh、Os、Ir、Ptを含むことが好ましい。特に、第2導電側電極7がAgを含む場合に、このような電極と接する側にTiやWが含まれていると、貼合せ時などの高温負荷時に、第2導電側電極7と第2導電型半導体層3との間のオーミック特性が悪化し、素子の順電圧が上昇してしまう傾向がある。このため、第2導電側電極7と接する側にはRu、Rh、Os、Ir、Pt、Moを配置することが好ましい。また、このような材料と第2導電側電極7との間に、上述した以外の材料を含むこともできる。最も好ましくは、Ru、Rh、Os、Ir、Pt、Moで第2導電側電極7に接する第2金属層9とする。   As described above, when the second conductive side electrode 7 contains Ag, the second metal layer 9 has a higher melting point on the second conductive side electrode 7 side than Ti, Au, Sn, and Pd, and is stable. It is preferable to contain high Ru, Rh, Os, Ir, and Pt. In particular, when the second conductive side electrode 7 contains Ag, if Ti or W is contained on the side in contact with such an electrode, the second conductive side electrode 7 and the second conductive side electrode 7 may There is a tendency that the ohmic characteristics between the two-conductivity type semiconductor layer 3 deteriorate and the forward voltage of the element increases. For this reason, Ru, Rh, Os, Ir, Pt, and Mo are preferably disposed on the side in contact with the second conductive side electrode 7. Moreover, materials other than those described above may be included between such a material and the second conductive side electrode 7. Most preferably, the second metal layer 9 is made of Ru, Rh, Os, Ir, Pt, and Mo and is in contact with the second conductive side electrode 7.

そして、第1導電側電極6および第2導電側電極7を、Ag、Al等で形成する場合に、前記離間領域13a,13bを介して、第2導電側電極7と絶縁膜12bの間、および第1導電側電極6と絶縁膜12aの間を離間することによって、これらの金属のマイグレーションによる素子のリークや破壊を防止することができるため、有効である。特に、第2導電側電極7を高反射率のAgで形成する場合に、マイグレーションによる素子のリークや破壊を防止することができるため、有効である。   When the first conductive side electrode 6 and the second conductive side electrode 7 are formed of Ag, Al or the like, the second conductive side electrode 7 and the insulating film 12b are interposed via the separation regions 13a and 13b. Further, by separating the first conductive side electrode 6 and the insulating film 12a, it is possible to prevent element leakage and destruction due to migration of these metals, which is effective. In particular, when the second conductive side electrode 7 is formed of Ag having a high reflectance, it is effective because it can prevent element leakage and destruction due to migration.

また、第1導電側電極6と、第2導電側電極7とは、半導体積層部5を間に挟んで、半導体積層部5を平面視して第1導電側電極と前記第2導電側電極とが相互に重なり合わないように配置されている。すなわち、半導体積層部5を平面視して第1導電側電極と前記第2導電側電極とが交互に配置されている。このように、第1導電側電極6と第2導電側電極とが配置されることによって、第1導電側電極6と第2導電側電極7との間を流れる電流は、半導体積層部5内を最短で流れることがなく、半導体積層部5において比較的均一に流れることができるので、過度の電流集中による素子破壊を防ぐことができる。また、図1のような発光素子においては、発光層4において、比較的均一に発光するようになり、光取り出し効率の点で好ましい。さらに、第1導電側電極6と、第2導電側電極7とは、半導体積層部5を平面視して、前記第2導電側電極の面積が、前記第1導電側電極の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光素子において発光効率が向上するとともに、素子の駆動による熱の放熱性も向上し、半導体素子1の放熱性が改善される。特に、実装側に第2導電側電極を配設する場合に有効である。   In addition, the first conductive side electrode 6 and the second conductive side electrode 7 include the first conductive side electrode and the second conductive side electrode in a plan view of the semiconductor stacked portion 5 with the semiconductor stacked portion 5 interposed therebetween. Are arranged so as not to overlap each other. That is, the first conductive side electrodes and the second conductive side electrodes are alternately arranged in a plan view of the semiconductor stacked portion 5. As described above, by arranging the first conductive side electrode 6 and the second conductive side electrode, the current flowing between the first conductive side electrode 6 and the second conductive side electrode 7 is transmitted in the semiconductor stacked portion 5. Can flow relatively uniformly in the semiconductor stacked portion 5, so that element destruction due to excessive current concentration can be prevented. In the light emitting device as shown in FIG. 1, the light emitting layer 4 emits light relatively uniformly, which is preferable in terms of light extraction efficiency. Further, the first conductive side electrode 6 and the second conductive side electrode 7 are configured such that the area of the second conductive side electrode is larger than the area of the first conductive side electrode when the semiconductor stacked portion 5 is viewed in plan view. Is formed. As a result, the area of the current injection region can be increased, the light emission efficiency of the light emitting element is improved, the heat dissipation of heat by driving the element is improved, and the heat dissipation of the semiconductor element 1 is improved. This is particularly effective when the second conductive side electrode is disposed on the mounting side.

さらに、絶縁膜12a,12bは、SiO、SiN、Al、ZnO、ZrO等の絶縁性材料で形成される。また、酸化ニオブ、酸化タンタル、酸化チタンの絶縁膜とすることもできる。さらに、発光素子においては、絶縁膜12bは、2種以上の多層膜で構成し、この絶縁膜12bにおいても発光層4からの光を反射するように、多層膜を構成する各膜の膜厚を設定してもよい。絶縁膜12bに設けられる第1金属層8の材料は、絶縁膜12bの材料を考慮して選択することができる。例えば、絶縁膜12bがSiO、SiN、Nbであれば、第1金属層8を、絶縁膜12bと接する側にTiやNiを含む金属層とすると、密着性が高く、剥がれ難いものとすることができる。また、第1金属層8の絶縁膜12bと接する側には、絶縁膜12bと共通する元素を含むこともでき、例えば絶縁膜12bが酸化ニオブの場合にはNb、酸化タンタルの場合にはTaを絶縁膜12b側に含むことが好ましい。 Furthermore, the insulating films 12a and 12b are formed of an insulating material such as SiO 2 , SiN, Al 2 O 3 , ZnO, or ZrO 2 . Alternatively, an insulating film of niobium oxide, tantalum oxide, or titanium oxide can be used. Further, in the light emitting element, the insulating film 12b is composed of two or more kinds of multilayer films, and the film thickness of each film constituting the multilayer film is also reflected in the insulating film 12b so that the light from the light emitting layer 4 is reflected. May be set. The material of the first metal layer 8 provided on the insulating film 12b can be selected in consideration of the material of the insulating film 12b. For example, if the insulating film 12b is SiO 2 , SiN, Nb 2 O 5 , if the first metal layer 8 is a metal layer containing Ti or Ni on the side in contact with the insulating film 12b, the adhesiveness is high and it is difficult to peel off. Can be. Further, the side of the first metal layer 8 in contact with the insulating film 12b may contain an element common to the insulating film 12b. For example, Nb when the insulating film 12b is niobium oxide and Ta when the insulating film 12b is tantalum oxide. Is preferably included on the insulating film 12b side.

そして、この絶縁膜12a,12bは、例えば、第2導電側電極7と同じ膜厚に形成することが好ましい。特に、絶縁膜12bは、第2導電側電極7と同じ膜厚に形成することが、第2金属層9等の接合層を介して接合用基板10に接合する際に、絶縁膜12bと接合層との間、および第2導電側電極7と接合層との間にボイド(空洞)が生じるのを抑制できるため、好ましい。また、図1のように第2金属層9が第1金属層8を覆う構造においては、絶縁膜12bと第1金属層8の合計膜厚が、第2導電側電極7の膜厚と同じ程度になるように形成すると、さらに空洞の発生を抑制することができる。   The insulating films 12a and 12b are preferably formed to have the same thickness as the second conductive side electrode 7, for example. In particular, the insulating film 12b is formed to have the same film thickness as the second conductive side electrode 7. When the insulating film 12b is bonded to the bonding substrate 10 via the bonding layer such as the second metal layer 9, the insulating film 12b is bonded to the insulating film 12b. Since it can suppress that a void (cavity) arises between a layer and between the 2nd electroconductive side electrode 7 and a joining layer, it is preferable. In the structure in which the second metal layer 9 covers the first metal layer 8 as shown in FIG. 1, the total film thickness of the insulating film 12 b and the first metal layer 8 is the same as the film thickness of the second conductive side electrode 7. If formed so as to have a degree, generation of cavities can be further suppressed.

この半導体素子1は、第2導電側電極7が、絶縁膜12bと、離間領域13を介して離間して配設されている。これによって、半導体発光素子1の動作発光時に高温状態となる電極から、接合や実装時の高温での加熱処理による熱膨張に起因して形成され易い絶縁膜のひび割れや欠けを通ってAgやAlのマイグレーションが発生するのを防止し、素子のリークや破壊を防止することがある。しかも、マイグレーションによる問題を防止することができるため、マイグレーションを起こし易いAgやAl等を電極材料とすることができ、発光素子においては、これらのAgやAl等からなる電極によって、発光層4からの光を良好に反射することができるため高い光取り出し効率を得ることが可能となる。特に、第2導電型半導体層3がp型半導体で構成されている場合、p側の電極となる第2導電側電極7を構成する電極材料、例えば、Agがマイグレーションによって絶縁膜12bを介して第1導電側電極6に移行して素子のリークや破壊を引き起こすことを防止するために、有効である。また、表面積の大きい第2導電側電極7の側に、このような離間構造を設けることで、素子のリークや破壊を引き起こすことがなく、また、第2導電側電極7で好適に光を反射して光取り出し効率にも優れた半導体発光素子を得ることができるため、有効である。さらに、第2導電側電極7の面積が大きいことによって、電流注入領域の面積を大きくでき、素子の駆動による熱の放熱性が向上するとともに、発光素子においては発光効率も向上する。   In the semiconductor element 1, the second conductive side electrode 7 is disposed so as to be separated from the insulating film 12 b via the separation region 13. As a result, from the electrode that is in a high temperature state during the operation light emission of the semiconductor light emitting element 1, through the crack or chip of the insulating film that is likely to be formed due to the thermal expansion due to the heat treatment at the high temperature at the time of bonding or mounting, Ag or Al Migration may be prevented, and element leakage and destruction may be prevented. In addition, since problems due to migration can be prevented, Ag, Al, or the like that easily causes migration can be used as the electrode material. In the light-emitting element, the electrode made of Ag, Al, or the like can be used as the electrode material. Therefore, high light extraction efficiency can be obtained. In particular, when the second conductivity type semiconductor layer 3 is composed of a p-type semiconductor, an electrode material constituting the second conductivity side electrode 7 serving as the p side electrode, for example, Ag is transferred via the insulating film 12b by migration. This is effective to prevent the element from leaking or being destroyed by shifting to the first conductive side electrode 6. Further, by providing such a separation structure on the side of the second conductive side electrode 7 having a large surface area, no leakage or destruction of the element is caused, and light is suitably reflected by the second conductive side electrode 7. Thus, a semiconductor light emitting device having excellent light extraction efficiency can be obtained, which is effective. Furthermore, since the area of the second conductive side electrode 7 is large, the area of the current injection region can be increased, heat dissipation due to driving of the element is improved, and light emission efficiency is improved in the light emitting element.

次に、この半導体素子1における電極(第1導電側電極6、第2導電側電極7)21と、絶縁膜22(11a,11b)と、第1金属層24(8)と、第2金属層25(9)の配置の実施形態について説明する。
図2(a)および(b)は、電極21と絶縁膜22の配置例を示す平面模式図、図3(a)〜(e)は、電極21、絶縁膜22、第1金属層24、第2金属層25の配置例を示す模式断面図である。
Next, the electrodes (first conductive side electrode 6, second conductive side electrode 7) 21, insulating film 22 (11a, 11b), first metal layer 24 (8), and second metal in the semiconductor element 1 An embodiment of the arrangement of the layer 25 (9) will be described.
2A and 2B are schematic plan views showing examples of arrangement of the electrode 21 and the insulating film 22, and FIGS. 3A to 3E show the electrode 21, the insulating film 22, the first metal layer 24, 3 is a schematic cross-sectional view showing an example of arrangement of a second metal layer 25. FIG.

図2(a)に示す配置例は、電極21と絶縁膜22が、図2(a)に示すように、電極21を囲んで絶縁膜22が配設され、電極21と絶縁膜22とが、離間領域23を介して離間して配設されている例である。また、図2(b)に示す配置例は、絶縁膜22aを、離間領域23aを介して、電極21が囲み、さらに、その外側を、離間領域23bを介して、絶縁膜22bが囲んで配設されている例である。この配置例において、絶縁膜22aと電極21とは、離間領域23aを介して離間して配置され、電極21と絶縁膜22bとは、離間領域23bを介して離間して配置されている。このような絶縁膜22bおよび電極21に対応して、第1および第2金属層を設けることができる。   In the arrangement example shown in FIG. 2A, the electrode 21 and the insulating film 22 are disposed so as to surround the electrode 21, as shown in FIG. This is an example of being spaced apart via a spacing region 23. Further, in the arrangement example shown in FIG. 2B, the insulating film 22a is surrounded by the electrode 21 via the separation region 23a, and further, the outside is surrounded by the insulation film 22b via the separation region 23b. This is an example. In this arrangement example, the insulating film 22a and the electrode 21 are spaced apart via a separation region 23a, and the electrode 21 and the insulating film 22b are spaced apart via a separation region 23b. Corresponding to the insulating film 22b and the electrode 21, the first and second metal layers can be provided.

図3(a)に示す配置例は、半導体積層部26の上に、電極21と絶縁膜22が、離間領域23を介して離間して配設され、絶縁膜22の上には第1金属層24が設けられており、離間領域23には、電極21と第1金属層24の上に形成される第2金属層25の構成材料が充填されている例である。   In the arrangement example shown in FIG. 3A, the electrode 21 and the insulating film 22 are spaced apart from each other via the separation region 23 on the semiconductor stacked portion 26, and the first metal is disposed on the insulating film 22. In this example, the layer 24 is provided, and the separation region 23 is filled with the constituent material of the second metal layer 25 formed on the electrode 21 and the first metal layer 24.

図3(b)に示す配置例は、半導体積層部26の上に、電極21と絶縁膜22が、離間領域23を介して離間して配設され、絶縁膜22の上には第1金属層24が設けられており、離間領域23に、電極21と第1金属層24の上に形成される第2金属層25の構成材料が充填されず、空隙を形成している例である。   In the arrangement example shown in FIG. 3B, the electrode 21 and the insulating film 22 are spaced apart from each other via the separation region 23 on the semiconductor stacked portion 26, and the first metal is disposed on the insulating film 22. This is an example in which the layer 24 is provided and the gap region 23 is not filled with the constituent material of the second metal layer 25 formed on the electrode 21 and the first metal layer 24, and a gap is formed.

図3(c)および(d)に示す配置例は、半導体積層部26の上に、電極21と絶縁層22とが、交互に配置され、電極21と絶縁層22との間に、空隙からなる離間領域23が設けられている例である。また、図3(c)に示す配置例では、第1金属層24と第2金属層25とが離間しており、図3(d)に示す配置例では、第1金属層24と第2金属層25は、第3金属層27によって覆われている。このように、第1金属層24と第2金属層25とを離間して設ける場合は、第3金属層27を接合層として用いることができる。   In the arrangement example shown in FIGS. 3C and 3D, the electrodes 21 and the insulating layers 22 are alternately arranged on the semiconductor stacked portion 26, and there is no gap between the electrodes 21 and the insulating layers 22. This is an example in which a separation area 23 is provided. Further, in the arrangement example shown in FIG. 3C, the first metal layer 24 and the second metal layer 25 are separated from each other. In the arrangement example shown in FIG. The metal layer 25 is covered with a third metal layer 27. Thus, when the first metal layer 24 and the second metal layer 25 are provided apart from each other, the third metal layer 27 can be used as a bonding layer.

図3(e)に示す配置例は、半導体積層部26の上に、電極21と絶縁膜22が、離間領域23を介して離間して配設され、絶縁膜22の上には絶縁膜22の側面まで被覆するように第1金属層24が設けられており、離間領域23には、電極21と第1金属層24の上に形成される第2金属層25の構成材料が充填されている例である。このように、電極21と絶縁膜22が離間して配設されているので、第1金属層24を絶縁膜22の上面のみならず側面まで覆うように形成しても、第1金属層24を電極21から離間しておくことができる。   In the arrangement example shown in FIG. 3 (e), the electrode 21 and the insulating film 22 are arranged on the semiconductor stacked portion 26 so as to be separated via a separation region 23, and the insulating film 22 is arranged on the insulating film 22. The first metal layer 24 is provided so as to cover the side surfaces of the first metal layer 24, and the separation region 23 is filled with the constituent material of the second metal layer 25 formed on the electrode 21 and the first metal layer 24. This is an example. Thus, since the electrode 21 and the insulating film 22 are spaced apart from each other, even if the first metal layer 24 is formed so as to cover not only the upper surface of the insulating film 22 but also the side surfaces, the first metal layer 24 is formed. Can be separated from the electrode 21.

さらに、図4(a)〜(c)は、半導体発光素子における電極(第1導電側電極6、第2導電側電極7)と、絶縁膜(11a,11b)との配置例の実施形態を示す平面模式図である。このような絶縁膜および電極に対応して、第1および第2金属層を設けることができる。   4A to 4C show an embodiment of an arrangement example of electrodes (first conductive side electrode 6 and second conductive side electrode 7) and insulating films (11a, 11b) in the semiconductor light emitting device. It is a plane schematic diagram to show. Corresponding to such insulating films and electrodes, the first and second metal layers can be provided.

図4(a)に示す配置例は、円形状の円頭部43a,43bと、円頭部43a,43bに連設された矩形部44a,44bとからなる絶縁膜42a,42bと、その絶縁膜42
a,42bを囲んで設けられた電極41とを有し、さらに、電極41を囲んで絶縁膜46が設けられている例である。2つの絶縁膜42a,42bは、円頭部43a,43bと矩形部44a,44bが、同じ側に並列されている。そして、絶縁膜42a,42bと電極
41とは、離間領域45aを介して離間して設けられ、電極41と絶縁膜46とは、離間領域45bを介して離間して設けられている。
The arrangement example shown in FIG. 4A includes insulating films 42a and 42b composed of circular circular head portions 43a and 43b and rectangular portions 44a and 44b connected to the circular head portions 43a and 43b, and insulation thereof. Membrane 42
In this example, an electrode 41 is provided so as to surround a and b, and an insulating film 46 is provided so as to surround the electrode 41. In the two insulating films 42a and 42b, circular head portions 43a and 43b and rectangular portions 44a and 44b are arranged in parallel on the same side. The insulating films 42a and 42b and the electrode 41 are provided apart via a separation region 45a, and the electrode 41 and the insulating film 46 are provided separately via a separation region 45b.

図4(b)に示す配置例は、円形状の円頭部43a,43bと、円頭部43a,43bに連設された矩形部44a,44bとからなる絶縁膜42a,42bが、円頭部43a,43bと矩形部44a,44bとが、相互に反対側になるように配置され、絶縁膜42a,42bを囲んで電極41が設けられ、さらに、電極41を囲んで絶縁膜46が設けられている例である。そして、絶縁膜42a,42bは、離間領域45aを介して離間して設けられ、電極41と絶縁膜46とは、離間領域45bを介して離間して設けられている。   In the arrangement example shown in FIG. 4B, the insulating films 42a and 42b including circular circular heads 43a and 43b and rectangular portions 44a and 44b connected to the circular heads 43a and 43b The portions 43a and 43b and the rectangular portions 44a and 44b are arranged so as to be opposite to each other, the electrode 41 is provided surrounding the insulating films 42a and 42b, and the insulating film 46 is provided surrounding the electrode 41. This is an example. The insulating films 42a and 42b are provided apart via a separation region 45a, and the electrode 41 and the insulating film 46 are provided separately via a separation region 45b.

図4(c)に示す配置例は、円形状の円頭部43a,43bと、円頭部43a,43bに連設された矩形部44a,44bとからなる絶縁膜42a,42bと、その絶縁膜42
a,42bを囲んで設けられた電極41とを有し、さらに、電極41を囲んで絶縁膜464が設けられている例である。2つの絶縁膜42a,42bは、円頭部43a,43bと矩形部44a,44bが、同じ側に並列され、さらに、絶縁膜42aの円頭部43aと、
絶縁膜42bの円頭部43bとが、連絡部47を介して連絡されている。そして、絶縁膜42a,42bと電極41とは、離間領域45aを介して離間して設けられ、電極41と絶縁膜46とは、離間領域45bを介して離間して設けられている。
The arrangement example shown in FIG. 4C includes insulating films 42a and 42b composed of circular circular head portions 43a and 43b and rectangular portions 44a and 44b connected to the circular head portions 43a and 43b, and insulation thereof. Membrane 42
In this example, an electrode 41 is provided so as to surround a and b, and an insulating film 464 is provided so as to surround the electrode 41. In the two insulating films 42a and 42b, the circular heads 43a and 43b and the rectangular parts 44a and 44b are arranged in parallel on the same side, and further, the circular head 43a of the insulating film 42a,
The circular head portion 43 b of the insulating film 42 b is in communication with the connecting portion 47. The insulating films 42a and 42b and the electrode 41 are provided apart via a separation region 45a, and the electrode 41 and the insulating film 46 are provided separately via a separation region 45b.

また、図5は、本発明の半導体素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。
この半導体素子51は半導体発光素子であり、四角形状の平面の中央部を占める大面積の第2導電側電極53と、第2導電側電極53を間にして、左右に対向して配置された6個の第1導電側電極52と、第2導電側電極52と第2導電側電極の間に配設された絶縁膜54とを有する。この半導体素子51において、第2導電側電極53と絶縁膜54とは、空隙からなる離間領域55を介して離間して配設されており、このような絶縁膜54および第2導電側電極53に対応して、第1および第2金属層が設けられる。
FIG. 5 is a schematic plan view showing another specific example of the arrangement of electrodes and insulating films in the semiconductor element of the present invention.
The semiconductor element 51 is a semiconductor light-emitting element, and is disposed so as to be opposed to the left and right with the second conductive side electrode 53 having a large area occupying the center of a rectangular plane and the second conductive side electrode 53 interposed therebetween. It has six first conductive side electrodes 52 and an insulating film 54 disposed between the second conductive side electrodes 52 and the second conductive side electrodes. In the semiconductor element 51, the second conductive side electrode 53 and the insulating film 54 are spaced apart via a separation region 55 formed of a gap. Such an insulating film 54 and the second conductive side electrode 53 are disposed. Corresponding to the first and second metal layers are provided.

この半導体素子51においては、電極を実装面側に配置して実装する(フェイスダウン実装)に際して、第2導電側電極53、絶縁膜54および第1導電側電極52の上に第1および第2金属層を含むメタライズ層を積層し、このメタライズ層を介して接合用基板に接合することによって、素子構造を構成することができる。このとき、第2導電側電極53と絶縁膜54とは、空隙からなる離間領域55を介して離間して配設されているため、接合時の加熱処理等によって、第2導電側電極53を構成するAgやAlのマイグレーションを阻止することができ、絶縁膜54の電流リークや破壊を防止することができ、また、電極によって、半導体発光部からの光を良好に反射するため高い光取り出し効率を得るために有効である。第1導電側電極6と、第2導電側電極7とは、前記第2導電側電極の面積が、前記第1導電側電極の面積よりも大きく形成されている。これによって、電流注入領域の面積を大きくでき、発光効率が向上するとともに、発光による熱の放熱性も向上し、半導体発光素子1の放熱性が改善される。そして、フェイスダウン実装に際しては、この半導体発光素子51を接合用基板に接合することによって、金属材料または合金材料からなる連続層であるメタライズ層によって、第1導電側電極52、絶縁膜54および第2導電側電極の上にメタライズ層が配置され、離間領域54は、絶縁膜54および第2導電側電極と、メタライズ層の間に密閉された空間を形成する。   In the semiconductor element 51, when the electrodes are arranged and mounted on the mounting surface side (face-down mounting), the first and second electrodes are placed on the second conductive side electrode 53, the insulating film 54, and the first conductive side electrode 52. An element structure can be configured by laminating a metallized layer including a metal layer and bonding the metallized layer to the bonding substrate via the metallized layer. At this time, since the second conductive side electrode 53 and the insulating film 54 are spaced apart from each other through a separation region 55 formed of a gap, the second conductive side electrode 53 is formed by a heat treatment or the like during bonding. It is possible to prevent migration of Ag and Al constituting the layer, to prevent current leakage and destruction of the insulating film 54, and to reflect light from the semiconductor light-emitting portion satisfactorily by the electrode, so that high light extraction efficiency is achieved. It is effective to obtain. The first conductive side electrode 6 and the second conductive side electrode 7 are formed such that the area of the second conductive side electrode is larger than the area of the first conductive side electrode. As a result, the area of the current injection region can be increased, the light emission efficiency is improved, the heat dissipation of heat by light emission is also improved, and the heat dissipation of the semiconductor light emitting element 1 is improved. In face-down mounting, the semiconductor light-emitting element 51 is bonded to a bonding substrate, so that the first conductive side electrode 52, the insulating film 54, and the first conductive layer are formed by a metallized layer that is a continuous layer made of a metal material or an alloy material. The metallized layer is disposed on the second conductive side electrode, and the separation region 54 forms a sealed space between the insulating film 54 and the second conductive side electrode and the metallized layer.

次に、本発明の半導体素子の製造方法(以下、「本発明の方法」という)について説明する。
本発明の半導体素子は、下記の主要工程1〜4を含む方法によって製造することができる。
(1)第1導電型半導体層と、第2導電型半導体層とを有する半導体積層部を形成する工程1
(2)前記第1導電型半導体層に接続される第1導電側電極を形成する工程2
(3)前記第2導電型半導体層に接続される第2導電側電極を形成する工程3
(4)前記第1導電側電極および前記第2導電側電極の少なくとも1つの電極と、離間領域を介して離間し、前記半導体積層部を被覆する絶縁膜を形成する工程4
(5)前記絶縁膜に第1金属層を形成し、前記絶縁膜と離間された前記第1導電側電極および前記第2導電側電極の少なくとも1つの電極に、前記第1金属層とは異なる材料の第2金属層を形成する工程5
本発明の素子を製造する方法は、前記の工程のみに制限されず、必要に応じて、他の工程を行うことができる。例えば、これらの工程(1)〜(5)の他に、基板の洗浄工程、熱処理工程等を前記の(1)〜(5)の前工程、途中の工程または後工程として行うことができる。さらに、本発明の方法において、工程1〜4において、工程2、3および4を行う順序は、特に限定されず、製造する半導体素子の構造および実装形態等に応じて、適宜、選択される。
Next, a method for manufacturing a semiconductor element of the present invention (hereinafter referred to as “method of the present invention”) will be described.
The semiconductor element of the present invention can be manufactured by a method including the following main steps 1 to 4.
(1) Step 1 of forming a semiconductor stacked portion having a first conductivity type semiconductor layer and a second conductivity type semiconductor layer
(2) Step 2 of forming a first conductive side electrode connected to the first conductive type semiconductor layer
(3) Step 3 of forming a second conductive side electrode connected to the second conductive type semiconductor layer
(4) Step 4 of forming an insulating film that is separated from at least one of the first conductive side electrode and the second conductive side electrode via a separation region and covers the semiconductor stacked portion.
(5) A first metal layer is formed on the insulating film, and at least one of the first conductive side electrode and the second conductive side electrode separated from the insulating film is different from the first metal layer. Step 5 of forming a second metal layer of material
The method for producing the element of the present invention is not limited to the above-described steps, and other steps can be performed as necessary. For example, in addition to these steps (1) to (5), a substrate cleaning step, a heat treatment step, and the like can be performed as the preceding step, the intermediate step, or the subsequent step of the above (1) to (5). Furthermore, in the method of the present invention, the order in which the steps 2, 3 and 4 are performed in the steps 1 to 4 is not particularly limited, and is appropriately selected according to the structure and mounting form of the semiconductor element to be manufactured.

図6(a)〜(f)および図7(a)〜(d)は、本発明の半導体素子の製造方法として、窒化物半導体発光素子の製造方法の主要工程1〜4を順を追って説明する断面模式図である。
第1導電型半導体層と、第2導電型半導体層と、第1導電型半導体層と第2導電型半導体層の間に介設された発光層とを有する半導体発光部を形成する工程1は、図6(a)に示すように、サファイア基板61の上に、第1導電型半導体層と、発光層および第2導電型半導体層の順に成膜して半導体発光部である半導体積層部65を形成することによって行うことができる。この半導体積層部65の形成は、洗浄されたサファイア基板61の上表面に、所要の半導体材料、ドーパントなどを含むガスを供給して、MOVPE(有機金属気相成長法)、HVPE(ハライド気相成長法)、MBE(分子線気相成長法)、MOMBE(有機金属分子線気相成長法)等の気相成長装置を用いて、気相成長させることにより行うことができる。このとき、形成する導電型半導体層の種類、例えば、n型半導体層、p型半導体層および発光層の各層の層構成および構成材料、層の膜厚等に応じて、供給するガスが含有する半導体材料およびドーパントの成分種、組成等を切り換えては、窒素ガス等の不活性ガスをキャリアガスとして用いてサファイア基板61上に供給することによって形成することができる。
6 (a) to 6 (f) and FIGS. 7 (a) to 7 (d) sequentially explain main steps 1 to 4 of the method for manufacturing a nitride semiconductor light emitting device as a method for manufacturing a semiconductor device of the present invention. It is a cross-sectional schematic diagram to do.
Step 1 of forming a semiconductor light emitting part having a first conductive type semiconductor layer, a second conductive type semiconductor layer, and a light emitting layer interposed between the first conductive type semiconductor layer and the second conductive type semiconductor layer includes: 6A, on the sapphire substrate 61, the first conductive type semiconductor layer, the light emitting layer, and the second conductive type semiconductor layer are formed in this order to form a semiconductor stacked portion 65 that is a semiconductor light emitting portion. Can be performed. The semiconductor laminated portion 65 is formed by supplying a gas containing a required semiconductor material, a dopant, and the like to the upper surface of the cleaned sapphire substrate 61 so that MOVPE (metal organic vapor phase epitaxy), HVPE (halide vapor phase) is supplied. (Growth method), MBE (molecular beam vapor phase epitaxy), MOMBE (organometallic molecular beam vapor phase epitaxy), and the like, can be performed by vapor phase growth. At this time, the gas to be supplied contains depending on the type of the conductive semiconductor layer to be formed, for example, the layer configuration and constituent materials of each layer of the n-type semiconductor layer, the p-type semiconductor layer, and the light-emitting layer, and the film thickness of the layer The semiconductor material and dopant component species, composition, and the like can be switched by supplying the sapphire substrate 61 using an inert gas such as nitrogen gas as a carrier gas.

次に、半導体発光部65の第2導電型半導体層に接続される第2導電側電極66を形成する工程3および第2導電側電極と離間領域を介して離間し、半導体発光部65を被覆する絶縁膜67を形成する工程4−1を行う。この工程3および工程4−1は、図6(b)に示すように、半導体発光部65の第2導電型半導体層の上表面に、レジストを用いて第2導電側電極66に対応したフォトマスクを形成し、スパッタリング等によって、電極材料、例えば、Agを含む電極材料を積層することによって第2導電側電極66を形成する。その後、さらに、第2導電側電極66の上にレジストを用いてフォトマスクを形成し、スパッタリング等によってSiO等の絶縁膜材料を積層した後、レジストを除去する。これによって、図6(c)に示すように、第2導電側電極66と絶縁膜67との間に空隙68が配設された構造を形成する。 Next, the step 3 of forming the second conductive side electrode 66 connected to the second conductive type semiconductor layer of the semiconductor light emitting unit 65 and the second conductive side electrode are separated from each other through the separation region, and the semiconductor light emitting unit 65 is covered. Step 4-1 for forming the insulating film 67 to be performed is performed. In Step 3 and Step 4-1, as shown in FIG. 6B, a photo corresponding to the second conductive side electrode 66 is formed on the upper surface of the second conductive type semiconductor layer of the semiconductor light emitting portion 65 using a resist. A second conductive side electrode 66 is formed by forming a mask and laminating an electrode material, for example, an electrode material containing Ag, by sputtering or the like. Thereafter, a photomask is formed on the second conductive side electrode 66 using a resist, and an insulating film material such as SiO 2 is laminated by sputtering or the like, and then the resist is removed. As a result, as shown in FIG. 6C, a structure in which a gap 68 is disposed between the second conductive side electrode 66 and the insulating film 67 is formed.

また、この工程3および工程4−1は、半導体発光部65の上表面の全面にSiO等の絶縁膜材料を積層した後、その絶縁性材料の膜上に、絶縁膜67に対応したフォトマスクを形成し、第2導電側電極66に対応する部位をウェットエッチングして、エッチング部位にスパッタリング等によって電極材料を積層して第2導電側電極66を形成する方法によっても行うことができる。 In Step 3 and Step 4-1, an insulating film material such as SiO 2 is stacked on the entire upper surface of the semiconductor light emitting portion 65, and then a photo corresponding to the insulating film 67 is formed on the insulating material film. It can also be performed by forming a mask, wet etching the portion corresponding to the second conductive side electrode 66, and laminating an electrode material on the etched portion by sputtering or the like to form the second conductive side electrode 66.

次に、図6(d)に示すように、絶縁膜67と第2導電側電極66の上部に、半導体側メタライズ層として、それぞれ第1金属層69と第2金属層70とを形成する。第2金属層70は第1金属層69まで連続して形成されており、これによって、絶縁膜67と第2導電側電極66との間の空隙68が、第2金属層70で充填され、絶縁膜67と第2導電側電極66とを離間する離間領域71が形成される。
一方、図6(e)に示すように、Si基板72を用意し、Si基板72の上表面に基板側メタライズ層73を形成する。基板側メタライズ層73は、第2金属層70と接合するための層である。
Next, as shown in FIG. 6D, a first metal layer 69 and a second metal layer 70 are formed on the insulating film 67 and the second conductive side electrode 66 as semiconductor side metallized layers, respectively. The second metal layer 70 is continuously formed up to the first metal layer 69, whereby the gap 68 between the insulating film 67 and the second conductive side electrode 66 is filled with the second metal layer 70, A separation region 71 that separates the insulating film 67 and the second conductive side electrode 66 is formed.
On the other hand, as shown in FIG. 6E, a Si substrate 72 is prepared, and a substrate-side metallized layer 73 is formed on the upper surface of the Si substrate 72. The substrate-side metallized layer 73 is a layer for bonding to the second metal layer 70.

次に、図6(f)に示すように、半導体側メタライズ層である第2金属層70と、Si基板側メタライズ層73とを貼り合わせ、150℃〜350℃程度で加熱して接合する。これにより、第2金属層70の一部とSi基板側メタライズ層73の一部が共晶を形成し、半導体積層部と支持基板とが接着される。   Next, as shown in FIG. 6F, the second metal layer 70, which is a semiconductor-side metallization layer, and the Si substrate-side metallization layer 73 are bonded together and heated at about 150 ° C. to 350 ° C. for bonding. As a result, a part of the second metal layer 70 and a part of the Si substrate-side metallized layer 73 form a eutectic, and the semiconductor laminate and the support substrate are bonded.

次に、サファイア基板61の側からレーザ照射もしくは研磨等を行って、図6(a)に示すように、サファイア基板61を除去した後、図6(b)に示すように、露出した半導体積層部65を化学研磨(CMP)する。さらに、研磨面において、半導体積層部65を挟んで絶縁膜67と対向する部位に、半導体積層部65を平面視して第1導電側電極73と第2導電側電極66とが相互に重なり合わないように、第1導電側電極73が形成されるように、マスクを形成し、スパッタリング等によって、電極材料を積層して、半導体積層部65の上に、図6(c)に示すように、第1導電側電極74を形成する。ここでマスクを設けた部分、つまり第1導電側電極74が形成されていない領域をRIE(反応性イオンエッチング)により穿孔して第1導電側電極74が設けられていない領域を形成する。この第1導電側電極74が設けられていない領域を設けることで、光取り出しも向上し、特に、第2導電側電極66で反射した光が効率的に、この領域から取り出されるようになる。さらに、図6(d)に示すように、第1導電側電極74の半導体積層部65が露出している面に絶縁膜75を形成し、本発明の半導体素子を得ることができる。   Next, laser irradiation or polishing is performed from the side of the sapphire substrate 61 to remove the sapphire substrate 61 as shown in FIG. 6A and then expose the exposed semiconductor stack as shown in FIG. The portion 65 is chemically polished (CMP). Further, on the polished surface, the first conductive side electrode 73 and the second conductive side electrode 66 overlap each other in a plan view of the semiconductor stacked portion 65 at a portion facing the insulating film 67 across the semiconductor stacked portion 65. As shown in FIG. 6C, a mask is formed so that the first conductive side electrode 73 is formed, and electrode materials are laminated by sputtering or the like. Then, the first conductive side electrode 74 is formed. Here, the portion where the mask is provided, that is, the region where the first conductive side electrode 74 is not formed is drilled by RIE (reactive ion etching) to form a region where the first conductive side electrode 74 is not provided. By providing the region where the first conductive side electrode 74 is not provided, the light extraction is also improved. In particular, the light reflected by the second conductive side electrode 66 is efficiently extracted from this region. Furthermore, as shown in FIG. 6D, an insulating film 75 is formed on the surface of the first conductive side electrode 74 where the semiconductor laminated portion 65 is exposed, whereby the semiconductor element of the present invention can be obtained.

以下、本発明の実施例により本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。   Hereinafter, the present invention will be described in more detail by way of examples of the present invention, but the present invention is not limited to these examples.

(実施例1)
実施例1として、上述の図1に示す構造の半導体発光素子を下記の仕様で作製する。
半導体積層部5:窒化ガリウム系半導体
p電極(第2導電側電極7):Ag(100nm)/Ni(100nm)/Ti(100nm)/Pt(100nm)
絶縁膜12b:SiO(300nm)膜
p電極(第2導電側電極7)と絶縁膜11bとの間隔:5μm
接合用基板10:Si基板
第1金属層8:Ti(50nm)/Pt(50nm)
第2金属層9:Pt(100nm)/Ti(100nm)/Pt(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)
裏面メタライズ層11:Pt(250nm)/Au(500nm)
Example 1
As Example 1, a semiconductor light emitting device having the structure shown in FIG. 1 is manufactured according to the following specifications.
Semiconductor laminated portion 5: Gallium nitride semiconductor p-electrode (second conductive side electrode 7): Ag (100 nm) / Ni (100 nm) / Ti (100 nm) / Pt (100 nm)
Insulating film 12b: SiO 2 (300 nm) film Distance between p-electrode (second conductive side electrode 7) and insulating film 11b: 5 μm
Bonding substrate 10: Si substrate First metal layer 8: Ti (50 nm) / Pt (50 nm)
Second metal layer 9: Pt (100 nm) / Ti (100 nm) / Pt (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm)
Back surface metallized layer 11: Pt (250 nm) / Au (500 nm)

ここで、比較例1として、第2導電側電極と絶縁膜との間に離間領域を設けずに作製した半導体発光素子について、光学顕微鏡で観察すると、比較例1の半導体発光素子では第2導電側電極と接する絶縁膜にひび割れが確認できる。これに対して、本発明の実施例1で得られた半導体発光素子においては、第2導電側電極と離間領域を解して離間された絶縁膜にひび割れがない。   Here, as a comparative example 1, when a semiconductor light emitting device manufactured without providing a separation region between the second conductive side electrode and the insulating film is observed with an optical microscope, the semiconductor light emitting device of the comparative example 1 has a second conductive property. Cracks can be confirmed in the insulating film in contact with the side electrode. On the other hand, in the semiconductor light emitting device obtained in Example 1 of the present invention, there is no crack in the insulating film spaced apart from the second conductive side electrode.

また、比較例2として、第1金属層8および第2金属層9の代わりに、Ti(100nm)/Pt(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)からなるメタライズ層を、p電極と絶縁膜とに連続して設ける以外は実施例1と同様にして作製する。このような比較例2および実施例1の半導体発光素子について、半導体積層部とSi基板とを接合する際の温度を変えて、低温条件と高温条件とで順電圧を比較する。低温条件と高温条件との温度差が30℃の場合、比較例2では高温条件とすることで約0.12V上昇した。これに対して、絶縁膜とp電極とにそれぞれ異なる材料の金属層を形成した実施例1の半導体発光素子では、順電圧の上昇幅は約0.06Vであり、比較例2と比べて順電圧の上昇を半分に抑えることができた。また、素子に継続して電流を流し続け、通電前の順電圧と通電から10000時間経過後の順電圧とを比較する。この結果、実施例1で得られる半導体発光素子は、比較例2で得られる半導体発光素子よりも通電後の順電圧の上昇幅が少なく、室温で550mAの電流を流し続けた場合には、通電前と10000時間経過後とでほぼ同じ順電圧を維持していた。   Further, as Comparative Example 2, instead of the first metal layer 8 and the second metal layer 9, a metallized layer made of Ti (100 nm) / Pt (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm) Is produced in the same manner as in Example 1 except that the p-electrode and the insulating film are continuously provided. With respect to the semiconductor light emitting devices of Comparative Example 2 and Example 1, the forward voltage is compared between the low temperature condition and the high temperature condition by changing the temperature at which the semiconductor laminated portion and the Si substrate are bonded. When the temperature difference between the low temperature condition and the high temperature condition was 30 ° C., in Comparative Example 2, the temperature was increased by about 0.12 V by using the high temperature condition. On the other hand, in the semiconductor light emitting device of Example 1 in which the metal layers made of different materials are formed on the insulating film and the p electrode, the forward voltage rise is about 0.06 V, which is forward compared to Comparative Example 2. The voltage rise was reduced to half. Further, the current is continuously supplied to the element, and the forward voltage before energization is compared with the forward voltage after lapse of 10,000 hours from energization. As a result, the semiconductor light-emitting device obtained in Example 1 has a smaller increase in forward voltage after energization than the semiconductor light-emitting device obtained in Comparative Example 2, and when a current of 550 mA is kept flowing at room temperature, The same forward voltage was maintained before and after 10000 hours.

(実施例2)
実施例2の半導体発光素子として、第2金属層9を、Pt(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)とする以外は実施例1と同様にして作製する。
(Example 2)
As the semiconductor light emitting device of Example 2, the second metal layer 9 is manufactured in the same manner as in Example 1 except that Pt (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm).

(実施例3〜7)
実施例3〜7の半導体発光素子として、第1金属層8を、それぞれ、Ti(50nm)/Rh(50nm)、Ti(50nm)/Ir(50nm)、Ni(50nm)/Pt(50nm)、Ni(50nm)/Rh(50nm)、Ni(50nm)/Ir(50nm)とする以外は実施例1と同様にして作製する。
(Examples 3 to 7)
As the semiconductor light-emitting elements of Examples 3 to 7, the first metal layer 8 is made of Ti (50 nm) / Rh (50 nm), Ti (50 nm) / Ir (50 nm), Ni (50 nm) / Pt (50 nm), respectively. It is manufactured in the same manner as in Example 1 except that Ni (50 nm) / Rh (50 nm) and Ni (50 nm) / Ir (50 nm).

(実施例8〜11)
実施例8〜11の半導体発光素子として、第2金属層9を、それぞれ、Rh(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)、Ru(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)、Ir(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)、Mo(30nm)/Pt(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)とする以外は実施例1と同様にして作製する。
(Examples 8 to 11)
As the semiconductor light emitting devices of Examples 8 to 11, the second metal layer 9 was made of Rh (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm), Ru (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm), Ir (300 nm) / Au (300 nm) / Sn (3000 nm) / Au (100 nm), Mo (30 nm) / Pt (300 nm) / Au (300 nm) / Sn (3000 nm) / It is manufactured in the same manner as in Example 1 except that Au (100 nm) is used.

(実施例12)
実施例12の半導体発光素子として、p電極(第2導電側電極7)を、Alを含む電極とし、第2金属層9を、W(30nm)/Pt(300nm)/Au(300nm)/Sn(3000nm)/Au(100nm)とする以外は実施例1と同様にして作製する。
Example 12
As the semiconductor light emitting device of Example 12, the p electrode (second conductive side electrode 7) is an electrode containing Al, and the second metal layer 9 is W (30 nm) / Pt (300 nm) / Au (300 nm) / Sn. It is produced in the same manner as in Example 1 except that (3000 nm) / Au (100 nm).

(実施例13)
実施例13の半導体発光素子として、絶縁膜12bをSiN(300nm)膜とする以外は実施例1と同様にして作製する。
(Example 13)
A semiconductor light emitting device of Example 13 is manufactured in the same manner as in Example 1 except that the insulating film 12b is a SiN (300 nm) film.

(実施例14)
実施例14の半導体発光素子として、絶縁膜12bをNb(300nm)膜とし、第1金属層8を、Nb(50nm)/Pt(50nm)とする以外は実施例1と同様にして作製する。
(Example 14)
As a semiconductor light emitting device of Example 14, the same as Example 1 except that the insulating film 12b is an Nb 2 O 5 (300 nm) film and the first metal layer 8 is Nb (50 nm) / Pt (50 nm). Make it.

(実施例15)
実施例15の半導体発光素子として、絶縁膜12bをTa(300nm)膜とし、第1金属層8を、Ta(50nm)/Pt(50nm)とする以外は実施例1と同様にして作製する。
(Example 15)
As a semiconductor light emitting device of Example 15, the same procedure as in Example 1 was performed except that the insulating film 12b was a Ta 2 O 5 (300 nm) film and the first metal layer 8 was Ta (50 nm) / Pt (50 nm). Make it.

このようにして得られる実施例2〜15の半導体発光素子は、絶縁膜にひび割れはなく、また、順電圧の上昇幅を比較例2よりも抑えることができる。   In the semiconductor light emitting devices of Examples 2 to 15 obtained in this way, the insulating film is not cracked, and the forward voltage increase range can be suppressed as compared with Comparative Example 2.

本発明の実施形態に係る半導体素子の構造を示す模式断面図である。It is a schematic cross section which shows the structure of the semiconductor element which concerns on embodiment of this invention. (a)および(b)は、本発明の半導体素子における電極と絶縁膜の配置例を示す平面模式図である。(A) And (b) is a plane schematic diagram which shows the example of arrangement | positioning of the electrode and insulating film in the semiconductor element of this invention. 、図3(a)〜(e)は、それぞれ本発明の半導体素子における電極と絶縁膜の配置例を示す模式断面図である。FIGS. 3A to 3E are schematic cross-sectional views showing examples of arrangement of electrodes and insulating films in the semiconductor element of the present invention, respectively. (a)〜(c)は、それぞれ本発明の半導体素子における電極と絶縁膜の配置例を示す平面模式図である。(A)-(c) is a plane schematic diagram which shows the example of arrangement | positioning of the electrode and insulating film in the semiconductor element of this invention, respectively. 本発明の半導体素子における電極と絶縁膜の配置の他の具体例を示す平面模式図である。It is a plane schematic diagram which shows the other specific example of arrangement | positioning of the electrode and insulating film in the semiconductor element of this invention. (a)〜(f)は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。(A)-(f) is a schematic cross section explaining the main process of the manufacturing method of a nitride semiconductor light-emitting device in order. (a)〜(d)は、窒化物半導体発光素子の製造方法の主要工程を順を追って説明する模式断面図である。(A)-(d) is a schematic cross section explaining the main process of the manufacturing method of a nitride semiconductor light-emitting device later on.

符号の説明Explanation of symbols

1 半導体素子
2 第1導電型半導体層
3 第2導電型半導体層
4 発光層
5 半導体積層部
6 第1導電側電極
7 第2導電側電極
8 第1金属層
9 第2金属層
10 基板
11 裏面メタライズ層
12a,12b 絶縁膜
13 離間領域
21 電極
22,22a,22b 絶縁膜
23,23a,23b 離間領域
24 第1金属層
25 第2金属層
26 半導体積層部
27 第3金属層
41 電極
42a,42b,46 絶縁膜
45a,45b 離間領域
51 半導体素子
52 第1導電側電極
53 第2導電側電極
54 絶縁膜
55 離間領域
61 サファイア基板
65 半導体積層部
66 第2導電側電極
67,75 絶縁膜
68 離間領域
69 第1金属層
70 第2金属層
71 離間領域
72 Si基板
73 基板側メタライズ層
74 第1導電側電極
DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 1st conductivity type semiconductor layer 3 2nd conductivity type semiconductor layer 4 Light emitting layer 5 Semiconductor laminated part 6 1st conductivity side electrode 7 2nd conductivity side electrode 8 1st metal layer 9 2nd metal layer 10 Substrate 11 Back surface Metallized layer 12a, 12b Insulating film 13 Spacing region 21 Electrode 22, 22a, 22b Insulating film 23, 23a, 23b Spacing region 24 First metal layer 25 Second metal layer 26 Semiconductor stacked portion 27 Third metal layer 41 Electrode 42a, 42b , 46 Insulating films 45a, 45b Spaced region 51 Semiconductor element 52 First conductive side electrode 53 Second conductive side electrode 54 Insulating film 55 Spaced region 61 Sapphire substrate 65 Semiconductor stacked portion 66 Second conductive side electrode 67, 75 Insulating film 68 Spaced Region 69 First metal layer 70 Second metal layer 71 Spacing region 72 Si substrate 73 Substrate side metallization layer 74 First conductive side electrode

Claims (9)

第1導電型半導体層及び第2導電型半導体層を有する半導体積層部と、前記第1導電型半導体層に接続される第1導電側電極と、前記第2導電型半導体層に接続される第2導電側電極とを備える半導体素子であって、
前記第2導電側電極と、前記半導体積層部を被覆する絶縁膜とが、離間領域を介して離間して配設され、
前記絶縁膜表面に第1金属層が設けられ、前記第2導電側電極表面に前記第1金属層とは材料の異なる第2金属層が設けられていることを特徴とする半導体素子。
A semiconductor stacked portion having a first conductive type semiconductor layer and a second conductive type semiconductor layer, a first conductive side electrode connected to the first conductive type semiconductor layer, and a first connected to the second conductive type semiconductor layer. A semiconductor element comprising two conductive side electrodes,
The second conductive side electrode and the insulating film covering the semiconductor stacked portion are disposed apart via a separation region,
A semiconductor element, wherein a first metal layer is provided on a surface of the insulating film, and a second metal layer made of a material different from the first metal layer is provided on a surface of the second conductive side electrode.
前記第1金属層は、前記第2導電側電極と離間していることを特徴とする請求項1に記載の半導体素子。   The semiconductor element according to claim 1, wherein the first metal layer is separated from the second conductive side electrode. 前記第1金属層は、前記絶縁膜と接する側に、Ti、Niから選ばれる1種を含むことを特徴とする請求項1または請求項2に記載の半導体素子。   3. The semiconductor device according to claim 1, wherein the first metal layer includes one selected from Ti and Ni on a side in contact with the insulating film. 前記第2金属層は、前記第2導電側電極と接する側に、Ru、Rh、Os、Ir、Pt、W、Moから選ばれる1種を含むことを特徴とする請求項1〜請求項3のいずれか1項に記載の半導体素子。   The said 2nd metal layer contains 1 type chosen from Ru, Rh, Os, Ir, Pt, W, and Mo in the side which contact | connects the said 2nd electroconductive side electrode. The semiconductor element according to any one of the above. 前記半導体積層部の前記第2導電側電極側は、前記第2金属層を介して、支持基板に接着されていることを特徴とする請求項1〜請求項4のいずれか1項に記載の半導体素子。   The said 2nd electroconductive side electrode side of the said semiconductor laminated part is adhere | attached on the support substrate through the said 2nd metal layer, The any one of Claims 1-4 characterized by the above-mentioned. Semiconductor element. 前記第2金属層は、前記支持基板側に、Ti、Au、Sn、Pdから選ばれる1種を含み、それよりも前記第2導電側電極側に、Ru、Rh、Os、Ir、Pt、W、Moから選ばれる1種を含むことを特徴とする請求項5に記載の半導体素子。   The second metal layer includes at least one selected from Ti, Au, Sn, and Pd on the support substrate side, and more on the second conductive side electrode side than Ru, Rh, Os, Ir, Pt, The semiconductor element according to claim 5, comprising one type selected from W and Mo. 前記第2導電側電極はAg、Alから選ばれる1種を含み、前記半導体積層部を平面視して、前記第2導電側電極は前記絶縁膜に囲まれていることを特徴とする請求項1〜請求項6のいずれか1項に記載の半導体素子。   The second conductive side electrode includes one kind selected from Ag and Al, and the second conductive side electrode is surrounded by the insulating film in a plan view of the semiconductor stacked portion. The semiconductor device according to claim 1. 前記第2金属層は、前記第1金属層まで連続する連続層であり、前記離間領域には、空隙または前記連続層が設けられていることを特徴とする請求項1〜請求項7のいずれか1項に記載の半導体素子。   The said 2nd metal layer is a continuous layer which continues to the said 1st metal layer, The space | gap or the said continuous layer is provided in the said isolation | separation area | region, The any one of Claims 1-7 characterized by the above-mentioned. 2. The semiconductor element according to item 1. 前記第1導電側電極と前記第2導電側電極は、前記半導体積層部を挟んで対向しており、前記半導体積層部は、前記第1導電型半導体層と前記第2導電型半導体層の間に介設された発光層を有する半導体発光部であることを特徴とする請求項1〜請求項8のいずれか1項に記載の半導体素子。   The first conductive side electrode and the second conductive side electrode are opposed to each other with the semiconductor stacked portion interposed therebetween, and the semiconductor stacked portion is between the first conductive type semiconductor layer and the second conductive type semiconductor layer. The semiconductor element according to claim 1, wherein the semiconductor element has a light emitting layer interposed in the semiconductor light emitting portion.
JP2008071899A 2008-03-19 2008-03-19 Semiconductor light emitting device and manufacturing method thereof Active JP5181758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008071899A JP5181758B2 (en) 2008-03-19 2008-03-19 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008071899A JP5181758B2 (en) 2008-03-19 2008-03-19 Semiconductor light emitting device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009231356A true JP2009231356A (en) 2009-10-08
JP5181758B2 JP5181758B2 (en) 2013-04-10

Family

ID=41246467

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008071899A Active JP5181758B2 (en) 2008-03-19 2008-03-19 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5181758B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122433A1 (en) * 2010-03-31 2011-10-06 日亜化学工業株式会社 Semiconductor light emitting element
JP2014132624A (en) * 2012-12-04 2014-07-17 Nichia Chem Ind Ltd Semiconductor element manufacturing method
JP2015156498A (en) * 2015-03-31 2015-08-27 株式会社東芝 Semiconductor light emitting element

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110140A (en) * 1991-10-17 1993-04-30 Hitachi Cable Ltd Compound semiconductor optical device
JP2000036619A (en) * 1998-05-13 2000-02-02 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting element
JP2003168823A (en) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii nitride based compound semiconductor light emitting element
JP2007258576A (en) * 2006-03-24 2007-10-04 Sanyo Electric Co Ltd Semiconductor device
JP2008016629A (en) * 2006-07-05 2008-01-24 Mitsubishi Cable Ind Ltd Manufacturing method of group iii nitride light emitting diode element
JP2008053344A (en) * 2006-08-23 2008-03-06 Hitachi Cable Ltd Semiconductor light emitting element
JP2008210903A (en) * 2007-02-25 2008-09-11 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2008282930A (en) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd Light-emitting device
JP2009033133A (en) * 2007-07-03 2009-02-12 Nichia Corp Semiconductor light emitting element, and method for manufacturing the same
JP2009088299A (en) * 2007-09-29 2009-04-23 Nichia Corp Light-emitting element and light-emitting device provided with the element

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110140A (en) * 1991-10-17 1993-04-30 Hitachi Cable Ltd Compound semiconductor optical device
JP2000036619A (en) * 1998-05-13 2000-02-02 Toyoda Gosei Co Ltd Iii nitride compound semiconductor light emitting element
JP2003168823A (en) * 2001-09-18 2003-06-13 Toyoda Gosei Co Ltd Iii nitride based compound semiconductor light emitting element
JP2007258576A (en) * 2006-03-24 2007-10-04 Sanyo Electric Co Ltd Semiconductor device
JP2008016629A (en) * 2006-07-05 2008-01-24 Mitsubishi Cable Ind Ltd Manufacturing method of group iii nitride light emitting diode element
JP2008053344A (en) * 2006-08-23 2008-03-06 Hitachi Cable Ltd Semiconductor light emitting element
JP2008210903A (en) * 2007-02-25 2008-09-11 Nichia Chem Ind Ltd Semiconductor light emitting element
JP2008282930A (en) * 2007-05-09 2008-11-20 Toyoda Gosei Co Ltd Light-emitting device
JP2009033133A (en) * 2007-07-03 2009-02-12 Nichia Corp Semiconductor light emitting element, and method for manufacturing the same
JP2009088299A (en) * 2007-09-29 2009-04-23 Nichia Corp Light-emitting element and light-emitting device provided with the element

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011122433A1 (en) * 2010-03-31 2011-10-06 日亜化学工業株式会社 Semiconductor light emitting element
EP2555259A1 (en) * 2010-03-31 2013-02-06 Nichia Corporation Semiconductor light emitting element
JPWO2011122433A1 (en) * 2010-03-31 2013-07-08 日亜化学工業株式会社 Semiconductor light emitting device
EP2555259A4 (en) * 2010-03-31 2015-04-08 Nichia Corp Semiconductor light emitting element
JP5772818B2 (en) * 2010-03-31 2015-09-02 日亜化学工業株式会社 Semiconductor light emitting device
US9761760B2 (en) 2010-03-31 2017-09-12 Nichia Corporation Semiconductor light emitting element
JP2014132624A (en) * 2012-12-04 2014-07-17 Nichia Chem Ind Ltd Semiconductor element manufacturing method
JP2015156498A (en) * 2015-03-31 2015-08-27 株式会社東芝 Semiconductor light emitting element

Also Published As

Publication number Publication date
JP5181758B2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
JP5211887B2 (en) Semiconductor light emitting device and manufacturing method thereof
US8916401B2 (en) Method for fabricating semiconductor light emitting device
US6818531B1 (en) Method for manufacturing vertical GaN light emitting diodes
US8004006B2 (en) Nitride semiconductor light emitting element
KR101630270B1 (en) Light-emitting element
CN112234126A (en) Light emitting element and method for manufacturing the same
JP2012074665A (en) Light-emitting diode
JP2013102240A (en) Group iii nitride light emitting device having light emitting region with double hetero-structure
JP2000277804A (en) Nitride semiconductor device and manufacture thereof, and light emitting element
EP2797127B1 (en) Semiconductor light emitting element
US9231163B2 (en) Semiconductor light emitting apparatus
JP2011066053A (en) Method of manufacturing light emitting element, and light emitting element
JP5126884B2 (en) Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4868821B2 (en) Gallium nitride compound semiconductor and light emitting device
JP5181758B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
JP2007273590A (en) Nitride semiconductor element and its manufacturing method
JP2004006919A (en) Nitride semiconductor device
JP2007227820A (en) Semiconductor device, and manufacturing method thereof
JP2006319248A (en) Nitride semiconductor light emitting ellement
US10672945B2 (en) Method for manufacturing light emitting device
KR20100067441A (en) Vertical semiconductor light emitting device with esd protection
JP2010109127A (en) Light emitting device
KR101171855B1 (en) Supporting substrates for semiconductor light emitting device and high-performance vertical structured semiconductor light emitting devices using supporting substrates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5181758

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250