JP2009224566A - Circuit and semiconductor circuit - Google Patents
Circuit and semiconductor circuit Download PDFInfo
- Publication number
- JP2009224566A JP2009224566A JP2008067558A JP2008067558A JP2009224566A JP 2009224566 A JP2009224566 A JP 2009224566A JP 2008067558 A JP2008067558 A JP 2008067558A JP 2008067558 A JP2008067558 A JP 2008067558A JP 2009224566 A JP2009224566 A JP 2009224566A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- plane
- vias
- line element
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は回路、及びこの回路を用いた半導体回路に関する。 The present invention relates to a circuit and a semiconductor circuit using the circuit.
電子回路の高速化に伴い、スイッチング素子による電源電圧変動に伴って電磁放射が発生し、これが他の電気・電子回路の動作に干渉し、妨害する問題が発生している。そして、上記の電磁放射は、電子回路の電源回路として用いられる平板状の電源プレーン及びグランドプレーンがパッチアンテナとして機能してしまうため、スイッチング素子で発生した電源電圧変動が、電源−グランドプレーンに伝達することで増幅されて、上記干渉・妨害の影響が大きくなる。 Along with the speeding up of electronic circuits, electromagnetic radiation is generated along with fluctuations in power supply voltage caused by switching elements, and this interferes with the operation of other electric / electronic circuits, causing problems. In the electromagnetic radiation described above, since the flat power plane and ground plane used as the power circuit of the electronic circuit function as a patch antenna, the power voltage fluctuation generated by the switching element is transmitted to the power-ground plane. As a result, the influence of the interference and interference is increased.
こうした現象を回避するため、低インピーダンスの線路型デカップリング素子(線路素子)が電源−グランドプレーンとスイッチング素子に接続される配線線路の間に設けられることが行われる。スイッチング素子の配線線路に比して線路素子は非常にインピーダンスが低いため、スイッチング素子で発生した電源電圧変動に基づいて発生する電磁波が反射され、電源−グランドプレーンに達しないため、電磁放射を低減できる。 In order to avoid such a phenomenon, a low-impedance line-type decoupling element (line element) is provided between a power line-ground plane and a wiring line connected to the switching element. Since the impedance of the line element is very low compared to the wiring line of the switching element, electromagnetic waves generated based on power supply voltage fluctuations generated by the switching element are reflected and do not reach the power supply-ground plane, thus reducing electromagnetic radiation. it can.
こうした現象に関連する技術としては、特許文献1,2がある。
There are
特許文献1には、高周波信号を伝送するメタル信号線、及びこのメタル信号線に対向配置された接地用のグランドメタル層を含む複数のメタル層を有し、メタル層の外部露出部からなり、上記のメタル信号線よりも大きな幅を有するメタルバンプパッドにメタルバンプを接続し、メタルバンプを介して実装基板の外部接続端子に接続される高周波回路モジュールにおいて、上記の実装基板との間で高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタル層の対応位置に、高周波信号の1/4波長より小さな開口幅を有する孔からなるスリットを設けた高周波回路モジュールが記載されている。
そして、同文献の高周波回路部品によれば、高周波回路モジュールにおいて、高周波信号を伝送する伝送路の一部となるメタルバンプパッドが対向するグランドメタルの対応位置に、高周波信号の1/4波長より小さな開口幅を有するスリットを設けたため、そのメタルバンプパッドの部分におけるインピーダンスの不整合を軽減し、さらに、そのスリットからの不要放射を軽減することができる、とことである。 According to the high-frequency circuit component of the same document, in the high-frequency circuit module, the metal bump pad that is a part of the transmission path for transmitting the high-frequency signal is located at the corresponding position of the ground metal from the 1/4 wavelength of the high-frequency signal. Since a slit having a small opening width is provided, impedance mismatch at the metal bump pad portion can be reduced, and unnecessary radiation from the slit can be reduced.
また、特許文献2には、電源回路および伝送線路型ノイズフィルタが同一面に実装されるプリント基板を備え、このプリント基板は、上記の電源回路および上記の伝送線路型ノイズフィルタの実装面に形成される、所定の第1電源ラインパターンと、所定の第2電源ラインパターンと、所定の接地ランドパターンと、を備えることを特徴とする電子回路が記載されている。そして、上記の伝送線路型ノイズフィルタは、信号入力端子、信号出力端子および、それぞれに対応した2つの接地端子を備え、信号入力端子に印加された直流電圧の高周波成分を除去して前記信号出力端子から出力する、とのことである。
しかしながら、特許文献1においては、高周波信号の1/4波長より小さな開口幅を有するスリットを設け、不要放射を軽減しているが、広い周波数域のノイズを反射するため、電磁波を発生させた元の回路側にも悪影響を及ぼすことになる。特許文献2においては、線路素子(伝送線路型ノイズフィルタ)による電源デカップリングを行っているが、線路素子に接続されたビアをフィルタとして用いることに関しては記載されていない。ビアを利用してフィルタを形成することで、線路素子の高性能化を余分な占有面積を増加させることなく実現できる。
However, in
線路素子を用いた回路間のデカップリング方法として、図13のような回路を考えることができる。図13は、線路素子の回路間デカップリングへの応用例を示す模式的な平面図と断面図である。具体的には、図13(a)には回路50の平面図を示すが、説明の便宜から、信号配線層109及びグランドプレーン110を省略して、電源プレーン111を透視して示している。また、図13(b)は、図13(a)のD−D’での断面図を示している
As a decoupling method between circuits using a line element, a circuit as shown in FIG. 13 can be considered. FIG. 13 is a schematic plan view and a cross-sectional view showing an application example of the line element to inter-circuit decoupling. Specifically, FIG. 13A shows a plan view of the
回路50は、図13(b)に示すとおり、上側より、信号配線層109、グランドプレーン110、電源プレーン111、及び信号配線層112よりなる4層基板として形成されている。線路素子100は、誘電体膜107を金属板108a,108bで挟んだ構造となっており、電源プレーン111とグランドプレーン110との間に接続されている。より具体的には、電源プレーン111−グランドプレーン110とスイッチング素子に接続される配線線路の間に4端子接続される。回路50では、スイッチング素子に接続される配線線路は、島状分離された第2電源プレーン領域102と全体で共通なグランドプレーン110とからなっている。これは、電源プレーン111を第1電源プレーン領域101と第2電源プレーン領域102とに分離し間に線路素子100を設けたほうが線路素子100によるデカップリング効果が高まるからである。一方、グランドプレーン110は全体としての低インピーダンスを優先して分離されていない。線路素子100の金属板108aは、ビア103を介して電源配線の一端が第2電源プレーン領域102と、ビア106を介して電源配線の他端が第1電源プレーン領域101と接続されている。また、線路素子100の金属板108bは、ビア104,105を介してグランド配線の両端がグランドプレーン110と接続されている。
As shown in FIG. 13B, the
ところが、回路50では、電磁波130が線路素子100により全て反射されず、線路素子100に接続されているビア列たるビア103,106の隙間からもれて、電源−グランドプレーンに伝達(図13(b)中右から左に伝達)してしまうという課題がある。したがって、所望の電磁波を含む多くの電磁波を確実に反射できないという課題がある。
However, in the
一方で、線路素子に接続されたビアをフィルタとして電磁波を反射する場合における実使用上の要請として、全ての電磁波を反射することまでは求められない。図14は、RF回路とデジタル回路が混載された無線回路の一例の模式的な平面図である。無線回路115においては、デジタル回路113からの電磁放射による電磁波が、RF回路114にもれこむことを抑制することが重要となるが、RF回路114の信号周波数帯は限定されている。このため、デジタル回路113で発生した電磁放射のうち、信号周波数帯に影響がある成分のみを線路素子に接続されたビアによりフィルタリングすればよい。例えば、無線LANのIEEE802.11aやIEEE802.11gではキャリアの周波数は2.4GHzであり信号帯域は20MHzである。また、キャリアの周波数の高周波化や信号帯域の広帯域化が進められている。こうした特定のキャリアの周波数を反射するような機能を線路素子に接続されたビアによりフィルタリングすればよい。
On the other hand, as a request in actual use when reflecting electromagnetic waves using a via connected to a line element as a filter, it is not required to reflect all electromagnetic waves. FIG. 14 is a schematic plan view of an example of a radio circuit in which an RF circuit and a digital circuit are mixedly mounted. In the
無線回路115において、デジタル回路113の電源−グランドプレーンを線路素子100で接続した場合、電磁結合の経路としては線路素子100の内部伝達(金属板108a,108bを伝達するもの)と外部の直接結合(電磁波130)とが考えられる。線路素子100(図13参照)で接続することで両者の電磁結合を高周波広帯域に渡って遮断することはできる。しかしながら、電磁結合が全て線路素子100の内部を伝達すれば線路素子100の遮断性能は高いが、実際は、線路素子100の入力と出力の線路素子100外部を経由した直接結合も存在する。したがって、電磁結合のうちの外部を直接結合する電磁波を確実に遮断することが重要となる。特に無線回路においては、上記特定周波数帯域の電磁結合のうち外部を直接結合する電磁波を確実に遮断することが重要となる。
In the
本発明の目的は、上記課題を解決するためになされたものである。より具体的には、小型化及び所望の電磁波を確実に反射することができる回路を提供することにある。 The object of the present invention has been made to solve the above problems. More specifically, it is to provide a circuit that can be reduced in size and reliably reflect a desired electromagnetic wave.
上記課題を解決するための本発明の回路は、電源プレーンと、グランドプレーンと、前記電源プレーン及び前記グランドプレーンの間に接続される線路素子と、を備え、少なくとも、前記線路素子の一端と前記電源プレーン又は前記グランドプレーンとが複数のビアで接続され、該複数のビアを、前記電源プレーン及び前記グランドプレーン間を伝搬する電磁波の進行方向に対して略垂直に配置するとともに、隣接するビア同士を前記電磁波の波長の実効値の1/4の奇数倍の距離だけ前記進行方向にずらすことにより前記複数のビアをジグザグ状に配置する、ことを特徴とする。 A circuit of the present invention for solving the above-described problem includes a power plane, a ground plane, and a line element connected between the power plane and the ground plane, and at least one end of the line element and the The power plane or the ground plane is connected by a plurality of vias, and the plurality of vias are arranged substantially perpendicular to the traveling direction of the electromagnetic wave propagating between the power plane and the ground plane, and adjacent vias The plurality of vias are arranged in a zigzag shape by shifting in the traveling direction by a distance that is an odd multiple of 1/4 of the effective value of the wavelength of the electromagnetic wave.
本発明の回路の好ましい態様においては、前記線路素子の両端が、前記電源プレーン及び前記グランドプレーンとそれぞれ接続される。 In a preferred aspect of the circuit of the present invention, both ends of the line element are connected to the power plane and the ground plane, respectively.
本発明の回路の好ましい態様においては、前記隣接するビア同士が、前記電磁波の波長の実効値の1/4の距離だけ前記進行方向にずらして配置される。 In a preferred aspect of the circuit of the present invention, the adjacent vias are arranged shifted in the traveling direction by a distance of 1/4 of the effective value of the wavelength of the electromagnetic wave.
本発明の回路の好ましい態様においては、前記電源プレーンが第1電源プレーン領域及び第2電源プレーン領域に分割されるとともに、前記線路素子の両端がそれぞれ前記第1電源プレーン領域及び前記第2電源プレーン領域に接続される。 In a preferred aspect of the circuit of the present invention, the power plane is divided into a first power plane area and a second power plane area, and both ends of the line element are respectively the first power plane area and the second power plane. Connected to the area.
上記課題を解決するための本発明の半導体回路は、前記回路を用いる、ことを特徴とする。 A semiconductor circuit of the present invention for solving the above-described problems uses the circuit.
本発明によれば、小型化及び所望の電磁波を確実に反射することができる回路を提供することができる。電磁波の反射については、より具体的には、スイッチング素子で発生したスイッチングノイズに基づく電磁ノイズについて、特定の周波数成分の伝達を抑制することができるようになる。 According to the present invention, it is possible to provide a circuit that can be miniaturized and reliably reflect a desired electromagnetic wave. More specifically, with respect to the reflection of electromagnetic waves, transmission of specific frequency components can be suppressed for electromagnetic noise based on switching noise generated in the switching element.
以下、本発明の実施例につき説明するが、本発明は以下の実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲において任意に変形して実施することができる。 Hereinafter, examples of the present invention will be described, but the present invention is not limited to the following examples, and can be arbitrarily modified and implemented without departing from the gist of the present invention.
図1は、本発明の回路の第1の実施例を示す模式的な平面図と断面図である。具体的には、図1(a)には回路51の平面図を示すが、説明の便宜から、信号配線層10及びグランドプレーン11を省略して、電源プレーン12を透視して示している。また、図1(b)は、図1(a)のA−A’での断面図を示している。
FIG. 1 is a schematic plan view and a cross-sectional view showing a first embodiment of the circuit of the present invention. Specifically, FIG. 1A shows a plan view of the
回路51は、電源プレーン12と、グランドプレーン11と、電源プレーン12及びグランドプレーン11の間に接続される線路素子1と、を備え、少なくとも、線路素子1の両端と電源プレーン12とが複数のビア4,7で接続され、複数のビア4,7を、電源プレーン12及びグランドプレーン11間を伝搬する電磁波131の進行方向に対して略垂直に配置するとともに、隣接するビア4,7同士を電磁波131の波長の実効値の1/4の奇数倍の距離だけ電磁波131の進行方向にずらすことにより複数のビア4,7をジグザグ状に配置している。なお、回路51では、線路素子1の両端が、電源プレーン12とそれぞれ複数のビア4,7で接続されているが、複数のビアは線路素子の少なくとも一端に設けられていれば本発明の効果を奏することができる。また、回路51では、後述するようにデカップリング効果の観点から、電源プレーン12が第1電源プレーン領域2及び第2電源プレーン領域3に分割されるとともに、線路素子1の両端がそれぞれ第1電源プレーン領域2及び第2電源プレーン領域3に接続されている。但し、電源プレーンは分割せずに平板状に設けてもよい。さらに、回路51は半導体回路に用いることができるが、これに限られるものではない。
The
回路51は、より具体的には、図1(b)に示すとおり、上側より、信号配線層10、グランドプレーン11、電源プレーン12、及び信号配線層13よりなる4層基板に形成されている。線路素子1は、誘電体膜8を金属板9a,9bで挟んだ構造となっており、金属板9aは電源配線、金属板9bはグランド配線となっている。そして、線路素子1は、電源プレーン12とグランドプレーン11との間に接続されている。より具体的には、電源プレーン12−グランドプレーン11とスイッチング素子に接続される配線線路の間に4端子接続される。回路51では、スイッチング素子に接続される配線線路は、島状分離された第2電源プレーン領域3と全体で共通なグランドプレーン11とからなっている。これは、電源プレーン12を第1電源プレーン領域2と第2電源プレーン領域3とに分離し間に線路素子1を設けたほうが線路素子1によるデカップリング効果が高まるからである。一方、グランドプレーン11は全体としての低インピーダンスを優先して分離されていない。線路素子1の金属板9aは、ビア4a,4b,4c,4dを介して電源配線の一端が第2電源プレーン領域3と、ビア7a,7b,7c.7dを介して電源配線の他端が第1電源プレーン領域2と接続されている。また、線路素子1の金属板9bは、ビア5,6を介してグランド配線の両端がグランドプレーン11と接続されている。
More specifically, as shown in FIG. 1B, the
回路51においては、第1電源プレーン領域2と線路素子1の金属板9aとは、複数、具体的には4本のビア7a,7b,7c,7dで接続されており、第2電源プレーン領域3と線路素子1の金属板9aとは、複数、具体的には4本のビア4a,4b,4c,4dで接続されている。
In the
回路51においては、複数のビア4a,4b,4c,4dが、電源プレーン12及びグランドプレーン11間を伝搬する電磁波131の進行方向に対して略垂直に配置されている。同様に、複数のビア7a,7b,7c,7dが、電源プレーン12及びグランドプレーン11間を伝搬する電磁波131の進行方向に対して略垂直に配置されている。さらに、複数のビア4a,4b,4c,4dにおいて、隣接する、ビア4aとビア4b、ビア4bとビア4c、ビア4cとビア4dの間を、それぞれ電磁波131の波長の実効値の1/4の奇数倍の距離gだけ、電磁波131の進行方向にずらすことにより4本のビア4a,4b,4c,4dをジグザグ状に配置している。同様に、複数のビア7a,7b,7c,7dにおいて、隣接する、ビア7aとビア7b、ビア7bとビア7c、ビア7cとビア7dの間を、それぞれ電磁波131の波長の実効値の1/4の奇数倍の距離gだけ、電磁波131の進行方向にずらすことにより4本のビア7a,7b,7c,7dをジグザグ状に配置している。なお、距離gは、円筒状のビア4a,4b,4c,4d及びビア7a,7b,7c,7dそれぞれの中心で測定して決めている。また、より具体的には、回路51では、距離gを電磁波131の波長の実効値の1/4としている。すなわち、距離gは、奇数倍(1倍、3倍、5倍、7倍・・・)のうちの1倍に設定されている。これにより、回路51をより小型化することができる。
In the
回路51において、線路素子1の接続ビア列の配置を上記のようなジグザグ状の配置とすることにより、スイッチング素子で発生したスイッチングノイズに基づく電磁ノイズの接続ビア列から漏れ出す成分のうち、特定の周波数成分の伝達に対してフィルタリング効果を持たせることができるようになる。なお、設計が容易となる観点から、ビア4a,4b,4c,4d及びビア7a,7b,7c,7dはそれぞれ等間隔にジグザグ状に配置されているが、必ずしも等間隔に設置する必要はない。また、隣接するビア4aとビア4bとの横方向(図1(a)でA−A’断面に垂直な方向、図1(b)では奥行き方向)の間隔は、電磁波131の波長と同等の距離としている。これは、ビア4bとビア4c、ビア4cとビア4d、ビア7aとビア7b、ビア7bとビア7c、及びビア7cとビア7dにおいても同様である。ただ、本発明の要旨の範囲内であれば、上記の横方向の間隔は特に制限されない。
In the
回路51においては、ビア4,7の配置を所定の間隔をもってジグザグ状に配置しているが、これにより、上述の外部の直接的な電磁結合を抑制することができる。すなわち、上述のとおり、無線回路において、デジタル回路の電源−グランドプレーンを線路素子で接続した場合、電磁結合の経路としては線路素子の内部伝達と外部の直接結合とが考えられるが、本発明においては、両者を遮断することができるので、無線回路とデジタル回路の信号帯域成分の伝達性の電磁結合を完全に遮断することができる。
In the
図2は、本発明の回路を簡略化した模式的な平面図と断面図である。具体的には、図2(a)には回路52の平面図を示すが、説明の便宜から、グランドプレーン11を省略して、電源プレーン12を透視して示している。また、図2(b)は、図1(a)のB−B’での断面図を示している。
FIG. 2 is a schematic plan view and a cross-sectional view in which the circuit of the present invention is simplified. Specifically, FIG. 2A shows a plan view of the
回路52は、図1に示す回路51において、信号配線層10,13及びビア5,6を省略し、電源プレーン12を構成する第1電源プレーン領域2と第2電源プレーン領域3とを、第2電源プレーン領域3が第1電源プレーン領域2に囲まれるような形態(島状に分離した形態)ではなく、第1電源プレーン領域2と第2電源プレーン領域3とを対抗するように分離して配置したものである。
The
回路52においては、ビア列4とビア列7との間の距離は40mm、ビア列4,7それぞれにおいて電磁波131の伝送方向にずらした距離g(ビア伝送方向間隔)は2.5mm、電磁波131の伝送方向垂直方向(図2(a)ではB−B’断面と垂直な方向、図2(b)では奥行き方向)の間隔は2.5mm、ビア直径は0.5mmとしている。基板内(グランドプレーン11と電源プレーン12内)の誘電体の比誘電率は4.3としている。本構造に関して、mw−studioで電磁界シミュレーションを行い、Portを両端に設けSパラメータの計算と電源プレーン開口部からの放射に関して計算を行った。
In the
図8は、ビアを電磁波の進行方向にずらさない回路を簡略化した模式的な平面図と断面図である。具体的には、図8(a)には回路53の平面図を示すが、説明の便宜から、グランドプレーン110を省略して、電源プレーン111を透視して示している。また、図8(b)は、図8(a)のE−E’での断面図を示している。
FIG. 8 is a schematic plan view and a cross-sectional view in which a circuit in which the via is not shifted in the traveling direction of the electromagnetic wave is simplified. Specifically, FIG. 8A shows a plan view of the
回路53においては、複数のビア103,106を電磁波131の進行方向に対して、電磁波131の波長の実効値の1/4の距離だけずらすということをしていない。すなわち、ビア103,106は1列に並んでいる。回路53は、具体的には、ビア103,106は1列に並べ、その間隔を2.5mmとしたこと以外は、回路52と同様の構成とした。そして、回路53についても回路52と同様に、mw−studioで電磁界シミュレーションを行い、Portを両端に設けSパラメータの計算と電源プレーン開口部からの放射に関して計算を行った。
In the
図3は、図2に示す回路のSパラメータ(S21)の計算結果を示すグラフである。図9は、図8に示す回路のSパラメータ(S21)の計算結果を示すグラフである。図2に示す回路52の寸法の場合、特定の周波数は14.5GHz(特定波長(電磁波131の波長)=4×√εr×距離g=4×√4.3×2.5mm=20.7mmとなるので)である。実際に図3及び図9に示されるとおり、図2の回路52は、図8の回路53に比して、14GHzでの減衰が認められる。なお、特定波長の算出には垂直入射時の多層膜干渉の式を利用している。図2の回路52においては、多層のビアを多層膜として特定波長を算出しているために多少のずれが認められるが、設計の目安として十分使用可能と考えられる。
FIG. 3 is a graph showing the calculation result of the S parameter (S21) of the circuit shown in FIG. FIG. 9 is a graph showing the calculation result of the S parameter (S21) of the circuit shown in FIG. In the case of the dimensions of the
図4は、図2に示す回路における電源プレーン開口からの放射を示すグラフである。図10は、図8に示す回路における電源プレーン開口からの放射を示すグラフである。図4,10を比較してわかるように、放射に関しては両者の差は小さい。一般に無線回路とデジタル回路の電磁結合は、電源―グランドを介した伝達性のノイズと、電源プレーン開口からの放射による空間性のノイズとの2種類が考えられているが、本発明を適用して、ビアをジグザグに配置しても、電源プレーン開口からの放射による空間性のノイズには悪影響がないと考えられる。なお、伝達性のノイズが低減されることは上記のとおりである。 FIG. 4 is a graph showing radiation from the power plane opening in the circuit shown in FIG. FIG. 10 is a graph showing radiation from the power plane opening in the circuit shown in FIG. As can be seen by comparing FIGS. 4 and 10, the difference between the two is small regarding radiation. In general, there are two types of electromagnetic coupling between a radio circuit and a digital circuit: transmission noise via power supply-ground and spatial noise due to radiation from the power plane opening. Thus, even if the vias are arranged in a zigzag pattern, it is considered that there is no adverse effect on the spatial noise due to the radiation from the power plane opening. In addition, as described above, the transmission noise is reduced.
以上より、本発明の回路構成を採用することにより、特定の周波数の電源ノイズの電源プレーン−グランドプレーンを介した伝達が低減できる一方で、電源プレーン開口からの放射は差が無く、悪影響が発生しないことが示された。 As described above, by adopting the circuit configuration of the present invention, transmission of power noise of a specific frequency through the power plane-ground plane can be reduced, while radiation from the power plane opening is not different and adverse effects occur. It was shown not to.
図5は、図2の回路の複数のビアの電磁波方向のずらし量をさらに1/5(g=0.5mm)にした場合におけるSパラメータ(S21)の計算結果を示すグラフである。図11は、図8の回路の複数のビアの間隔をさらに1/5(0.5mm)にした場合におけるSパラメータ(S21)の計算結果を示すグラフである。図6は、図2の回路の複数のビアの電磁波方向のずらし量をさらに1/5(g=0.5mm)にした場合における電源プレーン開口からの放射を示すグラフである。図12は、図8の回路の複数のビアの間隔をさらに1/5(0.5mm)にした場合における電源プレーン開口からの放射を示すグラフである。 FIG. 5 is a graph showing the calculation result of the S parameter (S21) when the shift amount of the electromagnetic wave direction of the plurality of vias in the circuit of FIG. 2 is further reduced to 1/5 (g = 0.5 mm). FIG. 11 is a graph showing the calculation result of the S parameter (S21) when the interval between the plurality of vias in the circuit of FIG. 8 is further reduced to 1/5 (0.5 mm). FIG. 6 is a graph showing radiation from the power plane opening when the shift amount of the electromagnetic wave direction of the plurality of vias in the circuit of FIG. 2 is further reduced to 1/5 (g = 0.5 mm). FIG. 12 is a graph showing radiation from the power plane opening when the interval between the plurality of vias in the circuit of FIG. 8 is further reduced to 1/5 (0.5 mm).
図6,12を比較してわかるように、複数のビアを電磁波の進行方向にずらした場合とずらさない場合とで放射はほとんど変わらないことがわかる。一方で、図5,11を比較してわかるように、減衰の周波数が、先に示した図2の回路52の寸法(g=2.5mm)における14.5GHzの5倍の72.5GHz近辺に移動していることがわかる。
As can be seen by comparing FIGS. 6 and 12, it can be seen that the radiation hardly changes between when the plurality of vias are shifted in the traveling direction of the electromagnetic wave and when the vias are not shifted. On the other hand, as can be seen by comparing FIGS. 5 and 11, the attenuation frequency is around 72.5 GHz, which is five times 14.5 GHz in the dimension (g = 2.5 mm) of the
図7は、本発明の回路の第2の実施例を示す模式的な平面図と断面図である。具体的には、図7(a)には回路54の平面図を示すが、説明の便宜から、信号配線層10を省略して、電源プレーン12を透視して示している。また、図7(b)は、図7(a)のC−C’での断面図を示している。
FIG. 7 is a schematic plan view and a sectional view showing a second embodiment of the circuit of the present invention. Specifically, FIG. 7A shows a plan view of the
回路54は、電源プレーン12と、グランドプレーン11と、電源プレーン12及びグランドプレーン11の間に接続される線路素子1と、を備え、少なくとも、線路素子1の両端とグランドプレーン11とが複数のビア5,6で接続され、複数のビア5,6を、電源プレーン12及びグランドプレーン11間を伝搬する電磁波131の進行方向に対して略垂直に配置するとともに、隣接するビア5,6同士を電磁波131の波長の実効値の1/4の奇数倍の距離だけ電磁波131の進行方向にずらすことにより複数のビア5,6をジグザグ状に配置している。なお、回路54では、線路素子1の両端が、グランドプレーン11とそれぞれ複数のビア5,6で接続されているが、複数のビアは線路素子の少なくとも一端に設けられていれば本発明の効果を奏することができる。
The
回路54は、電源プレーン12とグランドプレーン11との上下が入れ替わったこと、電源プレーン12とグランドプレーン11との間に存在するビア5,6が線路素子1の金属板9bとグランドプレーン11とを接続するビアとなっていること、以外は、図1に示す回路51と同様である。したがって、設計のバリエーションも回路51で説明したものと同様のものを採用することができる。回路54においても、図1に示す回路51と同様の効果が得られる。
In the
なお、本発明の回路は、線路素子の接続ビアのうち、電源、グランドに関わらず、基板の電源プレーンとグランドプレーン間に存在するビアを用いて構成することができる。 Note that the circuit of the present invention can be configured using vias existing between the power plane and the ground plane of the substrate, regardless of the power supply and the ground, among the connection vias of the line element.
50,51,52,53,54 回路
1,100 線路素子
2,101 第1電源プレーン領域
3,102 第2電源プレーン領域
4(4a,4b,4c,4d),5,6,7(7a,7b,7c,7d),103,104,105,106 ビア
8,107 誘電体膜
9(9a,9b),108(108a,108b) 金属板
10,13,109,112 信号配線層
11,110 グランドプレーン
12,111 電源プレーン
113 デジタル回路
114 RF回路
115 無線回路
130,131 電磁波
50, 51, 52, 53, 54 Circuit 1,100 Line element 2,101 First power plane area 3,102 Second power plane area 4 (4a, 4b, 4c, 4d), 5, 6, 7 (7a, 7b, 7c, 7d), 103, 104, 105, 106
Claims (5)
少なくとも、前記線路素子の一端と前記電源プレーン又は前記グランドプレーンとが複数のビアで接続され、
該複数のビアを、前記電源プレーン及び前記グランドプレーン間を伝搬する電磁波の進行方向に対して略垂直に配置するとともに、
隣接するビア同士を前記電磁波の波長の実効値の1/4の奇数倍の距離だけ前記進行方向にずらすことにより前記複数のビアをジグザグ状に配置する、
ことを特徴とする回路。 A power plane, a ground plane, and a line element connected between the power plane and the ground plane,
At least one end of the line element and the power plane or the ground plane are connected by a plurality of vias,
The plurality of vias are disposed substantially perpendicular to the traveling direction of electromagnetic waves propagating between the power plane and the ground plane,
Arranging the plurality of vias in a zigzag manner by shifting adjacent vias in the traveling direction by a distance that is an odd multiple of 1/4 of the effective value of the wavelength of the electromagnetic wave,
A circuit characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067558A JP2009224566A (en) | 2008-03-17 | 2008-03-17 | Circuit and semiconductor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008067558A JP2009224566A (en) | 2008-03-17 | 2008-03-17 | Circuit and semiconductor circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224566A true JP2009224566A (en) | 2009-10-01 |
Family
ID=41241039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008067558A Withdrawn JP2009224566A (en) | 2008-03-17 | 2008-03-17 | Circuit and semiconductor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009224566A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147803A1 (en) * | 2011-04-28 | 2012-11-01 | 日本電気株式会社 | Circuit substrate having noise suppression structure |
JP2013059220A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Power-supply control circuit module |
WO2017006552A1 (en) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | Printed board |
-
2008
- 2008-03-17 JP JP2008067558A patent/JP2009224566A/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012147803A1 (en) * | 2011-04-28 | 2012-11-01 | 日本電気株式会社 | Circuit substrate having noise suppression structure |
US8994470B2 (en) | 2011-04-28 | 2015-03-31 | Lenovo Innovations Limited (Hong Kong) | Circuit substrate having noise suppression structure |
JP5931851B2 (en) * | 2011-04-28 | 2016-06-08 | レノボ・イノベーションズ・リミテッド(香港) | Circuit board having noise suppression structure |
JP2016171329A (en) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド(香港) | Circuit board with noise suppression structure |
JP2013059220A (en) * | 2011-09-09 | 2013-03-28 | Murata Mfg Co Ltd | Power-supply control circuit module |
WO2017006552A1 (en) * | 2015-07-08 | 2017-01-12 | 日本電気株式会社 | Printed board |
JPWO2017006552A1 (en) * | 2015-07-08 | 2018-04-05 | 日本電気株式会社 | Printed board |
US10375818B2 (en) | 2015-07-08 | 2019-08-06 | Nec Corporation | Printed board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725013B2 (en) | Structure, wiring board, and method of manufacturing wiring board | |
US8508311B2 (en) | Transmission line and electrical apparatus using the same | |
US20120325537A1 (en) | Circuit board, electronic apparatus, and noise blocking method | |
US7193324B2 (en) | Circuit structure of package substrate | |
US9386689B2 (en) | Circuit board | |
US8288660B2 (en) | Preserving stopband characteristics of electromagnetic bandgap structures in circuit boards | |
JP2013232613A (en) | Wiring board and electronic apparatus | |
JP2008028218A (en) | Multilayer printed board | |
KR101021548B1 (en) | Printed circuit board having electromagnetic bandgap structure | |
JP4081284B2 (en) | High frequency integrated circuit module | |
US11509345B2 (en) | Wireless communication module | |
US8242377B2 (en) | Printed circuit board having electromagnetic bandgap structure | |
JP2009224566A (en) | Circuit and semiconductor circuit | |
JP2006042098A (en) | High frequency wiring board | |
JP2011124503A (en) | Electronic device, and noise suppression method | |
JPWO2008010445A1 (en) | Multilayer printed circuit board | |
US10818993B2 (en) | Branch circuit | |
US7471174B2 (en) | Connection structure for coaxial connector and multilayer substrate | |
JP2009303076A (en) | Waveguide connection structure | |
JP4377725B2 (en) | High frequency wiring board | |
JP5660124B2 (en) | Structure and wiring board | |
US20210410269A1 (en) | High-frequency circuit and communication module | |
TWI386115B (en) | Circuit board | |
JP2009032907A (en) | Wiring board and electronic circuit module | |
JP4329702B2 (en) | High frequency device equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |