JP2009224528A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009224528A JP2009224528A JP2008066984A JP2008066984A JP2009224528A JP 2009224528 A JP2009224528 A JP 2009224528A JP 2008066984 A JP2008066984 A JP 2008066984A JP 2008066984 A JP2008066984 A JP 2008066984A JP 2009224528 A JP2009224528 A JP 2009224528A
- Authority
- JP
- Japan
- Prior art keywords
- film
- alignment mark
- trimmed
- insulating film
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】被トリミング部材の位置決めに用いるアライメントマークにおいて、アライメントマーク上を被覆するパッシベーション膜に開口部を設けることで、レーザー光の反射光強度が大きくなり、アライメントマークの位置を高精度で検出できて、高精度なトリミングができるようになる。
【選択図】 図1
Description
通常、レーザートリミングでは、微細なヒューズ素子を精度良く溶断することや、薄膜抵抗の所定量の抵抗幅調整を行うことにより精度良い抵抗値の調整を行うことが必要であることから、各チップには、位置決めを行なうためのアライメントマークが配置されている。
図11は、第1の従来例である半導体装置に配置されたヒューズ素子およびアライメントマークの構成図であり、同図(a)は要部平面図、同図(b)は、同図(a)のX−X線で切断した要部断面図である。このアライメントマーク58はヒューズ素子53の位置を決めるために用いる。
ヒューズ素子53およびアライメントマーク58を被覆する絶縁膜は、一般に、シリコン窒化膜59が用いられ、このシリコン窒化膜59は半導体装置の信頼性を確保するためのパッシベーション膜として機能する。
レーザー加工(レーザートリミング)時に行われるアライメントの手順(位置合わせ操作)は、先ず、レーザー加工に用いるレーザー光のエネルギーを弱め、パッシベーション膜であるシリコン窒化膜59で覆われたアライメントマーク58の周辺領域をスキャンすることにより、図12に示す反射光パターン81を取得し、アライメントマーク58の位置を検出する。図12において、横軸はスキャン距離(任意スケール)であり、縦軸はレーザーの反射光強度(任意スケール)である。
続いて、検出されたアライメントマーク58の位置と予め設定されたアライメントマーク58の位置のずれ量を基に、同一チップ内に配置されたヒューズ素子53の位置補正を行い、レーザー加工を実施している。このアライメントマーク58の材質としては、ほとんどのレーザー光を反射することが可能なメタル材料が用いられることが多い。
アライメントマーク58上のパッシベーション膜であるシリコン窒化膜59は、エッチング除去されておらず、アライメントマーク58はシリコン窒化膜59により完全に覆われていることから、水分や腐食性ガス等の素子領域への侵入といった信頼性上の問題が発生することはない。
一方で、レーザー光のスキャンによって得られる反射光パターンは、メタル材料であるアライメントマーク58だけでなく、その上層のシリコン窒化膜59の影響も受けることになる。具体的には、反射光はシリコン窒化膜59で減衰したアライメントマーク58からの反射光とシリコン窒化膜59からの反射光をあわせたものになる。
例えば、シリコン窒化膜59において、ウエハ面内、あるいはウエハ間での膜厚、及び光学定数のばらつきにより、得られる反射光パターンが影響を受けて、アライメントマーク58の位置認識に誤差が生じアライメント不良が発生する場合がある。
この現象は、用いられるレーザー光の波長に対し、ほとんど透過しないメタル材料のみであれば、アライメントマーク58の位置認識で生じる誤差が小さいので、特に問題は発生しない。
しかし、レーザー光を透過、吸収する膜特性を有するシリコン窒化膜59では、アライメントマークからの反射光はシリコン窒化膜59で減衰し、シリコン窒化膜59からの反射光は小さくまた膜厚の影響を受けるために、アライメントマーク58の位置認識で生じる誤差が大きくなる。シリコン窒化膜59の膜厚が厚く、膜厚ばらつきが大きい場合の反射光パターン82の例を図13に示す。
反射光パターン82は、シリコン窒化膜59の膜厚が厚くその膜厚のばらつきが大きいと、アライメントマーク58からの反射光強度が小さくなり、アライメントマーク58上の反射光パターン82aとその周辺領域(素子領域)上の反射光パターン82bがほぼ同様形状となってしまう。
そのため、アライメントマーク58の位置自体が認識できないというだけでなく、アライメントマーク58位置の誤認識によりヒューズ素子53が精度よく溶断できない。この誤認識が大きくなるとヒューズ素子53以外の箇所にレーザー光が照射され半導体チップを損傷させてしまう。そのため、アライメントマーク58からの反射光強度がシリコン窒化膜59の影響を受けないようにする必要がある。その方法が特許文献1に開示されている。それを第2の従来例として説明する。
図14は、第2の従来例である半導体装置に配置されたヒューズ素子およびアライメントマークの構成図であり、同図(a)は要部平面図、同図(b)は、同図(a)のX−X線で切断したの要部断面図である。この半導体装置は特許文献1に開示されている。
一方、この構造では、アライメントマーク58周辺領域のパッシベーション膜であるシリコン窒化膜59をエッチング除去しているため、シリコン窒化膜59が除去された箇所からの水分や腐食性ガスなどの素子領域への侵入による信頼性の低下といった問題が懸念される。この問題に対する解決手段もまた特許文献1に開示されている。それを第3の従来例として説明する。
図15は、第3の従来例である半導体装置に配置されたヒューズ素子およびアライメントマークの構成図であり、同図(a)は要部平面図、同図(b)は同図(a)のX−X線で切断した要部断面図である。
この構成では、シリコン窒化膜59をエッチング除去した開口部61を囲むようにガードリング70が配置されている。このガードリング70のメタル層71は開口部61を取り囲んでいる。またガードリング70はメタル層71とメタル壁72で構成され、開口部61を取り囲んでいる。その結果、ガードリング70は開口部61下のシリコン酸化膜で形成された第2絶縁膜52と第2絶縁膜54を取り囲むことになる。このガードリング70により、アライメントマーク58近傍の図示しない素子領域への水分や腐食性ガスなどの侵入が抑えられて、半導体装置の信頼性を高めることが可能となる。
また、ガードリング70を含むアライメントマーク58周辺領域下に素子が配置できないことになると、ガードリング70を含めたアライメントマーク58の下層に素子が存在しない無効領域を余計に確保することが必要となる。この無効領域は、80μm角に及び、およそ電極パッド1個分に相当する。
このため、特にチップサイズが小さい場合にはガードリング70の配置が困難となる。また、ガードリング70を含むアライメントマーク58を配置する場合には、前記の無効領域を確保するために、チップサイズが増加する等、製造コストの上昇を招くこととなり、問題である。
つまり、特許文献1に示したガードリング70を有するアライメントマーク58では回路設計上の自由度が妨げられることやチップサイズの増加といった問題が生じる。
この発明の目的は、前記の課題を解決して、ヒューズ素子や薄膜抵抗などの被トリミング部材を精度良く溶断、あるいは所定量の抵抗幅調整を行うレーザートリミング技術において、トリミング部材を取り囲むガードリングを有し、信頼性の低下を発生させることが無く、アライメントマークの位置認識を正確に行い、加えて、アライメントマークの配置に際し、チップサイズの増加を伴わず、設計上の制約も受けない半導体装置およびその製造方法を提供することにある。
また、レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続する端部が向き合って配置されるメタル配線と、該メタル配線の対向する端部と離して内側に配置されるリング状の下層のメタル層と、該下層のメタル層上と前記メタル配線上と前記第2絶縁膜上に配置される第3絶縁膜と、前記下層のメタル層上の前記第3絶縁膜に配置されるリング状のコンタクトホールと、該コンタクトホールに配置されるリング状のメタル壁と、前記第3絶縁膜上に配置され前記メタル壁を介して前記下層のメタル層と接続するリング状の上層のメタル層と、前記第3絶縁膜上に前記上層のメタル層と離して配置されるメタル層からなるアライメントマークと、前記下層のメタル層と前記メタル壁と前記上層のメタル層でリング状のガードリングを構成し、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜が前記アライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口される構成とする。
また、レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続する端部が向き合って配置されるメタル配線と、該メタル配線上と前記第2絶縁膜上に配置される第3絶縁膜と、前記被トリミング部材上の前記第3絶縁膜上にリング状のメタル層からなるリング状のガードリングと、前記第3絶縁膜上に前記ガードリングと離して配置されるメタル層からなるアライメントマークと、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜がアライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口されることを特徴とする半導体装置。
また、前記パッシベーション膜が、シリコン酸化膜上に前記シリコン窒化膜を積層した積層膜もしくはシリコン酸化膜上に前記ポリイミド膜を積層した積層膜であり、少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が開口されるとよい。
また、前記パッシベーション膜のうち少なくともシリコン窒化膜もしくはポリイミド膜に形成された開口部の端部が、アライメントマーク上面の外周端から、1μm以上、10μm以下内側で形成されるとよい。
また、前記の半導体装置の製造方法において、半導体基板上に形成された第1絶縁膜上に被トリミング部材を形成する工程と、前記被トリミング部材を含む前記第1絶縁膜上を第2絶縁膜で被覆する工程と、前記被トリミング部材の両端上の前記第2絶縁膜に第1コンタクトホールをそれぞれ形成し該第1コンタクトホールを充填してメタル接続導体を形成し前記被トリミング部材の両端とそれぞれ前記メタル接続導体で接続するメタル配線を前記第2絶縁膜上に形成し、前記第2絶縁膜上に前記第1コンタクトホールに挟まれたガードリングを構成するリング状の下層のメタル層を形成する工程と、前記メタル配線上と前記下層のメタル層上および前記第2絶縁膜上に第3絶縁層を形成する工程と、前記下層のメタル層上の前記第3絶縁層にリング状の第2コンタクトホールを形成し、該第2コンタクトホールを充填し前記ガードリングを構成するメタル壁を形成し該メタル壁で前記下層のメタル層と接続する前記ガードリングを構成するリング状の上層のメタル層を前記第3絶縁膜上に形成し、該第3絶縁膜上に前記リング状のガードリングと離してアライメントマークをメタル層で形成する工程と、前記アライメントマーク上および前記ガードリング上に少なくともシリコン窒化膜もしくはポリイミド膜で構成されるパッシベーション膜を形成し、前記アライメントマーク上面の外周端より内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成し、前記リング状のガードリングより内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成する工程と、前記アライメントマークのレーザー光による反射光パターンから前記アライメントマークの位置を検出し、予め設定したアライメントマークの位置とのずれ量を基に前記被トリミング部材の位置決めを行い、該被トリミング部材をレーザートリミングする工程と、を含む製造方法とする。
第1に、アライメントマーク上の一部領域において、主に、シリコン窒化膜から構成されるパッシベーション膜がエッチング除去されているため、アライメントマークの反射光は、メタル層で形成されたアライメントマークからの反射光となる。この結果、アライメントマークからの反射光強度が強くなり、アライメントマークの認識精度を高めることができる。
第2に、本発明では、メタル層で形成されるアライメントマーク上面の内側で、パッシベーション膜を開口するため、アライメントマークの周辺領域が露出することは無い。
その結果、水分や腐食性ガスなどが素子領域へ侵入することがないため、信頼性上の問題は回避される。したがって、信頼性を確保するため、従来構造のようにパッシベーション膜の開口部を取り囲むようにガードリングを配置する必要は無く、アライメントマークに起因したチップサイズの増加を回避することが可能となる。
第3に、本発明のアライメントマークは、ガードリングが不要なため、アライメントマーク下にも素子領域を設けることができて回路設計上の自由度を向上させることができる。
第4に、本発明では、ヒューズ素子上のパッシベーション膜の開口部の周囲にガードリングを設け、さらにヒューズ素子と接続するメタル配線の内側もしくはメタル配線を避けるようにこのガードリングを構成するメタル壁を設けることで、水分や腐食性ガスなどの素子領域への侵入が防止されるので信頼性の低下を回避できる。
半導体基板1上に第1絶縁膜2が配置され、第1絶縁膜2上にヒューズ素子3が配置され、その上に第2絶縁膜4が配置され、第2絶縁膜4内のコンタクトホール5にメタル接続導体6を配置し、第2絶縁膜4上にメタル配線7とこのメタル配線7に挟まれてリング状(平面形状が四角形)の下層のメタル層8を配置し、メタル配線7とヒューズ素子3をメタル接続導体6で接続する。
第2絶縁膜4上とメタル配線7上およびリング状の下層のメタル層8上に第3絶縁膜9を配置し、第3絶縁膜9内のリング状のコンタクトホール10にリング状のメタル壁11を配置する。第3絶縁膜9上にリング状のメタル壁11を介してリング状の下層のメタル層8と接続するリング状の上層のメタル層12を配置する。下層のメタル層8とメタル壁11と上層のメタル層12でリング状のガードリング30を構成する。第3絶縁膜9上にリング状のガードリング30と離してアライメントマーク13をメタル層で配置する。
前記したヒューズ素子3は、例えば、ポリシリコン層から構成されており、その上層の主に、シリコン窒化膜で構成されるパッシベーション膜14は、エッチング除去されて開口部15が形成されている。
パッシベーション膜14を構成するシリコン窒化膜は、レーザー光を吸収する膜特性を有している。そのため、ヒューズ素子3上のパッシベーション膜14を構成するシリコン窒化膜に開口部15が形成されている。この開口部15を通してレーザー光のエネルギーを下層のヒューズ素子3へ効果的に到達させ、精度よく確実にヒューズ素子3を溶断する。
一方、アライメントマーク13は、メタル層で形成されており、その上層の主にシリコン窒化膜で構成されるパッシベーション膜14は、アライメントマーク13上面の内側でエッチング除去され、アライメントマーク13上面の中央部は露出されている。
これは、シリコン酸化膜がレーザー光をほとんど吸収しない膜特性を有し、メタル層で形成されたアライメントマーク13からの反射光強度にはほとんど影響を及ぼさないためである。
図2は、本発明のアライメントマークからの反射光パターンを示す図である。図2の横軸はスキャン距離(任意スケール)、縦軸は反射光強度(任意スケール)である。図2にはアライメントマーク13の位置とパッシベーション膜14の開口部16の位置も示した。
この反射光パターン41では、アライメントマーク13上面の外周端近傍を除いて中央部にはシリコン窒化膜が存在しないため、アライメントマーク13からの反射光強度は減衰しない。また、アライメントマーク13以外のアライメントマーク13近傍領域の素子領域からの反射光による外乱要因は相対的に軽減される。
そのため、主にシリコン窒化膜から構成されるパッシベーション膜14の製造ばらつきによる影響が低減され、アライメントマーク14の位置認識の精度を向上させることが可能となり、精度良く確実にヒューズ素子3を溶断することが可能となる。
また、アライメントマーク13上のパッシベーション膜14は、アライメントマーク13上面の外周端よりも内側で開口され、アライメントマーク13の中央部のみが露出している構造となっている。
この結果、水分や腐食性ガスなどの素子領域への侵入は、パッシベーション膜14とアライメントマーク13で遮断されることから、信頼性の低下といった問題を回避することが可能となる。
また、前記したように、アライメントマーク13上のパッシベーション膜14は、メタル層で形成されたアライメントマーク13上面の外周端よりも内側に入った箇所で開口する。具体的には、アライメントマーク13上面の外周端から内側に入る距離Lは1μm以上で10μm以下とすると好適である。
これは、パッシベーション膜14の開口部16を、アライメントマーク13上面の外周端から1μm未満で内側にすると、パッシベーション膜13を開口する際の加工ばらつきが原因で、アライメントマーク13よりも外側で開口される可能性があり、この場合、信頼性の低下といった問題が生じるためである。
さらに、本発明のアライメントマーク13では、従来構造のような図15で示すようなガードリング70が不要なため、アライメントマーク13下にも素子領域を配置することが可能となり、設計の自由度が向上する。
また、アライメントマーク13を配置のための無効領域を確保する必要が無くなり、チップサイズの増加を回避することができる。
また、ヒューズ素子3にガードリング30を設け、そのガードリング30をメタル配線7より内側に設けることで、開口部15からの水分や腐食性ガスなどの素子領域への侵入が防止され、信頼性を向上させることができる。
ヒューズ素子3を半導体基板1上の第1絶縁膜2上に形成する(図4)。
つぎに、その上に第2絶縁膜4を形成し、ヒューズ素3の両端上の第2絶縁膜4にコンタクトホール5を開口し、このコンタクトホール5を充填してメタル接続導体6を形成する。第2絶縁膜4上にこのメタル接続導体6と接続し端部を対向させたメタル配線7を形成する。第2絶縁膜4上にこのメタル配線7に挟まれたリング状のガードリング30を構成するリング状の下層のメタル層8を形成する(図5)。
つぎに、その上に第3絶縁膜9を形成し、リング状の下層のメタル層8上の第3絶縁膜9にリング状のコンタクトホール10を形成し、第3絶縁膜9上にリング状の上層のメタル層12を形成し、この上層のメタル層12の形成と同時にリング状のコンタクトホール10を充填してリング状のメタル壁11を形成し、上層のメタル層12と下層のメタル層8とメタル壁10で接続してガードリング30を形成する。このガードリング30から離して第3絶縁膜9上にアライメントマーク13を、例えばL字型のメタル層で形成する。メタル層の平面形状はL字型に限るものではなくX方向、Y方向で幅が特定できればよく、十字型や、L字型の横と縦の接続部が離れていても構わない(図6)。
つぎに、アライメントマーク13でトリミング箇所の位置を正確に決めて、複数本ある内の一部のヒューズ素子3をレーザートリミングして溶断(切断)する(図8)。
ここで、アライメントマーク13の位置を検出する手順について説明する。先ず、レーザー加工に用いるレーザー光のエネルギーを弱め、アライメントマーク13を含めその周辺領域をレーザー光によりスキャン(走査)する。このスキャンにより、図2のような、反射光パターンを取得し、予め設定された情報を基に、設定値を満たす反射光パターンをスキャン範囲から検出する。
続いて、検出されたアライメントマーク13の位置と予め設定されているアライメントマーク13の位置とのずれ量を基に、同一チップ内に配置されたヒューズ素子3の位置補正を行い、ヒューズ素子3のトリミング箇所に正確にレーザー光が照射されるように、ヒューズ素子3の位置決めを行い、レーザートリミングしてヒューズ素子3を高精度に溶断する。このときヒューズ素子3の溶断で発生した熱によって上層の第2絶縁膜4および第3絶縁膜9が昇華(蒸発)してに穴が開く。
前記のように、アライメントマーク13の外周部を除く中央部のメタル層がパッシベーション膜14で被覆されていないので、反射光強度が大きくなり、高精度でアライメントマーク13の位置検出ができる。また、アライメントマーク13の外周部がパッシベーション膜14で覆われ、ヒューズ素子3上のパッシベーション膜14の開口部15の周囲にガードリング30が形成されているため、開口部15からの水分や腐食性ガスなどの素子領域への侵入は防止されて信頼性の低下が回避できる。
尚、前記では被トリミング部材がヒューズ素子3の場合について説明したが、被トリミング部材が薄膜抵抗の場合もヒューズ素子3の場合と同様の工程でレーザートリミングが行なわれる。但し、薄膜抵抗の場合は抵抗値調整のために薄膜抵抗の幅の調整をレーザートリミングで行なう。薄膜抵抗の幅の調整は両側を溶断して幅を狭めることで行なう場合とスリットを形成することで行なう場合がある。
図1との違いは、ガードリング30aを構成するメタル壁11aがメタル配線7上で、このメタル配線7に接しないように形成されている点である。この場合も図1とほぼ同様の効果が期待される。
図4〜図8に示される製造方法との違いは、図5の工程で下層のメタル層8を形成しないことと、図6の工程でコンタクトホール10aを下層のメタル配線7の上方に形成し、メタル配線の表面に達しないように形成する点である。
また、同図(c)において、(イ)の断面は、メタル壁11aの上下の幅Wが一定の場合であり、(ロ)の断面は、メタル壁11aがメタル配線7の近傍以外の箇所で第2絶縁層2に接している場合である。(イ)に比べ(ロ)の方が、素子領域への水分や腐食性ガスなどの侵入を防止する効果が大きくなる。
図1との違いは、ガードリング30bをリング状の上層のメタル層12でのみ構成し、図1で示すリング状のメタル壁11が形成されていない点である。この場合もガードリング30b領域近傍下の素子領域への水分や腐食性ガスなどの侵入を防止する効果はあるが、図1や図9に比べるとその効果は小さい。また、この場合もガードリング30bがメタル配線7と接触交差しないので設計の自由度を大きくできる。また、図10では、ヒューズ素子3上にガードリング30bを形成したが、メタル配線7上に形成してもよい。
尚、図10において、アライメントマーク13下の領域やガードリング下の領域にメタル配線7や素子配線などが配置されない場合には第3絶縁膜9を形成しないで、第2絶縁膜4上にガードリング30bとアライメントマーク13を形成し、パッシベーション膜14を被覆した構成としても構わない。
2 第1絶縁膜
3 ヒューズ素子
4 第2絶縁膜
5 コンタクトホール
6 メタル接続導体
7 メタル配線
8 下層のメタル層
9 第3絶縁膜
10、10a コンタクトホール
11、11a メタル壁
12 上層のメタル層
13 アライメントマーク
14 パッシベーション膜
15、16 開口部
30、30a、30b ガードリング
41、42 反射光パターン
Claims (11)
- レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、
前記アライメントマークがメタル層で形成され、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜が、アライメントマーク上面の外周端より内側に開口されることを特徴とする半導体装置。 - レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、
第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続する端部が向き合って配置されるメタル配線と、該メタル配線の対向する端部と離して内側に配置されるリング状の下層のメタル層と、該下層のメタル層上と前記メタル配線上と前記第2絶縁膜上に配置される第3絶縁膜と、前記下層のメタル層上の前記第3絶縁膜に配置されるリング状のコンタクトホールと、該コンタクトホールに配置されるリング状のメタル壁と、前記第3絶縁膜上に配置され前記メタル壁を介して前記下層のメタル層と接続するリング状の上層のメタル層と、前記第3絶縁膜上に前記上層のメタル層と離して配置されるメタル層からなるアライメントマークと、前記下層のメタル層と前記メタル壁と前記上層のメタル層でリング状のガードリングを構成し、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜が前記アライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口されることを特徴とする半導体装置。 - レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、
第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続するメタル配線と、該メタル配線上と前記第2絶縁膜上に配置される第3絶縁膜と、前記メタル配線上の前記第3絶縁膜に前記メタル配線に達しないように配置されるリング状のコンタクトホールと、該コンタクトホールに配置されるリング状のメタル壁と、前記第3絶縁膜上に配置され前記メタル壁と接続するリング状の上層のメタル層と、前記第3絶縁膜上に前記上層のメタル層と離して配置されメタル層からなるアライメントマークと、前記メタル壁と前記上層のメタル層でリング状のガードリングを構成し、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜がアライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口されることを特徴とする半導体装置。 - レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、
第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続する端部が向き合って配置されるメタル配線と、該メタル配線上と前記第2絶縁膜上に配置される第3絶縁膜と、前記被トリミング部材上の前記第3絶縁膜上にリング状のメタル層からなるリング状のガードリングと、前記第3絶縁膜上に前記ガードリングと離して配置されるメタル層からなるアライメントマークと、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜がアライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口されることを特徴とする半導体装置。 - レーザートリミングされる被トリミング部材と、該被トリミング部材の位置を検出するためのアライメントマークを備えた半導体装置において、
第1絶縁膜上に配置される前記被トリミング部材と、該被トリミング部材上および前記第1絶縁膜上に配置される第2絶縁膜と、該第2絶縁膜上に前記被トリミング部材の両端とそれぞれ接続する端部が向き合って配置されるメタル配線と、前記被トリミング部材上の前記第2絶縁膜上に前記メタル配線の対向する端部の内側にリング状のメタル層からなるリング状のガードリングと、前記第2絶縁膜上に前記ガードリングと離して配置されるメタル層からなるアライメントマークと、前記アライメントマーク上面を被覆するパッシベーション膜を構成する少なくともシリコン窒化膜もしくはポリイミド膜がアライメントマーク上面の外周端より内側に開口され、前記ガードリング上を被覆する前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が前記ガードリングの内側に開口されることを特徴とする半導体装置。 - 前記パッシベーション膜が、シリコン酸化膜上に前記シリコン窒化膜を積層した積層膜もしくはシリコン酸化膜上に前記ポリイミド膜を積層した積層膜であり、少なくとも前記シリコン窒化膜もしくは前記ポリイミド膜が開口されることを特徴とする請求項1〜5のいずれか一項に記載の半導体装置。
- 前記被トリミング部材が、ヒューズ素子もしくは薄膜抵抗であることを特徴とする請求項1〜6のいずれか一項に記載の半導体装置。
- 前記パッシベーション膜のうち少なくともシリコン窒化膜もしくはポリイミド膜に形成された開口部の端部が、アライメントマーク上面の外周端から、1μm以上、10μm以下内側で形成されることを特徴とする請求項1〜7のいずれか一項に記載の半導体装置。
- 前記請求項2に記載の半導体装置の製造方法において、
半導体基板上に形成された第1絶縁膜上に被トリミング部材を形成する工程と、
前記被トリミング部材を含む前記第1絶縁膜上を第2絶縁膜で被覆する工程と、
前記被トリミング部材の両端上の前記第2絶縁膜に第1コンタクトホールをそれぞれ形成し該第1コンタクトホールを充填してメタル接続導体を形成し前記被トリミング部材の両端とそれぞれ前記メタル接続導体で接続するメタル配線を前記第2絶縁膜上に形成し、前記第2絶縁膜上に前記第1コンタクトホールに挟まれたガードリングを構成するリング状の下層のメタル層を形成する工程と、
前記メタル配線上と前記下層のメタル層上および前記第2絶縁膜上に第3絶縁層を形成する工程と、
前記下層のメタル層上の前記第3絶縁層にリング状の第2コンタクトホールを形成し、該第2コンタクトホールを充填し前記ガードリングを構成するメタル壁を形成し該メタル壁で前記下層のメタル層と接続する前記ガードリングを構成するリング状の上層のメタル層を前記第3絶縁膜上に形成し、該第3絶縁膜上に前記リング状のガードリングと離してアライメントマークをメタル層で形成する工程と、
前記アライメントマーク上および前記ガードリング上に少なくともシリコン窒化膜もしくはポリイミド膜で構成されるパッシベーション膜を形成し、前記アライメントマーク上面の外周端より内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成し、前記リング状のガードリングより内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成する工程と、
前記アライメントマークのレーザー光による反射光パターンから前記アライメントマークの位置を検出し、予め設定したアライメントマークの位置とのずれ量を基に前記被トリミング部材の位置決めを行い、該被トリミング部材をレーザートリミングする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記請求項3に記載の半導体装置の製造方法において、
半導体基板上に形成された第1絶縁膜上に被トリミング部材を形成する工程と、
前記被トリミング部材を含む前記第1絶縁膜上を第2絶縁膜で被覆する工程と、
前記被トリミング部材の両端上の前記第2絶縁膜に第1コンタクトホールをそれぞれ形成し該第1コンタクトホールを充填してメタル接続導体を形成し前記被トリミング部材の両端とそれぞれ前記メタル接続導体で接続する端部が対向するメタル配線を前記第2絶縁膜上に形成する工程と、
前記メタル配線上および前記第2絶縁膜上に第3絶縁層を形成する工程と、
前記メタル配線上の前記第3絶縁層に前記メタル配線に達しないようにリング状の第2コンタクトホールを形成し、該第2コンタクトホールを充填しガードリングを構成するメタル壁を形成し該メタル壁と接続する前記ガードリングを構成するリング状の上層のメタル層を前記第3絶縁膜上に形成し、該第3絶縁膜上に前記リング状のガードリングと離してアライメントマークをメタル層で形成する工程と、
前記アライメントマーク上および前記ガードリング上に少なくともシリコン窒化膜もしくはポリイミド膜で構成されるパッシベーション膜を形成し、前記アライメントマーク上面の外周端より内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成し、前記リング状のガードリングより内側の前記パッシベーション膜を構成する少なくともシリコン窒化膜またはポリイミド膜に開口部を形成する工程と、
前記アライメントマークのレーザー光による反射光パターンから前記アライメントマークの位置を検出し、予め設定したアライメントマークの位置とのずれ量を基に前記被トリミング部材の位置決めを行い、該被トリミング部材をレーザートリミングする工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記請求項4に記載の半導体装置の製造方法において、
半導体基板上に形成された第1絶縁膜上に被トリミング部材を形成する工程と、
前記被トリミング部材を含む前記第1絶縁膜上を第2絶縁膜で被覆する工程と、
前記被トリミング部材の両端上の前記第2絶縁膜に第1コンタクトホールをそれぞれ形成し該第1コンタクトホールを充填してメタル接続導体を形成し前記被トリミング部材の両端とそれぞれ前記メタル接続導体で接続するメタル配線を前記第2絶縁膜上に形成する工程と、
前記メタル配線上および前記第2絶縁膜上に第3絶縁層を形成する工程と、
前記被トリミング部材上の前記第3絶縁層にリング状のガードリングを構成するリング状のメタル層を形成し、該第3絶縁膜上に前記ガードリングと離してアライメントマークをメタル層で形成する工程と、
前記アライメントマーク上および前記ガードリング上に少なくともシリコン窒化膜もしくはポリイミド膜で構成されるパッシベーション膜を形成し、前記アライメントマーク上面の外周端より内側の前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜または前記ポリイミド膜に開口部を形成し、前記リング状のガードリングより内側の前記パッシベーション膜を構成する少なくとも前記シリコン窒化膜または前記ポリイミド膜に開口部を形成する工程と、
前記アライメントマークのレーザー光による反射光パターンから前記アライメントマークの位置を検出し、予め設定した前記アライメントマークの位置とのずれ量を基に前記被トリミング部材の位置決めを行い、該被トリミング部材をレーザートリミングする工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066984A JP5353035B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066984A JP5353035B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009224528A true JP2009224528A (ja) | 2009-10-01 |
JP5353035B2 JP5353035B2 (ja) | 2013-11-27 |
Family
ID=41241006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066984A Expired - Fee Related JP5353035B2 (ja) | 2008-03-17 | 2008-03-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5353035B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH11145291A (ja) * | 1997-11-07 | 1999-05-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001156173A (ja) * | 1999-11-24 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置およびその製造方法 |
JP2002009153A (ja) * | 2000-06-19 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体ウエーハ |
JP2007134731A (ja) * | 2006-12-04 | 2007-05-31 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体基板 |
JP2008066381A (ja) * | 2006-09-05 | 2008-03-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-03-17 JP JP2008066984A patent/JP5353035B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0521605A (ja) * | 1991-07-12 | 1993-01-29 | Sony Corp | 半導体装置 |
JPH0737988A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH11145291A (ja) * | 1997-11-07 | 1999-05-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001156173A (ja) * | 1999-11-24 | 2001-06-08 | Nec Ic Microcomput Syst Ltd | 半導体装置およびその製造方法 |
JP2002009153A (ja) * | 2000-06-19 | 2002-01-11 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体ウエーハ |
JP2008066381A (ja) * | 2006-09-05 | 2008-03-21 | Mitsumi Electric Co Ltd | 半導体装置及びその製造方法 |
JP2007134731A (ja) * | 2006-12-04 | 2007-05-31 | Fujitsu Ltd | 半導体装置及びその製造方法及び半導体基板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113394193A (zh) * | 2020-03-13 | 2021-09-14 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
US20210358846A1 (en) * | 2020-03-13 | 2021-11-18 | Changxin Memory Technologies, Inc. | Semiconductor structure and forming method thereof, and method for fusing laser fuse |
EP4089727A4 (en) * | 2020-03-13 | 2023-07-19 | Changxin Memory Technologies, Inc. | SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING IT, AND METHOD OF FUSING FOR LASER FUSE |
Also Published As
Publication number | Publication date |
---|---|
JP5353035B2 (ja) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7045908B2 (en) | Semiconductor device and method for manufacturing the same | |
JP5076407B2 (ja) | 半導体装置及びその製造方法 | |
US8217491B2 (en) | Semiconductor device | |
CN103972211A (zh) | 半导体装置 | |
US6344697B2 (en) | Semiconductor device comprising layered positional detection marks and manufacturing method thereof | |
CN100499130C (zh) | 电子结构及其形成方法 | |
CN106098639A (zh) | 晶片封装体及其制造方法 | |
US8164164B2 (en) | Semiconductor wafer, and semiconductor device formed therefrom | |
US6081040A (en) | Semiconductor device having alignment mark | |
US6452284B1 (en) | Semiconductor device substrate and a process for altering a semiconductor device | |
US6242792B1 (en) | Semiconductor device having oblique portion as reflection | |
JP5353035B2 (ja) | 半導体装置およびその製造方法 | |
US8796630B2 (en) | Thermal-type infrared solid-state image sensing device and method of manufacturing the same | |
US11942563B1 (en) | Manufacturing method of chip package and chip package | |
KR100384834B1 (ko) | 다중 기판 상에 형성되는 반도체 장치 및 그 제조 방법 | |
JP2003163268A (ja) | 半導体集積回路装置及びその製造方法 | |
JP3506369B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JP2005166900A (ja) | 半導体装置及びその製造方法 | |
JP3840802B2 (ja) | 半導体装置及びその製造方法 | |
US20080211058A1 (en) | Semiconductor device and method of manufacturing same | |
US7605444B2 (en) | Fuse box reducing damage caused by laser blowing and cross talk | |
US20120061828A1 (en) | Semiconductor device and layout method of semiconductor device | |
JP2006173218A (ja) | 半導体ウェハ並びに半導体ウェハの位置決め方法及びレーザートリミング方法 | |
JP2004111990A (ja) | 半導体集積回路装置及びその製造方法 | |
KR20230103160A (ko) | 리세스 영역을 갖는 반도체 칩 및 이를 포함하는 반도체 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110214 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5353035 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |