JP2009219176A - Backup power circuit for electronic circuit - Google Patents

Backup power circuit for electronic circuit Download PDF

Info

Publication number
JP2009219176A
JP2009219176A JP2008057213A JP2008057213A JP2009219176A JP 2009219176 A JP2009219176 A JP 2009219176A JP 2008057213 A JP2008057213 A JP 2008057213A JP 2008057213 A JP2008057213 A JP 2008057213A JP 2009219176 A JP2009219176 A JP 2009219176A
Authority
JP
Japan
Prior art keywords
power supply
backup power
voltage
circuit
electronic circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008057213A
Other languages
Japanese (ja)
Other versions
JP2009219176A5 (en
Inventor
Rie Hirayama
里絵 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2008057213A priority Critical patent/JP2009219176A/en
Publication of JP2009219176A publication Critical patent/JP2009219176A/en
Publication of JP2009219176A5 publication Critical patent/JP2009219176A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Stand-By Power Supply Arrangements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To achieve an electronic circuit where a current is not supplied from the side of a backup power supply to a load and besides there is no voltage drop due to a reflux preventing diode. <P>SOLUTION: The circuit includes the backup power supply E1, which is charged by a main power supply Em with its output voltage variable, a MOS transistor M1, which is connected between the main power supply Em and the power terminal Vdd of the electronic circuit and where the anode of a parasitic diode D1 is connected to the main power supply Em and the cathode is connected to the power terminal of the electronic circuit, and a current direction detecting means 12, which detects the direction of the current flowing to the backup power supply E1. When the direction of the current is in the direction of charging the backup power supply E1 by the current direction detecting means 12, it switches on the MOS transistor M1, and when the direction of the current is in the discharge direction of the backup power supply E1, it switches off the MOS transistor M1. Hereby, even if the voltage of the main power supply Em fluctuates, it can prevent the reflux from the backup power supply E1 to the side of the main power supply Em. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電子回路のバックアップ電源回路に関し、特に電圧可変の主電源により充電を行うバックアップ電源を備えたバックアップ電源回路に関するものである。   The present invention relates to a backup power supply circuit for an electronic circuit, and more particularly to a backup power supply circuit including a backup power supply that is charged by a voltage-variable main power supply.

電子機器に電力供給が行われていない場合でも、電子機器に内蔵されているリアルタイムクロック（以下、ＲＴＣと記す）や、機器の情報を記憶しているＲＡＭなどの電子回路には、電力を供給し続ける必要がある。そのため、電子機器では、主電源とは別にバックアップ用の電源を備え、主電源の電圧が低下した場合や、オフした場合でもバックアップ電源からＲＴＣやＲＡＭに対して電力供給を継続して行うようにしている。   Even when power is not supplied to an electronic device, power is supplied to an electronic circuit such as a real-time clock (hereinafter referred to as RTC) built in the electronic device or a RAM that stores device information. It is necessary to continue. For this reason, the electronic device is provided with a backup power supply in addition to the main power supply, and power is continuously supplied from the backup power supply to the RTC and RAM even when the voltage of the main power supply is lowered or turned off. ing.

図５は、従来におけるＲＴＣへの電力供給を行う電源回路の構成図である。
この回路では、スイッチＳＷがオンすると、主電源Ｅｍから負荷２０に電力供給が行われると共に、ダイオードＤ１を介してＲＴＣへも電力供給が行われ、さらに充電可能なバックアップ電源Ｅ１を充電する。スイッチＳＷがオフすると、主電源Ｅｍから負荷２０への給電が停止するが、ＲＴＣにはバックアップ電源Ｅ１から電力供給が行われ、これにより、ＲＴＣは動作を継続することができる。また、ダイオードＤ１の働きで、バックアップ電源Ｅ１から負荷２０へ給電は行われない。 FIG. 5 is a configuration diagram of a power supply circuit for supplying power to a conventional RTC.
In this circuit, when the switch SW is turned on, power is supplied from the main power supply Em to the load 20, and power is also supplied to the RTC via the diode D1, and the rechargeable backup power supply E1 is charged. When the switch SW is turned off, power supply from the main power supply Em to the load 20 is stopped, but power is supplied to the RTC from the backup power supply E1, thereby allowing the RTC to continue its operation. Further, the power supply from the backup power source E1 to the load 20 is not performed by the function of the diode D1.

しかし、図５の回路はバックアップ電源Ｅ１から負荷２０への給電を防止するために、ダイオードＤ１を用いているので、バックアップ電源Ｅ１の電圧は、主電源Ｅｍの電圧よりダイオードＤ１の順方向電圧分だけ低下してしまう。そのため、バックアップ電源Ｅ１からバックアップできる時間が短くなってしまう。特に、近年では、省電力化に伴って主電源Ｅｍの電圧が低下しているため、順方向分の電圧低下は無視できなくなってきている。   However, since the circuit of FIG. 5 uses the diode D1 to prevent the power supply from the backup power supply E1 to the load 20, the voltage of the backup power supply E1 is equal to the forward voltage of the diode D1 than the voltage of the main power supply Em. Will only drop. Therefore, the time that can be backed up from the backup power supply E1 is shortened. In particular, in recent years, the voltage of the main power supply Em has decreased with the power saving, and thus the voltage decrease for the forward direction cannot be ignored.

そのため、例えば特開２００３−７０１８２号公報（特許文献１参照）においては、ダイオードＤ１の代わりにＭＯＳトランジスタを用い、機器内に備わっているＣＰＵによりＭＯＳトランジスタのオン／オフを制御している。すなわち、図５の負荷２０に電力を供給し、バックアップ電源Ｅ１を充電する場合には、ＭＯＳトランジスタをオンすることで、バックアップ電源Ｅ１の充電電圧を主電源Ｅｍの電圧とほぼ等しい電圧まで充電し、スイッチＳＷがオフの場合には、ＭＯＳトランジスタをオフにして、バックアップ電源Ｅ１から負荷２０への給電を防止するようにしている。   Therefore, for example, in Japanese Patent Application Laid-Open No. 2003-70182 (see Patent Document 1), a MOS transistor is used instead of the diode D1, and the on / off of the MOS transistor is controlled by a CPU provided in the device. That is, when power is supplied to the load 20 of FIG. 5 and the backup power supply E1 is charged, the MOS transistor is turned on to charge the backup power supply E1 to a voltage substantially equal to the voltage of the main power supply Em. When the switch SW is off, the MOS transistor is turned off to prevent power supply from the backup power source E1 to the load 20.

図６は、従来の別のバックアップ電源回路の構成図である。
ここでは、特開２００３−３３９１２５号公報（特許文献２参照）に開示されているもので、バックアップ電源に１次電池を使用した場合の回路である。主電源Ｅｍが低下したことを検出する低電圧検出回路１３を備え、主電源Ｅｍの電圧が所定値以下まで低下した場合には、バックアップ電源部の電源回路を動作させて、ダイオードＤ１を介してシステム回路１１に電力供給する。ダイオードＤ１は主電源Ｅｍからシステム回路１１に電力を供給している場合に、バックアップ電源部に電流が流れるのを防止している。 FIG. 6 is a configuration diagram of another conventional backup power supply circuit.
Here, it is disclosed in Japanese Patent Application Laid-Open No. 2003-339125 (see Patent Document 2), and is a circuit when a primary battery is used as a backup power source. A low voltage detection circuit 13 for detecting that the main power supply Em has dropped is provided, and when the voltage of the main power supply Em drops to a predetermined value or less, the power supply circuit of the backup power supply unit is operated, via the diode D1. Power is supplied to the system circuit 11. The diode D1 prevents current from flowing to the backup power supply unit when power is supplied from the main power supply Em to the system circuit 11.

図７は、従来のさらに別のバックアップ電源回路の構成図である。
これは、バックアップ電源として、充電可能な第１バックアップ電源Ｅ１と、１次電池を用いた第２バックアップ電源Ｅ２のどちらも使用可能にしたバックアップ電源回路である。１０は、バックアップが必要なＲＴＣ１１を含むバックアップ電源切替回路であり、ＩＣに集積されている。
主電源ＥｍはスイッチＳＷを介して負荷２０およびバックアップ電源切替回路１０の主電源入力端子Ｖｄｄに接続されている。第１バックアップ電源Ｅ１は、充放電電流制限抵抗Ｒ１を介して第１電源端子Ｖ１に接続されている。また、第２バックアップ電源Ｅ２は、放電電流制限抵抗Ｒ２を介して第２電源端子Ｖ２に接続されている。 FIG. 7 is a configuration diagram of still another conventional backup power supply circuit.
This is a backup power supply circuit in which both a chargeable first backup power supply E1 and a second backup power supply E2 using a primary battery can be used as a backup power supply. Reference numeral 10 denotes a backup power supply switching circuit including the RTC 11 that needs to be backed up, and is integrated in the IC.
The main power Em is connected to the load 20 and the main power input terminal Vdd of the backup power switching circuit 10 via the switch SW. The first backup power supply E1 is connected to the first power supply terminal V1 via the charge / discharge current limiting resistor R1. The second backup power source E2 is connected to the second power source terminal V2 via the discharge current limiting resistor R2.

主電源入力端子Ｖｄｄと第１電源端子Ｖ１間には、ＰＭＯＳトランジスタＭ１が接続されている。また、ＰＭＯＳトランジスタＭ１の寄生ダイオードＤ１は、アノードが電源入力端子Ｖｄｄに、カソードが第１電源端子Ｖ１に、それぞれ接続されている。ＲＴＣ１１の電源端子は、第１電源端子Ｖ１に接続されている。第１電源端子Ｖ１と第２電源端子Ｖ２の間には、直列接続されたＰＭＯＳトランジスタＭ２とＭ３が接続されている。ＰＭＯＳトランジスタＭ２とＭ３の寄生ダイオードＤ２とＤ３は、互いに逆向きになるようにバックゲート接続がされている。   A PMOS transistor M1 is connected between the main power supply input terminal Vdd and the first power supply terminal V1. The parasitic diode D1 of the PMOS transistor M1 has an anode connected to the power supply input terminal Vdd and a cathode connected to the first power supply terminal V1. The power terminal of the RTC 11 is connected to the first power terminal V1. The PMOS transistors M2 and M3 connected in series are connected between the first power supply terminal V1 and the second power supply terminal V2. The parasitic diodes D2 and D3 of the PMOS transistors M2 and M3 are back-gate connected so as to be opposite to each other.

電圧検出回路１３の電源端子で、かつ電圧検出端子である端子Ｖｉｎは、主電源入力端子Ｖｄｄに接続されている。電圧検出回路１３の出力Ｖｏは、ＰＭＯＳトランジスタＭ１のゲートに接続され、さらにインバータ１５を介してＰＭＯＳトランジスタＭ２のゲートとインバータ１６を介してＰＭＯＳトランジスタＭ３のゲートにも接続されている。なお、電圧検出回路１３の基準電圧Ｖｒｅｆは、ＲＴＣ１１内で生成された基準電圧を共通使用している。
この回路の動作を説明する。電圧検出回路１３の電圧検出端子Ｖｉｎの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力端子Ｖｏはローレベルとなり、ＰＭＯＳトランジスタＭ１がオン、Ｍ２とＭ３はオフとなる。ＰＭＯＳトランジスタＭ１がオンになると、ＲＴＣ１１には主電源Ｅｍから電力供給される。 A terminal Vin which is a power supply terminal of the voltage detection circuit 13 and is a voltage detection terminal is connected to the main power supply input terminal Vdd. The output Vo of the voltage detection circuit 13 is connected to the gate of the PMOS transistor M1, and further connected to the gate of the PMOS transistor M2 via the inverter 15 and to the gate of the PMOS transistor M3 via the inverter 16. The reference voltage Vref of the voltage detection circuit 13 uses the reference voltage generated in the RTC 11 in common.
The operation of this circuit will be described. When the voltage at the voltage detection terminal Vin of the voltage detection circuit 13 is equal to or higher than a predetermined voltage, the output terminal Vo of the voltage detection circuit 13 is at a low level, the PMOS transistor M1 is turned on, and M2 and M3 are turned off. When the PMOS transistor M1 is turned on, power is supplied to the RTC 11 from the main power supply Em.

バックアップ電源として、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍにより、ほぼ主電源Ｅｍと等しい電圧まで充電される。
バックアップ電源として、第２バックアップ電源Ｅ２が接続されている場合には、ＰＭＯＳトランジスタＭ２とＭ３がオフしているので、主電源Ｅｍにより第２バックアップ電源Ｅ２が充電されることは無い。
電圧検出回路１３の電圧検出端子Ｖｉｎの電圧が所定の電圧未満になると、電圧検出回路１３の出力端子Ｖｏはハイレベルとなるので、ＰＭＯＳトランジスタＭ１がオフ、Ｍ２とＭ３はオンとなる。ＰＭＯＳトランジスタＭ１がオフになるので、主電源ＥｍからのＲＴＣ１１への電力供給は遮断される。 When the first backup power source E1 is connected as the backup power source, the main power source Em is charged to a voltage substantially equal to the main power source Em.
When the second backup power source E2 is connected as the backup power source, the PMOS transistors M2 and M3 are turned off, so that the second backup power source E2 is not charged by the main power source Em.
When the voltage at the voltage detection terminal Vin of the voltage detection circuit 13 becomes less than a predetermined voltage, the output terminal Vo of the voltage detection circuit 13 becomes high level, so that the PMOS transistor M1 is turned off and M2 and M3 are turned on. Since the PMOS transistor M1 is turned off, the power supply from the main power supply Em to the RTC 11 is cut off.

バックアップ電源として第１バックアップ電源Ｅ１が接続されている場合には、ＲＴＣ１１への電力供給は第１バックアップ電源Ｅ１により行われる。
バックアップ電源として第２バックアップ電源Ｅ２が接続されている場合には、ＰＭＯＳトランジスタＭ２とＭ３がオンとなっているので、第２バックアップ電源Ｅ２からＲＴＣ１１への電力供給が可能になる。
上述したように、図７の回路を用いれば、バックアップ電源として、充電可能な第１バックアップ電源Ｅ１と、１次電池を用いた第２バックアップ電源Ｅ２のどちらも使用可能にすることができる。 When the first backup power supply E1 is connected as the backup power supply, power is supplied to the RTC 11 by the first backup power supply E1.
When the second backup power source E2 is connected as the backup power source, the PMOS transistors M2 and M3 are on, so that power can be supplied from the second backup power source E2 to the RTC 11.
As described above, if the circuit of FIG. 7 is used, both the chargeable first backup power supply E1 and the second backup power supply E2 using the primary battery can be used as the backup power supply.

特開２００３−７０１８２号公報JP 2003-70182 A 特開２００３−３３９１２５号公報JP 2003-339125 A

しかしながら、上記特許文献１では、ＭＯＳトランジスタを制御するためにＣＯＵなどの制御回路が必要であり、このような制御回路を持たない機器には使用できない。
また、ＣＰＵからＭＯＳトランジスタを制御するため、バックアップ電源部をＩＣに集積した場合には、ＩＣの端子が増える、という問題がある。
さらに、ＭＯＳトランジスタを制御するためのプログラム開発なども必要となり、コストアップや開発期間短縮の妨げとなっていた。 However, in Patent Document 1, a control circuit such as a COU is required to control the MOS transistor, and cannot be used for a device that does not have such a control circuit.
Further, in order to control the MOS transistor from the CPU, when the backup power supply unit is integrated in the IC, there is a problem that the terminals of the IC increase.
Further, it is necessary to develop a program for controlling the MOS transistor, which hinders cost increase and shortening of the development period.

また、図７の回路では、主電源Ｅｍの電圧が電圧検出回路１３の検出電圧以上の電圧で変化した場合に問題が発生する。すなわち、第１バックアップ電源Ｅ１の電圧は、主電源Ｅｍの電圧とほぼ等しい電圧に充電されるので、主電源Ｅｍの電圧が高い電圧から急に低い電圧に変化すると、第１バックアップ電源Ｅ１の電圧の方が主電源Ｅｍの電圧より高くなってしまうので、第１バックアップ電源Ｅ１から負荷２０に電力供給が行われてしまう。
このため、せっかく図６で問題になったダイオードＤ１の電圧降下を相殺して主電源Ｅｍの電圧と等しい電圧まで充電したにもかかわらず、負荷２０に電力を供給してしまうと、肝心のバックアップに使用する電力が少なくなってしまう。 Further, in the circuit of FIG. 7, a problem occurs when the voltage of the main power supply Em changes at a voltage higher than the detection voltage of the voltage detection circuit 13. That is, since the voltage of the first backup power supply E1 is charged to a voltage substantially equal to the voltage of the main power supply Em, when the voltage of the main power supply Em suddenly changes from a high voltage to a low voltage, the voltage of the first backup power supply E1. Since the voltage becomes higher than the voltage of the main power Em, power is supplied from the first backup power E1 to the load 20.
For this reason, if power is supplied to the load 20 even though the voltage drop of the diode D1 which is a problem in FIG. Will use less power.

また、負荷２０の消費電流をテストする場合において、主電源Ｅｍが低い場合の負荷電流の測定を行うために、主電源Ｅｍの電圧を下げると、負荷２０への電力供給が第１バックアップ電源Ｅ１から行われてしまうため、負荷２０の消費電流を正しく測定することができなくなってしまう、という問題も発生する。   Further, when testing the current consumption of the load 20, in order to measure the load current when the main power source Em is low, when the voltage of the main power source Em is lowered, the power supply to the load 20 is changed to the first backup power source E1. This causes a problem that the current consumption of the load 20 cannot be measured correctly.

（目的）
本発明の目的は、上述した課題を解決するため、主電源Ｅｍの電圧が大きく変動した場合でも、バックアップ電源側から負荷２０へ電流が供給されることが無く、しかも逆流防止ダイオードＤ１による電圧降下の無い電子回路のバックアップ電源回路を提供することにある。 (the purpose)
An object of the present invention is to solve the above-described problem, even when the voltage of the main power supply Em fluctuates greatly, no current is supplied from the backup power supply side to the load 20, and the voltage drop due to the backflow prevention diode D1. It is an object of the present invention to provide a back-up power supply circuit for an electronic circuit without any problems.

本発明による電子回路のバックアップ電源回路は、１）出力電圧可変の主電源により充電されるバックアップ電源と、前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記バックアップ電源に流れる電流の向きを検出する電流方向検出手段を備え、前記電流方向検出手段によって、電流の方向が、前記バックアップ電源を充電する方向の場合には、前記ＭＯＳトランジスタをオンし、電流の方向が、前記バックアップ電源の放電方向の場合には、前記ＭＯＳトランジスタをオフするようにしたので、主電源の電圧が変動してもバックアップ電源から主電源側への逆流を防止できるようになった。   A backup power supply circuit for an electronic circuit according to the present invention includes: 1) a backup power supply charged by a main power supply with variable output voltage; and the anode of a parasitic diode connected between the main power supply and a power supply terminal of the electronic circuit. A MOS transistor connected to a main power supply and having a cathode connected to a power supply terminal of the electronic circuit; and a current direction detecting means for detecting a direction of a current flowing through the backup power supply. However, when the backup power supply is in the charging direction, the MOS transistor is turned on, and when the current direction is the discharge direction of the backup power supply, the MOS transistor is turned off. The backflow from the backup power supply to the main power supply can be prevented even if the voltage of the battery fluctuates.

また、２）前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に接続された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータを備え、該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン／オフ制御を行い、前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より高い場合には、前記ＭＯＳトランジスタをオンし、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、抵抗素子として従来から用いていた充放電電流制限抵抗が利用できるので、新たに追加する必要が無い。   2) The current direction detecting means includes the backup power supply, a resistance element connected between power supply terminals of the electronic circuit, and a comparator having both ends of the resistance element as inputs, and according to the output of the comparator The on / off control of the MOS transistor, and when the potential on the power supply terminal side of the electronic circuit is higher than the potential of the backup power source among both terminals of the resistance element, the MOS transistor is turned on, Since the MOS transistor is turned off when the potential on the power supply terminal side of the electronic circuit is lower than the potential of the backup power supply, the charge / discharge current limiting resistor conventionally used as a resistance element can be used. There is no need to add to.

また、３）電子回路のバックアップ電源回路において、出力電圧可変の主電源により充電されるバックアップ電源と、前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタの両端を入力とするコンパレータを備え、該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン／オフ制御を行い、前記ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高い場合には、前記ＭＯＳトランジスタをオンし、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、確実に逆流防止が可能になった。   3) In a backup power supply circuit of an electronic circuit, a backup power supply charged by a main power supply having a variable output voltage, and an anode of a parasitic diode connected between the main power supply and a power supply terminal of the electronic circuit. A MOS transistor connected to a power source and having a cathode connected to the power supply terminal of the electronic circuit and a comparator having both ends of the MOS transistor as inputs are provided, and on / off control of the MOS transistor is performed according to the output of the comparator If the potential on the terminal side of the main power supply is higher than the potential on the power supply terminal side of the electronic circuit, the MOS transistor is turned on and the potential on the terminal side of the main power supply is When the potential is lower than the power supply terminal side of the electronic circuit, the MOS transistor is turned off. Surely backflow prevention has become possible.

また、４）出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、どちらか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、前記主電源の電圧が所定の電圧以上か未満かを検出する電圧検出回路と、前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記第１バックアップ電源に流れる電流の向きを検出する電流方向検出手段を備え、前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上、かつ前記電流方向検出手段によって、電流の方向が、前記第１バックアップ電源の充電方向の場合はオンとなり、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満、または前記電流方向検出手段によって、電流の方向が、前記第１バックアップ電源の放電方向の場合はオフするようにしたので、バックアップ電源として、充電可能な電源と一次電池の両方が使用できるようになったので、選択範囲が広がり、設計の自由度が増した。   4) The first backup power source charged by the main power source with variable output voltage can be connected to the first power source terminal, and the second backup power source using the primary battery can be connected to the second power source terminal. In a backup power supply circuit of an electronic circuit used by connecting a backup power supply, a voltage detection circuit for detecting whether the voltage of the main power supply is equal to or higher than a predetermined voltage, and between the second backup power supply and a power supply terminal of the electronic circuit A connected switch means; a main transistor; a MOS transistor connected between the power supply terminals of the electronic circuit; an anode of a parasitic diode connected to the main power supply; and a cathode connected to the power supply terminal of the electronic circuit; Current direction detecting means for detecting the direction of the current flowing through the first backup power source, and the switch means includes a voltage detecting circuit. When the voltage of the main power supply is less than the predetermined voltage, the MOS transistor is turned on by the output of the voltage detection circuit and the voltage of the main power supply is equal to or higher than the predetermined voltage and the current direction detection. By the means, when the direction of the current is the charging direction of the first backup power supply, it is turned on, and by the output of the voltage detection circuit, the voltage of the main power supply is less than the predetermined voltage, or by the current direction detection means, Since the direction of the current is turned off when the discharge direction of the first backup power supply, it is possible to use both a rechargeable power supply and a primary battery as the backup power supply, so the selection range is expanded, Increased design freedom.

また、５）前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に介挿された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータを備え、前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたので、抵抗素子として従来から用いていた充放電電流制限抵抗が利用できるので、新たに追加する必要が無い。
さらに、６）出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子に接続可能とし、どちらか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上か未満かを検出する電圧検出回路と、前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、前記ＭＯＳトランジスタの両端を入力とするコンパレータを備え、前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上で、かつ前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合はオンとなり、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満、または前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合は、前記ＭＯＳトランジスタをオフするようにしたので、確実に逆流防止が可能になった。 5) The current direction detecting means includes the backup power supply, a resistance element interposed between power supply terminals of the electronic circuit, and a comparator having both ends of the resistance element as inputs, and both ends of the resistance element. Since the MOS transistor is turned off when the potential on the power supply terminal side of the electronic circuit is lower than the potential of the backup power supply, the charge / discharge current limiting resistor conventionally used as a resistance element is Since it can be used, there is no need to add a new one.
6) The first backup power source charged by the main power source with variable output voltage can be connected to the first power source terminal, and the second backup power source using the primary battery can be connected to the second power source terminal. In a backup power supply circuit of an electronic circuit used by connecting a power supply,
A voltage detection circuit for detecting whether the voltage of the main power supply is equal to or higher than a predetermined voltage; switch means connected between the second backup power supply and a power supply terminal of the electronic circuit; the main power supply; and the electronic circuit A MOS transistor in which the anode of the parasitic diode is connected to the main power supply, the cathode is connected to the power supply terminal of the electronic circuit, and a comparator having both ends of the MOS transistor as inputs. The switch means is turned on when the voltage of the main power supply is lower than the predetermined voltage by the output of the voltage detection circuit, and the MOS transistor is turned on by the output of the voltage detection circuit. The voltage on the terminal side of the main power source among both ends of the MOS transistor is not less than the voltage of the electronic circuit by the comparator. If it is determined that the potential is higher than the potential on the power supply terminal side, it is turned on, and the output of the voltage detection circuit causes the main power supply voltage to be less than the predetermined voltage, or the comparator causes the main transistor to be out of both ends of the MOS transistor. When it is determined that the potential on the power supply terminal side is lower than the potential on the power supply terminal side of the electronic circuit, since the MOS transistor is turned off, it is possible to reliably prevent backflow.

本発明によれば、主電源への逆流防止手段としてＭＯＳトランジスタを用いたので、バックアップ電源の充電電圧が主電源とほぼ等しい電圧にすることが可能になった。
しかも、主電源の電圧が低くなっても、バックアップ電源から主電源側に電流が流れるいわゆる逆流を確実に防止できるようになった。
また、バックアップ電源として１次電池も使用可能としたので、バックアップ電源の選択自由度が増し、より設計の自由度が増えた。 According to the present invention, since the MOS transistor is used as the means for preventing the backflow to the main power supply, the charging voltage of the backup power supply can be made almost equal to that of the main power supply.
In addition, even if the voltage of the main power supply is lowered, the so-called reverse flow in which current flows from the backup power supply to the main power supply side can be reliably prevented.
In addition, since the primary battery can be used as the backup power source, the degree of freedom in selecting the backup power source is increased, and the degree of freedom in design is further increased.

以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の第１の実施例に係るバックアップ電源回路の構成図である。
この電源回路は、主電源Ｅｍ、電源スイッチＳＷ、バックアップ電源Ｅ１、ＲＴＣ（リアルタイムクロック回路）１１、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１、および負荷２０で構成される。
ＲＴＣ１１、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１は、リアルタイムクロックＩＣとして、破線１０内に示すように、１チップに集積されている。なお、ダイオードＤ１はＰＭＯＳトランジスタＭ１を半導体基板に形成する際に生成される寄生ダイオードである。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a configuration diagram of a backup power supply circuit according to a first embodiment of the present invention.
This power supply circuit includes a main power supply Em, a power switch SW, a backup power supply E1, an RTC (real time clock circuit) 11, a PMOS transistor M1, a comparator 12, a resistor R1, and a load 20.
The RTC 11, the PMOS transistor M1, the comparator 12, and the resistor R1 are integrated as a real-time clock IC on one chip as indicated by a broken line 10. The diode D1 is a parasitic diode generated when the PMOS transistor M1 is formed on the semiconductor substrate.

主電源Ｅｍは負荷２０に電力を供給すると共に、リアルタイムクロックＩＣ１０の電源端子Ｖｄｄと接地端子Ｖｓｓを介してリアルタイムクロックＩＣ１０にも電力を供給している。
主電源Ｅｍは可変電圧電源であり、負荷２０の各種テストを行う場合に、そのテスト条件にあった電圧に設定される。
バックアップ電源Ｅ１には大容量コンテンサ、もしくは２次電池を用いており、リアルタイムクロックＩＣ１０の電源端子Ｖ１と接続端子Ｖｓｓに接続されている。主電源Ｅ１がリアルタイムクロックＩＣ１０に接続されている場合は主電源Ｅｍにより充電され、主電源Ｅｍの接続がオフされた場合は、バックアップ電源Ｅ１からリアルタイムクロックＩＣに電力を供給する。 The main power supply Em supplies power to the load 20 and also supplies power to the real-time clock IC 10 via the power supply terminal Vdd and the ground terminal Vss of the real-time clock IC 10.
The main power supply Em is a variable voltage power supply, and is set to a voltage that meets the test conditions when various tests of the load 20 are performed.
The backup power supply E1 uses a large capacity contentor or a secondary battery, and is connected to the power supply terminal V1 and the connection terminal Vss of the real time clock IC10. When the main power supply E1 is connected to the real time clock IC10, the main power supply Em is charged. When the main power supply Em is turned off, power is supplied from the backup power supply E1 to the real time clock IC.

ＰＭＯＳトランジスタＭ１は、電源端子ＶｄｄとＲＴＣ１１の電源端子間に接続されている。この場合、ＰＭＯＳトランジスタＭ１のバックゲートの接続は、寄生ダイオードＤ１のアノードが電源端子Ｖｄｄ側に、カソードがＲＴＣ１１の電源端子側になるようにする。
抵抗Ｒ１はバックアップ電源Ｅ１の充放電電流制限用の抵抗であり、電源端子Ｖ１とＲＴＣ１１の電源端子間に接続されている。抵抗値としては、数ＫΩから数十ＫΩ程度の抵抗が使用される。
コンパレータ１２の非反転入力は電源端子Ｖ１と抵抗Ｒ１の接続ノードに接続され、反転入力は抵抗Ｒ１とＲＴＣ１１の電源端子の接続ノードに接続されている。コンパレータ１２の出力は、ＰＭＯＳトランジスタＭ１のゲートに接続されている。 The PMOS transistor M1 is connected between the power supply terminal Vdd and the power supply terminal of the RTC 11. In this case, the back gate of the PMOS transistor M1 is connected such that the anode of the parasitic diode D1 is on the power supply terminal Vdd side and the cathode is on the power supply terminal side of the RTC 11.
The resistor R1 is a resistor for limiting the charging / discharging current of the backup power source E1, and is connected between the power source terminal V1 and the power source terminal of the RTC 11. As the resistance value, a resistance of about several KΩ to several tens KΩ is used.
The non-inverting input of the comparator 12 is connected to a connection node between the power supply terminal V1 and the resistor R1, and the inverting input is connected to a connection node between the resistance R1 and the power supply terminal of the RTC 11. The output of the comparator 12 is connected to the gate of the PMOS transistor M1.

次に、図１の回路動作を説明する。
電源スイッチＳＷがオンの場合には、主電源Ｅｍから電源端子Ｖｄｄと寄生ダイオードＤ１を介してＲＴＣ１１に電源が供給されると共に、抵抗Ｒ１を介してバックアップ電源Ｅ１に充電電流を供給する。それにより、抵抗Ｒ１の両端に電圧降下が発生し、コンパレータ１２の反転入力の電位が非反転入力の電位より高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍとほぼ等しい電圧が印加されると共に、バックアップ電源Ｅ１も主電源Ｅｍとほぼ等しい電圧まで充電される。 Next, the circuit operation of FIG. 1 will be described.
When the power switch SW is on, power is supplied from the main power supply Em to the RTC 11 via the power supply terminal Vdd and the parasitic diode D1, and charging current is supplied to the backup power supply E1 via the resistor R1. As a result, a voltage drop occurs across the resistor R1 and the potential of the inverting input of the comparator 12 becomes higher than the potential of the non-inverting input, so that the output of the comparator 12 is at a low level. As a result, the PMOS transistor M1 is turned on, a voltage substantially equal to the main power supply Em is applied to the RTC 11, and the backup power supply E1 is also charged to a voltage substantially equal to the main power Em.

電源スイッチＳＷがオフすると、主電源ＥｍからＲＴＣ１１への電力供給が遮断される。代わってＲＴＣ１１にはバックアップ電源Ｅ１から電力が供給される。その結果、抵抗Ｒ１の電圧降下は電源スイッチＳＷがオンの場合とは逆となり、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、コンパレータ１２の出力はハイレベルとなる。この結果、ＰＭＯＳトランジスタＭ１はオフとなる。また、寄生ダイオードＤ１には逆バイアス電圧が印加されるので、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。   When the power switch SW is turned off, the power supply from the main power Em to the RTC 11 is cut off. Instead, power is supplied to the RTC 11 from the backup power source E1. As a result, the voltage drop of the resistor R1 is opposite to that when the power switch SW is on, and the non-inverting input potential of the comparator 12 becomes higher than the inverting input potential, so that the output of the comparator 12 becomes high level. As a result, the PMOS transistor M1 is turned off. Further, since a reverse bias voltage is applied to the parasitic diode D1, power supply from the backup power source E1 to the load 20 is blocked.

電源スイッチＳＷがオンの場合で、しかも主電源Ｅｍの電圧がバックアップ電源Ｅ１の電圧より低下した場合には、バックアップ電源Ｅ１の方が主電源Ｅｍより電圧が高くなるので、バックアップ電源Ｅ１の方から主電源Ｅｍに向かって電流が流れるため、前記の電源スイッチＳＷがオフした場合と同じように、ＰＭＯＳトランジスタＭ１はオフとなり、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。また、ＲＴＣ１１への電力供給は、バックアップ電源Ｅ１から行われる。   When the power switch SW is on and the voltage of the main power supply Em is lower than the voltage of the backup power supply E1, the backup power supply E1 is higher in voltage than the main power supply Em. Since the current flows toward the main power Em, the PMOS transistor M1 is turned off, as in the case where the power switch SW is turned off, and the power supply from the backup power supply E1 to the load 20 is blocked. Further, power is supplied to the RTC 11 from the backup power source E1.

上述のように、本発明によれば、バックアップ電源Ｅ１の充電電圧を主電源Ｅｍとほぼ等しい電圧まで充電できるため、より長い時間のバックアップが可能になる。
また、主電源Ｅｍの電圧をバックアップ電源Ｅ１より下げても、バックアップ電源Ｅ１から負荷２０への電力供給は行われないので、負荷２０のテスト時に主電源Ｅｍの電圧を自由に設定することができる。
さらに、ＰＭＯＳトランジスタＭ１を制御するための制御信号を、リアルタイムクロックＩＣ内で生成しているので、制御信号の追加や、ソフトウェアの開発などが不要となり、開発給間の短縮が可能である。 As described above, according to the present invention, since the charging voltage of the backup power source E1 can be charged to a voltage substantially equal to the main power source Em, backup for a longer time is possible.
Further, even if the voltage of the main power supply Em is lowered from the backup power supply E1, the power supply from the backup power supply E1 to the load 20 is not performed, so that the voltage of the main power supply Em can be freely set when testing the load 20. .
Furthermore, since the control signal for controlling the PMOS transistor M1 is generated in the real-time clock IC, it is not necessary to add a control signal or develop software, and the development time can be shortened.

図２は、本発明の第２の実施例に係るバックアップ電源回路の構成図である。
図１と異なる箇所は、コンパレータ１２の反転入力をＰＭＯＳトランジスタＭ１と電源端子Ｖｄｄの接続ノードに接続し、非反転入力をＰＭＯＳトランジスタＭ１とＲＴＣ１１の電源端子の接続ノードに接続した点である。なお、図２では、充放電制御抵抗Ｒ１をリアルタイムクロックＩＣ１０の外側に出しているが、図１と同じようにＩＣ１０の内蔵させても構わない。 FIG. 2 is a configuration diagram of a backup power supply circuit according to the second embodiment of the present invention.
The difference from FIG. 1 is that the inverting input of the comparator 12 is connected to the connection node between the PMOS transistor M1 and the power supply terminal Vdd, and the non-inverting input is connected to the connection node between the PMOS transistor M1 and the power supply terminal of the RTC11. In FIG. 2, the charge / discharge control resistor R1 is provided outside the real-time clock IC 10. However, the IC 10 may be incorporated in the same manner as in FIG.

電源スイッチＳＷがオンの場合には、主電源Ｅｍから端子Ｖｄｄと寄生ダイオードＤ１を介して、ＲＴＣ１１に電源が供給されると共に、抵抗Ｒ１を介してバックアップ電源Ｅ１に充電電流を供給する。
このとき、コンパレータ１２の反転入力の電位は非反転入力の電位より高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍとほぼ等しい電圧が印加されると共に、バックアップ電源Ｅ１も主電源Ｅｍとほぼ等しい電圧まで充電される。なお、ＰＭＯＳトランジスタＭ１がオンしても、僅かではあるが、ＰＭＯＳトランジスタＭ１による電圧降下が発生しているので、コンパレータ１２の出力はローレベルのままである。 When the power switch SW is on, power is supplied from the main power supply Em to the RTC 11 via the terminal Vdd and the parasitic diode D1, and charging current is supplied to the backup power supply E1 via the resistor R1.
At this time, since the potential of the inverting input of the comparator 12 is higher than the potential of the non-inverting input, the output of the comparator 12 is at a low level. As a result, the PMOS transistor M1 is turned on, a voltage substantially equal to the main power supply Em is applied to the RTC 11, and the backup power supply E1 is also charged to a voltage substantially equal to the main power Em. Even if the PMOS transistor M1 is turned on, the output of the comparator 12 remains at a low level because of a voltage drop caused by the PMOS transistor M1.

電源スイッチＳＷがオフすると、主電源ＥｍからＲＴＣ１１への電力供給が遮断される。
代わってＲＴＣ１１には、バックアップ電源Ｅ１から電力が供給される。その結果、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、コンパレータ１２の出力はハイレベルとなる。この結果、ＰＭＯＳトランジスタＭ１はオフとなる。また、寄生ダイオードＤ１には逆バイアス電圧が印加されるので、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。 When the power switch SW is turned off, the power supply from the main power Em to the RTC 11 is cut off.
Instead, power is supplied to the RTC 11 from the backup power supply E1. As a result, since the potential of the non-inverting input of the comparator 12 becomes higher than the potential of the inverting input, the output of the comparator 12 becomes high level. As a result, the PMOS transistor M1 is turned off. Further, since a reverse bias voltage is applied to the parasitic diode D1, power supply from the backup power source E1 to the load 20 is blocked.

電源スイッチＳＷがオンの場合で、しかも主電源Ｅｍがバックアップ電源Ｅ１の電圧より低下した場合には、前記の電源スイッチＳＷがオフの場合と同じように、コンパレータ１２の非反転入力の電位が反転入力の電位より高くなるので、ＰＭＯＳトランジスタＭ１はオフとなり、バックアップ電源Ｅ１から負荷２０への電力供給を阻止する。また、ＲＴＣ１１への電力供給は、バックアップ電源Ｅ１から行われる。
上述のように、第２の実施例によれば、第１の実施例と同じ効果を得ることができる。さらに、抵抗Ｒ１もＩＣ１０の外部に出すことによって、バックアップ電源Ｅ１に用いるコンデンサや２次電池に最適な抵抗を選択することができる。
さらに、ＰＭＯＳトランジスタＭ１の両端の電位差でＰＭＯＳトランジスタＭ１のオン／オフ制御を行うようにしているので、寄生ダイオードＤ１による電圧効果の影響も受けなくなる。 When the power switch SW is on and the main power source Em drops below the voltage of the backup power source E1, the potential of the non-inverting input of the comparator 12 is inverted as in the case where the power switch SW is off. Since it becomes higher than the input potential, the PMOS transistor M1 is turned off, and the power supply from the backup power supply E1 to the load 20 is blocked. Further, power is supplied to the RTC 11 from the backup power source E1.
As described above, according to the second embodiment, the same effect as that of the first embodiment can be obtained. Furthermore, by bringing the resistor R1 out of the IC 10, it is possible to select an optimum resistor for the capacitor or secondary battery used for the backup power source E1.
Furthermore, since the on / off control of the PMOS transistor M1 is performed by the potential difference between both ends of the PMOS transistor M1, it is not affected by the voltage effect due to the parasitic diode D1.

図３は、本発明の第３の実施例に係るバックアップ電源回路の構成図である。
電源回路は主電源Ｅｍ、電源スイッチＳＷ、第１バックアップ電源Ｅ１、第２バックアップ電源Ｅ２、ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１とＲ２、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、および負荷２０で構成されている。
ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、抵抗Ｒ１、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、はリアルタイムクロックＩＣ１０として１チップに集積されている。なお、図１および図２と同じ機能部品には、同一の符号を付してある。 FIG. 3 is a block diagram of a backup power supply circuit according to the third embodiment of the present invention.
The power supply circuit includes a main power Em, a power switch SW, a first backup power supply E1, a second backup power supply E2, an RTC 11, a voltage detection circuit 13, a PMOS transistor M1, a comparator 12, resistors R1 and R2, an OR circuit 14, and inverters 15 and 16. PMOS transistors M2 and M3 and a load 20.
The RTC 11, the voltage detection circuit 13, the PMOS transistor M1, the comparator 12, the resistor R1, the OR circuit 14, the inverters 15 and 16, and the PMOS transistors M2 and M3 are integrated as a real-time clock IC10 on one chip. In addition, the same code | symbol is attached | subjected to the functional component same as FIG. 1 and FIG.

第１バックアップ電源Ｅ１は、図１のバックアップ電源Ｅ１と同じものである。
第２バックアップ電源Ｅ２は、充電できない１次電池を用いている。放電電流制限抵抗Ｒ２を介して電源端子Ｖ２よりリアルタイムクロックＩＣ１０に電力を供給することができる。
電圧検出回路１３は、ＲＴＣ１１から出力される基準電圧Ｖｒｅｆと電源端子Ｖｄｄに入力されている主電源Ｅｍの電圧を比較し、主電源Ｅｍの電圧が所定の電圧以上の場合には出力端子Ｖｏよりローレベルを出力し、所定の電圧未満の場合にはハイレベルを出力する。出力端子Ｖｏはオア回路１４の第２入力に接続され、このオア回路１４を介してＰＭＯＳトランジスタＭ１のゲートを制御すると共に、インバータ１５を介して、ＰＭＯＳトランジスタＭ２のゲート、インバータ１６を介して、ＰＭＯＳトランジスタＭ３のゲートも制御する。 The first backup power supply E1 is the same as the backup power supply E1 of FIG.
The second backup power source E2 uses a primary battery that cannot be charged. Power can be supplied to the real-time clock IC 10 from the power supply terminal V2 via the discharge current limiting resistor R2.
The voltage detection circuit 13 compares the reference voltage Vref output from the RTC 11 with the voltage of the main power supply Em input to the power supply terminal Vdd. When the voltage of the main power supply Em is equal to or higher than a predetermined voltage, the voltage detection circuit 13 receives the voltage from the output terminal Vo. A low level is output, and a high level is output when it is less than a predetermined voltage. The output terminal Vo is connected to the second input of the OR circuit 14 and controls the gate of the PMOS transistor M1 through the OR circuit 14, and also through the inverter 15 through the gate of the PMOS transistor M2 and the inverter 16. It also controls the gate of the PMOS transistor M3.

ＰＭＯＳトランジスタＭ２とＭ３は直列接続され、電源端子Ｖ２とＲＴＣ１１の電源端子間に接続されている。ＰＭＯＳトランジスタＭ２とＭ３に並列に接続されているダイオードＤ２とＤ３も、寄生ダイオードである。ＰＭＯＳトランジスタＭ２とＭ３のバックゲートは、寄生ダイオードＤ２とＤ３が互いに逆向きになるように接続されているので、ＰＭＯＳトランジスタＭ２とＭ３がオフしている場合には、寄生ダイオードＤ２とＤ３を介して電流が流れることはない。
コンパレータ１２の非反転入力は電源端子Ｖ１と抵抗Ｒ１の接続ノードに接続され、反転入力は抵抗Ｒ１とＲＴＣ１１の電源端子の接続ノードに接続されている。コンパレータ１２の出力は、オア回路１４の第１入力に接続され、オア回路１４を介してＰＭＯＳトランジスタＭ１のゲートを制御している。 The PMOS transistors M2 and M3 are connected in series, and are connected between the power supply terminal V2 and the power supply terminal of the RTC 11. Diodes D2 and D3 connected in parallel to the PMOS transistors M2 and M3 are also parasitic diodes. Since the back gates of the PMOS transistors M2 and M3 are connected so that the parasitic diodes D2 and D3 are opposite to each other, when the PMOS transistors M2 and M3 are off, the parasitic diodes D2 and D3 are connected. Current does not flow.
The non-inverting input of the comparator 12 is connected to a connection node between the power supply terminal V1 and the resistor R1, and the inverting input is connected to a connection node between the resistance R1 and the power supply terminal of the RTC 11. The output of the comparator 12 is connected to the first input of the OR circuit 14, and controls the gate of the PMOS transistor M1 via the OR circuit 14.

次に、図３の回路動作を説明する。
電源スイッチＳＷがオンしており、主電源Ｅｍの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力Ｖｏはローレベルとなるので、インバータ１５と１６の出力はハイレベルとなり、ＰＭＯＳトランジスタＭ２とＭ３は共にオフとなる。その結果、第２バックアップ電源Ｅ２が接続されていても、ＲＴＣ１１への給電は行われない。
また、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍにより第１バックアップ電源Ｅ１が充電されるため、抵抗Ｒ１の両端の電位は、コンパレータ１２の反転入力側の方が高くなるので、コンパレータ１２の出力はローレベルとなる。その結果、オア回路１４の両入力ともローレベルとなるので、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなる。すなわち、ＲＴＣ１１への給電は主電源Ｅｍから行われる。また、第１バックアップ電源Ｅ１は、主電源Ｅｍとほぼ等しい電圧まで充電される。 Next, the circuit operation of FIG. 3 will be described.
When the power switch SW is turned on and the voltage of the main power Em is equal to or higher than a predetermined voltage, the output Vo of the voltage detection circuit 13 becomes low level, so that the outputs of the inverters 15 and 16 become high level, and the PMOS Transistors M2 and M3 are both turned off. As a result, even if the second backup power source E2 is connected, power is not supplied to the RTC 11.
Further, when the first backup power supply E1 is connected, the first backup power supply E1 is charged by the main power supply Em, so that the potential at both ends of the resistor R1 is higher on the inverting input side of the comparator 12. Therefore, the output of the comparator 12 is at a low level. As a result, both inputs of the OR circuit 14 are at low level, so the output of the OR circuit 14 is at low level, and the PMOS transistor M1 is turned on. That is, power is supplied to the RTC 11 from the main power source Em. The first backup power supply E1 is charged to a voltage substantially equal to the main power supply Em.

第１バックアップ電源Ｅ１が接続されていない場合には、コンパレータ１２の両入力の電位差は０Ｖとなり、コンパレータ１２の出力はハイレベルか、ローレベルかは分からない。
コンパレータ１２の出力がローレベルの場合には、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には、主電源Ｅｍから電力が供給される。また、コンパレータ１２の出力がハイレベルになって、ＰＭＯＳトランジスタＭ１がオフしたとしても、ＲＴＣ１１には主電源Ｅｍから寄生ダイオードＤ１を介して電力が供給されるので、ＲＴＣ１１への印加電圧がダイオードＤ１の順方向電圧分低下するが、特に問題は無い。しかし、コンパレータ１２の入力に僅かにオフセット電圧を設けて、抵抗Ｒ１での電圧降下が０Ｖの場合には、ローレベルを出力するようにすれば、ＰＭＯＳトランジスタＭ１をオンさせることもできる。 When the first backup power supply E1 is not connected, the potential difference between both inputs of the comparator 12 is 0V, and it is not known whether the output of the comparator 12 is high level or low level.
When the output of the comparator 12 is at a low level, the output of the OR circuit 14 is at a low level, the PMOS transistor M1 is turned on, and power is supplied to the RTC 11 from the main power supply Em. Even if the output of the comparator 12 becomes high level and the PMOS transistor M1 is turned off, power is supplied to the RTC 11 from the main power source Em via the parasitic diode D1, and therefore, the voltage applied to the RTC 11 is applied to the diode D1. However, there is no particular problem. However, if a slightly offset voltage is provided at the input of the comparator 12 and the voltage drop at the resistor R1 is 0 V, the PMOS transistor M1 can be turned on by outputting a low level.

前述の条件から、主電源Ｅｍの電圧が低下した場合であるが、まだ所定の電圧以上である場合、電圧検出回路１３の出力Ｖｏはローレベルのままであるため、ＰＭＯＳトランジスタＭ２とＭ３は共にオフのままである。この場合には、前記条件と同じように、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
しかし、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍが低下したことにより、第１バックアップ電源Ｅ１の電圧の方が高くなり、ＲＴＣ１１には第１バックアップ電源Ｅ１から電流が供給されるようになる。その結果、コンパレータ１２の出力は反転して、ハイレベルを出力する。この信号はオア回路１４を通ってＰＭＯＳトランジスタＭ１のゲートに印加されるので、ＰＭＯＳトランジスタＭ１はオフとなる。すなわち、第１バックアップ電源Ｅ１から主電源Ｅｍに向かう逆流を阻止することができる。 From the above-mentioned conditions, the voltage of the main power supply Em is lowered. However, when the voltage is still higher than the predetermined voltage, the output Vo of the voltage detection circuit 13 remains at a low level, so both the PMOS transistors M2 and M3 are Stays off. In this case, the power supply from the second backup power supply E2 to the RTC 11 is not performed as in the above condition.
However, when the first backup power supply E1 is connected, the voltage of the first backup power supply E1 becomes higher due to the decrease of the main power supply Em, and current is supplied to the RTC 11 from the first backup power supply E1. Will come to be. As a result, the output of the comparator 12 is inverted and a high level is output. Since this signal is applied to the gate of the PMOS transistor M1 through the OR circuit 14, the PMOS transistor M1 is turned off. That is, backflow from the first backup power supply E1 toward the main power supply Em can be prevented.

さらに、主電源Ｅｍの電圧が所定の電圧未満まで低下した場合には、電圧検出回路１３の出力Ｖｏはハイレベルに変化する。その結果、オア回路１４を介してＰＭＯＳトランジスタＭ１のゲートにハイレベル電圧が印加され、ＰＭＯＳトランジスタＭ１はオフとなるので、主電源ＥｍからＲＴＣへの給電は停止すると共に、第１、および第２バックアップ電源Ｅ１，Ｅ２から負荷２０に電流を供給する逆流も阻止する。
第１バックアップ電源Ｅ１が接続されている場合には、第１バックアップ電源Ｅ１から抵抗Ｒ１を介してＲＴＣ１１に給電が行われる。 Further, when the voltage of the main power source Em drops below a predetermined voltage, the output Vo of the voltage detection circuit 13 changes to a high level. As a result, a high level voltage is applied to the gate of the PMOS transistor M1 via the OR circuit 14, and the PMOS transistor M1 is turned off, so that the power supply from the main power source Em to the RTC is stopped, and the first and second Backflow that supplies current to the load 20 from the backup power supplies E1 and E2 is also prevented.
When the first backup power source E1 is connected, power is supplied from the first backup power source E1 to the RTC 11 via the resistor R1.

また、ＰＭＯＳトランジスタＭ２とＭ３は共にオンとなるので、第２バックアップ電源Ｅ２が接続されている場合には、第２バックアップ電源Ｅ２からＲＴＣ１１へ給電が行われる。
もし、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２の両方とも接続されており、第２バックアップ電源Ｅ２が第１バックアップ電源Ｅ１より電位が高いと、第２バックアップ電源Ｅ２から第１バックアップ電源Ｅ１に充電電流が流れ、コンパレータ１２の出力がローレベルに戻るので、ＰＭＯＳトランジスタＭ１がオンしてしまい、負荷２０へ逆流が発生するので、バックアップ電源Ｅ１，Ｅ２を両方同時に繋いではならない。
上述のように、本発明によれば、充電可能な第１バックアップ電源Ｅ１と一次電池が使用できる第２バックアップ電源Ｅ２のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度を増すことができる。 Since both the PMOS transistors M2 and M3 are turned on, power is supplied from the second backup power supply E2 to the RTC 11 when the second backup power supply E2 is connected.
If both the first backup power supply E1 and the second backup power supply E2 are connected and the potential of the second backup power supply E2 is higher than that of the first backup power supply E1, the second backup power supply E2 changes to the first backup power supply E1. Since the charging current flows and the output of the comparator 12 returns to the low level, the PMOS transistor M1 is turned on and a backflow occurs to the load 20. Therefore, the backup power supplies E1 and E2 must not be connected at the same time.
As described above, according to the present invention, either the chargeable first backup power supply E1 or the second backup power supply E2 that can use the primary battery can be connected and used. The degree can be increased.

図４は、本発明の第４の実施例に係るバックアップ電源回路の構成図である。
図４において、図３と異なる箇所は、コンパレータ１２の反転入力をＰＭＯＳトランジスタＭ１と電源端子Ｖｄｄの接続ノードに接続し、非反転入力をＰＭＯＳトランジスタＭ１とＲＴＣ１１の電源端子の接続ノードに接続した点である。なお、抵抗Ｒ１はリアルタイムクロックＩＣ１０の外側に出しているが、図３と同じように、ＩＣ１０に内蔵しても構わない。
第４の実施例でも、第３の実施例と同じように、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２とは、どちらか一方だけ接続されている。
ＲＴＣ１１、電圧検出回路１３、ＰＭＯＳトランジスタＭ１、コンパレータ１２、オア回路１４、インバータ１５と１６、ＰＭＯＳトランジスタＭ２とＭ３、はリアルタイムクロックＩＣとして１チップに集積されている。なお、図３と同じ機能部品には同一の符号が付してある。 FIG. 4 is a configuration diagram of a backup power supply circuit according to the fourth embodiment of the present invention.
4 is different from FIG. 3 in that the inverting input of the comparator 12 is connected to the connection node between the PMOS transistor M1 and the power supply terminal Vdd, and the non-inverting input is connected to the connection node between the PMOS transistor M1 and the power supply terminal of the RTC11. It is. Although the resistor R1 is provided outside the real-time clock IC 10, it may be built in the IC 10 as in FIG.
Also in the fourth embodiment, as in the third embodiment, only one of the first backup power supply E1 and the second backup power supply E2 is connected.
The RTC 11, voltage detection circuit 13, PMOS transistor M1, comparator 12, OR circuit 14, inverters 15 and 16, and PMOS transistors M2 and M3 are integrated on a single chip as a real-time clock IC. In addition, the same code | symbol is attached | subjected to the same functional component as FIG.

次に、図４の回路動作を説明する。
電源スイッチＳＷがオンしており、主電源Ｅｍの電圧が所定の電圧以上の場合には、電圧検出回路１３の出力Ｖｏはローレベルとなるので、インバータ１５と１６の出力はハイレベルとなり、ＰＭＯＳトランジスタＭ２とＭ３は共にオフとなる。その結果、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
また、第１バックアップ電源Ｅ１が接続されている場合には、コンパレータ１２の反転入力の方の電位が高いので、コンパレータ１２の出力はローレベルとなる。その結果、オア回路１４の両入力ともローレベルとなるので、オア回路１４の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなる。すなわち、ＲＴＣ１１への給電は、主電源Ｅｍから行われる。また、第１バックアップ電源Ｅ１は、主電源Ｅｍとほぼ等しい電圧まで充電される。
なお、第１バックアップ電源Ｅ１が接続されていない場合にも、コンパレータ１２の出力はローレベルとなり、ＰＭＯＳトランジスタＭ１はオンとなり、ＲＴＣ１１には主電源Ｅｍから電力が供給される。 Next, the circuit operation of FIG. 4 will be described.
When the power switch SW is on and the voltage of the main power Em is equal to or higher than a predetermined voltage, the output Vo of the voltage detection circuit 13 is low level, so that the outputs of the inverters 15 and 16 are high level, and the PMOS Transistors M2 and M3 are both turned off. As a result, power is not supplied from the second backup power supply E2 to the RTC 11.
Further, when the first backup power supply E1 is connected, since the potential of the inverting input of the comparator 12 is higher, the output of the comparator 12 is at a low level. As a result, both inputs of the OR circuit 14 are at low level, so that the output of the OR circuit 14 is at low level, and the PMOS transistor M1 is turned on. That is, power is supplied to the RTC 11 from the main power Em. The first backup power supply E1 is charged to a voltage substantially equal to the main power supply Em.
Even when the first backup power supply E1 is not connected, the output of the comparator 12 is at a low level, the PMOS transistor M1 is turned on, and power is supplied to the RTC 11 from the main power supply Em.

前述の条件では、主電源Ｅｍの電圧が低下した場合であるが、まだ所定の電圧以上である場合には電圧検出回路１３の出力Ｖｏはローレベルのままであるため、ＰＭＯＳトランジスタＭ２とＭ３は共にオフのままである。前記条件と同じように、第２バックアップ電源Ｅ２からＲＴＣ１１への給電は行われない。
しかし、第１バックアップ電源Ｅ１が接続されている場合には、主電源Ｅｍが低下したことで、第１バックアップ電源Ｅ１の電圧の方が高くなり、ＲＴＣ１１には第１バックアップ電源Ｅ１から電流が供給されるようになる。また、コンパレータ１２の出力は、反転してハイレベルを出力する。この信号は、オア回路１４を通ってＰＭＯＳトランジスタＭ１のゲートに印加されるので、ＰＭＯＳトランジスタＭ１はオフとなる。すなわち、第１バックアップ電源Ｅ１から主電源Ｅｍに向かう逆流を阻止することができる。 Under the above-mentioned conditions, the voltage of the main power supply Em is lowered. However, when the voltage is still higher than the predetermined voltage, the output Vo of the voltage detection circuit 13 remains at a low level, so that the PMOS transistors M2 and M3 are Both remain off. Similar to the above conditions, power is not supplied from the second backup power source E2 to the RTC 11.
However, when the first backup power supply E1 is connected, the voltage of the first backup power supply E1 becomes higher because the main power supply Em has dropped, and current is supplied to the RTC 11 from the first backup power supply E1. Will come to be. Further, the output of the comparator 12 is inverted to output a high level. Since this signal is applied to the gate of the PMOS transistor M1 through the OR circuit 14, the PMOS transistor M1 is turned off. That is, backflow from the first backup power supply E1 toward the main power supply Em can be prevented.

さらに、主電源Ｅｍの電圧が所定の電圧未満まで低下した場合には、電圧検出回路１３の出力Ｖｏはハイレベルに変化する。その結果、オア回路１４を介してＰＭＯＳトランジスタＭ１はオフとなるので、主電源ＥｍからＲＴＣ１１への給電は停止すると共に、第１および第２バックアップ電源Ｅ１，Ｅ２から負荷２０に電流を供給する逆流も阻止する。
第１バックアップ電源Ｅ１が接続されている場合には、第１バックアップ電源Ｅ１から抵抗Ｒ１を介してＲＴＣ１１に給電が行われる。
また、ＰＭＯＳトランジスタＭ２とＭ３は共にオンとなるので、第２バックアップ電源Ｅ２が接続されている場合には、第２バックアップ電源Ｅ２からＲＴＣ１１へ給電が行われる。 Furthermore, when the voltage of the main power supply Em drops below a predetermined voltage, the output Vo of the voltage detection circuit 13 changes to a high level. As a result, since the PMOS transistor M1 is turned off via the OR circuit 14, the power supply from the main power supply Em to the RTC 11 is stopped, and the reverse flow for supplying current to the load 20 from the first and second backup power supplies E1 and E2 Also block.
When the first backup power source E1 is connected, power is supplied from the first backup power source E1 to the RTC 11 via the resistor R1.
Since both the PMOS transistors M2 and M3 are turned on, power is supplied from the second backup power supply E2 to the RTC 11 when the second backup power supply E2 is connected.

本実施例では、第１バックアップ電源Ｅ１と第２バックアップ電源Ｅ２の両方とも接続されても、ＰＭＯＳトランジスタＭ１がオンして主電源Ｅｍ側に逆流を起こすことは無いが、第１バックアップ電源Ｅ１の電位が第２バックアップ電源Ｅ２より高いと、第１バックアップ電源Ｅ１から第２バックアップ電源Ｅ２に充電電流が流れ、一次電池である第２バックアップ電源Ｅ２を充電してしまうので、バックアップ電源Ｅ１，Ｅ２を両方同時に繋いではならない。
上述のように、本発明によれば、充電可能な第１バックアップ電源Ｅ１と一次電池が使用できる第２バックアップ電源Ｅ２のどちらかを接続して使用できるようにしたので、電源回路の設計の自由度が増す。 In the present embodiment, even if both the first backup power supply E1 and the second backup power supply E2 are connected, the PMOS transistor M1 is not turned on and does not cause a reverse flow to the main power supply Em side. If the potential is higher than the second backup power source E2, the charging current flows from the first backup power source E1 to the second backup power source E2, and the second backup power source E2 which is a primary battery is charged. Do not connect both at the same time.
As described above, according to the present invention, either the chargeable first backup power supply E1 or the second backup power supply E2 that can use the primary battery can be connected and used. The degree increases.

本発明の第１の実施例に係るバックアップ電源回路の構成図である。1 is a configuration diagram of a backup power supply circuit according to a first embodiment of the present invention. FIG. 本発明の第２の実施例に係るバックアップ電源回路の構成図である。It is a block diagram of the backup power supply circuit which concerns on 2nd Example of this invention. 本発明の第３の実施例に係るバックアップ電源回路の構成図である。It is a block diagram of the backup power supply circuit which concerns on the 3rd Example of this invention. 本発明の第４の実施例に係るバックアップ電源回路の構成図である。It is a block diagram of the backup power supply circuit which concerns on the 4th Example of this invention. 従来のバックアップ電源回路の構成図である。It is a block diagram of the conventional backup power supply circuit. 従来のバックアップ電源回路の別の構成図である。It is another block diagram of the conventional backup power supply circuit. 従来のバックアップ電源回路のさらに別の構成図である。It is another block diagram of the conventional backup power supply circuit.

符号の説明Explanation of symbols

１０ リアルタイムクロックＩＣ
１１ リアルタイムクロック回路（ＲＴＣ）
１２ コンパレータ
１３ 電圧検出回路
１４ オア回路
１５，１６ インバータ
２０ 負荷
Ｅｍ 主電源
Ｅ１ 第１バックアップ電源
Ｅ２ 第２バックアップ電源
Ｍ１，Ｍ２，Ｍ３ ＰＭＯＳトランジスタ
Ｒ１ 充放電電流制限抵抗
Ｒ２ 放電電流制限抵抗 10 Real-time clock IC
11 Real-time clock circuit (RTC)
DESCRIPTION OF SYMBOLS 12 Comparator 13 Voltage detection circuit 14 OR circuit 15,16 Inverter 20 Load Em Main power supply E1 1st backup power supply E2 2nd backup power supply M1, M2, M3 PMOS transistor R1 Charge / discharge current limiting resistance R2 Discharge current limiting resistance

Claims (6)

出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記バックアップ電源に流れる電流の向きを検出する電流方向検出手段とを備え、
前記電流方向検出手段により、電流の方向が前記バックアップ電源を充電する方向の場合には、前記ＭＯＳトランジスタをオンし、
電流の方向が前記バックアップ電源を放電する方向の場合には、前記ＭＯＳトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。 A backup power source charged by a main power source with variable output voltage;
A MOS transistor connected between the main power supply and a power supply terminal of the electronic circuit, an anode of a parasitic diode connected to the main power supply, and a cathode connected to a power supply terminal of the electronic circuit;
Current direction detection means for detecting the direction of the current flowing through the backup power supply,
When the current direction is in the direction of charging the backup power source by the current direction detecting means, the MOS transistor is turned on,
A backup power supply circuit for an electronic circuit, wherein the MOS transistor is turned off when a current direction is a direction to discharge the backup power supply. 請求項１に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と前記電子回路の電源端子間に接続された抵抗素子と、該抵抗素子の両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン・オフを制御し、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より高い場合には、前記ＭＯＳトランジスタをオンし、
前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフするようにしたことを特徴とする電子回路のバックアップ電源回路。 The backup power supply circuit for an electronic circuit according to claim 1,
The current direction detecting means includes a resistance element connected between the backup power supply and a power supply terminal of the electronic circuit, and a comparator having both ends of the resistance element as inputs.
Control the on / off of the MOS transistor according to the output of the comparator,
When the potential on the power supply terminal side of the electronic circuit is higher than the potential of the backup power supply among both terminals of the resistance element, the MOS transistor is turned on,
A backup power supply circuit for an electronic circuit, wherein the MOS transistor is turned off when the potential on the power supply terminal side of the electronic circuit is lower than the potential of the backup power supply. 出力電圧可変の主電源により充電されるバックアップ電源と、
前記主電源と、前記電子回路の電源端子間に接続された、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタの両端を入力とするコンパレータとを備え、
該コンパレータの出力に応じて前記ＭＯＳトランジスタのオン・オフを制御し、
前記ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高い場合には、前記ＭＯＳトランジスタをオンし、
前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低い場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。 A backup power source charged by a main power source with variable output voltage;
A MOS transistor connected between the main power supply and a power supply terminal of the electronic circuit, an anode of a parasitic diode connected to the main power supply, and a cathode connected to a power supply terminal of the electronic circuit;
A comparator having both ends of the MOS transistor as inputs,
Controls on / off of the MOS transistor according to the output of the comparator,
When the potential on the terminal side of the main power supply is higher than the potential on the power supply terminal side of the electronic circuit among both ends of the MOS transistor, the MOS transistor is turned on,
A backup power supply circuit for an electronic circuit, wherein the MOS transistor is turned off when the potential on the terminal side of the main power supply is lower than the potential on the power supply terminal side of the electronic circuit. 出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記第１バックアップ電源に流れる電流の向きを検出する電流方法検出手段とを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記電流方向検出手段により、電流の方向が前記第１バックアップ電源の充電方向の場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記電流検出手段により、電流の方向が前記第１バックアップ電源の放電方向の場合にはオフすることを特徴とする電子回路のバックアップ電源回路。 The first backup power source charged by the main power source with variable output voltage can be connected to the first power source terminal, the second backup power source using the primary battery can be connected to the second power source terminal, and either one of the backup power sources can be connected. In the backup power supply circuit of the electronic circuit used as
A voltage detection circuit for detecting whether the voltage of the main power supply is equal to or higher than a predetermined voltage or lower than a predetermined voltage;
Switch means connected between the second backup power supply and a power supply terminal of the electronic circuit;
A MOS transistor connected between the main power supply and a power supply terminal of the electronic circuit, an anode of a parasitic diode connected to the main power supply, and a cathode connected to a power supply terminal of the electronic circuit;
Current method detecting means for detecting the direction of the current flowing through the first backup power supply,
The switch means is turned on by the output of the voltage detection circuit when the voltage of the main power source is less than the predetermined voltage,
When the voltage of the main power source is equal to or higher than the predetermined voltage by the output of the voltage detection circuit and the direction of the current is the charging direction of the first backup power source by the current direction detection means, the MOS transistor Is on,
According to the output of the voltage detection circuit, the voltage of the main power supply is less than the predetermined voltage or the current detection means turns off when the direction of the current is the discharge direction of the first backup power supply. A backup power supply circuit for electronic circuits. 請求項４に記載の電子回路のバックアップ電源回路において、
前記電流方向検出手段は、前記バックアップ電源と、前記電子回路の電源端子間に挿入された抵抗素子と、前記抵抗素子の両端を入力とするコンパレータとを備え、
前記抵抗素子の両端子の内、前記電子回路の電源端子側の電位が前記バックアップ電源の電位より低い場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。 The backup power supply circuit for an electronic circuit according to claim 4,
The current direction detecting means includes the backup power source, a resistance element inserted between power terminals of the electronic circuit, and a comparator having both ends of the resistance element as inputs.
A backup power supply circuit for an electronic circuit, wherein the MOS transistor is turned off when the potential on the power supply terminal side of the electronic circuit is lower than the potential of the backup power supply among both terminals of the resistance element. 出力電圧可変の主電源により充電される第１バックアップ電源を第１電源端子に、１次電池を用いた第２バックアップ電源を第２電源端子にそれぞれ接続可能とし、いずれか一方のバックアップ電源を接続して用いる電子回路のバックアップ電源回路において、
前記主電源の電圧が所定の電圧以上であるか、または所定の電圧未満であるかを検出する電圧検出回路と、
前記第２バックアップ電源と前記電子回路の電源端子間に接続されたスイッチ手段と、
前記主電源と、前記電子回路の電源端子間に接続され、寄生ダイオードのアノードが前記主電源に接続され、カソードが前記電子回路の電源端子に接続されたＭＯＳトランジスタと、
前記ＭＯＳトランジスタの両端を入力とするコンパレータとを備え、
前記スイッチ手段は、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満の場合にオンとなり、
前記ＭＯＳトランジスタは、前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧以上であり、かつ前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より高いと判定された場合にはオンとなり、
前記電圧検出回路の出力により、前記主電源の電圧が前記所定の電圧未満であるか、または前記コンパレータにより、ＭＯＳトランジスタの両端の内、前記主電源の端子側の電位が前記電子回路の電源端子側の電位より低いと判定された場合には、前記ＭＯＳトランジスタをオフすることを特徴とする電子回路のバックアップ電源回路。 The first backup power source charged by the main power source with variable output voltage can be connected to the first power source terminal, the second backup power source using the primary battery can be connected to the second power source terminal, and either one of the backup power sources can be connected. In the backup power supply circuit of the electronic circuit used as
A voltage detection circuit for detecting whether the voltage of the main power supply is equal to or higher than a predetermined voltage or lower than a predetermined voltage;
Switch means connected between the second backup power supply and a power supply terminal of the electronic circuit;
A MOS transistor connected between the main power supply and a power supply terminal of the electronic circuit, an anode of a parasitic diode connected to the main power supply, and a cathode connected to a power supply terminal of the electronic circuit;
A comparator having both ends of the MOS transistor as inputs,
The switch means is turned on by the output of the voltage detection circuit when the voltage of the main power source is less than the predetermined voltage,
According to the output of the voltage detection circuit, the voltage of the main power supply is equal to or higher than the predetermined voltage, and the comparator causes the potential on the terminal side of the main power supply among both ends of the MOS transistor to be the electron. If it is determined that the potential is higher than the power supply terminal side of the circuit, it will turn on.
According to the output of the voltage detection circuit, the voltage of the main power supply is less than the predetermined voltage, or the comparator causes the potential on the terminal side of the main power supply among both ends of the MOS transistor to be the power supply terminal of the electronic circuit. A backup power supply circuit for an electronic circuit, wherein the MOS transistor is turned off when it is determined that the potential is lower than the potential on the side.
JP2008057213A 2008-03-07 2008-03-07 Backup power circuit for electronic circuit Pending JP2009219176A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008057213A JP2009219176A (en) 2008-03-07 2008-03-07 Backup power circuit for electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008057213A JP2009219176A (en) 2008-03-07 2008-03-07 Backup power circuit for electronic circuit

Publications (2)

Publication Number Publication Date
JP2009219176A true JP2009219176A (en) 2009-09-24
JP2009219176A5 JP2009219176A5 (en) 2010-12-24

Family

ID=41190507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008057213A Pending JP2009219176A (en) 2008-03-07 2008-03-07 Backup power circuit for electronic circuit

Country Status (1)

Country Link
JP (1) JP2009219176A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060604A3 (en) * 2011-10-28 2013-10-17 Sma Solar Technology Ag Inverter with bridgeable reverse current protection device
JP2015035706A (en) * 2013-08-08 2015-02-19 セイコーエプソン株式会社 Method for controlling oscillation circuit, oscillating circuit, oscillator, electronic apparatus, and mobile body
US9214897B2 (en) 2013-08-08 2015-12-15 Seiko Epson Corporation Control method for oscillation circuit, circuit for oscillation, oscillator, electronic apparatus, and moving object
CN106972622A (en) * 2017-05-24 2017-07-21 成都卓创科微电子有限公司 Control circuit, the chip of dual power supply power switch path
CN110021993A (en) * 2019-04-30 2019-07-16 合肥巨一动力系统有限公司 A kind of anti-down fill system of the power supply of electric machine controller
CN112271343A (en) * 2020-09-17 2021-01-26 武汉光庭科技有限公司 Power saving module and method for standby battery in TBOX
US11196287B2 (en) 2019-02-21 2021-12-07 Seiko Epson Corporation Real-time clock module, electronic device, and vehicle
WO2023026922A1 (en) * 2021-08-27 2023-03-02 パナソニックＩｐマネジメント株式会社 Backup power supply system, mobile object, backup power supply system controlling method, and program
CN116800068A (en) * 2023-08-18 2023-09-22 北京紫光芯能科技有限公司 Circuit unit for power supply switching, topology circuit and power supply system

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911740A (en) * 1982-07-13 1984-01-21 日本電信電話株式会社 Rectifying circuit
JPH0799730A (en) * 1993-09-24 1995-04-11 Matsushita Electric Works Ltd Charging/discharging apparatus
JPH0870538A (en) * 1994-08-12 1996-03-12 Internatl Business Mach Corp <Ibm> Power unit for electronic apparatus and its control method
JPH08251818A (en) * 1995-01-13 1996-09-27 Omron Corp Reverse-current preventive device, rectifying device and photovoltaic power generation system
JP2000116025A (en) * 1998-10-06 2000-04-21 Hitachi Ltd Recharging device
JP2002010525A (en) * 2000-06-28 2002-01-11 Rohm Co Ltd Power circuit and portable electronic apparatus with backup battery
JP2002112469A (en) * 2000-09-29 2002-04-12 Allied Tereshisu Kk Or circuit consisting of field-effect transistors and power supply using it
JP2003070182A (en) * 2001-08-24 2003-03-07 Digi-Tek Inc Back-up circuit of cpu power supply
JP2003339125A (en) * 2002-05-22 2003-11-28 Nec Access Technica Ltd Backup power supply control circuit
JP2003347913A (en) * 2002-05-27 2003-12-05 Rohm Co Ltd Power supply circuit and mobile electronic apparatus having the same
JP2005045873A (en) * 2003-07-23 2005-02-17 Ricoh Co Ltd Power supply
JP2005168102A (en) * 2003-11-28 2005-06-23 Rohm Co Ltd Charger and portable electronic device equipped therewith
JP2008029160A (en) * 2006-07-25 2008-02-07 Yazaki Corp Back-up power supply device

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5911740A (en) * 1982-07-13 1984-01-21 日本電信電話株式会社 Rectifying circuit
JPH0799730A (en) * 1993-09-24 1995-04-11 Matsushita Electric Works Ltd Charging/discharging apparatus
JPH0870538A (en) * 1994-08-12 1996-03-12 Internatl Business Mach Corp <Ibm> Power unit for electronic apparatus and its control method
JPH08251818A (en) * 1995-01-13 1996-09-27 Omron Corp Reverse-current preventive device, rectifying device and photovoltaic power generation system
JP2000116025A (en) * 1998-10-06 2000-04-21 Hitachi Ltd Recharging device
JP2002010525A (en) * 2000-06-28 2002-01-11 Rohm Co Ltd Power circuit and portable electronic apparatus with backup battery
JP2002112469A (en) * 2000-09-29 2002-04-12 Allied Tereshisu Kk Or circuit consisting of field-effect transistors and power supply using it
JP2003070182A (en) * 2001-08-24 2003-03-07 Digi-Tek Inc Back-up circuit of cpu power supply
JP2003339125A (en) * 2002-05-22 2003-11-28 Nec Access Technica Ltd Backup power supply control circuit
JP2003347913A (en) * 2002-05-27 2003-12-05 Rohm Co Ltd Power supply circuit and mobile electronic apparatus having the same
JP2005045873A (en) * 2003-07-23 2005-02-17 Ricoh Co Ltd Power supply
JP2005168102A (en) * 2003-11-28 2005-06-23 Rohm Co Ltd Charger and portable electronic device equipped therewith
JP2008029160A (en) * 2006-07-25 2008-02-07 Yazaki Corp Back-up power supply device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013060604A3 (en) * 2011-10-28 2013-10-17 Sma Solar Technology Ag Inverter with bridgeable reverse current protection device
JP2015035706A (en) * 2013-08-08 2015-02-19 セイコーエプソン株式会社 Method for controlling oscillation circuit, oscillating circuit, oscillator, electronic apparatus, and mobile body
US9214897B2 (en) 2013-08-08 2015-12-15 Seiko Epson Corporation Control method for oscillation circuit, circuit for oscillation, oscillator, electronic apparatus, and moving object
CN106972622A (en) * 2017-05-24 2017-07-21 成都卓创科微电子有限公司 Control circuit, the chip of dual power supply power switch path
CN106972622B (en) * 2017-05-24 2023-11-28 江阴元灵芯旷微电子技术有限公司 Control circuit and chip of dual-power switch path
US11196287B2 (en) 2019-02-21 2021-12-07 Seiko Epson Corporation Real-time clock module, electronic device, and vehicle
CN110021993A (en) * 2019-04-30 2019-07-16 合肥巨一动力系统有限公司 A kind of anti-down fill system of the power supply of electric machine controller
CN112271343A (en) * 2020-09-17 2021-01-26 武汉光庭科技有限公司 Power saving module and method for standby battery in TBOX
CN112271343B (en) * 2020-09-17 2022-03-29 武汉光庭科技有限公司 Power saving module and method for standby battery in TBOX
WO2023026922A1 (en) * 2021-08-27 2023-03-02 パナソニックＩｐマネジメント株式会社 Backup power supply system, mobile object, backup power supply system controlling method, and program
CN116800068A (en) * 2023-08-18 2023-09-22 北京紫光芯能科技有限公司 Circuit unit for power supply switching, topology circuit and power supply system
CN116800068B (en) * 2023-08-18 2024-01-02 北京紫光芯能科技有限公司 Circuit unit for power supply switching, topology circuit and power supply system

Similar Documents

Publication Publication Date Title
JP2009219176A (en) Backup power circuit for electronic circuit
JP6169892B2 (en) Semiconductor integrated circuit and operation method thereof
JP4720704B2 (en) Power supply switching circuit
KR101035232B1 (en) Charge-controlling semiconductor integrated circuit
US7274226B2 (en) Power source voltage monitoring circuit for self-monitoring its power source voltage
US20050140405A1 (en) Power-up circuit semiconductor memory device
JP2006262180A (en) Semiconductor device
US20090189668A1 (en) Voltage detecting circuit
JP4642594B2 (en) Power circuit
US7973593B2 (en) Reference voltage generation circuit and start-up control method therefor
JP5157313B2 (en) Semiconductor device
CN111693759A (en) Voltage detector
US20090323231A1 (en) Semiconductor device
US20180172758A1 (en) Voltage monitoring circuit and semiconductor device
JP5435081B2 (en) Semiconductor device
CN114153261A (en) Semiconductor integrated circuit for power supply
JP2008070977A (en) Power-supply voltage step-down circuit and semiconductor device
JP2010124083A (en) Bootstrap circuit
KR20040014153A (en) Semiconductor integrated circuit having internal power supply voltage down conversion circuit
EP1505710B1 (en) Power supply apparatus with a backup time
JP2006129073A (en) Hysteresis comparator and reset signal generating circuit using the same
JP2009282908A (en) Regulator
JP2009159509A (en) Semiconductor integrated circuit device, and method of testing semiconductor integrated circuit device
US9473016B2 (en) Semiconductor device and power source control method
CN114153262A (en) Semiconductor integrated circuit for power supply

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110525

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130723