JP2009200297A - Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment - Google Patents
Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment Download PDFInfo
- Publication number
- JP2009200297A JP2009200297A JP2008041282A JP2008041282A JP2009200297A JP 2009200297 A JP2009200297 A JP 2009200297A JP 2008041282 A JP2008041282 A JP 2008041282A JP 2008041282 A JP2008041282 A JP 2008041282A JP 2009200297 A JP2009200297 A JP 2009200297A
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- metal layer
- opening
- film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
Description
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子の製造方法に用いるパッド電極の開口方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、車載用カメラおよびセキュリティカメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器に関する。 The present invention relates to a solid-state imaging device composed of a semiconductor element that photoelectrically converts image light from a subject and images the same, a manufacturing method thereof, a pad electrode opening method used in the manufacturing method of the solid-state imaging device, and the solid-state imaging device. For example, digital cameras such as digital video cameras and digital still cameras used as image input devices as image input devices, image input cameras such as in-vehicle cameras and security cameras, electronic information devices such as scanners, facsimiles, and camera-equipped mobile phone devices .
この種の従来の固体撮像素子は、チップ中央部の撮像領域に、被写体からの画像光を光電変換して撮像する複数の受光部(光電変換部)が設けられ、その周辺に周辺回路部が設けられ、さらにその周辺がチップ端縁領域になっており、このチップ端縁領域に外部配線用の複数のパッド電極が設けられている。このパッド電極は、その上を覆うように絶縁膜が積層されているが、この絶縁膜を開口(開口部;平面視矩形または正方形)してパッド電極の表面を露出させるための窓開け工程を行っている。 This type of conventional solid-state imaging device is provided with a plurality of light receiving units (photoelectric conversion units) that photoelectrically convert image light from a subject in an imaging region in the center of the chip, and a peripheral circuit unit around the light receiving unit. Further, the periphery thereof is a chip edge region, and a plurality of pad electrodes for external wiring are provided in the chip edge region. An insulating film is laminated so as to cover the pad electrode, and a window opening step for opening the insulating film (opening; rectangular or square in plan view) to expose the surface of the pad electrode is performed. Is going.
上述した従来の固体撮像素子の製造方法の一部として、従来のパッド電極の開口方法を、図6に示している。 FIG. 6 shows a conventional pad electrode opening method as a part of the conventional solid-state imaging device manufacturing method described above.
図6は、従来の固体撮像素子の製造方法におけるパッド電極開口工程を複数工程に分けて示すパッド電極部の要部縦断面図であって、(a)は、フォトリソグラフィ工程によるパッド開口パターン形成後のパッド電極部の要部縦断面図、(b)は、ドライエッチング後のパッド電極部の要部縦断面図、(c)は、レジスト剥離、パッシベーション膜堆積後のパッド電極部の要部縦断面図である。 FIG. 6 is a longitudinal sectional view of a main part of a pad electrode portion showing a pad electrode opening process in a conventional solid-state imaging device manufacturing method divided into a plurality of processes, and FIG. 6A is a pad opening pattern formation by a photolithography process. The main part longitudinal cross-sectional view of the pad electrode part after, (b) is a main part longitudinal cross-sectional view of the pad electrode part after dry etching, (c) is the main part of the pad electrode part after resist peeling and passivation film deposition It is a longitudinal cross-sectional view.
まず、図6(a)のフォトリソグラフィ工程に示すように、半導体基板の所定膜1上に、シリコン酸化膜からなる平坦化絶縁膜2をそのチップ端縁領域に形成する。この平坦化絶縁膜2は固体撮像素子の上層として形成される。この平坦化絶縁膜2上に、パッド電極を、パッド電極下部層としてAl系メタル層4(例えばAl−Cu層)、およびパッド電極上部層としてTi系バリアメタル層3(例えばTi/TiN膜)の2層構造で形成する。このパッド電極(Ti系バリアメタル層3およびAl系メタル層4)および平坦化絶縁膜2上に絶縁膜5(酸化膜)を成膜し、その上に、パッド電極上方の絶縁膜5のみを開口するためにフォトレジスト膜6にパッド開口パターンを形成する。
First, as shown in the photolithography process of FIG. 6A, a planarizing
次に、図6(b)のドライエッチング工程に示すように、パッド電極(Ti系バリアメタル層3およびAl系メタル層4)上を開口するために、ドライエッチングのみで絶縁膜5およびパッド電極上部のTi系バリアメタル層3(Ti/TiN膜など)をエッチング除去して、Al系メタル層4の途中までオーバーエッチングして、開口部からAl系メタル層4の表面を露出させる。
Next, as shown in the dry etching step of FIG. 6B, in order to open the pad electrode (Ti-based
その後、図6(c)のパッシベーション膜形成・シンター処理工程に示すように、フォトレジスト膜6を酸素系プラズマによるアッシング処理で除去し、シリコン窒化膜などのパッシベーション膜7を堆積させる。さらに、パッド電極上をパッシベーション膜7で覆った状態で、摂氏300〜500度(ここでは例えば摂氏440度)の熱によるシンター処理を行う。
Thereafter, as shown in the passivation film forming / sintering process in FIG. 6C, the
これと同様の従来のパッド電極の開口方法としては、例えば特許文献1にも提案されている。
特許文献1では、パッド電極上に、パッシベーション膜、その上層膜となる平坦化膜、更にその上にオーバーパッシベーション膜をこの順に形成する。その後、1回のドライエッチング処理により、パッド電極上のパッシベーション膜、平坦化膜およびオーバーパッシベーション膜の複数の絶縁膜に一気に開口部を形成して、パッド電極の表面を露出させるための窓明け工程を実施している。この場合、パッド電極は、ゲート電極上に絶縁膜を介して設けられている。
In
しかしながら、上記特許文献1を含む従来の手法において、図6(b)および上記特許文献1のドライエッチングでは、例えば図6(b)の場合について説明すると、絶縁膜5とその下地となるTi系バリアメタル層3(Ti/TiN膜など)とのエッチングレート比が低いため、時間制御のみにより行われるが、この時間制御には、絶縁膜5の堆積膜厚のばらつき、CMPばらつき、エッチングばらつきおよびTi系バリアメタル層3の膜厚のばらつきを全て考慮する必要がある。
However, in the conventional technique including the above-mentioned
例えば、パッド電極のTi系バリアメタル層3上で絶縁膜5を膜厚が約550nmになるように堆積させた後に、CMP工程でパッド電極上の絶縁膜5が膜厚350nmになるまで研磨される。このパッド電極上に開口部をドライエッチングのみで開口するときのパッド電極のAl系メタル層4(Al−Cu層)にかかるオーバーエッチング量は、絶縁膜5の堆積膜厚のばらつき、CMP工程の研磨ばらつき、エッチングばらつきおよび、パッド電極上部層のTi系バリアメタル層3の膜厚のばらつきなどを全て考慮すると、約100nmもの合計ばらつきになってしまい、パッド電極下部層のAl系メタル層4に対して異常なほどのオーバーエッチングになってしまっていた。このことは、上記特許文献1のドライエッチングの場合にも同様に、パッド電極に大きいオーバーエッチングが為されてしまうことになる。
For example, after depositing the
また、パッド電極にこのように過剰なオーバーエッチングを与えると、絶縁膜5の開口部内壁に反応生成物(金属膜)が付着する。このような反応生成物(金属膜)が下地層にあると、その上のパッシベーション膜7に剥がれが生じるため、この反応生成物(金属膜)を薬液処理により開口部内壁から取り除く必要がある。この薬液処理時に、Al系メタル層4(Al−Cu層)のCu原子も選択的に除去され、ここに沢山の細かい空洞ができ、その後のシンター処理時に、熱によってその空洞を塞ぐようにパッド電極のAlが互いに凝集してパッシベーション膜7の直下で、より大きい空洞ができる。これがひどい場合には、パッシベーション膜7の膜下に広がった空洞により、パッシベーション膜7が反って膜ハガレを引き起こしてしまう。このパッシベーション膜7が剥れた状態で、後のオンチップ工程を行うと、パッド電極表面が有機溶剤などに晒されるために、パッド電極にボンディング不良などを誘発させるなどの不具合を生じてしまう。
Further, when excessive over-etching is applied to the pad electrode in this way, a reaction product (metal film) adheres to the inner wall of the opening of the
本発明は、上記従来の問題を解決するもので、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜剥がれを低減してパッド電極のボンディング不良を抑えることができる固体撮像素子およびその製造方法、この固体撮像素子の製造方法に用いるパッド電極の開口方法、この固体撮像素子を画像入力デバイスとして撮像部に用いたカメラ付き携帯電話装置などの電子情報機器を提供することを目的とする。 The present invention solves the above-described conventional problems, and by suppressing the amount of overetching applied to the pad electrode, it reduces the film peeling of the passivation film due to Al cavitation on the pad electrode that occurs in the subsequent sintering process. A solid-state imaging device capable of suppressing defective bonding of the pad electrode and a manufacturing method thereof, a pad electrode opening method used in the manufacturing method of the solid-state imaging device, and a camera using the solid-state imaging device as an image input device in an imaging unit An object is to provide an electronic information device such as a mobile phone device.
本発明のパッド電極の開口方法は、ウェットエッチングにより、パッド電極を構成する上側バリアメタル層上でエッチングを止めて該パッド電極上の絶縁膜を全て取り除き、該上側バリアメタル層をドライエッチングで除去して該パッド電極上に開口部を形成するパッド電極開口部形成工程を有するものであり、そのことにより上記目的が達成される。 In the method for opening a pad electrode according to the present invention, the etching is stopped on the upper barrier metal layer constituting the pad electrode by wet etching to remove all the insulating film on the pad electrode, and the upper barrier metal layer is removed by dry etching. Then, a pad electrode opening forming step of forming an opening on the pad electrode is provided, whereby the above object is achieved.
本発明のパッド電極の開口方法は、第1ドライエッチングにより、パッド電極を構成する上側バリアメタル層上に設けられたエッチングストッパー膜でエッチングを止めて該エッチングストッパー膜上の絶縁膜を全て取り除き、該エッチングストッパー膜を第2ドライエッチングで全て除去して該上側バリアメタル層を露出させ、該上側バリアメタル層を第3ドライエッチングで全て除去して該パッド電極上に開口部を形成するパッド電極開口部形成工程を有するものであり、そのことにより上記目的が達成される。 The opening method of the pad electrode of the present invention is the first dry etching, the etching is stopped by the etching stopper film provided on the upper barrier metal layer constituting the pad electrode, and all the insulating film on the etching stopper film is removed, The etching stopper film is entirely removed by second dry etching to expose the upper barrier metal layer, and the upper barrier metal layer is entirely removed by third dry etching to form an opening on the pad electrode. It has an opening formation process, and the above object is achieved thereby.
さらに、本発明のパッド電極の開口方法におけるパッド電極開口部形成工程は、前記絶縁膜上にフォトレジスト膜を成膜し、該フォトレジスト膜にパッド開口パターンを形成するフォトレジスト膜形成工程と、該パッド開口パターンをマスクとして該絶縁膜を選択的にウェットエッチングすることにより該パッド電極の表面を露出させるウェットエッチング工程と、該パッド開口パターンをマスクとして、該パッド電極を構成する下側メタル層および上側バリアメタル層のうちの該上側バリアメタル層を選択的にドライエッチングして該下側メタル層の表面を露出させるドライエッチング工程とを有する。 Further, the pad electrode opening forming step in the pad electrode opening method of the present invention includes forming a photoresist film on the insulating film, and forming a pad opening pattern on the photoresist film, A wet etching step of exposing the surface of the pad electrode by selectively wet-etching the insulating film using the pad opening pattern as a mask; and a lower metal layer constituting the pad electrode using the pad opening pattern as a mask And a dry etching step of selectively etching the upper barrier metal layer of the upper barrier metal layer to expose the surface of the lower metal layer.
さらに、本発明のパッド電極の開口方法におけるパッド電極開口部形成工程は、前記絶縁膜上にフォトレジスト膜を成膜し、該フォトレジスト膜にパッド開口パターンを形成するフォトレジスト膜形成工程と、該パッド開口パターンをマスクとして該絶縁膜を前記エッチングストッパー膜までドライエッチングすることにより該エッチングストッパー膜の表面を露出させる第1ドライエッチング工程と、該パッド開口パターンをマスクとして該エッチングストッパー膜を、該パッド電極を構成する下側メタル層および上側バリアメタル層のうちの該上側バリアメタル層までドライエッチングすることにより該上側バリアメタル層の表面を露出させる第2ドライエッチング工程と、該パッド開口パターンをマスクとして該上側バリアメタル層をドライエッチングして該下側メタル層の表面を露出させる第3ドライエッチング工程とを有する。 Further, the pad electrode opening forming step in the pad electrode opening method of the present invention includes forming a photoresist film on the insulating film, and forming a pad opening pattern on the photoresist film, A first dry etching step of exposing the surface of the etching stopper film by dry etching the insulating film to the etching stopper film using the pad opening pattern as a mask; and the etching stopper film using the pad opening pattern as a mask, A second dry etching step of exposing the surface of the upper barrier metal layer by dry etching to the upper barrier metal layer of the lower metal layer and the upper barrier metal layer constituting the pad electrode; and the pad opening pattern Using the upper barrier metal layer as a mask And a third dry etching step for exposing the surface of said lower metal layer by dry etching.
さらに、本発明のパッド電極の開口方法におけるドライエッチング工程後に、前記パッド電極および前記絶縁膜上にパッシベーション膜を成膜するパッシベーション膜成膜工程と、
該パッシベーション膜内の残留水素を用いて熱によるシンター処理を行うシンター処理工程とを有する。
Further, after the dry etching step in the pad electrode opening method of the present invention, a passivation film forming step of forming a passivation film on the pad electrode and the insulating film,
And a sintering process step of performing a sintering process with heat using residual hydrogen in the passivation film.
さらに、本発明のパッド電極の開口方法におけるドライエッチング工程とパッシベーション膜成膜工程の間に、前記パッド電極へのオーバーエッチングによる前記絶縁膜の開口部内壁に付着した反応生成物を除去するための薬液処理を行う薬液処理工程を有する。 Further, the reaction product attached to the inner wall of the opening of the insulating film by overetching the pad electrode between the dry etching process and the passivation film forming process in the pad electrode opening method of the present invention is removed. It has a chemical treatment process for performing chemical treatment.
さらに、本発明のパッド電極の開口方法におけるパッド電極を構成する下層メタル層はAl系メタル層であり、前記上層のバリアメタル層はTi系バリアメタル層である。 Furthermore, the lower metal layer constituting the pad electrode in the pad electrode opening method of the present invention is an Al-based metal layer, and the upper barrier metal layer is a Ti-based barrier metal layer.
さらに、本発明のパッド電極の開口方法におけるAl系メタル層はAl−Cu層であり、前記Ti系バリアメタル層はTi/TiN膜である。 Further, the Al-based metal layer in the pad electrode opening method of the present invention is an Al-Cu layer, and the Ti-based barrier metal layer is a Ti / TiN film.
さらに、本発明のパッド電極の開口方法におけるTi系バリアメタル層は膜厚が300nm〜600nmである。 Further, the Ti-based barrier metal layer in the pad electrode opening method of the present invention has a thickness of 300 nm to 600 nm.
さらに、本発明のパッド電極の開口方法における半導体ウェハの所定膜上に平坦化膜を固体撮像素子の上層として形成し、該平坦化膜上にパッド電極を形成し、該パッド電極および該平坦化膜上に前記絶縁膜を形成する。 Further, in the pad electrode opening method of the present invention, a planarization film is formed as an upper layer of a solid-state imaging device on a predetermined film of a semiconductor wafer, a pad electrode is formed on the planarization film, the pad electrode and the planarization The insulating film is formed on the film.
さらに、本発明のパッド電極の開口方法におけるウェットエッチング工程はHF系薬液を用いる。 Furthermore, the wet etching step in the pad electrode opening method of the present invention uses an HF chemical solution.
さらに、本発明のパッド電極の開口方法におけるHF系薬液はバッファードフッ酸である。 Furthermore, the HF chemical solution in the pad electrode opening method of the present invention is buffered hydrofluoric acid.
さらに、本発明のパッド電極の開口方法におけるバッファードフッ酸は溶媒に対して100:0.1〜5の割合で用いる。 Furthermore, the buffered hydrofluoric acid in the pad electrode opening method of the present invention is used in a ratio of 100: 0.1 to 5 with respect to the solvent.
さらに、本発明のパッド電極の開口方法におけるウェットエッチング工程は等方エッチングである。 Furthermore, the wet etching step in the pad electrode opening method of the present invention is isotropic etching.
さらに、本発明のパッド電極の開口方法におけるドライエッチングは、CF系ガスおよびO2系ガスを用いる。 Further, the dry etching in the pad electrode opening method of the present invention uses a CF-based gas and an O 2 -based gas.
さらに、本発明のパッド電極の開口方法におけるドライエッチングは、CHF3/O2=140/30sccm、圧力60mT、ソースパワー800Wのドライエッチング条件で実施する。 Further, the dry etching in the pad electrode opening method of the present invention is performed under the dry etching conditions of CHF 3 / O 2 = 140/30 sccm, pressure 60 mT, and source power 800 W.
さらに、本発明のパッド電極の開口方法におけるフォトレジスト膜形成工程において、前記パッド開口パターンの開口面積は、パッド電極面積よりも小さい開口部に形成する。 Furthermore, in the photoresist film forming step in the pad electrode opening method of the present invention, the opening area of the pad opening pattern is formed in an opening smaller than the pad electrode area.
さらに、本発明のパッド電極の開口方法におけるフォトレジスト膜形成工程において、ウェットエッチング終了時に前記パッド電極の上面端縁位置または上面角位置でエッチングが止まるように該パッド電極上の開口面積を設定する。 Furthermore, in the photoresist film forming step in the pad electrode opening method of the present invention, the opening area on the pad electrode is set so that the etching stops at the upper edge edge position or upper surface corner position of the pad electrode when wet etching ends. .
さらに、本発明のパッド電極の開口方法におけるパッド電極上の開口面積は、該パッド電極に外部配線がボンディング可能な有効面積である。 Furthermore, the opening area on the pad electrode in the pad electrode opening method of the present invention is an effective area where external wiring can be bonded to the pad electrode.
本発明の固体撮像素子は、本発明の上記本発明の固体撮像素子の製造方法におけるパッド電極の開口方法を含めて製造したものであり、そのことにより上記目的が達成される。 The solid-state imaging device of the present invention is manufactured by including the pad electrode opening method in the manufacturing method of the solid-state imaging device of the present invention of the present invention, whereby the above object is achieved.
また、本発明の固体撮像素子において、チップ中央部の撮像領域に、被写体からの画像光を光電変換して撮像する複数の受光部が設けられ、その周辺に周辺回路部が設けられ、さらにその周辺にチップ端縁領域が設けられて、該チップ端縁領域に外部配線用の前記パッド電極が複数設けられている。 Further, in the solid-state imaging device of the present invention, a plurality of light receiving units that photoelectrically convert image light from a subject is imaged in the imaging region at the center of the chip, and a peripheral circuit unit is provided around the light receiving unit. A chip edge region is provided in the periphery, and a plurality of pad electrodes for external wiring are provided in the chip edge region.
本発明の固体撮像素子の製造方法は、撮像素子が形成された半導体基板表面のパッド電極よりも上層に、本発明の上記パッド電極の開口方法における絶縁膜を積層するものであり、そのことにより上記目的が達成される。 The manufacturing method of the solid-state imaging device of the present invention is a method of laminating the insulating film in the opening method of the pad electrode of the present invention above the pad electrode on the surface of the semiconductor substrate on which the imaging device is formed. The above objective is achieved.
本発明の電子情報機器は、本発明の上記固体撮像素子を画像入力デバイスとして撮像部に用いたものであり、そのことにより上記目的が達成される。 The electronic information device of the present invention uses the solid-state imaging device of the present invention as an image input device in an imaging unit, and thereby achieves the above object.
上記構成により、以下、本発明の作用を説明する。 With the above configuration, the operation of the present invention will be described below.
本発明においては、パッド電極の開口方法として、ウェットエッチングにより、パッド電極を構成する上側バリアメタル層上でエッチングを止めてパッド電極上の絶縁膜を全て取り除き、上側バリアメタル層をドライエッチングで除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有するか、または、第1ドライエッチングにより、パッド電極を構成する上側バリアメタル層上に設けられたエッチングストッパー膜でエッチングを止めてエッチングストッパー膜上の絶縁膜を全て取り除き、エッチングストッパー膜を第2ドライエッチングで全て除去して上側バリアメタル層を露出させ、上側バリアメタル層を第3ドライエッチングで全て除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有している。これによって、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜剥がれを低減してパッド電極のボンディング不良を抑えることができる本発明の目的を達成することが可能となる。 In the present invention, as an opening method of the pad electrode, wet etching is used to stop etching on the upper barrier metal layer constituting the pad electrode, to remove all the insulating film on the pad electrode, and to remove the upper barrier metal layer by dry etching. Then, there is a pad electrode opening forming step for forming an opening on the pad electrode, or etching is stopped by an etching stopper film provided on the upper barrier metal layer constituting the pad electrode by the first dry etching. All the insulating film on the etching stopper film is removed, all the etching stopper film is removed by the second dry etching to expose the upper barrier metal layer, and all the upper barrier metal layer is removed by the third dry etching, and then on the pad electrode A pad electrode opening forming step for forming an opening inAs a result, by suppressing the amount of overetching applied to the pad electrode, it is possible to reduce film peeling of the passivation film due to Al cavitation on the pad electrode that occurs in the subsequent sintering process, and to suppress pad electrode bonding failures. The object of the present invention can be achieved.
以上により、本発明によれば、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜ハガレを低減してパッド電極のボンディング不良を抑えることができる。 As described above, according to the present invention, by suppressing the amount of over-etching applied to the pad electrode, the film peeling of the passivation film due to the formation of Al cavities on the pad electrode that occurs in the subsequent sintering process is reduced, and the bonding of the pad electrode Defects can be suppressed.
以下に、本発明のパッド電極の開口方法の実施形態1〜3を、本発明の固体撮像素子およびその製造方法に適用した場合について図面を参照しながら説明し、さらに、この固体撮像素子を撮像部に用いた電子情報機器を実施形態4として、図面を参照しながら説明する。
(実施形態1)
図1は、本発明の実施形態1に係る固体撮像素子におけるパッド電極部の要部構成例を示す縦断面図である。
(Embodiment 1)
FIG. 1 is a longitudinal cross-sectional view illustrating an exemplary configuration of a main part of a pad electrode portion in a solid-state imaging device according to
図1において、本実施形態1の固体撮像素子10は、ここでは特に図示していないが、半導体チップ中央部の撮像領域に、被写体からの画像光を光電変換して撮像する複数の受光部(光電変換部)が設けられ、その周辺に周辺回路部が設けられ、さらにその周辺がチップ端縁領域になっており、このチップ端縁領域に外部配線用の複数のパッド電極が設けられている。このパッド電極は、その上を覆うように絶縁膜が積層されているが、この絶縁膜を開口(開口部;平面視矩形または正方形)してパッド電極の表面を露出させるための窓開け工程を行っている。
In FIG. 1, the solid-
複数の半導体チップが配設された半導体ウェハの所定膜1上にシリコン酸化膜からなる平坦化絶縁膜2が、固体撮像素子の上層として設けられている。この平坦化絶縁膜2上に、パッド電極として、パッド電極下部のメタル層4(例えばAl−Cu層)およびパッド電極上部の配線信頼性のためのバリアメタル層3(Ti系バリアメタルで例えばTi/TiN膜)が順次形成されている。このバリアメタル層3上が開口された絶縁膜5上に、酸素や水分を透過しないシンター処理用のパッシベーション膜7が形成されている。この場合、パッド電極上の絶縁膜5の開口部は、上方向に開放した形状で大きく開いている。
A
複数の受光部が設けられた固体撮像素子となる領域が形成される半導体装置を用意する。前述したように、平坦化絶縁膜2は半導体ウェハの表面に形成された所定膜1上の絶縁膜であり、バリアメタル層3およびメタル層4により構成されるパッド電極は下地層の平坦化絶縁膜2を介して配線と接続されている。絶縁膜5は、固体撮像素子となる領域全体を覆う絶縁膜である。この絶縁膜5は、SiO系からなる絶縁膜からなることを特徴とする。具体的にはCVD法で形成されるSiO2膜、SiOF系膜およびSiOC系膜などである。上記窓開け工程は、所望のパッド開口パターンをフォトリソグラフィ工程により絶縁膜5上に形成することにより実施する。
A semiconductor device is prepared in which a region to be a solid-state imaging device provided with a plurality of light receiving portions is formed. As described above, the
ここで、図1の固体撮像素子の製造方法におけるチップ端縁領域のパッド電極開口工程について説明する。 Here, the pad electrode opening process in the chip edge region in the manufacturing method of the solid-state imaging device of FIG. 1 will be described.
図2(a)〜図2(d)は、図1の固体撮像素子の製造方法におけるパッド電極開口工程を複数工程に分けて示すパッド電極部の要部縦断面図であって、(a)は、フォトリソグラフィ工程によるパッド開口パターン形成後のパッド電極部の要部縦断面図、(b)は、ウェットエッチング後のパッド電極部の要部縦断面図、(c)は、ドライエッチング後のパッド電極部の要部縦断面図、(d)は、レジストハクリ、パッシベーション膜堆積後のパッド電極部の要部縦断面図である。 2 (a) to 2 (d) are main part longitudinal sectional views of the pad electrode part showing the pad electrode opening process in the solid-state imaging device manufacturing method of FIG. FIG. 4B is a longitudinal sectional view of the main part of the pad electrode part after the formation of the pad opening pattern by the photolithography process, FIG. 5B is a longitudinal sectional view of the main part of the pad electrode part after the wet etching, and FIG. The principal part longitudinal cross-sectional view of a pad electrode part, (d) is a principal part longitudinal cross-sectional view of the pad electrode part after resist peeling and passivation film deposition.
まず、図2(a)のフォトリソグラフィ工程に示すように、半導体ウェハの所定膜1上にシリコン酸化膜からなる平坦化絶縁膜2が、固体撮像素子の上層として設けられ、この平坦化絶縁膜2上に、パッド電極として、パッド電極下部のAl系メタル層4(例えばAl−Cu層)およびパッド電極上部のバリアメタル層3(例えばTi/TiN膜;膜厚300nm〜600nm)の積層構造が形成される。このパッド電極(バリアメタル層3およびAl系メタル層4)および平坦化絶縁膜2上に絶縁膜5(酸化膜)を成膜し、その上に、上記窓開け工程を実施するべくパッド電極上方のみ開口するように、フォトレジスト膜6にパッド開口パターンを形成する。
First, as shown in the photolithography process of FIG. 2A, a
次に、図2(b)のウェットエッチング工程に示すように、バリアメタル3と絶縁膜5との間でエッチングレート比のあるHF系の薬液(例えばバッファードフッ酸;BHF、100:0.1〜5、ここでは100:1)によりウェットエッチングを行い、その後、パッド電極のバリアメタル3の表面を露出させる。このとき、絶縁膜5はウェットエッチングにより等方的にエッチングされるので、エッチング中またはそのエッチング終了時にパッド電極のAl系メタル層4(Al−Cu層)の表面が露出しないように制御する必要がある。よって、フォトリソグラフィ工程で開口するパッド電極上の開口面積は、ウェットエッチングにより開口部が大きくなる分だけパッド電極よりも小さくして(狭くして)、ウェットエッチング終了時にパッド電極側壁まで露出させないように調整する必要がある。ウェットエッチングの薬液がパッド電極側壁から染み込むと、絶縁膜5がさらに横方向にエッチング除去されてしまい、Al系メタル層4が露出しかねないからである。
Next, as shown in the wet etching step of FIG. 2B, an HF-based chemical solution having an etching rate ratio between the
続いて、図2(c)のドライエッチング工程に示すように、ドライエッチングによりTi系からなるバリアメタル3をエッチング除去し、Al系メタル層4(Al−Cu層)からなるパッド電極部の表面として露出させ、酸素系プラズマによるアッシング処理によってフォトレジスト膜6を取り除き、エッチ後処理(薬液処理)を施すことにより、エッチング時に絶縁膜5の開口部内壁に付着した反応性生物(金属膜)を取り除く。この場合、ドライエッチングは、例えば、CHF3/O2=140/30sccm、圧力60mT、ソースパワー800Wのようなドライエッチング条件で行う。
Subsequently, as shown in the dry etching step of FIG. 2C, the Ti-based
さらに、図2(d)のパッシベーション膜形成・シンター処理工程に示すように、シリコン窒化膜などのパッシベーション膜7を堆積させて成膜し、パッド電極上を覆った状態で、摂氏300〜500度の熱でシンター処理を行う。この場合、ウェットエッチングにより開口部が大きく開いているので熱処理が有効に行われ得る。なお、このパッシベーション膜7は、後のオンチップ工程で除去して、Al系メタル層4の表面を露出させて外部配線とのボンディングが可能なようにする。
Further, as shown in the passivation film formation / sinter processing step of FIG. 2D, a
即ち、チップ端縁領域のパッド電極の開口方法は、ウェットエッチングにより、パッド電極を構成する上側のバリアメタル層3上でエッチングを止めてパッド電極上の絶縁膜5を全て取り除き、上側のバリアメタル層3をドライエッチングで除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有している。このパッド電極開口部形成工程は、絶縁膜5上にフォトレジスト材料を成膜し、このフォトレジスト膜6にパッド開口パターンを形成するフォトレジスト膜形成工程と、フォトレジスト膜6をマスクとして絶縁膜5を選択的にウェットエッチングすることによりパッド電極の表面を露出させるウェットエッチング工程と、フォトレジスト膜6をマスクとして、パッド電極を構成する下側のメタル層4および上側のバリアメタル層3のうちの上側のバリアメタル層3を選択的にドライエッチングして下側のメタル層4の表面を露出させるドライエッチング工程とを有する。
That is, the opening method of the pad electrode in the chip edge region is performed by wet etching to stop the etching on the upper
ここで、効果について説明する。 Here, the effect will be described.
図3は、オーバーエッチング時間(sec)に対する薬液処理・シンター処理後のAl凝集による空洞欠陥数を示す図であり、図4は、オーバーエッチング時間(sec)に対す空洞欠陥の様子を模式的に示す資料平面図である。この場合の空洞欠陥の様子を見る検査装置は、ウェハ表面を顕微鏡で撮像し、画像比較して基準画面を差し引いた画像を表示部に映し出すことができ、顕微鏡写真として出力することができる。 FIG. 3 is a diagram showing the number of cavity defects due to Al agglomeration after chemical treatment / sintering with respect to the overetching time (sec), and FIG. 4 schematically shows the state of the cavity defects with respect to the overetching time (sec). FIG. In this case, the inspection apparatus that looks at the state of the cavity defect can take an image of the wafer surface with a microscope, display an image obtained by subtracting the reference screen by comparing the images, and output the image as a micrograph.
図3および図4(a)に示すように、オーバーエッチング時間(sec)が25sec後には「0」secのときに空洞欠陥数も「0」、図3および図4(b)に示すように、オーバーエッチング時間(sec)が103sec後には空洞欠陥数が1200個程度、図3および図4(c)に示すように、オーバーエッチング時間(sec)が208sec後には空洞数が5800個程度であった。このように、オーバーエッチング時間(sec)が103sec後の資料表面を顕微鏡でみると図4(b)のようになり、オーバーエッチング時間(sec)が208sec後のウェハ資料表面を光学顕微鏡でみると、オーバーエッチング時間(sec)が図4(b)の103sec後のウェハ資料表面に比べて、図4(c)のように空洞欠陥数が大幅に増加していることが分かる。本発明のパッド電極開口工程を用いれば、オーバーエッチング時間(sec)が25sec程度に抑えることができる。 As shown in FIG. 3 and FIG. 4A, the number of cavity defects is “0” when the overetching time (sec) is “0” sec after 25 sec, as shown in FIG. 3 and FIG. When the overetching time (sec) is 103 sec, the number of cavity defects is about 1200. As shown in FIGS. 3 and 4C, the number of cavities is about 5800 after the overetching time (sec) is 208 sec. It was. Thus, when the surface of the material after overetching time (sec) is 103 sec is viewed with a microscope, it is as shown in FIG. 4B, and when the surface of the wafer material after overetching time (sec) is 208 sec is viewed with an optical microscope. It can be seen that the number of cavity defects is significantly increased as shown in FIG. 4C compared to the surface of the wafer material after the overetching time (sec) of 103 seconds in FIG. 4B. If the pad electrode opening process of the present invention is used, the overetching time (sec) can be suppressed to about 25 sec.
以上のように、本実施形態1によれば、パッド電極上の酸化膜、前述した絶縁膜5をウェットエッチングでパッド電極上のみ取り除き、パッド電極のTi系バリアメタル層3のみをドライエッチングで除去することでパッド電極のメタル層4に与えるドライエッチングのオーバーエッチングによるダメージを大幅に抑えることができる。これによって、シンター後に発生するパッド電極上の欠陥(膜剥がれの原因になる空洞欠陥)を低減することができる。
(実施形態2)
上記実施形態1では、図2(b)のウェットエッチング工程において、パッド電極のバリアメタル3の表面を露出させ場合に、絶縁膜5はウェットエッチングにより等方的にエッチングされ、エッチング終了時にパッド電極のAl系メタル層4(Al−Cu層)の表面および側面が露出しない程度にエッチング時間を制御する場合について説明したが、本実施形態2では、フォトリソグラフィ工程で開口するパッド電極上の開口面積を狭くして、ウェットエッチングにより絶縁膜5で開口部が大きくエッチング除去されても、ウェットエッチング終了時にパッド電極のバリアメタル3の表面位置で止まるようにパッド電極上の開口面積を設定するようにしてもよい。パッド電極のバリアメタル3の露出面積はボンディング可能な有効面積が確保されていればよい。
As described above, according to the first embodiment, the oxide film on the pad electrode and the insulating
(Embodiment 2)
In the first embodiment, the insulating
この場合には、ウェットエッチングの薬液がパッド電極側壁から染み込んで、絶縁膜5がさらに横方向に拡大してエッチング除去され、Al系メタル層4までが露出するという事態は全くなくなる。
(実施形態3)
上記実施形態1では、図2(b)のウェットエッチング工程を実施して絶縁膜5を上方向に広がるように開放する開口部(例えばおわん状)を形成してパッド電極のバリアメタル3の表面を露出させたが、本実施形態3では、バリアメタル3上に、ドライエッチングによるエッチングレートの高いエッチングストッパー膜(膜厚50nm程度)を設けて、フォトリソグラフィ工程でエッチングストッパー膜まで絶縁膜5を開口するようにエッチング除去してもよい。さらに、次の別工程で、ドライエッチングにより、エッチングストッパー膜をエッチング除去し、さらに、ドライエッチングにより、バリアメタル3をエッチング除去してAl系メタル層4の表面を開口部を介して露出させるようにしてもよい。
In this case, there is no situation where the wet etching chemical solution permeates from the side wall of the pad electrode, the insulating
(Embodiment 3)
In the first embodiment, the wet etching process of FIG. 2B is performed to form an opening (for example, a bowl shape) that opens the insulating
即ち、パッド電極の開口方法は、第1ドライエッチングにより、パッド電極を構成する上側のバリアメタル層3上に設けられたエッチングストッパー膜(図示せず)でエッチングを止めてエッチングストッパー膜上の絶縁膜5を全て取り除き、エッチングストッパー膜を第2ドライエッチングで全て除去して上側のバリアメタル層3を露出させ、上側のバリアメタル層3を第3ドライエッチングで全て除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有している。このパッド電極開口部形成工程は、絶縁膜5上にフォトレジスト膜6を成膜し、フォトレジスト膜6にパッド開口パターンを形成するフォトレジスト膜形成工程と、このパッド開口パターンをマスクとして絶縁膜5をエッチングストッパー膜までドライエッチングすることによりエッチングストッパー膜の表面を露出させる第1ドライエッチング工程と、パッド開口パターンをマスクとして、エッチングストッパー膜を、パッド電極を構成する下側のメタル層4および上側のバリアメタル層3のうちの上側のバリアメタル層3までドライエッチングすることにより上側のバリアメタル層3の表面を露出させる第2ドライエッチング工程と、パッド開口パターンをマスクとして、上側のバリアメタル層3をドライエッチングして下側のメタル層4の表面を露出させる第3ドライエッチング工程とを有する。
That is, the opening method of the pad electrode is the first dry etching, and the etching is stopped by an etching stopper film (not shown) provided on the upper
この場合には、エッチングストッパー膜を設ける工程が増加するものの、上記実施形態1,2の場合と同様に、Al系メタル層4へのオーバーエッチングを大幅に抑制することができる。これによって、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜ハガレを低減してパッド電極のボンディング不良を抑えることができる。ドライエッチングばかりで開口処理を行うことができるため、エッチングガスを入れ替えることだけでよく、量産性がよい。
In this case, although the process of providing an etching stopper film increases, overetching to the Al-based
したがって、上記実施形態1〜3では、従来、考慮していた絶縁膜5の堆積膜厚ばらつきおよびCMPばらつきを考慮する必要がなくなり、Ti系のバリアメタル3の膜厚ばらつきおよびエッチングばらつきのみを考慮すればよいので、上記でのオーバーエッチング量は約50nmと、ドライエッチングのみで行うときのオーバーエッチ量(約100nm)の半分程度までに抑えることができ、後のシンターでAl凝集による空洞化や膜剥がれを低減することが可能となって、パッド電極のボンディング不良を抑えることができる。
Therefore, in the first to third embodiments, it is no longer necessary to consider the deposited film thickness variation and CMP variation of the insulating
なお、上記実施形態1〜3では特に説明しなかったが、の固体撮像素子およびその製造方法は、CMOS型固体撮像素子に限らず、CCD型固体撮像素子にも同様に適用可能である。また、本発明のパッド電極の開口方法は、本発明の固体撮像素子の製造方法に限るものではない。
(実施形態4)
図5は、本発明の実施形態4として、本発明の実施形態1〜3の固体撮像素子10を含む固体撮像装置を撮像部に用いた電子情報機器の概略構成例を示すブロック図である。
Although not specifically described in the first to third embodiments, the solid-state imaging device and the manufacturing method thereof are not limited to the CMOS solid-state imaging device and can be similarly applied to a CCD solid-state imaging device. Further, the pad electrode opening method of the present invention is not limited to the method of manufacturing the solid-state imaging device of the present invention.
(Embodiment 4)
FIG. 5 is a block diagram illustrating a schematic configuration example of an electronic information device using, as an imaging unit, a solid-state imaging device including the solid-
図5において、本実施形態4の電子情報機器90は、上記実施形態1〜3の固体撮像素子10からの撮像信号を各種信号処理してカラー画像信号を得る固体撮像装置91と、この固体撮像装置91からのカラー画像信号を記録用に所定の信号処理した後にデータ記録可能とする記録メディアなどのメモリ部92と、この固体撮像装置91からのカラー画像信号を表示用に所定の信号処理した後に液晶表示画面などの表示画面上に表示可能とする液晶表示装置などの表示手段93と、この固体撮像装置91からのカラー画像信号を通信用に所定の信号処理をした後に通信処理可能とする送受信装置などの通信手段94とを有している。なお、この電子情報機器90として、これに限らず、固体撮像装置91の他に、メモリ部92と、表示手段93と、通信手段94と、プリンタなどの画像出力装置95とのうちの少なくともいずれかを有していてもよい。
In FIG. 5, the
この電子情報機器90としては、前述したように例えばデジタルビデオカメラ、デジタルスチルカメラなどのデジタルカメラや、監視カメラ、ドアホンカメラ、車載用後方監視カメラなどの車載用カメラおよびテレビジョン電話用カメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置および携帯端末装置(PDA)などの画像入力デバイスを有した電子機器が考えられる。
As described above, the
したがって、本実施形態4によれば、この固体撮像装置91からのカラー画像信号に基づいて、これを表示画面上に良好に表示したり、これを紙面にて画像出力装置95により良好にプリントアウト(印刷)したり、これを通信データとして有線または無線にて良好に通信したり、これをメモリ部92に所定のデータ圧縮処理を行って良好に記憶したり、各種データ処理を良好に行うことができる。
Therefore, according to the fourth embodiment, on the basis of the color image signal from the solid-
なお、本実施形態1〜3では、特に説明しなかったが、上記実施形態1,2のように、パッド電極の開口方法として、ウェットエッチングにより、パッド電極を構成する上側バリアメタル層上でエッチングを止めてパッド電極上の絶縁膜を全て取り除き、上側バリアメタル層をドライエッチングで除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有するか、または、上記実施形態3のように、第1ドライエッチングにより、パッド電極を構成する上側バリアメタル層上に設けられたエッチングストッパー膜でエッチングを止めてエッチングストッパー膜上の絶縁膜を全て取り除き、エッチングストッパー膜を第2ドライエッチングで全て除去して上側バリアメタル層を露出させ、上側バリアメタル層を第3ドライエッチングで全て除去してパッド電極上に開口部を形成するパッド電極開口部形成工程を有していれば、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜剥がれを低減してパッド電極のボンディング不良を抑えることができる本発明の目的を達成することができる。 Although not particularly described in the first to third embodiments, as in the first and second embodiments, as a pad electrode opening method, etching is performed on the upper barrier metal layer constituting the pad electrode by wet etching. Or removing all the insulating film on the pad electrode, and removing the upper barrier metal layer by dry etching to form an opening on the pad electrode, or in the third embodiment As described above, by the first dry etching, the etching is stopped by the etching stopper film provided on the upper barrier metal layer constituting the pad electrode, and all the insulating film on the etching stopper film is removed, and the etching stopper film is removed by the second dry etching. To completely remove the upper barrier metal layer, and the upper barrier metal layer is third dry etched. If there is a pad electrode opening forming step for forming an opening on the pad electrode by removing all of the pad electrode, the pad electrode generated in the subsequent sintering process can be suppressed by suppressing the over-etching amount applied to the pad electrode. It is possible to achieve the object of the present invention that can reduce the film peeling of the passivation film due to the Al cavitation and suppress the bonding failure of the pad electrode.
以上のように、本発明の好ましい実施形態1〜4を用いて本発明を例示してきたが、本発明は、この実施形態1〜4に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜4の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
As mentioned above, although this invention has been illustrated using preferable Embodiment 1-4 of this invention, this invention should not be limited and limited to this Embodiment 1-4. It is understood that the scope of the present invention should be construed only by the claims. It is understood that those skilled in the art can implement an equivalent range from the description of specific
本発明は、被写体からの画像光を光電変換して撮像する半導体素子で構成された固体撮像素子およびその製造方法、この固体撮像素子を画像入力デバイスとして撮像部に用いた例えばデジタルビデオカメラおよびデジタルスチルカメラなどのデジタルカメラや、車載用カメラおよびセキュリティカメラなどの画像入力カメラ、スキャナ、ファクシミリ、カメラ付き携帯電話装置などの電子情報機器の分野において、パッド電極にかかるオーバーエッチング量を抑制することにより、後のシンター処理で発生するパッド電極上のAl空洞化によるパッシベーション膜の膜剥がれを低減してパッド電極のボンディング不良を抑えることができる。 The present invention relates to a solid-state imaging device configured by a semiconductor element that photoelectrically converts image light from a subject and images the same, and a manufacturing method thereof, for example, a digital video camera and a digital device using the solid-state imaging device as an image input device in an imaging unit. By suppressing the amount of overetching applied to pad electrodes in the fields of digital information cameras such as still cameras, image input cameras such as in-vehicle cameras and security cameras, scanners, facsimiles, and camera-equipped mobile phone devices. Further, it is possible to reduce the film peeling of the passivation film due to the formation of the Al cavities on the pad electrode, which occurs in the subsequent sintering process, and to suppress the bonding failure of the pad electrode.
1 所定層
2 絶縁膜
3 パッド電極のTi系のバリアメタル層
4 パッド電極のAl系のメタル層
5 パッド電極上の絶縁膜
6 パッド開口パターンを有するフォトレジスト膜
7 パッシベーション膜
10 固定撮像素子
DESCRIPTION OF
Claims (23)
前記絶縁膜上にフォトレジスト膜を成膜し、該フォトレジスト膜にパッド開口パターンを形成するフォトレジスト膜形成工程と、
該パッド開口パターンをマスクとして該絶縁膜を選択的にウェットエッチングすることにより該パッド電極の表面を露出させるウェットエッチング工程と、
該パッド開口パターンをマスクとして、該パッド電極を構成する下側メタル層および上側バリアメタル層のうちの該上側バリアメタル層を選択的にドライエッチングして該下側メタル層の表面を露出させるドライエッチング工程とを有する請求項1に記載のパッド電極の開口方法。 The pad electrode opening forming step includes
A photoresist film forming step of forming a photoresist film on the insulating film and forming a pad opening pattern in the photoresist film;
A wet etching step of exposing the surface of the pad electrode by selectively wet etching the insulating film using the pad opening pattern as a mask;
Using the pad opening pattern as a mask, a dry etching that selectively dry-etches the upper barrier metal layer of the lower metal layer and the upper barrier metal layer constituting the pad electrode to expose the surface of the lower metal layer. The pad electrode opening method according to claim 1, further comprising an etching step.
前記絶縁膜上にフォトレジスト膜を成膜し、該フォトレジスト膜にパッド開口パターンを形成するフォトレジスト膜形成工程と、
該パッド開口パターンをマスクとして該絶縁膜を前記エッチングストッパー膜までドライエッチングすることにより該エッチングストッパー膜の表面を露出させる第1ドライエッチング工程と、
該パッド開口パターンをマスクとして該エッチングストッパー膜を、該パッド電極を構成する下側メタル層および上側バリアメタル層のうちの該上側バリアメタル層までドライエッチングすることにより該上側バリアメタル層の表面を露出させる第2ドライエッチング工程と、
該パッド開口パターンをマスクとして該上側バリアメタル層をドライエッチングして該下側メタル層の表面を露出させる第3ドライエッチング工程とを有する請求項2に記載のパッド電極の開口方法。 The pad electrode opening forming step includes
A photoresist film forming step of forming a photoresist film on the insulating film and forming a pad opening pattern in the photoresist film;
A first dry etching step of exposing the surface of the etching stopper film by dry etching the insulating film to the etching stopper film using the pad opening pattern as a mask;
Using the pad opening pattern as a mask, the etching stopper film is dry-etched up to the upper barrier metal layer of the lower metal layer and the upper barrier metal layer constituting the pad electrode to thereby surface the upper barrier metal layer. Exposing a second dry etching step;
3. The pad electrode opening method according to claim 2, further comprising a third dry etching step in which the upper barrier metal layer is dry-etched using the pad opening pattern as a mask to expose the surface of the lower metal layer.
該パッシベーション膜内の残留水素を用いて熱によるシンター処理を行うシンター処理工程とを有する請求項1〜4のいずれかに記載のパッド電極の開口方法。 A passivation film forming step of forming a passivation film on the pad electrode and the insulating film after the dry etching step;
5. The pad electrode opening method according to claim 1, further comprising: a sintering process for performing a sintering process by heat using residual hydrogen in the passivation film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041282A JP2009200297A (en) | 2008-02-22 | 2008-02-22 | Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008041282A JP2009200297A (en) | 2008-02-22 | 2008-02-22 | Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009200297A true JP2009200297A (en) | 2009-09-03 |
Family
ID=41143477
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008041282A Withdrawn JP2009200297A (en) | 2008-02-22 | 2008-02-22 | Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009200297A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096782A (en) * | 2009-10-28 | 2011-05-12 | Toshiba Corp | Method of manufacturing solid-state imaging element |
JP2012015284A (en) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | Method of manufacturing solid state imaging device and solid state imaging device |
US8487394B2 (en) | 2009-10-27 | 2013-07-16 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of manufacturing the same |
JP2016118558A (en) * | 2014-12-23 | 2016-06-30 | イーエム・ミクロエレクトロニク−マリン・エス アー | Humidity sensor |
-
2008
- 2008-02-22 JP JP2008041282A patent/JP2009200297A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8487394B2 (en) | 2009-10-27 | 2013-07-16 | Kabushiki Kaisha Toshiba | Solid-state imaging device and method of manufacturing the same |
JP2011096782A (en) * | 2009-10-28 | 2011-05-12 | Toshiba Corp | Method of manufacturing solid-state imaging element |
JP2012015284A (en) * | 2010-06-30 | 2012-01-19 | Toshiba Corp | Method of manufacturing solid state imaging device and solid state imaging device |
JP2016118558A (en) * | 2014-12-23 | 2016-06-30 | イーエム・ミクロエレクトロニク−マリン・エス アー | Humidity sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10411143B2 (en) | Solid-state imaging element, method for manufacturing solid-state imaging element, and electronic device | |
JP4110192B1 (en) | Photoelectric conversion device and imaging system using photoelectric conversion device | |
US7294524B2 (en) | Method for fabricating image sensor without LTO-based passivation layer | |
US8189083B2 (en) | Solid-state imaging device, method for manufacturing the same and imaging apparatus | |
JP2005012189A (en) | Photoelectric conversion device and manufacturing method thereof | |
JP2007013061A (en) | Solid-state imaging apparatus and its manufacturing method | |
JP2009099804A (en) | Solid-state imaging element, camera module, and electronic information equipment | |
JP2009188068A (en) | Solid-state imaging device and method of manufacturing the same, and electronic information apparatus | |
US10032821B2 (en) | Imaging device and method of manufacturing the same | |
JP2009200297A (en) | Aperture opening method of pad electrode, manufacturing method of solid-state imaging element, solid-state imaging element, and electronic information equipment | |
WO2008018329A1 (en) | Solid-state imaging apparatus and method for manufacturing same, and electronic information apparatus | |
JP2011166033A (en) | Solid-state image pickup element, method of manufacturing the same, and electronic information apparatus | |
JP5501860B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic information device | |
JP2010205843A (en) | Solid-state image sensor, method of manufacturing the same, and electronic information apparatus | |
JP2004055669A (en) | Solid-state imaging element and method manufacturing the same | |
JP2010129786A (en) | Method of manufacturing solid-state imaging apparatus, and electronic information apparatus | |
JP5231288B2 (en) | Semiconductor device manufacturing method, solid-state image sensor manufacturing method, solid-state image sensor, and electronic information device | |
JP2009272650A (en) | Photoelectric conversion device | |
JP5003044B2 (en) | Manufacturing method of solid-state imaging device | |
JP2009129931A (en) | Solid-state image sensor and method of manufacturing the same, and electronic information device | |
JPH10321828A (en) | Manufacture of solid-state image pickup device | |
JP2007123533A (en) | Solid state imaging element, manufacturing method thereof, and electronic information equipment | |
JP4715110B2 (en) | Manufacturing method of solid-state imaging device | |
JP2016012641A (en) | Method of manufacturing solid state imaging device, and electronic information appliance | |
JP2011018710A (en) | Solid-state imaging apparatus, and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |