JP2009194332A - 半導体装置の製造方法および断面観察方法 - Google Patents
半導体装置の製造方法および断面観察方法 Download PDFInfo
- Publication number
- JP2009194332A JP2009194332A JP2008036359A JP2008036359A JP2009194332A JP 2009194332 A JP2009194332 A JP 2009194332A JP 2008036359 A JP2008036359 A JP 2008036359A JP 2008036359 A JP2008036359 A JP 2008036359A JP 2009194332 A JP2009194332 A JP 2009194332A
- Authority
- JP
- Japan
- Prior art keywords
- cross
- semiconductor device
- sectional
- positioning
- straight line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】素子と、半導体基板11の上方から見て素子を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカ16a,16bと、を半導体基板11上に形成する工程と、所定の工程で素子の断面構造を観察する半導体基板11を選択する工程と、位置決めマーカ16a,16bの断面幅および/または位置決めマーカ16a,16bと素子との距離に基づいて、素子を含んだ壁構造体を形成する工程と、壁構造体の断面構造を観察する工程と、を有する半導体装置10の製造方法によって、高精度に断面観察を行うことができる。
【選択図】図1
Description
まず、観察対象となる半導体装置のサンプルについて説明する。
TEMにより断面観察が行われる半導体装置100は、図18に示すように、基板101上に形成された層間絶縁膜(図18では図示を省略)内に、下部配線103と上部配線104とが形成されており、下部配線103と上部配線104とがビア105を介してそれぞれ接続されている。なお、図18において、ビア105はその位置について破線で示している。
これによれば、基板101上に形成された層間絶縁膜102内に、下部配線103と上部配線104とがビア105を介して接続されていることが分かる。このように、下部配線103、上部配線104およびビア105の位置などを特定し、不良発生原因、組織形態、原子レベル構造、結晶構造などの解析を行うことができる。
半導体装置の配線およびビアの最小ピッチが、加工可能な幅よりも小さくなると、薄片化された半導体装置のサンプルは、観察対象となる配線および/またはビアだけでなく、それらを囲む層間絶縁膜も含んだものとなる(例えば、図18における断面線R2−R2まで加工した場合のように、下部配線103、上部配線104およびビア105だけでなく、これらの周りに余分な層間絶縁膜102が得られる。)。したがって、このようなサンプルは層間絶縁膜の含有率が高くなるために、観察対象となる物質の組織的、構造的な情報の不確定さが増すために、正確な解析を行えないという問題点があった。
この半導体装置の製造方法は、前記素子と、前記半導体基板の上方から見て前記素子を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカと、を前記半導体基板上に形成する工程と、所定の工程で前記素子の断面構造を観察する前記半導体基板を選択する工程と、前記位置決めマーカの断面幅および/または前記位置決めマーカと前記素子との距離に基づいて、前記素子を含んだ壁構造体を形成する工程と、前記壁構造体の断面構造を観察する工程と、を有する。
この断面観察方法は、前記基板の上方から見て前記対象物を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカを形成する工程と、前記位置決めマーカの断面幅および/または前記位置決めマーカと前記対象物との距離に基づいて、前記対象物を含んだ壁構造体を形成する工程と、前記壁構造体の断面構造を観察する工程と、を有する。
まず、第1の実施の形態について説明する。
半導体装置10は、半導体基板11上に層間絶縁膜(図1では図示を省略)が形成されており、当該層間絶縁膜内には、素子(図示を省略)が形成されている。なお、図1には、素子を構成する下部配線13および上部配線14が層間絶縁膜内の下部および上部に直線状にそれぞれ形成されている。そして、下部配線13と上部配線14とが重なる端部がビア15により接続されている。なお、図1において、ビア15はその位置について破線で示している。
図2〜図5は、第1の実施の形態における、断面加工が施された半導体装置の要部断面模式図である。図2〜図5に示す半導体装置10のサンプルは、FIBによって、図1に示した半導体装置10が断面線P1−P1,P2−P2,P3−P3,P4−P4まで加工された断面のTEMによる観察結果をそれぞれ模式的に示したものである。
図2によれば、基板11上に層間絶縁膜12が形成されており、層間絶縁膜12内の下部および上部に、下部配線13および上部配線14のパターンがそれぞれ形成されていることを確認できる。そして、下部配線13と上部配線14とが重なる端部を接続するビア15のパターンを確認できる。また、位置決めマーカ16aと上部配線14および位置決めマーカ16bと下部配線13がそれぞれ同じ高さに位置する。そして、位置決めマーカ16a,16bの幅および高さは互いに等しく、位置決めマーカ16aと上部配線14との距離および、位置決めマーカ16bと下部配線13との距離はそれぞれ等しい。
図3によれば、半導体装置10のサンプルも、基板11、層間絶縁膜12、下部配線13、上部配線14、およびビア15によって構成され、各構成要素については上記図2の「断面線P1−P1」の場合と同一である。そして、位置決めマーカ16a,16bについても、形成された位置、それぞれの幅、および高さは互いに等しく、位置決めマーカ16aと上部配線14との距離、および位置決めマーカ16bと下部配線13との距離もそれぞれ等しい。
図4によれば、位置決めマーカ16a,16bの全てが加工されるため、半導体装置10のサンプルを構成する、基板11、層間絶縁膜12、下部配線13、上部配線14、およびビア15のみが観察される。
図5によれば、半導体装置10のサンプルは、基板11、層間絶縁膜12、下部配線13、上部配線14およびビア15により構成されており、各構成要素については既述の通りである。そして、位置決めマーカ16bは全て加工されて、位置決めマーカ16aのみが観察される。
<実施例1−1>は、半導体装置の位置決めマーカの平断面が正方形である場合を例に挙げて説明する。
半導体装置20は、基板21上に層間絶縁膜(図7では図示を省略)が形成されており、当該層間絶縁膜内の下部および上部に、下部配線23および上部配線24が直線状にそれぞれ形成されている。そして、下部配線23と上部配線24とが重なる端部がビア25により接続されている。なお、図7において、ビア25はその位置について破線で示している。
<実施例1−2>は、半導体装置の位置決めマーカの平断面が直角二等辺三角形である場合を例に挙げて説明する。
半導体装置30は、基板31上に層間絶縁膜(図8では図示を省略)が形成されており、当該層間絶縁膜内の下部および上部に、下部配線33および上部配線34が直線状にそれぞれ形成されている。そして、下部配線33と上部配線34とが重なる端部がビア35により接続されている。なお、図8において、ビア35はその位置について破線で示している。
<実施例1−3>は、半導体装置の位置決めマーカの平断面がひし形をなしている場合を例に挙げて説明する。
半導体装置40は、基板41上に層間絶縁膜(図9では図示を省略)が形成されており、当該層間絶縁膜内の下部および上部に、下部配線43および上部配線44が直線状にそれぞれ形成されている。そして、下部配線43と上部配線44とが重なる端部がビア45により接続されている。なお、図9において、ビア45はその位置について破線で示している。
第1の実施の形態では、上部配線および下部配線が、上方から見て直線状に配列した場合を例に挙げて説明した。第2の実施の形態では、上部配線と下部配線とが、上方から見て素子上の観察対象部で略直交する場合について2つの例を挙げて、図面を参照しながら説明する。
<実施例2−1>では、半導体装置に対する加工方向が上部配線の長手方向と平行であって、下部配線の長手方向と垂直である場合を例に挙げて説明する。
半導体装置50は、基板51上に層間絶縁膜(図10では図示を省略)が形成されており、当該層間絶縁膜内の下部および上部に、下部配線53および上部配線54が基板51の略中央部にて直交してそれぞれ形成されている。なお、加工方向と、下部配線53および上部配線54の長手方向とは、それぞれ垂直および平行である。そして、下部配線53と上部配線54とが重なる略中央部がビア55により接続されている。なお、図10において、ビア55はその位置について破線で示している。
図11〜図13は、第2の実施の形態における、断面加工が施された半導体装置の要部断面模式図である。図11〜図13に示す半導体装置50のサンプルは、FIBによって、図10に示した半導体装置50が断面線Q1−Q1,Q2−Q2,Q3−Q3まで加工された断面のTEMによる観察結果をそれぞれ模式的に示したものである。
図11によれば、基板51上に層間絶縁膜52が形成されており、層間絶縁膜52内の下部および上部に、下部配線13および上部配線14のパターンがそれぞれ形成されていることを確認できる。そして、下部配線53と上部配線54とが重なる略中央部を接続するビア55のパターンを確認できる。また、位置決めマーカ56a1,56a2と上部配線54とがそれぞれ同じ高さに位置する。そして、位置決めマーカ56a1,56a2の幅および高さは互いに等しく、位置決めマーカ56a1,56a2から上部配線54まではそれぞれ等間隔である。
図12によれば、半導体装置50のサンプルは、基板51、層間絶縁膜52、下部配線53、上部配線54およびビア55によって構成され、各構成要素については上記図11の「断面線Q1−Q1」の場合と同一である。そして、位置決めマーカ56a1,56a2についても、形成された位置や、それぞれの幅および高さは等しく、位置決めマーカ56a1,56a2から上部配線54まではそれぞれ等間隔である。
図13によれば、位置決めマーカ56a1,56a2の全てが加工されるため、半導体装置50のサンプルを構成する、基板51、層間絶縁膜52、下部配線53、上部配線54、およびビア55のみが観察される。
<実施例2−2>では、半導体装置に対する加工方向が下部配線の長手方向と平行であって、上部配線の長手方向と垂直である場合を例に挙げて説明する。
半導体装置60は、基板61上に層間絶縁膜(図14では図示を省略)が形成されており、当該層間絶縁膜内の下部および上部に、下部配線63および上部配線64が基板61の略中央部にて直交してそれぞれ形成されている。なお、下部配線63および上部配線64は、それぞれの長手方向に対して、加工方向が平行および垂直をなしている。そして、下部配線63と上部配線64とが重なる略中央部がビア65により接続されている。なお、図14において、ビア65はその位置について破線で示している。
図15〜図17は、第2の実施の形態における、断面加工が施された別の半導体装置の要部断面模式図である。図15〜図17に示す半導体装置60のサンプルは、FIBによって、図14に示した半導体装置60が断面線Q1−Q1,Q2−Q2,Q3−Q3まで加工された断面のTEMによる観察結果をそれぞれ模式的に示したものである。
図15によれば、基板61上に層間絶縁膜62が形成されており、層間絶縁膜62内の下部および上部に、下部配線63および上部配線64のパターンがそれぞれ形成されていることを確認できる。そして、下部配線63と上部配線64とが重なる略中央部を接続するビア65のパターンを確認できる。また、位置決めマーカ66b1,66b2と下部配線63とがそれぞれ同じ高さに位置する。そして、位置決めマーカ66b1,66b2の幅および高さは等しく、位置決めマーカ66b1,66b2と下部配線63とはそれぞれ等間隔である。
図16によれば、半導体装置60のサンプルは、基板61、層間絶縁膜62、下部配線63、上部配線64およびビア65によって構成され、各構成要素については上記図15の「断面線Q1−Q1」の場合と同一である。そして、位置決めマーカ66b1,66b2についても、形成された位置、それぞれの幅、および高さは等しく、位置決めマーカ66b1,66b2から下部配線63まではそれぞれ等間隔である。
図17によれば、位置決めマーカ66b1,66b2の全てが加工されるため、半導体装置60のサンプルのみが観察される。なお、半導体装置60のサンプルは既述の通り、基板61、層間絶縁膜62、下部配線63、上部配線64、およびビア65から構成される。
前記素子と、前記半導体基板の上方から見て前記素子を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカと、を前記半導体基板上に形成する工程と、
所定の工程で前記素子の断面構造を観察する前記半導体基板を選択する工程と、
前記位置決めマーカの断面幅および/または前記位置決めマーカと前記素子との距離に基づいて、前記素子を含んだ壁構造体を形成する工程と、
前記壁構造体の断面構造を観察する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記3) 前記位置決めマーカは、前記仮想直線上であって、前記素子上の対象部に対して点対称にそれぞれ配置されていることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記5) 前記素子と、前記位置決めマーカとは同質の材料によりそれぞれ構成されていることを特徴とする付記1乃至4のいずれか1項に記載の半導体装置の製造方法。
前記基板の上方から見て前記対象物を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカを形成する工程と、
前記位置決めマーカの断面幅および/または前記位置決めマーカと前記対象物との距離に基づいて前記対象物を含んだ壁構造体を形成する工程と、
前記壁構造体の断面構造を観察する工程と、
を有することを特徴とする断面観察方法。
(付記8) 前記位置決めマーカは、前記仮想直線上であって、前記対象物上の観察対象部に対して点対称にそれぞれ配置されていることを特徴とする付記6または7に記載の断面観察方法。
(付記10) 半導体基板上に形成された素子と、前記半導体基板の上方から見て前記素子を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカとを備えることを特徴とする半導体装置。
11 基板
13 下部配線
14 上部配線
15 ビア
16a,16b 位置決めマーカ
Claims (5)
- 半導体基板上に形成された素子の断面構造を観察することを含む半導体装置の製造方法において、
前記素子と、前記半導体基板の上方から見て前記素子を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカと、を前記半導体基板上に形成する工程と、
所定の工程で前記素子の断面構造を観察する前記半導体基板を選択する工程と、
前記位置決めマーカの断面幅および/または前記位置決めマーカと前記素子との距離に基づいて、前記素子を含んだ壁構造体を形成する工程と、
前記壁構造体の断面構造を観察する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記断面幅は、前記半導体装置に対する加工が前記仮想直線に近づくに伴って異なることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記位置決めマーカは、前記仮想直線上であって、前記素子上の対象部に対して点対称にそれぞれ配置されていることを特徴とする請求項1または2に記載の半導体装置の製造方法。
- 前記位置決めマーカは、前記仮想直線が通るようにそれぞれ配置されていることを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 基板上に形成された対象物の断面構造を観察する断面観察方法において、
前記基板の上方から見て前記対象物を通る仮想直線の両側にそれぞれ配置された少なくとも一対の位置決めマーカを形成する工程と、
前記位置決めマーカの断面幅および/または前記位置決めマーカと前記対象物との距離に基づいて前記対象物を含んだ壁構造体を形成する工程と、
前記壁構造体の断面構造を観察する工程と、
を有することを特徴とする断面観察方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036359A JP5071141B2 (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法および断面観察方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036359A JP5071141B2 (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法および断面観察方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009194332A true JP2009194332A (ja) | 2009-08-27 |
JP5071141B2 JP5071141B2 (ja) | 2012-11-14 |
Family
ID=41076045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036359A Expired - Fee Related JP5071141B2 (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法および断面観察方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5071141B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04247636A (ja) * | 1991-02-04 | 1992-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 断面研磨観察箇所の検出方法 |
JPH083768A (ja) * | 1994-06-23 | 1996-01-09 | Mitsubishi Electric Corp | 平面tem試料作成方法 |
-
2008
- 2008-02-18 JP JP2008036359A patent/JP5071141B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04247636A (ja) * | 1991-02-04 | 1992-09-03 | Nippon Telegr & Teleph Corp <Ntt> | 断面研磨観察箇所の検出方法 |
JPH083768A (ja) * | 1994-06-23 | 1996-01-09 | Mitsubishi Electric Corp | 平面tem試料作成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5071141B2 (ja) | 2012-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104777024B (zh) | 一种透射电镜样品的制备方法及定位方法 | |
KR101463245B1 (ko) | 집중 이온빔 장치 및 그것을 이용한 시료 단면 제작 방법및 박편 시료 제작 방법 | |
CN105158516B (zh) | 一种集成电路分析中透射电镜平面样品的制备方法 | |
CN102047405A (zh) | 使用聚焦离子束装置和扫描电子显微镜创建半导体结构的三维图像的方法 | |
TWI416091B (zh) | 電子顯微鏡試片與其製備方法以及製作三維影像之方法 | |
CN103094031B (zh) | 带电粒子束系统孔阑 | |
Attota et al. | Nondestructive shape process monitoring of three-dimensional, high-aspect-ratio targets using through-focus scanning optical microscopy | |
KR100889921B1 (ko) | 투과 전자현미경용 시편 제조방법 | |
CN103267661B (zh) | Sem/tem样品的定位方法 | |
US20050045819A1 (en) | An electron microscope magnification standard providing precise calibration in the magnification range 5000x-2000,000x | |
Xia et al. | Enhancement of XeF2-assisted gallium ion beam etching of silicon layer and endpoint detection from backside in circuit editing | |
JP5071141B2 (ja) | 半導体装置の製造方法および断面観察方法 | |
Kant et al. | Focused ion beam (FIB) technology for micro-and nanoscale fabrications | |
CN108231617B (zh) | 缺陷分析 | |
Kim et al. | Effects of interfacial strength and dimension of structures on physical cleaning window | |
JP5151288B2 (ja) | 試料の作製方法 | |
CN104344981B (zh) | Tem样品的制备方法 | |
JP4992463B2 (ja) | ウェハおよび解析方法 | |
CN1916588A (zh) | 穿透式电子显微镜试片的制作方法 | |
Passi et al. | Note: Fast and reliable fracture strain extraction technique applied to silicon at nanometer scale | |
US20240242989A1 (en) | Grid structure for fixing specimen | |
KR100552560B1 (ko) | 주사 전자현미경 분석용 시편 제조방법 | |
KR20060078915A (ko) | 투과전자현미경 분석시료 제조 방법 | |
KR100595136B1 (ko) | 집속 이온 빔을 이용한 투과 전자 현미경 시편 제조 방법 | |
Lawrence | The Dualbeam (FIB/SEM) and its applications-Nanoscale sample preparation and modification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |