JP2009188226A - Visual inspection equipment and visual inspection method - Google Patents

Visual inspection equipment and visual inspection method Download PDF

Info

Publication number
JP2009188226A
JP2009188226A JP2008027282A JP2008027282A JP2009188226A JP 2009188226 A JP2009188226 A JP 2009188226A JP 2008027282 A JP2008027282 A JP 2008027282A JP 2008027282 A JP2008027282 A JP 2008027282A JP 2009188226 A JP2009188226 A JP 2009188226A
Authority
JP
Japan
Prior art keywords
semiconductor
wafer
holding position
inspection
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008027282A
Other languages
Japanese (ja)
Other versions
JP4981703B2 (en
JP2009188226A5 (en
Inventor
Atsutoshi Yokota
敦俊 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2008027282A priority Critical patent/JP4981703B2/en
Publication of JP2009188226A publication Critical patent/JP2009188226A/en
Publication of JP2009188226A5 publication Critical patent/JP2009188226A5/ja
Application granted granted Critical
Publication of JP4981703B2 publication Critical patent/JP4981703B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a visual inspection equipment and a visual inspection method capable of efficiently inspecting a circumferential portion of a semiconductor wafer. <P>SOLUTION: One or more semiconductor manufacturing devices, which executes each process for manufacturing a semiconductor substrate by applying process to the semiconductor wafer, is configured together with a semiconductor manufacturing system, to inspect appearance of the semiconductor substrate in manufacturing process. The device includes: a means for acquiring wafer holding position information relating to a holding position of the semiconductor wafer at the time when the semiconductor manufacturing device holds the semiconductor wafer, while associating it with a device identifier which identifies the semiconductor manufacturing device; a means for creating an inspection recipe for inspecting the circumferential portion of the semiconductor wafer based on the wafer holding position information acquired in association with the device identifier; a means for storing the created inspection recipe; and a means for imaging the circumferential portion of the semiconductor wafer based on the stored inspection recipe. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体基板の外観を検査する外観検査装置に関し、特に、ネットワークを介した複数の装置によって構成される半導体製造システムにおいて、前記半導体製造システムの1構成装置として半導体基板の外観を検査する外観検査装置に関する。   The present invention relates to an appearance inspection apparatus for inspecting the appearance of a semiconductor substrate, and in particular, in a semiconductor manufacturing system constituted by a plurality of apparatuses via a network, the appearance of the semiconductor substrate is inspected as one component device of the semiconductor manufacturing system. The present invention relates to an appearance inspection apparatus.

従来、半導体基板の製造プロセスにおいては、適宜欠陥検査が行われている。この欠陥検査は、例えば、半導体ウエハの表面上の傷、塵の付着、クラック、汚れ、膜むらなどの欠陥の検査が主流である。特に、半導体ウエハの周縁部分にクラック等があると、これが原因で半導体ウエハが割れてしまうこともあり、製造工程のより初期の段階で周縁部分におけるクラック等の有無を検出して、不良な半導体ウエハを排除するなどの処置をする必要がある。   Conventionally, defect inspection is performed as appropriate in the manufacturing process of a semiconductor substrate. This defect inspection is mainly performed for inspection of defects such as scratches on the surface of a semiconductor wafer, adhesion of dust, cracks, dirt, and film unevenness. In particular, if there is a crack or the like in the peripheral portion of the semiconductor wafer, the semiconductor wafer may be cracked due to this, and the presence or absence of a crack or the like in the peripheral portion is detected at an earlier stage of the manufacturing process. It is necessary to take measures such as removing the wafer.

このような周縁部分の欠陥を検査する第1の従来技術として、回転するステージの上に半導体ウエハを搭載し、半導体ウエハの周端面に弾性体を当接させて半導体ウエハの位置を規制した状態で周縁部分の全周の画像を取得して検査を実施する技術が開示されている(例えば、特許文献1参照。)。   As a first conventional technique for inspecting such a defect in the peripheral portion, a semiconductor wafer is mounted on a rotating stage, and an elastic body is brought into contact with the peripheral end surface of the semiconductor wafer to regulate the position of the semiconductor wafer. The technique which acquires the image of the perimeter of a peripheral part and implements inspection is disclosed (for example, refer patent document 1).

この第1の従来技術では、半導体ウエハの周縁部分の近傍に、周縁部分の上面を撮像するカメラと、側面を撮像するカメラと、下面を撮像するカメラとが同一平面上で配置されている。そして、周縁部分を撮像する際には、半導体ウエハのノッチ位置を特定した後に、半導体ウエハを回転させ、1周分の周縁部分の画像を各カメラから取り込む。各カメラの画像は、撮像データ処理部で処理され、ノッチ位置の部分を除いて欠陥抽出処理が行われる。   In the first prior art, a camera that images the upper surface of the peripheral portion, a camera that captures the side surface, and a camera that images the lower surface are arranged on the same plane in the vicinity of the peripheral portion of the semiconductor wafer. And when imaging a peripheral part, after specifying the notch position of a semiconductor wafer, a semiconductor wafer is rotated and the image of the peripheral part for one round is taken in from each camera. The image of each camera is processed by the imaging data processing unit, and defect extraction processing is performed except for the notch position.

また、半導体ウエハの周縁部分のレジスト除去の状態を確認することを目的として、半導体ウエハの周縁部分を連続して撮像する代わりに、周方向を等分した多数地点で撮像を行う第2の従来技術が開示されている(例えば、特許文献2参照。)。   In addition, in order to confirm the state of resist removal at the peripheral portion of the semiconductor wafer, the second conventional technique performs imaging at multiple points equally divided in the circumferential direction instead of continuously imaging the peripheral portion of the semiconductor wafer. A technique is disclosed (for example, see Patent Document 2).

この第2の従来技術では、例えば、周方向に60°ごとに6回撮像を行い、それぞれの画像に対して分析を行う。そして、何れか1つの画像の測定値がしきい値を外れた場合に、レジストの除去不良が生じたものとみなしている。
特開2003−243465号公報 特表2004−518293号公報
In the second conventional technique, for example, imaging is performed six times every 60 ° in the circumferential direction, and analysis is performed on each image. Then, when the measured value of any one image deviates from the threshold value, it is considered that a resist removal failure has occurred.
JP 2003-243465 A JP-T-2004-518293

しかしながら、第1の従来技術においては、半導体ウエハの周縁部分の全周を撮像すると、検査に時間がかかってしまう、という問題点があった。
また、第2の従来技術は、半導体ウエハの周縁部分のレジストを除去した場合に、残ったレジストが半導体ウエハの中心からずれているか否かを調べることを目的としているので、周方向に等分した検査点を調べれば足りるが、半導体ウエハの欠陥は周方向に等分した位置に現れるとは限らないため、半導体ウエハの周縁部分の欠陥の発生する可能性の高い部分を効率良く検査することはできない、という問題点があった。
However, in the first prior art, there is a problem that it takes time to inspect the entire circumference of the peripheral portion of the semiconductor wafer.
Further, the second prior art is aimed at examining whether or not the remaining resist is deviated from the center of the semiconductor wafer when the resist on the peripheral portion of the semiconductor wafer is removed. It is sufficient to examine the inspection points, but since the defects of the semiconductor wafer do not always appear at equally spaced positions in the circumferential direction, efficiently inspect the peripheral portion of the semiconductor wafer where there is a high possibility of occurrence of defects. There was a problem that it was not possible.

本発明は上記のような問題に鑑みてなされたものであり、半導体ウエハの周縁部分を効率良く検査することが可能な外観検査装置および外観検査方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object thereof is to provide an appearance inspection apparatus and an appearance inspection method capable of efficiently inspecting a peripheral portion of a semiconductor wafer.

本発明は、上記課題を解決するため、下記のような構成を採用した。
すなわち、本発明の一態様によれば、本発明の外観検査装置は、半導体基板を製造するための各プロセスを実行する1つ以上の半導体製造装置とともに半導体製造システムを構成し、製造過程において前記半導体基板の外観を検査する外観検査装置である。そして、本発明の外観検査装置は、前記半導体製造装置が前記半導体ウエハを保持する際の前記半導体ウエハの保持位置に関するウエハ保持位置情報を、前記半導体製造装置を特定するための装置識別子と対応付けて取得するウエハ保持位置情報取得手段と、前記ウエハ保持位置情報取得手段によって前記装置識別子と対応付けて取得されたウエハ保持位置情報に基づいて、前記半導体ウエハの周縁部分を検査するための検査レシピを作成する検査レシピ作成手段と、前記検査レシピ作成手段によって作成された検査レシピを格納する検査レシピ格納手段と、前記検査レシピ格納手段によって格納された検査レシピに基づいて、前記半導体ウエハの周縁部分を撮像する撮像手段とを備えることを特徴とする。
The present invention employs the following configuration in order to solve the above problems.
That is, according to one aspect of the present invention, the visual inspection apparatus of the present invention constitutes a semiconductor manufacturing system together with one or more semiconductor manufacturing apparatuses that execute each process for manufacturing a semiconductor substrate, An appearance inspection apparatus for inspecting the appearance of a semiconductor substrate. The visual inspection apparatus according to the present invention associates wafer holding position information related to a holding position of the semiconductor wafer when the semiconductor manufacturing apparatus holds the semiconductor wafer with an apparatus identifier for specifying the semiconductor manufacturing apparatus. Wafer holding position information acquisition means acquired by the method, and an inspection recipe for inspecting the peripheral portion of the semiconductor wafer based on the wafer holding position information acquired in association with the apparatus identifier by the wafer holding position information acquisition means A peripheral portion of the semiconductor wafer based on the inspection recipe stored by the inspection recipe storage means, the inspection recipe storage means for storing the inspection recipe created by the inspection recipe creation means, and the inspection recipe stored by the inspection recipe storage means And imaging means for imaging.

これにより、半導体ウエハの周縁部分の一部、それも周縁部分に欠陥を発生させやすいウエハ保持位置について検査を行うことが可能になる。例えば、半導体ウエハの直径が300mmの場合には、周縁部分の周長は950mm程度になる。従来の外観検査装置では、このように長い領域の検査を常に行っていたが、本発明の外観検査装置ではウエハ保持部分のみを検査することができる。   As a result, it is possible to inspect a part of the peripheral portion of the semiconductor wafer, that is, a wafer holding position where a defect easily occurs in the peripheral portion. For example, when the diameter of the semiconductor wafer is 300 mm, the peripheral length of the peripheral portion is about 950 mm. In the conventional appearance inspection apparatus, inspection of such a long region is always performed, but in the appearance inspection apparatus of the present invention, only the wafer holding portion can be inspected.

本発明によれば、各半導体製造装置が半導体ウエハを保持する際のウエハ保持位置情報に基づいて検査レシピを作成し、その検査レシピに基づいて前記半導体ウエハの周縁部分を撮像するので、半導体ウエハの周縁部分を効率良く検査することが可能となる。   According to the present invention, an inspection recipe is created based on wafer holding position information when each semiconductor manufacturing apparatus holds a semiconductor wafer, and the peripheral portion of the semiconductor wafer is imaged based on the inspection recipe. It is possible to efficiently inspect the peripheral portion of the.

以下、本発明の実施の形態について図面を参照しながら説明する。
(第1の実施の形態)
図1は、本発明を適用した外観検査装置を含む半導体製造システムの概要を示す図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First embodiment)
FIG. 1 is a diagram showing an outline of a semiconductor manufacturing system including an appearance inspection apparatus to which the present invention is applied.

図1において、外観検査装置1は、不図示のフレームなどに固定されたベース部2を有し、ベース部2の上に検査部3が搭載されている。検査部3は、検査対象である半導体ウエハWが載置されるウエハ保持部4と、ウエハ保持部4に近接して配置され、半導体ウエハWの周縁部分の画像を取得する周縁撮像部5と有する。ウエハ保持部4と周縁撮像部5(撮像手段)は、装置制御部6で制御されている。なお、周縁撮像部5に加えて半導体ウエハWの全面を観察可能な顕微鏡などの表面検査部を設けても良い。また、周縁撮像部5の代わりに顕微鏡を設置して、周縁部も観察する検査部としてもよい。但しこのときは表面の上方からの観察のみとなる。   In FIG. 1, an appearance inspection apparatus 1 has a base portion 2 fixed to a frame (not shown) or the like, and an inspection portion 3 is mounted on the base portion 2. The inspection unit 3 includes a wafer holding unit 4 on which a semiconductor wafer W to be inspected is placed, a peripheral imaging unit 5 that is disposed in the vicinity of the wafer holding unit 4 and acquires an image of the peripheral part of the semiconductor wafer W, Have. The wafer holding unit 4 and the peripheral imaging unit 5 (imaging means) are controlled by the apparatus control unit 6. In addition to the peripheral imaging unit 5, a surface inspection unit such as a microscope that can observe the entire surface of the semiconductor wafer W may be provided. Moreover, it is good also as an inspection part which installs a microscope instead of the peripheral imaging part 5, and observes a peripheral part. However, at this time, the observation is only from above the surface.

ウエハ保持部4は、ベース部2に固定され、図1にX軸として示す水平方向に移動可能なXステージ11を有し、Xステージ11上にはX軸に直交する水平方向であるY軸に移動可能なYステージ12が搭載されている。さらに、Yステージ12の上には、XY方向に直交する高さ方向であるZ軸方向に移動可能なZステージ13が搭載されている。これらのXステージ11、Yステージ12およびZステージ13によって、ウエハ保持部4は、周縁撮像部5に対して半導体ウエハWを相対的に3次元に移動させることができる。さらに、Zステージ13の上には、回転部14が設けられている。回転部14は、Z軸回りに回転可能な回転軸15を有する。これらのXステージ11、Yステージ12、Zステージ13および回転軸15の駆動は、サーボモータや、ボールネジ、減速機構を用いて行われる。駆動源は、ステッピングモータや、リニアモータを使用できる。   The wafer holding unit 4 has an X stage 11 fixed to the base unit 2 and movable in the horizontal direction shown as an X axis in FIG. 1, and a Y axis which is a horizontal direction orthogonal to the X axis on the X stage 11. A movable Y stage 12 is mounted. Further, on the Y stage 12, a Z stage 13 that is movable in the Z-axis direction, which is the height direction orthogonal to the XY direction, is mounted. With these X stage 11, Y stage 12, and Z stage 13, the wafer holding unit 4 can move the semiconductor wafer W in a three-dimensional manner relative to the peripheral imaging unit 5. Further, a rotating unit 14 is provided on the Z stage 13. The rotating unit 14 has a rotating shaft 15 that can rotate around the Z axis. These X stage 11, Y stage 12, Z stage 13 and rotating shaft 15 are driven using a servo motor, a ball screw, and a speed reduction mechanism. A stepping motor or a linear motor can be used as the drive source.

回転軸15の上端には、回転プレート16が設けられている。回転プレート16の上面には、半導体ウエハWを真空吸着によって保持する不図示の吸着部が設けられている。
周縁撮像部5は、ベース部2に固定されたアーム部21で支えられている。周縁撮像部5は、側面視で半導体ウエハWの周縁部分を受け入れ可能な凹部22を有する略C字形状を有し、半導体ウエハWの周縁部分を複数の角度方向から撮像可能な不図示のカメラが配設されている。なお、カメラの数は、1つ又は3つ、5つなど、任意に変更できる。カメラを1つだけ使用するときは、カメラを移動自在に支持することで撮像位置を変更可能にするか、カメラを固定して可動式のミラーで撮像位置を変更可能にする。また、半導体ウエハWの周縁部分を照らす不図示の照明装置は、1つ又は複数設けても良い。照明装置にて、明視野または暗視野、または明暗視野両方で観察できるようにする。
A rotating plate 16 is provided at the upper end of the rotating shaft 15. On the upper surface of the rotating plate 16, an unillustrated adsorption unit that holds the semiconductor wafer W by vacuum adsorption is provided.
The peripheral imaging unit 5 is supported by an arm unit 21 fixed to the base unit 2. The peripheral imaging unit 5 has a substantially C shape having a recess 22 capable of receiving the peripheral part of the semiconductor wafer W in a side view, and a camera (not shown) capable of imaging the peripheral part of the semiconductor wafer W from a plurality of angular directions. Is arranged. The number of cameras can be arbitrarily changed to one, three, five, or the like. When only one camera is used, the imaging position can be changed by supporting the camera movably, or the imaging position can be changed by a movable mirror while the camera is fixed. One or more illumination devices (not shown) that illuminate the peripheral portion of the semiconductor wafer W may be provided. An illuminator enables observation in a bright field, dark field, or both bright and dark fields.

装置制御部6は、ウエハ保持部4の各ステージ11、12、13および回転部14の駆動制御や、吸着用の真空引きの制御と、周縁撮像部5の不図示のカメラのズーム調整、フォーカス調整、不図示の照明装置の調光と、カメラの画像信号の受け取りを行う。例えば、モータのドライバ回路や、真空引き用のバルブの開閉を制御するドライバ回路などから構成されている。さらに、装置制御部6は、コンピュータ41にも接続されている。   The apparatus control unit 6 controls driving of the stages 11, 12, 13 and the rotating unit 14 of the wafer holding unit 4, vacuuming control for suction, zoom adjustment of a camera (not shown) of the peripheral imaging unit 5, and focus. Adjustment, light control of a lighting device (not shown), and reception of a camera image signal are performed. For example, it is composed of a motor driver circuit, a driver circuit for controlling opening and closing of a vacuuming valve, and the like. Furthermore, the device control unit 6 is also connected to a computer 41.

コンピュータ41は、マウス42やキーボード43などの入力装置と、各種の設定や、半導体ウエハWの周縁部分の画像を表示するモニタ44とが接続された汎用コンピュータである。マウス42、キーボード43、モニタ44は、検査者が操作できるインターフェイスである。コンピュータ41は、装置制御部6やマウス42、キーボード43、モニタ44が接続されるI/O(Input/Output)装置45と、制御部46と、検査レシピなどのデータを記憶する記憶装置47とを有する。制御部46は、CPU(中央演算装置)などから構成され、検査レシピに従って検査を実施する検査制御部51と、検査レシピを記憶装置47に登録するレシピ登録部52とに機能分割することができる。なお、コンピュータ41は、外観検査装置1に搭載されても良いし、外観検査装置1とは別に設けられても良い。また、コンピュータ41と装置制御部6で1つの制御装置を形成しても良い。   The computer 41 is a general-purpose computer to which an input device such as a mouse 42 and a keyboard 43 and a monitor 44 that displays various settings and an image of the peripheral portion of the semiconductor wafer W are connected. The mouse 42, the keyboard 43, and the monitor 44 are interfaces that can be operated by the examiner. The computer 41 includes an input / output (I / O) device 45 to which the device control unit 6, the mouse 42, the keyboard 43, and the monitor 44 are connected, a control unit 46, and a storage device 47 that stores data such as inspection recipes. Have The control unit 46 includes a CPU (Central Processing Unit) and the like, and can be functionally divided into an inspection control unit 51 that performs an inspection according to an inspection recipe and a recipe registration unit 52 that registers an inspection recipe in the storage device 47. . The computer 41 may be mounted on the appearance inspection apparatus 1 or may be provided separately from the appearance inspection apparatus 1. The computer 41 and the device control unit 6 may form one control device.

コンピュータ41と工場などにある上位ネットワークホスト100は、コンピュータ41のI/O装置45を介して、市中に存在するネットワークシステム(例えばLAN)で接続され、データや情報のやりとりが可能になっている。   The computer 41 and the host network host 100 in a factory or the like are connected via a network system (for example, LAN) existing in the city via the I / O device 45 of the computer 41 so that data and information can be exchanged. Yes.

また、外観検査装置1は、装置A101、装置B102、装置C103、装置D104および装置E105等、各種製造装置と互いに接続することにより、半導体製造システムを構成している。装置A101、装置B102、装置C103、装置D104および装置E105は、半導体ウエハWに対する回路の焼き付け、研磨、検査等の各種の処理プロセスを施すことにより、半導体基板を製造するためのコーター、デベロッパー、ステッパー等、各種の半導体製造装置であり、外観検査装置1の検査対象となる各製造工程を行う。すなわち、外観検査装置1は、半導体ウエハWに処理を施すことにより半導体基板を製造するための各プロセスを実行する1つ以上の半導体製造装置とともに半導体製造システムを構成し、製造過程において半導体基板の外観を検査する。   The appearance inspection apparatus 1 constitutes a semiconductor manufacturing system by connecting to various manufacturing apparatuses such as the apparatus A101, the apparatus B102, the apparatus C103, the apparatus D104, and the apparatus E105. The apparatuses A101, B102, C103, D104, and E105 include a coater, a developer, and a stepper for manufacturing a semiconductor substrate by performing various processing processes such as baking, polishing, and inspection of a circuit on the semiconductor wafer W. These are various semiconductor manufacturing apparatuses, and each manufacturing process to be inspected by the appearance inspection apparatus 1 is performed. That is, the appearance inspection apparatus 1 constitutes a semiconductor manufacturing system together with one or more semiconductor manufacturing apparatuses that execute processes for manufacturing a semiconductor substrate by processing the semiconductor wafer W. Inspect the appearance.

外観を検査するための事前準備として、外観検査装置1は、装置A101等の半導体製造装置が半導体ウエハWを保持する際の保持位置に関するウエハ保持位置情報を、装置A101等の何れかを特定するための装置識別子と対応付けて取得する。   As a preliminary preparation for inspecting the appearance, the appearance inspection apparatus 1 specifies any one of the apparatus A101 and the like as the wafer holding position information regarding the holding position when the semiconductor manufacturing apparatus such as the apparatus A101 holds the semiconductor wafer W. It is acquired in association with the device identifier for

ここで、装置識別子は、製造装置毎に決められた番号であり、その番号に対応した製造装置のウエハ保持位置情報は、基板のノッチやオリエンテーションフラット(以下、オリフラ)などの基準位置を基準とした保持位置を製造装置の保持(把持)部の設計データ等から入力されたものであり、上位ネットワークホスト100に予め登録されている。   Here, the apparatus identifier is a number determined for each manufacturing apparatus, and the wafer holding position information of the manufacturing apparatus corresponding to the number is based on a reference position such as a notch of the substrate or an orientation flat (hereinafter referred to as orientation flat). The held position is input from design data or the like of the holding (gripping) part of the manufacturing apparatus, and is registered in advance in the host network host 100.

さらに、各製造装置は、ウエハの基準位置を検出し、ウエハの回転角度を検出し一定方向とするアライメント装置を備えていることが望ましい。常にカセットから取り出したウエハをこのアライメント装置で基準位置を検出し、回転方向を一定方向にして製造装置に投入できるので、カセット内に収納されたウエハの基準位置の回転方向がズレていた場合でも製造装置内の保持装置によるウエハの保持位置を一定にすることができる。   Further, each manufacturing apparatus preferably includes an alignment device that detects the reference position of the wafer and detects the rotation angle of the wafer to make a certain direction. The alignment position of wafers that are always taken out from the cassette can be detected by this alignment device, and the rotation direction can be set to a fixed direction so that the wafer can be stored in the cassette even if the rotation direction of the reference position of the wafer is misaligned. The holding position of the wafer by the holding device in the manufacturing apparatus can be made constant.

また、スピンコータなど製造装置にウエハの中心位置を回転軸として回転する回転テーブルなどの保持部を持つ場合は、上記アライメント装置に加え、回転角度を管理できるように回転角度検知装置を設けることが望ましい。すなわち、ウエハを収納するカセット内には常に基準位置を一定方向にそろえて収納し、製造装置で処理後もカセットに基準位置を一定方向に向けて収納されるように回転する保持部にエンコーダ等を取り付けたり、回転駆動部の回転角度を検知できるステッピングモータとしたりすることが望ましい。これにより回転する保持部がある場合でも常にウエハの保持部の保持位置を一定にすることができる。   In addition, when a manufacturing apparatus such as a spin coater has a holding unit such as a rotary table that rotates about the center position of the wafer as a rotation axis, it is desirable to provide a rotation angle detection device so that the rotation angle can be managed in addition to the alignment device . In other words, the wafer is stored in the cassette with the reference position always aligned in a certain direction, and after the processing by the manufacturing apparatus, the encoder is installed on the holding unit that rotates so that the reference position is stored in the cassette in the fixed direction. Or a stepping motor that can detect the rotation angle of the rotation drive unit. Thereby, even when there is a rotating holding part, the holding position of the holding part of the wafer can always be made constant.

外観検査装置1は、この装置識別子と対応付けて取得されたウエハ保持位置情報に基づいて、半導体ウエハWの周縁部分を検査するための検査レシピを作成する。ここでできあがった検査レシピを確認するため、モニタ44上に検査領域指定画面を表示し、検査者が、撮像位置や撮像方向の微調整を必要により行う。作成された検査レシピは、記憶装置47に格納される。   The appearance inspection apparatus 1 creates an inspection recipe for inspecting the peripheral portion of the semiconductor wafer W based on the wafer holding position information acquired in association with the apparatus identifier. In order to confirm the inspection recipe completed here, an inspection area designation screen is displayed on the monitor 44, and the inspector performs fine adjustment of the imaging position and imaging direction as necessary. The created inspection recipe is stored in the storage device 47.

そして、外観検査装置1は、記憶装置47に格納された検査レシピに基づいて、半導体ウエハWの周縁部分を撮像する。
次に、このような外観検査装置1が実行する外観検査方法について説明する。
Then, the appearance inspection apparatus 1 images the peripheral portion of the semiconductor wafer W based on the inspection recipe stored in the storage device 47.
Next, an appearance inspection method executed by such an appearance inspection apparatus 1 will be described.

まず、外観検査装置1が外観検査を実行する場合、まず、装置A101、装置B102、装置C103、装置D104および装置E105等によって様々な処理プロセスが施された半導体ウエハWが、不図示のロボットなどで搬送されてくる。半導体ウエハWは、不図示のアライメント装置でアライメントされノッチ位置を検出してから、回転プレート16の回転中心に半導体ウエハWの中心を合わせて載置される。そして、装置制御部6によって吸着部が半導体ウエハWの裏面の中心付近を真空吸着する。   First, when the appearance inspection apparatus 1 performs an appearance inspection, first, a semiconductor wafer W that has been subjected to various processing processes by the apparatus A101, the apparatus B102, the apparatus C103, the apparatus D104, the apparatus E105, and the like is not illustrated. It is conveyed by. The semiconductor wafer W is aligned by an alignment apparatus (not shown) and the notch position is detected, and then the semiconductor wafer W is placed with the center of the semiconductor wafer W aligned with the center of rotation of the rotating plate 16. Then, the apparatus controller 6 causes the suction unit to vacuum-suck the vicinity of the center of the back surface of the semiconductor wafer W.

ウエハ保持部4の位置決めが実行されて載置された半導体ウエハWは、記憶装置47に予め登録されている検査レシピに従って周縁部分の検査が行われる。コンピュータ41は、検査対象のウエハに合わせて選択された検査レシピを記憶装置47から読み込んで、検査制御部51に実行させる。すると、半導体ウエハWが所定速度で回転し、検査レシピ、必要により検査領域指定画面で設定された撮像形態や撮像位置で、一時停止するか、または、所定範囲を動画としてカメラが半導体ウエハWの周縁部分の静止画または動画の画像を順次取得し、モニタ44に表示させる。取得した周縁部分の画像は、モニタ44の略中央に表示されるようにウエハ保持部4のXYZが調整されているので、検査者は、モニタ44を目視で確認して傷などの欠陥の有無を検査する。   The semiconductor wafer W placed after the positioning of the wafer holding unit 4 is executed is inspected at the peripheral edge according to the inspection recipe registered in advance in the storage device 47. The computer 41 reads the inspection recipe selected according to the wafer to be inspected from the storage device 47 and causes the inspection control unit 51 to execute it. Then, the semiconductor wafer W rotates at a predetermined speed, and temporarily stops at the imaging recipe and imaging position set on the inspection recipe, if necessary, on the inspection area designation screen, or the camera moves the predetermined range as a moving image. The still image or moving image of the peripheral portion is sequentially acquired and displayed on the monitor 44. Since the XYZ of the wafer holding unit 4 is adjusted so that the acquired image of the peripheral portion is displayed at substantially the center of the monitor 44, the inspector visually checks the monitor 44 to check for defects such as scratches. Inspect.

半導体ウエハWの周縁部分の傷や欠陥は、外観検査処理の前工程である装置A101、装置B102、装置C103、装置D104および装置E105等の各種処理において発生し、その傷や欠陥が発生する場所は、装置A101等が半導体ウエハWの周縁部分を把持する保持位置であることが多い。よって、これらの保持位置を検査することにより、傷や欠陥が発見される可能性が高くなる。   Scratches and defects in the peripheral portion of the semiconductor wafer W occur in various processes such as the apparatus A101, apparatus B102, apparatus C103, apparatus D104, and apparatus E105, which are the pre-processes of the appearance inspection process, and the places where the scratches and defects occur. Is often a holding position where the apparatus A101 or the like grips the peripheral portion of the semiconductor wafer W. Therefore, by inspecting these holding positions, there is a high possibility that scratches and defects will be found.

一方、上位ネットワークホスト100には、同じ生産ラインにある装置A101等が半導体ウエハWを把持する保持位置を示す保持位置情報が存在している。そこで、コンピュータ41は、この上位ネットワークホスト100に保管されている保持位置情報を利用して、座標や角度を算出し、保持位置情報に基づいて検査レシピを作成している。   On the other hand, the host network host 100 has holding position information indicating a holding position where the apparatus A 101 or the like on the same production line holds the semiconductor wafer W. Therefore, the computer 41 uses the holding position information stored in the host network host 100 to calculate coordinates and angles, and creates an inspection recipe based on the holding position information.

半導体ウエハWの円周上のノッチ位置に対する保持位置の座標や角度、長さなどの情報があれば、座標変換を実行することにより、装置A101等の保持位置を再現し検査することが可能になる。   If there is information such as the coordinates, angle, and length of the holding position with respect to the notch position on the circumference of the semiconductor wafer W, it is possible to reproduce and inspect the holding position of the apparatus A101 etc. by executing coordinate conversion. Become.

ここで、上位ネットワークホスト100に保存されている情報は、半導体ウエハWに対する保持位置を示した図面データで良い。すなわち、ノッチ位置に対して、保持位置の関係がわかるデータであればよい。   Here, the information stored in the upper network host 100 may be drawing data indicating the holding position with respect to the semiconductor wafer W. That is, it is only necessary that the data shows the relationship between the holding position and the notch position.

図2は、半導体ウエハWを把持する保持位置を示す図である。
図2において、例えば、半導体ウエハWのノッチ位置と呼ばれる凹部を下にとり、半導体ウエハWの中心を(0,0)座標とする。ここで、X方向右がプラス、Y方向上がプラスとする。
FIG. 2 is a diagram showing a holding position for holding the semiconductor wafer W. As shown in FIG.
In FIG. 2, for example, a recess called a notch position of the semiconductor wafer W is taken down, and the center of the semiconductor wafer W is set to (0, 0) coordinates. Here, the right in the X direction is positive, and the upper direction in the Y direction is positive.

第1の保持位置201の座標を(X1,Y1)、第2の保持位置202の座標を(−X2、Y2)、第3の保持位置203の座標を(X3、−Y3)とすることにより、半導体ウエハWの円周方向の保持位置が各座標で示される。なお、ノッチ位置は上でも右でも左でもよい。また、ノッチ位置は、外観検査装置1においてノッチがどの向きを向くかで決めた方が、検査者にとってイメージを掴みやすい。   By setting the coordinates of the first holding position 201 as (X1, Y1), the coordinates of the second holding position 202 as (−X2, Y2), and the coordinates of the third holding position 203 as (X3, −Y3). The holding position in the circumferential direction of the semiconductor wafer W is indicated by each coordinate. The notch position may be up, right, or left. Further, it is easier for the inspector to grasp the image when the notch position is determined by which direction the notch is directed in the appearance inspection apparatus 1.

図3は、半導体ウエハWを把持する保持位置を原点からの角度を用いて示す図である。
図3において、第1の保持位置201(X1,Y1)、第2の保持位置202(−X2、Y2)および第3の保持位置203(X3、−Y3)は、半導体ウエハWの中心座標(0,0)からの角度で示されている。例えば、第1の保持位置201(X1,Y1)は、原点(0,0)を中心としてノッチ位置から半導体ウエハWの円周を130°回転した位置であり、この位置に座標変換することにより示すことができる。
FIG. 3 is a diagram showing a holding position for holding the semiconductor wafer W using an angle from the origin.
In FIG. 3, the first holding position 201 (X1, Y1), the second holding position 202 (-X2, Y2), and the third holding position 203 (X3, -Y3) are the center coordinates of the semiconductor wafer W ( It is shown as an angle from (0,0). For example, the first holding position 201 (X1, Y1) is a position obtained by rotating the circumference of the semiconductor wafer W by 130 ° from the notch position with the origin (0, 0) as the center, and by performing coordinate conversion to this position. Can show.

図4は、半導体ウエハWの保持位置の断面を示す図である。
通常、半導体ウエハWの周縁部分の形状は、SEMI規格で規定されていて砥石などで、ラウンド加工されている。したがって、半導体ウエハWの保持位置は、装置A101、装置B102、装置C103、装置D104または装置E105等の各半導体製造装置の違いによって、円周方向の位置の違いが存在するように断面方向でも違いが存在する。図4に示すように、半導体ウエハWの厚さ方向の中心に線を引き、ここを0°位置とする。保持位置の断面方向は保持部の形状などにより、+R1°、−R2°などが各半導体製造装置の違いによって存在する。
FIG. 4 is a view showing a cross section of the holding position of the semiconductor wafer W. As shown in FIG.
Usually, the shape of the peripheral portion of the semiconductor wafer W is defined by the SEMI standard and rounded with a grindstone or the like. Therefore, the holding position of the semiconductor wafer W is different in the cross-sectional direction so that there is a difference in the position in the circumferential direction due to the difference in each semiconductor manufacturing apparatus such as the apparatus A101, the apparatus B102, the apparatus C103, the apparatus D104, or the apparatus E105. Exists. As shown in FIG. 4, a line is drawn at the center in the thickness direction of the semiconductor wafer W, and this is defined as the 0 ° position. As for the cross-sectional direction of the holding position, + R1 °, −R2 °, etc. exist depending on the difference in each semiconductor manufacturing apparatus, depending on the shape of the holding portion.

このような装置A101等の各半導体製造装置の断面方向における保持位置も、上位ネットワークホスト100に保管されているので、これらの情報を外観検査装置1で使用できるように換算し、保持位置を検査する検査レシピを作成する。これにより、保持位置の円周方向、断面方向を検査することができる。   Since the holding position in the cross-sectional direction of each semiconductor manufacturing apparatus such as the apparatus A101 is also stored in the host network host 100, the information is converted so that it can be used by the appearance inspection apparatus 1, and the holding position is inspected. Create an inspection recipe. Thereby, the circumferential direction and cross-sectional direction of the holding position can be inspected.

そして、装置A101等の各半導体製造装置の保持位置情報より自動作成された検査レシピを行い、欠陥の有無を検査できた場合には、半導体ウエハWの回転を停止させ、吸着を解除してからロボットで半導体ウエハWを搬出する。   Then, an inspection recipe automatically created from the holding position information of each semiconductor manufacturing apparatus such as the apparatus A101 is performed, and when the presence or absence of a defect can be inspected, the rotation of the semiconductor wafer W is stopped and the suction is released. The semiconductor wafer W is unloaded by the robot.

上述したような第1の実施の形態によれば、あらかじめ保有する保持位置のデータを利用して、半導体ウエハWが装置A101等の各半導体製造装置の保持部に把持される保持位置の検査を自動的に行うことが可能になる。よって、周縁部分の全周を検査する場合に比べて、傷や欠陥の発生しやすい保持位置を検査することができるので、検査時間を大幅に短縮でき、傷や欠陥の見落としなどが減少する。また、検査レシピの作成を自動的に行うので、作業が容易である。   According to the first embodiment as described above, using the holding position data held in advance, the holding position where the semiconductor wafer W is held by the holding portion of each semiconductor manufacturing apparatus such as the apparatus A101 is inspected. It can be done automatically. Therefore, compared with the case where the entire circumference of the peripheral portion is inspected, it is possible to inspect the holding position where a scratch or a defect is likely to occur, so that the inspection time can be greatly shortened and the oversight of the scratch or the defect is reduced. In addition, since the inspection recipe is automatically created, the operation is easy.

本発明は、上述の第1の実施の形態に限定されずに広く応用することができる。
例えば、ウエハ保持部4は、半導体ウエハWをXYZの3方向に移動可能で、かつ半導体ウエハWを回転させることができるものであれば良く、上述した第1の実施の形態の構成に限定されない。また、半導体ウエハWをXYZに移動させる代わりに、周縁撮像部5をXステージ11、Yステージ12、Zステージ13に搭載させて、XYZの3方向に移動可能にしても良い。
The present invention can be widely applied without being limited to the first embodiment described above.
For example, the wafer holding unit 4 is not limited to the configuration of the first embodiment described above, as long as it can move the semiconductor wafer W in three directions XYZ and can rotate the semiconductor wafer W. . Further, instead of moving the semiconductor wafer W to XYZ, the peripheral imaging unit 5 may be mounted on the X stage 11, the Y stage 12, and the Z stage 13 so as to be movable in three directions of XYZ.

さらに、XYZの少なくとも1方向に移動可能な機構をウエハ保持部4側に設け、残りの2方向に移動可能な機構を周縁撮像部5側に設けても良い。
また、上位ネットワークホスト100ではなく、上位ネットワークホスト100が指定するフォルダなど、保持位置のデータが保存されているところであれば、どこでも良い。ネットワークでなく、市販されているメモリを使って外観検査装置1に、保持位置のデータを供給しても良い。
Further, a mechanism movable in at least one direction of XYZ may be provided on the wafer holding unit 4 side, and a mechanism movable in the remaining two directions may be provided on the peripheral imaging unit 5 side.
Further, it is not limited to the host network host 100 but may be anywhere as long as the data at the holding position is stored, such as a folder designated by the host network host 100. The holding position data may be supplied to the appearance inspection apparatus 1 using a commercially available memory instead of the network.

また、ノッチ位置との関係を示すことが可能な座標や角度の情報があれば、外観検査装置1のモニタ44上で、数字データを入力して直接入力することも可能である。
(第2の実施の形態)
次に、本発明を適用した第2の実施の形態について説明する。
In addition, if there is information on coordinates and angles that can indicate the relationship with the notch position, it is also possible to input numerical data directly on the monitor 44 of the appearance inspection apparatus 1.
(Second Embodiment)
Next, a second embodiment to which the present invention is applied will be described.

上述したように、第1の実施の形態において、コンピュータ41は、上位ネットワークホスト100が保存する保持位置のデータに基づいて検査レシピを作成し、半導体ウエハWの周縁部分の検査を実行するが、第2の実施の形態においては、その検査結果から得た傷や欠陥データを照合することができる。   As described above, in the first embodiment, the computer 41 creates an inspection recipe based on the holding position data stored in the host network host 100 and executes the inspection of the peripheral portion of the semiconductor wafer W. In the second embodiment, scratch and defect data obtained from the inspection result can be collated.

検査レシピを用いた半導体ウエハWの周縁部分の検査終了後、半導体ウエハWの周縁部分の全ての傷や欠陥データと、装置A101、装置B102、装置C103、装置D104または装置E105等の各半導体製造装置の保持位置のデータを照合するか、または、各検査レシピによる検査後に、その検査レシピの検査で得た傷や欠陥データと照合しても良い。   After the inspection of the peripheral portion of the semiconductor wafer W using the inspection recipe, all flaws and defect data of the peripheral portion of the semiconductor wafer W and manufacturing of each semiconductor such as the device A101, the device B102, the device C103, the device D104, or the device E105 The data of the holding position of the apparatus may be collated, or after the inspection by each inspection recipe, the data may be collated with the scratch or defect data obtained by the inspection recipe.

すなわち、周縁撮像部5によって撮像された周縁部分の撮像画像に基づいて、検査者が周縁部分の欠陥を検査し、欠陥が検出された場合、検査に用いた検査レシピに基づいて、コンピュータ41は、その画像の位置に対応したウエハ保持位置情報の対応する装置識別子からその欠陥を生じさせた半導体製造装置を特定する。   That is, when the inspector inspects the defect in the peripheral portion based on the captured image of the peripheral portion imaged by the peripheral imaging unit 5, and the defect is detected, the computer 41 is based on the inspection recipe used for the inspection. Then, the semiconductor manufacturing apparatus that caused the defect is specified from the apparatus identifier corresponding to the wafer holding position information corresponding to the position of the image.

さらに、装置A101等の何れの半導体製造装置の基板を搬送したり、保持したりする保持部で傷や欠陥を発生させている可能性が高いかを、上位ネットワークホスト100へフィードバックする。上位ネットワークホスト100は、その該当する製造装置を点検するよう警告を検査者が分かるようにモニタ44等に表示する。   Further, it is fed back to the higher-level network host 100 as to whether there is a high possibility that scratches or defects have occurred in the holding unit that transports or holds the substrate of the semiconductor manufacturing apparatus such as the apparatus A101. The host network host 100 displays a warning on the monitor 44 and the like so that the inspector can check the corresponding manufacturing apparatus.

このように、半導体ウエハWの周縁部分の傷や欠陥を発見し、即座に、上位ネットワークホスト100にフィードバックをかけることにより、傷や欠陥を出している半導体製造装置の改善を行うことができる。これにより、半導体ウエハWの歩留まりが向上する。   In this way, by detecting scratches and defects in the peripheral portion of the semiconductor wafer W and immediately applying feedback to the host network host 100, it is possible to improve the semiconductor manufacturing apparatus that has generated scratches or defects. Thereby, the yield of the semiconductor wafer W is improved.

以上、本発明の各実施の形態を、図面を参照しながら説明してきたが、本発明が適用される外観検査装置は、その機能が実行されるのであれば、上述の各実施の形態等に限定されることなく、それぞれ単体の装置であっても、複数の装置からなるシステムあるいは統合装置であっても、LAN、WAN等のネットワークを介して処理が行なわれるシステムであってもよいことは言うまでもない。   As described above, the embodiments of the present invention have been described with reference to the drawings. However, the appearance inspection apparatus to which the present invention is applied can be applied to the above-described embodiments and the like as long as the function is executed. Without limitation, it may be a single device, a system composed of a plurality of devices, an integrated device, or a system that performs processing via a network such as a LAN or WAN. Needless to say.

すなわち、本発明は、以上に述べた各実施の形態等に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の構成または形状を取ることができる。   That is, the present invention is not limited to the above-described embodiments and the like, and can take various configurations or shapes without departing from the gist of the present invention.

本発明を適用した外観検査装置を含む半導体製造システムの概要を示す図である。It is a figure which shows the outline | summary of the semiconductor manufacturing system containing the external appearance inspection apparatus to which this invention is applied. 半導体ウエハWを把持する保持位置を示す図である。5 is a view showing a holding position for holding a semiconductor wafer W. FIG. 半導体ウエハWを把持する保持位置を原点からの角度を用いて示す図である。It is a figure which shows the holding position holding the semiconductor wafer W using the angle from an origin. 半導体ウエハWの保持位置の断面を示す図である。3 is a view showing a cross section of a holding position of a semiconductor wafer W. FIG.

符号の説明Explanation of symbols

1 外観検査装置
2 ベース部
3 検査部
4 ウエハ保持部
5 周縁撮像部
6 装置制御部
11 Xステージ
12 Yステージ
13 Zステージ
14 回転部
15 回転軸
16 回転プレート
21 アーム部
22 凹部
41 コンピュータ
42 マウス
43 キーボード
44 モニタ
45 I/O(Input/Output)装置
46 制御部
47 記憶装置
51 検査制御部
52 レシピ登録部
100 上位ネットワークホスト
101 装置A(半導体製造装置)
102 装置B(半導体製造装置)
103 装置C(半導体製造装置)
104 装置D(半導体製造装置)
105 装置E(半導体製造装置)
201 第1の保持位置
202 第2の保持位置
203 第3の保持位置
DESCRIPTION OF SYMBOLS 1 Appearance inspection apparatus 2 Base part 3 Inspection part 4 Wafer holding part 5 Edge imaging part 6 Apparatus control part 11 X stage 12 Y stage 13 Z stage 14 Rotating part 15 Rotating shaft 16 Rotating plate 21 Arm part 22 Recessed part 41 Computer 42 Mouse 43 Keyboard 44 Monitor 45 I / O (Input / Output) device 46 Control unit 47 Storage device 51 Inspection control unit 52 Recipe registration unit 100 Host network host 101 Device A (semiconductor manufacturing device)
102 Device B (Semiconductor Manufacturing Equipment)
103 Device C (Semiconductor Manufacturing Equipment)
104 Device D (Semiconductor Manufacturing Equipment)
105 Equipment E (Semiconductor Manufacturing Equipment)
201 First holding position 202 Second holding position 203 Third holding position

Claims (8)

半導体基板を製造するための各プロセスを実行する1つ以上の半導体製造装置とともに半導体製造システムを構成し、製造過程において前記半導体基板の外観を検査する外観検査装置であって、
前記半導体製造装置が前記半導体ウエハを保持する際の前記半導体ウエハの保持位置に関するウエハ保持位置情報を、前記半導体製造装置を特定するための装置識別子と対応付けて取得するウエハ保持位置情報取得手段と、
前記ウエハ保持位置情報取得手段によって前記装置識別子と対応付けて取得されたウエハ保持位置情報に基づいて、前記半導体ウエハの周縁部分を検査するための検査レシピを作成する検査レシピ作成手段と、
前記検査レシピ作成手段によって作成された検査レシピを格納する検査レシピ格納手段と、
前記検査レシピ格納手段によって格納された検査レシピに基づいて、前記半導体ウエハの周縁部分を撮像する撮像手段と、
を備えることを特徴とする外観検査装置。
A visual inspection apparatus that configures a semiconductor manufacturing system together with one or more semiconductor manufacturing apparatuses that perform each process for manufacturing a semiconductor substrate, and inspects the appearance of the semiconductor substrate in the manufacturing process,
Wafer holding position information acquisition means for acquiring wafer holding position information related to a holding position of the semiconductor wafer when the semiconductor manufacturing apparatus holds the semiconductor wafer in association with an apparatus identifier for specifying the semiconductor manufacturing apparatus; ,
An inspection recipe creating means for creating an inspection recipe for inspecting a peripheral portion of the semiconductor wafer based on the wafer holding position information acquired in association with the apparatus identifier by the wafer holding position information acquiring means;
Inspection recipe storage means for storing the inspection recipe created by the inspection recipe creation means;
Based on the inspection recipe stored by the inspection recipe storage means, an imaging means for imaging the peripheral portion of the semiconductor wafer;
An appearance inspection apparatus comprising:
さらに、
前記撮像手段によって撮像された周縁部分の撮像画像に基づいて、前記周縁部分の欠陥を検出する欠陥検出手段と、
前記欠陥検出手段によって欠陥が検出された場合、前記検査レシピに基づいて、前記欠陥を生じさせた半導体製造装置を特定する欠陥発生装置特定手段と、
を備えることを特徴とする請求項1に記載の外観検査装置。
further,
A defect detection means for detecting a defect in the peripheral portion based on a captured image of the peripheral portion imaged by the imaging means;
When a defect is detected by the defect detection means, based on the inspection recipe, a defect generation apparatus specifying means for specifying a semiconductor manufacturing apparatus that has caused the defect;
The visual inspection apparatus according to claim 1, further comprising:
前記ウエハ保持位置情報取得手段は、前記装置識別子と対応付けて取得するウエハ保持位置情報を、各半導体製造装置と互いに接続されたネットワークを介して取得することを特徴とする請求項1または2に記載の外観検査装置。   3. The wafer holding position information acquiring unit acquires wafer holding position information acquired in association with the apparatus identifier via a network connected to each semiconductor manufacturing apparatus. Appearance inspection apparatus as described. 前記ウエハ保持位置情報は、前記半導体製造システムを管理するネットワークホストコンピュータまたはネットワークフォルダに前記装置識別子と対応付けられて格納されていることを特徴とする請求項1乃至3の何れか1項に記載の外観検査装置。   4. The wafer holding position information is stored in association with the apparatus identifier in a network host computer or a network folder that manages the semiconductor manufacturing system. Visual inspection equipment. さらに、
前記欠陥検出手段によって検出された欠陥に関する欠陥情報および前記欠陥発生装置特定手段によって特定された半導体製造装置に関する装置情報を、前記ネットワークホストコンピュータまたはネットワークフォルダにフィードバックするフィードバック手段、
を備えることを特徴とする請求項4に記載の外観検査装置。
further,
Feedback means for feeding back, to the network host computer or network folder, defect information relating to the defect detected by the defect detection means and device information relating to the semiconductor manufacturing apparatus identified by the defect generating device identifying means;
The visual inspection apparatus according to claim 4, further comprising:
前記ウエハ保持位置情報は、前記半導体ウエハに設けられた基準位置を基準にして定められていることを特徴とする請求項1乃至5の何れか1項に記載の外観検査装置。   6. The appearance inspection apparatus according to claim 1, wherein the wafer holding position information is determined based on a reference position provided on the semiconductor wafer. 前記基準位置は、前記半導体ウエハのノッチ位置またはオリフラ位置であることを特徴とする請求項6に記載の外観検査装置。   The appearance inspection apparatus according to claim 6, wherein the reference position is a notch position or an orientation flat position of the semiconductor wafer. 半導体基板を製造するための各プロセスを実行する1つ以上の半導体製造装置とともに半導体製造システムを構成し、製造過程において前記半導体基板の外観を検査する外観検査方法であって、
前記半導体製造装置が前記半導体ウエハを保持する際の前記半導体ウエハの保持位置に関するウエハ保持位置情報を、前記半導体製造装置を特定するための装置識別子と対応付けて取得し、
前記装置識別子と対応付けて取得されたウエハ保持位置情報に基づいて、前記半導体ウエハの周縁部分を検査するための検査レシピを作成し、
前記作成された検査レシピを記録媒体に格納し、
前記記録媒体に格納された検査レシピに基づいて、前記半導体ウエハの周縁部分を撮像する、
ことを特徴とする外観検査方法。
A visual inspection method for configuring a semiconductor manufacturing system together with one or more semiconductor manufacturing apparatuses that execute processes for manufacturing a semiconductor substrate, and inspecting the appearance of the semiconductor substrate in the manufacturing process,
Obtaining wafer holding position information relating to the holding position of the semiconductor wafer when the semiconductor manufacturing apparatus holds the semiconductor wafer in association with an apparatus identifier for specifying the semiconductor manufacturing apparatus;
Based on the wafer holding position information acquired in association with the apparatus identifier, create an inspection recipe for inspecting the peripheral portion of the semiconductor wafer,
Storing the created inspection recipe in a recording medium;
Based on the inspection recipe stored in the recording medium, image the peripheral portion of the semiconductor wafer,
An appearance inspection method characterized by that.
JP2008027282A 2008-02-07 2008-02-07 Appearance inspection apparatus and appearance inspection method Expired - Fee Related JP4981703B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008027282A JP4981703B2 (en) 2008-02-07 2008-02-07 Appearance inspection apparatus and appearance inspection method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008027282A JP4981703B2 (en) 2008-02-07 2008-02-07 Appearance inspection apparatus and appearance inspection method

Publications (3)

Publication Number Publication Date
JP2009188226A true JP2009188226A (en) 2009-08-20
JP2009188226A5 JP2009188226A5 (en) 2011-03-03
JP4981703B2 JP4981703B2 (en) 2012-07-25

Family

ID=41071172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008027282A Expired - Fee Related JP4981703B2 (en) 2008-02-07 2008-02-07 Appearance inspection apparatus and appearance inspection method

Country Status (1)

Country Link
JP (1) JP4981703B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020051859A (en) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 Substrate inspection method, substrate inspection device, and recording medium
JP2021015850A (en) * 2019-07-10 2021-02-12 株式会社ディスコ Wafer inspection device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077405A (en) * 2003-09-03 2005-03-24 Kla-Tencor Technologies Corp Method and device for reducing damage caused by radiation
JP2008021967A (en) * 2006-06-13 2008-01-31 Fujitsu Ltd Inspection method and inspection device
JP2009026839A (en) * 2007-07-18 2009-02-05 Fujitsu Microelectronics Ltd Substrate abnormality generation source identifying system, program thereof, and method therefor
JP2009071230A (en) * 2007-09-18 2009-04-02 Elpida Memory Inc System and method for analyzing defect distribution, and program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005077405A (en) * 2003-09-03 2005-03-24 Kla-Tencor Technologies Corp Method and device for reducing damage caused by radiation
JP2008021967A (en) * 2006-06-13 2008-01-31 Fujitsu Ltd Inspection method and inspection device
JP2009026839A (en) * 2007-07-18 2009-02-05 Fujitsu Microelectronics Ltd Substrate abnormality generation source identifying system, program thereof, and method therefor
JP2009071230A (en) * 2007-09-18 2009-04-02 Elpida Memory Inc System and method for analyzing defect distribution, and program

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020051859A (en) * 2018-09-26 2020-04-02 東京エレクトロン株式会社 Substrate inspection method, substrate inspection device, and recording medium
JP7202828B2 (en) 2018-09-26 2023-01-12 東京エレクトロン株式会社 Board inspection method, board inspection apparatus and recording medium
JP2021015850A (en) * 2019-07-10 2021-02-12 株式会社ディスコ Wafer inspection device

Also Published As

Publication number Publication date
JP4981703B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
JP2008091476A (en) Device for inspecting appearance
JP6462296B2 (en) Position accuracy inspection method, position accuracy inspection device, and position inspection unit
JP6351992B2 (en) Displacement detection apparatus, substrate processing apparatus, displacement detection method, and substrate processing method
US7340087B2 (en) Edge inspection
JPWO2002023623A1 (en) Alignment device
JP2002313863A (en) Microscope apparatus for semiconductor wafer inspection
JP2007234932A (en) Device for checking external appearance
JP2008267904A (en) Visual inspecting apparatus and method for inspecting surface state
JP6362466B2 (en) Substrate holding inspection method and substrate processing apparatus
JP2007059640A (en) Visual inspection equipment
TWI707305B (en) Wafer inspection method and system
JP4981703B2 (en) Appearance inspection apparatus and appearance inspection method
TW202220078A (en) Appearance inspection device and method
KR101496426B1 (en) Rotary table apparatus
TWI827863B (en) Wafer appearance inspection device and method
JPWO2009072483A1 (en) Observation apparatus and observation method
JP2020004879A (en) Sample positioning device
JP2000114329A (en) Method and device for inspecting ground edge section of substrate
JP2005337887A (en) Inspection device of shaft with head part
JP2003098122A (en) Visual examination device for glass board
JP7007993B2 (en) Dicing tip inspection device
JP2004179581A (en) Semiconductor wafer inspection device
JP2007184529A (en) Inspection apparatus for semiconductor wafer
JP5316924B2 (en) Observation apparatus and observation method
JP2009063365A (en) Inspection device and inspection method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4981703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees