JP2009186682A - Electro-optical device and electronic equipment - Google Patents

Electro-optical device and electronic equipment Download PDF

Info

Publication number
JP2009186682A
JP2009186682A JP2008025571A JP2008025571A JP2009186682A JP 2009186682 A JP2009186682 A JP 2009186682A JP 2008025571 A JP2008025571 A JP 2008025571A JP 2008025571 A JP2008025571 A JP 2008025571A JP 2009186682 A JP2009186682 A JP 2009186682A
Authority
JP
Japan
Prior art keywords
writing
dummy pixel
potential
pixel electrode
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008025571A
Other languages
Japanese (ja)
Inventor
Hitoshi Yasuda
仁志 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008025571A priority Critical patent/JP2009186682A/en
Publication of JP2009186682A publication Critical patent/JP2009186682A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device in which common potential is suitably adjusted. <P>SOLUTION: The electro-optical device (100) is provided with: a pixel part (70); a dummy pixel part (70d); writing means (101, 104) for performing positive polarity writing and negative polarity writing to the dummy pixel part; detection means (134, 135) for detecting each of positive polarity discharge time which is time required for discharge of electric charges accumulated in a dummy pixel electrode (9d) on which the positive polarity writing is performed and negative polarity discharge time which is time required for discharge of electric charges accumulated in the dummy pixel electrode on which the negative polarity writing is performed; and a correction means (137) for correcting the common potential so that the positive polarity discharge time equals to the negative polarity discharge time. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、例えば液晶装置等の電気光学装置、及びこのような電気光学装置を備える電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus including such an electro-optical device.

この種の電気光学装置として、一対の素子基板及び対向基板間に、電気光学物質の一例である液晶が挟持される液晶装置が一例としてあげられる。素子基板上における複数の画素が配列されてなる画素領域には、走査線及びデータ線の交差に対応して画素電極を含む画素部が形成されることにより、複数の画素部がマトリクス状に平面配列される。そして、各画素部には、画素スイッチング素子として、例えば薄膜トランジスタ(Thin Film Transistor;以下適宜、「TFT」と称する)が含まれる。電気光学装置の駆動時、各画素部において、走査線より走査信号が供給されることにより画素スイッチング素子がオン状態となると、データ線より画素スイッチング素子を介して画素電極に画像信号が供給される。また、典型的には、複数の画素電極に対応して、画素領域の概ね全体に、複数の画素部に共通に共通電極(或いは、対向電極)がベタ状に形成されている。そして、液晶装置の駆動時には、画素電極と共通電極との間の電位差に基づく印加電圧が液晶に印加される。その結果、液晶の配向や秩序が制御され、画像表示が可能となる。   An example of this type of electro-optical device is a liquid crystal device in which a liquid crystal, which is an example of an electro-optical material, is sandwiched between a pair of element substrates and a counter substrate. In the pixel region where a plurality of pixels are arranged on the element substrate, a pixel portion including a pixel electrode corresponding to the intersection of the scanning line and the data line is formed, so that the plurality of pixel portions are planar in a matrix shape. Arranged. Each pixel unit includes, for example, a thin film transistor (hereinafter referred to as “TFT” as appropriate) as a pixel switching element. When the electro-optical device is driven, when a pixel switching element is turned on by supplying a scanning signal from the scanning line in each pixel unit, an image signal is supplied from the data line to the pixel electrode via the pixel switching element. . Further, typically, a common electrode (or a counter electrode) is formed in a solid shape in common with the plurality of pixel portions in almost the entire pixel region corresponding to the plurality of pixel electrodes. When the liquid crystal device is driven, an applied voltage based on a potential difference between the pixel electrode and the common electrode is applied to the liquid crystal. As a result, the orientation and order of the liquid crystals are controlled, and image display is possible.

このような液晶装置においては、液晶の焼きつきを防止するために、液晶に印加される電圧の極性を一定時間毎に反転させている(つまり、極性反転駆動が行われる)。具体的には、所定の基準電位(典型的には、共通電極に印加される共通電位)を基準にして、一定時間毎に、画素電極に印加する電位を高電位側及び低電位側に交互に変化させて書き込んでいる。言い換えれば、一定時間毎に、正極性書込と負極性書込とを交互に行う。この場合、共通電位を固定してもよいし、或いは正極性書込時の共通電位を低電位側に変化させると共に、負極性書込時の共通電位を高電位側に変化させてもよい。   In such a liquid crystal device, the polarity of the voltage applied to the liquid crystal is reversed at regular intervals (that is, polarity inversion driving is performed) in order to prevent liquid crystal burn-in. Specifically, with reference to a predetermined reference potential (typically, a common potential applied to the common electrode), the potential applied to the pixel electrode is alternated between the high potential side and the low potential side at regular intervals. It is changed and written. In other words, positive polarity writing and negative polarity writing are alternately performed at regular time intervals. In this case, the common potential may be fixed, or the common potential at the time of positive polarity writing may be changed to the low potential side, and the common potential at the time of negative polarity writing may be changed to the high potential side.

このように画素電極に書き込まれた電位は、次の書込み時まで保持されることが好ましいが、実際には、TFTのゲートとソースとの間に存在する浮遊容量の影響を受けて変動してしまう。このような画素電極の電位の変動は、正極性書込時の画素電極及び共通電極間の電位差と、負極性書込時の画素電極及び共通電極間の電位差との間に差異が生ずる原因となりかねない。その結果、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位が液晶に印加されることになりかねない。また、画素電極に書き込まれた電位が好適に保持された場合であっても、共通電位が変動する(或いは、共通電位が高電位側及び低電位側の夫々に交互に変化する場合には、共通電位のセンター電位が変動する)ことで、同様の問題が発生する。これは、画面のちらつき(フリッカ)や液晶の焼き付きを発生させることになるため好ましくない。   The potential written to the pixel electrode in this manner is preferably held until the next writing, but in reality, the potential fluctuates due to the influence of the stray capacitance existing between the gate and the source of the TFT. End up. Such fluctuations in the potential of the pixel electrode cause a difference between the potential difference between the pixel electrode and the common electrode during positive polarity writing and the potential difference between the pixel electrode and the common electrode during negative polarity writing. It might be. As a result, an asymmetric potential with respect to the common potential may be applied to the liquid crystal between the positive polarity writing and the negative polarity writing. Further, even when the potential written to the pixel electrode is suitably held, the common potential varies (or when the common potential changes alternately on the high potential side and the low potential side, A similar problem occurs when the center potential of the common potential fluctuates). This is not preferable because it causes flickering of the screen and burn-in of the liquid crystal.

このため、このような不都合を解決するために、手動で共通電位を調整する技術(例えば、特許文献1参照)や、正極性書込時の画素電極及び共通電極間の電位差と、負極性書込時の画素電極及び共通電極間の電位差とをモニタリングすることで、正極性書込時の画素電極及び共通電極間の電位差と、負極性書込時の画素電極及び共通電極間の電位差とが等しくなるように共通電位を調整する技術(例えば、特許文献2参照)が開発されている。   Therefore, in order to solve such inconvenience, a technique for manually adjusting the common potential (see, for example, Patent Document 1), a potential difference between the pixel electrode and the common electrode at the time of positive polarity writing, By monitoring the potential difference between the pixel electrode and the common electrode during writing, the potential difference between the pixel electrode and the common electrode during positive polarity writing and the potential difference between the pixel electrode and the common electrode during negative polarity writing A technique for adjusting the common potential so as to be equal (for example, see Patent Document 2) has been developed.

特開平8−63128号公報JP-A-8-63128 特開2004−164677号公報Japanese Patent Laid-Open No. 2004-164777

しかしながら、特許文献1に開示された技術では、オペレータが手動で共通電位を調整する必要があるため、出荷時に行う必要がある。このため、出荷後に書込電位或いは共通電位のずれが発生してしまった場合には対応することができないという技術的な問題点を有している。また、特許文献2に開示された技術は、電位差を直接的に測定しているため、測定の精度が優れているとは限らず、その結果、調整の精度が優れているとは限らないという技術的な問題点を有している。   However, in the technique disclosed in Patent Document 1, it is necessary for the operator to manually adjust the common potential, and therefore it is necessary to perform it at the time of shipment. For this reason, there is a technical problem that it is impossible to cope with a case where a deviation of the write potential or the common potential occurs after shipment. Moreover, since the technique disclosed in Patent Document 2 directly measures a potential difference, the measurement accuracy is not always excellent, and as a result, the adjustment accuracy is not always excellent. Has technical problems.

本発明は、例えば上述した従来の問題点に鑑みなされたものであり、例えば共通電位を好適に調整する電気光学装置、及びこのような駆動装置を備える電子機器を提供することを課題とする。   SUMMARY An advantage of some aspects of the invention is that it provides an electro-optical device that suitably adjusts a common potential and an electronic apparatus including such a driving device.

(電気光学装置)
本発明の電気光学装置は、画像表示領域に配置される画素部と、前記画像表示領域の周辺に位置するダミー画素領域に配置されるダミー画素部と、前記ダミー画素部に対して、前記ダミー画素部が備えるダミー画素電極への書込電位が共通電極に供給される共通電位よりも高電位側にある正極性書込、及び前記ダミー画素電極への書込電位が前記共通電位よりも低電位側にある負極性書込を行う書込手段と、前記正極性書込が行われた前記ダミー画素電極に蓄積された電荷の放電に要する時間である正極性放電時間、及び前記負極性書込が行われた前記ダミー画素電極に蓄積された電荷の放電に要する時間である負極性放電時間の夫々を検出する検出手段と、前記正極性放電時間と前記負極性放電時間とが等しくなるように、前記共通電位を補正する補正手段とを備える。
(Electro-optical device)
The electro-optical device according to the aspect of the invention includes the pixel unit arranged in the image display region, the dummy pixel unit arranged in the dummy pixel region located around the image display region, and the dummy pixel unit with respect to the dummy pixel unit. Positive writing in which the writing potential to the dummy pixel electrode included in the pixel portion is higher than the common potential supplied to the common electrode, and the writing potential to the dummy pixel electrode is lower than the common potential. A writing means for performing negative polarity writing on the potential side, a positive polarity discharge time which is a time required for discharging the charge accumulated in the dummy pixel electrode on which the positive polarity writing has been performed, and the negative polarity book Detecting means for detecting each of the negative discharge times, which is the time required for discharging the charge accumulated in the dummy pixel electrode, and the positive discharge time and the negative discharge time are made equal. And the common potential And a positive correcting means.

本発明の電気光学装置によれば、画像表示領域に配置される画素部(典型的には、マトリクス状に配置された複数の画素部)を利用して、画像表示等を行うことができる。本発明では、典型的には、所定の時間毎に、正極性書込と負極性書込とが交互に行われる。例えば、走査線に沿って配置された同一行の画素部に対して正極性書込が行われると共に、相隣接する行の画素部に対して負極性書込が行われる。ここに、正極性書込とは、所定の基準電位(典型的には、画素部が備える画素電極と共に電気光学物質に対して電界を印加する共通電極の共通電位)を基準として、画素部が備える画素電極に印加される画像信号の電位が高電位側にある状態を示す。一方で、負極性書込とは、所定の基準電位(典型的には、画素部が備える画素電極と共に電気光学物質に対して電界を印加する共通電極の共通電位)を基準として、画素部が備える画素電極に印加される画像信号の電位が低電位側にある状態を示す。このとき、共通電位を固定すると共に、画素電極に印加される画像信号の電位のみを共通電位に対して高電位側に変化させることで正極性書込を行い、また画素電極に印加される画像信号の電位のみを共通電位に対して低電位側に変化させることで負極性書込を行うように構成してもよい。或いは、共通電位を低電位側に変化させると共に画素電極に印加される画像信号の電位を共通電位に対して高電位側に変化させることで正極性書込を行い、また共通電位を高電位側に変化させると共に画素電極に印加される画像信号の電位を共通電位に対して低電位側に変化させることで負極性書込を行うように構成してもよい。係る書込動作は、書込手段の動作により行われてもよい。これにより、液晶等の電気光学物質に印加される電圧の極性を一定時間毎に反転させることができるため、焼き付きを好適に防止することができる。   According to the electro-optical device of the present invention, it is possible to perform image display or the like using pixel units (typically, a plurality of pixel units arranged in a matrix) arranged in the image display region. In the present invention, typically, positive polarity writing and negative polarity writing are alternately performed at predetermined time intervals. For example, the positive polarity writing is performed on the pixel portions in the same row arranged along the scanning line, and the negative polarity writing is performed on the pixel portions in adjacent rows. Here, the positive polarity writing is based on a predetermined reference potential (typically, the common potential of the common electrode that applies an electric field to the electro-optical material together with the pixel electrode included in the pixel portion). The state in which the potential of the image signal applied to the pixel electrode provided is on the high potential side is shown. On the other hand, negative-polarity writing is based on a predetermined reference potential (typically, a common potential of a common electrode that applies an electric field to an electro-optical material together with a pixel electrode included in the pixel portion). This shows a state where the potential of the image signal applied to the pixel electrode provided is on the low potential side. At this time, while fixing the common potential and changing only the potential of the image signal applied to the pixel electrode to the high potential side with respect to the common potential, positive writing is performed, and the image applied to the pixel electrode The negative polarity writing may be performed by changing only the signal potential to the low potential side with respect to the common potential. Alternatively, the positive potential writing is performed by changing the common potential to the low potential side and the potential of the image signal applied to the pixel electrode to the high potential side with respect to the common potential, and the common potential is set to the high potential side. The negative polarity writing may be performed by changing the potential of the image signal applied to the pixel electrode to a lower potential side with respect to the common potential. Such a writing operation may be performed by the operation of the writing means. As a result, the polarity of the voltage applied to the electro-optical material such as liquid crystal can be reversed every predetermined time, so that burn-in can be suitably prevented.

本発明の電気光学装置は特に、画像表示に用いられる画像表示領域の周囲にダミー画素部が配置されるダミー画素領域を備える。ダミー画素部とは、画像表示に用いられる必要が必ずしもない画素部を示す趣旨であり、好ましくは画素部の構成を模擬し、その動作が画素部の動作を模擬するように形成される。   In particular, the electro-optical device of the present invention includes a dummy pixel region in which a dummy pixel portion is disposed around an image display region used for image display. The dummy pixel portion is intended to indicate a pixel portion that does not necessarily need to be used for image display, and is preferably formed so that the configuration of the pixel portion is simulated and the operation thereof simulates the operation of the pixel portion.

ダミー画素領域内におけるダミー画素部に対しては、書込手段の動作により、画素部に対する書込動作と同様の態様で、正極性書込及び負極性書込が行われる。書込動作の結果、ダミー画素部が備えるダミー画素電極には、印加される画像信号の電位と共通電極の共通電位との電位差に応じた電荷が蓄積される。その後、所定のタイミングで、ダミー画素電極に蓄積された電荷の放電処理が行われる。このとき、検出手段の動作により、正極性書込が行われたダミー画素電極に蓄積された電荷の放電に要する時間である正極性放電時間が検出される。同様に、負極性書込が行われたダミー画素電極に蓄積された電荷の放電に要する時間である負極性放電時間が検出される。   Positive polarity writing and negative polarity writing are performed on the dummy pixel portion in the dummy pixel region in the same manner as the writing operation on the pixel portion by the operation of the writing means. As a result of the writing operation, charges corresponding to the potential difference between the potential of the applied image signal and the common potential of the common electrode are accumulated in the dummy pixel electrode included in the dummy pixel portion. Thereafter, the discharge process of the charge accumulated in the dummy pixel electrode is performed at a predetermined timing. At this time, a positive discharge time, which is a time required for discharging the charge accumulated in the dummy pixel electrode on which the positive writing has been performed, is detected by the operation of the detection means. Similarly, the negative discharge time, which is the time required to discharge the charge accumulated in the dummy pixel electrode on which negative polarity writing has been performed, is detected.

ここで、正極性放電時間と負極性放電時間とが等しければ、正極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差と、負極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差とが等しいと考えられる。つまり、正極性書込時と負極性書込時との間で、共通電位に対して対称な電位を有する画像信号がダミー画素電極(或いは、画素部が備える画素電極)に印加されていると考えられる。このため、フリッカが発生することは殆ど或いは全くない状態であるため、補正手段による共通電位の補正(言い換えれば、調整)は不要である。   Here, if the positive polarity discharge time and the negative polarity discharge time are equal, the potential difference between the potential of the image signal when the positive polarity writing is performed and the common potential of the common electrode, and the negative polarity writing are performed. It is considered that the potential difference between the potential of the image signal at that time and the common potential of the common electrode is equal. That is, an image signal having a potential symmetric with respect to the common potential is applied to the dummy pixel electrode (or the pixel electrode included in the pixel portion) between the positive polarity writing and the negative polarity writing. Conceivable. For this reason, since there is little or no flicker, correction of the common potential by the correcting means (in other words, adjustment) is unnecessary.

他方で、正極性放電時間と負極性放電時間とが等しくなければ、正極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差と、負極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差とが等しくないと考えられる。つまり、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位を有する画像信号がダミー画素電極(或いは、画素部が備える画素電極)に印加されていると考えられる。このため、フリッカが発生し得る又は既に発生している状態であるため、補正手段による共通電位の補正が行われる。具体的には、正極性放電時間と負極性放電時間とが等しくなるように(言い換えれば、正極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差と、負極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差とが等しくなるように)、共通電位を高電位側又は低電位側へ変化させるように共通電位が補正される。その後、補正された共通電位を用いて、画素部に対する書込動作が行われる。   On the other hand, if the positive discharge time and the negative discharge time are not equal, the potential difference between the potential of the image signal and the common potential of the common electrode when the positive writing is performed, and the negative writing is performed. It is considered that the potential difference between the potential of the image signal and the common potential of the common electrode is not equal. That is, an image signal having an asymmetric potential with respect to the common potential is applied to the dummy pixel electrode (or the pixel electrode included in the pixel portion) between the positive polarity writing and the negative polarity writing. Conceivable. For this reason, since flicker can occur or has already occurred, the correction of the common potential is performed by the correcting means. Specifically, the positive discharge time and the negative discharge time are equalized (in other words, the potential difference between the potential of the image signal when the positive writing is performed and the common potential of the common electrode, The common potential is changed so that the common potential is changed to the high potential side or the low potential side so that the potential difference between the image signal potential and the common potential of the common electrode is equal when negative writing is performed. It is corrected. Thereafter, the writing operation to the pixel portion is performed using the corrected common potential.

このため、本発明の電気光学装置によれば、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位を有する画像信号が画素電極に印加される不都合の発生を好適に抑制することができる。従って、フリッカの発生や電気光学物質の焼き付きの発生を抑制することができる。   Therefore, according to the electro-optical device of the present invention, an image signal having an asymmetric potential with respect to the common potential is applied to the pixel electrode between the positive polarity writing and the negative polarity writing. Generation | occurrence | production can be suppressed suitably. Accordingly, it is possible to suppress the occurrence of flicker and the occurrence of seizure of the electro-optical material.

また、検出手段及び補正手段の夫々の動作により、いわば自動的に共通電位が補正されるため、手動で共通電位を補正する必要がなくなる。従って、共通電位の補正の精度を向上させることができると共に、電気光学装置の出荷後であっても共通電位を補正することができる。   Further, since the common potential is automatically corrected by the operations of the detection unit and the correction unit, it is not necessary to manually correct the common potential. Therefore, the accuracy of correcting the common potential can be improved, and the common potential can be corrected even after the electro-optical device is shipped.

更に、液晶装置のような電気光学装置上では相対的に検出しにくい(或いは、電圧を検出する装置を新たに設置しにくいがゆえに相対的に検出しにくい)電圧を直接検出することに代えて、相対的に検出しやすい電荷量及びその放電に要する時間を検出しているため、相対的には検出動作が容易であるという利点をも享受することができる。更に、電位差を直接的に検出する態様と比較して、検出の精度をも向上させることができるため、結果として、共通電位の補正の精度を向上させることができる。   Further, instead of directly detecting a voltage that is relatively difficult to detect on an electro-optical device such as a liquid crystal device (or relatively difficult to detect because it is difficult to newly install a device for detecting a voltage). Since the amount of charge that is relatively easy to detect and the time required for the discharge are detected, the advantage that the detection operation is relatively easy can be enjoyed. Furthermore, since the detection accuracy can be improved as compared with a mode of directly detecting the potential difference, as a result, the correction accuracy of the common potential can be improved.

また、ダミー画素部に対して書込動作及び検出動作を行っているため、画素部を用いた通常の画像表示動作に影響を与えることなく、上述した動作を行うことができる。   In addition, since the writing operation and the detection operation are performed on the dummy pixel portion, the above-described operation can be performed without affecting the normal image display operation using the pixel portion.

本発明の電気光学装置の一の態様では、前記検出手段は、前記ダミー画素電極に蓄積された電荷の量と所定値とを比較するコンパレータ、及び所定周期で立ち上がるクロックパルスのパルス数をカウントするカウンタを備えており、前記正極性書込みが行われた前記ダミー画素電極に蓄積された電荷の放電が開始されてから、前記ダミー画素電極に蓄積された電荷の量が前記所定値を下回ると前記コンパレータによって判定されるまでの間に、前記カウンタによってカウントされた前記クロックパルスのパルス数を、前記正極性放電時間として検出し、前記負極性書込みが行われた前記ダミー画素電極に蓄積された電荷の放電が開始されてから、前記ダミー画素電極に蓄積された電荷の量が前記所定値を下回ると前記コンパレータによって判定されるまでの間に、前記カウンタによってカウントされた前記クロックパルスのパルス数を、前記負極性放電時間として検出する。   In one aspect of the electro-optical device according to the aspect of the invention, the detection unit counts the number of pulses of a clock pulse that rises at a predetermined period, and a comparator that compares the amount of charge accumulated in the dummy pixel electrode with a predetermined value. A counter is provided, and when the amount of charge accumulated in the dummy pixel electrode falls below the predetermined value after the discharge of the charge accumulated in the dummy pixel electrode for which the positive address has been performed is started, Until it is determined by the comparator, the number of clock pulses counted by the counter is detected as the positive discharge time, and the charge accumulated in the dummy pixel electrode on which the negative write has been performed. When the amount of electric charge accumulated in the dummy pixel electrode falls below the predetermined value after the start of discharge, the comparator determines. Until the, the number of pulses counted the clock pulses by the counter, is detected as the negative polarity discharge time.

この態様によれば、ダミー画素電極に蓄積された電荷の量及び該蓄積された電荷の放電に要する時間を容易に且つ確実に検出することができる。その結果、上述した共通電位の補正を好適に行うことができるため、上述した効果を好適に享受することができる。   According to this aspect, it is possible to easily and reliably detect the amount of charge accumulated in the dummy pixel electrode and the time required for discharging the accumulated charge. As a result, since the above-described common potential can be corrected appropriately, the above-described effects can be suitably enjoyed.

本発明の電気光学装置の他の態様では、前記検出手段は、前記ダミー画素電極に蓄積された電荷を放電させるための放電用定電流源を更に備える。   In another aspect of the electro-optical device according to the aspect of the invention, the detection unit further includes a discharge constant current source for discharging the charge accumulated in the dummy pixel electrode.

この態様によれば、ダミー画素電極に蓄積された電荷を好適に放電させることができる。特に、放電用定電流源のパラメータ(例えば、電流値や電圧値等)を調整することで、放電に要する時間を細かに調整することができる。従って、より検出しやすい態様で又は電気光学装置若しくは電気光学装置が備える各種構成要素の仕様に合わせた柔軟な態様で、正極性放電時間及び負極性放電時間の夫々を検出することができる。   According to this aspect, the charge accumulated in the dummy pixel electrode can be suitably discharged. In particular, the time required for discharge can be finely adjusted by adjusting the parameters (for example, current value, voltage value, etc.) of the constant current source for discharge. Accordingly, it is possible to detect each of the positive discharge time and the negative discharge time in a mode that is easier to detect or in a flexible mode that matches the specifications of various components included in the electro-optical device or the electro-optical device.

本発明の電気光学装置の他の態様では、前記画素部は、走査線及びデータ線の交差に対応してマトリクス状に複数配置され、前記ダミー画素部は、前記走査線に沿って複数配列されている。   In another aspect of the electro-optical device according to the aspect of the invention, a plurality of the pixel portions are arranged in a matrix corresponding to the intersection of the scanning lines and the data lines, and a plurality of the dummy pixel portions are arranged along the scanning lines. ing.

この態様によれば、複数のダミー画素部全体として、相対的に多くの電荷を蓄積することができる。従って、正極性放電時間及び負極性放電時間の検出の精度を相対的に向上させることができる。   According to this aspect, it is possible to accumulate a relatively large amount of charges as the entire plurality of dummy pixel portions. Therefore, the accuracy of detection of the positive discharge time and the negative discharge time can be relatively improved.

本発明の電気光学装置の他の態様では、前記ダミー画素部には、遮光膜が形成されている。   In another aspect of the electro-optical device of the present invention, a light shielding film is formed in the dummy pixel portion.

この態様によれば、複数のダミー画素部を設けたとしても、画素部を用いた通常の表示動作に影響を与えることはない。   According to this aspect, even if a plurality of dummy pixel portions are provided, the normal display operation using the pixel portions is not affected.

本発明の電気光学装置の他の態様では、前記ダミー画素領域は、前記画像表示領域の両端の少なくとも一方に隣接するように設けられる。   In another aspect of the electro-optical device of the present invention, the dummy pixel region is provided adjacent to at least one of both ends of the image display region.

この態様によれば、ダミー画素領域は、垂直方向における走査方向を基準として、画像表示領域の上側及び下側の夫々又は何れか一方に配置される。つまり、ダミー画素領域によって、画像表示領域が複数の領域に分断されることはなくなる。このため、画素部を用いた通常の画像表示動作に影響を与えることなく、上述した動作を行うことができる。   According to this aspect, the dummy pixel area is arranged on the upper side and / or lower side of the image display area with reference to the scanning direction in the vertical direction. That is, the image display area is not divided into a plurality of areas by the dummy pixel area. For this reason, the above-described operation can be performed without affecting the normal image display operation using the pixel portion.

本発明の電気光学装置の他の態様では、前記書込手段は、最大階調に相当する書込電位を用いて前記正極性書込及び前記負極性書込を行う。   In another aspect of the electro-optical device according to the aspect of the invention, the writing unit performs the positive writing and the negative writing using a writing potential corresponding to the maximum gradation.

この態様によれば、ダミー画素部に相対的に多くの電荷を蓄積することができる。従って、正極性放電時間及び負極性放電時間の検出の精度を相対的に向上させることができる。   According to this aspect, a relatively large amount of charge can be stored in the dummy pixel portion. Therefore, the accuracy of detection of the positive discharge time and the negative discharge time can be relatively improved.

尚、最大階調に相当する書込電位とは、共通電位との間の電位差が最大となるような画像信号の電位を意味する趣旨であり、典型的には、画素電極に印加され得る画像信号の最大電位及び最小電位を示す。   Note that the writing potential corresponding to the maximum gradation means the potential of an image signal that maximizes the potential difference from the common potential, and is typically an image that can be applied to the pixel electrode. Indicates the maximum and minimum potentials of the signal.

本発明の電気光学装置の他の態様では、前記補正手段は、前記正極性放電時間が前記負極性放電時間よりも長い場合に、前記共通電位を相対的に高電位側に変化させるように前記共通電位を補正し、前記負極性放電時間が前記正極性放電時間よりも長い場合に、前記共通電位を相対的に低電位側に変化させるように前記共通電位を補正する。   In another aspect of the electro-optical device according to the aspect of the invention, the correcting unit may change the common potential to a relatively high potential side when the positive discharge time is longer than the negative discharge time. A common potential is corrected, and when the negative discharge time is longer than the positive discharge time, the common potential is corrected so as to change the common potential to a relatively low potential side.

この態様によれば、例えば、正極性放電時間が負極性放電時間よりも長ければ、正極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差が、負極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差よりも大きいと考えられる。このため、共通電位を相対的に高電位側にシフトさせることで、双方の電位差を等しくすることができる。或いは、正極性放電時間が負極性放電時間よりも長ければ、正極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差が、負極性書込が行われる時の画像信号の電位と共通電極の共通電位との間の電位差よりも大きいと考えられる。このため、共通電位を相対的に高電位側にシフトさせることで、双方の電位差を等しくすることができる。従って、上述した効果を好適に享受することができる。   According to this aspect, for example, if the positive discharge time is longer than the negative discharge time, the potential difference between the potential of the image signal and the common potential of the common electrode when the positive writing is performed is negative. It is considered that the potential difference between the potential of the image signal when writing is performed and the common potential of the common electrode is larger. For this reason, the potential difference between the two can be made equal by shifting the common potential to the relatively high potential side. Alternatively, if the positive polarity discharge time is longer than the negative polarity discharge time, the potential difference between the potential of the image signal when the positive polarity writing is performed and the common potential of the common electrode is when the negative polarity writing is performed. This is considered to be larger than the potential difference between the potential of the image signal and the common potential of the common electrode. For this reason, the potential difference between the two can be made equal by shifting the common potential to the relatively high potential side. Therefore, the above-described effects can be suitably enjoyed.

本発明の電気光学装置の他の態様では、前記検出手段は、前記正極性書込が行われてから所定期間が経過した後に前記ダミー画素電極に蓄積された電荷の放電を開始してから、前記正極性放電時間を検出し、且つ前記負極性書込が行われてから所定期間が経過した後に前記ダミー画素電極に蓄積された電荷の放電を開始してから、前記負極性放電時間を検出する。   In another aspect of the electro-optical device according to the aspect of the invention, the detection unit may start discharging the charge accumulated in the dummy pixel electrode after a predetermined period has elapsed since the positive writing is performed. The positive discharge time is detected, and the discharge of the charge accumulated in the dummy pixel electrode is started after a lapse of a predetermined period after the negative write is performed, and then the negative discharge time is detected. To do.

一般的に、画素部に画像信号の書込動作を行った直後は画素部の状態は不安定である。具体的には、例えば、電気光学装置に印加されている電界が変動しかねない。一方で、書込動作を行ってからある程度の時間が経過した後は、画素部の状態は相対的には安定する。従って、この態様によれば、ダミー画素部の状態が安定した後に時間を検出しているため、正極性放電時間及び負極性放電時間の検出の精度を相対的に向上させることができる。   In general, the state of the pixel portion is unstable immediately after the image signal is written to the pixel portion. Specifically, for example, the electric field applied to the electro-optical device may fluctuate. On the other hand, after a certain amount of time has elapsed since the writing operation, the state of the pixel portion is relatively stable. Therefore, according to this aspect, since the time is detected after the state of the dummy pixel portion is stabilized, it is possible to relatively improve the accuracy of detection of the positive discharge time and the negative discharge time.

上述の如く正極性書込又は負極性書込が行われてから所定期間が経過した後に正極性放電時間又は負極性放電時間を検出する電気光学装置の態様では、前記所定期間は、1垂直走査期間(例えば、1フレーム期間や、1フィールド期間等)であるように構成してもよい。   As described above, in the aspect of the electro-optical device that detects the positive discharge time or the negative discharge time after a predetermined period has elapsed since the positive writing or the negative writing has been performed, the predetermined period is one vertical scan. You may comprise so that it may be a period (for example, 1 frame period, 1 field period, etc.).

このように構成すれば、画素部を用いた通常の画像表示動作における走査を考慮したタイミング或いは画素部を用いた通常の画像表示動作における走査と同様のタイミングで、上述したダミー画素部への書込動作並びに正極性放電時間及び負極性放電時間の検出動作を行うことができる。従って、画素部を用いた通常の画像表示動作に影響を与えることなく、上述したように正極性放電時間及び負極性放電時間の検出の精度を相対的に向上させることができる。   With this configuration, the writing to the dummy pixel unit described above is performed at a timing that considers scanning in a normal image display operation using the pixel unit or at the same timing as scanning in a normal image display operation using the pixel unit. And the detection operation of the positive polarity discharge time and the negative polarity discharge time can be performed. Accordingly, the detection accuracy of the positive discharge time and the negative discharge time can be relatively improved as described above without affecting the normal image display operation using the pixel portion.

本発明の電気光学装置の他の態様では、前記書込手段は、前記正極性書込又は前記負極性書込を1水平走査期間だけ行い、前記検出手段は、前記正極性放電時間の検出又は前記負極性放電時間の検出を1水平期間だけ行う。   In another aspect of the electro-optical device according to the aspect of the invention, the writing unit performs the positive polarity writing or the negative polarity writing only for one horizontal scanning period, and the detection unit detects the positive polarity discharge time or The negative discharge time is detected for only one horizontal period.

この態様によれば、画素部を用いた通常の画像表示動作における走査を考慮したタイミング或いは画素部を用いた通常の画像表示動作における走査と同様のタイミングで、上述したダミー画素部への書込動作並びに正極性放電時間及び負極性放電時間の検出動作を行うことができる。従って、画素部を用いた通常の画像表示動作に影響を与えることなく、上述したように正極性放電時間及び負極性放電時間の検出の精度を相対的に向上させることができる。これは、正極性書込又は負極性書込が行われてから所定期間(例えば、1垂直走査期間)が経過した後に正極性放電時間又は負極性放電時間を検出する態様において、特に顕著な効果である。   According to this aspect, the writing to the dummy pixel unit described above is performed at a timing that considers scanning in the normal image display operation using the pixel unit or at the same timing as scanning in the normal image display operation using the pixel unit. The operation and the detection operation of the positive discharge time and the negative discharge time can be performed. Accordingly, the detection accuracy of the positive discharge time and the negative discharge time can be relatively improved as described above without affecting the normal image display operation using the pixel portion. This is a particularly remarkable effect in the aspect of detecting the positive discharge time or the negative discharge time after a predetermined period (for example, one vertical scanning period) has elapsed since the positive writing or the negative writing was performed. It is.

本発明の電気光学装置の他の態様では、前記書込手段は、前記画素部への書込前又は書込後に、前記ダミー画素部に対して前記正極性書込又は前記負極性書込を行い、前記検出手段は、前記画素部への書込前又は書込後に、前記正極性放電時間の検出又は前記負極性放電時間の検出を行う。   In another aspect of the electro-optical device according to the aspect of the invention, the writing unit may perform the positive writing or the negative writing on the dummy pixel portion before or after writing to the pixel portion. And the detecting means detects the positive discharge time or the negative discharge time before or after writing to the pixel portion.

この態様によれば、ダミー画素部への書込動作並びに正極性放電時間及び負極性放電時間の検出動作が、画素部を用いた画像表示動作(特に、1垂直走査期間の表示動作)に影響を与えることはない。つまり、ダミー画素部への書込動作並びに正極性放電時間及び負極性放電時間の検出動作が、画素部を用いた画像表示動作の途中に行われることはなくなる。このため、画素部を用いた通常の画像表示動作に影響を与えることなく、上述した動作を行うことができる。   According to this aspect, the writing operation to the dummy pixel portion and the detection operation of the positive discharge time and the negative discharge time affect the image display operation using the pixel portion (particularly, the display operation in one vertical scanning period). Never give. That is, the writing operation to the dummy pixel portion and the detection operation of the positive discharge time and the negative discharge time are not performed during the image display operation using the pixel portion. For this reason, the above-described operation can be performed without affecting the normal image display operation using the pixel portion.

(電子機器)
上記課題を解決するために、本発明の電子機器は、上述した本発明の電気光学装置(但し、その各種態様を含む)を備える。
(Electronics)
In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明の電気光学装置(或いは、その各種態様)備えているため、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受することができる。つまり、上述した本発明の電気光学装置が享受する各種効果と同様の効果を享受することができる投射型表示装置、テレビ、携帯電話、電子手帳、携帯オーディオプレーヤ、ワードプロセッサ、デジタルカメラ、ビューファインダ型又はモニタ直視型のビデオレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現することができる。   According to the electronic apparatus of the present invention, since the electro-optical device (or various aspects thereof) of the present invention described above is provided, the same effects as those received by the electro-optical device of the present invention described above can be obtained. Can do. In other words, the projection display device, television, mobile phone, electronic notebook, portable audio player, word processor, digital camera, viewfinder type that can enjoy the same effects as those obtained by the electro-optical device of the present invention described above. Alternatively, various electronic devices such as a monitor direct-view video recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.

本発明の作用及び他の利得は次に説明する実施の形態から更に明らかにされよう。   The operation and other advantages of the present invention will become more apparent from the embodiments described below.

以下、本発明を実施するための最良の形態を、図面に基づいて説明する。尚、以下では、本発明に係る電気光学装置の一例として、液晶装置を用いて説明を進める。   The best mode for carrying out the present invention will be described below with reference to the drawings. In the following description, a liquid crystal device is used as an example of the electro-optical device according to the invention.

(1)液晶装置の基本構成
先ず、本実施形態に係る液晶装置の構成について、図1及び図2を参照して説明する。図1は、本実施形態に係る液晶装置の構成を示す平面図であり、図2は、図1のH−H’断面図である。
(1) Basic Configuration of Liquid Crystal Device First, the configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る液晶装置100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置する枠状或いは額縁状のシール領域に設けられたシール材52により互いに貼り合わされている。   1 and 2, in the liquid crystal device 100 according to the present embodiment, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are in a frame-shaped or frame-shaped seal region located around the image display region 10a. The sealing material 52 provided is bonded to each other.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101、ドライバIC回路130及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。但し、データ線駆動回路101は、シール領域よりも内側に、データ線駆動回路101が額縁遮光膜53に覆われるようにして設けられていてもよい。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。また、走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。また、TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. In the peripheral region, the data line driving circuit 101, the driver IC circuit 130, and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region where the sealing material 52 is disposed. It has been. However, the data line driving circuit 101 may be provided inside the seal region so that the data line driving circuit 101 is covered with the frame light shielding film 53. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. Further, the scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. Further, on the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with a vertical conduction material 107 are disposed in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、ドライバIC回路130、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wire 90 for electrically connecting the external circuit connection terminal 102 and the data line driving circuit 101, the driver IC circuit 130, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. Is formed.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜8が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる共通電極21が複数の画素電極9aと対向してベタ状に形成されている。共通電極21上には配向膜8が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。上記構成はTFTアレイ基板10の画素電極9aと対向基板20の共通電極21の間の電界により液晶層50を駆動する所謂縦電界のモードの構成であるが、IPS(イン・プレーン・スイッチング)、FFS(フリンジ・フィールド・スイッチング)等の横電界モードの構成でも良い。横電界モードではTFTアレイ基板側に画素電極と共通電極が配置されるため、対向基板に電極がないため、TFTアレイ基板と対向基板を接続する上下導通端子が必要なくなる。   In FIG. 2, on the TFT array substrate 10, there is formed a laminated structure in which pixel switching TFTs (Thin Film Transistors), which are driving elements, and wirings such as scanning lines and data lines are formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. An alignment film 8 is formed on the pixel electrode 9a. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23, a common electrode 21 made of a transparent material such as ITO is formed in a solid shape so as to face the plurality of pixel electrodes 9a. An alignment film 8 is formed on the common electrode 21. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films. The above configuration is a so-called vertical electric field mode configuration in which the liquid crystal layer 50 is driven by an electric field between the pixel electrode 9a of the TFT array substrate 10 and the common electrode 21 of the counter substrate 20, but IPS (In-Plane Switching), A lateral electric field mode configuration such as FFS (fringe field switching) may be used. In the horizontal electric field mode, since the pixel electrode and the common electrode are arranged on the TFT array substrate side, there is no electrode on the counter substrate, so that there is no need for a vertical conduction terminal for connecting the TFT array substrate and the counter substrate.

また、TFTアレイ基板10上の画像表示領域10aの周囲の額縁遮光膜53に覆われえる額縁領域には、後述するようにダミー画素領域10dが配置される。本実施形態では、ダミー画素領域10dにおいては、ダミー画素部70dが画素部70を模擬して形成され、ダミー画素部70d毎にダミー画素電極9dが配置される。ダミー画素部70dは、額縁遮光膜53で覆われていてもよい。   In addition, a dummy pixel region 10d is arranged in the frame region that can be covered with the frame light shielding film 53 around the image display region 10a on the TFT array substrate 10 as described later. In the present embodiment, in the dummy pixel region 10d, a dummy pixel portion 70d is formed by simulating the pixel portion 70, and a dummy pixel electrode 9d is disposed for each dummy pixel portion 70d. The dummy pixel portion 70 d may be covered with the frame light shielding film 53.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, and the like of the liquid crystal device during manufacturing or at the time of shipment. An inspection circuit, an inspection pattern, or the like may be formed.

また、上述の構成では、ドライバIC回路130が液晶装置100上に形成される例を示しているが、ドライバIC回路110がFPC(Flexible Print Circuit)上に形成されるように構成してもよいし、或いは、外部回路接続端子102を介して液晶装置100と電気的に接続される外部回路上に形成されるように構成してもよい。   In the above configuration, the driver IC circuit 130 is formed on the liquid crystal device 100. However, the driver IC circuit 110 may be formed on an FPC (Flexible Print Circuit). Alternatively, it may be configured to be formed on an external circuit electrically connected to the liquid crystal device 100 via the external circuit connection terminal 102.

(2)液晶装置の詳細な構成
続いて、図3及び図4を参照して、本実施形態に係る液晶装置100の要部の電気的な構成について説明する。ここに、図3は、本実施形態に係る液晶装置100の要部の電気的な構成を概念的に示すブロック図であり、図4は、本実施形態に係る液晶装置100による書込動作時に印加される画像信号の電位及び共通電位の夫々を示すグラフである。
(2) Detailed Configuration of Liquid Crystal Device Next, with reference to FIGS. 3 and 4, an electrical configuration of a main part of the liquid crystal device 100 according to the present embodiment will be described. FIG. 3 is a block diagram conceptually showing an electrical configuration of a main part of the liquid crystal device 100 according to the present embodiment. FIG. 4 is a diagram illustrating a write operation by the liquid crystal device 100 according to the present embodiment. It is a graph which shows each of the potential of the applied image signal, and a common potential.

図3において、本実施形態に係る液晶装置100は、そのTFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域に、走査線駆動回路104、データ線駆動回路101、ドライバIC回路130等の駆動回路が形成されている。   In FIG. 3, the liquid crystal device 100 according to the present embodiment includes a scanning line driving circuit 104, a data line driving circuit 101, and a driver IC circuit 130 in a peripheral region located around the image display region 10 a on the TFT array substrate 10. Etc. are formed.

走査線駆動回路104は、走査信号を、走査線Y1からYn(但し、nは1以上の整数)に順次供給する。例えば、ある走査線Ya(但し、aは、1≦a≦nを満たす整数)にハイレベルの走査信号が供給されると、この走査線Yaに接続されたTFT116が全てオン状態となり、この走査線Yaに対応する画素部70が全て選択される。   The scanning line driving circuit 104 sequentially supplies scanning signals to the scanning lines Y1 to Yn (where n is an integer of 1 or more). For example, when a high level scanning signal is supplied to a certain scanning line Ya (where a is an integer satisfying 1 ≦ a ≦ n), all TFTs 116 connected to the scanning line Ya are turned on, and this scanning is performed. All the pixel portions 70 corresponding to the line Ya are selected.

データ線駆動回路101は、画像信号を、データ線X1からXm(但し、mは1以上の整数)に順次供給し、オン状態のTFT116を介してこの画像信号に基づく書込電圧を画素電極9aに書き込む。   The data line driving circuit 101 sequentially supplies an image signal to the data lines X1 to Xm (where m is an integer equal to or greater than 1), and a write voltage based on the image signal is supplied to the pixel electrode 9a via the TFT 116 in the on state. Write to.

本実施形態に係る液晶装置100には、更に、そのTFTアレイ基板10の中央を占める画像表示領域10aに、マトリクス状に配列された複数の画素部70が設けられている。   The liquid crystal device 100 according to the present embodiment is further provided with a plurality of pixel units 70 arranged in a matrix in the image display region 10 a occupying the center of the TFT array substrate 10.

画素部70は、画素スイッチング用のTFT116、画素電極9a、液晶素子118、共通電極21及び蓄積容量119を備えている。   The pixel unit 70 includes a pixel switching TFT 116, a pixel electrode 9 a, a liquid crystal element 118, a common electrode 21, and a storage capacitor 119.

TFT116は、ソース端子がデータ線X1〜Xmのいずれかに電気的に接続され、ゲート端子が走査線Y1からYnのいずれかに電気的に接続され、ドレイン端子が画素電極9aに電気的に接続されている。画素スイッチング用のTFT116は、走査線駆動回路104から供給される走査信号によってオン状態及びオフ状態が切り換えられる。   The TFT 116 has a source terminal electrically connected to one of the data lines X1 to Xm, a gate terminal electrically connected to one of the scanning lines Y1 to Yn, and a drain terminal electrically connected to the pixel electrode 9a. Has been. The pixel switching TFT 116 is switched between an on state and an off state by a scanning signal supplied from the scanning line driving circuit 104.

液晶素子118は、画素電極9a、共通電極21並びに画素電極9a及び共通電極21間に位置する液晶から構成されている。画素電極9aは、TFT116を介してデータ線X1からXmのいずれかと電気的に接続されている。共通電極21は、共通配線COMと電気的に接続されている。尚、画素電極9a及び共通電極21は、上述したように、いずれもTFTアレイ基板10上に設けられている。液晶装置100の動作時には、データ線X1からXm及びTFT116を介して供給された画像信号の電位(書込電位)を有する画素電極9aと、共通配線COMを介して供給された共通電位を有する共通電極21との間に電界が生じる。液晶は、当該電界に応じて駆動されることによって、即ち、当該電界に応じて分子集合の配向や秩序が変化することによって、光を変調し、階調表示を可能とする。   The liquid crystal element 118 includes a pixel electrode 9 a, a common electrode 21, and a liquid crystal positioned between the pixel electrode 9 a and the common electrode 21. The pixel electrode 9a is electrically connected to one of the data lines X1 to Xm through the TFT 116. The common electrode 21 is electrically connected to the common wiring COM. The pixel electrode 9a and the common electrode 21 are both provided on the TFT array substrate 10 as described above. During the operation of the liquid crystal device 100, the pixel electrode 9a having the potential (writing potential) of the image signal supplied from the data lines X1 to Xm and the TFT 116 and the common potential having the common potential supplied via the common wiring COM. An electric field is generated between the electrodes 21. The liquid crystal is driven according to the electric field, that is, the orientation or order of the molecular assembly is changed according to the electric field, thereby modulating light and enabling gradation display.

蓄積容量119は、保持された画像信号がリークするのを防ぐために、液晶素子118と並列に付加されている。蓄積容量119を構成する一方の電極は、画素電極9aに電気的に接続され、他方の電極は、共通電極21に電気的に接続されている。   The storage capacitor 119 is added in parallel with the liquid crystal element 118 in order to prevent the held image signal from leaking. One electrode constituting the storage capacitor 119 is electrically connected to the pixel electrode 9 a, and the other electrode is electrically connected to the common electrode 21.

以上の液晶装置100は、以下のように動作する。   The above liquid crystal device 100 operates as follows.

まず、走査線駆動回路104から走査線Yaにハイレベルの走査信号を供給することで、走査線Yaに接続された全てのTFT116をオン状態にして、走査線Yaに係る全ての画素部70を選択する。   First, by supplying a high level scanning signal from the scanning line driving circuit 104 to the scanning line Ya, all the TFTs 116 connected to the scanning line Ya are turned on, and all the pixel units 70 related to the scanning line Ya are turned on. select.

また、走査線Yaに係る画素部70の選択に同期して、データ線駆動回路101からデータ線X1からXmに、共通配線COMの電位に応じて、正極性の画像信号と負極性の画像信号とを、1水平走査期間毎に交互に供給する。具体的には、図4の左側に示すように、共通配線COMの共通電位が相対的に低電位側のVCOMLであれば、共通電位に対して正極性の書込電位を有する画像信号をデータ線X1からXmに供給する。このような書込動作を、以降、正極性書込と称する。他方、図4の右側に示すように、共通配線COMの共通電位が相対的高電位側のVCOMHであれば、共通電位に対して負極性の書込電位を有する画像信号をデータ線X1からXmに供給する。このような書込動作を、以降、負極性書込と称する。   Further, in synchronization with the selection of the pixel unit 70 related to the scanning line Ya, a positive image signal and a negative image signal are transferred from the data line driving circuit 101 to the data lines X1 to Xm according to the potential of the common wiring line COM. Are alternately supplied every horizontal scanning period. Specifically, as shown on the left side of FIG. 4, if the common potential of the common wiring COM is VCOML on the relatively low potential side, an image signal having a positive writing potential with respect to the common potential is stored as data. Supply from line X1 to Xm. Such a writing operation is hereinafter referred to as positive polarity writing. On the other hand, as shown on the right side of FIG. 4, if the common potential of the common wiring COM is VCOMH on the relatively high potential side, an image signal having a negative write potential with respect to the common potential is transmitted from the data lines X1 to Xm. To supply. Such a writing operation is hereinafter referred to as negative polarity writing.

特に、本実施形態では、各行への正極性書込と負極性書込とが、所定期間(典型的には、1垂直走査期間(つまり、1フレーム期間或いは1フィールド期間))毎に交互に行われる。具体的には、例えば、ある1垂直走査期間において、走査線Yaに対応する画素部70に正極性書込が行われた場合には、次の1垂直走査期間において、走査線Yaに対応する画素部70に負極性書込が行われる。他方、ある1垂直走査期間において、走査線Yaに対応する画素部70に負極性書込が行われた場合には、次の1垂直走査期間において、走査線Yaに対応する画素部70に正極性書込が行われる。また、互いに隣接する走査線Ya−1に対応する画素部70と走査線Yaに対応する画素部70とには、互いに異なる極性での書込が行われる。つまり、走査線Ya−1に対応する画素部70に正極性書込が行われる場合には、走査線Yaに対応する画素部70に負極性書込が行われる。他方、走査線Ya−1に対応する画素部70に負極性書込が行われる場合には、走査線Yaに対応する画素部70に正極性書込が行われる。   In particular, in this embodiment, positive polarity writing and negative polarity writing to each row are alternately performed every predetermined period (typically, one vertical scanning period (that is, one frame period or one field period)). Done. Specifically, for example, when positive writing is performed on the pixel unit 70 corresponding to the scanning line Ya in one vertical scanning period, it corresponds to the scanning line Ya in the next vertical scanning period. Negative polarity writing is performed on the pixel unit 70. On the other hand, when negative writing is performed on the pixel portion 70 corresponding to the scanning line Ya in one vertical scanning period, the positive polarity is applied to the pixel portion 70 corresponding to the scanning line Ya in the next one vertical scanning period. Sexual writing is performed. Further, writing with different polarities is performed on the pixel portion 70 corresponding to the scanning line Ya-1 and the pixel portion 70 corresponding to the scanning line Ya. That is, when the positive writing is performed on the pixel unit 70 corresponding to the scanning line Ya-1, the negative writing is performed on the pixel unit 70 corresponding to the scanning line Ya. On the other hand, when negative writing is performed on the pixel unit 70 corresponding to the scanning line Ya-1, positive writing is performed on the pixel unit 70 corresponding to the scanning line Ya.

これにより、走査線駆動回路104で選択した全ての画素部70に、データ線駆動回路101からデータ線X1からXm及びTFT116を介して画像信号が供給される、この画像信号に基づく書込電圧が画素電極9aに書き込まれる。これにより、画素電極9aと共通電極21との間に電位差が生じて、駆動電圧が液晶に印加される。   As a result, an image signal is supplied from the data line driving circuit 101 to the pixel units 70 selected by the scanning line driving circuit 104 via the data lines X1 to Xm and the TFT 116, and a writing voltage based on the image signal is set. Data is written to the pixel electrode 9a. As a result, a potential difference is generated between the pixel electrode 9a and the common electrode 21, and a driving voltage is applied to the liquid crystal.

本実施形態では、このような画像表示領域10に設けられた画素部70を利用した画像表示に加えて、ダミー画素領域10dに設けられたダミー画素部70dを利用した共通電位の調整動作(言い換えれば、補正動作)を行う。この調整動作を行うための構成について、以下に詳細に説明する。   In the present embodiment, in addition to such image display using the pixel unit 70 provided in the image display region 10, a common potential adjustment operation using the dummy pixel unit 70d provided in the dummy pixel region 10d (in other words, paraphrase) Corrective operation). The configuration for performing this adjustment operation will be described in detail below.

(3)共通電位の調整動作を行うための構成
図3に示すように、画像表示領域10aの周辺(特に、図3では、画像表示領域10aの下側)に設けられるダミー画素領域10d中には、ダミー画素部70dが配置される。より詳細には、ダミー画素領域10d中において、走査線Y1からYnに引き続いて設けられる1本のダミー走査線Ydに沿って、複数のダミー画素部70dが設けられている。ここでは、データ線X1からXmの本数と同じ数のダミー画素部70dが設けられている。また、ダミー画素領域10dに対して、画像表示領域10aから連続的にダミー走査線Yd、データ線X1からXm及び共通配線COMが連続的に同様のパターンで配線されている。画素部70とダミー画素部70dとは同一構成を有している。具体的には、ダミー画素部70dは、ダミー画素電極9a、ダミーTFT116d及びダミー蓄積容量119dを含んでなる。従って、ダミー画素部70dに対しても、画素部70と同様に、正極性書込及び負極性書込を行うことができる。
(3) Configuration for Adjusting Common Potential As shown in FIG. 3, in a dummy pixel region 10d provided around the image display region 10a (particularly, below the image display region 10a in FIG. 3). Is provided with a dummy pixel portion 70d. More specifically, a plurality of dummy pixel portions 70d are provided along one dummy scanning line Yd provided subsequent to the scanning lines Y1 to Yn in the dummy pixel region 10d. Here, the same number of dummy pixel portions 70d as the number of data lines X1 to Xm are provided. Further, dummy scanning lines Yd, data lines X1 to Xm, and common wiring lines COM are continuously wired in the same pattern from the image display area 10a to the dummy pixel area 10d. The pixel unit 70 and the dummy pixel unit 70d have the same configuration. Specifically, the dummy pixel portion 70d includes a dummy pixel electrode 9a, a dummy TFT 116d, and a dummy storage capacitor 119d. Accordingly, the positive polarity writing and the negative polarity writing can be performed on the dummy pixel portion 70d as well as the pixel portion 70.

また、図3に示すように、ダミー画素領域10dには、更に、正極性書込又は負極性書込が行われることでダミー画素電極9dに蓄積された電荷を検出するためのタイミングを規定する検出タイミング信号が供給される検出タイミング信号線Aと、ダミー画素電極9dに蓄積された電荷が放電される経路となる放電線Dとが形成されている。検出タイミング信号線Aと放電線Dとは、好ましくは、走査線Y1からYn及びダミー走査線Ydと同様に、水平方向に伸張している。   Further, as shown in FIG. 3, in the dummy pixel region 10d, the timing for detecting the charge accumulated in the dummy pixel electrode 9d is further defined by performing positive polarity writing or negative polarity writing. A detection timing signal line A to which a detection timing signal is supplied and a discharge line D serving as a path through which the charge accumulated in the dummy pixel electrode 9d is discharged are formed. The detection timing signal line A and the discharge line D preferably extend in the horizontal direction, like the scanning lines Y1 to Yn and the dummy scanning line Yd.

検出タイミング信号線Aは、ダミー画素領域10dにおいて複数のダミー画素部70dの夫々に対応するように設けられる複数の放電用スイッチングTFT121dの夫々のゲート端子と電気的に接続される。また、複数の放電用スイッチングTFT121dの夫々のソース端子は、複数のダミー画素部70dのうちの対応するダミー画素部70dのダミー画素電極9dと電気的に接続される。また、複数の放電用スイッチングTFT121dの夫々のドレイン端子は、放電線Dと電気的に接続される。   The detection timing signal line A is electrically connected to the gate terminals of the plurality of discharge switching TFTs 121d provided so as to correspond to the plurality of dummy pixel portions 70d in the dummy pixel region 10d. The source terminals of the plurality of discharge switching TFTs 121d are electrically connected to the dummy pixel electrode 9d of the corresponding dummy pixel portion 70d among the plurality of dummy pixel portions 70d. The drain terminals of the plurality of discharge switching TFTs 121d are electrically connected to the discharge line D.

図3の下部に示すように、ドライバIC回路130は、スイッチSW1と、2つのスイッチSW2と、放電用定電流源132と、直流電圧源133と、コンパレータ134と、カウンタ135と、比較器136と、共通電位供給回路137とを備えている。尚、図3においては、共通配線CCOMと放電線Dとの間の寄生容量131も図示している。   As shown in the lower part of FIG. 3, the driver IC circuit 130 includes a switch SW1, two switches SW2, a discharge constant current source 132, a DC voltage source 133, a comparator 134, a counter 135, and a comparator 136. And a common potential supply circuit 137. In FIG. 3, a parasitic capacitance 131 between the common line CCOM and the discharge line D is also illustrated.

ドライバIC回路130は、共通配線COMと放電線Dとが電気的に接続される。共通配線COMは、共通電位供給回路137と電気的に接続されている。また、共通配線COMは、スイッチSW1の一方の端部(図3における右側の端部)と電気的に接続されると共に、放電線Dは、スイッチSW1の他方の端部(図3における左側の端部)と電気的に接続されている。また、スイッチSW1と電気的に並列に放電用定電流源132が接続されている。つまり、スイッチSW1の一方の端部及び共通配線COMの夫々と、放電用定電流源132の一方の端部(図3における右側の端部)とが電気的に接続されていると共に、スイッチSW1の他方の端部及び放電線Dの夫々と、放電用定電流源132の他方の端部(図3における左側の端部)とが電気的に接続されている。   In the driver IC circuit 130, the common wiring COM and the discharge line D are electrically connected. The common wiring COM is electrically connected to the common potential supply circuit 137. The common line COM is electrically connected to one end (the right end in FIG. 3) of the switch SW1, and the discharge line D is connected to the other end (the left end in FIG. 3) of the switch SW1. Electrically connected to the end). Further, a discharging constant current source 132 is electrically connected in parallel with the switch SW1. That is, one end of the switch SW1 and each of the common wiring lines COM are electrically connected to one end (the right end in FIG. 3) of the discharge constant current source 132, and the switch SW1. And the other end of the discharge constant current source 132 (the left end in FIG. 3) are electrically connected to each other.

また放電線D及び共通配線COMを含む回路系と、放電用定電流源132(更には、直流電圧源133、コンパレータ134、カウンタ135及び比較器136)を含む回路系とは、スイッチSW2によって、電気的に接続したり或いは切り離したりすることができる。従って、スイッチSW2が閉じ且つ放電用定電流源132から定電流が供給されている状態においてのみ、ダミー画素電極9dに蓄積された電荷の放電が放電線Dを介して行われる。   The circuit system including the discharge line D and the common wiring COM and the circuit system including the discharge constant current source 132 (further, the DC voltage source 133, the comparator 134, the counter 135, and the comparator 136) are switched by the switch SW2. It can be electrically connected or disconnected. Therefore, the charge accumulated in the dummy pixel electrode 9d is discharged through the discharge line D only when the switch SW2 is closed and the constant current is supplied from the discharge constant current source 132.

放電用定電流源132の一方の端部は、直流電圧源133の一方の端部(図3における下側の端部)と電気的に接続されている。直流電圧源133の他方の端部(図3における上側の端部)は、コンパレータ134の一方の入力端子と電気的に接続されている。また、放電用定電流源132の他方の端部は、コンパレータ134の他方の入力端子と電気的に接続されている。従って、コンパレータ134では、ダミー画素電極9dに蓄積された電荷量(言い換えれば、ダミー画素電極9dに蓄積された電荷が放電される放電線D中の電荷量)と、直流電圧源133の出力(つまり、閾値電圧)との比較が行われる。   One end of the constant current source for discharge 132 is electrically connected to one end of the DC voltage source 133 (the lower end in FIG. 3). The other end (upper end in FIG. 3) of the DC voltage source 133 is electrically connected to one input terminal of the comparator 134. The other end of the discharging constant current source 132 is electrically connected to the other input terminal of the comparator 134. Therefore, in the comparator 134, the amount of charge accumulated in the dummy pixel electrode 9d (in other words, the amount of charge in the discharge line D from which the charge accumulated in the dummy pixel electrode 9d is discharged) and the output ( That is, a comparison with the threshold voltage is performed.

コンパレータ134の出力は、所定のクロックが周期的に入力されるカウンタ135に入力される。カウンタ135においては、コンパレータ134での比較動作が開始してからその出力が反転するまでの間に入力されたクロックの数がカウントされる。つまり、ダミー画素電極9dに蓄積された電荷の放電が開始されてから、放電線D中の残存電荷量が直流電圧源133の出力である閾値電圧を下回るまでの間にカウンタ135に入力されたクロックの数がカウントされる。   The output of the comparator 134 is input to a counter 135 to which a predetermined clock is periodically input. The counter 135 counts the number of clocks input from when the comparison operation in the comparator 134 is started until the output is inverted. That is, the electric charge accumulated in the dummy pixel electrode 9d is input to the counter 135 after the discharge of the electric charge accumulated in the discharge pixel D falls below the threshold voltage that is the output of the DC voltage source 133. The number of clocks is counted.

カウンタ135の出力(つまり、カウントされたクロックの数)は、比較器136に出力される。比較器136においては、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力とを比較し、該比較結果を共通電位供給回路137へ出力する。   The output of the counter 135 (that is, the number of clocks counted) is output to the comparator 136. The comparator 136 compares the output of the counter 135 when positive writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when negative writing is performed on the dummy pixel electrode 9d. The comparison result is output to the common potential supply circuit 137.

共通電位供給回路137は、比較器136から出力される比較結果に基づいて、共通電位(つまり、VCOMH及びVCOML)を調整すると共に、共通電位を共通配線COMへ供給する。   The common potential supply circuit 137 adjusts the common potential (that is, VCOMH and VCOML) based on the comparison result output from the comparator 136 and supplies the common potential to the common line COM.

(4)共通電位の調整動作
続いて、図5から図8を参照して、共通電位の調整動作の具体例について説明する。ここに、図5は、ダミー画素電極9dに正極性書込が行われる場合における液晶装置100の動作を示すタイミングチャートであり、図6は、ダミー画素電極9dに負極性書込が行われる場合における液晶装置100の動作を示すタイミングチャートであり、図7及び図8は、夫々、共通電位の調整動作を概念的に示すグラフである。
(4) Common Potential Adjustment Operation Next, a specific example of the common potential adjustment operation will be described with reference to FIGS. FIG. 5 is a timing chart showing the operation of the liquid crystal device 100 when the positive polarity writing is performed on the dummy pixel electrode 9d, and FIG. 6 is the case where the negative polarity writing is performed on the dummy pixel electrode 9d. FIG. 7 and FIG. 8 are graphs conceptually showing the common potential adjusting operation, respectively.

図5に示すように、ある垂直走査期間#1−1において、画素部70への画像信号の書込が行われる。つまり、走査線Y1からYnに対して順にハイレベルの走査信号を供給することで、走査線Y1からYnに対応する全ての画素部70への画像信号の書込が行われる。図5に示す例は、走査線Y1に対応する画素部70に対して正極性書込が行われ、走査線Y2に対応する画素部70に対して負極性書込が行われ、走査線Ynに対応する画素部70に対して負極性書込が行われる例を示している。   As shown in FIG. 5, the image signal is written to the pixel unit 70 in a certain vertical scanning period # 1-1. That is, by supplying high-level scanning signals in order to the scanning lines Y1 to Yn, image signals are written to all the pixel units 70 corresponding to the scanning lines Y1 to Yn. In the example shown in FIG. 5, positive writing is performed on the pixel unit 70 corresponding to the scanning line Y1, negative writing is performed on the pixel unit 70 corresponding to the scanning line Y2, and the scanning line Yn is performed. An example is shown in which negative polarity writing is performed on the pixel unit 70 corresponding to.

走査線Ynにハイレベルの走査信号が供給された後には、ダミー走査線Ydに対してハイレベルの走査信号が供給されると共に、データ線X1からXmに画像信号が供給される。このときに供給される画像信号は、最大階調に相当する書込電位を有する画像信号であることが好ましい。これにより、画素部70と同様に、ダミー画素部70に対する画像信号の書込(特に、正極性書込)が1水平走査期間の間行われる。   After the high level scanning signal is supplied to the scanning line Yn, the high level scanning signal is supplied to the dummy scanning line Yd, and the image signal is supplied to the data lines X1 to Xm. The image signal supplied at this time is preferably an image signal having a writing potential corresponding to the maximum gradation. As a result, similarly to the pixel unit 70, image signal writing (particularly positive polarity writing) to the dummy pixel unit 70 is performed for one horizontal scanning period.

その後、垂直帰線期間が経過した後、次の垂直走査期間#1−2における画素部70への画像信号の書込が行われる。ここでは、走査線Y1に対応する画素部70に対して負極性書込が行われ、走査線Y2に対応する画素部70に対して正極性書込が行われ、走査線Ynに対応する画素部70に対して正極性書込が行われる。   Thereafter, after the vertical blanking period elapses, the image signal is written to the pixel unit 70 in the next vertical scanning period # 1-2. Here, negative writing is performed on the pixel portion 70 corresponding to the scanning line Y1, positive polarity writing is performed on the pixel portion 70 corresponding to the scanning line Y2, and pixels corresponding to the scanning line Yn. Positive writing is performed on the unit 70.

走査線Ynにハイレベルの走査信号が供給された後には、1つ前の垂直走査期間#1−1において正極性書込が行われることでダミー画素電極9dに蓄積された電荷の放電処理が行われる。具体的には、図5の下部に示すように、まず、通常はオフ状態(つまり、開状態)にあるスイッチSW2が、オン状態(つまり、閉状態)に切り替えられる。これにより、放電線Dを含む回路系と、放電用定電流源132を含む回路系(つまり、放電処理を行う回路系)とが電気的に接続される。   After the high level scanning signal is supplied to the scanning line Yn, the positive polarity writing is performed in the previous vertical scanning period # 1-1, whereby the discharge process of the charge accumulated in the dummy pixel electrode 9d is performed. Done. Specifically, as shown in the lower part of FIG. 5, first, the switch SW2 that is normally in an off state (that is, an open state) is switched to an on state (that is, a closed state). As a result, the circuit system including the discharge line D and the circuit system including the discharge constant current source 132 (that is, the circuit system performing the discharge process) are electrically connected.

その後、通常はオフ状態(つまり、開状態)にあるスイッチSW1が一定時間だけオン状態(つまり、閉状態)に切り替えられる。一定時間経過後には、スイッチSW1は再度オフ状態に切り替えられる。これにより、放電線D中に残留している電荷の放電が行われる。従って、放電処理を開始する前に放電線D中に残留していた電荷の影響を受けることなく、直近の書込動作によってダミー画素電極9dに蓄積された電荷に対する放電処理を行うことができる。   Thereafter, the switch SW1 that is normally in the off state (that is, the open state) is switched to the on state (that is, the closed state) for a certain period of time. After a predetermined time has elapsed, the switch SW1 is switched to the off state again. As a result, the charge remaining in the discharge line D is discharged. Therefore, the discharge process can be performed on the charge accumulated in the dummy pixel electrode 9d by the most recent writing operation without being affected by the charge remaining in the discharge line D before the discharge process is started.

その後、検出タイミング信号線Aにハイレベルの検出タイミング信号が供給される。これにより、複数のダミー画素部70dの夫々が備えるスイッチング用TFT121dがオン状態となり、複数のダミー画素部70dの夫々のダミー画素電極9dに蓄積された電荷が放電線Dを介して放電される。その結果、蓄積されていた電荷量に応じて、放電線Dの電位は上昇する。   Thereafter, a high-level detection timing signal is supplied to the detection timing signal line A. As a result, the switching TFT 121d included in each of the plurality of dummy pixel portions 70d is turned on, and the charge accumulated in each dummy pixel electrode 9d of the plurality of dummy pixel portions 70d is discharged through the discharge line D. As a result, the potential of the discharge line D rises according to the accumulated charge amount.

その後、放電用定電流源132からの定電流の供給が開始される。これにより、放電線Dに放出された電荷の放電処理が始まる。このとき、カウンタ135は、定電流の供給が開始される前にカウントをゼロにリセットし、定電流の供給が開始されると同時にクロックのカウントを開始する。   Thereafter, supply of a constant current from the discharge constant current source 132 is started. Thereby, the discharge process of the electric charge discharged to the discharge line D is started. At this time, the counter 135 resets the count to zero before the constant current supply is started, and starts counting the clock simultaneously with the start of the constant current supply.

その後、放電処理によって放電線D中に残存している電荷量が順次低下していく。このとき、コンパレータ134の動作により、放電線D中の残存電荷量と、直流電圧源133の出力である閾値電圧とが比較されている。カウンタ135におけるカウントは、放電線D中の残存電荷量が、直流電圧源133の出力である閾値電圧を下回った場合に終了する。図5に示す例では、クロックのカウントが「12」まで行われた時点で、放電線D中の残存電荷量が、直流電圧源133の出力である閾値電圧を下回り、その結果、カウンタ135におけるカウントが終了している。   Thereafter, the amount of charge remaining in the discharge line D is gradually reduced by the discharge process. At this time, the operation of the comparator 134 compares the remaining charge amount in the discharge line D with the threshold voltage that is the output of the DC voltage source 133. The counting in the counter 135 ends when the remaining charge amount in the discharge line D falls below the threshold voltage that is the output of the DC voltage source 133. In the example shown in FIG. 5, when the clock is counted up to “12”, the remaining charge amount in the discharge line D falls below the threshold voltage that is the output of the DC voltage source 133. The count has ended.

その後、放電用定電流源132からの定電流の供給が終了し、検出タイミング信号線Aへのハイレベルの検出タイミング信号の供給が終了し、スイッチSW2がオフ状態となることで、ダミー画素電極9dに蓄積された電荷に対する放電処理が終了する。以上の放電処理は、典型的には1水平走査期間の間行われるが、もちろん1水平走査期間よりも短い期間又は長い期間行われてもよい。   Thereafter, the supply of the constant current from the discharge constant current source 132 is terminated, the supply of the high-level detection timing signal to the detection timing signal line A is terminated, and the switch SW2 is turned off, whereby the dummy pixel electrode The discharge process for the electric charge accumulated in 9d is completed. The above discharge process is typically performed during one horizontal scanning period, but of course, it may be performed for a period shorter or longer than one horizontal scanning period.

以上は、ダミー画素電極9dに対して正極性書込が行われた場合における動作例を示しているが、図6に示すように、ダミー画素電極9dに対して負極性書込が行われた場合においても同様の動作が行われる。具体的には、例えば、ある連続する2つの垂直走査期間においてダミー画素電極9dに対する正極性書込及び放電処理が行われた後、別の連続する2つの垂直走査期間においてダミー画素電極9dに対する負極性書込及び放電処理が行われる。これにより、比較器136には、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力(つまり、正極性書込が行われたダミー画素電極9dに蓄積された電荷が放電されるために必要な時間)と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力(つまり、負極性書込が行われたダミー画素電極9dに蓄積された電荷が放電されるために必要な時間)とが入力される。   The above shows an example of the operation when the positive polarity writing is performed on the dummy pixel electrode 9d. However, as shown in FIG. 6, the negative polarity writing is performed on the dummy pixel electrode 9d. In some cases, the same operation is performed. Specifically, for example, after the positive polarity writing and discharging processes are performed on the dummy pixel electrode 9d in two consecutive vertical scanning periods, the negative electrode on the dummy pixel electrode 9d in another two consecutive vertical scanning periods. Sexual writing and discharge processing are performed. As a result, the comparator 136 discharges the output of the counter 135 when positive writing is performed on the dummy pixel electrode 9d (that is, the charge accumulated in the dummy pixel electrode 9d subjected to positive writing is discharged. Time required for the negative polarity writing) and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d (that is, the charge accumulated in the dummy pixel electrode 9d on which the negative polarity writing is performed) The time required to be discharged) is input.

比較器136では、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との比較が行われる。具体的には、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との大小関係及びそれらの間の差分量が検出される。この大小関係及び差分量は、共通電位供給回路137へ出力される。   The comparator 136 compares the output of the counter 135 when positive writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when negative writing is performed on the dummy pixel electrode 9d. Is called. Specifically, the magnitude relationship between the output of the counter 135 when positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when negative polarity writing is performed on the dummy pixel electrode 9d; The amount of difference between them is detected. The magnitude relationship and the difference amount are output to the common potential supply circuit 137.

供給電位供給回路137では、比較器136における比較結果に応じて、共通電位の調整動作が行われる。   In the supply potential supply circuit 137, the common potential adjustment operation is performed according to the comparison result in the comparator 136.

具体的には、まず、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力とが等しければ、正極性書込が行われる時の画像信号の電位(つまり、書込電位)と共通電極21の共通電位との間の電位差(具体的には、図4におけるV1)と、負極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差(具体的には、図4におけるV2)とが等しいと考えられる。つまり、図4に示すように、正極性書込時と負極性書込時との間で、共通電位に対して対称な電位を有する画像信号がダミー画素電極9dに印加されていると考えられる。従って、画素電極9aに対する書込動作時にも、正極性書込時と負極性書込時との間で、共通電位に対して対称な電位を有する画像信号が印加されていると考えられる。このため、フリッカが発生することは殆ど或いは全くない状態であるため、共通電位供給回路137では、共通電位の調整は行われなくともよい。   Specifically, first, the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d is equal to the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. For example, the potential difference (specifically, V1 in FIG. 4) between the potential of the image signal (that is, the writing potential) and the common potential of the common electrode 21 when the positive polarity writing is performed, and the negative polarity writing. It is considered that the potential difference (specifically, V2 in FIG. 4) between the potential of the image signal and the common potential of the common electrode 21 is the same. That is, as shown in FIG. 4, it is considered that an image signal having a potential symmetrical to the common potential is applied to the dummy pixel electrode 9d between the positive polarity writing and the negative polarity writing. . Therefore, it is considered that an image signal having a potential symmetric with respect to the common potential is applied during the writing operation to the pixel electrode 9a between the positive polarity writing and the negative polarity writing. For this reason, since there is little or no flicker, the common potential supply circuit 137 does not need to adjust the common potential.

他方で、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力とが等しくなければ、正極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差と、負極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差とが等しくないと考えられる。つまり、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位を有する画像信号がダミー画素電極9dに印加されていると考えられる。従って、画素電極9aに対する書込動作時にも、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位を有する画像信号が印加されていると考えられる。このため、フリッカが発生し得る又は既に発生している状態であるため、共通電位供給回路137では、共通電位の調整が行われる。   On the other hand, if the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d are not equal, the positive polarity Between the potential of the image signal when the negative writing is performed and the common potential of the common electrode 21, and between the potential of the image signal when the negative writing is performed and the common potential of the common electrode 21 It is considered that the potential difference is not equal. That is, it is considered that an image signal having an asymmetric potential with respect to the common potential is applied to the dummy pixel electrode 9d between the positive polarity writing and the negative polarity writing. Accordingly, it is considered that an image signal having an asymmetric potential with respect to the common potential is applied between the positive polarity writing and the negative polarity writing also during the writing operation to the pixel electrode 9a. For this reason, flicker may occur or is already occurring, so the common potential supply circuit 137 adjusts the common potential.

この場合、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力とが等しくなるように、共通電位を高電位側又は低電位側へシフトさせるように共通電位が調整される。言い換えれば、正極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差と、負極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差とが等しくなるように、共通電位を高電位側又は低電位側へシフトさせるように共通電位が調整される。   In this case, the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d is equal to the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. The common potential is adjusted so that the common potential is shifted to the high potential side or the low potential side. In other words, the potential difference between the potential of the image signal when the positive polarity writing is performed and the common potential of the common electrode 21, and the potential of the image signal when the negative polarity writing is performed and the common potential of the common electrode 21. The common potential is adjusted so that the common potential is shifted to the high potential side or the low potential side so that the potential difference between the two is equal.

具体的には、例えば、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力が「12クロック」であり、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力が「9クロック」である場合について説明する。この場合、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力が、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力よりも大きい。従って、図7に示すように、正極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差V1が、負極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差V2よりも大きいと考えられる。これは、共通配線COMに供給されている共通電位が、本来印加されるべきであるはずの共通電位と比較して、低電位側にシフトしていることに起因している。このため、共通電位供給回路137では、共通電位を相対的に高電位側にシフトさせるように共通電位が調整される。また、その調整量は、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との差分量(つまり、「4クロック」)に基づいて行われる。つまり、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との差分量がゼロになるような調整量が算出され、該算出された調整量だけ共通電位が高電位側にシフトさせるように共通電位が調整される。   Specifically, for example, when the positive polarity writing is performed on the dummy pixel electrode 9d, the output of the counter 135 is “12 clocks”, and the counter when the negative polarity writing is performed on the dummy pixel electrode 9d is performed. A case where the output of 135 is “9 clocks” will be described. In this case, the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d is larger than the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. Therefore, as shown in FIG. 7, the potential difference V1 between the potential of the image signal when the positive polarity writing is performed and the common potential of the common electrode 21 is the potential of the image signal when the negative polarity writing is performed. And the common potential of the common electrode 21 is considered to be larger than the potential difference V2. This is because the common potential supplied to the common wiring line COM is shifted to a lower potential side as compared with the common potential that should be applied. Therefore, in the common potential supply circuit 137, the common potential is adjusted so as to shift the common potential to a relatively high potential side. The adjustment amount is the difference between the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. This is based on the quantity (ie, “4 clocks”). That is, the difference between the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d becomes zero. Such an adjustment amount is calculated, and the common potential is adjusted so that the common potential is shifted to the high potential side by the calculated adjustment amount.

他方、例えば、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力が「8クロック」であり、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力が「10クロック」である場合について説明する。この場合、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力が、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力よりも小さい。従って、図8に示すように、正極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差V1が、負極性書込が行われる時の画像信号の電位と共通電極21の共通電位との間の電位差V2よりも小さいと考えられる。これは、共通配線COMに供給されている共通電位が、本来の共通電位と比較して高電位側にシフトしていることに起因している。このため、共通電位供給回路137では、共通電位を相対的に低電位側にシフトさせるように共通電位が調整される。また、その調整量は、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との差分量(つまり、「2クロック」)に基づいて行われる。つまり、ダミー画素電極9dに正極性書込が行われた場合のカウンタ135の出力と、ダミー画素電極9dに負極性書込が行われた場合のカウンタ135の出力との差分量がゼロになるような調整量が算出され、該算出された調整量だけ共通電位が低電位側にシフトさせるように共通電位が調整される。   On the other hand, for example, the output of the counter 135 when positive polarity writing is performed on the dummy pixel electrode 9d is “8 clocks”, and the output of the counter 135 when negative polarity writing is performed on the dummy pixel electrode 9d. Will be described as “10 clocks”. In this case, the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d is smaller than the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. Therefore, as shown in FIG. 8, the potential difference V1 between the potential of the image signal when the positive polarity writing is performed and the common potential of the common electrode 21 is the potential of the image signal when the negative polarity writing is performed. And the common potential of the common electrode 21 is considered to be smaller than the potential difference V2. This is due to the fact that the common potential supplied to the common wiring line COM is shifted to the higher potential side compared to the original common potential. Therefore, in the common potential supply circuit 137, the common potential is adjusted so as to shift the common potential to a relatively low potential side. The adjustment amount is the difference between the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d. This is based on a quantity (ie, “2 clocks”). That is, the difference between the output of the counter 135 when the positive polarity writing is performed on the dummy pixel electrode 9d and the output of the counter 135 when the negative polarity writing is performed on the dummy pixel electrode 9d becomes zero. Such an adjustment amount is calculated, and the common potential is adjusted so that the common potential is shifted to the low potential side by the calculated adjustment amount.

この共通電位の調整動作は、画像部70への書込動作が行われない期間において行われる。例えば、共通電位の調整動作は、垂直帰線期間において行われる。その後、調整された共通電位を用いて、画素部70に対する書込動作が行われる。   This common potential adjustment operation is performed during a period in which the writing operation to the image portion 70 is not performed. For example, the common potential adjustment operation is performed in the vertical blanking period. Thereafter, the writing operation to the pixel portion 70 is performed using the adjusted common potential.

このため、本実施形態に係る液晶装置100においては、正極性書込時と負極性書込時との間で、共通電位に対して対称な電位を有する画像信号が画素電極9aに印加される。言い換えれば、正極性書込時と負極性書込時との間で、共通電位に対して非対称な電位を有する画像信号が画素電極9aに印加されることは殆ど或いは全くなくなる。従って、フリッカの発生や液晶の焼き付きの発生を好適に抑制ないしは防止することができる。   Therefore, in the liquid crystal device 100 according to the present embodiment, an image signal having a symmetric potential with respect to the common potential is applied to the pixel electrode 9a between the positive polarity writing and the negative polarity writing. . In other words, an image signal having an asymmetric potential with respect to the common potential is hardly or not applied to the pixel electrode 9a between the positive polarity writing and the negative polarity writing. Accordingly, it is possible to suitably suppress or prevent the occurrence of flicker and liquid crystal burn-in.

また、ドライバIC回路130の動作によって、いわば自動的に共通電位が調整されるため、オペレータが手動で共通電位を調整する必要がなくなる。従って、共通電位の調整の精度を向上させることができると共に、液晶装置100が製造工場から出荷された後であっても、共通電位を調整することができる。   In addition, since the common potential is automatically adjusted by the operation of the driver IC circuit 130, it is not necessary for the operator to manually adjust the common potential. Therefore, the accuracy of adjusting the common potential can be improved, and the common potential can be adjusted even after the liquid crystal device 100 is shipped from the manufacturing factory.

更に、液晶装置100上では相対的に検出しにくい(或いは、電圧を直接検出する装置を新たに設置しにくいがゆえに相対的に検出しにくい)電圧を直接検出することに代えて、相対的に検出しやすい電荷量及びその放電に要する時間を検出しているため、相対的には検出動作が容易であるという利点をも享受することができる。更に、電圧を直接的に検出する態様と比較して、検出の精度をも向上させることができるため、結果として、共通電位の調整の精度を向上させることができる。   Furthermore, instead of directly detecting a voltage that is relatively difficult to detect on the liquid crystal device 100 (or relatively difficult to detect because it is difficult to newly install a device that directly detects the voltage), Since the amount of charge that is easy to detect and the time required for the discharge are detected, it is possible to enjoy the advantage that the detection operation is relatively easy. Furthermore, since the detection accuracy can be improved as compared with a mode in which the voltage is directly detected, as a result, the common potential adjustment accuracy can be improved.

加えて、放電用定電流源132から供給される電流値等を調整すれば、ダミー画素電極9dに蓄積された電荷の放電速度を調整することができる。つまり、図5及び図6に示す放電線D中の電荷量の傾きを調整することができる。従って、液晶装置100若しくは液晶装置100が備える各種構成要素(特に、ドライバIC回路100)の仕様に合わせた柔軟な態様で、放電処理を行うことができる。例えば、1クロックが相対的に長い時間である場合には、放電線D中の残存電荷量が直流電圧源133の出力である閾値電圧を下回るまでに要した時間を精度良く検出するために、放電速度を相対的に遅くすることが好ましい。他方で、1クロックが相対的に短い時間である場合には、放電速度をそれほど遅くしなくとも、放電線D中の残存電荷量が直流電圧源133の出力である閾値電圧を下回るまでに要した時間を精度良く検出することができるため、迅速な放電処理を行うために、放電速度を相対的に早くすることが好ましい。   In addition, if the current value supplied from the discharge constant current source 132 is adjusted, the discharge rate of the charge accumulated in the dummy pixel electrode 9d can be adjusted. That is, the slope of the charge amount in the discharge line D shown in FIGS. 5 and 6 can be adjusted. Therefore, the discharge process can be performed in a flexible manner in accordance with the specifications of the liquid crystal device 100 or various components (particularly, the driver IC circuit 100) included in the liquid crystal device 100. For example, in the case where one clock is a relatively long time, in order to accurately detect the time required for the remaining charge amount in the discharge line D to fall below the threshold voltage that is the output of the DC voltage source 133, It is preferable to relatively slow the discharge rate. On the other hand, when one clock is a relatively short time, it is necessary for the remaining charge amount in the discharge line D to fall below the threshold voltage that is the output of the DC voltage source 133, even if the discharge speed is not slowed down so much. Therefore, it is preferable to relatively increase the discharge speed in order to perform a rapid discharge process.

また、ダミー画素部70dにおける書込及び放電の結果に基づいて共通電位の調整を行っているため、画素部70を用いた通常の画像表示動作に影響を与えることなく、共通電位の調整動作を行うことができる。   Since the common potential is adjusted based on the result of writing and discharging in the dummy pixel portion 70d, the common potential adjustment operation is performed without affecting the normal image display operation using the pixel portion 70. It can be carried out.

加えて、ダミー画素部70dが設けられるダミー画素領域10dが、画素部70が設けられる画像表示領域10aとは物理的に分離した領域であるため、画素部70を用いた通常の画像表示動作に影響を与えることなく、上述した動作を行うことができる。これは、ダミー画素部70dにおける書込動作及び放電処理が、画素部70を用いた画像表示動作の途中に行われることはないということからも得られる効果である。このように、ダミー画素領域10dが画像表示領域10aとは物理的に分離した領域である限りは、ダミー画素領域10dの配置位置は特段限定されないが、ダミー画素領域70dは、画像表示領域70の上端及び下端の少なくとも一方に隣接するように配置されることが好ましい。但し、少なくとも共通電位の調整を行うことができれば足りるという点に着目すれば、ダミー画素領域10dが画像表示領域10aとは物理的に分離した領域である必要はない。例えば、ダミー画素領域10dが、画像表示領域10a中に混在しているように構成しても、少なくとも共通電位の調整を行うことはできる。同様に、少なくとも共通電位の調整を行うことができれば足りるという点に着目すれば、ダミー画素部70dにおける書込動作及び放電処理が、画素部70を用いた画像表示動作の途中に行われるように構成してもよい。つまりは、上述したダミー画素部70dにおける書込動作及び放電処理が行われるタイミングはあくまで一例であり、任意のタイミングでこれらの動作を行ったとしても、少なくとも共通電位の調整を行うことはできる。但し、書込動作が行われた直後はダミー画素部70dにおける電位の状態が安定していないことを考慮して、書込動作が行われてから一定時間が経過した後に放電処理が行われることが好ましい。   In addition, since the dummy pixel region 10d in which the dummy pixel unit 70d is provided is a region physically separated from the image display region 10a in which the pixel unit 70 is provided, a normal image display operation using the pixel unit 70 is performed. The above-described operation can be performed without affecting. This is an effect obtained also from the fact that the writing operation and the discharge process in the dummy pixel unit 70d are not performed during the image display operation using the pixel unit 70. As described above, as long as the dummy pixel area 10d is an area physically separated from the image display area 10a, the arrangement position of the dummy pixel area 10d is not particularly limited, but the dummy pixel area 70d is the same as the image display area 70. It is preferable to be disposed adjacent to at least one of the upper end and the lower end. However, if attention is paid to the fact that at least the common potential can be adjusted, the dummy pixel region 10d does not have to be physically separated from the image display region 10a. For example, even if the dummy pixel region 10d is configured to be mixed in the image display region 10a, at least the common potential can be adjusted. Similarly, paying attention to the point that it is sufficient to adjust at least the common potential, the writing operation and the discharging process in the dummy pixel unit 70d are performed in the middle of the image display operation using the pixel unit 70. It may be configured. In other words, the timing at which the writing operation and the discharge process in the dummy pixel portion 70d described above are merely an example, and even if these operations are performed at an arbitrary timing, at least the common potential can be adjusted. However, considering that the potential state in the dummy pixel portion 70d is not stable immediately after the write operation is performed, the discharge process is performed after a certain time has elapsed since the write operation was performed. Is preferred.

更に、1つの走査線Ydの全体に沿って複数のダミー画素部70dが形成されている(言い換えれば、1つのダミー走査線Ydと交差する全てのデータ線X1からXmの本数と同じ数のダミー画素部70dが形成されている)ために、複数のダミー画素部70全体として、相対的に多くの電荷を蓄積することができる。従って、コンパレータ134及びカウンタ135を用いた、ダミー画素電極9dに蓄積された電荷が放電されるために必要な時間の検出の精度を相対的に向上させることができる。その結果、共通電位の調整の精度を向上させることができる。但し、少なくとも共通電位の調整を行うことができれば足りるという点に着目すれば、1つの水平ラインの全体に渡って複数のダミー画素部70dが形成されている必要はない。例えば、1つの水平ラインの一部に沿って複数のダミー画素部70dが形成されている(言い換えれば、1つのダミー走査線Ydと交差するデータ線X1からXmのうちの一部のデータ線の本数と同じ数のダミー画素部70dが形成されている)ように構成しても、少なくとも共通電位の調整を行うことはできる。同様に、少なくとも共通電位の調整を行うことができれば足りるという点に着目すれば、単一のダミー画素部70dを備えるように構成してもよい。   Furthermore, a plurality of dummy pixel portions 70d are formed along the entire scanning line Yd (in other words, the same number of dummy lines as the number of all the data lines X1 to Xm intersecting with one dummy scanning line Yd). Therefore, a relatively large amount of charges can be accumulated in the plurality of dummy pixel portions 70 as a whole. Therefore, it is possible to relatively improve the accuracy of detection of the time required for discharging the charge accumulated in the dummy pixel electrode 9d using the comparator 134 and the counter 135. As a result, the common potential adjustment accuracy can be improved. However, paying attention to the point that it is sufficient to adjust at least the common potential, it is not necessary to form the plurality of dummy pixel portions 70d over the entire horizontal line. For example, a plurality of dummy pixel portions 70d are formed along a part of one horizontal line (in other words, some of the data lines X1 to Xm intersecting one dummy scanning line Yd Even if the same number of dummy pixel portions 70d are formed), the common potential can be adjusted at least. Similarly, in view of the fact that at least the common potential can be adjusted, a single dummy pixel portion 70d may be provided.

また、最大階調に相当する書込電位を有する画像信号を用いてダミー画素電極9dへの書込が行われるため、ダミー画素電極9dに相対的に多くの電荷を蓄積することができる。従って、コンパレータ134及びカウンタ135を用いた、ダミー画素電極9dに蓄積された電荷が放電されるために必要な時間の検出の精度を相対的に向上させることができる。その結果、共通電位の調整の精度を向上させることができる。但し、少なくとも共通電位の調整を行うことができれば足りるという点に着目すれば、任意の書込電位を有する画像信号を用いてダミー画素電極9dへの書込が行われるように構成してもよい。   Further, since writing to the dummy pixel electrode 9d is performed using an image signal having a writing potential corresponding to the maximum gradation, a relatively large amount of charge can be accumulated in the dummy pixel electrode 9d. Therefore, it is possible to relatively improve the accuracy of detection of the time required for discharging the charge accumulated in the dummy pixel electrode 9d using the comparator 134 and the counter 135. As a result, the common potential adjustment accuracy can be improved. However, in view of the point that it is sufficient to adjust at least the common potential, the dummy pixel electrode 9d may be written using an image signal having an arbitrary writing potential. .

尚、上述の説明では、水平方向に伸張する1本のダミー走査線Ydに沿って、複数のダミー画素部70dが設けられているが、複数のダミー走査線Ydを設けると共に該複数のダミー走査線Ydに沿って複数のダミー画素部70dが設けられるように構成してもよい。これにより、複数のダミー画素部70全体として、相対的に多くの電荷を蓄積することができる。従って、コンパレータ134及びカウンタ135を用いた、ダミー画素電極9dに蓄積された電荷が放電されるために必要な時間の検出の精度を相対的に向上させることができる。その結果、共通電位の調整の精度を向上させることができる。   In the above description, a plurality of dummy pixel portions 70d are provided along one dummy scanning line Yd extending in the horizontal direction, but a plurality of dummy scanning lines Yd are provided and the plurality of dummy scanning lines are provided. A plurality of dummy pixel portions 70d may be provided along the line Yd. As a result, a relatively large amount of charge can be accumulated in the plurality of dummy pixel portions 70 as a whole. Therefore, it is possible to relatively improve the accuracy of detection of the time required for discharging the charge accumulated in the dummy pixel electrode 9d using the comparator 134 and the counter 135. As a result, the common potential adjustment accuracy can be improved.

(5)電子機器
続いて、図9及び図10を参照しながら、上述の液晶装置100を具備してなる電子機器の例を説明する。
(5) Electronic Device Next, an example of an electronic device including the liquid crystal device 100 described above will be described with reference to FIGS. 9 and 10.

図9は、上述した液晶装置100が適用されたモバイル型のパーソナルコンピュータの斜視図である。図11において、コンピュータ1200は、キーボード1202を備えた本体部1204と、上述した液晶装置100を含んでなる液晶表示ユニット1206とから構成されている。液晶表示ユニット1206は、液晶装置100の背面にバックライトを付加することにより構成されている。   FIG. 9 is a perspective view of a mobile personal computer to which the liquid crystal device 100 described above is applied. In FIG. 11, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display unit 1206 including the liquid crystal device 100 described above. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 100.

次に、上述した液晶装置100を携帯電話に適用した例について説明する。図10は、電子機器の一例である携帯電話の斜視図である。図10において、携帯電話1300は、複数の操作ボタン1302とともに、半透過反射型の表示形式を採用し、且つ上述した液晶装置100と同様の構成を有する液晶装置1005を備えている。   Next, an example in which the above-described liquid crystal device 100 is applied to a mobile phone will be described. FIG. 10 is a perspective view of a mobile phone which is an example of an electronic apparatus. In FIG. 10, a cellular phone 1300 includes a liquid crystal device 1005 that adopts a transflective display format and has the same configuration as the liquid crystal device 100 described above, together with a plurality of operation buttons 1302.

これらの電子機器においても、上述した液晶装置100を含んでいるため、上述した各種効果を好適に享受することができる。   Since these electronic devices also include the liquid crystal device 100 described above, the various effects described above can be suitably enjoyed.

尚、図9及び図11を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた直視型の表示装置や、液晶プロジェクタ等の投射型の表示装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 9 and 11, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation And a direct-view display device including a video phone, a POS terminal, and a touch panel, and a projection display device such as a liquid crystal projector. Needless to say, the present invention can be applied to these various electronic devices.

本発明は、上述した実施例に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and various modifications can be made as appropriate without departing from the spirit or concept of the invention that can be read from the claims and the entire specification. Devices and electronic devices are also included in the technical scope of the present invention.

実施形態に係る液晶装置の構成を示す平面図である。It is a top view which shows the structure of the liquid crystal device which concerns on embodiment. 図1のH−H’断面図である。It is H-H 'sectional drawing of FIG. 本実施形態に係る液晶装置の要部の電気的な構成を概念的に示すブロック図である。It is a block diagram which shows notionally the electrical structure of the principal part of the liquid crystal device which concerns on this embodiment. 本実施形態に係る液晶装置による書込動作時に印加される画像信号の電位及び共通電位の夫々を示すグラフである。4 is a graph showing an image signal potential and a common potential applied during a writing operation by the liquid crystal device according to the embodiment. ダミー画素電極に正極性書込が行われる場合における液晶装置の動作を示すタイミングチャートである。6 is a timing chart showing the operation of the liquid crystal device when positive writing is performed on a dummy pixel electrode. ダミー画素電極に負極性書込が行われる場合における液晶装置の動作を示すタイミングチャートである。6 is a timing chart showing the operation of the liquid crystal device when negative polarity writing is performed on a dummy pixel electrode. 共通電位の調整動作を概念的に示すグラフである。It is a graph which shows notionally adjustment operation of a common potential. 共通電位の調整動作を概念的に示すグラフである。It is a graph which shows notionally adjustment operation of a common potential. 液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図である。It is a perspective view of a mobile personal computer to which a liquid crystal device is applied. 液晶装置が適用された携帯電話の斜視図である。1 is a perspective view of a mobile phone to which a liquid crystal device is applied.

符号の説明Explanation of symbols

1…液晶装置、9a…画素電極、9d…ダミー画素電極、10a…画像表示領域、10d…ダミー画素領域、21…共通電極、101…データ線駆動回路、104…走査線駆動回路、121、放電用スイッチングTFT、130…ドライバIC回路、134…コンパレータ、135…カウンタ、136…比較器、共通電位供給回路…137、Y1〜Yn…走査線、Yd…ダミー走査線、COM…共通配線、A…検出タイミング信号線、D…放電線   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 9a ... Pixel electrode, 9d ... Dummy pixel electrode, 10a ... Image display area, 10d ... Dummy pixel area, 21 ... Common electrode, 101 ... Data line drive circuit, 104 ... Scanning line drive circuit, 121, Discharge Switching TFT, 130 ... driver IC circuit, 134 ... comparator, 135 ... counter, 136 ... comparator, common potential supply circuit ... 137, Y1-Yn ... scanning line, Yd ... dummy scanning line, COM ... common wiring, A ... Detection timing signal line, D ... discharge line

Claims (13)

画像表示領域に配置される画素部と、
前記画像表示領域の周辺に位置するダミー画素領域に配置されるダミー画素部と、
前記ダミー画素部に対して、前記ダミー画素部が備えるダミー画素電極への書込電位が共通電極に供給される共通電位よりも高電位側にある正極性書込、及び前記ダミー画素電極への書込電位が前記共通電位よりも低電位側にある負極性書込を行う書込手段と、
前記正極性書込が行われた前記ダミー画素電極に蓄積された電荷の放電に要する時間である正極性放電時間、及び前記負極性書込が行われた前記ダミー画素電極に蓄積された電荷の放電に要する時間である負極性放電時間の夫々を検出する検出手段と、
前記正極性放電時間と前記負極性放電時間とが等しくなるように、前記共通電位を補正する補正手段と
を備えることを特徴とする電気光学装置。
A pixel portion arranged in the image display area;
A dummy pixel unit disposed in a dummy pixel region located around the image display region;
For the dummy pixel portion, the positive writing in which the writing potential to the dummy pixel electrode included in the dummy pixel portion is higher than the common potential supplied to the common electrode, and the writing to the dummy pixel electrode Writing means for performing negative polarity writing in which a writing potential is on a lower potential side than the common potential;
The positive discharge time, which is the time required for discharging the charge accumulated in the dummy pixel electrode on which the positive polarity writing has been performed, and the charge accumulated on the dummy pixel electrode in which the negative polarity writing has been performed. Detection means for detecting each of the negative polarity discharge times, which is the time required for discharge;
An electro-optical device comprising: a correcting unit that corrects the common potential so that the positive discharge time and the negative discharge time are equal.
前記検出手段は、
前記ダミー画素電極に蓄積された電荷の量と所定値とを比較するコンパレータ、及び所定周期で立ち上がるクロックパルスのパルス数をカウントするカウンタを備えており、
前記正極性書込みが行われた前記ダミー画素電極に蓄積された電荷の放電が開始されてから、前記ダミー画素電極に蓄積された電荷の量が前記所定値を下回ると前記コンパレータによって判定されるまでの間に、前記カウンタによってカウントされた前記クロックパルスのパルス数を、前記正極性放電時間として検出し、
前記負極性書込みが行われた前記ダミー画素電極に蓄積された電荷の放電が開始されてから、前記ダミー画素電極に蓄積された電荷の量が前記所定値を下回ると前記コンパレータによって判定されるまでの間に、前記カウンタによってカウントされた前記クロックパルスのパルス数を、前記負極性放電時間として検出することを特徴とする請求項1に記載の電気光学装置。
The detection means includes
A comparator for comparing the amount of charge accumulated in the dummy pixel electrode with a predetermined value, and a counter for counting the number of clock pulses rising at a predetermined period;
Until the comparator determines that the amount of charge accumulated in the dummy pixel electrode falls below the predetermined value after the discharge of the charge accumulated in the dummy pixel electrode on which the positive address has been performed starts. During the period, the number of clock pulses counted by the counter is detected as the positive discharge time,
Until the comparator determines that the amount of charge accumulated in the dummy pixel electrode falls below the predetermined value after the discharge of the charge accumulated in the dummy pixel electrode on which the negative polarity writing has been performed is started. 2. The electro-optical device according to claim 1, wherein the number of clock pulses counted by the counter is detected as the negative discharge time.
前記検出手段は、前記ダミー画素電極に蓄積された電荷を放電させるための放電用定電流源を更に備えることを特徴とする請求項1又は2に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the detection unit further includes a discharge constant current source for discharging the charge accumulated in the dummy pixel electrode. 前記画素部は、走査線及びデータ線の交差に対応してマトリクス状に複数配置され、
前記ダミー画素部は、前記走査線に沿って複数配列されていることを特徴とする請求項1から3のいずれか一項に記載の電気光学装置。
A plurality of the pixel portions are arranged in a matrix corresponding to the intersection of the scanning lines and the data lines,
4. The electro-optical device according to claim 1, wherein a plurality of the dummy pixel portions are arranged along the scanning line. 5.
前記ダミー画素部には、遮光膜が形成されていることを特徴とする請求項1から4のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein a light shielding film is formed in the dummy pixel portion. 前記ダミー画素領域は、前記画像表示領域の両端の少なくとも一方に隣接するように設けられることを特徴とする請求項1から5のいずれか一項に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the dummy pixel region is provided so as to be adjacent to at least one of both ends of the image display region. 前記書込手段は、最大階調に相当する書込電位を用いて前記正極性書込及び前記負極性書込を行うことを特徴とする請求項1から6のいずれか一項に記載の電気光学装置。   7. The electricity according to claim 1, wherein the writing unit performs the positive polarity writing and the negative polarity writing using a writing potential corresponding to a maximum gradation. Optical device. 前記補正手段は、前記正極性放電時間が前記負極性放電時間よりも長い場合に、前記共通電位を相対的に高電位側に変化させるように前記共通電位を補正し、前記負極性放電時間が前記正極性放電時間よりも長い場合に、前記共通電位を相対的に低電位側に変化させるように前記共通電位を補正することを特徴とする請求項1から7のいずれか一項に記載の電気光学装置。   The correction means corrects the common potential so that the common potential is changed to a relatively high potential side when the positive discharge time is longer than the negative discharge time, and the negative discharge time is corrected. The said common electric potential is correct | amended so that the said common electric potential may be changed to a relatively low electric potential side when it is longer than the said positive polarity discharge time, The Claim 1 characterized by the above-mentioned. Electro-optic device. 前記検出手段は、前記正極性書込が行われてから所定期間が経過した後に前記ダミー画素電極に蓄積された電荷の放電を開始してから、前記正極性放電時間を検出し、且つ前記負極性書込が行われてから所定期間が経過した後に前記ダミー画素電極に蓄積された電荷の放電を開始してから、前記負極性放電時間を検出することを特徴とする請求項1から8のいずれか一項に記載の電気光学装置。   The detection means detects the positive discharge time after starting to discharge the charge accumulated in the dummy pixel electrode after a predetermined period has elapsed since the positive writing is performed, and the negative electrode 9. The negative discharge time is detected after the discharge of the electric charge accumulated in the dummy pixel electrode is started after a predetermined period has elapsed since the sexual writing was performed. The electro-optical device according to any one of the above. 前記所定期間は、1垂直走査期間であることを特徴とする請求項9に記載の電気光学装置。   The electro-optical device according to claim 9, wherein the predetermined period is one vertical scanning period. 前記書込手段は、前記正極性書込又は前記負極性書込を1水平走査期間だけ行い、
前記検出手段は、前記正極性放電時間の検出又は前記負極性放電時間の検出を1水平期間だけ行うことを特徴とする請求項1から10のいずれか一項に記載の電気光学装置。
The writing means performs the positive polarity writing or the negative polarity writing only for one horizontal scanning period,
The electro-optical device according to claim 1, wherein the detection unit performs detection of the positive discharge time or detection of the negative discharge time for only one horizontal period.
前記書込手段は、前記画素部への書込前又は書込後に、前記ダミー画素部に対して前記正極性書込又は前記負極性書込を行い、
前記検出手段は、前記画素部への書込前又は書込後に、前記正極性放電時間の検出又は前記負極性放電時間の検出を行うことを特徴とする請求項1から11のいずれか一項に記載の電気光学装置。
The writing means performs the positive polarity writing or the negative polarity writing on the dummy pixel portion before or after writing to the pixel portion,
12. The detection unit according to claim 1, wherein the detection unit detects the positive discharge time or the negative discharge time before or after writing to the pixel unit. The electro-optical device according to 1.
請求項1から12のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2008025571A 2008-02-05 2008-02-05 Electro-optical device and electronic equipment Pending JP2009186682A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025571A JP2009186682A (en) 2008-02-05 2008-02-05 Electro-optical device and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025571A JP2009186682A (en) 2008-02-05 2008-02-05 Electro-optical device and electronic equipment

Publications (1)

Publication Number Publication Date
JP2009186682A true JP2009186682A (en) 2009-08-20

Family

ID=41069999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025571A Pending JP2009186682A (en) 2008-02-05 2008-02-05 Electro-optical device and electronic equipment

Country Status (1)

Country Link
JP (1) JP2009186682A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165629A (en) * 2011-12-14 2013-06-19 上海天马微电子有限公司 Flat plate type X-ray image sensor
US9779677B2 (en) 2014-07-23 2017-10-03 Samsung Display Co., Ltd. Display apparatus and method of driving the same that compensates temperature variations in the display apparatus
JP2023523416A (en) * 2020-04-20 2023-06-05 ジェンテックス コーポレイション System and method for display fault monitoring

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165629A (en) * 2011-12-14 2013-06-19 上海天马微电子有限公司 Flat plate type X-ray image sensor
US9779677B2 (en) 2014-07-23 2017-10-03 Samsung Display Co., Ltd. Display apparatus and method of driving the same that compensates temperature variations in the display apparatus
JP2023523416A (en) * 2020-04-20 2023-06-05 ジェンテックス コーポレイション System and method for display fault monitoring

Similar Documents

Publication Publication Date Title
US8368630B2 (en) Liquid crystal display
US8416231B2 (en) Liquid crystal display
JP4704438B2 (en) Display device
US8456400B2 (en) Liquid crystal device and electronic apparatus
US7995052B2 (en) Electro-optical device, driving circuit and electronic apparatus
US8035634B2 (en) Electro-optical device, driving circuit, and electronic apparatus
US20080303770A1 (en) Liquid Crystal Display Device
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
US9786243B2 (en) Gate driving circuit and display apparatus including the same
US8384704B2 (en) Liquid crystal display device
JP4887977B2 (en) Electro-optical device, driving method of electro-optical device, voltage monitoring method, and electronic apparatus
JP3659250B2 (en) Electro-optical device, driving device for electro-optical device, driving method for electro-optical device, and electronic apparatus
JP2008241828A (en) Display device
JP2009092906A (en) Drive unit, electro-optical device, and electronic equipment
JP4715840B2 (en) Drive device, electro-optical device, and electronic apparatus
US9412325B2 (en) Array substrate and driving method thereof
JP2009186682A (en) Electro-optical device and electronic equipment
JP2009210674A (en) Electrooptical device and electronic apparatus
JP2010224219A (en) Driving circuit and driving method, and electro-optical device and electronic apparatus
JP2009139783A (en) Electro-optic device, electronic equipment and power supply control circuit
JP2005274859A (en) Display device and drive control method therefor
KR20170051791A (en) Display panel and display device using the same
JP2007219356A (en) Electro-optical device and electronic apparatus
JP2009134063A (en) Driver, electrooptical device and electronic apparatus
JP2009122306A (en) Driving device and method, electrooptical device and electronic equipment