JP2009177911A - Variable capacity circuit, error amplification circuit, and switching power supply - Google Patents

Variable capacity circuit, error amplification circuit, and switching power supply Download PDF

Info

Publication number
JP2009177911A
JP2009177911A JP2008012699A JP2008012699A JP2009177911A JP 2009177911 A JP2009177911 A JP 2009177911A JP 2008012699 A JP2008012699 A JP 2008012699A JP 2008012699 A JP2008012699 A JP 2008012699A JP 2009177911 A JP2009177911 A JP 2009177911A
Authority
JP
Japan
Prior art keywords
capacitor
circuit
voltage
power supply
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008012699A
Other languages
Japanese (ja)
Other versions
JP5104336B2 (en
Inventor
Kohei Yamada
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2008012699A priority Critical patent/JP5104336B2/en
Publication of JP2009177911A publication Critical patent/JP2009177911A/en
Application granted granted Critical
Publication of JP5104336B2 publication Critical patent/JP5104336B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a variable capacity circuit which does not impart an adverse affect to the stability of a switching power supply, and an error amplification circuit and the switching power supply. <P>SOLUTION: The variable capacity circuit, the error amplification circuit and the switching power supply are connected to capacitors in parallel therewith before the capacitor CB is connected to the capacitor CA in parallel thereto after making both-side voltages of the capacitor CB equal to both-side voltages of the capacitor CA by using voltage followers VF1, VF2, and thereby the redistribution of an electric charge is not generated between the two capacitors. By this, even if a phase compensation capacity is switched, an error signal ErrorSignal is not generated, and the adverse affect is not imparted to the stability of the switching power supply. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、スイッチング電源およびその制御回路に用いる誤差増幅器に関し、特にスイッチング電源が電流連続モードと不連続モードのどちらにも適切な応答ができるよう、位相補償のためのコンデンサを切り換えることのできる誤差増幅回路およびそれに用いることのできる可変容量回路に関する。   The present invention relates to an error amplifier used in a switching power supply and a control circuit thereof, and more particularly, an error capable of switching a capacitor for phase compensation so that the switching power supply can appropriately respond to both a continuous current mode and a discontinuous mode. The present invention relates to an amplifier circuit and a variable capacitance circuit that can be used therefor.

図6は、スイッチング電源の一般的な構成を示すブロック図である。スイッチング電源には、インバータやコンバータなど様々なものがあるが、ここではその一例としてDC−DCコンバータを示している。
図6に示すDC−DCコンバータは、スイッチング素子としてのPチャネルMOSトンランジスタP1,同期整流素子としてのNチャネルMOSトンランジスタN1,インダクタL,出力コンデンサCo,出力電圧Voutを検出するための分圧用抵抗R1,R2,基準電圧Vrefを出力する基準電圧源10,抵抗R1,R2で分圧した出力電圧Voutを基準電圧Vrefと比較して誤差信号Error Signalを出力する誤差増幅回路20,出力電圧Voutの分圧と誤差増幅回路20を結ぶ抵抗R3,誤差増幅回路20の出力である誤差信号Error Signalをこれに対応したデューティ比をもつスイッチングパルスに変換するデューティ変換回路30,スイッチングパルスに従いPチャネルMOSトンランジスタP1およびNチャネルMOSトンランジスタN1を駆動するドライブ回路40および出力端子OUTを有している。出力端子には負荷50が接続されている。また、VinはDC−DCコンバータへの入力電圧である。DC−DCコンバータはこの構成により、出力電圧Voutの抵抗R1,R2による分圧が基準電圧Vrefに等しくなるようPチャネルMOSトンランジスタP1とNチャネルMOSトンランジスタN1のオン・オフを制御する。なお、NチャネルMOSトンランジスタN1はPチャネルMOSトンランジスタP1に対し相補的にオン・オフするもので、転流ダイオードに置き換える場合もある。
FIG. 6 is a block diagram showing a general configuration of the switching power supply. There are various types of switching power supplies such as an inverter and a converter. Here, a DC-DC converter is shown as an example.
The DC-DC converter shown in FIG. 6 is for voltage division for detecting a P-channel MOS transistor P1 as a switching element, an N-channel MOS transistor N1 as a synchronous rectifier, an inductor L, an output capacitor Co, and an output voltage Vout. Resistors R1, R2, a reference voltage source 10 that outputs a reference voltage Vref, an output voltage Vout that outputs an error signal by comparing the output voltage Vout divided by the resistors R1, R2 with the reference voltage Vref, and an output voltage Vout A resistor R3 connecting the divided voltage and the error amplifier circuit 20, an error signal Error Signal which is an output of the error amplifier circuit 20 is converted into a switching pulse having a duty ratio corresponding thereto, and a P-channel MOS according to the switching pulse Ton transistor P1 and N channel MOS ton run And a drive circuit 40 and the output terminal OUT to drive the static N1. A load 50 is connected to the output terminal. Vin is an input voltage to the DC-DC converter. With this configuration, the DC-DC converter controls on / off of the P-channel MOS transistor P1 and the N-channel MOS transistor N1 so that the divided voltage of the output voltage Vout by the resistors R1, R2 becomes equal to the reference voltage Vref. The N-channel MOS transistor N1 is complementarily turned on / off with respect to the P-channel MOS transistor P1 and may be replaced with a commutation diode.

ここで、誤差増幅回路20には抵抗およびコンデンサ(容量)からなる位相補償素子が接続されている。位相補償素子は、誤差増幅回路20がDC−DCコンバータを安定に動作させること、および外乱に対し高速に応答させるという機能を果たすよう、誤差増幅回路20の特性を調整するものである。
図7は、図6のDC−DCコンバータにおいて、演算増幅回路21を用いて誤差増幅回路20を構成した例を示す図である。演算増幅回路21の反転入力端子には抵抗R3の一端が接続され、非反転入力端子には基準電圧Vrefが入力されている。抵抗R1とR3の直列回路の両端にコンデンサC1からなる第1の位相補償素子が並列に接続されるとともに、演算増幅回路21の出力端子と反転入力端子の間に抵抗R4とコンデンサC2の直列回路からなる第2の位相補償素子が接続されている。この構成により、演算増幅回路21は抵抗R1,R2による分圧と基準電圧Vrefの差を増幅した電圧である誤差信号Error Signalを出力する。デューティ変換回路30はPWMコンパレータ31と発振回路32から構成される。発振回路32から出力される信号Voscは、定周期・定振幅の三角波や鋸波などである。PWMコンパレータ31の反転入力端子および非反転入力端子には、それぞれ誤差信号Error Signalおよび信号Voscが入力される。PWMコンパレータ31は誤差信号Error Signalおよび信号Voscを比較し、その大小関係に基づきスイッチングパルスを生成する。
Here, the error amplifying circuit 20 is connected to a phase compensation element composed of a resistor and a capacitor (capacitance). The phase compensation element adjusts the characteristics of the error amplifying circuit 20 so that the error amplifying circuit 20 functions to stably operate the DC-DC converter and to respond to disturbance at high speed.
FIG. 7 is a diagram illustrating an example in which the error amplifier circuit 20 is configured using the operational amplifier circuit 21 in the DC-DC converter of FIG. One end of the resistor R3 is connected to the inverting input terminal of the operational amplifier circuit 21, and the reference voltage Vref is input to the non-inverting input terminal. A first phase compensation element comprising a capacitor C1 is connected in parallel to both ends of a series circuit of resistors R1 and R3, and a series circuit of a resistor R4 and a capacitor C2 is provided between the output terminal and the inverting input terminal of the operational amplifier circuit 21. A second phase compensation element consisting of is connected. With this configuration, the operational amplifier circuit 21 outputs an error signal Error Signal that is a voltage obtained by amplifying the difference between the divided voltage by the resistors R1 and R2 and the reference voltage Vref. The duty conversion circuit 30 includes a PWM comparator 31 and an oscillation circuit 32. The signal Vosc output from the oscillation circuit 32 is a triangular wave or sawtooth wave having a constant period and a constant amplitude. The error signal Error Signal and the signal Vosc are input to the inverting input terminal and the non-inverting input terminal of the PWM comparator 31, respectively. The PWM comparator 31 compares the error signal Error Signal and the signal Vosc, and generates a switching pulse based on the magnitude relationship.

図8は、図6のDC−DCコンバータにおいて、トランスコンダクタンスアンプ(Gmアンプ)22を用いて誤差増幅回路20を構成した例を示す図である。トランスコンダクタンスアンプ22のマイナス(−)入力端子には抵抗R3の一端が接続され、プラス(+)入力端子には基準電圧Vrefが入力されている。トランスコンダクタンスアンプ22の出力端子と接地電位の間に抵抗R5とコンデンサC3の直列回路からなる位相補償素子兼電流/電圧変化素子が接続されている。この構成により、トランスコンダクタンスアンプ22は抵抗R1,R2による分圧と基準電圧Vrefの差に応じた電流を出力し、その電流を抵抗R5とコンデンサC3の直列回路に流すことにより、電圧信号である誤差信号Error Signalを発生させる。なお、デューティ変換回路30の構成は図7と同じである。
スイッチング電源では、インダクタLに電流が常に流れ続けている電流連続モードと、そうではない電流不連続モードの2つの状態がある。(インダクタLをトランスの巻線に置き換えれば、フライバック型やフォワード型のコンバータも同じである。)電流連続モードは負荷がある程度以上重い場合で、常にインダクタLに電流が流れていないと負荷電流を賄えない状態である。電流不連続モードは負荷が軽い状態に相当し、常にインダクタLに電流を流すと負荷が消費する電流以上の電流を供給することになるので、スイッチング周期の一部はインダクタ電流をゼロとして、供給電流と消費電流のバランスをとっている状態である。電流不連続モードでは一部非線形な状態が存在するので、スイッチング電源のループ特性は電流連続モードと電流不連続モードとで異なってくる。従い、スイッチング電源のループ特性を適切なものに保つためには、誤差増幅回路20の特性を電流連続モードと電流不連続モードとで切り換える必要がる。上述のように、誤差増幅回路20の特性を調整するのが位相補償素子であるから、この位相補償素子を電流連続モードと電流不連続モードとで切り換える必要がある。
FIG. 8 is a diagram illustrating an example in which the error amplifying circuit 20 is configured using a transconductance amplifier (Gm amplifier) 22 in the DC-DC converter of FIG. One end of the resistor R3 is connected to the minus (−) input terminal of the transconductance amplifier 22, and the reference voltage Vref is inputted to the plus (+) input terminal. Between the output terminal of the transconductance amplifier 22 and the ground potential, a phase compensation element / current / voltage change element comprising a series circuit of a resistor R5 and a capacitor C3 is connected. With this configuration, the transconductance amplifier 22 outputs a current corresponding to the difference between the voltage divided by the resistors R1 and R2 and the reference voltage Vref, and the current is passed through a series circuit of the resistor R5 and the capacitor C3 to generate a voltage signal. An error signal Error Signal is generated. The configuration of the duty conversion circuit 30 is the same as that in FIG.
In the switching power supply, there are two states, a continuous current mode in which current always flows through the inductor L and a non-continuous current mode. (If the inductor L is replaced with a transformer winding, the flyback type and forward type converters are also the same.) The current continuous mode is a case where the load is heavy to a certain extent, and the load current is not always flowing through the inductor L. It is in a state that cannot be covered. The current discontinuous mode corresponds to a light load state, and when a current is constantly passed through the inductor L, a current exceeding the current consumed by the load is supplied. Therefore, a part of the switching cycle is supplied with the inductor current set to zero. This is a state in which current and current consumption are balanced. Since a partly non-linear state exists in the current discontinuous mode, the loop characteristics of the switching power supply differ between the current continuous mode and the current discontinuous mode. Therefore, in order to keep the loop characteristics of the switching power supply appropriate, it is necessary to switch the characteristics of the error amplifier circuit 20 between the current continuous mode and the current discontinuous mode. As described above, since it is the phase compensation element that adjusts the characteristics of the error amplifier circuit 20, it is necessary to switch the phase compensation element between the current continuous mode and the current discontinuous mode.

スイッチング電源の誤差増幅回路に関しては、特許文献1に、位相補償回路を複数設けて入出力条件により切り換えるようにした昇降圧スイッチングレギュレータが開示されている。特許文献1の昇降圧スイッチングレギュレータは、入力電圧が低く昇圧動作となるときと、入力電圧が高く降圧動作となるときとで位相補償回路を切り換えるものである。特許文献1では、具体的な位相補償素子として抵抗しか示されていないが、位相補償素子を含む誤差増幅回路やスイッチング電源の制御回路を半導体集積回路で実現するとき、抵抗は半導体集積回路の中では大きな面積を占めることや、温度特性などの特性値の精度を上げることが難しいことなどから、位相補償素子の切換をコンデンサの切り換えで行いたいという要求がある。
コンデンサの切り換えについては、例えば特許文献2に、演算増幅器とコンデンサ(特許文献2ではキャパシタンス)を組み合わせたゲイン可変演算増幅器において、ゲインの増大にともない位相補償用コンデンサの値が小さくなるよう位相補償用コンデンサを切り換えるものが開示されている。このようなコンデンサの切り換えは図9に示すように、スイッチのオン・オフで行われる。図9において、CAは回路に常時接続されているコンデンサ、CBは状況によりコンデンサCAに並列に接続または切り離されるコンデンサ、端子N1,N2はコンデンサCAが接続されている回路の節点、SW1,SW2はトランジスタなどのスイッチ、端子CNTはスイッチのオン・オフを制御する信号が外部から入力される端子である。端子N1,N2は、例えば、図7の抵抗R4とコンデンサC2の接続点および演算増幅回路21の出力端子に相当する。端子CNTからの制御信号に従いSW1,SW2が同時にオンまたは同時にオフすることにより、コンデンサの切り換え(すなわち容量値の切り換え)を行う。
特開2005−110468号公報 特開2000−201038号公報
Regarding an error amplifying circuit of a switching power supply, Patent Document 1 discloses a step-up / step-down switching regulator in which a plurality of phase compensation circuits are provided and switched according to input / output conditions. The step-up / step-down switching regulator disclosed in Patent Document 1 switches the phase compensation circuit between when the input voltage is low and the step-up operation is performed, and when the input voltage is high and the step-down operation is performed. In Patent Document 1, only a resistor is shown as a specific phase compensation element. However, when an error amplifying circuit including a phase compensation element or a control circuit for a switching power supply is realized by a semiconductor integrated circuit, the resistor is included in the semiconductor integrated circuit. However, since it occupies a large area and it is difficult to improve the accuracy of characteristic values such as temperature characteristics, there is a demand for switching the phase compensation element by switching capacitors.
Regarding the switching of the capacitor, for example, in Patent Document 2, in a variable gain operational amplifier in which an operational amplifier and a capacitor (capacitance in Patent Document 2) are combined, the value of the phase compensation capacitor is reduced so that the value of the phase compensation capacitor decreases as the gain increases. What switches a capacitor is disclosed. Such switching of the capacitor is performed by turning the switch on and off as shown in FIG. In FIG. 9, CA is a capacitor that is always connected to the circuit, CB is a capacitor that is connected or disconnected in parallel with the capacitor CA depending on the situation, terminals N1 and N2 are nodes of the circuit to which the capacitor CA is connected, and SW1 and SW2 are A switch such as a transistor and a terminal CNT are terminals to which a signal for controlling on / off of the switch is input from the outside. The terminals N1 and N2 correspond to, for example, the connection point between the resistor R4 and the capacitor C2 and the output terminal of the operational amplifier circuit 21 in FIG. According to the control signal from the terminal CNT, SW1 and SW2 are simultaneously turned on or simultaneously turned off to switch the capacitor (that is, switch the capacitance value).
Japanese Patent Laying-Open No. 2005-110468 JP 2000-201038 A

コンデンサの切り替えはスイッチング電源の動作中に行うので、コンデンサCAの両端電圧はゼロでない。図9のような回路で、容量値を増加させる場合、すなわちコンデンサCAにコンデンサCBを並列接続させる場合、コンデンサCAの電荷の一部がコンデンサCBに分配されてしまい、コンデンサCAの両端電圧が変化してしまう。これは、誤差増幅回路20の出力である誤差信号Error Signalが急変することを意味する。このため、スイッチング電源の出力が変動してしまうなど、スイッチング電源の安定性に悪影響を与えてしまうという問題が生じてしまう。
この発明は上記の課題を解決し、スイッチング電源の安定性に悪影響を与えない可変容量回路、誤差増幅回路、およびスイッチング電源を提供することを目的とする。
Since the capacitor is switched during the operation of the switching power supply, the voltage across the capacitor CA is not zero. In the circuit as shown in FIG. 9, when the capacitance value is increased, that is, when the capacitor CB is connected in parallel with the capacitor CA, a part of the charge of the capacitor CA is distributed to the capacitor CB, and the voltage across the capacitor CA changes. Resulting in. This means that the error signal Error Signal, which is the output of the error amplifier circuit 20, changes suddenly. For this reason, there arises a problem that the stability of the switching power supply is adversely affected, for example, the output of the switching power supply fluctuates.
An object of the present invention is to solve the above problems and provide a variable capacitance circuit, an error amplifier circuit, and a switching power supply that do not adversely affect the stability of the switching power supply.

そこで、上記課題を解決するために、請求項1に係る発明は、第1のコンデンサと、該第1のコンデンサと並列に接続または切断することができる第2のコンデンサと、前記第1のコンデンサの両端電圧と等しい電圧となるよう前記第2のコンデンサを充放電する充放電回路、とを有する可変容量回路であって、前記第2のコンデンサを前記第1のコンデンサに並列に接続する前に、前記充放電回路により前記第2のコンデンサの両端電圧を前記第1のコンデンサの両端電圧と等しくしてから、前記第2のコンデンサを前記第1のコンデンサに並列に接続することを特徴とする。
請求項2に係る発明は、請求項1に係る発明において、前記充放電回路は、前記第1のコンデンサの両端がそれぞれ入力に接続された2つのボルテージフォロワを有することを特徴とする。
請求項3に係る発明は、請求項1に係る発明において、前記充放電回路は、前記第1のコンデンサの一端が入力に接続されたボルテージフォロワ、および前記第1のコンデンサの他端と前記第2のコンデンサの一端を結ぶ結線を有することを特徴とする。
請求項4に係る発明は、請求項1〜3のいずれかの発明に係る可変容量回路を備えることを特徴とする誤差増幅回路に係るものである。
In order to solve the above-described problem, the invention according to claim 1 includes a first capacitor, a second capacitor that can be connected or disconnected in parallel with the first capacitor, and the first capacitor. And a charge / discharge circuit that charges and discharges the second capacitor so that the voltage is equal to the voltage across both ends of the first capacitor, and before the second capacitor is connected in parallel to the first capacitor The voltage across the second capacitor is made equal to the voltage across the first capacitor by the charge / discharge circuit, and then the second capacitor is connected in parallel to the first capacitor. .
According to a second aspect of the present invention, in the first aspect of the invention, the charge / discharge circuit includes two voltage followers in which both ends of the first capacitor are respectively connected to inputs.
The invention according to claim 3 is the invention according to claim 1, wherein the charge / discharge circuit includes a voltage follower in which one end of the first capacitor is connected to an input, the other end of the first capacitor, and the first It has the connection which connects the end of 2 capacitors.
According to a fourth aspect of the present invention, there is provided an error amplifying circuit comprising the variable capacitance circuit according to any one of the first to third aspects of the present invention.

請求項5に係る発明は、請求項4の発明に係る誤差増幅回路を備えることを特徴とするスイッチング電源に係るものである。   According to a fifth aspect of the present invention, there is provided a switching power supply comprising the error amplifier circuit according to the fourth aspect of the invention.

この発明の可変容量回路、誤差増幅回路、およびスイッチング電源は、第2のコンデンサを第1のコンデンサに並列に接続する前に、充放電回路により第2のコンデンサの両端電圧を第1のコンデンサの両端電圧と等しくしてから第1のコンデンサに並列に接続するので、第1および第2のコンデンサ間で電荷の再分配が生じない。このため、位相補償用コンデンサを切り換えても誤差信号Error Signalが変化せず、スイッチング電源の安定性に悪影響を与えない。   In the variable capacitance circuit, the error amplification circuit, and the switching power supply according to the present invention, before connecting the second capacitor in parallel with the first capacitor, the voltage across the second capacitor is set to the first capacitor by the charge / discharge circuit. Since it is equal to the voltage at both ends and then connected in parallel to the first capacitor, charge redistribution does not occur between the first and second capacitors. Therefore, even if the phase compensation capacitor is switched, the error signal Error Signal does not change, and the stability of the switching power supply is not adversely affected.

以下、図面を用いて本発明の可変容量回路、誤差増幅回路、およびスイッチング電源について説明する。
図1は本発明に係る可変容量回路に係る第1の実施例である。図9と共通する部位には同じ符号を付し、詳細な説明は省略する。図1に示す可変容量回路は図9の可変容量回路に対し、ボルテージフォロワVF1,VF2,スイッチSW3,SW4およびインバータINV1が付加されたものになっている。この可変容量回路の動作は以下のとおりである。まず、コンデンサCBがコンデンサCAから切り離されている状態では、端子CNTからの制御信号(これもCNTとする)はL(Low)となっていて、これによりスイッチSW1,SW2はオフ(遮断)となっている。一方、スイッチSW3,SW4にはインバータINV1により制御信号CNTの反転信号H(High)が与えられてオン(導通)している(スイッチSW1〜SW4は制御信号がHのときオン、Lのときオフするものとする。以下同様。)。このとき、ボルテージフォロワVF1,VF2によりコンデンサCBの両端電圧はコンデンサCAの両端電圧に等しいものになっている。すなわち、ボルテージフォロワVF1,VF2はコンデンサCBに対する充放電回路になっている。また、この動作、すなわちコンデンサCAの両端電圧に追従してコンデンサCBを充放電する動作はボルテージフォロワVF1,VF2を介して行っているので、コンデンサCAの端子に影響を与えない。コンデンサCBをコンデンサCAに接続する場合は、制御信号CNTをHにする。これにより、スイッチSW3,SW4がオフし、スイッチSW1,SW2がオンしてコンデンサCBがコンデンサCAに直接接続される。このとき、両端電圧が等しいコンデンサを並列接続されるので電荷の再分配が起こらず、従い両端電圧も変化せず、コンデンサCA,CBが接続されている回路に余計な擾乱を与えることがない。再度、コンデンサCBを切断する場合は、制御信号をLにする。なお、ボルテージフォロワVF1,VF2は図2に示すように、演算増幅回路OPAを用いて構成される入力電圧INと出力電圧OUTが等しいインピーダンス変換素子であり、本発明はこのインピーダンス変換特性を用いたものである。以下に示す実施例のボルテージフォロワの構成も同様である。
The variable capacitance circuit, error amplifier circuit, and switching power supply of the present invention will be described below with reference to the drawings.
FIG. 1 shows a first embodiment of a variable capacitance circuit according to the present invention. Portions common to those in FIG. 9 are denoted by the same reference numerals, and detailed description thereof is omitted. The variable capacitance circuit shown in FIG. 1 is obtained by adding voltage followers VF1, VF2, switches SW3, SW4 and an inverter INV1 to the variable capacitance circuit of FIG. The operation of this variable capacitance circuit is as follows. First, in a state in which the capacitor CB is disconnected from the capacitor CA, the control signal from the terminal CNT (also referred to as CNT) is L (Low), so that the switches SW1 and SW2 are turned off (cut off). It has become. On the other hand, an inverted signal H (High) of the control signal CNT is given to the switches SW3 and SW4 by the inverter INV1 and is turned on (conductive) (the switches SW1 to SW4 are turned on when the control signal is H, and turned off when the control signal is L). The same shall apply hereinafter.) At this time, the voltage followers VF1 and VF2 make the voltage across the capacitor CB equal to the voltage across the capacitor CA. That is, the voltage followers VF1 and VF2 are charge / discharge circuits for the capacitor CB. Further, since this operation, that is, the operation of charging / discharging the capacitor CB following the voltage across the capacitor CA is performed via the voltage followers VF1 and VF2, the terminal of the capacitor CA is not affected. When the capacitor CB is connected to the capacitor CA, the control signal CNT is set to H. As a result, the switches SW3 and SW4 are turned off, the switches SW1 and SW2 are turned on, and the capacitor CB is directly connected to the capacitor CA. At this time, since capacitors having the same voltage at both ends are connected in parallel, charge redistribution does not occur, the voltage at both ends does not change, and the circuit to which the capacitors CA and CB are connected is not disturbed. When the capacitor CB is disconnected again, the control signal is set to L. As shown in FIG. 2, the voltage followers VF1 and VF2 are impedance conversion elements in which the input voltage IN and the output voltage OUT are equal using the operational amplifier circuit OPA. The present invention uses this impedance conversion characteristic. Is. The configuration of the voltage follower of the embodiment shown below is the same.

図1の端子N1またはN2の出力インピーダンスが充分低い場合は、すなわち当該端子からコンデンサCBに端子に電荷を供給しても当該端子の電位が変動しない場合は、ボルテージフォロワVF1とスイッチSW1,SW3、またはボルテージフォロワVF2とスイッチSW2,SW4を省略して、端子N1またはN2とコンデンサCBの端子を直接接続してもよい。この場合、端子N1またはN2とコンデンサCBの端子を接続する結線はコンデンサCBに対する充放電回路の一部となる。ボルテージフォロワを1つとした実施例2を図3に示す。図3は、端子N2の出力インピーダンスが低い場合であり、図1のボルテージフォロワVF2とスイッチSW2,SW4が省略され、端子N2とコンデンサCBの端子が直接接続されている。この場合、端子N2はコンデンサCA,CBの一端に対し、コンデンサCA,CBを充放電する電荷の供給または引き抜きを常時行っている。
図4は、本発明に係る演算増幅回路を用いた誤差増幅回路の実施例である。この誤差増幅回路は、図6,7のDC−DCコンバータにおいて演算増幅回路20に替わり適用されて、本発明のスイッチング電源を構成するものである。図4の誤差増幅回路について以下説明を行うが、図7と共通する部位には同じ符号を付して、詳細な説明は省略する。
図4の誤差増幅回路は、図7の演算回路20における位相補償素子を構成するコンデンサC1,C2にそれぞれコンデンサC11,C21を接続または切断して、位相補償素子の容量値を切り換えられるようにしたものである。すなわち、図4の誤差増幅回路は、図7の演算回路20に対し、コンデンサC11,C21,スイッチSW11,SW31,SW12,SW32,ボルテージフォロワVF11,VF12およびインバータINV11,INV12が付加され、インバータINV11,INV12にそれぞれ入力される制御信号CONT1,CONT2により容量値の切り替えを行っている。スイッチSW31は制御信号CONT1により、スイッチSW11はインバータINV11による制御信号CONT1の反転信号によりオン・オフを制御されていて、コンデンサC11をコンデンサC1に並列に接続するときは制御信号CONT1をLにしてスイッチSW11をオン、スイッチSW31をオフにする。また、コンデンサC11をコンデンサC1から切断するときは制御信号CONT1をHにしてスイッチSW11をオフ、スイッチSW31をオンにする。そして、御信号CONT1がHのときコンデンサC11は、DC−DCコンバータの出力VoutおよびボルテージフォロワVF11から電荷を供給されて、その両端電圧は常にコンデンサC1の両端電圧に等しいものになっている。
If the output impedance of the terminal N1 or N2 in FIG. 1 is sufficiently low, that is, if the potential of the terminal does not fluctuate even when charge is supplied from the terminal to the capacitor CB, the voltage follower VF1 and the switches SW1, SW3, Alternatively, the voltage follower VF2 and the switches SW2 and SW4 may be omitted, and the terminal N1 or N2 and the terminal of the capacitor CB may be directly connected. In this case, the connection connecting the terminal N1 or N2 and the terminal of the capacitor CB becomes a part of the charge / discharge circuit for the capacitor CB. Example 2 with one voltage follower is shown in FIG. FIG. 3 shows a case where the output impedance of the terminal N2 is low, the voltage follower VF2 and the switches SW2 and SW4 of FIG. 1 are omitted, and the terminal N2 and the terminal of the capacitor CB are directly connected. In this case, the terminal N2 is constantly supplying or extracting charges for charging and discharging the capacitors CA and CB with respect to one end of the capacitors CA and CB.
FIG. 4 shows an embodiment of an error amplifier circuit using the operational amplifier circuit according to the present invention. This error amplifier circuit is applied in place of the operational amplifier circuit 20 in the DC-DC converter of FIGS. 6 and 7, and constitutes the switching power supply of the present invention. The error amplifying circuit of FIG. 4 will be described below, but the same reference numerals are given to portions common to FIG. 7, and detailed description thereof will be omitted.
The error amplifying circuit of FIG. 4 is configured such that capacitors C11 and C21 are respectively connected to or disconnected from the capacitors C1 and C2 constituting the phase compensation element in the arithmetic circuit 20 of FIG. 7 so that the capacitance value of the phase compensation element can be switched. Is. That is, the error amplifying circuit of FIG. 4 has capacitors C11, C21, switches SW11, SW31, SW12, SW32, voltage followers VF11, VF12 and inverters INV11, INV12 added to the arithmetic circuit 20 of FIG. Capacitance values are switched by control signals CONT1 and CONT2 respectively input to INV12. The switch SW31 is controlled by the control signal CONT1, and the switch SW11 is controlled to be turned on / off by the inverted signal of the control signal CONT1 by the inverter INV11. When the capacitor C11 is connected to the capacitor C1 in parallel, the control signal CONT1 is set to L SW11 is turned on and switch SW31 is turned off. When disconnecting the capacitor C11 from the capacitor C1, the control signal CONT1 is set to H, the switch SW11 is turned off, and the switch SW31 is turned on. When the control signal CONT1 is H, the capacitor C11 is supplied with electric charge from the output Vout of the DC-DC converter and the voltage follower VF11, and the voltage across the capacitor C11 is always equal to the voltage across the capacitor C1.

スイッチSW32は制御信号CONT2により、スイッチSW12はインバータINV12による制御信号CONT2の反転信号によりオン・オフを制御されていて、コンデンサC21をコンデンサC2に並列に接続するときは制御信号CONT2をLにしてスイッチSW12をオン、スイッチSW32をオフにする。また、コンデンサC21をコンデンサC2から切断するときは制御信号CONT2をHにしてスイッチSW12をオフ、スイッチSW32をオンにする。そして、御信号CONT2がHのときコンデンサC12は、演算増幅回路21の出力およびボルテージフォロワVF12から電荷を供給されて、その両端電圧は常にコンデンサC2の両端電圧に等しいものになっている。ここで、DC−DCコンバータの出力Voutおよび演算増幅回路21の出力の出力インピーダンスが低いことから、これらとコンデンサC11,C21の間にはボルテージフォロワを設けず、直接接続させている(図3の構成)。もちろん、ボルテージフォロワを設けて図1の構成としてもよい。また、制御信号CONT1とCONT2は同じ信号を使ってもよい。
図5は、本発明に係る演算増幅回路を用いた別の誤差増幅回路の実施例である。この誤差増幅回路は、図6,8のDC−DCコンバータにおいて演算増幅回路20に替わり適用されて、本発明のスイッチング電源を構成するものである。図5の誤差増幅回路について以下説明を行うが、図8と共通する部位には同じ符号を付して、詳細な説明は省略する。
The switch SW32 is controlled by the control signal CONT2, and the switch SW12 is controlled to be turned on / off by the inverted signal of the control signal CONT2 by the inverter INV12. When the capacitor C21 is connected in parallel to the capacitor C2, the control signal CONT2 is set to L SW12 is turned on and switch SW32 is turned off. When disconnecting the capacitor C21 from the capacitor C2, the control signal CONT2 is set to H, the switch SW12 is turned off, and the switch SW32 is turned on. When the control signal CONT2 is H, the capacitor C12 is supplied with electric charges from the output of the operational amplifier circuit 21 and the voltage follower VF12, and the voltage across the capacitor C12 is always equal to the voltage across the capacitor C2. Here, since the output impedance of the output Vout of the DC-DC converter and the output of the operational amplifier circuit 21 is low, a voltage follower is not provided between these and the capacitors C11 and C21 (FIG. 3). Constitution). Of course, a voltage follower may be provided in the configuration of FIG. The control signals CONT1 and CONT2 may use the same signal.
FIG. 5 shows an embodiment of another error amplifier circuit using the operational amplifier circuit according to the present invention. This error amplifier circuit is applied in place of the operational amplifier circuit 20 in the DC-DC converter of FIGS. 6 and 8, and constitutes the switching power supply of the present invention. The error amplifier circuit of FIG. 5 will be described below, but the same reference numerals are given to portions common to FIG. 8, and detailed description thereof will be omitted.

図5の誤差増幅回路は、図8の演算回路20における位相補償素子を構成するコンデンサC3にコンデンサC31を接続または切断して、位相補償素子の容量値を切り換えられるようにしたものである。すなわち、図5の誤差増幅回路は、図8の演算回路20に対し、コンデンサC31,スイッチSW13,SW33,ボルテージフォロワVF13およびインバータINV13が付加され、インバータINV13に入力される制御信号CONT3により容量値の切り替えを行っている。スイッチSW13は制御信号CONT3により、スイッチSW33はインバータINV13による制御信号CONT3の反転信号によりオン・オフを制御されていて、コンデンサC31をコンデンサC3に並列に接続するときは制御信号CONT1をHにしてスイッチSW13をオン、スイッチSW33をオフにする。また、コンデンサC31をコンデンサC3から切断するときは制御信号CONT3をLにしてスイッチSW13をオフ、スイッチSW33をオンにする。そして、御信号CONT3がLのときコンデンサC31は接地電位およびボルテージフォロワVF13から電荷を供給されて、その両端電圧は常にコンデンサC1の両端電圧に等しいものになっている。ここで、接地電位はインピーダンスが低いことから、接地電位とコンデンサC32の間にはボルテージフォロワを設けず、直接接続させている(図3の構成)。もちろん、ボルテージフォロワを設けて図1の構成としてもよい。   The error amplifying circuit of FIG. 5 is configured such that the capacitance value of the phase compensation element can be switched by connecting or disconnecting the capacitor C31 to the capacitor C3 constituting the phase compensation element in the arithmetic circuit 20 of FIG. That is, the error amplifying circuit of FIG. 5 has a capacitor C31, switches SW13 and SW33, a voltage follower VF13, and an inverter INV13 added to the arithmetic circuit 20 of FIG. Switching is in progress. The switch SW13 is controlled by the control signal CONT3, and the switch SW33 is controlled to be turned on and off by the inverted signal of the control signal CONT3 by the inverter INV13. SW13 is turned on and switch SW33 is turned off. When disconnecting the capacitor C31 from the capacitor C3, the control signal CONT3 is set to L, the switch SW13 is turned off, and the switch SW33 is turned on. When the control signal CONT3 is L, the capacitor C31 is supplied with electric charges from the ground potential and the voltage follower VF13, and the voltage across the capacitor C31 is always equal to the voltage across the capacitor C1. Here, since the impedance of the ground potential is low, a voltage follower is not provided between the ground potential and the capacitor C32 but is directly connected (configuration in FIG. 3). Of course, a voltage follower may be provided in the configuration of FIG.

なお、図5において、トランスコンダクタンスアンプ(Gmアンプ)22のマイナス(−)入力端子に接続されているINは、図8に示す抵抗R3の一端に相当する部位である。   In FIG. 5, IN connected to the minus (−) input terminal of the transconductance amplifier (Gm amplifier) 22 is a portion corresponding to one end of the resistor R3 shown in FIG.

本発明に係る可変容量回路に係る第1の実施例である。1 is a first embodiment of a variable capacitance circuit according to the present invention. ボルテージフォロワの構成を示す図である。It is a figure which shows the structure of a voltage follower. 本発明に係る可変容量回路に係る第2の実施例である。It is a 2nd Example which concerns on the variable capacitance circuit which concerns on this invention. 本発明に係る演算増幅回路を用いた誤差増幅回路の第1の実施例である。1 is a first embodiment of an error amplifier circuit using an operational amplifier circuit according to the present invention. 本発明に係る演算増幅回路を用いた誤差増幅回路の第2の実施例である。It is a 2nd Example of the error amplifier circuit using the operational amplifier circuit which concerns on this invention. スイッチング電源の一般的な構成の例として示すDC−DCコンバータのブロック図である。It is a block diagram of the DC-DC converter shown as an example of the general structure of a switching power supply. 図6のDC−DCコンバータにおいて、演算増幅回路21を用いて誤差増幅回路20を構成した例を示す図である。FIG. 7 is a diagram illustrating an example in which an error amplifier circuit 20 is configured using an operational amplifier circuit 21 in the DC-DC converter of FIG. 6. 図6のDC−DCコンバータにおいて、トランスコンダクタンスアンプ(Gmアンプ)を用いて誤差増幅回路20を構成した例を示す図である。FIG. 7 is a diagram illustrating an example in which an error amplifier circuit 20 is configured using a transconductance amplifier (Gm amplifier) in the DC-DC converter of FIG. 6. 従来の可変容量回路の構成を示す図である。It is a figure which shows the structure of the conventional variable capacitance circuit.

符号の説明Explanation of symbols

10 基準電圧源
20 誤差増幅回路
21 演算増幅回路
22 トランスコンダクタンスアンプ(Gmアンプ)
30 デューティ変換回路30
31 PWMコンパレータ
32 発振回路
40 ドライブ回路
CA,CB,C1,C11,C2,C21,C3,C31 コンデンサ
Co 出力コンデンサ
Error Signal 誤差増幅回路20の出力(誤差信号)
INV1,INV2,INV3 インバータ
L インダクタンス
N1 NチャネルMOSトランジスタ
P1 PチャネルMOSトランジスタ
R1,R2,R3,R4,R5 抵抗
SW1,SW12,SW12,SW2,SW3,SW31,SW32,SW33,SW4 スイッチ
VF1,VF11,VF12,VF13,VF3 ボルテージフォロワ
Vout スイッチング電源の出力電圧
10 reference voltage source 20 error amplifier circuit 21 operational amplifier circuit 22 transconductance amplifier (Gm amplifier)
30 Duty conversion circuit 30
31 PWM comparator 32 Oscillation circuit 40 Drive circuit CA, CB, C1, C11, C2, C21, C3, C31 Capacitor Co Output capacitor
Error Signal Output from error amplifier circuit 20 (error signal)
INV1, INV2, INV3 Inverter L Inductance N1 N-channel MOS transistor P1 P-channel MOS transistor R1, R2, R3, R4, R5 Resistor SW1, SW12, SW12, SW2, SW3, SW31, SW32, SW33, SW4 Switch VF1, VF11, VF12, VF13, VF3 Voltage follower Vout Output voltage of switching power supply

Claims (5)

第1のコンデンサと、該第1のコンデンサと並列に接続または切断することができる第2のコンデンサと、前記第1のコンデンサの両端電圧と等しい電圧となるよう前記第2のコンデンサを充放電する充放電回路、とを有し、
前記第2のコンデンサを前記第1のコンデンサに並列に接続する前に、前記充放電回路により前記第2のコンデンサの両端電圧を前記第1のコンデンサの両端電圧と等しくしてから、前記第2のコンデンサを前記第1のコンデンサに並列に接続することを特徴とする可変容量回路。
The first capacitor, the second capacitor that can be connected or disconnected in parallel with the first capacitor, and the second capacitor are charged and discharged so that the voltage is equal to the voltage across the first capacitor. A charge / discharge circuit,
Before connecting the second capacitor in parallel with the first capacitor, the voltage across the second capacitor is made equal to the voltage across the first capacitor by the charge / discharge circuit, and then the second capacitor The capacitor is connected in parallel with the first capacitor.
前記充放電回路は、前記第1のコンデンサの両端がそれぞれ入力に接続された2つのボルテージフォロワを有することを特徴とする請求項1に記載の可変容量回路。 2. The variable capacitance circuit according to claim 1, wherein the charge / discharge circuit includes two voltage followers in which both ends of the first capacitor are respectively connected to inputs. 前記充放電回路は、前記第1のコンデンサの一端が入力に接続されたボルテージフォロワ、および前記第1のコンデンサの他端と前記第2のコンデンサの一端を結ぶ結線を有することを特徴とする請求項1に記載の可変容量回路。 The charge / discharge circuit includes a voltage follower in which one end of the first capacitor is connected to an input, and a connection connecting the other end of the first capacitor and one end of the second capacitor. Item 2. The variable capacitance circuit according to Item 1. 請求項1〜3のいずれかに記載の可変容量回路を備えることを特徴とする誤差増幅回路。 An error amplifier circuit comprising the variable capacitance circuit according to claim 1. 請求項4に記載の誤差増幅回路を備えることを特徴とするスイッチング電源。

A switching power supply comprising the error amplifier circuit according to claim 4.

JP2008012699A 2008-01-23 2008-01-23 Variable capacitance circuit, error amplification circuit, and switching power supply Active JP5104336B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008012699A JP5104336B2 (en) 2008-01-23 2008-01-23 Variable capacitance circuit, error amplification circuit, and switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008012699A JP5104336B2 (en) 2008-01-23 2008-01-23 Variable capacitance circuit, error amplification circuit, and switching power supply

Publications (2)

Publication Number Publication Date
JP2009177911A true JP2009177911A (en) 2009-08-06
JP5104336B2 JP5104336B2 (en) 2012-12-19

Family

ID=41032423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008012699A Active JP5104336B2 (en) 2008-01-23 2008-01-23 Variable capacitance circuit, error amplification circuit, and switching power supply

Country Status (1)

Country Link
JP (1) JP5104336B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205873A (en) * 2010-03-26 2011-10-13 Toshiba Corp Dc to dc converter
JP2013038904A (en) * 2011-08-08 2013-02-21 Rohm Co Ltd Switching power supply device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266664A (en) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp Current mode control dc/dc converter
JP2000201038A (en) * 1999-01-08 2000-07-18 Yozan Inc Gain variable arithmetic amplifier
JP2005110468A (en) * 2003-10-02 2005-04-21 Seiko Instruments Inc Step-up/down switching regulator control circuit and step-up/down switching regulator
JP2006067565A (en) * 2004-07-27 2006-03-09 Matsushita Electric Ind Co Ltd Method of switching pll characteristics and pll circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266664A (en) * 1996-03-28 1997-10-07 Mitsubishi Electric Corp Current mode control dc/dc converter
JP2000201038A (en) * 1999-01-08 2000-07-18 Yozan Inc Gain variable arithmetic amplifier
JP2005110468A (en) * 2003-10-02 2005-04-21 Seiko Instruments Inc Step-up/down switching regulator control circuit and step-up/down switching regulator
JP2006067565A (en) * 2004-07-27 2006-03-09 Matsushita Electric Ind Co Ltd Method of switching pll characteristics and pll circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011205873A (en) * 2010-03-26 2011-10-13 Toshiba Corp Dc to dc converter
US8350547B2 (en) 2010-03-26 2013-01-08 Kabushiki Kaisha Toshiba DC to DC converter
JP2013038904A (en) * 2011-08-08 2013-02-21 Rohm Co Ltd Switching power supply device

Also Published As

Publication number Publication date
JP5104336B2 (en) 2012-12-19

Similar Documents

Publication Publication Date Title
CN100514813C (en) DC-DC converter and dc-dc converter control method
US9154037B2 (en) Current-mode buck converter and electronic system using the same
US7368900B2 (en) Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same
US8076914B2 (en) Switching regulator including low-pass filter configured to have time constant for step-up operation and time constant for step-down operation
US7522432B2 (en) Switching regulator and control circuit and method used therein
JP5211959B2 (en) DC-DC converter
US7348765B2 (en) DC-DC converter capable of performing for wide and dynamic voltage range
KR101131262B1 (en) Current mode control type switching regulator
JP6000508B2 (en) Switching regulator
US8493042B2 (en) Switching regulator
JP2004062331A (en) Dc power supply device
KR20090028498A (en) Switching regulator and method of controlling the same
JP2010136497A (en) Hysteretic switching regulator and control method for operation thereof
KR102151179B1 (en) Hysteretic switching regulator
US10128757B2 (en) Buck-boost converter with small disturbance at mode transitions
KR101164348B1 (en) Power supply circuit
US10135332B2 (en) DC-DC converter
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JP5104336B2 (en) Variable capacitance circuit, error amplification circuit, and switching power supply
JP2013247745A (en) Charge control circuit and charging circuit
JP5966503B2 (en) Buck-boost DC-DC converter and portable device
US8018207B2 (en) Switching regulator
JP2010063290A (en) Power supply control circuit
JP2013153585A (en) Dc-dc converter
JP5864193B2 (en) Switching power supply circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20110117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104336

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250