JP2009177857A - Pwm signal generating circuit, system interlocking inverter system equipped with the pwm signal generating circuit and program for achieving the pwm signal generating circuit - Google Patents

Pwm signal generating circuit, system interlocking inverter system equipped with the pwm signal generating circuit and program for achieving the pwm signal generating circuit Download PDF

Info

Publication number
JP2009177857A
JP2009177857A JP2008010535A JP2008010535A JP2009177857A JP 2009177857 A JP2009177857 A JP 2009177857A JP 2008010535 A JP2008010535 A JP 2008010535A JP 2008010535 A JP2008010535 A JP 2008010535A JP 2009177857 A JP2009177857 A JP 2009177857A
Authority
JP
Japan
Prior art keywords
carrier frequency
pwm signal
voltage
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008010535A
Other languages
Japanese (ja)
Other versions
JP5214258B2 (en
JP2009177857A5 (en
Inventor
Noriyuki Morotomi
徳行 諸富
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daihen Corp
Original Assignee
Daihen Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daihen Corp filed Critical Daihen Corp
Priority to JP2008010535A priority Critical patent/JP5214258B2/en
Publication of JP2009177857A publication Critical patent/JP2009177857A/en
Publication of JP2009177857A5 publication Critical patent/JP2009177857A5/ja
Application granted granted Critical
Publication of JP5214258B2 publication Critical patent/JP5214258B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a PWM signal generating circuit for controlling a voltage step-up circuit so as to prevent the occurrence of switching loss when a voltage step-up level is low. <P>SOLUTION: The PWM signal generating circuit 6 generates a signal for PWM-controlling a voltage step-up circuit 3 for stepping up voltage of DC power. The PWM signal generating circuit includes: a carrier frequency determining means 65 for determining a carrier frequency from an input voltage input into a voltage step-up converter circuit 3 and an output voltage output from the voltage step-up converter circuit 3; a carrier signal generating means 66 for generating a carrier signal of the carrier frequency determined by the carrier frequency determining means 65; command value signal generating means 62, 63, 64 for generating command value signals based on the input voltage or the input current to be input into the voltage step-up converter circuit 3; and a pulse signal generating means 68 for generating a pulse signal from the carrier signal and the command value signals. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、直流電力の電圧を昇圧する昇圧コンバータ回路をPWM制御するための信号を生成するPWM信号生成回路、このPWM信号生成回路を備えた系統連系インバータシステム、及びこのPWM信号生成回路を実現するためのプログラムに関する。   The present invention relates to a PWM signal generation circuit that generates a signal for PWM control of a boost converter circuit that boosts the voltage of DC power, a grid-connected inverter system including the PWM signal generation circuit, and the PWM signal generation circuit. It relates to a program for realizing.

従来、太陽電池などの直流電源によって生成される直流電力を交流電力に変換して商用電力系統に供給する系統連系インバータシステムが開発されている。系統連系インバータシステムでは、供給電力を商用電力系統に連系させるために、システムの出力電圧(交流電圧)を商用電力系統の電圧(系統電圧)に合わせる構成を要し、例えば、システムの出力段に変圧器を設け、その変圧器で出力電圧を系統電圧に変圧する構成が知られている。また、例えば、特開2001−103768号公報に示されるように、系統連系インバータシステムの小型軽量化と製造コスト低減のために、変圧器に代えて直流電源の出力段に昇圧コンバータを設け、直流電源からの出力電圧(直流電圧)を昇圧するトランスレス方式の系統連系インバータシステムも開発されている。   Conventionally, a grid-connected inverter system has been developed that converts DC power generated by a DC power source such as a solar battery into AC power and supplies the AC power to a commercial power system. In order to link the supplied power to the commercial power system, the grid-connected inverter system requires a configuration that matches the output voltage (AC voltage) of the system with the voltage (system voltage) of the commercial power system. A configuration is known in which a transformer is provided in a stage and an output voltage is transformed into a system voltage by the transformer. Further, for example, as shown in Japanese Patent Application Laid-Open No. 2001-103768, in order to reduce the size and weight of the grid-connected inverter system and reduce the manufacturing cost, a boost converter is provided in the output stage of the DC power supply instead of the transformer, A transformer-less grid-connected inverter system that boosts the output voltage (DC voltage) from a DC power supply has also been developed.

図7は、従来のトランスレス方式の系統連系インバータシステムの基本構成を示すブロック図である。また、図8は、系統連系インバータシステム内に設けられる昇圧コンバータ回路の基本的な回路構成を示す図である。   FIG. 7 is a block diagram showing a basic configuration of a conventional transformer-less system interconnection inverter system. FIG. 8 is a diagram showing a basic circuit configuration of a boost converter circuit provided in the grid interconnection inverter system.

系統連系インバータシステム110は基本構成として、燃料電池や太陽電池などで構成される直流電源120、直流電源120からの出力電圧を昇圧する昇圧コンバータ回路130、昇圧コンバータ回路130の昇圧動作を制御するPWM(Pulse Width Modulation)信号生成回路160、昇圧コンバータ回路130から出力される直流電力を交流電力に変換して商用電力系統150に出力するインバータ回路140を含む。なお、インバータ回路140の電力変換動作を制御する制御ブロックは省略している。   As a basic configuration, the grid-connected inverter system 110 controls a boosting operation of the DC power source 120 configured by a fuel cell, a solar cell, etc., a boost converter circuit 130 that boosts an output voltage from the DC power source 120, and the boost converter circuit 130. A PWM (Pulse Width Modulation) signal generation circuit 160 and an inverter circuit 140 that converts DC power output from the boost converter circuit 130 into AC power and outputs the AC power to the commercial power system 150 are included. A control block that controls the power conversion operation of the inverter circuit 140 is omitted.

この系統連系インバータシステム110は、直流電源120により出力された直流電圧を昇圧コンバータ回路130で所定の電圧に昇圧した後、その昇圧コンバータ回路130から出力される直流電力をインバータ回路140で交流電力に変換して商用電力系統150に供給する構成となっている。   The grid-connected inverter system 110 boosts the DC voltage output from the DC power source 120 to a predetermined voltage by the boost converter circuit 130 and then converts the DC power output from the boost converter circuit 130 into AC power by the inverter circuit 140. It is the structure which is converted into and is supplied to the commercial power system 150.

系統連系インバータシステム110において商用電力系統150に連系した後は、インバータ回路140は、昇圧コンバータ回路130とインバータ回路140との間の電圧(以下、必要に応じて「バス電圧」という。)が一定の電圧となるように電圧制御を行い、昇圧コンバータ回路130は、直流電源により出力された直流電圧が任意の値となるよう電圧制御を行う。   After connecting to the commercial power system 150 in the grid-connected inverter system 110, the inverter circuit 140 is a voltage between the boost converter circuit 130 and the inverter circuit 140 (hereinafter referred to as “bus voltage” if necessary). Is controlled to be a constant voltage, and the boost converter circuit 130 performs voltage control so that the DC voltage output from the DC power supply becomes an arbitrary value.

昇圧コンバータ回路130は、図8に示すように、インダクタL1、半導体スイッチ素子としてのトランジスタQ、ダイオードD1及びコンデンサC1からなる周知の昇圧コンバータ回路で構成されている。なお、半導体スイッチ素子としては、電界効果トランジスタやIGBTなどを用いることもできる。   As shown in FIG. 8, the boost converter circuit 130 includes a known boost converter circuit including an inductor L1, a transistor Q as a semiconductor switch element, a diode D1, and a capacitor C1. In addition, a field effect transistor, IGBT, etc. can also be used as a semiconductor switch element.

昇圧コンバータ回路130の昇圧制御は、PWM信号生成回路160が生成するPWM信号により行われる。PWM信号生成回路160は、電圧計161、入力電圧目標値設定回路162、PI制御回路163、キャリア信号生成回路164、比較回路165、およびパルス信号生成回路166を備えている。   Boost control of the boost converter circuit 130 is performed by a PWM signal generated by the PWM signal generation circuit 160. The PWM signal generation circuit 160 includes a voltmeter 161, an input voltage target value setting circuit 162, a PI control circuit 163, a carrier signal generation circuit 164, a comparison circuit 165, and a pulse signal generation circuit 166.

PWM信号生成回路160は、電圧計161により計測された入力電圧と入力電圧目標値設定回路162により設定された入力電圧の目標値との偏差のPI制御値をPI制御回路163で生成し、比較回路165でそのPI制御値と予め設定されているキャリア周波数のキャリア信号との比較を行い、パルス信号生成回路166でその比較結果からパルス信号を生成し、昇圧を制御するPWM信号として昇圧コンバータ回路130に出力する。   The PWM signal generation circuit 160 generates a PI control value of a deviation between the input voltage measured by the voltmeter 161 and the target value of the input voltage set by the input voltage target value setting circuit 162 by the PI control circuit 163, and compares it. The circuit 165 compares the PI control value with a carrier signal having a preset carrier frequency, the pulse signal generation circuit 166 generates a pulse signal from the comparison result, and a boost converter circuit as a PWM signal for controlling boosting To 130.

特開2001−103768号公報JP 2001-103768 A

ところで、系統連系インバータシステムの直流電源は、多数の電池を直列又は並列に接続して構成されている。この直流電源の出力電圧は、系統連系インバータシステムの設置場所や電池の接続方法によって異なるので、系統連系インバータシステムの入力側の運転電圧範囲(直流電源120の出力電圧の範囲)の仕様は比較的広い電圧範囲に設定されている。   By the way, the DC power supply of the grid-connected inverter system is configured by connecting a large number of batteries in series or in parallel. Since the output voltage of this DC power supply varies depending on the installation location of the grid-connected inverter system and the battery connection method, the specifications of the operating voltage range (output voltage range of DC power supply 120) on the input side of the grid-connected inverter system are A relatively wide voltage range is set.

系統連系インバータシステム110の入力側の運転電圧範囲の仕様が、例えば、360〜700[v]に設定されている場合、直流電源120から供給される電力が同一であれば、出力電圧が低いほど出力電流は大きくなる。例えば、直流電源120から供給さる電力Pが100[kW]の場合、P=VIN×IIN=100[kW]より、入力電圧VINが7
00[v]のとき入力電流IINは143[A]となり、入力電圧VINが360[v]のとき入力電流IINは278[A]となる。
For example, when the specification of the operating voltage range on the input side of the grid-connected inverter system 110 is set to 360 to 700 [v], the output voltage is low if the power supplied from the DC power supply 120 is the same. As the output current increases. For example, when the power P supplied from the DC power source 120 is 100 [kW], the input voltage V IN is 7 because P = V IN × I IN = 100 [kW].
The input current I IN is 143 [A] when 00 [v], and the input current I IN is 278 [A] when the input voltage V IN is 360 [v].

また、リプル電流のピーク・トゥ・ピーク値(以下、「リプルPP値」とする。)IRP
Lは、図9に示すように、入力電圧が360[v]のときの方が700vのときより大きくなり、昇圧コンバータ回路130に入力される直流電流のピーク値IP(=IIN+IRPL/2)は入力電圧が360[v]のときに最大となる。
The peak-to-peak value of the ripple current (hereinafter referred to as “ripple PP value”) I RP
As shown in FIG. 9, L is larger when the input voltage is 360 [v] than when 700 V, and the peak value I P (= I IN + I RPL) of the DC current input to the boost converter circuit 130. / 2) is maximum when the input voltage is 360 [v].

なお、図9(a)は、入力電圧VINを運転電圧範囲の上限値(700[v])と下限値(360[v])とした場合の入力電圧VINと出力電圧VOUTとの関係を示し、同図(b)は、入力電圧VINを運転電圧範囲の上限値(700[v])と下限値(360[v])とした場合の入力電流のリプル値IRPLとピーク値IPの変化を示している。 Incidentally, FIG. 9 (a), the upper limit of the operating voltage range of the input voltage V IN (700 [v]) as the lower limit (360 [v]) and the between the input voltage V IN and an output voltage V OUT when FIG. 5B shows the relationship between the ripple value I RPL of the input current and the peak when the input voltage V IN is the upper limit value (700 [v]) and the lower limit value (360 [v]) of the operating voltage range. The change of the value I P is shown.

従って、昇圧コンバータ回路130を構成するインダクタL1、半導体スイッチ素子Q、ダイオードD1およびコンデンサC1に対しては運転電圧範囲の最小電圧のとき(入力電流のピーク値IPが最大のとき)が最も厳しい動作条件となるので、昇圧コンバータ回路130及びPWM信号生成回路160の設計においては、運転電圧範囲の最小電圧で回路素子の選択やキャリア周波数の設定が行われている。 Therefore, the inductor L1 constituting a boost converter circuit 130, the semiconductor switching element Q, when the minimum voltage of operation voltage range for the diode D1 and a capacitor C1 (when the peak value I P of the input current is maximum) is most severe Since this is an operating condition, in the design of the boost converter circuit 130 and the PWM signal generation circuit 160, selection of circuit elements and setting of the carrier frequency are performed with the minimum voltage in the operating voltage range.

しかしながら、系統連系インバータシステム110の直流電源120の出力電圧が運転電圧範囲の最小電圧の近くで運転されることは少なく、平均的には運転電圧範囲の中央付近の電圧(およそ530[v])で運転されることが多いと考えられる。設置場所や電池の接続条件などによって直流電源120の出力電圧が運転電圧範囲の中央付近やそれ以上になる場合は、その系統連系インバータシステムについては、耐久性や電力損失などの観点から見れば、昇圧コンバータ回路130及びPWM信号生成回路160の設計値に余裕があることになる。   However, the output voltage of the DC power supply 120 of the grid-connected inverter system 110 is rarely operated near the minimum voltage in the operating voltage range, and on average, the voltage near the center of the operating voltage range (approximately 530 [v]) ). If the output voltage of the DC power supply 120 is near or above the center of the operating voltage range depending on the installation location and battery connection conditions, the grid-connected inverter system should be viewed from the viewpoint of durability and power loss. Thus, there are margins in the design values of the boost converter circuit 130 and the PWM signal generation circuit 160.

特に、PWM信号生成回路160では、以下に説明するように、スイッチング損失の点で設計値の余裕が生じる。   In particular, in the PWM signal generation circuit 160, as described below, there is a design value margin in terms of switching loss.

図9の例の場合、PWM信号の周波数を決定するキャリア信号生成回路164で生成されるキャリア信号のキャリア周波数は、入力電圧VINが360[v]のときの入力電流のピーク値IPが許容範囲の上限値IPMAXを越えない値に固定されている。 In the case of the example of FIG. 9, the carrier frequency of the carrier signal generated by the carrier signal generation circuit 164 that determines the frequency of the PWM signal is the peak value I P of the input current when the input voltage V IN is 360 [v]. It is fixed at a value that does not exceed the upper limit value I PMAX of the allowable range.

具体的には、リプルPP値IRPLは、バス電圧をVDCB、昇圧レベルをΔV=VDCB−VIN、キャリア周波数をFSW、昇圧コンバータ回路130内のインダクタL1のインダクタンス値をLとすると、IRPL=(ΔV・VDCB−ΔV2)/(L・VDCB・FSW)=K/FSW(但し、K=(ΔV・VDCB−ΔV2)/(L・VDCB))で表されるが、図9の例では、VDCB=720[v]とすると、ΔV=360[v]となるから、このときの(ΔV・VDCB−ΔV2)/(L・VDCB)をKsとし、入力電圧VIN=360[v]における入力電流IIN(278[A])と入力電流のピーク値IPの上限値IPMAXの差から決定されるリプルPP値をIRPLSとすると、キャリア周波数FSWは、Ks/IRPLSで決定され、その値に固定される。 Specifically, the ripple PP value I RPL has a bus voltage V DCB , a boost level ΔV = V DCB −V IN , a carrier frequency F SW , and an inductance value of the inductor L 1 in the boost converter circuit 130 L. , I RPL = (ΔV · V DCB −ΔV 2 ) / (L · V DCB · F SW ) = K / F SW (where K = (ΔV · V DCB −ΔV 2 ) / (L · V DCB )) In the example of FIG. 9, if V DCB = 720 [v], ΔV = 360 [v]. Therefore, (ΔV · V DCB −ΔV 2 ) / (L · V DCB) ) Is Ks, and the ripple PP value determined from the difference between the input current I IN (278 [A]) at the input voltage V IN = 360 [v] and the upper limit value I PMAX of the peak value I P of the input current is I RPLS Then, the carrier frequency F SW is determined by Ks / I RPLS and fixed to that value.

入力電圧VINが運転電圧範囲の最小電圧360[v]よりも高い電圧で動作する状況では、図9(a)に示されるように、入力電流IINが小さくなるとともにリプルPP値IRPLが小さくなるので、入力電流のピーク値IPも入力電圧VINが360[v]のときよりも低くなり、入力電流のピーク値IPの許容範囲に対して余裕が生じることになる。 In a situation where the input voltage V IN operates at a voltage higher than the minimum voltage 360 [v] of the operating voltage range, as shown in FIG. 9A, the input current I IN becomes smaller and the ripple PP value I RPL becomes smaller. Therefore, the peak value I P of the input current is also lower than when the input voltage V IN is 360 [v], and there is a margin for the allowable range of the peak value I P of the input current.

このことは、昇圧レベルΔVが0〜360「v」の範囲では昇圧レベルΔVが小さくなると、Kの値は小さくなるから、キャリア周波数FSWをKs/IRPLSで決定された周波数FSWSよりも小さくできる余裕があるにも拘らず、その周波数FSWSに固定することを意味する。 This is because when the boost level ΔV is in the range of 0 to 360 “v”, the value of K decreases as the boost level ΔV decreases, so that the carrier frequency F SW is higher than the frequency F SWS determined by Ks / I RPLS. This means that the frequency is fixed to F SWS even though there is a margin that can be reduced.

すなわち、系統連系インバータシステムは、昇圧レベルΔVの小さい運転電圧範囲では、キャリア周波数FSWを低くしてPWM信号の周波数を低くすることにより昇圧コンバータ回路130のスイッチング損失を抑制することができるにも拘らず、キャリア周波数FSWを高い周波数FSWSに固定し、抑制可能なスイッチング損失を生じさせていることになる。 That is, the system interconnection inverter system is a small operating voltage range of the boost level [Delta] V, it is possible to suppress the switching loss of boost converter circuit 130 by reducing the frequency of the PWM signal by reducing the carrier frequency F SW Nevertheless, the carrier frequency F SW is fixed to the high frequency F SWS , and the switching loss that can be suppressed is generated.

なお、上記の説明は、キャリア周波数FSWの設計値と系統連系インバータシステム110が実際に設置されたときの最適なキャリア周波数FSWとの関係についてのものであるが、直流電源120として太陽電池を用いた場合は、系統連系インバータシステム110を設置した後の動作中において、日射光量や電池の表面温度の変動により直流電源120から出力される最大電力点が変化し、昇圧レベルΔVが0〜360[v]の範囲で変動して最適なキャリア周波数FSWが変化するので、抑制可能なスイッチング損失がより増加する。 The above description is of the relationship between the optimum carrier frequency F SW when the design value of the carrier frequency F SW and system interconnection inverter system 110 is actually installed solar as a DC power source 120 In the case of using a battery, the maximum power point output from the DC power source 120 changes due to variations in the amount of solar radiation and the surface temperature of the battery during operation after the grid-connected inverter system 110 is installed, and the boost level ΔV Fluctuates in the range of 0 to 360 [v] and the optimum carrier frequency F SW changes, so that the switching loss that can be suppressed further increases.

本発明は上記した事情のもとで考え出されたものであって、昇圧レベルが小さい場合にキャリア周波数を低くしてスイッチング損失の発生を抑制するようにした昇圧コンバータ回路を制御するPWM信号生成回路を提供することをその目的としている。   The present invention has been conceived under the circumstances described above, and generates a PWM signal for controlling a boost converter circuit that suppresses the occurrence of switching loss by lowering the carrier frequency when the boost level is small. Its purpose is to provide a circuit.

上記課題を解決するため、本発明では、次の技術的手段を講じている。   In order to solve the above problems, the present invention takes the following technical means.

本発明の第1の側面によって提供されるPWM信号生成回路は、直流電圧を昇圧する昇圧コンバータ回路に含まれるスイッチング素子のオン・オフ動作を制御するためのPWM信号を生成するPWM信号生成回路において、前記昇圧コンバータ回路に入力される入力電圧と、前記昇圧コンバータ回路から出力される出力電圧とからキャリア周波数を決定するキャリア周波数決定手段と、前記キャリア周波数決定手段により決定されたキャリア周波数を有するキャリア信号を生成するキャリア信号生成手段と、前記昇圧コンバータ回路に入力される入力電圧または入力電流に基づいて指令値信号を生成する指令値信号生成手段と、前記キャリア信号と前記指令値信号の比較結果から前記PWM信号を生成するPWM信号生成手段と、を備えたことを特徴とする。   A PWM signal generation circuit provided by a first aspect of the present invention is a PWM signal generation circuit that generates a PWM signal for controlling on / off operation of a switching element included in a boost converter circuit that boosts a DC voltage. A carrier frequency determining means for determining a carrier frequency from an input voltage input to the boost converter circuit and an output voltage output from the boost converter circuit; and a carrier having a carrier frequency determined by the carrier frequency determining means Carrier signal generating means for generating a signal, command value signal generating means for generating a command value signal based on an input voltage or input current input to the boost converter circuit, and a comparison result of the carrier signal and the command value signal PWM signal generating means for generating the PWM signal from The features.

この構成によると、前記入力電圧と前記出力電圧に応じて前記キャリア周波数が変更され、周波数が変動するPWM信号が生成される。したがって、前記昇圧コンバータ回路の昇圧レベルが小さい場合に前記キャリア周波数を低くするように設定しておけば、昇圧レベルが小さいときには周波数の低いPWM信号が生成される。このPWM信号が入力されることにより、前記昇圧コンバータ回路は、昇圧レベルが小さいときにはスイッチング回数が低減され、スイッチング損失の発生を抑制することができる。   According to this configuration, the carrier frequency is changed according to the input voltage and the output voltage, and a PWM signal whose frequency varies is generated. Therefore, if the carrier frequency is set to be low when the boost level of the boost converter circuit is small, a PWM signal having a low frequency is generated when the boost level is small. When the PWM signal is input, the boost converter circuit can reduce the number of switching when the boost level is small, and suppress the occurrence of switching loss.

本発明の好ましい実施の形態においては、前記キャリア周波数決定手段は、下記演算式により前記キャリア周波数FSWを算出する。

Figure 2009177857
In a preferred embodiment of the present invention, the carrier frequency determining means calculates the carrier frequency FSW by the following arithmetic expression.
Figure 2009177857

この構成によると、前記昇圧コンバータ回路の昇圧レベルが小さい場合には前記キャリア周波数は低くなる。これにより、前記昇圧コンバータ回路はスイッチング回数が低減され、スイッチング損失の発生を抑制することができる。また、前記リプル電流のピーク・トゥ・ピーク値が一定となるように前記キャリア周波数が制限されるので、流れるリプル電流の増加によるスイッチング素子の劣化を防止することができる。また、前記昇圧コンバータ回路の電圧および電流制御が不安定となることを防止することができる。   According to this configuration, when the boost level of the boost converter circuit is small, the carrier frequency is low. As a result, the boost converter circuit can reduce the number of times of switching and suppress the occurrence of switching loss. In addition, since the carrier frequency is limited so that the peak-to-peak value of the ripple current is constant, the deterioration of the switching element due to the increase of the flowing ripple current can be prevented. Further, it is possible to prevent voltage and current control of the boost converter circuit from becoming unstable.

本発明の好ましい実施の形態においては、前記昇圧コンバータ回路に入力される入力電流のリプル電流のピーク・トゥ・ピーク値を検出する検出手段を更に備え、前記検出手段により検出された検出値が前記目標値にフィードバック制御される。   In a preferred embodiment of the present invention, the apparatus further comprises detection means for detecting a peak-to-peak value of a ripple current of the input current input to the boost converter circuit, and the detection value detected by the detection means Feedback control is performed to the target value.

この構成によると、前記フィードバック制御により、前記昇圧コンバータ回路に入力される入力電流のリプル電流のピーク・トゥ・ピーク値が前記目標値となるよう制御されるので、より正確に前記昇圧コンバータ回路に入力される入力電流のリプル電流のピーク・トゥ・ピーク値を一定にすることができる。   According to this configuration, since the peak-to-peak value of the ripple current of the input current input to the boost converter circuit is controlled to be the target value by the feedback control, the boost converter circuit can be more accurately The peak-to-peak value of the ripple current of the input current that is input can be made constant.

本発明の好ましい実施の形態においては、前記キャリア周波数決定手段は、前記出力電圧と前記入力電圧との差に所定の変換比率を乗算し所定の基準周波数を加えて前記キャリア周波数を算出する。   In a preferred embodiment of the present invention, the carrier frequency determining means calculates the carrier frequency by multiplying a difference between the output voltage and the input voltage by a predetermined conversion ratio and adding a predetermined reference frequency.

この構成によると、変換比率を正の値としておけば、前記昇圧コンバータ回路の昇圧レベルが小さい場合には前記キャリア周波数は低くなる。これにより、前記昇圧コンバータ回路はスイッチング回数が低減され、スイッチング損失の発生を抑制することができる。   According to this configuration, if the conversion ratio is set to a positive value, the carrier frequency is lowered when the boosting level of the boosting converter circuit is small. As a result, the boost converter circuit can reduce the number of times of switching and suppress the occurrence of switching loss.

本発明の好ましい実施の形態においては、前記キャリア周波数決定手段は、前記出力電圧と前記入力電圧との差に対応する周波数を記憶する記憶手段を備え、前記出力電圧と前記入力電圧との差に基づいて、前記記憶手段に記憶されている周波数を前記キャリア周波数に決定する。   In a preferred embodiment of the present invention, the carrier frequency determination means includes storage means for storing a frequency corresponding to a difference between the output voltage and the input voltage, and determines a difference between the output voltage and the input voltage. Based on this, the frequency stored in the storage means is determined as the carrier frequency.

この構成によると、前記昇圧コンバータ回路の昇圧レベルに基づいて前記キャリア周波数が決定される。したがって、前記昇圧コンバータ回路の昇圧レベルが小さい場合に前記キャリア周波数を低くするように設定しておけば、昇圧レベルが小さいときには前記昇圧コンバータ回路はスイッチング回数が低減され、スイッチング損失の発生を抑制することができる。   According to this configuration, the carrier frequency is determined based on the boost level of the boost converter circuit. Therefore, if the boost frequency of the boost converter circuit is small, the carrier frequency is set to be low. When the boost level is small, the boost converter circuit reduces the number of switching and suppresses the occurrence of switching loss. be able to.

本発明の第2の側面によって提供される系統連系インバータシステムは、請求項1〜5のいずれかに記載のPWM信号生成回路と、前記昇圧コンバータ回路と、前記昇圧コンバータ回路に直流電力を供給する直流電源と、前記昇圧コンバータ回路から出力される直流電力を交流電力に変換するインバータ回路と、を備えたことを特徴とする。   A grid-connected inverter system provided by the second aspect of the present invention supplies DC power to the PWM signal generation circuit according to any one of claims 1 to 5, the boost converter circuit, and the boost converter circuit. And a inverter circuit for converting DC power output from the boost converter circuit into AC power.

この構成によると、前記昇圧コンバータ回路の昇圧レベルが小さいときにはスイッチング回数が低減されスイッチング損失の発生を抑制することができる。したがって、前記直流電源から供給される電力が増加して前記昇圧コンバータ回路の昇圧レベルが小さくなったときに電力の変換効率が上昇し、前記系統連系インバータシステムのトータル効率を改善することができる。   According to this configuration, when the boosting level of the boosting converter circuit is small, the number of times of switching can be reduced and the occurrence of switching loss can be suppressed. Therefore, when the power supplied from the DC power supply increases and the boost level of the boost converter circuit decreases, the power conversion efficiency increases, and the total efficiency of the grid-connected inverter system can be improved. .

本発明の第3の側面によって提供されるプログラムは、コンピュータを、直流電圧を昇圧する昇圧コンバータ回路に含まれるスイッチング素子のオン・オフ動作を制御するためのPWM信号を生成するPWM信号生成回路として機能させるためのプログラムにおいて、前記コンピュータを、前記昇圧コンバータ回路に入力される入力電圧と、前記昇圧コンバータ回路から出力される出力電圧とからキャリア周波数を決定するキャリア周波数決定手段と、前記キャリア周波数決定手段により決定されたキャリア周波数を有するキャリア信号を生成するキャリア信号生成手段と、前記昇圧コンバータ回路に入力される入力電圧または入力電流に基づいて指令値信号を生成する指令値信号生成手段と、前記キャリア信号と前記指令値信号の比較結果から前記PWM信号を生成するPWM信号生成手段と、して機能させることを特徴とする。この構成によると、上記本発明の第1の側面によって提供されるPWM信号生成回路と同様の作用効果を奏する。   A program provided by the third aspect of the present invention is a PWM signal generation circuit that generates a PWM signal for controlling an on / off operation of a switching element included in a boost converter circuit that boosts a DC voltage. In a program for causing a function to be performed, carrier frequency determination means for determining a carrier frequency from an input voltage input to the boost converter circuit and an output voltage output from the boost converter circuit, and the carrier frequency determination Carrier signal generation means for generating a carrier signal having a carrier frequency determined by the means, command value signal generation means for generating a command value signal based on an input voltage or an input current input to the boost converter circuit, and Comparison result between carrier signal and command value signal Wherein the PWM signal generating means for generating et the PWM signal, to the be made to function. According to this configuration, the same operation and effect as the PWM signal generation circuit provided by the first aspect of the present invention are obtained.

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。   Other features and advantages of the present invention will become more apparent from the detailed description given below with reference to the accompanying drawings.

以下、本発明の好ましい実施の形態を、図面を参照して具体的に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明に係るPWM信号生成回路の第1実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。   FIG. 1 is a block diagram for explaining an example of a grid-connected inverter system including a first embodiment of a PWM signal generation circuit according to the present invention.

図1に示す系統連系インバータシステム1は、直流電源として太陽電池を用いたものである。系統連系インバータシステム1は基本構成として、直流電力を供給する直流電源2、直流電源2からの出力電圧を昇圧する昇圧コンバータ回路3、昇圧コンバータ回路3から出力される直流電力を交流電力に変換して商用電力系統5に出力するインバータ回路4、昇圧コンバータ回路3の昇圧動作を制御するPWM信号生成回路6、を備えている。なお、インバータ回路4の電力変換動作を制御する制御ブロックは省略している。   The grid interconnection inverter system 1 shown in FIG. 1 uses a solar cell as a DC power source. The grid-connected inverter system 1 has, as a basic configuration, a DC power source 2 that supplies DC power, a boost converter circuit 3 that boosts an output voltage from the DC power source 2, and a DC power output from the boost converter circuit 3 that is converted into AC power. Inverter circuit 4 that outputs to commercial power system 5 and PWM signal generation circuit 6 that controls the boosting operation of boost converter circuit 3 are provided. A control block for controlling the power conversion operation of the inverter circuit 4 is omitted.

直流電源2、昇圧コンバータ回路3、インバータ回路4、および商用電力系統5は、この順で直列に接続されている。昇圧コンバータ回路3にはPWM信号生成回路6が接続されている。系統連系インバータシステム1は、直流電源2により出力された直流電圧を昇圧コンバータ回路3で所定の電圧に昇圧した後、その昇圧コンバータ回路3から出力される直流電力をインバータ回路4で交流電力に変換して商用電力系統5に供給する構成となっている。   The DC power supply 2, the boost converter circuit 3, the inverter circuit 4, and the commercial power system 5 are connected in series in this order. A PWM signal generation circuit 6 is connected to the boost converter circuit 3. In the grid-connected inverter system 1, the DC voltage output from the DC power supply 2 is boosted to a predetermined voltage by the boost converter circuit 3, and then the DC power output from the boost converter circuit 3 is converted to AC power by the inverter circuit 4. It is configured to convert and supply to the commercial power system 5.

直流電源2は、直流電力を生成するものであり、太陽光エネルギーを電気エネルギーに変換する太陽電池を備えている。一般的に、太陽電池の出力電圧と出力電流との関係は、図2の電流−電圧特性に示すようになる。同図において、横軸は太陽電池の出力電圧であり、縦軸は太陽電池の出力電流である。また、曲線Aは、日射光量が多いときの特性の一例を示し、曲線Bは日射光量が少ないときの特性の一例を示し、日射光量がこれらの中間にあるときの電流−電圧特性は、曲線Aと曲線Bに挟まれた部分に同様の波形で変化する特性となる。   The direct current power source 2 generates direct current power and includes a solar battery that converts solar energy into electric energy. In general, the relationship between the output voltage and output current of a solar cell is as shown in the current-voltage characteristics of FIG. In the figure, the horizontal axis represents the output voltage of the solar cell, and the vertical axis represents the output current of the solar cell. Curve A shows an example of a characteristic when the amount of solar radiation is large, curve B shows an example of a characteristic when the amount of solar radiation is small, and current-voltage characteristics when the amount of solar radiation is between these. Is a characteristic that changes in a similar waveform in a portion between the curve A and the curve B.

太陽電池の出力電圧と出力電流は、日射光量に応じた電流−電圧特性の曲線上で変化する。いずれの特性においても、曲線A,Bに示すように最大電力点Pmaxがあり、出力電圧Voutが最大電力動作電圧Vmax、出力電流Ioutが最大電力動作電流Imaxのときに太陽電池の出力電力Poutが最大となる。   The output voltage and output current of the solar cell change on a current-voltage characteristic curve corresponding to the amount of solar radiation. In any of the characteristics, there is a maximum power point Pmax as shown by curves A and B, and the output power Pout of the solar cell is obtained when the output voltage Vout is the maximum power operating voltage Vmax and the output current Iout is the maximum power operating current Imax. Maximum.

したがって、直流電源2から効率よく電力を得るためには、太陽電池を同図における最大電力点Pmax付近で動作させる必要がある。系統連系インバータシステム1では、昇圧コンバータ回路3に直流電源2からの入力電圧VIN、すなわち、太陽電池の出力電圧Voutが最大電力動作電圧Vmaxとなるように制御させることで、最大電力点追従制御を行なう。 Therefore, in order to efficiently obtain power from the DC power source 2, it is necessary to operate the solar cell near the maximum power point Pmax in the figure. In the grid-connected inverter system 1, the boost converter circuit 3 is controlled so that the input voltage V IN from the DC power supply 2, that is, the output voltage Vout of the solar cell becomes the maximum power operating voltage Vmax, thereby tracking the maximum power point. Take control.

昇圧コンバータ回路3は、図8に示した周知の昇圧コンバータ回路で構成されている。トランジスタQをオン・オフすることにより、トランジスタQのオン期間に直流電源2から供給される電力がインダクタL1に蓄積され、トランジスタQのオフ期間にインダクタL1に蓄積された電力がダイオードD1を介してコンデンサC1に放出される。従って、昇圧コンバータ回路3では、PWM信号生成回路6からのPWM信号によってトランジスタQをオン・オフすることにより直流電源2からの電力のインダクタL1への蓄積とインダクタL1の蓄積電力のコンデンサC1への放出とが交互に繰り返されて直流電源2からの直流電力が一旦当該コンデンサC1に蓄積され、このコンデンサC1から負荷(図1ではインバータ回路4)に当該コンデンサC1の両端電圧(入力電圧VINを昇圧した電圧。出力電圧VOUT)で供給される。 The step-up converter circuit 3 is composed of the well-known step-up converter circuit shown in FIG. By turning on / off the transistor Q, the power supplied from the DC power source 2 is accumulated in the inductor L1 during the on period of the transistor Q, and the power accumulated in the inductor L1 during the off period of the transistor Q is passed through the diode D1. It is discharged to the capacitor C1. Therefore, in the boost converter circuit 3, the transistor Q is turned on / off by the PWM signal from the PWM signal generation circuit 6, thereby accumulating the power from the DC power source 2 in the inductor L1 and the accumulated power in the inductor L1 to the capacitor C1. The DC power from the DC power source 2 is temporarily accumulated in the capacitor C1, and the voltage across the capacitor C1 (the input voltage V IN is applied to the load (inverter circuit 4 in FIG. 1) from the capacitor C1. Boosted voltage, supplied with output voltage V OUT ).

インバータ回路4は、例えば、バイポーラトランジスタ、電界効果トランジスタ又はサイリスタ等の複数のスイッチング素子を含むブリッジ回路からなる電圧制御型自励式インバータ回路によって構成され、各スイッチング素子をオン・オフ動作させることで、昇圧コンバータ回路3から入力される直流電力を交流電力に変換する。インバータ回路4には、ブリッジ回路の後段にスイッチングノイズを除去するローパスフィルタが設けられており、そのローパスフィルタから正弦波状の交流電圧が商用電力系統5に出力される。   The inverter circuit 4 is configured by a voltage-controlled self-excited inverter circuit including a bridge circuit including a plurality of switching elements such as a bipolar transistor, a field effect transistor, or a thyristor, and by turning each switching element on and off, DC power input from the boost converter circuit 3 is converted into AC power. The inverter circuit 4 is provided with a low-pass filter for removing switching noise at the subsequent stage of the bridge circuit, and a sinusoidal AC voltage is output from the low-pass filter to the commercial power system 5.

系統連系インバータシステム1では、商用電力系統5に連系した後はインバータ回路4の出力電圧(交流電圧)を商用電力系統5の系統電圧に一致させる必要があるため、インバータ回路4は、入力電圧(昇圧コンバータ回路3とインバータ回路4との間の電圧。以下、必要に応じて「バス電圧VDCB」という。)を一定の電圧(例えば、720[v])にするように電力変換の制御が行われる。 In the grid-connected inverter system 1, it is necessary to make the output voltage (AC voltage) of the inverter circuit 4 coincide with the grid voltage of the commercial power system 5 after linking to the commercial power system 5. The power conversion is performed so that the voltage (the voltage between the boost converter circuit 3 and the inverter circuit 4; hereinafter referred to as “bus voltage V DCB ”) is a constant voltage (for example, 720 [v]). Control is performed.

PWM信号生成回路6は、昇圧コンバータ回路3のトランジスタQのオン・オフ動作を制御するPWM信号を生成するものである。PWM信号生成回路6は、電圧計61a,61b、入力電圧目標値設定回路62、減算器63、PI制御回路64、キャリア周波数決定回路65、キャリア信号生成回路66、比較回路67、パルス信号生成回路68、および電流計69を備えている。   The PWM signal generation circuit 6 generates a PWM signal for controlling the on / off operation of the transistor Q of the boost converter circuit 3. The PWM signal generation circuit 6 includes a voltmeter 61a, 61b, an input voltage target value setting circuit 62, a subtractor 63, a PI control circuit 64, a carrier frequency determination circuit 65, a carrier signal generation circuit 66, a comparison circuit 67, and a pulse signal generation circuit. 68, and an ammeter 69.

電圧計61aは、昇圧コンバータ回路3の入力電圧VINを計測するものである。電圧計61bは、バス電圧VDCB、すなわち昇圧コンバータ回路3の出力電圧VOUTを計測するものである。電圧計61aにより計測された入力電圧VINは入力電圧目標値設定回路62、減算器63およびキャリア周波数決定回路65に入力され、電圧計61bにより計測された出力電圧VOUTはキャリア周波数決定回路65に入力される。電流計69は、昇圧コンバータ回路3の入力電流IINを計測するものである。電流計69により計測された入力電流IINは入力電圧目標値設定回路62に入力される。 The voltmeter 61 a measures the input voltage V IN of the boost converter circuit 3. The voltmeter 61b measures the bus voltage V DCB , that is, the output voltage V OUT of the boost converter circuit 3. The input voltage V IN measured by the voltmeter 61a is input to the input voltage target value setting circuit 62, the subtractor 63 and the carrier frequency determination circuit 65, and the output voltage V OUT measured by the voltmeter 61b is the carrier frequency determination circuit 65. Is input. The ammeter 69 measures the input current I IN of the boost converter circuit 3. The input current I IN measured by the ammeter 69 is input to the input voltage target value setting circuit 62.

入力電圧目標値設定回路62は、直流電源2からの入力電圧の目標値VCを設定する。昇圧コンバータ回路3は、直流電源2からの入力電圧VINがこの目標値VCとなるように制御する。入力電圧目標値設定回路62は、一定の時間間隔でこの目標値VCを変化させる。例えば本実施形態では0.3秒毎に2[v]ずつ変化させる。入力電圧目標値設定回路62は、電圧計61aにより計測された入力電圧VINと、電流計69により計測された入力電流IINとから直流電源2から出力される電力POUT(=VIN×IIN)を算出し、この電力POUTを前回の目標値VC’で算出された電力POUT’と比較する。比較結果がPOUT>POUT’であれば、目標値VCを2[v]増加させ、POUT<POUT’であれば、目標値Vcを2[v]減少させる。これにより、直流電源2からの入力電圧VINは、直流電源2から出力される電力POUTが最大電力点Pmaxに対応する最大電力動作電圧Vmaxに制御される。 The input voltage target value setting circuit 62 sets a target value V C for the input voltage from the DC power supply 2. The step-up converter circuit 3 controls the input voltage V IN from the DC power supply 2 to be the target value V C. The input voltage target value setting circuit 62 changes this target value V C at regular time intervals. For example, in this embodiment, it is changed by 2 [v] every 0.3 seconds. The input voltage target value setting circuit 62 includes power P OUT (= V IN ×) output from the DC power source 2 from the input voltage V IN measured by the voltmeter 61a and the input current I IN measured by the ammeter 69. I IN ) is calculated, and this power P OUT is compared with the power P OUT ′ calculated at the previous target value V C ′. If the comparison result is P OUT > P OUT ′, the target value V C is increased by 2 [v], and if P OUT <P OUT ′, the target value Vc is decreased by 2 [v]. As a result, the input voltage V IN from the DC power supply 2 is controlled to the maximum power operating voltage Vmax corresponding to the maximum power point Pmax at the power P OUT output from the DC power supply 2.

減算器63は、入力電圧目標値設定回路62で設定される入力電圧の目標値Vcと電圧計61aにより計測された入力電圧VINとの偏差ΔV(=VIN−VC)を算出する。PI制御回路64は、減算器63により算出された偏差ΔVのPI制御値を算出し、そのPI制御値を指令値信号として比較回路67に出力する。すなわち、入力電圧目標値設定回路62、減算器63およびPI制御回路64により、指令値信号生成手段が構成される。 The subtractor 63 calculates a deviation ΔV (= V IN −V C ) between the input voltage target value Vc set by the input voltage target value setting circuit 62 and the input voltage V IN measured by the voltmeter 61a. The PI control circuit 64 calculates the PI control value of the deviation ΔV calculated by the subtractor 63 and outputs the PI control value to the comparison circuit 67 as a command value signal. That is, the input voltage target value setting circuit 62, the subtracter 63, and the PI control circuit 64 constitute a command value signal generating means.

キャリア周波数決定回路65は、電圧計61aで計測された入力電圧VINと電圧計61bで計測された出力電圧VOUTと入力電流IINのリプルPP値の目標値IRPLCからキャリア周波数FSWを決定し、キャリア信号生成回路66に出力するものである。本実施形態ではキャリア周波数FSWを入力電圧VINの変動に応じて変化させており、そのキャリア周波数FSWは、2〜4kHzの範囲で下記(1)式により決定される。 The carrier frequency determination circuit 65 calculates the carrier frequency F SW from the input voltage V IN measured by the voltmeter 61a, the output voltage V OUT measured by the voltmeter 61b, and the target value I RPLC of the ripple PP value of the input current I IN. This is determined and output to the carrier signal generation circuit 66. In the present embodiment, the carrier frequency F SW is changed according to the fluctuation of the input voltage V IN , and the carrier frequency F SW is determined by the following equation (1) in the range of 2 to 4 kHz.

Figure 2009177857
Figure 2009177857

なお、(1)式で、Lは、インダクタL1のインダクタンス値である。また、キャリア周波数FSWを求めるときには、IRPLに目標値IRPLCを入力してキャリア周波数FSWが算出される。また、上記(1)式は、入力電流IINのリプルPP値IRPLを算出する下記(2)式、PWM信号のオン時間TONを算出する下記(3)式、および昇圧比αを算出する下記(4)式より導出される。 In Equation (1), L is an inductance value of the inductor L1. Further, when the carrier frequency F SW is obtained, the target value I RPLC is input to I RPL to calculate the carrier frequency F SW . Further, the above equation (1) calculates the following equation (2) for calculating the ripple PP value I RPL of the input current I IN , the following equation (3) for calculating the ON time T ON of the PWM signal, and the step-up ratio α. The following equation (4) is derived.

Figure 2009177857
Figure 2009177857

すなわち、(2),(3),(4)式より、IRPL・L/VIN=(VDCB−VIN)/(VDCB・FSW)であるから、この式よりFSWの式に変形すると、(1)式が求められる。 That is, (2), (3), (4) from, because it is I RPL · L / V IN = (V DCB -V IN) / (V DCB · F SW), wherein the From this equation F SW (1) is calculated.

キャリア信号生成回路66は、キャリア周波数決定回路65から入力されたキャリア周波数の三角波信号を生成し、キャリア信号として比較回路67に出力する。   The carrier signal generation circuit 66 generates a triangular wave signal having a carrier frequency input from the carrier frequency determination circuit 65 and outputs the triangular wave signal to the comparison circuit 67 as a carrier signal.

比較回路67は、PI制御回路64から入力される指令値信号とキャリア信号生成回路66から入力されるキャリア信号とを比較し、例えば、指令値信号≧キャリア信号のときにはハイレベルの信号をパルス信号生成回路68に出力し、指令値信号<キャリア信号のときにはローレベルの信号をパルス信号生成回路68に出力する。   The comparison circuit 67 compares the command value signal input from the PI control circuit 64 with the carrier signal input from the carrier signal generation circuit 66. For example, when the command value signal ≧ the carrier signal, the high level signal is converted into a pulse signal. When the command value signal <carrier signal, a low level signal is output to the pulse signal generation circuit 68.

パルス信号生成回路68は、比較回路67から入力される矩形波信号を、リミッタ回路などにより補正して、パルス信号を生成する。このパルス信号は、PWM信号として、昇圧コンバータ回路3に入力される。昇圧コンバータ回路3は、入力されたPWM信号によってトランジスタQのスイッチングを行う。すなわち、トランジスタQはPWM信号がハイレベルのときオン動作し、直流電源2から入力される直流電力をインダクタL1に蓄積し、PWM信号がローレベルのときオフ動作し、インダクタL1に蓄積した直流電力をダイオードD1を介してコンデンサC1に放出する。   The pulse signal generation circuit 68 corrects the rectangular wave signal input from the comparison circuit 67 with a limiter circuit or the like to generate a pulse signal. This pulse signal is input to the boost converter circuit 3 as a PWM signal. The step-up converter circuit 3 performs switching of the transistor Q by the input PWM signal. That is, the transistor Q is turned on when the PWM signal is at a high level, accumulates DC power input from the DC power supply 2 in the inductor L1, and is turned off when the PWM signal is at a low level, and the DC power accumulated in the inductor L1. Is discharged to the capacitor C1 through the diode D1.

図8の示す昇圧コンバータ回路3においては、PWM信号の周期をT、オフ期間をTOFF、オン期間をTONとすると、VIN=(TOFF/T)・VOUTが成立する。出力電圧VOUTは、インバータ回路4によりバス電圧VDCBに固定されるから、PWM信号の周期Tが一定であれば、オフ期間TOFFが長くなるほど、入力電圧VINは大きくなり、オン期間TONが長くなるほど、入力電圧VINは小さくなる。 In the step-up converter circuit 3 shown in FIG. 8, V IN = (T OFF / T) · V OUT is established, where T is the period of the PWM signal, T OFF is the OFF period, and T ON is the ON period. Since the output voltage V OUT is fixed to the bus voltage V DCB by the inverter circuit 4, if the period T of the PWM signal is constant, the input voltage V IN increases as the off period T OFF becomes longer, and the on period T The longer ON is, the smaller the input voltage V IN is.

直流電源2からの入力電圧VINが目標値VCより高くなると、指令値信号のレベルはキャリア信号の振幅の中央のレベルより高くなり、比較回路67から出力される信号は、周波数がキャリア信号と同一でデューティ比(オン期間)が50%よりも大きいパルス信号となる。したがって、パルス信号生成回路68から出力されるPWM信号のデューティ比(オン期間)も50%より大きくなるから、PWM信号生成回路6は、入力電圧VINが目標値VCより高くなるのに応じて入力電圧VINを低下させるPWM信号を生成する。 When the input voltage V IN from the DC power supply 2 becomes higher than the target value V C , the level of the command value signal becomes higher than the center level of the amplitude of the carrier signal, and the signal output from the comparison circuit 67 has a frequency of the carrier signal. And a pulse signal having a duty ratio (ON period) larger than 50%. Therefore, since the duty ratio (ON period) of the PWM signal output from the pulse signal generation circuit 68 is also larger than 50%, the PWM signal generation circuit 6 responds when the input voltage V IN becomes higher than the target value V C. To generate a PWM signal for lowering the input voltage V IN .

一方、直流電源2からの入力電圧VINが目標値VCより低くなると、指令値信号のレベルはキャリア信号の振幅の中央のレベルより低くなり、比較回路67から出力される信号は、周波数がキャリア信号と同一でデューティ比(オン期間)が50%よりも小さいパルス信号となる。したがって、パルス信号生成回路68から出力されるPWM信号のデューティ比(オン期間)も50%より小さくなるから、PWM信号生成回路6は、入力電圧VINが目標電圧VCより低くなるのに応じて入力電圧VINを上昇させるPWM信号を生成する。 On the other hand, when the input voltage V IN from the DC power supply 2 becomes lower than the target value V C , the level of the command value signal becomes lower than the center level of the amplitude of the carrier signal, and the signal output from the comparison circuit 67 has a frequency of The pulse signal is the same as the carrier signal and has a duty ratio (ON period) smaller than 50%. Therefore, since the duty ratio (ON period) of the PWM signal output from the pulse signal generation circuit 68 is also smaller than 50%, the PWM signal generation circuit 6 responds when the input voltage V IN becomes lower than the target voltage V C. To generate a PWM signal for increasing the input voltage V IN .

上記のように、入力電圧目標値設定回路62は、直流電源2から出力される電力POUTが最大電力点Pmaxに近づく方向に目標値VCを2[v]ピッチで減少させるから、昇圧コンバータ回路3は、このように目標値VCを変化させることで、直流電源2からの出力電圧VINを最大電力動作電圧Vmaxに制御する。 As described above, the input voltage target value setting circuit 62 decreases the target value V C at a pitch of 2 [v] so that the power P OUT output from the DC power supply 2 approaches the maximum power point Pmax. The circuit 3 controls the output voltage V IN from the DC power supply 2 to the maximum power operating voltage Vmax by changing the target value V C in this way.

次に、PWM信号生成回路6の作用について説明する。   Next, the operation of the PWM signal generation circuit 6 will be described.

インバータ回路4によって制御されるバス電圧VDCBは720[v]に設定され、系統連系インバータシステム1の入力側の運転電圧範囲の仕様は360〜700[v]に設定されているとする。したがって、昇圧コンバータ回路3の入力電流IINのリプルPP値IRPLは、入力電圧VINが360[v]の条件で設定される値IRPLCまで許容され、キャリア周波数決定回路65に設定されるリプル電流目標値はその許容値IRPLCであるとする。 Assume that the bus voltage V DCB controlled by the inverter circuit 4 is set to 720 [v], and the specification of the operating voltage range on the input side of the grid-connected inverter system 1 is set to 360 to 700 [v]. Therefore, the ripple PP value I RPL of the input current I IN of the boost converter circuit 3 is allowed up to the value I RPLC set under the condition that the input voltage V IN is 360 [v], and is set in the carrier frequency determination circuit 65. It is assumed that the ripple current target value is the allowable value I RPLC .

すなわち、従来の系統連系インバータシステムでは、入力電圧VINの変動に関係なくキャリア周波数FSWを固定し、入力電流IINのリプルPP値IRPLを入力電圧VINの変動に応じて変化させていたが、本実施形態では、入力電圧VINの変動に関係なく入力電流IINのリプルPP値IRPLを目標値IRPLCに固定し、キャリア周波数FSWを入力電圧VINの変動に応じて変化させる。 That is, in the conventional grid-connected inverter system, the carrier frequency F SW is fixed regardless of the fluctuation of the input voltage V IN , and the ripple PP value I RPL of the input current I IN is changed according to the fluctuation of the input voltage V IN. which it was, but in the present embodiment, the ripple PP value I RPL of the input current I iN is fixed to the target value I RPLC regardless of any changes in the input voltage V iN, corresponding to the carrier frequency F SW to variations in the input voltage V iN Change.

具体的には、キャリア周波数FSWは、上記(1)式により算出される。(1)式において、リプルPP値IRPLをIRPLCに固定すると、上記(1)式は、−A・VIN 2+B・VIN(但し、A=1/(VDCB・IRPLC・L)、B=1/(IRPLC・L)となる。すなわち、キャリア周波数FSWは、VIN=B/2A=VDCB/2=360[v]で最大となり、360[v]≦VIN≦700[v]の範囲ではVINの増加に応じて単調に減少する。 Specifically, the carrier frequency F SW is calculated by the above equation (1). In the equation (1), when the ripple PP value I RPL is fixed to I RPLC , the above equation (1) can be expressed by −A · V IN 2 + B · V IN (where A = 1 / (V DCB · I RPLC · L ), B = 1 / (I RPLC · L) That is, the carrier frequency F SW becomes maximum when V IN = B / 2A = V DCB / 2 = 360 [v], and 360 [v] ≦ V IN In the range of ≦ 700 [v], it decreases monotonously as V IN increases.

したがって、本実施形態では、キャリア周波数FSWは、入力電圧VINが増加するのに応じて低くなるように、言い換えると、昇圧レベルΔV(=VDCB−VIN)が減少するのに応じて低くなるように制御される。 Therefore, in the present embodiment, the carrier frequency F SW is lowered as the input voltage V IN increases, in other words, as the boost level ΔV (= V DCB −V IN ) decreases. Controlled to be low.

なお、図2で説明したように、太陽電池の最大電力点Pmaxは日射光量によって変化し、例えば、日射光量が曲線Bの特性(以下、「特性B」という。)の状態から曲線Aの特性(以下、「特性A」という。)の状態に変化した場合は、太陽電池の最大電力点Pmaxは特性Bの最大電力点PmaxからCのライン上を通って特性Aの最大電力点Pmaxに変化するから、直流電源2からの入力電圧VIN及び入力電流IINは、日射光量が増大するのに応じて上昇し、日射光量が減少するのに応じて低下する。したがって、キャリア周波数FSWは、日射光量が増大するのに応じて低くなり、日射光量が減少するのに応じて高くなるように変化する。 As described with reference to FIG. 2, the maximum power point Pmax of the solar cell changes depending on the amount of solar radiation. For example, the curve A changes from the state of the characteristic of the curve B (hereinafter referred to as “characteristic B”). The maximum power point Pmax of the solar cell passes through the line C from the maximum power point Pmax of the characteristic B to the state of the characteristic (hereinafter referred to as “characteristic A”). Therefore, the input voltage V IN and the input current I IN from the DC power supply 2 rise as the amount of solar radiation increases, and decrease as the amount of solar radiation decreases. Accordingly, the carrier frequency F SW decreases as the amount of solar radiation increases and changes so as to increase as the amount of solar radiation decreases.

図3は、太陽電池の電流−電圧特性が図2の特性Bから特性Aに変化したときの昇圧コンバータ回路3の入力電流の変化を説明するための図である。   FIG. 3 is a diagram for explaining a change in the input current of boost converter circuit 3 when the current-voltage characteristic of the solar cell changes from characteristic B to characteristic A in FIG.

同図(a)は、太陽電池の電流−電圧特性が特性Bから特性Aに変化したときの入力電圧VINの変化を示し、同図(b)は、従来のPWM信号生成回路6の制御(キャリア周波数FSWを固定した制御)による入力電流IINとリプルPP値IRPLの変化を示し、同図(c)はPWM信号生成回路6の制御(昇圧レベルに応じてキャリア周波数FSWを変化させる制御)による入力電流IINとリプルPP値IRPLの変化を示す。 FIG. 4A shows the change in the input voltage VIN when the current-voltage characteristic of the solar cell changes from the characteristic B to the characteristic A, and FIG. 4B shows the control of the conventional PWM signal generation circuit 6. The change of the input current I IN and the ripple PP value I RPL due to (control with the carrier frequency F SW fixed) is shown. FIG. 8C shows the control of the PWM signal generation circuit 6 (the carrier frequency F SW is set according to the boost level). The change of the input current I IN and the ripple PP value I RPL by the control to be changed) is shown.

太陽電池が電流−電圧特性Bで動作しているときには、最大電力点追従制御により、直流電源2から電力40[kW]が入力電圧VIN=550[v]、入力電流IIN=73[A]で昇圧コンバータ回路3に供給されるように制御される。この状態から日射光量が増大し、太陽電池が電流−電圧特性Aで動作するように変化すると、最大電力点追従制御により、直流電源2から電力100[kW]が入力電圧VIN=650[v]、入力電流IIN=154[A]で昇圧コンバータ回路3に供給されるように制御が変化する。 When the solar cell is operating with the current-voltage characteristic B, the maximum power point tracking control causes the power 40 [kW] from the DC power supply 2 to be input voltage V IN = 550 [v] and the input current I IN = 73 [A]. ] To be supplied to the boost converter circuit 3. When the amount of solar radiation increases from this state and the solar cell changes so as to operate with the current-voltage characteristic A, the power 100 [kW] from the DC power source 2 is input voltage V IN = 650 [ v], the control is changed so that the input current I IN = 154 [A] is supplied to the boost converter circuit 3.

従来のPWM信号生成回路の場合、入力電圧VINの変化に関係なくキャリア周波数FSWは固定されているので、同図(b)に示すように、入力電流のリプル電流の周波数も変化していない。入力電圧VINが高い場合、すなわち昇圧レベルΔVが小さい場合、入力電流のリプルPP値IRPLは小さくなり、入力電流IINのピーク値IPが上限値IPMAXに対して余裕が生じるので、キャリア周波数FSWを低くすることが可能である。しかしながら、キャリア周波数FSWは固定されているので、昇圧コンバータ回路3内のトランジスタQのスイッチング回数を低減できるにも拘らず、高いままであるので、その分、不必要にスイッチング損失を発生させることになる。 In the case of the conventional PWM signal generation circuit, the carrier frequency F SW is fixed regardless of the change in the input voltage V IN , so that the frequency of the ripple current of the input current also changes as shown in FIG. Absent. When the input voltage V IN is high, that is, when the boost level ΔV is small, the ripple PP value I RPL of the input current becomes small, and the peak value I P of the input current I IN has a margin with respect to the upper limit value I PMAX . The carrier frequency F SW can be lowered. However, since the carrier frequency F SW is fixed, the switching frequency of the transistor Q in the step-up converter circuit 3 can be reduced, but remains high, so that unnecessary switching loss is generated accordingly. become.

本実施形態におけるPWM信号生成回路6の場合、入力電圧VINが増加するのに応じてキャリア周波数FSWが減少するように変化するので、同図(c)に示すように、太陽電池の電流−電圧特性が特性Bから特性Aに変化すると、入力電流IINのリプルPP値IRPLを特性Bのときの値に保持しながら(入力電流IINのピーク値IPが上限値IPMAXの近傍まで変化することを許容しながら)、リプル電流の周波数も低くなる。したがって、キャリア周波数FSWの低下により、昇圧コンバータ回路3内のトランジスタQのスイッチング回数が減少され、抑制可能なスイッチング損失を好適に抑制することができる。また、入力電流IINのリプルPP値IRPLが一定に保たれるので、リプル電流の増加による不具合を抑制することができる。 In the case of the PWM signal generation circuit 6 in the present embodiment, since the carrier frequency F SW changes so as to decrease as the input voltage V IN increases, as shown in FIG. - voltage characteristic changes from characteristic B to the characteristic a, the peak value I P ripple PP value I while maintaining the RPL to the value when the characteristic B (input current I iN of the input current I iN is the upper limit value I PMAX The frequency of the ripple current is also lowered, while allowing changes to the vicinity. Therefore, the number of switching times of the transistor Q in the boost converter circuit 3 is reduced due to the decrease in the carrier frequency FSW, and the switching loss that can be suppressed can be preferably suppressed. Further, since the ripple PP value I RPL of the input current I IN is kept constant, it is possible to suppress problems due to an increase in the ripple current.

上記第1実施形態では、直流電源2として太陽電池を用い、昇圧コンバータ回路3によって最大電力点追従制御を行っているので、昇圧コンバータ回路3は入力電圧VINが目標値となるように制御していたが、最大電力点追従制御を行わない場合は、昇圧コンバータ回路3の入力電流IINを制御するようにしてもよい。 In the first embodiment, since a solar cell is used as the DC power source 2 and the maximum power point tracking control is performed by the boost converter circuit 3, the boost converter circuit 3 performs control so that the input voltage V IN becomes a target value. However, when the maximum power point tracking control is not performed, the input current I IN of the boost converter circuit 3 may be controlled.

図4は、本発明に係るPWM信号生成回路の第2実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。なお、同図において、上記第1実施形態と同一または類似の要素には、同一の符号を付している。系統連系インバータシステム1’は、入力電圧目標値設定回路62に替えて入力電流目標値設定回路62'を備えている点で、系統連系インバータシステム1と異なる。   FIG. 4 is a block diagram for explaining an example of a grid-connected inverter system provided with the second embodiment of the PWM signal generation circuit according to the present invention. In the figure, the same or similar elements as those in the first embodiment are denoted by the same reference numerals. The grid interconnection inverter system 1 ′ is different from the grid interconnection inverter system 1 in that an input current target value setting circuit 62 ′ is provided instead of the input voltage target value setting circuit 62.

入力電流目標値設定回路62'は、直流電源2からの入力電流の目標値ICを設定する。PI制御回路64は、減算器63により算出された、入力電流目標値設定回路62’により設定された目標値ICと電流計69により計測された入力電流IINとの偏差のPI制御値を算出し、そのPI制御値を指令値信号として比較回路67に出力する。他の構成、動作、および作用は第1実施形態と同様なので、説明を省略する。本発明の効果をより解りやすくするために、入力電流を一定に制御した場合について図5を参照して説明する。 The input current target value setting circuit 62 ′ sets a target value I C of input current from the DC power supply 2. The PI control circuit 64 calculates the PI control value of the deviation between the target value I C set by the input current target value setting circuit 62 ′ calculated by the subtractor 63 and the input current I IN measured by the ammeter 69. The PI control value is calculated and output to the comparison circuit 67 as a command value signal. Other configurations, operations, and actions are the same as those in the first embodiment, and a description thereof will be omitted. In order to make the effects of the present invention easier to understand, a case where the input current is controlled to be constant will be described with reference to FIG.

図5は、入力電流を一定に制御している場合に、入力電圧が変化したときの昇圧コンバータ回路3の入力電流の変化を説明するための図である。同図(a)は、入力電流を一定に制御している場合に、日射光量の変化により直流電源2の出力電力が変化したときの入力電圧VINの変化を示す。同図(b)は従来のPWM信号生成回路の制御による入力電流IINとリプルPP値IRPLの変化を示し、同図(c)はPWM信号生成回路6'の制御による入力電流IINとリプルPP値IRPLの変化を示す。 FIG. 5 is a diagram for explaining a change in the input current of the boost converter circuit 3 when the input voltage changes when the input current is controlled to be constant. FIG. 5A shows the change in the input voltage V IN when the output power of the DC power supply 2 changes due to the change in the amount of solar radiation when the input current is controlled to be constant. FIG. 6B shows changes in the input current I IN and the ripple PP value I RPL under the control of the conventional PWM signal generation circuit, and FIG. 6C shows the input current I IN under the control of the PWM signal generation circuit 6 ′. A change in the ripple PP value I RPL is shown.

従来のPWM信号生成回路の場合、入力電圧VINの変化に関係なくキャリア周波数FSWは固定されているので、同図(b)に示すように、入力電流のリプル電流の周波数も変化していない。また、入力電流のリプルPP値IRPLは、入力電圧VINの変化に応じて変化している。同図(b)から、入力電圧VINが高い場合、すなわち昇圧レベルΔVが小さい場合、入力電流のリプルPP値IRPLは小さくなり、入力電流IINのピーク値IPが上限値IPMAXに対して余裕が生じるので、キャリア周波数FSWを低くすることが可能である。しかしながら、キャリア周波数FSWは固定されているので、昇圧コンバータ回路3内のトランジスタQのスイッチング回数を低減できるにも拘らず、高いままであるので、その分、不必要にスイッチング損失を発生させることになる。 In the case of the conventional PWM signal generation circuit, the carrier frequency F SW is fixed regardless of the change in the input voltage V IN , so that the frequency of the ripple current of the input current also changes as shown in FIG. Absent. Further, the ripple PP value I RPL of the input current changes according to the change of the input voltage V IN . From FIG. 5B, when the input voltage V IN is high, that is, when the boost level ΔV is small, the ripple PP value I RPL of the input current becomes small, and the peak value I P of the input current I IN becomes the upper limit value I PMAX . On the other hand, since a margin is generated, the carrier frequency F SW can be lowered. However, since the carrier frequency F SW is fixed, the switching frequency of the transistor Q in the step-up converter circuit 3 can be reduced, but remains high, so that unnecessary switching loss is generated accordingly. become.

本実施形態におけるPWM信号生成回路6'の場合、入力電圧VINが増加するのに応じてキャリア周波数FSWが減少するように変化する。キャリア周波数FSWは上記(1)式より算出され、リプルPP値IRPLは一定の目標値IRPLCである。これにより、同図(c)に示すように、入力電圧VINに応じてリプル電流の周波数が変化し、リプルPP値IRPLが一定となる。したがって、キャリア周波数FSWの低下により、昇圧コンバータ回路3内のトランジスタQのスイッチング回数が減少され、抑制可能なスイッチング損失を好適に抑制することができる。また、入力電流IINのリプルPP値IRPLが一定に保たれるので、リプル電流の増加による不具合を抑制することができる。 In the case of the PWM signal generation circuit 6 ′ in this embodiment, the carrier frequency F SW changes so as to decrease as the input voltage V IN increases. The carrier frequency F SW is calculated from the above equation (1), and the ripple PP value I RPL is a constant target value I RPLC . As a result, as shown in FIG. 6C, the frequency of the ripple current changes according to the input voltage V IN , and the ripple PP value I RPL becomes constant. Therefore, the number of switching times of the transistor Q in the boost converter circuit 3 is reduced due to the decrease in the carrier frequency FSW, and the switching loss that can be suppressed can be preferably suppressed. Further, since the ripple PP value I RPL of the input current I IN is kept constant, it is possible to suppress problems due to an increase in the ripple current.

上記第1実施形態では、キャリア周波数決定回路65がリプルPP値の目標値IRPLCを用いてキャリア周波数FSWを算出し、このキャリア周波数FSWを用いて生成したPWM信号を入力することで、昇圧コンバータ回路3の入力電流のリプルPP値を目標値IRPLCに近付けていたが、フィードバック制御により当該リプルPP値を目標値IRPLCに近付けるようにしてもよい。 In the first embodiment, the carrier frequency determination circuit 65 calculates the carrier frequency F SW using the target value I RPLC of the ripple PP value, and inputs the PWM signal generated using the carrier frequency F SW . Although the ripple PP value of the input current of the boost converter circuit 3 is brought close to the target value I RPLC , the ripple PP value may be brought closer to the target value I RPLC by feedback control.

図6は、本発明に係るPWM信号生成回路の第3実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。なお、同図において、上記第1実施形態と同一または類似の要素には、同一の符号を付している。系統連系インバータシステム1”は、昇圧コンバータ回路3の入力電流のリプルPP値をPI制御する構成を備えている点で、系統連系インバータシステム1と異なる。具体的には、系統連系インバータシステム1”は、PWM信号生成回路6”内にリプル電流検出回路70、減算器71、PI制御回路72、および加算器73を備えている。   FIG. 6 is a block diagram for explaining an example of a grid-connected inverter system including the third embodiment of the PWM signal generation circuit according to the present invention. In the figure, the same or similar elements as those in the first embodiment are denoted by the same reference numerals. The grid-connected inverter system 1 "differs from the grid-connected inverter system 1 in that it has a configuration for PI control of the ripple PP value of the input current of the boost converter circuit 3. Specifically, the grid-connected inverter system 1 The system 1 ″ includes a ripple current detection circuit 70, a subtracter 71, a PI control circuit 72, and an adder 73 in the PWM signal generation circuit 6 ″.

リプル電流検出回路70は、電流計69により計測された入力電流IINからリプルPP値IRPLを検出する。減算器71は、入力電流IINのリプルPP値の目標値IRPLCとリプル電流検出回路70により検出された入力電流IINのリプルPP値IRPLとの偏差ΔIRPL(=IRPLC−IRPL)を算出する。PI制御回路72は、減算器71により算出された偏差ΔIRPLのPI制御値を算出する。加算器73は、PI制御回路72が算出したPI制御値と入力電流IINのリプルPP値の目標値IRPLCとを加算して、キャリア周波数決定回路65に出力する。他の構成、動作、および作用は第1実施形態と同様なので、説明を省略する。 The ripple current detection circuit 70 detects the ripple PP value I RPL from the input current I IN measured by the ammeter 69. Subtracter 71, the deviation [Delta] RPL the ripple PP value I RPL of the input current I IN which is detected by the input current I IN target value I RPLC and ripple current detection circuit 70 of the ripple PP value (= I RPLC -I RPL ) Is calculated. The PI control circuit 72 calculates the PI control value of the deviation ΔI RPL calculated by the subtracter 71. The adder 73 adds the PI control value calculated by the PI control circuit 72 and the target value I RPLC of the ripple PP value of the input current I IN and outputs the result to the carrier frequency determination circuit 65. Other configurations, operations, and actions are the same as those in the first embodiment, and a description thereof will be omitted.

本実施形態によると、PI制御により、昇圧コンバータ回路3の入力電流のリプルPP値IRPLが目標値IRPLCとなるよう制御されるので、より正確にリプルPP値を一定にすることができる。 According to the present embodiment, the ripple PP value I RPL of the input current of the boost converter circuit 3 is controlled to be the target value I RPLC by the PI control, so that the ripple PP value can be made constant more accurately.

上述した第1実施形態ないし第3実施形態では、キャリア周波数を上記(1)式で算出していたが、これに限られない。すなわち、上述したように、(1)式において、リプルPP値IRPLをIRPLCに固定すると、FSW=−A・VIN 2+B・VINとなり、キャリア周波数FSWは、VIN=360[v]で最大となり、360[v]≦VIN≦700[v]の範囲ではVINの増加に応じて単調に減少する特性を有する。第1実施形態ないし第3実施形態は、この単調減少特性を利用して入力電圧VINの減少に応じてキャリア周波数FSWを低下させ、スイッチング損失を抑制するものであるから、上記の単調減少特性を二次関数の曲線ではなく一次関数で近似してもよく、他の曲線で近似してもよい。また、入力電圧VINの減少に応じて連続的にキャリア周波数FSWを減少させるのではなく、段階的に減少させるようにしてもよい。 In the first embodiment to the third embodiment described above, the carrier frequency is calculated by the above equation (1), but is not limited thereto. That is, as described above, in the equation (1), when the ripple PP value I RPL is fixed to I RPLC , F SW = −A · V IN 2 + B · V IN , and the carrier frequency F SW is V IN = 360. It has a characteristic that it becomes maximum at [v] and monotonously decreases as V IN increases in the range of 360 [v] ≦ V IN ≦ 700 [v]. In the first to third embodiments, this monotonic decrease characteristic is used to reduce the carrier frequency FSW in accordance with the decrease of the input voltage V IN and suppress the switching loss. The characteristic may be approximated by a linear function instead of a quadratic function curve, or may be approximated by another curve. Further, the carrier frequency F SW may not be decreased continuously in accordance with the decrease of the input voltage V IN , but may be decreased step by step.

一次関数で近似した単調減少特性を用いる場合は、例えば、キャリア周波数決定回路65が、電圧計61aにより計測された入力電圧VINと電圧計61bにより計測された出力電圧VDCBとから、下記(5)式により、キャリア周波数を決定するようにするとよい。ここで、KIは、昇圧レベル(VDCB−VIN)からキャリア周波数への変換比であり、FINIはキャリア周波数の初期値である。キャリア周波数の範囲を制限する場合、例えば、入力電圧の運転範囲が360V〜700Vで、キャリア周波数を2〜4kHzに制限する場合は、入力電圧が360Vのとき4kHz、入力電圧が700Vのとき2kHzとなるように、KIおよびFINIを定めればよい。 In the case of using a monotonic decrease characteristic approximated by a linear function, for example, the carrier frequency determination circuit 65 uses the following (from the input voltage V IN measured by the voltmeter 61a and the output voltage V DCB measured by the voltmeter 61b: It is preferable to determine the carrier frequency according to equation (5). Here, K I is the conversion ratio from the booster level (V DCB -V IN) to the carrier frequency, F INI is the initial value of the carrier frequency. When limiting the carrier frequency range, for example, when the operating range of the input voltage is 360 V to 700 V and the carrier frequency is limited to 2 to 4 kHz, 4 kHz when the input voltage is 360 V and 2 kHz when the input voltage is 700 V. so that may be determined to K I and F INI.

Figure 2009177857
Figure 2009177857

この場合でも、上記第1実施形態と同様、昇圧レベルが小さいときにキャリア周波数が低くなり、スイッチング損失の発生が抑制される。しかし、上記第1実施形態のようにリプルPP値を固定していないので、キャリア周波数の変化に応じてリプルPP値も変化する。したがって、入力電流のピーク値(リプル電流込み)が昇圧コンバータ回路3の設計範囲を超えないように、キャリア周波数の範囲を制限する必要がある。   Even in this case, similarly to the first embodiment, when the boost level is small, the carrier frequency becomes low and the occurrence of switching loss is suppressed. However, since the ripple PP value is not fixed as in the first embodiment, the ripple PP value also changes according to the change in the carrier frequency. Therefore, it is necessary to limit the range of the carrier frequency so that the peak value of the input current (including the ripple current) does not exceed the design range of the boost converter circuit 3.

上述した実施形態においては、キャリア周波数決定回路65が演算式によりキャリア周波数を算出し、キャリア周波数が線形変化するようにしたが、キャリア周波数が非線形変化するように構成してもよい。   In the above-described embodiment, the carrier frequency determination circuit 65 calculates the carrier frequency using an arithmetic expression and linearly changes the carrier frequency. However, the carrier frequency may be configured to change nonlinearly.

例えば、記憶回路を設けて、昇圧レベルに対応する最適なキャリア周波数を記憶させておき、電圧計61aにより計測された入力電圧VINと電圧計61bにより計測された出力電圧VDCBとから昇圧レベル(VDCB−VIN)を算出し、その値に応じてキャリア周波数を出力するようにしてもよい。このとき、記憶回路に記憶させるキャリア周波数を入力電流のピーク値(リプル電流込み)が昇圧コンバータ回路3の設計範囲を超えないように設定しておけば、入力電圧の変化により昇圧レベルが変化しても、リプル電流の増加による不具合を防止することができる。また、必要以上にキャリア周波数が高くならないので、スイッチング損失の発生が抑制される。 For example, a storage circuit is provided to store an optimum carrier frequency corresponding to the boost level, and the boost level is determined from the input voltage V IN measured by the voltmeter 61a and the output voltage V DCB measured by the voltmeter 61b. (V DCB −V IN ) may be calculated, and the carrier frequency may be output according to the value. At this time, if the carrier frequency stored in the memory circuit is set so that the peak value of the input current (including the ripple current) does not exceed the design range of the boost converter circuit 3, the boost level changes due to the change of the input voltage. However, it is possible to prevent problems due to an increase in the ripple current. Moreover, since the carrier frequency does not increase more than necessary, the occurrence of switching loss is suppressed.

また、記憶回路に記憶させるキャリア周波数を所定の昇圧レベルの範囲毎に設定し、算出された昇圧レベルに応じて、当該設定されたキャリア周波数を出力するようにしてもよい。例えば、昇圧レベルが140V未満のときは2kHz、140V以上250V未満のときは3kHz、250V以上のときは4kHzのキャリア周波数を出力するようにしてもよい。   Further, the carrier frequency to be stored in the storage circuit may be set for each range of a predetermined boost level, and the set carrier frequency may be output according to the calculated boost level. For example, a carrier frequency of 2 kHz may be output when the boost level is less than 140 V, 3 kHz when the boost level is 140 V or more and less than 250 V, and 4 kHz when 250 V or more.

なお、上述した実施形態では、系統連系インバータシステムに用いられる昇圧コンバータ回路を制御する場合について説明したが、これに限られない。本発明に係るPWM信号生成回路は、他のシステムに用いられる昇圧コンバータ回路をPWM制御する場合にも適用できる。特に、昇圧コンバータ回路のスイッチング損失の発生を抑制したい場合に有効である。   In addition, although embodiment mentioned above demonstrated the case where the boost converter circuit used for a grid connection inverter system was controlled, it is not restricted to this. The PWM signal generation circuit according to the present invention can also be applied when PWM control is performed on a boost converter circuit used in another system. This is particularly effective when it is desired to suppress the occurrence of switching loss in the boost converter circuit.

本発明に係るPWM信号生成回路は、上述した実施形態に限定されるものではない。本発明に係るPWM信号生成回路の各部の具体的な構成は、種々に設計変更自在である。   The PWM signal generation circuit according to the present invention is not limited to the above-described embodiment. The specific configuration of each part of the PWM signal generation circuit according to the present invention can be varied in design in various ways.

また、上述した方法でPWM信号を生成させるプログラムを、コンピュータ読み取り可能に記録したROM、CD−ROM、DVD−ROM、フラッシュメモリなどの記録媒体から読み込んで、コンピュータに本発明のPWM信号生成回路を実現させてもよい。また、従来のPWM信号生成回路にそのプログラムを実行させることにより、本発明のPWM信号生成回路を実現させてもよい。   Further, a program for generating a PWM signal by the above-described method is read from a recording medium such as a ROM, a CD-ROM, a DVD-ROM, or a flash memory recorded so as to be readable by a computer, and the PWM signal generation circuit of the present invention is loaded on the computer. It may be realized. Further, the PWM signal generation circuit of the present invention may be realized by causing the conventional PWM signal generation circuit to execute the program.

本発明に係るPWM信号生成回路の第1実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。It is a block diagram for demonstrating an example of the grid connection inverter system provided with 1st Embodiment of the PWM signal generation circuit which concerns on this invention. 太陽電池の出力電圧と出力電流との関係を示す電流−電圧特性図である。It is a current-voltage characteristic figure which shows the relationship between the output voltage and output current of a solar cell. 太陽電池の電流−電圧特性が図2の特性Aから特性Bに変化したときの昇圧コンバータ回路の入力電流の変化を説明するための図である。FIG. 3 is a diagram for explaining a change in input current of a boost converter circuit when a current-voltage characteristic of a solar cell is changed from a characteristic A to a characteristic B in FIG. 2. 本発明に係るPWM信号生成回路の第2実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。It is a block diagram for demonstrating an example of the grid connection inverter system provided with 2nd Embodiment of the PWM signal generation circuit which concerns on this invention. 入力電流を一定に制御している場合に、入力電圧が変化したときの昇圧コンバータ回路の入力電流の変化を説明するための図である。It is a figure for demonstrating the change of the input current of a step-up converter circuit when an input voltage changes when the input current is controlled to be constant. 本発明に係るPWM信号生成回路の第3実施形態を備えた系統連系インバータシステムの一例を説明するためのブロック図である。It is a block diagram for demonstrating an example of the grid connection inverter system provided with 3rd Embodiment of the PWM signal generation circuit which concerns on this invention. 従来のトランスレス方式の系統連系インバータシステムの基本構成を示すブロック図である。It is a block diagram which shows the basic composition of the conventional transformer-less system interconnection inverter system. 系統連系インバータシステム内の昇圧コンバータ回路の基本的な回路構成を示す図である。It is a figure which shows the basic circuit structure of the step-up converter circuit in a grid connection inverter system. 直流電源の最大出力電力Pmaxを100[kW]とし、昇圧コンバータ回路の入力電を運転電圧範囲の上限値(700[V])と下限値(360[V])とした場合の入力電流IINのリプル値IRPLとピーク値IPの変化を示す図である。The input current I IN when the maximum output power Pmax of the DC power supply is 100 [kW] and the input power of the boost converter circuit is the upper limit value (700 [V]) and lower limit value (360 [V]) of the operating voltage range. is a diagram illustrating a change in the ripple value I RPL and the peak value I P.

符号の説明Explanation of symbols

1 系統連系インバータシステム
2 直流電源
3 昇圧コンバータ回路
4 インバータ回路
5 商用電力系統
6 PWM信号生成回路
61a,61b 電圧計
62 入力電圧目標値設定回路(指令値信号生成手段)
62’ 入力電流目標値設定回路(指令値信号生成手段)
63 減算器(指令値信号生成手段)
64 PI制御回路(指令値信号生成手段)
65 キャリア周波数決定回路
66 キャリア信号生成回路
67 比較回路
68 パルス信号生成回路
69 電流計
70 リプル電流検出回路
71 減算器
72 PI制御回路
73 加算器
DESCRIPTION OF SYMBOLS 1 Grid connection inverter system 2 DC power supply 3 Boost converter circuit 4 Inverter circuit 5 Commercial power system 6 PWM signal generation circuit 61a, 61b Voltmeter 62 Input voltage target value setting circuit (command value signal generation means)
62 'Input current target value setting circuit (command value signal generating means)
63 Subtractor (command value signal generating means)
64 PI control circuit (command value signal generating means)
65 Carrier frequency determination circuit 66 Carrier signal generation circuit 67 Comparison circuit 68 Pulse signal generation circuit 69 Ammeter 70 Ripple current detection circuit 71 Subtractor 72 PI control circuit 73 Adder

Claims (7)

直流電圧を昇圧する昇圧コンバータ回路に含まれるスイッチング素子のオン・オフ動作を制御するためのPWM信号を生成するPWM信号生成回路において、
前記昇圧コンバータ回路に入力される入力電圧と、前記昇圧コンバータ回路から出力される出力電圧とからキャリア周波数を決定するキャリア周波数決定手段と、
前記キャリア周波数決定手段により決定されたキャリア周波数を有するキャリア信号を生成するキャリア信号生成手段と、
前記昇圧コンバータ回路に入力される入力電圧または入力電流に基づいて指令値信号を生成する指令値信号生成手段と、
前記キャリア信号と前記指令値信号の比較結果から前記PWM信号を生成するPWM信号生成手段と、
を備えたことを特徴とするPWM信号生成回路。
In a PWM signal generation circuit that generates a PWM signal for controlling on / off operation of a switching element included in a boost converter circuit that boosts a DC voltage,
Carrier frequency determining means for determining a carrier frequency from an input voltage input to the boost converter circuit and an output voltage output from the boost converter circuit;
Carrier signal generation means for generating a carrier signal having a carrier frequency determined by the carrier frequency determination means;
Command value signal generating means for generating a command value signal based on an input voltage or an input current input to the boost converter circuit;
PWM signal generation means for generating the PWM signal from the comparison result of the carrier signal and the command value signal;
A PWM signal generation circuit comprising:
前記キャリア周波数決定手段は、下記演算式により前記キャリア周波数FSWを算出することを特徴とする、請求項1に記載のPWM信号生成回路。
Figure 2009177857
2. The PWM signal generation circuit according to claim 1, wherein the carrier frequency determination unit calculates the carrier frequency F SW by the following arithmetic expression.
Figure 2009177857
前記昇圧コンバータ回路に入力される入力電流のリプル電流のピーク・トゥ・ピーク値を検出する検出手段を更に備え、
前記検出手段により検出された検出値が前記目標値にフィードバック制御されることを特徴とする、請求項2に記載のPWM信号生成回路。
Detection means for detecting a peak-to-peak value of the ripple current of the input current input to the boost converter circuit;
The PWM signal generation circuit according to claim 2, wherein the detection value detected by the detection means is feedback-controlled to the target value.
前記キャリア周波数決定手段は、前記出力電圧と前記入力電圧との差に所定の変換比率を乗算し所定の基準周波数を加えて前記キャリア周波数を算出する
ことを特徴とする、請求項1に記載のPWM信号生成回路。
2. The carrier frequency determination unit according to claim 1, wherein the carrier frequency determination unit calculates the carrier frequency by multiplying a difference between the output voltage and the input voltage by a predetermined conversion ratio and adding a predetermined reference frequency. PWM signal generation circuit.
前記キャリア周波数決定手段は、
前記出力電圧と前記入力電圧との差に対応する周波数を記憶する記憶手段を備え、
前記出力電圧と前記入力電圧との差に基づいて、前記記憶手段に記憶されている周波数を前記キャリア周波数に決定する
ことを特徴とする、請求項1に記載のPWM信号生成回路。
The carrier frequency determining means includes
Storage means for storing a frequency corresponding to a difference between the output voltage and the input voltage;
2. The PWM signal generation circuit according to claim 1, wherein a frequency stored in the storage unit is determined as the carrier frequency based on a difference between the output voltage and the input voltage.
請求項1〜5のいずれかに記載のPWM信号生成回路と、
前記昇圧コンバータ回路と、
前記昇圧コンバータ回路に直流電力を供給する直流電源と、
前記昇圧コンバータ回路から出力される直流電力を交流電力に変換するインバータ回路と、
を備えたことを特徴とする系統連系インバータシステム。
PWM signal generation circuit according to any one of claims 1 to 5,
The boost converter circuit;
A DC power supply for supplying DC power to the boost converter circuit;
An inverter circuit for converting DC power output from the boost converter circuit into AC power;
A grid-connected inverter system characterized by comprising:
コンピュータを、
直流電圧を昇圧する昇圧コンバータ回路に含まれるスイッチング素子のオン・オフ動作を制御するためのPWM信号を生成するPWM信号生成回路として機能させるためのプログラムにおいて、
前記コンピュータを、
前記昇圧コンバータ回路に入力される入力電圧と、前記昇圧コンバータ回路から出力される出力電圧とからキャリア周波数を決定するキャリア周波数決定手段と、
前記キャリア周波数決定手段により決定されたキャリア周波数を有するキャリア信号を生成するキャリア信号生成手段と、
前記昇圧コンバータ回路に入力される入力電圧または入力電流に基づいて指令値信号を生成する指令値信号生成手段と、
前記キャリア信号と前記指令値信号の比較結果から前記PWM信号を生成するPWM信号生成手段と、
して機能させることを特徴とするプログラム。
Computer
In a program for functioning as a PWM signal generation circuit that generates a PWM signal for controlling on / off operation of a switching element included in a boost converter circuit that boosts a DC voltage,
The computer,
Carrier frequency determining means for determining a carrier frequency from an input voltage input to the boost converter circuit and an output voltage output from the boost converter circuit;
Carrier signal generation means for generating a carrier signal having a carrier frequency determined by the carrier frequency determination means;
Command value signal generating means for generating a command value signal based on an input voltage or an input current input to the boost converter circuit;
PWM signal generation means for generating the PWM signal from the comparison result of the carrier signal and the command value signal;
A program characterized by making it function.
JP2008010535A 2008-01-21 2008-01-21 PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit Active JP5214258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008010535A JP5214258B2 (en) 2008-01-21 2008-01-21 PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008010535A JP5214258B2 (en) 2008-01-21 2008-01-21 PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit

Publications (3)

Publication Number Publication Date
JP2009177857A true JP2009177857A (en) 2009-08-06
JP2009177857A5 JP2009177857A5 (en) 2010-12-24
JP5214258B2 JP5214258B2 (en) 2013-06-19

Family

ID=41032378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008010535A Active JP5214258B2 (en) 2008-01-21 2008-01-21 PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit

Country Status (1)

Country Link
JP (1) JP5214258B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014010705A (en) * 2012-06-29 2014-01-20 Omron Corp Boosting unit, power supply system, control method for boosting unit, and program
JP2014069677A (en) * 2012-09-28 2014-04-21 Hitachi Automotive Systems Ltd Suspension controller
JP2015037342A (en) * 2013-08-12 2015-02-23 株式会社オートネットワーク技術研究所 Step-down device, step-up device and transformation device
JP2015154663A (en) * 2014-02-18 2015-08-24 オムロン株式会社 Control device, power conversion device, power generation system and program
JP2016105335A (en) * 2011-11-14 2016-06-09 パナソニックIpマネジメント株式会社 Power conditioner for solar power generation
CN106707062A (en) * 2016-12-28 2017-05-24 华讯方舟科技(湖北)有限公司 Test equipment for microwave communication device and test signal generation circuit thereof
CN110915131A (en) * 2017-07-19 2020-03-24 三菱电机株式会社 Motor drive device, and heat pump device and refrigeration and air-conditioning device using same
JP2021064998A (en) * 2019-10-11 2021-04-22 株式会社明電舎 Control device for chopper circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199739A (en) * 2000-12-21 2002-07-12 Sharp Corp Power converter
JP2004282958A (en) * 2003-03-18 2004-10-07 Sanken Electric Co Ltd Power factor improving circuit
JP2005184964A (en) * 2003-12-18 2005-07-07 Renesas Technology Corp Power unit and its control method
JP2006333572A (en) * 2005-05-24 2006-12-07 Daihatsu Motor Co Ltd Vehicle power converter and carrier frequency controlling method
JP2007300799A (en) * 2002-09-18 2007-11-15 Toyota Motor Corp Voltage converter, voltage converting method, and computer readable recording medium, on which program for making computer perform voltage conversion control is recorded

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002199739A (en) * 2000-12-21 2002-07-12 Sharp Corp Power converter
JP2007300799A (en) * 2002-09-18 2007-11-15 Toyota Motor Corp Voltage converter, voltage converting method, and computer readable recording medium, on which program for making computer perform voltage conversion control is recorded
JP2004282958A (en) * 2003-03-18 2004-10-07 Sanken Electric Co Ltd Power factor improving circuit
JP2005184964A (en) * 2003-12-18 2005-07-07 Renesas Technology Corp Power unit and its control method
JP2006333572A (en) * 2005-05-24 2006-12-07 Daihatsu Motor Co Ltd Vehicle power converter and carrier frequency controlling method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016105335A (en) * 2011-11-14 2016-06-09 パナソニックIpマネジメント株式会社 Power conditioner for solar power generation
JP2014010705A (en) * 2012-06-29 2014-01-20 Omron Corp Boosting unit, power supply system, control method for boosting unit, and program
JP2014069677A (en) * 2012-09-28 2014-04-21 Hitachi Automotive Systems Ltd Suspension controller
JP2015037342A (en) * 2013-08-12 2015-02-23 株式会社オートネットワーク技術研究所 Step-down device, step-up device and transformation device
JP2015154663A (en) * 2014-02-18 2015-08-24 オムロン株式会社 Control device, power conversion device, power generation system and program
CN106707062A (en) * 2016-12-28 2017-05-24 华讯方舟科技(湖北)有限公司 Test equipment for microwave communication device and test signal generation circuit thereof
CN106707062B (en) * 2016-12-28 2023-08-29 深圳市华讯方舟卫星产业科技有限公司 Test equipment for microwave communication device and test signal generation circuit thereof
CN110915131A (en) * 2017-07-19 2020-03-24 三菱电机株式会社 Motor drive device, and heat pump device and refrigeration and air-conditioning device using same
JP2021064998A (en) * 2019-10-11 2021-04-22 株式会社明電舎 Control device for chopper circuit
JP7226234B2 (en) 2019-10-11 2023-02-21 株式会社明電舎 chopper circuit controller

Also Published As

Publication number Publication date
JP5214258B2 (en) 2013-06-19

Similar Documents

Publication Publication Date Title
JP5214258B2 (en) PWM signal generation circuit, grid-connected inverter system provided with the PWM signal generation circuit, and program for realizing the PWM signal generation circuit
KR100763135B1 (en) Photovoltaic power generation system and control method thereof
US8879285B2 (en) Power converter for outputting power to a system
US8547716B2 (en) Power converting apparatus, grid interconnection apparatus and grid interconnection system
US7199563B2 (en) DC-DC converter
JP5112111B2 (en) DC power supply and grid-connected inverter system using this DC power supply
JP6153144B1 (en) Control device and control method for DC / DC converter
JP5589096B2 (en) Power converter and photovoltaic power generation system
US20130027997A1 (en) Maximum power point tracking for power conversion system and method thereof
JP6185860B2 (en) Bidirectional converter
JP6201613B2 (en) INVERTER DEVICE, POWER CONDITIONER, POWER GENERATION SYSTEM, AND INVERTER DEVICE CONTROL METHOD
JP2011072137A (en) Grid-connected inverter device
JP2017060303A (en) Power supply device
JP4195948B2 (en) Grid interconnection inverter
Lee et al. A dead-beat control for bridgeless inverter systems to reduce the distortion of grid current
KR102149393B1 (en) Control device and Control method for Photovoltaic system
JP2019092242A (en) DC-DC converter
JP6366083B2 (en) Inverter control device
JP5323383B2 (en) Power converter
JP6642296B2 (en) Converter error determination method
JP2010022136A (en) Controller and controlling method of dc/dc converter
JP2003134842A (en) Step-up/step-down converter and system interconnecting inverter using the same
JP5294908B2 (en) Power converter
JP5528730B2 (en) Power converter
JP6669434B2 (en) Power converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130227

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5214258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160308

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250