JP2009177127A - 受光素子および表示装置 - Google Patents

Abstract

【課題】受光感度を十分に向上させることが可能な受光素子を提供する。
【解決手段】受光部１３に注入されている不純物の導電型がｎ型であると共に、ゲート電極２３に印加される電圧が負電位となるようにする。あるいは、受光部１３に注入されている不純物の導電型がｐ型であると共に、ゲート電極２３に印加される電圧が正電位となるようにする。受光部１３における空乏層内で発生した電子−正孔対が即座に分離されるため、光電流が発生しやすくなる。これにより、Ｌ長を増加させても、光電流が飽和しなくなる（Ｌ長の増加に対し、広い範囲で光電流が線型に増加するようになる）。
【選択図】図１

Description

本発明は、制御電極を含んで構成された受光素子およびそのような受光素子を備えた表示装置に関する。

近年、液晶表示装置や有機ＥＬ表示装置などの表示装置において、表示画像の明るさやコントラストを検出して制御するためにフォトダイオードなどの受光素子が広く用いられている。このフォトダイオードは、上記したような表示装置において、ＴＦＴ（Thin Film Transistor；薄膜トランジスタ）などの駆動回路を有する表示素子と共に搭載されるようになっている。

このようなフォトダイオードの一種として、平面形状のＰＩＮ型フォトダイオードが知られている。このＰＩＮ型フォトダイオードは、透明基板面上に形成された多結晶シリコンからなるｐ型半導体領域およびｎ型半導体領域と、その間の透明基板面上に形成された多結晶シリコンからなるｉ型半導体（中間半導体）領域とを備えている。

また、例えば特許文献１には、ＰＩＮ型フォトダイオードにおいて、第３の電極（ゲート電極）を用いて閾値電圧を制御するようにしたものが提案されている。

特開２００４−１１９７１９号公報

ところで、上記のように表示装置において、ＴＦＴと共に同一基板上に形成されたフォトダイオードでは、ＴＦＴのオフ時の漏れ電流を抑制するため、半導体膜厚を薄くする必要があった。したがって、それに伴って受光部としての中間半導体領域の厚み（体積）も小さくなり、受光感度が十分に確保できないという問題があった。

そこで、受光部としての中間半導体領域の体積を増加させて受光感度を向上させる方法として、ゲート電極のＷ長やＬ長を大きくする試みがなされてきた。ところが、Ｗ長を大きくした場合、それに伴って、ゲート電極とｐ型半導体領域またはｎ型半導体領域とのオーバラップ領域において、寄生容量も増大する。そのため、発生した光電流がこの寄生容量に吸収されてしまい、実効的に光感度を向上させる効果は限定的であった。また、Ｌ長を大きくした場合には、Ｌ長が例えば８〜１０μｍ程度となると光電流は飽和してしまい、それ以上Ｌ長を大きくしても光電流を増加させることはできなかった。

このように従来の技術では、受光素子において発生する光電流を増大させるには限界があったため、受光感度を十分に向上させることが困難であった。

本発明はかかる問題点に鑑みてなされたもので、その目的は、受光感度を十分に向上させることが可能な受光素子およびそのような受光素子を備えた表示装置を提供することにある。

本発明の第１の受光素子は、素子形成面上に形成された第１導電型半導体領域と、素子形成面上に形成された第２導電型半導体領域と、第１導電型半導体領域と第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、第１導電型半導体領域と電気的に接続された第１電極と、第２導電型半導体領域と電気的に接続された第２電極と、素子形成面上の中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極とを備えたものである。また、上記中間半導体領域に注入されている不純物の導電型がｐ型であり、かつ、上記制御電極に印加される電圧が正電位となっている。

本発明の第１の表示装置は、配列された複数の表示素子および本発明の第１の受光素子を備えたものである。

本発明の第１の受光素子および第１の表示装置では、制御電極に電圧が印加されることにより、受光部としての中間半導体領域に光が照射された際に生ずる光電流の制御が可能となる。また、上記中間半導体領域に注入されている不純物の導電型がｐ型であると共に、上記制御電極に印加される電圧が正電位であることにより、中間半導体領域では、受光素子の厚み方向に沿って、ｎ−ｉ−ｐ型の構造となる。したがって、空乏層内で発生した電子−正孔対が即座に分離されるため、再結合中心に電子−正孔対がトラップされる確率が低くなり、中間半導体領域のＬ長の増大分が、光電流に寄与するようになる。

本発明の第２の受光素子は、素子形成面上に形成された第１導電型半導体領域と、素子形成面上に形成された第２導電型半導体領域と、第１導電型半導体領域と第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、第１導電型半導体領域と電気的に接続された第１電極と、第２導電型半導体領域と電気的に接続された第２電極と、素子形成面上の中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極とを備えたものである。また、上記中間半導体領域に注入されている不純物の導電型がｎ型であり、かつ、上記制御電極に印加される電圧が負電位となっている。

本発明の第２の表示装置は、配列された複数の表示素子および本発明の第２の受光素子を備えたものである。

本発明の第２の受光素子および第２の表示装置では、制御電極に電圧が印加されることにより、受光部としての中間半導体領域に光が照射された際に生ずる光電流の制御が可能となる。また、上記中間半導体領域に注入されている不純物の導電型がｎ型であると共に、上記制御電極に印加される電圧が負電位であることにより、中間半導体領域では、受光素子の厚み方向に沿って、ｐ−ｉ−ｎ型の構造となる。したがって、空乏層内で発生した電子−正孔対が即座に分離されるため、再結合中心に電子−正孔対がトラップされる確率が低くなり、中間半導体領域のＬ長の増大分が、光電流に寄与するようになる。

本発明の第１の受光素子または第１の表示装置によれば、中間半導体領域に注入されている不純物の導電型がｐ型であると共に、制御電極に印加される電圧が正電位となるようにしたので、中間半導体領域における空乏層内で発生した電子−正孔対が即座に分離され、光電流を発生しやすくすることができる。よって、中間半導体領域のＬ長を増加させても光電流が飽和しなくなり、受光感度を十分に向上させることが可能となる。

また、本発明の第２の受光素子または第２の表示装置によれば、中間半導体領域に注入されている不純物の導電型がｎ型であると共に、制御電極に印加される電圧が負電位となるようにしたので、中間半導体領域における空乏層内で発生した電子−正孔対が即座に分離され、光電流を発生しやすくすることができる。よって、中間半導体領域のＬ長を増加させても光電流が飽和しなくなり、受光感度を十分に向上させることが可能となる。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

（受光素子の構成例）
図１は、本発明の一実施の形態に係る受光素子（受光素子１）の平面構成を表したものであり、図２は、図１における受光素子１のＩＩ−ＩＩ線に沿った断面構成を表したものである。

この受光素子１は、いわゆるＰＩＮ型フォトダイオードを有する光センサであり、ガラス基板１０と、その一面側に設けられた第１導電型半導体領域としてのｐ＋層１１と、このｐ＋領域１１と基板１０の同一面側に設けられた第２導電型半導体領域としてのｎ＋層１２と、これらｐ＋域１１およびｎ＋領域１２の間に設けられた中間半導体領域としての受光部１３とを備えている。ｐ＋層１１はコンタクト部２４１を介してアノード電極２１と電気的に接続され、ｎ＋層１２はコンタクト部２４２を介してカソード電極２２と電気的に接続されている。また、ガラス基板１０のｐ＋層１１、ｎ＋層１２および受光部１３と同一面側において、受光部１３に対向する領域には、Ｌ長Ｌ１およびＷ長Ｗ１であるゲート電極２３が形成されている。なお、ガラス基板１０およびゲート電極２３と、ｐ＋層１１、ｎ＋層１２および受光部１３との間には、ゲート絶縁膜１４が形成されている。また、ｐ＋層１１、ｎ＋層１２および受光部１３と、アノード電極２１およびカソード電極２２との間には、層間絶縁膜１５が形成されている。また、アノード電極２１は配線層２５１と電気的に接続され、カソード電極２２は配線層２５２と電気的に接続されている。

ガラス基板１０は、光透過性を有する透明基板である。なお、このガラス基板１０の代わりに、例えば、プラスチック、石英、酸化アルミニウムなどの透明（光透過性）材料を用いて基板を構成してもよい。

ゲート絶縁膜１４および層間絶縁膜１５は、例えば、酸窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）などの絶縁性材料により構成されている。これらは単独層を積層してもよいし、複数の材料を用いて混合層としてもよい。

ｐ＋層１１は、ゲート絶縁膜１４の上に受光部１３と接して形成されており、ｐ型不純物が高濃度に注入されたｐ型半導体により構成されている。ｐ型不純物は、例えば、ホウ素などである。このｐ型半導体は、例えば、結晶質半導体により構成されているのが好ましい。キャリヤの移動度を高くすることができるからである。結晶質半導体としては、多結晶シリコン（ポリシリコン）が挙げられる。多結晶シリコンによりなるｐ＋層１１は、例えば、非晶質シリコン（アモルファスシリコン）をＣＶＤ（Chemical Vapor Deposition）法などにより製膜し、エキシマレーザなどのレーザ光を照射し、溶融固化することにより形成することができる。このため、後述する表示装置が受光素子１を搭載する場合、ＴＦＴなどの駆動回路と共に同一基板上に製造することができるので好ましい。

ｎ＋層１２は、ゲート絶縁膜１４の上に受光部１３と接して形成されており、ｎ型不純物が高濃度に注入されたｎ型半導体により構成されている。ｎ型不純物は、例えば、リンなどである。このｎ型半導体は、例えば、結晶質半導体により構成されているのが好ましい。ｐ型半導体の場合と同様に、キャリヤの移動度を高くすることができるからである。結晶質半導体としては、多結晶シリコンが挙げられる。多結晶シリコンによりなるｎ＋層１２は、例えば、ｐ＋層１１と同様の製造方法により形成することができるので好ましい。

受光部１３は、受光素子１の受光領域であり、ｐ＋層１１およびｎ＋層１２の間のゲート絶縁膜１４の上に、これらの層と接して形成されている。この受光部１３は、ｎ＋層１２よりも不純物（ｎ型不純物）濃度が低く（例えば、１×１０^１７〜５×１０^１８（ａｔｍ／ｃｍ^３）程度）なるように形成された中間半導体領域（ｎ−層）である。この受光部１３は、非単結晶半導体層を含んでいてもよい。この非単結晶半導体層の材料としては、例えば非晶質シリコン、微結晶シリコンまたは多結晶シリコンが挙げられる。

なお、非単結晶半導体層の膜厚はなるべく大きいほうが好ましく、例えば、３０〜６０ｎｍ程度が望ましい。膜厚が小さい場合には受光部１３に生ずる光電流が減少する一方、膜厚が大きい場合には漏れ電流が増えてしまうからである。また、多結晶シリコンの結晶粒径は、５０ｎｍ〜１μｍ程度が望ましい。また、上記のようなレーザ照射を用いずに、ＣＶＤ法により形成された微結晶シリコンを用いる場合には、結晶粒径は、１０〜１００ｎｍ程度が望ましい。

アノード電極２１は、ｐ＋層１１と電気的に接続されており、導電性の材料により構成されている。

カソード電極２２は、ｎ＋層１２と電気的に接続されており、アノード電極２１と同様に導電性の材料により構成されている。

ゲート電極２３は、ゲート絶縁膜１４を介して受光部１３に対向する領域に形成されている。このゲート電極２３は、電圧を印加することにより、受光部１３に光が照射された際に生ずる光電流の制御を可能とする制御電極として機能している。また、本実施の形態では、受光部１３に注入されている不純物（ｎ型不純物）の導電型がｎ型であると共に、ゲート電極２３に印加される電圧が負電位となっている。

（受光素子の作用および効果）
次に、図１および図２に加えて図３〜図８を参照して、本実施の形態の受光素子１の作用および効果について、比較例と比較しつつ詳細に説明する。

まず、図１および図２を参照して、受光素子１の基本的な作用について説明する。この受光素子１では、受光部１３に対して光が照射される（光が入射する）と、その光量に応じて受光部１３において光電流が発生し、ｐ＋層１１とｎ＋層１２との間に流れることにより、受光素子として機能する。

次に、図３〜図８を参照して、受光素子１の特徴的な作用および効果について、比較例と比較しつつ説明する。ここで、図３は、比較例に係る受光素子（受光素子１００）の平面構成を表したものであり、図４は、図３における受光素子１のＩＩＩ−ＩＩＩ線に沿った断面構成を表したものである。

この比較例に係る受光素子１００では、本実施の形態の受光素子１とは異なり、ゲート電極２３に印加される電圧が負電位である。また、受光部１０３に注入されている不純物（ｐ型不純物）の導電型がｐ型となっているか、あるいは受光部１０３がイントリンシック層（Ｉ層）となっている。

これにより、この受光素子１００では、光が照射されたときに、受光部１０３に注入されている不純物（ｐ型不純物）の導電型がｐ型となっている場合には、この中間半導体領域としての受光部１０３には空乏層が発生しないため、光電流も発生しない。また、受光部１０３がイントリンシック層（Ｉ層）となっている場合には、この中間半導体領域としての受光部１０３中での再結合中心が多くなる。このため、受光部１０３中で発生した電子−正孔対が長いＬ長を走るような状況では、この電子−正孔対が再結合中心に容易にトラップされることとなり、光電流としては寄与しない。よって、ゲート電極２３のＬ長Ｌ１を増加させて受光部のＬ長を増加させた場合、例えば図５に示した符号Ｇ１００のように、ある程度（ここでは、Ｌ１＝１０μｍ程度）のところで光電流が飽和してしまうことになる。

これに対し、本実施の形態の受光素子１では、受光部１３に注入されている不純物（ｎ型不純物）の導電型がｎ型であると共に、ゲート電極２３に印加される電圧が負電位となっている。これにより、光が照射されたときに、中間半導体領域としての受光部１３では、受光素子１の厚み方向に沿って、ｐ−ｉ−ｎ型の構造となる。したがって、空乏層内で発生した電子−正孔対が即座に分離されるため、再結合中心に電子−正孔対がトラップされる確率が低くなり、受光部１３のＬ長の増大分が光電流に寄与するようになる（光電流が発生しやすくなる）。したがって、例えば図５に示した符号Ｇ１のように、Ｌ長の増加に対して広い範囲（Ｌ１＝２００〜４００μｍ程度まで）で光電流を線型に増加させることが可能となり（符号Ｇ１２）、受光感度を十分に向上させることが可能となる。

また、例えば図６に示したように、可変電圧電源Ｖ１を用いると共に、受光素子１のアノード電極２１とカソード電極２２との間に逆バイアス電圧を印加することにより、以下のことが分かる。すなわち、例えば図７に示したように、発生する光電流の大きさ（受光感度）は、ｎ＋層１２とゲート電極２３との間の電圧Ｖｎｇ（ゲート電圧Ｖｇ）の大きさにおいて、最適な範囲（ここでは、−６〜−９Ｖ程度）があることが分かる。

また、Ｌ長Ｌ１を増加させた場合でも、ゲート電極２３とｐ＋層１１またはｎ＋層１２との間のオーバラップ領域である寄生容量発生領域は増加しないため、受光素子１の形状の自由度も向上する。

またこの場合、例えば図８に示したように、受光部１３における不純物濃度は、２×１０^１８（ａｔｍ／ｃｍ^３）以下程度であるのが望ましい。これ以上の不純濃度となると、ゲート電圧Ｖｇを印加したときの耐圧（降伏電圧）が急激に低下してしまうからである。

以上のように本実施の形態では、受光部１３に注入されている不純物の導電型がｎ型であると共に、ゲート電極２３に印加される電圧が負電位となるようにしたので、受光部１３における空乏層内で発生した電子−正孔対が即座に分離され、光電流を発生しやすくすることができる。よって、Ｌ長を増加させても光電流が飽和しなくなり（Ｌ長の増加に対して広い範囲で光電流を線型に増加させることが可能となり）、受光感度を十分に向上させることが可能となる。

（変形例）
以下、本発明の変形例をいくつか挙げて説明する。なお、上記実施の形態における構成要素と同一のものには同一の符号を付し、適宜説明を省略する。

［変形例１］
図９は、変形例１に係る受光素子（受光素子１Ａ）の平面構成を表したものであり、図１０は、図９における受光素子１ＡのＩＶ−ＩＶ線に沿った断面構成を表したものである。この受光素子１Ａでは、受光部１３Ａに注入されている不純物（ｐ型不純物）の導電型がｐ型であると共に、ゲート電極２３に印加される電圧が正電位となっている。すなわち、受光部１３Ａがｐ−層となっている。

このような構成により本変形例の受光素子１Ａにおいても、上記実施の形態と同様の作用により、光電流を発生しやすくすることができ、受光感度を十分に向上させることが可能となる。

［変形例２］
図１１は、変形例２に係る受光素子（受光素子１Ｂ）の断面構成を表したものである。上記実施の形態および変形例１においては、ゲート電極２３が、ｐ＋層１１、ｎ＋層１２および受光部１３よりも下層に形成されているボトムゲート型の受光素子について説明した。これに対し、この受光素子１Ｂは、ゲート電極２３Ｂが、ｐ＋層１１、ｎ＋層１２および受光部１３よりも上層に形成されているトップゲート型の受光素子である。なお、この受光素子１Ｂでは、層間絶縁膜１６０〜１６２、ゲート絶縁膜１４Ｂが形成されている。

また、この受光素子１Ｂにおいても、受光部１３に注入されている不純物（ｐ型不純物）の導電型がｐ型である場合には、ゲート電極２３Ｂに印加される電圧が正電位となっている。一方、受光部１３に注入されている不純物（ｎ型不純物）の導電型がｎ型である場合には、ゲート電極２３Ｂに印加される電圧が負電位となっている。

このような構成により本変形例の受光素子１Ｂにおいても、上記実施の形態および変形例１と同様の作用により、光電流を発生しやすくすることができ、受光感度を十分に向上させることが可能となる。

［変形例３，４］
図１２（Ａ）および図１２（Ｂ）は、変形例３，４に係る受光素子（受光素子１Ｃ，１Ｄ）の断面構成を表したものである。

受光素子１Ｃでは、カソード電極２２Ｃにおいて、受光部１３の少なくとも一部の領域を介してゲート電極２３に対向する対向領域ｄ１２が設けられている。また、受光部１３が、ｎ＋層１２よりも不純物（ｎ型不純物）濃度が低くなるように（ｎ−層として）形成されると共に、光照射の際に、ゲート電極２３に対し、負電位のゲート電圧Ｖｇが印加されるようになっている。

また、受光素子１Ｄでは、アノード電極２１Ｄにおいて、受光部１３Ａの少なくとも一部の領域を介してゲート電極２３に対向する対向領域ｄ１１が設けられている。また、受光部１３Ａが、ｐ＋層１１よりも不純物（ｐ型不純物）濃度が低くなるように（ｐ−層として）形成されると共に、光照射の際に、ゲート電極２３に対し、正電位のゲート電圧Ｖｇが印加されるようになっている。

このような構成により変形例３，４に係る受光素子１Ｃ，１Ｄでは、例えば図１３に示した受光素子１Ｃのように、ゲート電極２３に負極性の電圧を印加した場合、カソード電極２２Ｃにおける対向領域ｄ１２での印加電圧により、バックチャネル側が負極側に際限なく持ち上げられることがなくなる。そのため、ｎ−層である受光部１３において、ｐ化される領域１３Ｐが抑えられる。これにより、受光部１３中のｐ化された領域１３Ｐと、ｎ＋層１２との間に生ずる電界が緩和され、ブレークダウン現象が発生しにくくなる。よって、製造の際の歩留りを向上させることも可能となる。なお、受光素子１Ｄにおいても同様の作用により同様の効果が得られる。

［変形例５，６］
図１４（Ａ）および図１４（Ｂ）は、変形例５，６に係る受光素子（受光素子１Ｅ，１Ｆ）の断面構成を表したものである。これら受光素子１Ｅ，１Ｆは、上記変形例３，４において説明した対向領域を、トップゲート型の受光素子において設けたものに対応する。

受光素子１Ｅでは、カソード電極２２Ｅとコンタクト部２４４を介して電気的に接続された電極２６２において、受光部１３の少なくとも一部の領域を介してゲート電極２３Ｂに対向する対向領域ｄ２２が設けられている。また、受光素子１Ｆでは、アノード電極２１Ｆとコンタクト部２４３を介して電気的に接続された電極２６１において、受光部１３Ａの少なくとも一部の領域を介してゲート電極２３Ｂに対向する対向領域ｄ２１が設けられている。

このような構成により変形例５，６に係る受光素子１Ｅ，１Ｆにおいても、上記変形例３，４と同様の作用により、ブレークダウン現象を発生しにくくすることができ、製造の際の歩留りを向上させることが可能となる。

［変形例７］
図１５は、変形例７に係る受光素子（受光素子１Ｇ）の平面構成を表したものであり、図１６は、図１５における受光素子１ＧのＶ−Ｖ線に沿った断面構成を表したものである。

本変形例の受光素子１Ｇでは、受光部１３が、ｎ＋層１２よりも不純物（ｎ型不純物）濃度が低くなるように（ｎ−層として）形成されると共に、光照射の際に、ゲート電極２３に対し、負電位のゲート電圧Ｖｇが印加されるようになっている。

また、この受光素子１Ｇでは、受光部１３（ｎ−層）とｎ＋層１２との境界部Ｂｎが、ゲート電極２３におけるｎ＋層１２側の端辺Ｅｎよりも、ｎ＋層１２側（外側）に位置している。なお、この境界部Ｂｎは、端辺Ｅｎ上に位置しているようにしてもよい。

これは、以下説明するような耐圧の問題を回避するための構造である。すなわち、受光部１３（ｎ−層）に注入されている不純物の導電型がｎ型であり、ゲート電極２３に印加される電圧Ｖｇが負電位である場合に、このゲート電圧Ｖｇが一定電圧以上になると、ｎ＋層１２と受光部１３（ｎ−層）との間の耐圧に、問題が生じる。

具体的には、この場合、ゲート電極２３上の受光部１３（ｎ−層）にはホールが誘起され、ｐ−ｎジャンクションは、ｎ＋層１２と受光部１３（ｎ−層）との境界（境界部Ｂｎ）付近で形成される。ここで、この誘起されたホールによって形成されたｐ−ｎジャンクションにおけるｐ−ｎ＋間では、内部電界が強いため、耐圧の問題が生じる。

このため、このｐ−ｎジャンクション部分において、ゲート電極２３による電界の影響を受けにくいｎ−層をｐ−ｎ＋間に挿入できれば、ｐ−ｎ＋間の内部電界が緩和され、耐圧の改善が可能となる。

したがって、本変形例の受光素子１Ｇでは、上記したように、境界部Ｂｎが、ゲート電極２３におけるｎ＋層１２側の端辺Ｅｎよりもｎ＋層１２側（外側）に位置しており、これにより、ゲート電極２３からの電界の影響が少なくなるようになっている。よって、ｎ＋領域とｎ−領域との間の電界を緩和することによって耐圧の問題を回避することができ、受光素子の感度を高くして安定な動作が可能となる。

ここで、図１７は、受光素子１Ｇにおけるゲート電圧Ｖｇｎと光電流Ｉｎｐとの関係を表したものである。ここでは、Ｖｎｐ＝６．０Ｖであり、受光部１３における不純物濃度は、１×１０^１８（ａｔｍ／ｃｍ^３）となっている。また、この図１７では、境界部Ｂｎの位置を、＋１．５μｍから−０．２５μｍまで変化させた場合のものとなっている。なお、図１５中に示したように、「＋方向」とは、境界部Ｂｎが、端辺Ｅｎよりもｎ＋層１２側（外側）に位置していることを意味している。また、同様に「−方向」とは、境界部Ｂｎが、端辺Ｅｎよりも受光部１３（ｎ−層）側（内側）に位置していることを意味している。

図１７において、Ｖｇｎ＝−８Ｖ印加時の光電流Ｉｎｐに着目すると、境界部Ｂｎが、端辺Ｅｎよりも受光部１３（ｎ−層）側（内側）に位置している場合には、１．０×１０^−９Ａ以上の光電流Ｉｎｐが流れてしまっており、耐圧に問題があることが分かる。一方、境界部Ｂｎが、端辺Ｅｎよりもｎ＋層１２側（外側）に位置している場合には、耐圧の問題が生じていないことが分かる。

また、図１８は、受光素子１Ｇにおける受光部１３の不純物濃度と光電流Ｉｎｐとの関係を表したものである。ここでは、ゲート電圧Ｖｇｎ＝−８Ｖとなっている。また、境界部Ｂｎの位置は、０．０μｍとなっている（すなわち、端辺Ｅｎ上に位置している）。

図１８より、不純物の導電型がｎ型の場合に不純物濃度は、２×１０^１８（ａｔｍ／ｃｍ^３）以下である必要があることが分かる。

［変形例８］
図１９は、変形例８に係る受光素子（受光素子１Ｈ）の平面構成を表したものであり、図２０は、図１９における受光素子１ＨのＶＩ−ＶＩ線に沿った断面構成を表したものである。

本変形例の受光素子１Ｈでは、受光部１３Ａが、ｐ＋層１１よりも不純物（ｐ型不純物）濃度が低くなるように（ｐ−層として）形成されると共に、光照射の際に、ゲート電極２３に対し、正電位のゲート電圧Ｖｇが印加されるようになっている。

また、この受光素子１Ｈでは、受光部１３Ａ（ｐ−層）とｐ＋層１１との境界部Ｂｐが、ゲート電極２３におけるｐ＋層１１側の端辺Ｅｐよりも、ｐ＋層１１側（外側）に位置している。なお、この境界部Ｂｐは、端辺Ｅｐ上に位置しているようにしてもよい。

これは、変形例７における受光素子１Ｇと同様に、変形例７において説明した耐圧の問題を回避するための構造である。

すなわち、本変形例の受光素子１Ｈでは、上記したように、境界部Ｂｐが、ゲート電極２３におけるｐ＋層１１側の端辺Ｅｐよりもｐ＋層１１側（外側）に位置しており、これにより、ゲート電極２３からの電界の影響が少なくなるようになっている。よって、ｐ＋領域とｐ−領域との間の電界を緩和することによって耐圧の問題を回避することができ、受光素子の感度を高くして安定な動作が可能となる。

ここで、図２１は、受光素子１Ｈにおけるゲート電圧Ｖｇｎと光電流Ｉｎｐとの関係を表したものである。ここでは、Ｖｎｐ＝６．０Ｖであり、受光部１３Ａにおける不純物濃度は、１×１０^１８（ａｔｍ／ｃｍ^３）となっている。また、この図２１では、境界部Ｂｐの位置を、＋１．５μｍから−０．２５μｍまで変化させた場合のものとなっている。なお、図１９中に示したように、「＋方向」とは、境界部Ｂｐが、端辺Ｅｐよりもｐ＋層１１側（外側）に位置していることを意味している。また、同様に「−方向」とは、境界部Ｂｐが、端辺Ｅｐよりも受光部１３Ａ（ｐ−層）側（内側）に位置していることを意味している。

図２１において、Ｖｇｎ＝２Ｖ印加時の光電流Ｉｎｐに着目すると、境界部Ｂｐが、端辺Ｅｐよりも受光部１３Ａ（ｐ−層）側（内側）に位置している場合には、１．０×１０^−９Ａ以上の光電流Ｉｎｐが流れてしまっており、耐圧に問題があることが分かる。一方、境界部Ｂｐが、端辺Ｅｐよりもｐ＋層１１側（外側）に位置している場合には、耐圧の問題が生じていないことが分かる。

また、図２２は、受光素子１Ｈにおける受光部１３Ａの不純物濃度と光電流Ｉｎｐとの関係を表したものである。ここでは、ゲート電圧Ｖｇｎ＝８Ｖとなっている。また、境界部Ｂｐの位置は、０．０μｍとなっている（すなわち、端辺Ｅｐ上に位置している）。

図２２より、不純物の導電型がｐ型の場合に不純物濃度は、２×１０^１８（ａｔｍ／ｃｍ^３）以下である必要があることが分かる。

［変形例９］
図２３は、変形例９に係る受光素子の回路構成を表したものである。本変形例の受光素子の回路は、２つの受光素子１ａ，１ｂ（それぞれ、これまで説明した受光素子１等からなるもの）により構成されている。具体的には、電源ＶＤＤとグランド（接地）ＧＮＤとの間に、互いに直列接続された２つの受光素子１ａ，１ｂが配置されている。

受光素子１ａでは、カソード電極２２が電源ＶＤＤに接続され、アノード電極２１が端子Ｂおよび出力端子に接続され、ゲート電極２３がＡ端子に接続されている。また、受光素子１ｂでは、カソード電極２２が端子Ｂおよび出力端子に接続され、アノード電極２１がグランドＧＮＤに接続され、ゲート電極２３がＣ端子に接続されている。

受光素子１ｂは、環境的外乱を補償するため、ブラックマトリックスＢＭの下（ブラックマトリクスＢＭの形成領域内）に配置されている。一方、受光素子１ａは、照度を測定できるようにするため、ブラックマトリックスＢＭの形成領域以外の部分に配置されている。

なお、受光素子１ａ，１ｂにおける受光部１３では、ｐ型になるようにホウ素がイオン注入されている。また、このホウ素の濃度は、耐圧の制限から、２×１０^１８（ａｔｍ／ｃｍ^３）以下であることが必要であり、１．５×１０^１６〜３.５×１０^１７（ａｔｍ／ｃｍ^３）範囲の濃度となるようにするのが好ましい。

ここで、図２３中に示された、端子Ａ，Ｂ，Ｃにおける電位ＶＡ，ＶＢ，ＶＣ、電源ＶＤＤおよびグランドＧＮＤでは、以下の（１）式を満たすようにするのが好ましい。これにより、安定的に光電流を出力することが可能となるからである。
ＧＮＤ＜ＶＣ＜ＶＢ＜ＶＡ＜ＶＤＤ ……（１）

以上、実施の形態および変形例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。

例えば、上記実施の形態で説明した、カソード電極またはこのカソード電極と電気的に接続された電極、ならびにアノード電極またはこのアノード電極と電気的に接続された電極における、少なくとも対向領域（対向領域ｄ１１，ｄ１２，ｄ２１，ｄ２２）の部分は、例えばＩＴＯ（Indium Tin Oxide；酸化インジウムスズ））などの透明材料により構成された透明電極であるのが好ましい。そのように構成した場合、受光部に対する光の入射効率が向上するため、受光感度をより向上させることが可能となる。

また、本発明は、可視光における効果に限定されるものではなく、不可視光（例えば、Ｘ線、電子線、紫外光、赤外光）においても効果を奏するものである。特に、半導体層のバンドギャップ近傍の光に対して本発明を用いれば、効果的な受光素子を構成することが可能となる。

また、本発明では、主にシリコン薄膜を半導体層として用いているが、電界により制御可能な半導体材料であればなんでも良く、他にも例えば、ＳｉＧｅ、Ｇｅ、Ｓｅ、有機半導体膜、酸化物半導体膜などを用いることが可能である。

また、本発明の受光素子は、例えば図２４〜図２７に示した液晶表示装置４や有機ＥＬ表示装置５のように、表示素子および受光素子を備えた表示装置に適用することが可能である。これにより、外部からの環境光や表示部４８等からの表示光を受光することが可能となり、表示データやバックライトの光量等を制御したり、タッチパネル機能や指紋入力機能、スキャナ機能などを有する多機能ディスプレイとして機能させることが可能となる。具体的には、図２４に示した液晶表示装置４には、上記実施の形態等で説明した受光素子１等と、ソース電極３Ｎ２１、ドレイン電極３Ｎ２２、ゲート電極３Ｎ２３１，３Ｎ２３２、チャネル層３Ｎ１３１，３Ｎ１３２、ｎ＋層３Ｎ１２およびＬＤＤ（Lightly Doped Drain）層３Ｎ１４を有するＮ型ＴＦＴ３Ｎと、ソース電極３Ｐ２２、ドレイン電極３Ｐ２１、ゲート電極３Ｐ２３、チャネル層３Ｐ１３およびｐ＋層３Ｐ１１を有するＰ型ＴＦＴ３Ｐと、平坦化膜４１と、画素電極４２１と、共通電極４２２と、液晶層４３と、スペーサ４４と、オーバーコート層４５と、ブラックマトリクス層４６と、カラーフィルタ層４７と、ガラス基板４０とを備えている。また、表示部４８内の各画素４９には、例えば図２５に示したように、データラインＤＬ、ゲートラインＧＬ１〜ＧＬ３、電源ラインＶＤＤ、接地ラインＧＮＤ、共通ラインＣＯＭ、リードラインＲＬ、液晶素子ＬＣ、受光素子１、画素選択用ＴＦＴ素子ＳＷ１，ＳＷ３、容量素子Ｃ１およびソースフォロワ素子ＳＦを有する画素回路が形成されている。また、図２６に示した有機ＥＬ表示装置５には、上記実施の形態等で説明した受光素子１等と、Ｎ型ＴＦＴ３Ｎと、Ｐ型ＴＦＴ３Ｐと、平坦化膜５１と、アノード電極５２１と、カソード電極５２２と、発光層５３と、樹脂層５４と、オーバーコート層５５と、ブラックマトリクス層５６と、カラーフィルタ層５７と、ガラス基板５０とを備えている。なお、受光素子１等は、各画素４９内に設ける場合には限られず、例えば図２７に示した液晶表示装置４Ａのように、表示部４８の外縁部に設けるようにしてもよい。

また、上記実施の形態等で説明した構成等を組み合わせるようにしてもよい。

本発明の一実施の形態に係る受光素子の構成を表す平面図である。 図１に示した受光素子の構成を表す断面図である。 比較例に係る受光素子の構成を表す平面図である。 図３に示した比較例に係る受光素子の構成を表す断面図である。 図１および図３に示した受光素子におけるゲート電極のＬ長と光電流との関係を表す特性図である。 図１に示した受光素子の受光特性を測定する回路を説明するための回路図である。 図１に示した受光素子におけるゲート電圧と光電流との関係を表す特性図である。 図１に示した受光素子における受光部の不純物濃度と降伏電圧との関係を表す特性図である。 本発明の変形例１に係る受光素子の構成を表す平面図である。 図９に示した変形例１に係る受光素子の構成を表す断面図である。 本発明の変形例２に係る受光素子の構成を表す断面図である。 本発明の変形例３および変形例４に係る受光素子の構成を表す断面図である。 図１２に示した変形例３に係る受光素子の特徴的な作用を説明するための断面図である。 本発明の変形例５および変形例６に係る受光素子の構成を表す断面図である。 本発明の変形例７に係る受光素子の構成を表す平面図である。 図１５に示した変形例７に係る受光素子の構成を表す断面図である。 図１５に示した変形例７に係る受光素子におけるゲート電圧と光電流との関係を表す特性図である。 図１５に示した変形例７に係る受光素子における受光部の不純物濃度と光電流との関係を表す特性図である。 本発明の変形例８に係る受光素子の構成を表す平面図である。 図１９に示した変形例８に係る受光素子の構成を表す断面図である。 図１９に示した変形例８に係る受光素子におけるゲート電圧と光電流との関係を表す特性図である。 図１９に示した変形例８に係る受光素子における受光部の不純物濃度と光電流との関係を表す特性図である。 本発明の変形例９に係る受光素子の構成を表す回路図である。 図１に示した受光素子を備えた液晶表示装置の一例を表す断面図である。 図２４に示した液晶表示装置における画素回路の一例を表す平面図および回路図である。 図１に示した受光素子を備えた有機ＥＬ表示装置の一例を表す断面図である。 図１に示した受光素子を備えた液晶表示装置の他の例を表す平面図である。

符号の説明

１，１Ａ〜１Ｈ，１ａ，１ｂ…受光素子、１０…ガラス基板、１１…ｐ＋層、１２…ｎ＋層、１１Ｃ，１２Ｃ…寄生容量発生領域、１３…受光部（ｎ−層）、１３Ａ…受光部（ｐ−層）、１３Ｐ…ｐ化領域、１４，１４Ｃ…ゲート絶縁膜、１５，１６０〜１６２…層間絶縁膜、２１，２１Ｄ，２１Ｆ…アノード電極、２２，２２Ｃ，２２Ｅ…カソード電極、２３，２３Ｂ…ゲート電極、２４１〜２４４…コンタクト部、２５１，２５２…配線層、２６１，２６２…電極、３Ｎ…Ｎ型ＴＦＴ、３Ｐ…Ｐ型ＴＦＴ、４，４Ａ…液晶表示装置、４０…ガラス基板、４１…平坦化膜、４２１…画素電極、４２２…共通電極、４３…液晶層、４４…スペーサ、４５…オーバーコート層、４６…ブラックマトリクス層、４７…カラーフィルタ層、４８…表示部、４９…画素、５…有機ＥＬ表示装置、５０…ガラス基板、５１…平坦化膜、５２１…アノード電極、５２２…カソード電極、５３…発光層、５４…樹脂層、５５…オーバーコート層、５６…ブラックマトリクス層、５７…カラーフィルタ層、Ｌ１…ゲート電極のＬ長、Ｗ１…ゲート電極のＷ長、Ｖ１…可変電圧電源、ｄ１１，ｄ１２，ｄ２１，ｄ２２…オーバラップ領域（対向領域）、Ｅｎ，Ｅｐ…端辺、Ｂｎ，Ｂｐ…境界部、ＢＭ…ブラックマトリクス。

Claims (18)

1. 素子形成面上に形成された第１導電型半導体領域と、
   前記素子形成面上に形成された第２導電型半導体領域と、
   前記第１導電型半導体領域と前記第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
   前記第１導電型半導体領域と電気的に接続された第１電極と、
   前記第２導電型半導体領域と電気的に接続された第２電極と、
   前記素子形成面上の前記中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極と
   を備え、
   前記中間半導体領域に注入されている不純物の導電型がｐ型であり、かつ、前記制御電極に印加される電圧が正電位である
   受光素子。
2. 前記第１電極がアノード電極であると共に、前記第２電極がカソード電極であり、
   前記アノード電極またはこのアノード電極と電気的に接続された電極が、前記対向領域を有する
   請求項１に記載の受光素子。
3. 前記制御電極が、前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域よりも下層に形成されている
   請求項１に記載の受光素子。
4. 前記制御電極が、前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域よりも上層に形成されている
   請求項１に記載の受光素子。
5. 前記中間半導体領域の不純物濃度が、２×１０^１８（ａｔｍ／ｃｍ^３）以下である
   請求項１に記載の受光素子。
6. 前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域は、多結晶シリコンにより構成された非単結晶半導体層を含む
   請求項１に記載の受光素子。
7. 前記非単結晶半導体層の膜厚が、３０ｎｍ以上かつ６０ｎｍ以下である
   請求項６に記載の受光素子。
8. 前記中間半導体領域と前記第１導電型半導体領域との境界部が、前記制御電極における第１導電型半導体領域側の端辺上、またはこの端辺よりも第１導電型半導体領域側に位置している
   請求項１ないし請求項７のいずれか１項に記載の受光素子。
9. 素子形成面上に形成された第１導電型半導体領域と、
   前記素子形成面上に形成された第２導電型半導体領域と、
   前記第１導電型半導体領域と前記第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
   前記第１導電型半導体領域と電気的に接続された第１電極と、
   前記第２導電型半導体領域と電気的に接続された第２電極と、
   前記素子形成面上の前記中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極と
   を備え、
   前記中間半導体領域に注入されている不純物の導電型がｎ型であり、かつ、前記制御電極に印加される電圧が負電位である
   受光素子。
10. 前記第１電極がアノード電極であると共に、前記第２電極がカソード電極であり、
    前記カソード電極またはこのカソード電極と電気的に接続された電極が、前記対向領域を有する
    請求項９に記載の受光素子。
11. 前記制御電極が、前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域よりも下層に形成されている
    請求項９に記載の受光素子。
12. 前記制御電極が、前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域よりも上層に形成されている
    請求項９に記載の受光素子。
13. 前記中間半導体領域の不純物濃度が、２×１０^１８（ａｔｍ／ｃｍ^３）以下である
    請求項９に記載の受光素子。
14. 前記第１導電型半導体領域、前記第２導電型半導体領域および前記中間半導体領域は、多結晶シリコンにより構成された非単結晶半導体層を含む
    請求項９に記載の受光素子。
15. 前記非単結晶半導体層の膜厚が、３０ｎｍ以上かつ６０ｎｍ以下である
    請求項１４に記載の受光素子。
16. 前記中間半導体領域と前記第２導電型半導体領域との境界部が、前記制御電極における第２導電型半導体領域側の端辺上、またはこの端辺よりも第２導電型半導体領域側に位置している
    請求項９ないし請求項１５のいずれか１項に記載の受光素子。
17. 配列された複数の表示素子および受光素子を備え、
    前記受光素子は、
    素子形成面上に形成された第１導電型半導体領域と、
    前記素子形成面上に形成された第２導電型半導体領域と、
    前記第１導電型半導体領域と前記第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
    前記第１導電型半導体領域と電気的に接続された第１電極と、
    前記第２導電型半導体領域と電気的に接続された第２電極と、
    前記素子形成面上の前記中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極と
    を有し、
    前記中間半導体領域に注入されている不純物の導電型がｐ型であり、かつ、前記制御電極に印加される電圧が正電位である
    表示装置。
18. 配列された複数の表示素子および受光素子を備え、
    前記受光素子は、
    素子形成面上に形成された第１導電型半導体領域と、
    前記素子形成面上に形成された第２導電型半導体領域と、
    前記第１導電型半導体領域と前記第２導電型半導体領域との間の素子形成面上に、これらの２つの半導体領域よりも不純物濃度が低く形成された中間半導体領域と、
    前記第１導電型半導体領域と電気的に接続された第１電極と、
    前記第２導電型半導体領域と電気的に接続された第２電極と、
    前記素子形成面上の前記中間半導体領域に対向する対向領域に絶縁膜を介して形成された制御電極と
    を有し、
    前記中間半導体領域に注入されている不純物の導電型がｎ型であり、かつ、前記制御電極に印加される電圧が負電位である
    表示装置。

Images