JP2009175264A - 画像書き込み表示装置、電極配線切替装置 - Google Patents

Abstract

【課題】画像書き込み表示までの時間短縮のために一対の電極間の印加電圧を上げた場合でも、既に書き込み表示されている領域への画質低下の影響を回避する。
【解決手段】走査電極側スイッチ５６の第３接点５６Ｃは負荷抵抗素子６２の一端部に接続され、他端部はアース接地されている。負荷抵抗素子６２は、走査電極６を通して電荷が液晶層に充放電される速度を制御する役目を有しており、その抵抗値は、上限値及び下限値が決定される。負荷抵抗素子６２の抵抗値Ｒの範囲は、データ電圧周波数が１ＫＨz、表示媒体の等価的容量が３ｎＦ（大きさ１０ｍｍ×１０ｍｍ×５μｍ）、データ電圧１５Ｖ、選択電圧７０Ｖ（＋５５+１５）の下、所定の許容範囲（最大９５％の反射率を維持）を定めた結果、７８０ＫΩ＞Ｒ＞１５０ＫΩとしている。
【選択図】図２

Description

本発明は、画像書き込み表示装置、電極配線切替装置に関するものである。

コレステリック液晶層を表示層とし、一対の電極間に電圧を印加することで、当該コレステリック液晶層の配向パターンを、フォーカルコニック相（Ｆ相）、プレーナ相（Ｐ相）、ホメオトロピック相（Ｈ相）に変更して、画像を表示するデバイスが提案されている。

各配向間の変化速度を比較すると、前記Ｆ相への変化速度が最も遅い。このため、Ｆ相に初期化（リセット）する。初期化は、表示層の全領域を同時に行えるため、配向変化の遅さの影響を低減できる。また、Ｆ相変化に十分な時間をかけることにより、黒色を十分に表現することができ、コントラストが高くなって表示の印象が向上する。

ここで、特許文献１、特許文献２では、Ｆ相に初期化して画像を表示する基本的技術が開示されている。また、特許文献２では、Ｆ相初期化駆動方法の欠点として、画像書き込み時の相変化速度を速くするために印加電圧を高くしなければならないことや、印加電圧が高いと既に書き込まれた（表示された）画像に悪影響を及ぼすことが記載されている。
特開２００５−２５７９９９公報 特開２００５−２５７９９９公報

本発明は、画像書き込み表示までの時間短縮のために一対の電極間の印加電圧を上げた場合でも、既に書き込み表示されている領域への画質低下の影響を回避することができる画像書き込み表示装置及び電極配線切替装置を得ることが目的である。

第１の発明は、単純マトリクス状に配列された走査電極及びデータ電極を備えた一対の電極と、前記走査電極とデータ電極とによって特定された領域毎に反射率が変更される表示層を備えた表示媒体を位置決めする位置決め手段と、前記走査電極へ印加する走査電圧を生成する走査電圧源と、前記データ電極へ印加するデータ電圧を生成するデータ電圧源と、前記走査電極へ印加する初期化電圧を生成する初期化電圧源と、前記走査電極を前記走査電圧源又は初期化電圧源に選択的に接続するように切り替える第１の切替手段と、前記データ電極を前記データ電圧源又は接地に選択的に接続するように切り替える第２の切替手段と、前記第１の切替手段を制御して走査電極へ初期化電圧源を接続すると共に、前記第２の切替制御手段を制御してデータ電極を接地することで、一対の電極間に初期化電圧を印加して、前記表示層を一様の反射率とする初期化制御手段と、前記第１の切替手段を制御して走査電極を走査電圧源に接続すると共に、前記第２の切替制御手段を制御してデータ電極をデータ電圧源に接続し、順次選択される走査電極に対して、走査電圧が印加されているときに、前記データ電極側に画像データに応じたデータ電圧を印加することによって、表示層の反射率が変化する電位差を生成し、画像を走査記録する走査記録制御手段と、前記走査記録制御手段による各走査電極に対応する領域への走査記録終了直後に、当該液晶層に蓄積された電荷を、前記コレステリック液晶のＨ相状態からＰ相状態への相変化が当該蓄積された電荷の残留により阻害されない時間内に放電し、かつ、記録後に当該液晶層へ印加されるデータ電圧に起因して、当該液晶層への電荷流入を阻害する反射率維持手段と、を有することを特徴としている。

上記第１の発明において、前記反射率維持手段が、前記第１の切替手段による切替接点の１つとして組み込まれた負荷抵抗素子を備え、各走査電極に対応する走査記録終了毎に、前記第１の切り替え手段による切り替えによって、当該走査電極を前記負荷抵抗素子を介して接地することを特徴としている。

また、第１の発明において、前記初期化制御手段では、コレステリック液晶を一様に、フォーカルコニック配向状態とし、このフォーカルコニック配向をベースとして、少なくとも２種類の印加電圧によって、前記表示層を前記フォーカルコニック配向に維持するか、プレーナ配向に変更するかを、前記走査電極とデータ電極とによって特定される領域毎に決定し、画像を形成することを特徴としている。

第２の発明は、単純マトリクス状に配列された走査電極及びデータ電極を備えた一対の電極と、前記走査電極とデータ電極とによって特定された領域毎に少なくとも２値の電圧を印加することで反射率が調整されて画像が表示される表示層を備えた表示媒体における、前記走査電極側に設けられ、当該走査電極を走査電圧源又は負荷抵抗素子を介した接地状態の何れかに選択的に接続するように切り替える第１の切替手段と、前記表示媒体における前記データ電極側に設けられ、当該データ電極をデータ電圧源又は接地するように選択的に接続するように切り替える第２の切替手段と、前記表示媒体の前記表示層に、画像データに応じた画像を表示するときに、前記第１の切替手段及び第２の切替手段を制御する切替制御手段と、を有することを特徴としている。

第１の発明によれば、本構成を有しない場合に比べて、画像書き込み表示までの時間短縮のために一対の電極間の印加電圧を上げた場合でも、既に書き込み表示されている領域への画質低下の影響を回避することができる。

また、第１の発明において、液晶層に蓄積された電荷の放電が負荷抵抗素子によって制御される。

さらに、第１の発明において、コレステリック液晶の配向変化を一対の電極への印加電圧によって制御することができる。

第２の発明によれば、本構成を有しない場合に比べて、画像書き込み表示までの時間短縮のための一対の電極間の印加電圧を上げた場合でも、既に書き込み表示されている領域への画質低下の影響を回避することができる。

（表示媒体の物性）
図１は、本実施の形態における光書き込み型の表示媒体１の断面図を示している。表示媒体１は、画像に応じたバイアス信号（電圧）の印加によって画像を記録することが可能な表示媒体である。

図１に示される如く、表示媒体１は、表示面側から順に、透明基板３、透明電極５、表示層（液晶層）７、電極６、基板４及び光吸収層９が積層されて構成されている。

透明基板３、基板４は、各機能層を内面に保持し、表示媒体の構造を維持するためのものである。透明基板３、基板４は、外力に耐える強度を有するシート形状の部材で構成され、表示面側の透明基板３は少なくとも入射光を透過し、この面が表示層７に表示される画像を目視する側となる。

透明基板３、基板４は、フレキシブル性を有することが好ましい。具体的な材料としては、無機シート（例えばガラス・シリコン）、高分子フィルム（例えばポリエチレンテレフタレート、ポリスルホン、ポリエーテルスルホン、ポリカーボネート、ポリエチレンナフタレート）等を挙げることができる。外表面に、防汚膜、耐磨耗膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。

透明電極５、電極６は、図２に示す画像書き込み表示装置２から印加されたバイアス電圧を、表示媒体１内の各機能層へ印加するためのものである。

図２に示される如く、透明電極５は、複数本の細幅帯状電極部材５（１）、５（２）・・・５（ｍ）で構成され、互いに一定の間隔を持ち、かつ平行に配列されている。また、電極６は、複数本の細幅帯状電極部材６（１）、６（２）・・・６（ｎ）で構成され、互いに一定の間隔を持ち、かつ平行に配列されている。透明電極５、電極６とは、平面視で互いに９０°で交叉しており、これによって、単純マトリクス型の電極配列を構成している。

透明電極５、電極６は、面均一な導電性を有し、表示面側の透明電極５は少なくとも入射光を透過する。具体的には、金属（例えば金、アルミニウム）、金属酸化物（例えば酸化インジウム、酸化スズ、酸化インジウムスズ（ＩＴＯ））、導電性有機高分子（例えばポリチオフェン系・ポリアニリン系）などで形成された導電性薄膜を挙げることができる。表面に、密着力改善膜、光反射防止膜、ガスバリア膜など公知の機能性膜を形成してもよい。

表示層７は、電場によって入射光のうち特定の色光の反射・透過状態を変調する機能を有し、選択した状態が無電場で保持できる性質のものである。表示層７としては、曲げや圧力などの外力に対して変形しない構造であることが好ましい。

本実施の形態では、表示層７は、一例としてコレステリック液晶及び透明樹脂からなる自己保持型液晶複合体の液晶層で構成される。すなわち、複合体として自己保持性を有するためスペーサ等を必要としない液晶層であるが、これに限られるものではない。本実施形態では、図１に示される如く、高分子マトリックス（透明樹脂）１１中にコレステリック液晶１２が分散した状態となっている。

なお、表示層７は、適宜リブ８によって仕切ることによって前記コレステリック液晶１２が偏らず、ほぼ均一に分散するようにすることもできる。この場合，高分子マトリックス（透明樹脂）１１は必要なく、駆動電圧を下げることが出来る。

（コレステリック液晶組成）
コレステリック液晶１２は、入射光のうち特定の色光の反射・透過状態を変調する機能を有し、液晶分子がらせん状に捩れて配向しており、らせん軸方向から入射した光のうち、らせんピッチに依存した特定の光を干渉反射する。電場によって配向が変化し、反射状態を変化させることができる。

コレステリック液晶１２として使用可能な具体的な液晶としては、ネマチック液晶やスメクチック液晶（例えばシッフ塩基系、アゾ系、アゾキシ系、安息香酸エステル系、ビフェニル系、ターフェニル系、シクロヘキシルカルボン酸エステル系、フェニルシクロヘキサン系、ビフェニルシクロヘキサン系、ピリミジン系、ジオキサン系、シクロヘキシルシクロヘキサンエステル系、シクロヘキシルエタン系、シクロヘキサン系、トラン系、アルケニル系、スチルベン系、縮合多環系）、またはこれらの混合物に、カイラル剤（例えばステロイド系コレステロール誘導体、シッフ塩基系、アゾ系、エステル系、ビフェニル系）を添加したもの等を挙げることができる。

コレステリック液晶の螺旋ピッチは、ネマチック液晶に対するカイラル剤の添加量で調整する。例えば、表示色を青、緑、赤とする場合には、それぞれ選択反射の中心波長が、４００ｎｍ〜５００ｎｍ、５００ｎｍ〜６００ｎｍ、６００ｎｍ〜７００ｎｍの範囲になるようにする。また、コレステリック液晶の螺旋ピッチの温度依存性を補償するために、捩じれ方向が異なる、または逆の温度依存性を示す複数のカイラル剤を添加する公知の手法を用いてもよい。

表示層７がコレステリック液晶１２と、構成部材として必須ではない高分子マトリックス（透明樹脂）１１からなる自己保持型液晶複合体を形成する形態としては、コレステリック液晶の連続相中に網目状の樹脂を含むＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）構造や、高分子の骨格中にコレステリック液晶がドロップレット状に分散されたＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）構造（マイクロカプセル化されたものを含む）を用いることができ、ＰＮＬＣ構造やＰＤＬＣ構造とすることによって、コレステリック液晶と高分子の界面にアンカリング効果を生じ、無電界でのプレーナ相またはフォーカルコニック相の保持状態を、より安定にすることができる。

また，ＰＮＬＣ構造やＰＤＬＣ構造としない場合には，液晶層１２と透明基板３乃至４（透明電極５乃至６）との界面に配向膜を形成しアンカリング効果を生じさせる事ができる。配向膜は例えばポリイミド膜を用いる。

ＰＮＬＣ構造やＰＤＬＣ構造は、高分子と液晶とを相分離させる公知の方法、例えば、アクリル系、チオール系、エポキシ系などの、熱や光、電子線などによって重合する高分子前駆体と液晶を混合し、均一相の状態から重合させて相分離させるＰＩＰＳ（Ｐｏｌｙｍｅｒｉｚａｔｉｏｎ Ｉｎｄｕｃｅｄ ＰｈａｓｅＳｅｐａｒａｔｉｏｎ）法、ポリビニルアルコールなどの、液晶の溶解度が低い高分子と液晶とを混合し、攪拌懸濁させて、液晶を高分子中にドロップレット分散させるエマルジョン法、熱可塑性高分子と液晶とを混合し、均一相に加熱した状態から冷却して相分離させるＴＩＰＳ（Ｔｈｅｒｍａｌｌｙ Ｉｎｄｕｃｅｄ Ｐｈａｓｅ Ｓｅｐａｒａｔｉｏｎ）法、高分子と液晶とをクロロホルムなどの溶媒に溶かし、溶媒を蒸発させて高分子と液晶とを相分離させるＳＩＰＳ（Ｓｏｌｖｅｎｔ Ｉｎｄｕｃｅｄ Ｐｈａｓｅ Ｓｅｐａｒａｔｉｏｎ）法などによって形成することができるが、特に限定されるものではない。

（高分子マトリックス１１）
以下に高分子マトリックス１１について説明するが、前記リブ８の役目と同等の役目を持つ高分子マトリックス１１は、図１では併記（想像線矢視）したが、リブ８と同時に使用する構造はほとんどない。

高分子マトリクス１１は、コレステリック液晶１２を保持し、表示媒体の変形による液晶の流動（画像の変化）を抑制する機能を有するものであり、液晶材料に溶解せず、また液晶と相溶しない液体を溶剤とする高分子材料が好適に用いられる。また、高分子マトリックス１１としては、外力に耐える強度をもち、少なくとも反射光に対して高い透過性を示す材料であることが望まれる。

高分子マトリックス１１として採用可能な材料としては、水溶性高分子材料（例えばゼラチン、ポリビニルアルコール、セルロース誘導体、ポリアクリル酸系ポリマー、エチレンイミン、ポリエチレンオキサイド、ポリアクリルアミド、ポリスチレンスルホン酸塩、ポリアミジン、イソプレン系スルホン酸ポリマー）、あるいは水性エマルジョン化できる材料（例えばフッ素樹脂、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、エポキシ樹脂）等を挙げることができる。

なお、上記表示媒体１の各機能層に加え、画像書き込み表示時に表示媒体の非表示面側から入射する外光と表示画像を光学分離し、画質の劣化を防ぐ目的で設けられる着色層や、各機能層を貼りあわせる際に、凹凸吸収および接着の役割を果たす目的で設けられるラミネート層を設けるようにしてもよい。

（表示媒体の等価回路）
図１（Ｂ）に示される如く、図１（Ａ）の表示媒体１は、コンデンサ５０と等価である。図１（Ｂ）では、コンデンサ５０に対して選択的に電圧を印加するための電極配線切替機能の概念図を示している。

図１（Ｂ）において、コンデンサ５０の上側電極が図１（Ａ）の透明電極５に相当し、コンデンサ５０の下側電極が図１（Ａ）の電極６に相当する。

上側電極は、複数の細幅帯状電極部材５（１）、５（２）・・・５（ｍ）を選択して、画像データに基づくデータ電圧が印加される（以下、「データ電極５」という）。

また、下側電極５０Ｂは、複数の細幅帯状電極部材６（１）、６（２）・・・６（ｎ）を順次選択して、選択電圧が印加される（以下、「走査電極６」という）。

データ電極５は、２接点切替型（書込／リセット切替型）データ電極側スイッチ５２のコモン端子５２Ａに接続されている。

データ電極側スイッチ５２の第１接点５２Ｂはデータ電極側電源（交番電圧（例えば、±１５Ｖ）供給電源）５４の一端部に接続されている。このデータ電極側電源５４の他端部はアース接地されている。また、前記データ電極側スイッチ５２の第２接点５２Ｃは、アース接地されている。なお、このデータ電極側スイッチ５２を含む配線が、図２に示すデータ電極配線切替部７０に相当する。

一方、走査電極６は、３接点切替型（リセット／書込／負荷抵抗切替型）走査電極側スイッチ５６のコモン端子５６Ａに接続されている。

走査電極側スイッチ５６の第１接点５６Ｂは走査電極側電源（交番電圧（例えば、±５５Ｖ）供給電源）５８の一端部に接続されている。この走査電極側電源５８の他端部はアース接地されている。また、走査電極側スイッチ５６の第２接点５６Ｂはリセット（初期化）用電源（交番電圧（例えば、±２２Ｖ）供給電源）６０の一端部に接続されている。このリセット用電源６０の他端部はアース接地されている。さらに、走査電極側スイッチ５６の第３接点５６Ｃは負荷抵抗素子６２の一端部に接続されている。この負荷抵抗素子６２の他端部はアース接地されている。なお、この走査電極側スイッチ５６を含む配線が、図２に示す走査電極配線切替部６８に相当する。

負荷抵抗素子６２は、液晶層に蓄積された電荷を放電するときの放電速度を制御する役目を有しており、その抵抗値は、後述する演算式（１）〜（４）により、上限値及び下限値が決定されるようになっている。

なお、詳細は後述するが、本実施の形態における負荷抵抗素子６２の抵抗値Ｒの範囲は、データ電圧周波数が１ＫＨz、表示媒体の等価的容量が３ｎＦ（大きさ１０ｍｍ×１０ｍｍ×５μｍ）、走査電圧５５Ｖ，データ電圧１５Ｖ、選択電圧７０Ｖ（＋５５＋１５）、の下、所定の許容範囲（最大９５％の反射率を維持）を定めた結果、７８０ＫΩ＞Ｒ＞１５０ＫΩ（以下で、説明する（４）式に相当する）としている。

（コレステリック液晶の配向特性）
次に、コレステリック液晶（カイラルネマチック液晶）１２について具体的に説明する。コレステリック液晶１２が示すプレーナ相は、螺旋軸に平行に入射した光の螺旋の捩じれ方向に一致する円偏光成分をブラッグ反射し、残りの光を透過させる選択反射現象を起こす。反射光の中心波長λおよび反射波長幅Δλは、螺旋ピッチをｐ、螺旋軸に直交する平面内の平均屈折率をｎ、複屈折率をΔｎとすると、それぞれ、λ＝ｎ・ｐ、Δλ＝Δｎ・ｐで表され、プレーナ相のコレステリック液晶層による反射光は、螺旋ピッチに依存した鮮やかな色を呈する。

正の誘電率異方性を有するコレステリック液晶は、図３（Ａ）に示すように螺旋軸がセル表面に垂直になり入射光に対して上記の選択反射現象を起こすプレーナ相（Ｐ相）、図３（Ｂ）に示すように螺旋軸がほぼセル表面に平行になり入射光を少し前方散乱させながら透過させるフォーカルコニック相（Ｆ相）、および図３（Ｃ）に示すように螺旋構造がほどけて液晶ダイレクタが電界方向を向き入射光をほぼ完全に透過させるホメオトロピック相（Ｈ相）、の３つの状態を示す。

上記の３つの状態のうち、プレーナ相とフォーカルコニック相は、無電界で双安定に存在することができる。したがって、コレステリック液晶の相状態は、液晶層に印加される電界強度に対して一義的に決まらず、プレーナ相が初期状態の場合には、電界強度の増加に伴って、プレーナ相、フォーカルコニック相、ホメオトロピック相の順に変化し、フォーカルコニック相が初期状態の場合には、電界強度の増加に伴って、フォーカルコニック相、ホメオトロピック相の順に変化する。

一方、液晶層に印加した電界強度を急激にゼロにした場合には、プレーナ相とフォーカルコニック相はそのままの状態を維持し、ホメオトロピック相はプレーナ相に変化する。

したがって、パルス信号を印加した直後のコレステリック液晶層は、図４に示すようなスイッチング挙動を示し、印加されたパルス信号の電圧が、Ｖｆｈ以上のときには、ホメオトロピック相からプレーナ相に変化した選択反射状態となり、ＶｐｆとＶｆｈの間のときには、フォーカルコニック相による透過状態となり、Ｖｐｆ以下のときには、パルス信号印加前の状態を継続した状態、すなわちプレーナ相による選択反射状態またはフォーカルコニック相による透過状態となる。

なお、図４において、縦軸は正規化反射率であり、最大反射率を１００、最小反射率を０として、反射率を正規化している。また、プレーナ相、フォーカルコニック相およびホメオトロピック相の各状態間には、遷移領域が存在するため、正規化反射率が５０以上の場合を選択反射状態、正規化反射率が５０未満の場合を透過状態と定義し、プレーナ相とフォーカルコニック相の相変化のしきい値電圧をＶｐｆとし、フォーカルコニック相とホメオトロピック相の相変化のしきい値電圧をＶｆｈとする。

特に、コレステリック液晶の連続相中に網目状の樹脂を含むＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）構造や、高分子の骨格中にコレステリック液晶がドロップレット状に分散されたＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）構造（マイクロカプセル化されたものを含む）の液晶層においては、コレステリック液晶と高分子の界面における干渉により（アンカリング効果）、プレーナ相とフォーカルコニック相の無電界における双安定性が向上し、長期間に渡ってパルス信号印加直後の状態を保持することができる。

このようなコレステリック液晶１２を用いた表示媒体１では、コレステリック液晶の双安定現象を利用して、（Ａ）プレーナ相による選択反射状態と、（Ｂ）フォーカルコニック相による透過状態とを、スイッチングすることによって、無電界でのメモリー性を有するブラック・ホワイトのモノクロ表示、または無電界でのメモリー性を有するカラー表示を行う。

外部印加電圧の大きさに応じてコレステリック液晶１２は、プレーナ相状態（Ｐ相状態）を初期状態とした場合にはＰ相状態、フォーカルコニック相状態（Ｆ相状態）、Ｈ相状態と変化し、Ｆ相状態を初期状態とした場合にはＦ相状態、Ｈ相状態と変化し、その最終状態がＰ相状態およびＦ相状態では、電圧印加を解除した後も維持されるが、Ｈ相状態では、電界強度を急激にゼロにした場合にＰ相状態に相変化する。従って、印加電圧の大きさにより、最終的な相状態としてＰ相状態ないしＦ相状態が選択される。図４に示すように、Ｐ相状態では光反射、Ｆ相状態では光透過状態となる。

（画像書込表示装置の構成）
図２には、前述した電源切替機能（図１（Ｂ）参照）を備えた画像書込表示装置２が示されている。

画像書込装置２は、表示媒体１との接続部としてデータ電極側駆動ＩＣ６４及び走査電極側駆動ＩＣ６６を備えている。このデータ電極側駆動ＩＣ６４及び走査電極側駆動ＩＣ６６は、それぞれ表示媒体１の周縁に設けたインターフェイス部１Ａ、１Ｂに物理的かつ電気的に接続されるようになっている。

なお、このデータ電極側駆動ＩＣ６４及び走査電極側駆動ＩＣ６６は、表示媒体１側に設けてもよく、その場合には、画像書込表示装置２側に、データ電極側駆動ＩＣ６４及び走査電極側駆動ＩＣ６６と、をそれぞれ接続するインターフェイス（コネクタ等）が付加される。

画像書込表示装置２には、走査電極側配線切替部６８が設けられ、アース接地されている。走査電極側配線切替部６８は、前記走査電極側駆動ＩＣ６６に接続されている。走査電極側配線切替部６８は、リセット用電源６０、走査電極側電源５８、負荷抵抗素子６２を備えており、これらの何れかが選択される（何れかに切り替えられる）ようになっている。

また、画像書込表示装置２には、データ電極側配線切替部７０が設けられ、アース接地されている。データ電極側配線切替部７０は、前記データ電極側駆動ＩＣ６４に接続されている。データ電極側配線切替部７０は、データ電極側電源５４、短絡部７０Ａを備えており、これらの何れかが選択される（何れかに切り替えられる）ようになっている。

上記走査電極配線切替部６８及びデータ電極配線切替部７０は、それぞれ配線切替指示部７２からの指示信号に基づいて、切替制御が実行される。

配線切替指示部７２は、書込実行制御部７４に接続されている。書込実行制御部７４は、データ送出部７６を介して、前記データ電極側駆動ＩＣ６４及び走査電極側駆動ＩＣ６６に接続されている。

すなわち、書込実行制御部７４では、表示媒体１の走査電極６及びデータ電極５へ印加する電圧値及び印加時期を制御すると共に、画像データに応じた電圧を印加することで、表示媒体１への画像書込表示全般の動作を制御する。なお、この書込実行制御部７４は、データ読出部７８に接続されており、画像データはこのデータ読出部７８から取り込むようになっている。

画像書込表示装置２に送り込まれる画像データは、データ受付部８０によって受け付けた後、データ蓄積部８２に一旦蓄積されるようになっている。このデータ蓄積部８２は、前記データ読出部７８に接続されている。

また、画像書込表示装置２には、画像データの他に書込指示情報が入力されるようになっている。書込指示情報は、指示情報受付部８４で受け付けられ、書込指示部８６へ送出されるようになっている。

書込指示部８６は、データ読出部７８に接続されている。書込指示部８６に書込指示情報が入力されると、データ読出部７８へ実行指示信号を送出する。データ読出部７８では、実行指示信号の入力に基づいて、データ蓄積部８２から画像データを読み出して、書込実行制御部７４へ送出する。なお、データ受付部８０にリアルタイムで入力される画像データの場合は、データ蓄積部８２をスルーして、データ読出部７８へ送出するようにしてもよい。

（画像書き込み表示）
書込実行制御部７４では、配線切替指示部７２を介して、まず、走査電極側配線切替部６８に対してリセット用電源６０を選択するように指示し、データ電極側配線切替部７０に対して短絡部７０Ａが選択されるように指示する。

この切替状態では、単純マトリクス状に配列された総ての電極５（１）〜（ｍ）、６（１）〜（ｎ）間にリセット電圧（図５参照）が印加されて、コレステリック液晶１２の配向が一様にＦ相状態となる。このＦ相状態への配向変化は、他の配向変化時間よりも遅いが、リセット電圧（±２２Ｖ、５０Ｈz、１００msec）を全領域に同時に印加するため、画像書込みの際に順次Ｆ相配向に変化させるよりも、飛躍的に時間短縮が可能である（Ｆ相リセット）。

表示媒体１のリセット後は、走査電極配線切替部６８により走査用電源５８を選択し、データ電極側配線切替部７０によりデータ用電源５４を選択し、走査電極６の細幅帯状電極部材６（１）、６（２）・・・６（ｎ）を順次選択しながら、選択された細幅帯状電極部材６（１）、６（２）・・・６（ｎ）を対象として選択電圧（±５５Ｖ、１０００Ｈz、１msec）を印加し、かつデータ電極５における細幅帯状電極部材５（１）、５（２）・・・５（ｍ）に同時に画像データに応じたデータ電圧（（±１５Ｖ、１０００Ｈz、１msec）を印加する。

上記選択電圧とデータ電圧の電圧印加により、７０Ｖ（＋５５＋１５Ｖ）を印加した特定領域はＰ相状態に変化し，４０Ｖ（＋５５Ｖ−１５Ｖ）を印加した特定領域はＦ相状態のまま変化せず，走査電極１本あたり１ｍｓｅｃの書込時間で動作が可能となる（図６照）。

ところでＰ相状態への変化はＨ相状態から急激な電界強度の除去によって成されるので，液晶層の電荷蓄積を早期に解消（放電）する必要がある。放電時の電位の変化Ｖ_Ｃ（ｔ_２）は、以下の（１）式から得ることができる。

Ｃ：コレステリック液晶１２（１セル，１画素）の容量［Ｆ］
Ｒ：負荷抵抗６２［Ω］
Ｖ：データ電圧［Ｖ］
Ｔ：データ周期［sec］
１／Ｔ：データ電圧周波数［Ｈｚ］
この（１）式中のｔ２は、放電時間を表すものである。

ここで、図７は、放電時間（実験では時間に比例した電圧立ち下げで近似）と反射率との関係を示している。

この図７では、駆動電圧の立ち下げ時間を変化させて反射率を測定したものであり、駆動電圧は、選択時の走査電極電圧−オン信号（配向を変化させる信号）データ電極電圧とする（本実施の形態では、電位差７０Ｖ）。

この図７の結果、許容範囲として、例えば、反射率が９５％を維持できる立ち下げ時間を検索すると、だいたい１０msecが好ましいことがわかる。

そこで、上記（１）式のｔ２＝１０msecの時に、電圧Ｖｃ（ｔ２）が１Ｖ未満になるように不等式を計算する。この計算結果に基づいて、負荷抵抗素子６２の抵抗値Ｒを求めると、７８０ＫΩ未満に設定すればよい。

一方、データ電圧のパルス幅は、Ｔ／２（sec）であり、データ電圧周波数が低い場合の表示媒体１の一対の電極５、６間の液晶層にかかる最大の電位差は、以下の（２）式によって得られる。

ここで、データ電圧周波数が、液晶層と負荷抵抗の時定数に対して十分に大きい時、表示媒体１の一対の電極５、６間の液晶層にかかる電位差波形形状は三角波に近くなり、その最大の電位差は、以下の（３）式で表すことができる。

図８は、駆動電圧と反射率との関係を示している。

この図８では、（１）５０Ｈｚ、２００msecのリセット電圧→（２）３００msec、０Ｖ→（３）５０Ｈｚ、２００msecの駆動電圧という（１）〜（３）の一連の波形を印加し、駆動電圧として、０Ｖ〜リセット電圧まで１Ｖずつ変化させながら反射率を測定したものである。

リセット電圧は、コレストリック液晶１２の配向がＨ相になるしきい値電圧以上（図４に示す電圧Ｖｆｈ以上）である。なお、反射率の測定は、ミノルタ製、「CM3610d」を使用して、正反射除去モードで測定した。

この図８の結果、許容範囲として、例えば、反射率が９５％を維持できる低い側の電圧を検索すると、だいたい５Ｖが好ましいことがわかる。

そこで、上記（３）式の計算結果による電圧値Ｖｃ／２が、図８によって決定される電圧Ｖ（上記５Ｖ）を超えないように、負荷抵抗素子６２の抵抗値Ｒを求めると、１５０ＫΩを超えるように設定すればよい。

従って、負荷抵抗素子６２の許容範囲は、以下の（４）式となる。

７８０ＫΩ＞Ｒ＞１５０ＫΩ・・・（４）
以下に本実施の形態の作用を説明する。

（画像書き込み手順）
図９のフローチャートに従い、画像書込制御ルーチンを説明する。

ステップ１００では、書込指示があったか否かが判断され、否定判定された場合は、このルーチンは終了する。

また、ステップ１００で肯定判定されると、ステップ１０２へ移行して、画像データを読み出す。例えば、データ蓄積部８２に予め画像データが蓄積されていれば、当該蓄積された画像データを読み出せばよいし、リアルタイムに入力される画像データ（例えば、通信回線を介して送信されるスキャナから読み取った画像データ等）であれば、データ蓄積部８２をスルーさせればよい。

次のステップ１０４では、配線切替指示部７２による指示に基づき、走査電極側配線切替部６８を制御して、走査電極６側をリセット用電源部６０に切り替え、次いで、ステップ１０６では、配線切替指示部７２による指示に基づき、データ電極側配線切替部７０を制御して、短絡部７０Ａに切り替えて、ステップ１０８へ移行する。

ステップ１０８では、全電極同時にリセット処理を実行する。これにより、表示媒体１の表示層７のコレステリック液晶の配向が、全領域でＦ相状態となる。

このＦ相への配向変化は、他の配向への変化時間よりも遅いことがわかっているが、全電極を同時に行うため、単純マトリクス方式によるＰ相リセットでのＦ相書き込みに比べて、総書換時間を短くできる。

次のステップ１１０では、配線切替指示部７２による指示に基づき、データ電極側配線切替部７０を制御して、データ電源部５４に切り替えて、ステップ１１２へ移行する。

ステップ１１２では、配線切替指示部７２による指示に基づき、走査電極側配線切替部６８を制御して、書き込み対象となる走査電極（細幅帯状電極部材の何れか）を走査電源部５８に切り替えて、ステップ１１４へ移行する。

ステップ１１４では、１走査分の書き込み処理を実行し、次いで、ステップ１１６へ移行して、配線切替指示部７２による指示に基づき、走査電極側配線切替部６８を制御して、既に書き込みが終了した走査電極（細幅帯状電極部材の何れか）を抵抗負荷素子６２に切り替えて、ステップ１１８へ移行する。

ステップ１１８では、全ラインの書き込みが終了したか否かが判断され、否定判定された場合には、ステップ１１２へ戻り、上記工程を繰り返す。また、ステップ１１８で肯定判定された場合には、全ラインの書き込みが終了したと判断し、このルーチンは終了する。

（負荷抵抗素子６２の接続理由並びに抵抗値設定手順）
本実施の形態では、単純マトリクス方式で画像データに基づく画像書込表示を行っている。

Ｈ相からＰ相への変化を良好にさせるためには，書込領域の電界を急激にゼロに近づける（放電する）必要がある．よって負荷抵抗素子６２の値は小さい方が好ましい．放電時の電位の変化は、前述した（１）式から得ることができる。

この（１）式中のｔ２に、図７で決めた立ち下げ時間（１０msec）を代入した時に、電圧Ｖc（ｔ２）が１Ｖ未満となるように、負荷抵抗素子６２の抵抗値Ｒを求めると、７８０ＫΩ未満に決定される。

一方単純マトリクス方式では、前記走査電極の細幅帯状電極部材６（１）、６（２）・・・６（ｎ）を順次選択しながらの画像書込みにおいて、データ電圧が既に書き込みが終了した走査電極に対応する領域にかかることになる。

すなわち、データ電圧は、書き込みラインに関わらず、常に全ての走査電極（細幅帯状電極部材６（１）、６（２）・・・６（ｎ））に印加される。

このとき、既に書込みが終了している走査電極領域の液晶層にかかる電位差が特定の値よりも大きいと、既に画像データに基づいて変化している配向が変化するといった影響を及ぼすことがある。これでは、良好な画像を維持することができない場合がある。

一方、液晶層にかかる電位差の最大値はデータ電圧の周波数によって、（２）式、（３）式で表わされ、その最大値が図８で決めた電圧（５Ｖ）より小さくなるように、負荷抵抗素子６２の抵抗値Ｒを求めると、１５０ＫΩ超に決定される。

これにより、前記（４）式（７８０ＫΩ＞Ｒ＞１５０ＫΩ）が導き出され、単純マトリクス方式による画像書込表示制御の下で、既に書き込まれた領域の反射率に影響がなく、かつ走査電極への書き込み時においても影響をなくすことが可能となる。

なお、本実施の形態では、前記負荷抵抗素子６２の設定値として、（４）式の範囲を例に挙げたが、様々な条件が異なれば設定範囲が変化するため、（４）式の数値に限定されるものではない。条件変更の際には、（１）式〜（３）式、並びに図７及び図８に基づいて、再度設定すればよい。

また、反射率維持手段として、負荷抵抗素子６２を適用したが、充放電時間の制御が可能であれば、負荷抵抗素子６２に限定されるものではない。例えば、ＲＬＣを組み合わせた回路、半導体を用いた回路等であってもよい。

さらに、本実施の形態の表示媒体１は、表示層７が単一のものを適用して説明したが、図１０に示される如く、図１（Ａ）に示す表示媒体１を３段に重ねた構成の表示媒体９０を用いてもよい。

この図１０に示される表示媒体９０は、最下部にベース色である黒色基板９２が配置され、その上に、赤色層表示媒体９０Ｒ、Ｒカラーフィルタ９０ＲＦ、緑色層表示媒体９０Ｇ、Ｙカラーフィルタ９０ＹＦ、青色層表示媒体９０Ｂの順に重ねた構成となっている。

この表示媒体９０によれば、カラー画像の表示が可能である。

（Ａ）は本実施の形態に係る表示媒体の断面図、（Ｂ）は表示媒体に画像を書込表示するための回路の概念図である。 電源切替機能を備えた画像書込表示装置の制御ブロック図である。 コレステリック液晶の分子配向と光学特性の関係を示す模式説明図であり、（Ａ）はプレーナ相、（Ｂ）はフォーカルコニック相、（Ｃ）ホメオトロピック相の各相におけるものである。 コレステリック液晶のスイッチング挙動を説明するためのグラフである。 単純マトリクス方式による画像書込表示制御のタイミングチャートである。 本実施の形態でデータ送信周波数である１msecの下での駆動電圧−反射率（輝度）特性図である。 負荷抵抗素子の抵抗値を決めるため基準データとなる立ち下げ時間−反射率特性図である。 負荷抵抗素子の抵抗値を決めるため基準データとなる駆動電圧−反射率特性図である。 本実施の形態に係る画像書込制御ルーチンを示すフローチャートである。 変形例に係る表示媒体の断面図である。

符号の説明

１ 表示媒体
１Ａ、１Ｂ インターフェイス部
２ 光書込表示装置
３、４ 透明基板
５ 透明電極
５（１）、５（２）・・・５（ｍ） 細幅帯状電極部材
６ 電極
６（１）、６（２）・・・６（ｎ） 細幅帯状電極部材
７ 表示層
１２ コレステリック液晶
５０ コンデンサ
５２ データ電極側スイッチ（第２の切替手段）
５２Ａ コモン端子
５２Ｂ 第１接点
５２Ｃ 第２接点
５４ データ電極側電源（データ電圧源）
５６ 走査電極側スイッチ（第１の切替手段）
５６Ａ コモン端子
５６Ｂ 第１接点
５６Ｂ 第２接点
５６Ｃ 第３接点
５８ 走査電極側電源（走査電圧源）
６０ リセット用電源（初期化電圧源）
６２ 負荷抵抗素子
６４ データ電極側駆動ＩＣ（位置決め手段）
６６ 走査電極側駆動ＩＣ（位置決め手段）
６８ 走査電極側配線切替部（第１の切替手段）
７０ データ電極側配線切替部（第２の切替手段）
７０Ａ 短絡部
７２ 配線切替指示部（反射率維持手段）
７４ 書込実行制御部（初期化制御手段、走査記録制御手段）
７６ データ送出部
７８ データ読出部
８０ データ受付部
８２ データ蓄積部
８４ 指示情報受付部
８６ 書込指示部

Claims (4)

1. 単純マトリクス状に配列された走査電極及びデータ電極を備えた一対の電極と、前記走査電極とデータ電極とによって特定された領域毎に反射率が変更されるコレステリック液晶を用いた表示層を備えた表示媒体を位置決めする位置決め手段と、
   前記走査電極へ印加する走査電圧を生成する走査電圧源と、
   前記データ電極へ印加するデータ電圧を生成するデータ電圧源と、
   前記走査電極へ印加する初期化電圧を生成する初期化電圧源と、
   前記走査電極を前記走査電圧源又は初期化電圧源に選択的に接続するように切り替える第１の切替手段と、
   前記データ電極を前記データ電圧源又は接地に選択的に接続するように切り替える第２の切替手段と、
   前記第１の切替手段を制御して走査電極へ初期化電圧源を接続すると共に、前記第２の切替制御手段を制御してデータ電極を接地することで、一対の電極間に初期化電圧を印加して、前記表示層を一様の反射率とする初期化制御手段と、
   前記第１の切替手段を制御して走査電極を走査電圧源に接続すると共に、前記第２の切替制御手段を制御してデータ電極をデータ電圧源に接続し、順次選択される走査電極に対して、走査電圧が印加されているときに、前記データ電極側に画像データに応じたデータ電圧を印加することによって、表示層の反射率が変化する電位差を生成し、画像を走査記録する走査記録制御手段と、
   前記走査記録制御手段による各走査電極に対応する領域への走査記録終了直後に、当該表示層に蓄積された電荷を、前記コレステリック液晶のＨ相状態からＰ相状態への相変化が当該蓄積された電荷の残留により阻害されない時間内に放電し、かつ、記録後に当該表示層へ印加されるデータ電圧に起因して、当該液晶層への電荷流入を阻害する反射率維持手段と、
   を有する画像書き込み表示装置。
2. 前記反射率維持手段が、前記第１の切替手段による切替接点の１つとして組み込まれた負荷抵抗素子を備え、各走査電極に対応する走査記録終了毎に、前記第１の切り替え手段による切り替えによって、当該走査電極を前記負荷抵抗素子を介して接地することを特徴とする請求項１記載の画像書き込み表示装置。
3. 前記初期化制御手段では、コレステリック液晶を一様に、フォーカルコニック配向状態とし、このフォーカルコニック配向をベースとして、少なくとも２種類の印加電圧によって、前記表示層を前記フォーカルコニック配向に維持するか、プレーナ配向に変更するかを、前記走査電極とデータ電極とによって特定される領域毎に決定し、画像を形成することを特徴とする請求項１又は請求項２記載の画像書き込み表示装置。
4. 単純マトリクス状に配列された走査電極及びデータ電極を備えた一対の電極と、前記走査電極とデータ電極とによって特定された領域毎に少なくとも２値の電圧を印加することで反射率が調整されて画像が表示される表示層を備えた表示媒体における、前記走査電極側に設けられ、当該走査電極を走査電圧源又は負荷抵抗素子を介した接地状態の何れかに選択的に接続するように切り替える第１の切替手段と、
   前記表示媒体における前記データ電極側に設けられ、当該データ電極をデータ電圧源又は接地するように選択的に接続するように切り替える第２の切替手段と、
   前記表示媒体の前記表示層に、画像データに応じた画像を表示するときに、前記第１の切替手段及び第２の切替手段を制御する切替制御手段と、
   を有する電極配線切替装置。

Images