JP2009171696A - Matrix converter and control method for output voltage thereof - Google Patents
Matrix converter and control method for output voltage thereof Download PDFInfo
- Publication number
- JP2009171696A JP2009171696A JP2008005375A JP2008005375A JP2009171696A JP 2009171696 A JP2009171696 A JP 2009171696A JP 2008005375 A JP2008005375 A JP 2008005375A JP 2008005375 A JP2008005375 A JP 2008005375A JP 2009171696 A JP2009171696 A JP 2009171696A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- pwm signal
- signal
- output
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Ac-Ac Conversion (AREA)
Abstract
Description
本発明は、マトリクスコンバータ及びその出力電圧制御方法に関する。 The present invention relates to a matrix converter and an output voltage control method thereof.
従来のマトリクスコンバータは、入力電圧検出信号と出力電流検出信号との論理状態により転流順序を変える転流シーケンス制御回路群とシフトレジスタを備え、転流時に電源短絡や出力開放を起さず、正確な電圧を出力している(例えば、特許文献1参照)。
図3において、1は交流電源、2は交流ラインフィルタ、3は電源電圧検出回路、4はゲートドライバ、5は転流シーケンス制御回路群、6はコントローラ、7は電流方向検出回路群、8は交流電動機、9は双方向スイッチモジュール、10〜18は双方向スイッチである。また、信号Aは検出された入力電流位相、信号Bは双方向スイッチモジュール9を駆動するゲート駆動信号、信号Cはゲートドライバ4への指令信号であるゲート信号、信号Dは電圧を出力するためのPWM指令、信号Eは検出された出力電流の方向である。
The conventional matrix converter includes a commutation sequence control circuit group and a shift register that change the commutation order according to the logic state of the input voltage detection signal and the output current detection signal, and does not cause a power supply short circuit or an output open at the time of commutation. An accurate voltage is output (see, for example, Patent Document 1).
In FIG. 3, 1 is an AC power source, 2 is an AC line filter, 3 is a power supply voltage detection circuit, 4 is a gate driver, 5 is a commutation sequence control circuit group, 6 is a controller, 7 is a current direction detection circuit group, and 8 is An AC motor, 9 is a bidirectional switch module, and 10 to 18 are bidirectional switches. Further, signal A is a detected input current phase, signal B is a gate drive signal for driving the bidirectional switch module 9, signal C is a gate signal that is a command signal to the gate driver 4, and signal D is for outputting a voltage. The PWM command, signal E, is the direction of the detected output current.
図5は、転流シーケンス制御回路群5の1個の双方向スイッチ分の回路構成図であり、図4の転流シーケンス制御回路群5には、9個分の双方向スイッチを制御する回路が存在する。図において、19、20はラッチ回路、21はエッジ検出回路、22は論理判定回路、23はシフトレジスタA、24はシフトレジスタB、25はシフトレジスタCであり、エッジ検出回路21は、ラッチ回路19、20からの信号F,Gの変化タイミングでPWM指令の更新タイミングエッジを検出し、そのタイミングで信号Hを論理判定回路22へ出力する。
なお、信号Fは次回PWM指令、信号Gは現PWM指令、信号HはPWM指令更新エッジ信号である。
シフトレジスタA,B,Cはnビット長のシフトレジスタで、図示していないシフトクロックによって下位ビットから上位ビットへデータがシフトされ最上位ビットが出力される。このシフトクロックはΔT/nの周期でコントローラ6から入力される。なお、ΔTは双方向スイッチのスイッチング遅れ時間である。これにより、シフトレジスタA,B,C内のデータはスイッチング遅れ時間ΔTの時間経過で全て更新されることになる。また、シフトレジスタAは論理判定回路17の出力I、シフトレジスタBは論理判定回路17の出力Jによって全ビットが“1”にセットされ、ビット“1”の間は転流による遅れ時間ΔTの補正を行うようになっている。シフトレジスタCの出力信号Cがゲート信号となりゲートドライバ4に入力される。
FIG. 5 is a circuit configuration diagram for one bidirectional switch of the commutation sequence control circuit group 5. The commutation sequence control circuit group 5 of FIG. 4 includes a circuit for controlling nine bidirectional switches. Exists. In the figure, 19 and 20 are latch circuits, 21 is an edge detection circuit, 22 is a logic decision circuit, 23 is a shift register A, 24 is a shift register B, 25 is a shift register C, and the
Signal F is the next PWM command, signal G is the current PWM command, and signal H is the PWM command update edge signal.
The shift registers A, B, and C are n-bit shift registers, and data is shifted from a lower bit to an upper bit by a shift clock (not shown) and the most significant bit is output. This shift clock is input from the controller 6 with a period of ΔT / n. ΔT is the switching delay time of the bidirectional switch. As a result, the data in the shift registers A, B, and C are all updated as the switching delay time ΔT elapses. The shift register A is set to “1” by the output I of the logic decision circuit 17 and the shift register B is set to “1” by the output J of the logic decision circuit 17. Correction is made. The output signal C of the shift register C becomes a gate signal and is input to the gate driver 4.
このように、従来のマトリクスコンバータは、シフトレジスタと論理判定回路を用い、スイッチング遅れ時間ΔTの補正を行い、電源短絡や出力開放を起さず、正確な電圧指令を出力するのである。
従来のマトリクスコンバータは、そもそも出力ができない微小幅のPWM信号となる電圧指令まで出力しようとするので、非常に過大な逆回復サージ電圧が発生し、双方向スイッチの耐圧製品保証値を超えてしまう恐れがあった。
本発明はこのような問題点に鑑みてなされたものであり、スイッチングサージ電圧を抑制し、双方向スイッチの破損の恐れを解消し、信頼性の高いマトリクスコンバータとその出力電圧制御方法を提供することを目的とする。
The conventional matrix converter tries to output even a voltage command that becomes a very small PWM signal that cannot be output in the first place, so an extremely excessive reverse recovery surge voltage is generated and exceeds the withstand voltage product guaranteed value of the bidirectional switch. There was a fear.
The present invention has been made in view of such problems, and provides a highly reliable matrix converter and its output voltage control method that suppress switching surge voltage and eliminate the possibility of damage to the bidirectional switch. For the purpose.
上記問題を解決するため、本発明は、次のように構成したのである。
請求項1に記載の発明は、交流電動機へ出力する電圧指令を演算するコントローラと、入力される交流電源の電圧位相を検出する入力電圧検出回路と、出力電流の方向を検出する出力電流検出回路と、前記入力電圧検出回路の出力信号及び前記出力電流検出回路の出力信号の論理状態に基づき、前記双方向スイッチの点弧順を切り替える転流シーケンス制御回路群と、前記交流電源の各相と前記交流電動機の各相を双方向スイッチで接続し、前記電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧の三レベルのPWM信号で前記双方向スイッチを駆動して前記交流電動機に出力するマトリクスコンバータにおいて、前記コントローラは、前記PWM信号の所定の遷移タイミングで前記中間電圧のPWM信号ONの部分を所定時間確保する最小時間確保処理を施し、前記転流シーケンス制御回路群は、前記三レベルの各PWM信号に対しシフトレジスタを用いてデッドタイム補正処理を施し、デッドタイム補正処理後の前記三レベルの各PWM信号に所定時間以下のONあるいはOFFの部分があれば更に追加補正するものである。
In order to solve the above problem, the present invention is configured as follows.
The invention according to claim 1 is a controller that calculates a voltage command to be output to an AC motor, an input voltage detection circuit that detects a voltage phase of an input AC power supply, and an output current detection circuit that detects the direction of the output current. And a commutation sequence control circuit group for switching the firing order of the bidirectional switch based on the logic states of the output signal of the input voltage detection circuit and the output signal of the output current detection circuit, and each phase of the AC power supply, Each phase of the AC motor is connected by a bidirectional switch, and the voltage corresponding to the voltage command is driven to the AC motor by driving the bidirectional switch with a three-level PWM signal of maximum voltage, intermediate voltage, and minimum voltage. In the matrix converter, the controller secures the PWM signal ON portion of the intermediate voltage for a predetermined time at a predetermined transition timing of the PWM signal. The commutation sequence control circuit group performs a dead time correction process on each of the three level PWM signals using a shift register, and each of the three level PWM signals after the dead time correction process is performed. If there is an ON or OFF portion within a predetermined time, additional correction is performed.
また、請求項2に記載の発明は、請求項1に記載のマトリクスコンバータにおいて、前記最小時間確保処理は、前記中間電圧のPWM信号から前記最大電圧のPWM信号へと遷移するタイミング及び前記最大電圧のPWM信号から前記中間電圧のPWM信号へと遷移するタイミングで、少なくとも前記中間電圧のPWM信号のON時間を延ばすか、あるいは最大電圧のPWM信号のOFF時間を延ばすものである。
また、請求項3に記載の発明は、請求項1に記載のマトリクスコンバータにおいて、前記追加補正処理は、前記シフトレジスタ内の上位ビットと下位ビットが“1”であればその間のビットは全て“1”とし、“0”であればその間のビットは“0”として前記三レベルの各PWM信号を生成するものである。
According to a second aspect of the present invention, in the matrix converter according to the first aspect, the minimum time securing process includes a transition timing from the intermediate voltage PWM signal to the maximum voltage PWM signal and the maximum voltage. At the timing of transition from the PWM signal of the intermediate voltage to the PWM signal of the intermediate voltage, at least the ON time of the PWM signal of the intermediate voltage is extended or the OFF time of the PWM signal of the maximum voltage is extended.
In the matrix converter according to
上記問題を解決するため、本発明は、次のようにするのである。
請求項4に記載の発明は、交流電動機へ出力する電圧指令を演算するコントローラと、入力される交流電源の電圧位相を検出する入力電圧検出回路と、出力電流の方向を検出する出力電流検出回路と、前記入力電圧検出回路の出力信号及び前記出力電流検出回路の出力信号の論理状態に基づき、前記双方向スイッチの点弧順を切り替える転流シーケンス制御回路群と、前記交流電源の各相と前記交流電動機の各相を双方向スイッチで接続し、前記電圧指令に応じた電圧を最大電圧・中間電圧・最低電圧のPWM信号で前記双方向スイッチを駆動するマトリクスコンバータの出力電圧制御方法において、前記中間電圧のPWM信号から前記最大電圧のPWM信号へと遷移するタイミング及び前記最大電圧のPWM信号から前記中間電圧のPWM信号へと遷移するタイミングで、少なくとも前記中間電圧のPWM信号のON時間を延ばすか、あるいは最大電圧のPWM信号のOFF時間を延ばし、前記三レベルの各PWM信号に対し、シフトレジスタを用いてデッドタイム補正処理を行い、前記シフトレジスタ内の上位ビットと下位ビットが“1”であればその間のビットは全て“1”とし、“0”であればその間のビットは“0”として前記三レベルの各PWM信号を生成する、という手順を前記PWM信号の更新周期毎に実施するのである。
In order to solve the above problem, the present invention is as follows.
According to a fourth aspect of the present invention, there is provided a controller for calculating a voltage command to be output to an AC motor, an input voltage detection circuit for detecting a voltage phase of an input AC power supply, and an output current detection circuit for detecting a direction of an output current. And a commutation sequence control circuit group for switching the firing order of the bidirectional switch based on the logic states of the output signal of the input voltage detection circuit and the output signal of the output current detection circuit, and each phase of the AC power supply, In the output voltage control method of the matrix converter that connects each phase of the AC motor with a bidirectional switch, and drives the bidirectional switch with a PWM signal of maximum voltage, intermediate voltage, and minimum voltage according to the voltage command, The transition timing from the intermediate voltage PWM signal to the maximum voltage PWM signal and the intermediate voltage PWM from the maximum voltage PWM signal At the timing of transition to the signal number, at least the ON time of the intermediate voltage PWM signal is extended, or the OFF time of the maximum voltage PWM signal is extended, and each of the three-level PWM signals is dead using a shift register. Perform time correction processing. If the upper and lower bits in the shift register are “1”, all the bits between them are “1”, and if they are “0”, the bits between them are “0”. The procedure of generating each PWM signal is performed every update period of the PWM signal.
請求項に記載の発明によると、出力電圧指令のPWM信号は所定の最小ON時間、最小OFF時間を確保でき、PWMスイッチングの際に発生するサージ電圧を双方向スイッチの耐圧以下にすることができる。 According to the invention described in the claims, the PWM signal of the output voltage command can secure predetermined minimum ON time and minimum OFF time, and the surge voltage generated at the time of PWM switching can be made lower than the withstand voltage of the bidirectional switch. .
以下、本発明の実施の形態について図を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明のマトリクスコンバータのブロック図である。図において、従来技術のブロック図である図3と同一であるものはその説明を省略し、異なる部分5’について以下説明する。
5’は転流シーケンス制御回路群で、コントローラ6からのPWM指令D、入力電源電圧検出回路3からの入力電圧位相A、出力電流検出回路7からの出力電流方向Eの論理状態により、転流遅れ時間ΔTと最小ON時間ΔT’を付加したゲート信号C’をゲートドライバ4へ出力する。
本発明が従来技術と異なる部分は、転流シーケンス制御回路群5に代えて転流シーケンス制御回路群5’を備え、ゲート信号Cに代えてゲート信号C’を出力するようにした部分である。
FIG. 1 is a block diagram of a matrix converter of the present invention. In the figure, the same elements as those in FIG. 3 which is a block diagram of the prior art are not described, and different portions 5 ′ will be described below.
Reference numeral 5 'denotes a commutation sequence control circuit group, which is commutated according to the logical state of the PWM command D from the controller 6, the input voltage phase A from the input power supply
The present invention is different from the prior art in that a commutation sequence control circuit group 5 ′ is provided instead of the commutation sequence control circuit group 5, and a gate signal C ′ is output instead of the gate signal C. .
図2は、転流シーケンス制御回路群5’の1個の双方向スイッチ分の回路構成図である。図において、従来技術の図4におけるシフトレジスタB(24)の出力信号を、シフトレジスタC(25)へ入力する代わりに、シフトレジスタD(26)への入力に変更し、論理判定回路22からの出力信号Kと共にシフトレジスタD(26)へ入力している。シフトレジスタD(26)では、最小時間ΔT’を確保したPWM信号Lを作成し、シフトレジスタC(25)へ出力している。
なお、最小時間ΔT’の確保は、最小時間ΔT’は1ビットシフトするのに要する時間の何ビット分に相当する時間かで考慮され、そのビット数に対応するパルス幅として各信号に付加することで実現される。
このように、転流シーケンス制御回路群5’は構成されている。
FIG. 2 is a circuit configuration diagram of one bidirectional switch of the commutation sequence control circuit group 5 ′. In the figure, instead of inputting the output signal of the shift register B (24) in FIG. 4 of the prior art to the shift register C (25), the output signal is changed to the input to the shift register D (26). The output signal K is input to the shift register D (26). In the shift register D (26), the PWM signal L in which the minimum time ΔT ′ is secured is generated and output to the shift register C (25).
In order to secure the minimum time ΔT ′, the minimum time ΔT ′ is taken into consideration by the number of bits corresponding to the time required to shift 1 bit, and is added to each signal as a pulse width corresponding to the number of bits. This is realized.
Thus, the commutation sequence control circuit group 5 ′ is configured.
次に、図2を用いてシフトレジスタD(26)の動作を説明する。
図のシフトレジスタD(26)は、最小時間ΔT’に相当するビット数(以下、mビットとする)のレジスタで構成されている。また、シフトレジスタB(24)から入力されるデータは下位ビットから上位ビットへ、シフトクロックによってシフトされ、シフトアウトしたビットは信号LとしてシフトレジスタC(25)へ出力される。
シフトレジスタD(26)は、論理判定回路22からのシフトレジスタDセット信号Kをトリガとして、下記動作を行う。
シフトレジスタD(26)内のビット状態が、上位ビットと下位ビットが共に“1”の間に“0”があればその間のビットは全て“1”とし、逆に、上位ビットと下位ビットが共に“0”の間に“1”があればその間のビットは全て“0”とする。そして、上記以外の状態はそのままの出力するようにして、シフトレジスタD(26)内のビット状態を変更・更新する。
このようにして、シフトレジスタD(26)は最小時間ΔT’を確保したPWM信号Lを出力する。
Next, the operation of the shift register D (26) will be described with reference to FIG.
The shift register D (26) in the figure is composed of a register having a bit number (hereinafter referred to as m bits) corresponding to the minimum time ΔT ′. The data input from the shift register B (24) is shifted from the lower bit to the upper bit by the shift clock, and the shifted out bit is output as the signal L to the shift register C (25).
The shift register D (26) performs the following operation using the shift register D set signal K from the logic determination circuit 22 as a trigger.
If the bit state in the shift register D (26) is “0” between both the upper bit and the lower bit “1”, all the bits between them are set to “1”. If there is “1” between “0”, all the bits between them are “0”. Then, the state other than the above is output as it is, and the bit state in the shift register D (26) is changed / updated.
In this way, the shift register D (26) outputs the PWM signal L that secures the minimum time ΔT ′.
次に、転流シーケンス制御回路群5’を用いて実施される転流シーケンスの動作について、図3の処理手順を示すフローチャートを用いて説明する。
はじめに、ステップ1で、コントローラ6は、記載していないがV/f一定制御等でモータ8に出力する出力電圧指令を演算し、入力電源電圧検出回路3からの入力電圧位相信号Aを用いて、中間電圧指令及び最大電圧指令を決定し、PWM制御のためのキャリア信号との大小比較により中間パルス指令MID、最大パルス指令MAX及び最小パルス指令MINを求める。
次に、ステップ2で、コントローラ6は、中間パルス指令MIDの立ち上がりからmビット分に相当する期間の最大パルス指令MAXを“0”に、さらに、中間パルス指令MIDの立ち下がりからmビット分に相当する期間の最大パルス指令MAXを“0”にする。
このようにして、コントローラ6は、中間パルス指令MIDから最大パルス指令MAXへと遷移するタイミング及び最大パルス指令MAXから中間パルス指令MIDへと遷移するタイミングで最大パルス指令MAXを“0”にして最小時間ΔT’の間“1”を確保した中間パルス指令MIDを生成する。
Next, the operation of the commutation sequence performed using the commutation sequence control circuit group 5 ′ will be described with reference to the flowchart showing the processing procedure of FIG.
First, in step 1, the controller 6 calculates an output voltage command to be output to the
Next, in
In this way, the controller 6 sets the maximum pulse command MAX to “0” at the timing of transition from the intermediate pulse command MID to the maximum pulse command MAX and the timing of transition from the maximum pulse command MAX to the intermediate pulse command MID. An intermediate pulse command MID that secures “1” for the time ΔT ′ is generated.
次に、ステップ3で、コントローラ6は、ステップ2で生成した中間パルス指令MID、最大パルス指令MAXと最小パルス指令MINをPWM信号Dとして転流シーケンス回路群5’へ出力する。転流シーケンス回路群5’では、入力されたPWM信号Dに転流遅れ時間ΔT分のデッドタイム補正処理を施す。転流シーケンス回路群5’内の論理判定回路22は、シフトレジスタA(23)はシフトレジスタAセット信号I、シフトレジスタB(24)はシフトレジスタBセット信号Jをトリガにしてシフトレジスタ内のデータを下位ビットから上位ビットへ1ビットずつシフトされる。シフトアウトしたビットは図2に記載の回路の矢印に従い次のシフトレジスタへ入力される。なお、ここで行われるデッドタイム補正処理は、出力電流検出回路7が出力する出力電流方向E 及び入力電源電圧検出回路3からの入力電流位相信号Aを用いて行われるが、従来技術と同様な処理であるので説明は省略する。
Next, in
次に、ステップ4で、シフトレジスタD(26)は、論理判定回路22からのシフトレジスタDセット信号Kをトリガとし、シフトレジスタB(24)からシフトアウトしてきたビットを最下位ビットに入力し、下位ビットから上位ビットへ1ビットずつシフトされる。なお、シフトアウトしたビットはシフトレジスタC(25)へ入力される。
同様にシフトレジスタC(25)でも1ビットシフトされ、このときシフトアウトしたビットが対応する各双方向スイッチ10〜18のゲート信号C’としてゲートドライバ4に出力される。
この後、シフトレジスタD(26)内の上位ビットと下位ビットが“1”であればその間のビットは全て“1”とし、“0”であればその間のビットは“0”としてシフトレジスタD(26)内のビットを更新する。
これら動作により、ゲート信号C’は所定の最小ON時間及び最小OFF時間を確保している。
上記各ステップはPWM指令更新エッジ信号Hに同期して実施される。
なお、ステップ2において、シフトレジスタを用いた同様な手法で中間パルス指令MIDの“1”の時間を延ばしても、最小時間ΔT’の間“1”を確保した中間パルス指令MIDを生成することができるのは言うまでもない。
このようにして、転流シーケンスは実施される。
Next, in step 4, the shift register D (26) uses the shift register D set signal K from the logic determination circuit 22 as a trigger, and inputs the bit shifted out from the shift register B (24) to the least significant bit. , One bit at a time is shifted from the lower bit to the upper bit. The bit shifted out is input to the shift register C (25).
Similarly, the shift register C (25) shifts 1 bit, and the bit shifted out at this time is output to the gate driver 4 as the gate signal C ′ of the corresponding bidirectional switch 10-18.
Thereafter, if the upper bit and the lower bit in the shift register D (26) are “1”, all the bits between them are “1”, and if it is “0”, the bit between them is “0”. Update the bit in (26).
With these operations, the gate signal C ′ ensures a predetermined minimum ON time and minimum OFF time.
The above steps are performed in synchronization with the PWM command update edge signal H.
In
In this way, the commutation sequence is performed.
このように、前記PWM信号の所定の遷移タイミングでの最小時間ΔT’を確保する最小時間確保処理、デッドタイム補正処理及び最小時間ΔT’を確保する追加補正処理が実施されるので、出力電圧指令の各PWM信号は所定の最小時間のON条件、OFF条件を満足し、PWMスイッチングの際に発生するサージ電圧を抑制することができる。 As described above, since the minimum time securing process for securing the minimum time ΔT ′ at the predetermined transition timing of the PWM signal, the dead time correcting process, and the additional correcting process for securing the minimum time ΔT ′ are performed, the output voltage command Each PWM signal satisfies the ON and OFF conditions for a predetermined minimum time, and can suppress a surge voltage generated during PWM switching.
1 交流電源
2 ラインフィルタ
3 入力電源電圧検出回路
4 ゲートドライバ
5、5’ 転流シーケンス制御回路群
6 コントローラ
7 出力電流検出回路
8 モータ
9 双方向スイッチモジュール
10〜18 双方向スイッチ
19、20 ラッチ回路
21 エッジ検出回路
22 論理判定回路
23 シフトレジスタA
24 シフトレジスタB
25 シフトレジスタC
26 シフトレジスタD
A 入力電流位相
B ゲート駆動信号
C、C’ ゲート信号
D PWM指令
E 出力電流方向
F 次PWM指令
G 現PWM指令
H PWM指令更新エッジ信号
I シフトレジスタAセット信号
J シフトレジスタBセット信号
K シフトレジスタDセット信号
L 最小時間ΔT’を確保したPWM信号
DESCRIPTION OF SYMBOLS 1
24 Shift register B
25 Shift register C
26 Shift register D
A input current phase B gate drive signal C, C ′ gate signal D PWM command E output current direction F next PWM command G current PWM command H PWM command update edge signal I shift register A set signal J shift register B set signal K shift register D set signal L PWM signal ensuring minimum time ΔT '
Claims (4)
前記コントローラは、前記PWM信号の所定の遷移タイミングで前記中間電圧のPWM信号ONの部分を所定時間確保する最小時間確保処理を施し、
前記転流シーケンス制御回路群は、前記三レベルの各PWM信号に対しシフトレジスタを用いてデッドタイム補正処理を施し、デッドタイム補正処理後の前記三レベルの各PWM信号に所定時間以下のONあるいはOFFの部分があれば更に追加補正処理を施すことを特徴とするマトリクスコンバータ。 A controller for calculating a voltage command to be output to the AC motor, an input voltage detection circuit for detecting the voltage phase of the input AC power supply, an output current detection circuit for detecting the direction of the output current, and an output of the input voltage detection circuit A commutation sequence control circuit group for switching the firing order of the bidirectional switch based on the logic state of the signal and the output signal of the output current detection circuit, and each phase of the AC power source and each phase of the AC motor are bidirectional. In a matrix converter that connects with a switch and drives the bidirectional switch with a three-level PWM signal of a maximum voltage, an intermediate voltage, and a minimum voltage according to the voltage command and outputs the voltage to the AC motor.
The controller performs a minimum time securing process for securing a portion of the PWM signal ON of the intermediate voltage for a predetermined time at a predetermined transition timing of the PWM signal,
The commutation sequence control circuit group performs a dead time correction process on each of the three-level PWM signals using a shift register, and the three-level PWM signals after the dead time correction process are turned on for a predetermined time or less. A matrix converter characterized by further performing additional correction processing if there is an OFF portion.
前記中間電圧のPWM信号から前記最大電圧のPWM信号へと遷移するタイミング及び前記最大電圧のPWM信号から前記中間電圧のPWM信号へと遷移するタイミングで、少なくとも前記中間電圧のPWM信号のON時間を延ばすか、あるいは最大電圧のPWM信号のOFF時間を延ばし、
前記三レベルの各PWM信号に対し、シフトレジスタを用いてデッドタイム補正処理を行い、
前記シフトレジスタ内の上位ビットと下位ビットが“1”であればその間のビットは全て“1”とし、“0”であればその間のビットは“0”として前記三レベルの各PWM信号を生成する、
という手順を前記PWM信号の更新周期毎に実施することを特徴とするマトリクスコンバータの出力電圧制御方法。
A controller for calculating a voltage command to be output to the AC motor, an input voltage detection circuit for detecting the voltage phase of the input AC power supply, an output current detection circuit for detecting the direction of the output current, and an output of the input voltage detection circuit A commutation sequence control circuit group for switching the firing order of the bidirectional switch based on the logic state of the signal and the output signal of the output current detection circuit, and each phase of the AC power source and each phase of the AC motor are bidirectional. In the output voltage control method of the matrix converter that connects with a switch and drives the bidirectional switch with a PWM signal of maximum voltage, intermediate voltage, and minimum voltage according to the voltage command,
At least the ON time of the intermediate voltage PWM signal at the timing of transition from the intermediate voltage PWM signal to the maximum voltage PWM signal and the transition timing from the maximum voltage PWM signal to the intermediate voltage PWM signal. Extend the OFF time of the maximum voltage PWM signal,
For each of the three levels of PWM signals, a dead time correction process is performed using a shift register,
If the upper and lower bits in the shift register are “1”, all the bits in between are set to “1”, and if they are “0”, the bits between them are set to “0” to generate each of the three levels of PWM signals. To
The matrix converter output voltage control method is characterized in that the procedure described above is performed every update period of the PWM signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005375A JP5115707B2 (en) | 2008-01-15 | 2008-01-15 | Matrix converter and output voltage control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008005375A JP5115707B2 (en) | 2008-01-15 | 2008-01-15 | Matrix converter and output voltage control method thereof |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009171696A true JP2009171696A (en) | 2009-07-30 |
JP2009171696A5 JP2009171696A5 (en) | 2012-03-01 |
JP5115707B2 JP5115707B2 (en) | 2013-01-09 |
Family
ID=40972251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005375A Active JP5115707B2 (en) | 2008-01-15 | 2008-01-15 | Matrix converter and output voltage control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5115707B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103296898A (en) * | 2012-03-02 | 2013-09-11 | 株式会社安川电机 | Power converting apparatus |
CN103516229A (en) * | 2012-06-15 | 2014-01-15 | 株式会社安川电机 | Power conversion device |
JP2016067169A (en) * | 2014-09-25 | 2016-04-28 | 株式会社安川電機 | Matrix converter, power generation system, and power conversion method |
CN111758213A (en) * | 2018-03-29 | 2020-10-09 | 松下半导体解决方案株式会社 | Matrix converter control device and power conversion system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020799A (en) * | 2003-06-23 | 2005-01-20 | Fuji Electric Holdings Co Ltd | Method for compensating output voltage of ac/ac direct type power converter |
JP2006158063A (en) * | 2004-11-29 | 2006-06-15 | Yaskawa Electric Corp | Pwm cycloconverter and control method therefor |
JP2007082286A (en) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | Polyphase-to-polyphase power conversion equipment |
-
2008
- 2008-01-15 JP JP2008005375A patent/JP5115707B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005020799A (en) * | 2003-06-23 | 2005-01-20 | Fuji Electric Holdings Co Ltd | Method for compensating output voltage of ac/ac direct type power converter |
JP2006158063A (en) * | 2004-11-29 | 2006-06-15 | Yaskawa Electric Corp | Pwm cycloconverter and control method therefor |
JP2007082286A (en) * | 2005-09-12 | 2007-03-29 | Mitsubishi Electric Corp | Polyphase-to-polyphase power conversion equipment |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103296898A (en) * | 2012-03-02 | 2013-09-11 | 株式会社安川电机 | Power converting apparatus |
US9136774B2 (en) | 2012-03-02 | 2015-09-15 | Kabushiki Kaisha Yaskawa Denki | Power converting apparatus |
CN103516229A (en) * | 2012-06-15 | 2014-01-15 | 株式会社安川电机 | Power conversion device |
JP2016067169A (en) * | 2014-09-25 | 2016-04-28 | 株式会社安川電機 | Matrix converter, power generation system, and power conversion method |
CN111758213A (en) * | 2018-03-29 | 2020-10-09 | 松下半导体解决方案株式会社 | Matrix converter control device and power conversion system |
Also Published As
Publication number | Publication date |
---|---|
JP5115707B2 (en) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7449854B2 (en) | PWM signal generation apparatus and method thereof and motor control apparatus and method thereof | |
JP5345764B2 (en) | Microcomputer for motor control and control method therefor | |
US9543857B2 (en) | Load driving device with failure detection | |
JP2008278729A (en) | Semiconductor device | |
JP2011244191A (en) | Drive unit | |
JP2013162568A (en) | Motor drive control system | |
JP5115707B2 (en) | Matrix converter and output voltage control method thereof | |
US20140240020A1 (en) | Configurable time delays for equalizing pulse width modulation timing | |
JP2005117839A (en) | Method and apparatus for generating pulse width modulated wave | |
JP4784491B2 (en) | Motor drive device | |
WO2012157301A1 (en) | Semiconductor device and circuit for controlling electric potential of gate of insulated-gate type switching element | |
JP5003588B2 (en) | Semiconductor circuit | |
JP6460230B2 (en) | Driving circuit | |
JP2013153388A (en) | Dead time generation circuit and load drive device | |
JP4839794B2 (en) | PWM pulse generator for AC direct converter | |
JP2007244083A (en) | Current control circuit | |
US8729943B2 (en) | Phase interpolating apparatus and method | |
JP2004228860A (en) | Semiconductor integrated circuit device | |
JP2009171696A5 (en) | ||
JP2008206350A (en) | Semiconductor device for controlling inverter and dead time generating method therewith | |
JP4591761B2 (en) | PWM cycloconverter and control method thereof | |
JP5170088B2 (en) | Voltage source inverter device and its operation method | |
JP2005295661A (en) | Driving circuit for power semiconductor element and power converter | |
JP5360261B2 (en) | Semiconductor circuit | |
JP2008244841A (en) | Pwm signal generation circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120112 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120919 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5115707 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |