JP2009171670A - Power circuit and power system - Google Patents

Power circuit and power system Download PDF

Info

Publication number
JP2009171670A
JP2009171670A JP2008004161A JP2008004161A JP2009171670A JP 2009171670 A JP2009171670 A JP 2009171670A JP 2008004161 A JP2008004161 A JP 2008004161A JP 2008004161 A JP2008004161 A JP 2008004161A JP 2009171670 A JP2009171670 A JP 2009171670A
Authority
JP
Japan
Prior art keywords
voltage
power supply
feedback
output
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008004161A
Other languages
Japanese (ja)
Inventor
Koji Ikeda
幸司 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008004161A priority Critical patent/JP2009171670A/en
Publication of JP2009171670A publication Critical patent/JP2009171670A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power circuit and a power system which can control their start up properties. <P>SOLUTION: The power circuit includes: a voltage output part 11; a voltage controller 12 which compares a feedback voltage Vfb geared to the output voltage Vout with a reference voltage Vref and feeds it back to the voltage output part 11 thereby controlling it; a first selecting circuit 13 that selects a first feedback voltage Vref1 equal to the output voltage Vout or a second feedback voltage Vref being obtained by dividing the output voltage Vout, as the feedback voltage Vfb; a second selecting circuit 14 that selects the first reference voltage Vref1 or the second reference voltage Vref2, as the feedback voltage Vfre; a comparator circuit 15 that compares the second feedback voltage Vfb2 with the second reference voltage Vref2; and a voltage selection means 16 which selects the first feedback voltage Vfb1 and the first reference voltage Vref1 when the second feedback voltage Vfb2 is equal to or lower than the second reference voltage Vref2 and which selects the second feedback voltage Vfb2 and the second reference voltage Vref2 when the second feedback voltage Vfb2 is equal to or higher than the second reference voltage Vref2. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電源回路および電源システムに関する。   The present invention relates to a power supply circuit and a power supply system.

集積回路を用いた電子機器では、商用電源からリニアレギュレータ、スイッチングレギュレータ等を用いて複数の電源電圧を生成して使用している。   In an electronic device using an integrated circuit, a plurality of power supply voltages are generated and used from a commercial power supply using a linear regulator, a switching regulator, or the like.

従来、複数の電源電圧で動作する集積回路に、動作開始信号を用いて複数の電源電圧を同時に印加する場合、電源回路素子の製造ばらつきや経時変化により、各電源電圧の立ち上がり特性にずれが生じる問題があった。そのため、集積回路の動作に支障をきたす恐れがあった。   Conventionally, when a plurality of power supply voltages are simultaneously applied to an integrated circuit that operates with a plurality of power supply voltages using an operation start signal, the rising characteristics of the power supply voltages vary due to manufacturing variations of the power supply circuit elements and changes over time. There was a problem. For this reason, there is a risk of hindering the operation of the integrated circuit.

これに対して、複数の基準電源の立ち上がり・立下がり特性を一致させる複数出力電源回路が知られている(例えば、特許文献1参照)。   On the other hand, a multi-output power supply circuit that matches rising / falling characteristics of a plurality of reference power supplies is known (see, for example, Patent Document 1).

特許文献1に開示された電源回路は、原基準電圧から複数の基準電圧を生成する複数出力電源回路であって、原基準電圧の立ち上がり・立下がり特性をもとに、該複数の基準電圧の各々の立ち上がり・立下がり特性を一致させる制御回路を、該複数の基準電圧に各々直列に具備している。
制御回路は、該複数の基準電圧に直列に接続されたスイッチング手段で構成され、スイッチング手段の制御端子はバイアス回路に接続されている。バイアス回路は、原基準電圧からツェナーダイオード、抵抗素子、容量素子、制御端子、および可変抵抗素子を介して該複数の基準電圧の一端に接続されている。
The power supply circuit disclosed in Patent Document 1 is a multiple output power supply circuit that generates a plurality of reference voltages from an original reference voltage, and based on the rising and falling characteristics of the original reference voltage, A control circuit that matches the rising and falling characteristics of each of the plurality of reference voltages is provided in series with the plurality of reference voltages.
The control circuit includes switching means connected in series to the plurality of reference voltages, and a control terminal of the switching means is connected to a bias circuit. The bias circuit is connected to one end of the plurality of reference voltages from the original reference voltage via a Zener diode, a resistor element, a capacitor element, a control terminal, and a variable resistor element.

然しながら、特許文献1に開示された電源回路は、第1出力電圧に遅延させて第2および第3出力電圧の立ち上がり・立下がり特性を一致させるものなので、全ての出力電圧の立ち上がり・立下がり特性を一致させることができないという問題がある。
また、立ち上がり・立下がり特性を一致させる制御回路が直列に接続されているので、制御回路の電圧損失が発生し、無駄な電力が消費されるという問題がある。
特開平8−317553号公報
However, since the power supply circuit disclosed in Patent Document 1 delays the first output voltage to match the rising and falling characteristics of the second and third output voltages, the rising and falling characteristics of all output voltages. There is a problem that cannot be matched.
In addition, since the control circuits that match the rising and falling characteristics are connected in series, there is a problem that voltage loss occurs in the control circuit and wasteful power is consumed.
JP-A-8-317553

本発明は、立ち上がり特性が制御可能な電源回路および電源システムを提供する。   The present invention provides a power supply circuit and a power supply system whose rise characteristics can be controlled.

本発明の一態様の電源回路は、電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第1帰還電圧または前記出力電圧を分圧して得た第2帰還電圧を選択する第1選択回路と、前記基準電圧として、前記第1帰還電圧の基準となる第1基準電圧または前記第2帰還電圧の基準となる第2基準電圧を選択する第2選択回路と、前記第2帰還電圧と前記第2基準電圧とを比較する比較回路とを有し、前記第2帰還電圧が前記第2基準電圧以下のときに、前記第1帰還電圧および前記第1基準電圧を選択し、前記第2帰還電圧が前記第2基準電圧以上のときに、前記第2帰還電圧および前記第2基準電圧を選択する電圧選択手段と、を具備することを特徴としている。   A power supply circuit of one embodiment of the present invention is connected between a power supply voltage and a reference potential, and compares a voltage output unit that outputs an output voltage obtained by transforming the power supply voltage with a feedback voltage corresponding to the output voltage and a reference voltage. And a voltage control unit that performs feedback control to the voltage output unit so that the feedback voltage is equal to the reference voltage, and the feedback voltage is obtained by dividing the first feedback voltage or the output voltage that is equal to the output voltage. A first selection circuit that selects the second feedback voltage; and a first reference voltage that serves as a reference for the first feedback voltage or a second reference voltage that serves as a reference for the second feedback voltage as the reference voltage. And a comparison circuit that compares the second feedback voltage with the second reference voltage, and when the second feedback voltage is equal to or lower than the second reference voltage, the first feedback voltage and the second feedback voltage Select the first reference voltage, before When the second feedback voltage is more than the second reference voltage, it is characterized by comprising a voltage selecting means for selecting the second feedback voltage and the second reference voltage.

本発明の一態様の電源システムは、電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第1帰還電圧または前記出力電圧を分圧して得た第2帰還電圧を選択する第1選択回路と、前記基準電圧として、前記第1帰還電圧の基準となる第1基準電圧または前記第2帰還電圧の基準となる第2基準電圧を選択する第2選択回路と、前記第2帰還電圧と前記第2基準電圧とを比較する比較回路とを有し、前記第2帰還電圧が前記第2基準電圧以下のときに、前記第1帰還電圧および前記第1基準電圧を選択し、前記第2帰還電圧が前記第2基準電圧以上のときに、前記第2帰還電圧および前記第2基準電圧を選択する電圧選択手段とを備えた複数の電源回路を具備し、前記第2帰還電圧が前記第2基準電圧に等しくなる設定電圧が一番高い前記電源回路をマスターとし、前記マスターを除く前記電源回路をスレーブとし、前記マスターは、予め前記第2帰還電圧と前記第2基準電圧とを選択し、前記スレーブは、前記第1基準電圧を前記マスターの前記出力電圧に等しく設定することにより、前記スレーブの前記出力電圧が前記マスターの前記出力電圧をトラッキングし、前記設定電圧まで立ち上がる第1制御モードと、前記スレーブの前記出力電圧が前記設定電圧に維持される第2制御モードとを具備することを特徴としている。   A power supply system according to an aspect of the present invention compares a voltage output unit connected between a power supply voltage and a reference potential and outputs an output voltage obtained by transforming the power supply voltage, and a feedback voltage corresponding to the output voltage and a reference voltage And a voltage control unit that performs feedback control to the voltage output unit so that the feedback voltage is equal to the reference voltage, and the feedback voltage is obtained by dividing the first feedback voltage or the output voltage that is equal to the output voltage. A first selection circuit that selects the second feedback voltage; and a first reference voltage that serves as a reference for the first feedback voltage or a second reference voltage that serves as a reference for the second feedback voltage as the reference voltage. And a comparison circuit that compares the second feedback voltage with the second reference voltage, and when the second feedback voltage is equal to or lower than the second reference voltage, the first feedback voltage and the second feedback voltage Select the first reference voltage A plurality of power supply circuits comprising: a voltage selection means for selecting the second feedback voltage and the second reference voltage when the second feedback voltage is equal to or higher than the second reference voltage; The power supply circuit having the highest setting voltage equal to the second reference voltage is set as a master, and the power supply circuit excluding the master is set as a slave, and the master previously stores the second feedback voltage and the second reference voltage. The slave sets the first reference voltage equal to the output voltage of the master, so that the output voltage of the slave tracks the output voltage of the master and rises to the set voltage. And a second control mode in which the output voltage of the slave is maintained at the set voltage.

本発明によれば、立ち上がり特性が制御可能な電源回路および電源システムが得られる。   According to the present invention, it is possible to obtain a power supply circuit and a power supply system whose rise characteristics can be controlled.

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

本発明の実施例1に係る電源回路について図1乃至図3を用いて説明する。図1は実施例1に係る電源回路を示す回路図、図2は電源回路の選択回路を示す回路図、図3は電源回路の動作を示すタイミングチャートである。   A power supply circuit according to Embodiment 1 of the present invention will be described with reference to FIGS. 1 is a circuit diagram showing a power supply circuit according to the first embodiment, FIG. 2 is a circuit diagram showing a selection circuit of the power supply circuit, and FIG. 3 is a timing chart showing the operation of the power supply circuit.

図1に示すように、本実施例の電源回路10は、電源電圧Vinと基準電位GND間に接続され、電源電圧Vinを変圧した出力電圧Voutを出力する電圧出力部11と、出力電圧Voutに応じた帰還電圧Vfbと、基準電圧Vrefとを比較し、帰還電圧Vfbが基準電圧Vrefに等しくなるように電源部11に帰還制御する電圧制御部12とを具備している。   As shown in FIG. 1, the power supply circuit 10 of this embodiment is connected between a power supply voltage Vin and a reference potential GND, and outputs a voltage output unit 11 that outputs an output voltage Vout obtained by transforming the power supply voltage Vin. A voltage control unit 12 that compares the corresponding feedback voltage Vfb with the reference voltage Vref and performs feedback control to the power supply unit 11 so that the feedback voltage Vfb becomes equal to the reference voltage Vref is provided.

更に、電源回路10は、帰還電圧Vfbとして、出力電圧Voutに等しい第1帰還電圧Vfb1または出力電圧Voutを分圧して得た第2帰還電圧Vfb2を選択する第1選択回路13と、基準電圧Vrefとして、第1帰還電圧Vfb1の基準となる第1基準電圧Vref1または第2帰還電圧Vfb2の基準となる第2基準電圧Vref2を選択する第2選択回路14と、第2帰還電圧Vfb2と第2基準電圧Vreff2とを比較する比較回路15とを有し、第2帰還電圧Vfb2が第2基準電圧Vref2以下のときに、第1帰還電圧Vfb1および第1基準電圧Vref1を選択し、第2帰還電圧Vfb2が第2基準電圧Vref2以上のときに、第2帰還電圧Vfb2および第2基準電圧Vref2を選択する電圧選択手段16と、を具備している。   Further, the power supply circuit 10 includes a first selection circuit 13 that selects the first feedback voltage Vfb1 equal to the output voltage Vout or the second feedback voltage Vfb2 obtained by dividing the output voltage Vout as the feedback voltage Vfb, and the reference voltage Vref. The second selection circuit 14 selects the first reference voltage Vref1 serving as the reference of the first feedback voltage Vfb1 or the second reference voltage Vref2 serving as the reference of the second feedback voltage Vfb2, and the second feedback voltage Vfb2 and the second reference. A comparison circuit 15 that compares the voltage Vref2 with the second feedback voltage Vfb2, and when the second feedback voltage Vfb2 is equal to or lower than the second reference voltage Vref2, the first feedback voltage Vfb1 and the first reference voltage Vref1 are selected and the second feedback voltage Vfb2 Voltage selecting means for selecting the second feedback voltage Vfb2 and the second reference voltage Vref2 when the voltage is equal to or higher than the second reference voltage Vref2 It is equipped with 6, a.

電圧出力部11は、直列接続された第1トランジスタM1と第2トランジスタM2とを有する出力回路17と、例えば三角波の繰り返し信号Voscと制御信号Verとを比較するコンパレータ18と、コンパレータ18の比較結果に応じて出力回路17を駆動する駆動回路19と、を具備している。   The voltage output unit 11 includes an output circuit 17 having a first transistor M1 and a second transistor M2 connected in series, a comparator 18 that compares, for example, a triangular wave repetition signal Vosc and a control signal Ver, and a comparison result of the comparator 18 And a drive circuit 19 for driving the output circuit 17 according to the above.

出力回路17は、第1トランジスタM1が、例えばpチャネル絶縁ゲート電界効果トランジスタ(以下、p−MOSトランジスタと言う)であり、第2トランジスタM2が、例えばnチャネル絶縁ゲート電界効果トランジスタ(以下、n−MOSトランジスタと言う)であり、所謂トーテンポール型に接続されている。   In the output circuit 17, the first transistor M1 is, for example, a p-channel insulated gate field effect transistor (hereinafter referred to as a p-MOS transistor), and the second transistor M2 is, for example, an n-channel insulated gate field effect transistor (hereinafter, n-type). -Referred to as a MOS transistor) and connected to a so-called toten pole type.

第1トランジスタM1のソースが電源電圧Vinに接続され、第1トランジスタM1のドレインが第2トランジスタM2のドレインに接続され、第2トランジスタM2のソースが基準電位GNDに接続されている。第1および第2トランジスタM1、M2のゲートが制御回路19にそれぞれ接続されている。   The source of the first transistor M1 is connected to the power supply voltage Vin, the drain of the first transistor M1 is connected to the drain of the second transistor M2, and the source of the second transistor M2 is connected to the reference potential GND. The gates of the first and second transistors M1 and M2 are connected to the control circuit 19, respectively.

第1トランジスタM1のドレインと第2トランジスタM2のドレインの接続ノードN1には、出力回路17のPWM制御された直流電圧を平滑化するインダクタLとキャパシタCとの平滑回路が接続され、例えば電源電圧Vinが3〜5Vに対して1.2〜3.3V程度の平滑化された出力電圧Voutが負荷(図示せず)に供給される。   A connection node N1 between the drain of the first transistor M1 and the drain of the second transistor M2 is connected to a smoothing circuit of an inductor L and a capacitor C that smoothes the PWM-controlled DC voltage of the output circuit 17, for example, a power supply voltage A smoothed output voltage Vout of about 1.2 to 3.3 V with respect to Vin of 3 to 5 V is supplied to a load (not shown).

電圧制御部12は、負入力端子が第1選択回路13の共通端子zに接続され、正入力端子が第2選択回路14の共通端子zに接続され、出力端子がコンパレータ18の正入力端子に接続された差動増幅器20を具備している。   The voltage control unit 12 has a negative input terminal connected to the common terminal z of the first selection circuit 13, a positive input terminal connected to the common terminal z of the second selection circuit 14, and an output terminal connected to the positive input terminal of the comparator 18. A connected differential amplifier 20 is provided.

第1選択回路13および第2選択回路14は、例えばMOSトランジスタを有する双投スイッチである(以後、選択回路を双投スイッチともいう)。
双投スイッチは、第1端子xと、第2端子yと、共通端子zとを有し、第1端子xはノーマリーオン接点であり、第2端子yはノーマリーオフ接点である。
The first selection circuit 13 and the second selection circuit 14 are double throw switches having, for example, MOS transistors (hereinafter, the selection circuit is also referred to as a double throw switch).
The double throw switch has a first terminal x, a second terminal y, and a common terminal z. The first terminal x is a normally-on contact, and the second terminal y is a normally-off contact.

第1選択回路13は、第1端子xが出力電圧Voutに等しい第1帰還電圧Vfb1に接続され、第2端子yが出力電圧Voutを分圧して第2帰還電圧Vfb2を生成する抵抗R1、R2の接続ノードN2に接続されている。
ここで、差動増幅器20が安定に動作するように、第1端子xは抵抗R3を介して基準電位GNDに接続しておくことが望ましい。
The first selection circuit 13 has resistors R1, R2 whose first terminal x is connected to a first feedback voltage Vfb1 equal to the output voltage Vout, and whose second terminal y divides the output voltage Vout to generate a second feedback voltage Vfb2. Connected to the connection node N2.
Here, it is desirable that the first terminal x is connected to the reference potential GND via the resistor R3 so that the differential amplifier 20 operates stably.

双投スイッチ14は、第1端子xが外部から供給される第1基準電圧Vref1に接続され、第2端子yが内部の第2基準電圧Vref2に接続されている。   The double throw switch 14 has a first terminal x connected to the first reference voltage Vref1 supplied from the outside, and a second terminal y connected to the internal second reference voltage Vref2.

比較回路15は、例えばコンパレータで、正入力端子がノードN2に接続され、負入力端子が第2基準電圧Vref2に接続され、出力端子が第1選択回路13および第2選択回路14の制御端子に接続されている。   The comparison circuit 15 is, for example, a comparator, a positive input terminal is connected to the node N2, a negative input terminal is connected to the second reference voltage Vref2, and an output terminal is connected to the control terminals of the first selection circuit 13 and the second selection circuit 14. It is connected.

比較回路15は、第2帰還電圧Vfb2が第2基準電圧Vref2以下のときに、“L”レベルの選択信号Vsltを出力し、第2帰還電圧Vfb2が第2基準電圧Vref2以上のときに、H”レベルの選択信号Vsltを出力する。   The comparison circuit 15 outputs a selection signal Vslt of “L” level when the second feedback voltage Vfb2 is equal to or lower than the second reference voltage Vref2, and when the second feedback voltage Vfb2 is equal to or higher than the second reference voltage Vref2, The level selection signal Vslt is output.

図2は、MOSトランジスタを2個用い、互いに相補的に作動するように構成した双投スイッチ13を示す回路図である。
図2に示すように、ソースが共通接続されたn−MOSトランジスタ30、31と、n−MOSトランジスタ30のゲートとn−MOSトランジスタ31のゲートとを接続するインバータ32とを具備している。
FIG. 2 is a circuit diagram showing a double throw switch 13 using two MOS transistors and configured to operate complementarily to each other.
As shown in FIG. 2, there are provided n-MOS transistors 30 and 31 whose sources are commonly connected, and an inverter 32 that connects the gate of the n-MOS transistor 30 and the gate of the n-MOS transistor 31.

双投スイッチ13は、選択信号Vsltが“L”レベルの時に、n−MOSトランジスタ30がオン、n−MOSトランジスタ31がオフになり、選択信号Vsltが“H”レベルの時に、n−MOSトランジスタ30がオフ、n−MOSトランジスタ31がオンになる。   The double throw switch 13 is configured such that when the selection signal Vslt is at “L” level, the n-MOS transistor 30 is turned on, the n-MOS transistor 31 is turned off, and when the selection signal Vslt is at “H” level, 30 turns off and the n-MOS transistor 31 turns on.

従って、n−MOSトランジスタ30、31の共通接続されたソースが、双投スイッチ13の共通端子zとなり、インバータ32を介したn−MOSトランジスタ30のドレインが双投スイッチ13の第1端子xとなり、n−MOSトランジスタ31のドレインが双投スイッチ13の第2端子yとなる。双投スイッチ14についても、同様であり、その説明は省略する。   Accordingly, the commonly connected source of the n-MOS transistors 30 and 31 becomes the common terminal z of the double throw switch 13, and the drain of the n-MOS transistor 30 through the inverter 32 becomes the first terminal x of the double throw switch 13. The drain of the n-MOS transistor 31 becomes the second terminal y of the double throw switch 13. The same applies to the double throw switch 14, and the description thereof is omitted.

電源回路10は、外部から動作開始信号ENが入力されると、電源回路10に電源が供給され、電圧出力部11、電圧制御部12、電圧選択手段16が動作を開始するように設定されている。   When the operation start signal EN is input from the outside, the power supply circuit 10 is set so that power is supplied to the power supply circuit 10 and the voltage output unit 11, the voltage control unit 12, and the voltage selection unit 16 start operation. Yes.

電圧出力部11は、出力回路17に時定数の大きなインダクタLとキャパシタCの平滑回路が接続されているので、電圧制御部12、電圧選択手段16に比べて、立ち上がりが遅くなる。即ち、出力電圧Voutの立ち上がり時間に比べて、電圧制御部12、電圧選択手段16の立ち上がり時間はほぼ無視できるレベルにある。   Since the voltage output unit 11 is connected to the output circuit 17 and the smoothing circuit of the inductor L and the capacitor C having a large time constant, the rise of the voltage output unit 11 is slower than that of the voltage control unit 12 and the voltage selection unit 16. That is, the rise times of the voltage control unit 12 and the voltage selection means 16 are substantially negligible compared to the rise time of the output voltage Vout.

図3は電源回路10の動作を示すタイミングチャートで、外部から動作開始信号ENが入力されると同時に、外部からランプ状に立ち上がる第1基準信号Vref1が入力される場合を示している。   FIG. 3 is a timing chart showing the operation of the power supply circuit 10 and shows a case where the operation start signal EN is input from the outside and the first reference signal Vref1 rising in a ramp shape is input from the outside.

図3に示すように、時間tがt0のときに、電源回路10に動作開始信号ENが入力されると、電圧制御部12、電圧選択手段16が瞬時に動作を開始し、第2帰還電圧Vref2が第2基準電圧Vref2以下なので、選択信号Vsltは“L”レベルになる。   As shown in FIG. 3, when the operation start signal EN is input to the power supply circuit 10 when the time t is t0, the voltage control unit 12 and the voltage selection unit 16 start operation instantaneously, and the second feedback voltage Since Vref2 is equal to or lower than the second reference voltage Vref2, the selection signal Vslt becomes “L” level.

これにより、帰還電圧Vfbとして第1帰還電圧Vfb1が選択され、基準信号として第1基準信号Vref1が選択される。
出力電圧Voutは、第1帰還電圧Vfb1がランプ状に立ち上がる第1基準信号Vref1に等しくなるように帰還制御されるので、第1基準信号Vref1をトラッキングして立ち上がる。
As a result, the first feedback voltage Vfb1 is selected as the feedback voltage Vfb, and the first reference signal Vref1 is selected as the reference signal.
The output voltage Vout is feedback-controlled so that the first feedback voltage Vfb1 is equal to the first reference signal Vref1 that rises in a ramp shape, and thus rises by tracking the first reference signal Vref1.

次に、時間tがt1のときに、出力電圧Voutが、第2帰還電圧Vfb2が第2基準電圧Vref2に等しくなる設定電圧Vsetに達すると、第2帰還電圧Vfb2が第2基準電圧Vref2以上なので、選択信号Vsltは“H”レベルになる。   Next, when the output voltage Vout reaches the set voltage Vset at which the second feedback voltage Vfb2 is equal to the second reference voltage Vref2 when the time t is t1, the second feedback voltage Vfb2 is equal to or higher than the second reference voltage Vref2. The selection signal Vslt becomes “H” level.

これにより、帰還電圧Vfbとして第2帰還電圧Vfb2が選択され、基準信号として第2基準信号Vref2が選択される。
出力電圧Voutは、第2帰還電圧Vfb2が一定の第2基準信号Vref2に等しくなるように帰還制御されるので、設定電圧Vsetに維持される。
As a result, the second feedback voltage Vfb2 is selected as the feedback voltage Vfb, and the second reference signal Vref2 is selected as the reference signal.
The output voltage Vout is feedback-controlled so that the second feedback voltage Vfb2 is equal to the constant second reference signal Vref2, and thus is maintained at the set voltage Vset.

ここで、出力電圧Voutが設定電圧Vsetに達し、選択信号Vsltが“H”レベルになった後は、選択信号Vsltは“H”レベルに保持されるようにしておく必要がある。
具体的には、比較回路15の出力端に、動作開始信号ENが入力される度にリセットされるRSフリップフロップを接続し、比較回路15が“H”レベルを出力すると、RSフリップフロップが比較回路15の出力をラッチし、“H”レベルを保持し続けるようにすれば良い。
Here, after the output voltage Vout reaches the set voltage Vset and the selection signal Vslt becomes “H” level, the selection signal Vslt needs to be held at “H” level.
Specifically, an RS flip-flop that is reset every time the operation start signal EN is input is connected to the output terminal of the comparison circuit 15, and when the comparison circuit 15 outputs “H” level, the RS flip-flop compares The output of the circuit 15 may be latched so as to keep the “H” level.

時間tがt0〜t1のときが、出力電圧Voutが第1基準電圧Vref1をトラッキングして立ち上がる第1制御モードであり、時間tがt1以降のときが、出力電圧Voutが設定電圧Vsetに維持される第2制御モードである。   The time t is from t0 to t1 is the first control mode in which the output voltage Vout rises by tracking the first reference voltage Vref1, and when the time t is after t1, the output voltage Vout is maintained at the set voltage Vset. The second control mode.

従って、第1基準電圧Vref1をトラッキングして、出力電圧Voutを設定電圧Vsetまで立ち上げることが可能である。   Therefore, it is possible to raise the output voltage Vout to the set voltage Vset by tracking the first reference voltage Vref1.

以上説明したように、本実施例の電源回路10は、第2帰還電圧Vfb2が第2基準電圧Vref2以下のときに、第1帰還電圧Vfb1および第1基準電圧Vref1を選択し、第2帰還電圧Vfb2が第2基準電圧Vref2以上のときに、第2帰還電圧Vfb2および第2基準電圧Vref2を選択する電圧選択手段16を具備している。   As described above, the power supply circuit 10 of this embodiment selects the first feedback voltage Vfb1 and the first reference voltage Vref1 when the second feedback voltage Vfb2 is equal to or lower than the second reference voltage Vref2, and the second feedback voltage. Voltage selection means 16 is provided for selecting the second feedback voltage Vfb2 and the second reference voltage Vref2 when Vfb2 is equal to or higher than the second reference voltage Vref2.

その結果、第1基準電圧Vref1をトラッキングして、出力電圧Voutを設定電圧Vsetまで立ち上げることができる。従って、立ち上がり特性が制御可能な電源回路10が得られる。   As a result, the first reference voltage Vref1 can be tracked and the output voltage Vout can be raised to the set voltage Vset. Therefore, the power supply circuit 10 whose rise characteristics can be controlled is obtained.

ここでは、第1基準電圧Vref1がランプ状に立ち上がる場合について説明したが、階段状、指数関数状、S字状に立ち上がる電圧であっても構わない。第1基準電圧Vref1の立ち上がり特性に応じて、電源回路10の起動特性をフレキシブルに設定することができる。   Although the case where the first reference voltage Vref1 rises in a ramp shape has been described here, it may be a voltage that rises in a staircase shape, an exponential function shape, or an S shape. The starting characteristic of the power supply circuit 10 can be set flexibly according to the rising characteristic of the first reference voltage Vref1.

第1および第2選択回路13、14が、n−MOSトランジスタを2個用いた双投スイッチである場合について説明したが、p―MOSトランジスタとn−MOSトランジスタを有するトランスミッションゲートを用いた双投スイッチとしても構わない。   Although the case where the first and second selection circuits 13 and 14 are double throw switches using two n-MOS transistors has been described, double throw using a transmission gate having a p-MOS transistor and an n-MOS transistor. It does not matter as a switch.

出力回路17の第1および第2トランジスタM1、M2がMOSトランジスタである場合について説明したが、バイポーラトランジスタや絶縁ゲートバイポーラトランジスタ(IGBT)で構成することもできる。
バイポーラトランジスタやIGBTを用いる場合には、MOSトランジスタと異なり寄生ダイオードを有していないので、回生電流を逃がすためのダイオードを外付けする必要がある。
Although the case where the first and second transistors M1 and M2 of the output circuit 17 are MOS transistors has been described, the output circuit 17 may be formed of a bipolar transistor or an insulated gate bipolar transistor (IGBT).
In the case of using a bipolar transistor or IGBT, unlike a MOS transistor, it does not have a parasitic diode. Therefore, it is necessary to externally attach a diode for releasing a regenerative current.

電圧出力部10が、降圧型のDC―DCコンバータである場合について説明したが、別の電圧出力部であっても構わない。
例えば図4(a)に示す昇圧型のDC―DCコンバータでも構わない。また、図4(b)に示す、リニアレギュレータであっても構わない。
Although the case where the voltage output unit 10 is a step-down DC-DC converter has been described, another voltage output unit may be used.
For example, a step-up DC-DC converter shown in FIG. Moreover, the linear regulator shown in FIG.4 (b) may be sufficient.

繰り返し信号Voscが三角波の場合について説明したが、他の繰り返し信号、例えば台形波であっても構わない。   Although the case where the repetitive signal Vosc is a triangular wave has been described, another repetitive signal such as a trapezoidal wave may be used.

本発明の実施例2に係る電源システムについて、図5および図6を用いて説明する。図5は電源システムの構成を示すブロック図、図6は電源システムの動作を、比較例と対比して示すタイミングチャートで、図6(a)が本実施例を示すタイミングチャート、図6(b)が比較例を示すタイミングチャートである。   A power supply system according to Embodiment 2 of the present invention will be described with reference to FIGS. 5 is a block diagram showing the configuration of the power supply system, FIG. 6 is a timing chart showing the operation of the power supply system in comparison with the comparative example, FIG. 6A is a timing chart showing the present embodiment, and FIG. ) Is a timing chart showing a comparative example.

本実施例において、上記実施例1と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例1と異なる点は、マスター電源とスレーブ電源を設け、スレーブ電源がマスター電源をトラッキングして立ち上がるようにしたことにある。
In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and only different portions will be described.
This embodiment is different from the first embodiment in that a master power supply and a slave power supply are provided so that the slave power supply starts up by tracking the master power supply.

即ち、図5に示すように、本実施例の電源システム50は、電源回路10と同じ3つの電源回路51、52、53と、電源回路51、52、53に動作開始信号ENを供給するシステムコントラ54とを具備している。
電源システム50は、動作開始信号ENにより立ち上がり、出力電圧Vout1、Vout2、Vout3を負荷であるシステムLSI55に供給する。
That is, as shown in FIG. 5, the power supply system 50 of this embodiment is a system that supplies the same three power supply circuits 51, 52, and 53 as the power supply circuit 10, and the operation start signal EN to the power supply circuits 51, 52, and 53 Contra 54 is provided.
The power supply system 50 rises in response to the operation start signal EN and supplies the output voltages Vout1, Vout2, and Vout3 to the system LSI 55 that is a load.

電源回路51の設定電圧Vset1は、電源回路52、53の設定電圧Vset2、Vset3より高く設定されている。電源回路53の設定電圧Vset3は、電源回路52の設定電圧Vset2より高く設定されている。即ち、Vset2<Vset3<Vset1なる関係にある。   The set voltage Vset1 of the power supply circuit 51 is set higher than the set voltages Vset2 and Vset3 of the power supply circuits 52 and 53. The set voltage Vset3 of the power supply circuit 53 is set higher than the set voltage Vset2 of the power supply circuit 52. That is, there is a relationship of Vset2 <Vset3 <Vset1.

電源回路51は、予め第2帰還電圧Vfb2、第2基準電圧Vref2が選択されるように、第1および第2選択回路13、14が固定されている。
電源回路52、53の第1基準電圧Vref1として、電源回路51の出力電圧Vout1が供給されている。
これにより、電源システム50は、設定電圧Vsetが一番高い電源回路51がマスターとなり、電源回路52、53がスレーブとして動作する。スレーブ52、53の出力電圧Vout2、Vout3がマスター51の出力電圧Vout1をトラッキングし、設定電圧Vest2、Vset3まで立ち上がる。
In the power supply circuit 51, the first and second selection circuits 13 and 14 are fixed so that the second feedback voltage Vfb2 and the second reference voltage Vref2 are selected in advance.
As the first reference voltage Vref1 of the power supply circuits 52 and 53, the output voltage Vout1 of the power supply circuit 51 is supplied.
Thus, in the power supply system 50, the power supply circuit 51 having the highest setting voltage Vset operates as a master, and the power supply circuits 52 and 53 operate as slaves. The output voltages Vout2 and Vout3 of the slaves 52 and 53 track the output voltage Vout1 of the master 51 and rise to the set voltages Vest2 and Vset3.

図6は電源システム50の動作を比較例と対比して示すタイミングチャートで、図6(a)が本実施例を示すタイミングチャート、図6(b)が比較例を示すタイミングチャートである。
ここで比較例とは、電源回路51、52、53において、予め第2帰還電圧Vfb2、第2基準電圧Vref2が選択されるように、第1および第2選択回路13、14が固定されている電源システムを意味している。始めに、比較例について説明する。
6 is a timing chart showing the operation of the power supply system 50 in comparison with the comparative example. FIG. 6A is a timing chart showing the present embodiment, and FIG. 6B is a timing chart showing the comparative example.
Here, in the comparative example, the first and second selection circuits 13 and 14 are fixed so that the second feedback voltage Vfb2 and the second reference voltage Vref2 are selected in advance in the power supply circuits 51, 52, and 53. Means power system. First, a comparative example will be described.

図6(b)に示すように、比較例では、電源回路51、52、53の出力電圧Vout1、Vout2、Vout3は、動作開始信号ENによりそれぞれ独立に立ち上がるので、電源回路51、52、53に用いられる素子の製造ばらつきや経時変化により、出力電圧Vout1、Vout2、Vout3の立ち上がり特性にずれが生じる。例えば立ち上がりの傾きが一定とならず、立ち上がり特性にばらつきが生じる。   As shown in FIG. 6B, in the comparative example, the output voltages Vout1, Vout2, and Vout3 of the power supply circuits 51, 52, and 53 rise independently by the operation start signal EN. The rise characteristics of the output voltages Vout1, Vout2, and Vout3 are deviated due to manufacturing variations and changes with time of the elements used. For example, the rising slope is not constant, and the rising characteristics vary.

一方、本実施例では、動作開始信号ENにより、電源回路51の出力電圧Vout1は独立して設定電圧Vset1まで立ち上がり、電源回路52、53の出力電圧Vout2、Vout3は、電源回路51の出力電圧Vout1をトラッキングして、設定電圧Vset2、Vset3まで立ち上がる。   On the other hand, in this embodiment, the output voltage Vout1 of the power supply circuit 51 rises to the set voltage Vset1 independently by the operation start signal EN, and the output voltages Vout2 and Vout3 of the power supply circuits 52 and 53 become the output voltage Vout1 of the power supply circuit 51. To rise to the set voltages Vset2 and Vset3.

その後、電源回路51、52、53の出力電圧Vout1、Vout2、Vout3は、独立して設定電圧Vset1、Vset2、Vset3に維持される。   Thereafter, the output voltages Vout1, Vout2, and Vout3 of the power supply circuits 51, 52, and 53 are independently maintained at the set voltages Vset1, Vset2, and Vset3.

具体的には、時間t1で、電源回路52の出力電圧Vout2は設定電圧Vset2に達し、出力電圧Vout2は設定電圧Vset2に維持される。
時間t2で、電源回路53の出力電圧Vout3は設定電圧Vset3に達し、出力電圧Vout3は設定電圧Vset3に維持される。
時間t3で、電源回路51の出力電圧Vout1は設定電圧Vset1に達し、出力電圧Vout1は設定電圧Vset1に維持される。
従って、電源回路51は、時間t3までが第1制御モードであり、それ以降が第2制御モードである。電源回路52は、時間t1までが第1制御モードであり、それ以降が第2制御モードである。電源回路53は、時間t2までが第1制御モードであり、それ以降が第2制御モードである。
Specifically, at time t1, the output voltage Vout2 of the power supply circuit 52 reaches the set voltage Vset2, and the output voltage Vout2 is maintained at the set voltage Vset2.
At time t2, the output voltage Vout3 of the power supply circuit 53 reaches the set voltage Vset3, and the output voltage Vout3 is maintained at the set voltage Vset3.
At time t3, the output voltage Vout1 of the power supply circuit 51 reaches the set voltage Vset1, and the output voltage Vout1 is maintained at the set voltage Vset1.
Therefore, the power supply circuit 51 is in the first control mode until time t3, and the second control mode thereafter. The power supply circuit 52 is in the first control mode until time t1, and the second control mode is thereafter. The power supply circuit 53 is in the first control mode until time t2, and the second control mode is thereafter.

これにより、電源システム50の出力電圧Vout1、Vout2、Vout3を、素子の製造ばらつきや経時変化に影響されることなく、揃って立ち上げることが可能である。   As a result, the output voltages Vout1, Vout2, and Vout3 of the power supply system 50 can be raised together without being affected by variations in device manufacturing and changes over time.

以上説明したように、本実施例の電源システム50は、設定電圧Vsetが一番高い電源回路51をマスターとし、電源回路52、53をスレーブとして動作させている。
その結果、電源回路52、53の出力電圧Vout2、Vout3が、電源回路51の出力電圧Vout1をトラッキングして、設定電圧Vset2、Vset3まで立ち上げることができる。従って、立ち上がり特性が制御可能な電源システム50が得られる。
As described above, the power supply system 50 of this embodiment operates with the power supply circuit 51 having the highest setting voltage Vset as a master and the power supply circuits 52 and 53 as slaves.
As a result, the output voltages Vout2 and Vout3 of the power supply circuits 52 and 53 can track the output voltage Vout1 of the power supply circuit 51 and rise to the set voltages Vset2 and Vset3. Therefore, the power supply system 50 whose rise characteristics can be controlled is obtained.

ここでは、スレーブとなる電源回路が2つの場合について説明したが、スレーブとなる電源回路の数には特に制限はない。   Although the case where there are two power supply circuits serving as slaves has been described here, the number of power supply circuits serving as slaves is not particularly limited.

電源回路51、52、53の出力電圧が、Vset2<Vset3<Vset1なる関係にある場合について説明したが、Vset2=Vset3<Vset1なる関係であっても構わない。
更には、Vset2=Vset3=Vset1なる関係とすることも可能である。その場合いずれの電源回路をマスターとしても構わない。
Although the case where the output voltages of the power supply circuits 51, 52, and 53 have a relationship of Vset2 <Vset3 <Vset1 has been described, a relationship of Vset2 = Vset3 <Vset1 may be used.
Furthermore, a relationship of Vset2 = Vset3 = Vset1 is possible. In that case, any power supply circuit may be used as a master.

本発明の実施例3に係る電源システムについて、図7を用いて説明する。図7は電源システムの構成を示すブロック図である。本実施例において、上記実施例2と同一の構成部分には同一符号を付してその説明は省略し、異なる部分についてのみ説明する。
本実施例が実施例2と異なる点は、第1基準電圧を外部電源から供給するようにしたことにある。
A power supply system according to Embodiment 3 of the present invention will be described with reference to FIG. FIG. 7 is a block diagram showing the configuration of the power supply system. In the present embodiment, the same components as those in the second embodiment are denoted by the same reference numerals, description thereof is omitted, and only different portions will be described.
This embodiment is different from the second embodiment in that the first reference voltage is supplied from an external power source.

即ち、図7に示すように、電源回路60は、電源回路51、52、53の第1基準電圧Vref1が外部電源61から供給されている。   That is, as shown in FIG. 7, the power supply circuit 60 is supplied with the first reference voltage Vref <b> 1 of the power supply circuits 51, 52, 53 from the external power supply 61.

これにより、電源回路51、52、53の出力電圧Vout1、Vout2、Vout3は、外部電源61から供給される電圧にトラッキングして、設定電圧Vset1、Vset2、Vset3まで立ち上がる。
その後、電源回路51、52、53の出力電圧Vout1、Vout2、Vout3は、独立して設定電圧Vset1、Vset2、Vset3に維持される。
As a result, the output voltages Vout1, Vout2, and Vout3 of the power supply circuits 51, 52, and 53 are tracked to the voltages supplied from the external power supply 61 and rise to the set voltages Vset1, Vset2, and Vset3.
Thereafter, the output voltages Vout1, Vout2, and Vout3 of the power supply circuits 51, 52, and 53 are independently maintained at the set voltages Vset1, Vset2, and Vset3.

外部電源61は、電源回路51、52、53の設定電圧Vset1、Vset2、Vset3より高い出力電圧を有していること、および電源回路51、52、53の出力電圧の立ち上がり特性より遅い立ち上がり特性を有していることが必要である。   The external power supply 61 has an output voltage higher than the set voltages Vset1, Vset2, and Vset3 of the power supply circuits 51, 52, and 53, and has a rising characteristic that is slower than the rising characteristics of the output voltages of the power supply circuits 51, 52, and 53. It is necessary to have.

以上説明したように、本実施例の電源システム61は、電源回路51、52、53の第1基準電圧を外部電源16から供給している。
その結果、外部電源16から供給される電圧の立ち上がり特性に応じて、電源システム61の起動特性をフレキシブルに設定することができる利点がある。
As described above, the power supply system 61 of this embodiment supplies the first reference voltage of the power supply circuits 51, 52, 53 from the external power supply 16.
As a result, there is an advantage that the startup characteristic of the power supply system 61 can be set flexibly according to the rising characteristic of the voltage supplied from the external power supply 16.

本発明の実施例1に係る電源回路の構成を示す回路図。1 is a circuit diagram showing a configuration of a power supply circuit according to Embodiment 1 of the present invention. 本発明の実施例1に係る電源回路の選択回路を示す回路図。1 is a circuit diagram showing a selection circuit of a power supply circuit according to Embodiment 1 of the present invention. 本発明の実施例1に係る電源回路の動作を示すタイミングチャート。3 is a timing chart showing the operation of the power supply circuit according to the first embodiment of the present invention. 本発明の実施例1に係る電源回路の別の電圧出力部を示す回路図。The circuit diagram which shows another voltage output part of the power supply circuit which concerns on Example 1 of this invention. 本発明の実施例2に係る電源システムの構成を示すブロック図。The block diagram which shows the structure of the power supply system which concerns on Example 2 of this invention. 本発明の実施例2に係る電源システムの動作を比較例と対比して示すタイミングチャートで、図6(a)が本実施例を示すタイミングチャート、図6(b)が比較例を示すタイミングチャート。FIG. 6A is a timing chart showing the operation of the power supply system according to the second embodiment of the present invention in comparison with the comparative example, FIG. 6A is a timing chart showing the present embodiment, and FIG. 6B is a timing chart showing the comparative example. . 本発明の実施例3に係る電源システムの構成を示すブロック図。The block diagram which shows the structure of the power supply system which concerns on Example 3 of this invention.

符号の説明Explanation of symbols

10、51、52、53 電源回路
11 電圧出力部
12 電圧制御部
13 第1選択回路
14 第2選択回路
15 比較回路
16 電圧選択手段
17 出力回路
18 コンパレータ
19 駆動回路
20 差動増幅器
M1 第1トランジスタ
M2 第2トランジスタ
L インダクタ
C キャパシタ
R1、R2、R3 抵抗
Vin 電源電圧
Vout 出力電圧
Vfb 帰還電圧
Vfb1 第1帰還電圧
Vfb2 第2帰還電圧
Vref 基準電圧
Vref1 第1基準電圧
Vref2 第2基準電圧
30、31 n−MOSトランジスタ
32 インバータ
50、60 電源システム
54 システムコントローラ
55 システムLSI
61 外部電源
10, 51, 52, 53 Power supply circuit 11 Voltage output unit 12 Voltage control unit 13 First selection circuit 14 Second selection circuit 15 Comparison circuit 16 Voltage selection means 17 Output circuit 18 Comparator 19 Drive circuit 20 Differential amplifier M1 First transistor M2 Second transistor L Inductor C Capacitors R1, R2, R3 Resistor Vin Power supply voltage Vout Output voltage Vfb Feedback voltage Vfb1 First feedback voltage Vfb2 Second feedback voltage Vref Reference voltage Vref1 First reference voltage Vref2 Second reference voltage 30, 31 n -MOS transistor 32 Inverter 50, 60 Power supply system 54 System controller 55 System LSI
61 External power supply

Claims (5)

電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、
前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、
前記帰還電圧として、前記出力電圧に等しい第1帰還電圧または前記出力電圧を分圧して得た第2帰還電圧を選択する第1選択回路と、
前記基準電圧として、前記第1帰還電圧の基準となる第1基準電圧または前記第2帰還電圧の基準となる第2基準電圧を選択する第2選択回路と、
前記第2帰還電圧と前記第2基準電圧とを比較する比較回路とを有し、
前記第2帰還電圧が前記第2基準電圧以下のときに、前記第1帰還電圧および前記第1基準電圧を選択し、
前記第2帰還電圧が前記第2基準電圧以上のときに、前記第2帰還電圧および前記第2基準電圧を選択する電圧選択手段と、
を具備することを特徴とする電源回路。
A voltage output unit connected between a power supply voltage and a reference potential and outputting an output voltage obtained by transforming the power supply voltage;
A voltage control unit that compares a feedback voltage according to the output voltage with a reference voltage, and feedback-controls the voltage output unit so that the feedback voltage is equal to the reference voltage;
A first selection circuit that selects a first feedback voltage equal to the output voltage or a second feedback voltage obtained by dividing the output voltage as the feedback voltage;
A second selection circuit that selects a first reference voltage serving as a reference for the first feedback voltage or a second reference voltage serving as a reference for the second feedback voltage as the reference voltage;
A comparison circuit for comparing the second feedback voltage and the second reference voltage;
Selecting the first feedback voltage and the first reference voltage when the second feedback voltage is less than or equal to the second reference voltage;
Voltage selection means for selecting the second feedback voltage and the second reference voltage when the second feedback voltage is equal to or higher than the second reference voltage;
A power supply circuit comprising:
前記出力電圧が前記第1基準電圧をトラッキングし、前記第2帰還電圧が前記第2基準電圧に等しくなる設定電圧まで立ち上がる第1制御モードと、前記出力電圧が前記設定電圧に維持される第2制御モードとを具備することを特徴とする請求項1に記載の電源回路。   A first control mode in which the output voltage tracks the first reference voltage and the second feedback voltage rises to a set voltage equal to the second reference voltage; and a second control mode in which the output voltage is maintained at the set voltage. The power supply circuit according to claim 1, further comprising a control mode. 電源電圧と基準電位間に接続され、前記電源電圧を変圧した出力電圧を出力する電圧出力部と、前記出力電圧に応じた帰還電圧と基準電圧とを比較し、前記帰還電圧が前記基準電圧に等しくなるように前記電圧出力部に帰還制御する電圧制御部と、前記帰還電圧として、前記出力電圧に等しい第1帰還電圧または前記出力電圧を分圧して得た第2帰還電圧を選択する第1選択回路と、前記基準電圧として、前記第1帰還電圧の基準となる第1基準電圧または前記第2帰還電圧の基準となる第2基準電圧を選択する第2選択回路と、前記第2帰還電圧と前記第2基準電圧とを比較する比較回路とを有し、前記第2帰還電圧が前記第2基準電圧以下のときに、前記第1帰還電圧および前記第1基準電圧を選択し、前記第2帰還電圧が前記第2基準電圧以上のときに、前記第2帰還電圧および前記第2基準電圧を選択する電圧選択手段とを備えた複数の電源回路を具備し、
前記第2帰還電圧が前記第2基準電圧に等しくなる設定電圧が一番高い前記電源回路をマスターとし、前記マスターを除く前記電源回路をスレーブとし、前記マスターは、予め前記第2帰還電圧と前記第2基準電圧とを選択し、前記スレーブは、前記第1基準電圧を前記マスターの前記出力電圧に等しく設定することにより、
前記スレーブの前記出力電圧が前記マスターの前記出力電圧をトラッキングし、前記設定電圧まで立ち上がる第1制御モードと、前記スレーブの前記出力電圧が前記設定電圧に維持される第2制御モードとを具備することを特徴とする電源システム。
A voltage output unit that is connected between a power supply voltage and a reference potential and outputs an output voltage obtained by transforming the power supply voltage is compared with a feedback voltage corresponding to the output voltage and a reference voltage, and the feedback voltage becomes the reference voltage. A voltage control unit that performs feedback control to the voltage output unit to be equal, and a first feedback voltage that is equal to the output voltage or a second feedback voltage obtained by dividing the output voltage as the feedback voltage. A selection circuit; a second selection circuit that selects a first reference voltage serving as a reference for the first feedback voltage or a second reference voltage serving as a reference for the second feedback voltage as the reference voltage; and the second feedback voltage. And a comparison circuit for comparing the second reference voltage, and when the second feedback voltage is less than or equal to the second reference voltage, the first feedback voltage and the first reference voltage are selected, and the first feedback voltage is selected. 2 feedback voltage is the second reference When on the pressure or comprises a plurality of power supply circuits and a voltage selecting means for selecting the second feedback voltage and the second reference voltage,
The power supply circuit having the highest setting voltage at which the second feedback voltage becomes equal to the second reference voltage is set as a master, and the power supply circuit excluding the master is set as a slave. A second reference voltage, and the slave sets the first reference voltage equal to the output voltage of the master,
A first control mode in which the output voltage of the slave tracks the output voltage of the master and rises to the set voltage; and a second control mode in which the output voltage of the slave is maintained at the set voltage. A power supply system characterized by that.
前記複数の電源回路の前記第1基準電圧が、前記マスターとは別の外部電源から供給され、前記複数の電源回路の前記出力電圧が前記外部電源から供給される前記第1基準電圧をトラッキングし、前記設定電圧まで立ち上がる第1制御モードと、前記複数の電源回路の前記出力電圧が前記設定電圧に維持される第2制御モードとを具備することを特徴とする請求項3に記載の電源システム。   The first reference voltage of the plurality of power supply circuits is supplied from an external power supply different from the master, and the output voltage of the plurality of power supply circuits tracks the first reference voltage supplied from the external power supply. The power supply system according to claim 3, further comprising: a first control mode that rises to the set voltage; and a second control mode in which the output voltages of the plurality of power supply circuits are maintained at the set voltage. . 前記外部電源は、前記複数の電源回路の前記設定電圧より高い出力電圧と、前記複数の電源回路の前記出力電圧の立ち上がりより遅い立ち上がりとを具備することを特徴とする請求項4に記載の電源システム。   5. The power supply according to claim 4, wherein the external power supply includes an output voltage higher than the set voltage of the plurality of power supply circuits and a rise later than a rise of the output voltage of the plurality of power supply circuits. system.
JP2008004161A 2008-01-11 2008-01-11 Power circuit and power system Pending JP2009171670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008004161A JP2009171670A (en) 2008-01-11 2008-01-11 Power circuit and power system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008004161A JP2009171670A (en) 2008-01-11 2008-01-11 Power circuit and power system

Publications (1)

Publication Number Publication Date
JP2009171670A true JP2009171670A (en) 2009-07-30

Family

ID=40972228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008004161A Pending JP2009171670A (en) 2008-01-11 2008-01-11 Power circuit and power system

Country Status (1)

Country Link
JP (1) JP2009171670A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015233373A (en) * 2014-06-09 2015-12-24 株式会社東芝 DC-DC converter
CN105305810A (en) * 2014-05-29 2016-02-03 展讯通信(上海)有限公司 Improved charge pump circuit system
CN112332665A (en) * 2019-08-05 2021-02-05 成都锐成芯微科技股份有限公司 Switching power supply control device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105305810A (en) * 2014-05-29 2016-02-03 展讯通信(上海)有限公司 Improved charge pump circuit system
JP2015233373A (en) * 2014-06-09 2015-12-24 株式会社東芝 DC-DC converter
CN112332665A (en) * 2019-08-05 2021-02-05 成都锐成芯微科技股份有限公司 Switching power supply control device

Similar Documents

Publication Publication Date Title
JP5408900B2 (en) Regulator circuit and control method thereof
US7940031B2 (en) Switching power supply circuitry
JP4823604B2 (en) Soft start circuit, power supply, electrical equipment
TWI338995B (en) Method and circuit for controlling dc-dc converter
JP4781744B2 (en) POWER SUPPLY DEVICE AND ELECTRIC DEVICE USING THE SAME
JP5679681B2 (en) Oscillation circuit and switching power supply
EP3136576A2 (en) Buck-boost converter and method for controlling buck-boost converter
JP4997122B2 (en) Power supply circuit and operation control method thereof
JP2015130744A (en) Power supply circuit
JP6097237B2 (en) DC-DC converter and semiconductor integrated circuit
JP2009055708A (en) Switching regulator and dc-dc conversion device using the switching regulator
JP6831713B2 (en) Bootstrap circuit
JP2007323592A (en) Soft start circuit and semiconductor device
JP2005354860A (en) Controller of step-up voltage dc-dc converter
JP4328290B2 (en) Power supply circuit, semiconductor integrated circuit device, electronic apparatus, and control method for power supply circuit
JP2010283999A (en) Power supply, control circuit, and control method of power supply
JP6224365B2 (en) Power supply device and semiconductor device
JP2009171670A (en) Power circuit and power system
JP2006277760A (en) Power supply circuit and power supply voltage supplying method
JP2010081748A (en) Circuit and method for controlling step-up dc-dc converter and step-up dc-dc converter
JP2011045216A (en) Switching power supply
JP4467395B2 (en) Power supply
JP2005168298A (en) Power supply circuit and voltage supplying method
JP2011030391A (en) Power supply unit
JP2010063231A (en) Switching regulator