JP2010283999A - Power supply, control circuit, and control method of power supply - Google Patents
Power supply, control circuit, and control method of power supply Download PDFInfo
- Publication number
- JP2010283999A JP2010283999A JP2009135419A JP2009135419A JP2010283999A JP 2010283999 A JP2010283999 A JP 2010283999A JP 2009135419 A JP2009135419 A JP 2009135419A JP 2009135419 A JP2009135419 A JP 2009135419A JP 2010283999 A JP2010283999 A JP 2010283999A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- slope
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
電源装置、制御回路、電源装置の制御方法に関する。 The present invention relates to a power supply device, a control circuit, and a control method for the power supply device.
電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている。例えば、入力電圧より低い出力電圧を生成する、所謂降圧型のＤＣ−ＤＣコンバータは、入力電圧が供給されるスイッチ回路をオンオフ制御し、そのスイッチ回路に接続されたコイルに流れる電流を平滑用コンデンサにより平滑化して出力電圧を生成する。このようにして生成される出力電圧は、コイル電流と平滑用コンデンサの等価直列抵抗（Equivalent Series Resistance：ＥＳＲ）により出力電圧に生じるリップル電圧（リップル成分）を含む。従って、ＤＣ−ＤＣコンバータは、コンパレータにて出力電圧と一定の基準電圧とを比較し、リップル成分により出力電圧が基準電圧より低くなるとスイッチ回路をオンすることで、出力電圧を制御する。 As a power supply device, a comparator-type DC-DC converter is known. For example, a so-called step-down DC-DC converter that generates an output voltage lower than an input voltage controls on / off of a switch circuit to which the input voltage is supplied, and smoothes a current flowing in a coil connected to the switch circuit. To generate an output voltage. The output voltage generated in this way includes a ripple voltage (ripple component) generated in the output voltage due to an equivalent series resistance (ESR) of the coil current and the smoothing capacitor. Therefore, the DC-DC converter compares the output voltage with a constant reference voltage by the comparator, and controls the output voltage by turning on the switch circuit when the output voltage becomes lower than the reference voltage due to the ripple component.
上記のようにスイッチ回路をスイッチングして出力電圧を生成するＤＣ−ＤＣコンバータに対して、出力電圧の安定化、つまりリップル成分の少ない出力電圧が望まれている。この要求に対して、等価直列抵抗の小さな平滑用コンデンサを用いたＤＣ−ＤＣコンバータが検討されている（例えば、特許文献１参照）。このようなＤＣ−ＤＣコンバータは、例えばコンパレータに入力する基準電圧を所定の傾斜にて変化するスロープ電圧とすることにより、リップルが小さな出力電圧であっても安定してスイッチ回路をオンする。 For the DC-DC converter that generates the output voltage by switching the switch circuit as described above, the output voltage is stabilized, that is, the output voltage with a small ripple component is desired. In response to this requirement, a DC-DC converter using a smoothing capacitor having a small equivalent series resistance has been studied (for example, see Patent Document 1). In such a DC-DC converter, for example, the reference voltage input to the comparator is a slope voltage that changes with a predetermined slope, so that the switch circuit is stably turned on even if the output voltage has a small ripple.
ところが、コンパレータ方式のＤＣ−ＤＣコンバータでは、入力電圧、出力電圧又は出力電流が変動すると、スイッチのスイッチングのデューティが変動する。例えば、入力電圧が高くなると、コイル電流が増加し、そのコイル電流を平滑化した出力電圧が高くなる。そして、スロープ電圧の傾斜が固定であるため、基準電圧と出力電圧が交差する電圧が高くなる。この結果、出力電圧が所望の電圧より高い電圧で安定する。一方、入力電圧が低くなると、逆に出力電圧が所望の電圧より低い電圧で安定する。つまり、入力電圧に応じたデューティの変化に対応することができず、ラインレギュレーションが悪化する場合があった。 However, in the comparator type DC-DC converter, when the input voltage, the output voltage, or the output current fluctuates, the switching duty of the switch fluctuates. For example, when the input voltage increases, the coil current increases, and the output voltage obtained by smoothing the coil current increases. Since the slope of the slope voltage is fixed, the voltage at which the reference voltage and the output voltage intersect increases. As a result, the output voltage is stabilized at a voltage higher than the desired voltage. On the other hand, when the input voltage decreases, the output voltage is stabilized at a voltage lower than the desired voltage. That is, the change in duty according to the input voltage cannot be handled, and the line regulation may deteriorate.
この電源装置で、出力電圧の変動を抑制することを目的とする。 An object of this power supply apparatus is to suppress fluctuations in output voltage.
この電源装置は、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルと、前記コイルと前記出力端との間に接続された平滑用のコンデンサを含み、前記スイッチ回路のオンオフに応じて前記出力電圧を生成するコンバータ部と、前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オンする制御回路とを有し、前記制御回路は、前記スイッチ回路のオフ期間に、前記入力電圧と前記出力電圧に応じた傾きのスロープを前記参照電圧に付加する参照電圧生成回路を有する。 The power supply device includes a switch circuit to which an input voltage is supplied, a coil connected between the switch circuit and an output terminal that outputs an output voltage, and a smoothing connected between the coil and the output terminal. And a converter unit that generates the output voltage in response to ON / OFF of the switch circuit, and the switch circuit is set to a predetermined time at a timing according to a comparison result between a feedback voltage according to the output voltage and a reference voltage. A control circuit that turns on, and the control circuit includes a reference voltage generation circuit that adds a slope of a slope corresponding to the input voltage and the output voltage to the reference voltage during an off period of the switch circuit.
開示の電源装置は、出力電圧の変動を抑制することができるという効果を奏する。 The disclosed power supply apparatus has an effect that fluctuations in output voltage can be suppressed.
以下、一実施形態を図面に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータは、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部１１と、コンバータ部１１を制御する制御回路１２とを含む。
Hereinafter, an embodiment will be described with reference to the drawings.
As shown in FIG. 1, the DC-DC converter includes a
コンバータ部１１は、トランジスタＴ１，Ｔ２、コイルＬ１、コンデンサＣ１を含む。入力電圧Ｖｉが供給される入力端子Ｐｉと、出力電圧Ｖｏを出力する出力端子Ｐｏとの間は、メイン側のトランジスタＴ１とコイルＬ１が直列に接続されている。また、入力端子Ｐｉと、入力電圧Ｖｉより低い電圧を供給するための電源線との間にはメイン側のトランジスタＴ１と同期側のトランジスタＴ２が直列に接続されている。
The
メイン側のトランジスタＴ１及び同期側のトランジスタＴ２はＮチャネルＭＯＳトランジスタである。トランジスタＴ１の第１端子（ドレイン）は入力電圧Ｖｉが供給される入力端子Ｐｉに接続され、トランジスタＴ２の第２端子（ソース）はトランジスタＴ２の第２端子（ドレイン）に接続され、トランジスタＴ２の第１端子（ソース）は入力電圧Ｖｉより低い電位の電源線（本実施形態ではグランド）に接続されている。トランジスタＴ１の制御端子（ゲート）には制御回路１２から制御信号ＤＨが供給され、トランジスタＴ２の制御端子（ゲート）には制御回路１２から制御信号ＤＬが供給されている。
The main-side transistor T1 and the synchronization-side transistor T2 are N-channel MOS transistors. The first terminal (drain) of the transistor T1 is connected to the input terminal Pi to which the input voltage Vi is supplied, the second terminal (source) of the transistor T2 is connected to the second terminal (drain) of the transistor T2, and the transistor T2 The first terminal (source) is connected to a power supply line (ground in this embodiment) having a potential lower than the input voltage Vi. A control signal DH is supplied from the
トランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路１２は、メイン側のトランジスタＴ１と同期側のトランジスタＴ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。つまり、トランジスタＴ１，Ｔ２はスイッチ回路の一例として挙げられる。そして、制御回路１２は、スイッチ回路としての機能を有するトランジスタＴ１をオンオフするスイッチ制御回路を含む。
The transistors T1 and T2 are turned on / off in response to the control signals DH and DL. The
両トランジスタＴ１，Ｔ２間の接続点は、コイルＬ１の第１端子（入力側端子）に接続され、コイルＬ１の第２端子は出力端子Ｐｏに接続されている。また、コイルＬ１の第２端子（出力側端子）は平滑用コンデンサＣ１の第１端子に接続され、コンデンサＣ１の第２端子はグランドに接続されている。コンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。 A connection point between the transistors T1 and T2 is connected to a first terminal (input side terminal) of the coil L1, and a second terminal of the coil L1 is connected to the output terminal Po. The second terminal (output side terminal) of the coil L1 is connected to the first terminal of the smoothing capacitor C1, and the second terminal of the capacitor C1 is connected to the ground. The capacitor C1 is included in a smoothing circuit that smoothes the output voltage Vo.
メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合、コイルＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたコイル電流ＩＬが流れ、コイルＬ１にはエネルギー（電力）が蓄積される。メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１は蓄えたエネルギを放出し、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。制御回路１２は、帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。
When the main transistor T1 is turned on and the synchronous transistor T2 is turned off, a coil current IL corresponding to the difference between the input voltage Vi and the output voltage Vo flows through the coil L1, and energy (electric power) is accumulated in the coil L1. Is done. When the main-side transistor T1 is turned off and the synchronous-side transistor T2 is turned on, the coil L1 releases the stored energy, and an induced current (coil current IL) flows through the coil L1. The
制御回路１２は、比較器（コンパレータ）２１、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）２２、タイマ回路２３、駆動回路２４、参照電圧生成回路２５、抵抗Ｒ１，Ｒ２，Ｒｔ１，Ｒｔ２を含む。
The
比較器２１の反転入力端子には、出力電圧Ｖｏに基づく電圧が供給される。本実施形態では、抵抗Ｒ１，Ｒ２により生成された電圧が供給される。抵抗Ｒ１の第１端子に出力電圧Ｖｏが帰還され、抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、抵抗Ｒ２の第２端子はグランドに接続されている。抵抗Ｒ１と抵抗Ｒ２の間の接続点は比較器２１の反転入力端子に接続されている。抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した電圧（分圧電圧，フィードバック電圧）ＶＦＢを生成する。このフィードバック電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位に対応する。従って、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例したフィードバック電圧ＶＦＢを生成する。 A voltage based on the output voltage Vo is supplied to the inverting input terminal of the comparator 21. In the present embodiment, the voltage generated by the resistors R1 and R2 is supplied. The output voltage Vo is fed back to the first terminal of the resistor R1, the second terminal of the resistor R1 is connected to the first terminal of the resistor R2, and the second terminal of the resistor R2 is connected to the ground. A connection point between the resistors R1 and R2 is connected to the inverting input terminal of the comparator 21. The resistors R1 and R2 generate a voltage (divided voltage, feedback voltage) VFB obtained by dividing the output voltage Vo according to the respective resistance values. The value of the feedback voltage VFB corresponds to the ratio of the resistance values of the resistors R1 and R2, and the output voltage Vo and the ground potential. Accordingly, the resistors R1 and R2 generate a feedback voltage VFB that is proportional to the output voltage Vo.
比較器２１の非反転入力端子には、参照電圧生成回路２５から出力される参照電圧ＶＲ１が供給される。比較器２１は、フィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じた信号Ｓｅを生成する。本実施形態において、比較器２１は、フィードバック電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓｅを生成し、フィードバック電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓｅを生成する。この信号Ｓｅは、ＲＳ−ＦＦ回路２２に供給される。
The reference voltage VR1 output from the reference
ＲＳ−ＦＦ回路２２は、セット端子に信号Ｓｅが供給され、リセット端子にタイマ回路２３から出力される信号Ｓ２が供給される。ＲＳ−ＦＦ回路２２は、Ｈレベルの信号Ｓｅに応答してＨレベルの信号Ｓ１を出力し、Ｈレベルの信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。つまり、ＲＳ−ＦＦ回路２２に対して、信号Ｓｅはセット信号であり、信号Ｓ２はリセット信号である。ＲＳ−ＦＦ回路２２から出力される信号Ｓ１は、タイマ回路２３と駆動回路２４に供給される。
In the RS-
タイマ回路２３は、Ｈレベルの信号Ｓ１に応答して、その信号Ｓ１の立ち上がりタイミングから所定時間経過後にＨレベルのパルス信号Ｓ２を出力する。所定時間は、オン時間設定用の抵抗Ｒｔ１の抵抗値に対応する。タイマ回路２３は、信号Ｓ１の立ち上がりタイミングから、抵抗Ｒｔ１の抵抗値に応じた時間経過後にＨレベルのパルス信号Ｓ２を出力する。
In response to the H level signal S1, the
駆動回路２４は、信号Ｓ１に基づいて、コンバータ部１１のトランジスタＴ１，Ｔ２を、相補的にオンオフするように、制御信号ＤＨ，ＤＬを生成する。なお、駆動回路２４において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定してもよい。
Based on the signal S1, the
本実施形態において、駆動回路２４は、Ｈレベルの信号Ｓ１に応答してＨレベルの制御信号ＤＨとＬレベルの制御信号ＤＬを出力し、Ｌレベルの信号Ｓ１に応答してＬレベルの制御信号ＤＨとＬレベルの制御信号ＤＬを出力する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＤＨに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンし、Ｌレベルの制御信号ＤＬに応答してオフする。
In the present embodiment, the
上記の比較器２１は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢが参照電圧ＶＲ１より低いときにＨレベルの信号Ｓｅを出力し、ＲＳ−ＦＦ回路２２は、その信号Ｓｅに応答してＨレベルの信号Ｓ１を出力する。タイマ回路２３は、Ｈレベルの信号Ｓ１が出力されてから所定時間経過後にＨレベルの信号Ｓ２を出力し、ＲＳ−ＦＦ回路２２はその信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。駆動回路２４は、信号Ｓ１に応答してトランジスタＴ１，Ｔ２をオンオフするための制御信号ＤＨ，ＤＬを出力する。
The comparator 21 outputs the H level signal Se when the feedback voltage VFB corresponding to the output voltage Vo is lower than the reference voltage VR1, and the RS-
従って、制御回路１２は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢが参照電圧ＶＲ１より低くなるとメイン側のトランジスタＴ１をオンし、同期側のトランジスタＴ２をオフする。メイン側のトランジスタＴ１をオンしてから所定時間経過後、メイン側のトランジスタＴ１をオフし、同期側のトランジスタＴ２をオンする。再び出力電圧Ｖｏが参照電圧ＶＲ１より低くなると、制御回路１２はメイン側のトランジスタＴ１をオンし、同期側のトランジスタＴ２をオフする。
Therefore, when the feedback voltage VFB corresponding to the output voltage Vo becomes lower than the reference voltage VR1, the
言い換えると、制御回路１２は、出力電圧Ｖｏが参照電圧ＶＲ１より低くなると、所定期間メイン側のトランジスタＴ１をオンし、所定期間経過後にトランジスタＴ１をオフする。メイン側のトランジスタＴ１をオンする期間を「オン期間」とし、トランジスタＴ１をオフする期間を「オフ期間」とする。トランジスタＴ２は、トランジスタＴ１に対して相補的に制御されるため、「オン期間」にオフし、「オフ期間」にオンする。
In other words, when the output voltage Vo becomes lower than the reference voltage VR1, the
上記のタイマ回路２３を詳述する。
タイマ回路２３は、Ｈレベルの信号Ｓ１に応答して、その信号Ｓ１の立ち上がりタイミングから所定時間経過後にＨレベルのパルス信号Ｓ２を出力する。所定時間は、オン時間設定用の抵抗Ｒｔ１の抵抗値に対応する。タイマ回路２３は、信号Ｓ１の立ち上がりタイミングから、抵抗Ｒｔ１の抵抗値に応じた時間経過後にＨレベルのパルス信号Ｓ２を出力する。上記のＲＳ−ＦＦ回路２２は、Ｈレベルの信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。この結果、ＲＳ−ＦＦ回路２２から出力される信号Ｓ１は、抵抗Ｒｔ１の抵抗値に応じた期間、Ｈレベルとなる。即ち、タイマ回路２３は、ＲＳ−ＦＦ回路２２から出力される信号Ｓ１のパルス幅を決定する。
The
In response to the H level signal S1, the
入力電圧Ｖｉと出力電圧Ｖｏが安定している時、出力電圧Ｖｏは、入力電圧Ｖｉと、メイン側のトランジスタＴ１のオンデューティに応じた電圧となる。オンデューティは、トランジスタＴ１をオンする周期、即ちスイッチング周期Ｔと、メイン側のトランジスタＴ１をオンしている期間（オン時間Ｔon）との比で表される。従って、出力電圧Ｖｏは、 When the input voltage Vi and the output voltage Vo are stable, the output voltage Vo becomes a voltage according to the input voltage Vi and the on-duty of the transistor T1 on the main side. The on-duty is expressed as a ratio of a cycle in which the transistor T1 is turned on, that is, a switching cycle T and a period in which the main-side transistor T1 is turned on (on time Ton). Therefore, the output voltage Vo is
スイッチング周期Ｔは、オン時間Ｔonと、トランジスタＴ１をオフしている期間（オフ時間Ｔoff ）との合計値である。スイッチング周期Ｔは、スイッチングサイクルｆｓｗの逆数である。従って、オン時間Ｔonとオフ時間Ｔoff は、それぞれ、 The switching period T is a total value of the on time Ton and the period during which the transistor T1 is off (off time Toff). The switching period T is the reciprocal of the switching cycle fsw. Therefore, the on time Ton and the off time Toff are respectively
上記したように、タイマ回路２３は、抵抗Ｒt1の抵抗値に応じて信号Ｓ１のパルス幅、即ちトランジスタＴ１のオン時間Ｔonを決定する。トランジスタＴ１のオフ時間Ｔoff は、オン時間Ｔonと、入力電圧Ｖｉ及び出力電圧Ｖｏに応じた値となる。従って、タイマ回路２３の抵抗値Ｒt1は、オフ時間Ｔoff を決定する。つまり、スイッチング周波数ｆｓｗは、抵抗Ｒt1の抵抗値に応じて決定される。抵抗Ｒt1の抵抗値を、同じ符号を用いて表し、抵抗Ｒt1以外の値をαとすると、オン時間Ｔonとオフ時間Ｔoff は、それぞれ、
As described above, the
更に、タイマ回路２３は、Ｈレベルのパルス信号Ｓ２を出力するタイミング、即ちＲＳ−ＦＦ回路２２から出力される信号Ｓ１のパルス幅を、入力電圧Ｖｉと出力電圧Ｖｏに応じて調整する。
Further, the
タイマ回路２３の一例を図２に従って説明する。
図２に示すように、タイマ回路２３は、オペアンプ３１，３２、インバータ回路３３、コンデンサＣ１１、抵抗Ｒｔ１、トランジスタＴ１１〜Ｔ１４を含む。
An example of the
As shown in FIG. 2, the
上記抵抗Ｒｔ１の第１端子はオペアンプ３１の非反転入力端子とトランジスタＴ１１に接続され、第２端子はグランドに接続されている。オペアンプ３１の非反転入力端子には入力電圧Ｖｉが供給され、出力端子はトランジスタＴ１１のゲートに接続されている。トランジスタＴ１１はＮチャネルＭＯＳトランジスタであり、ソースが抵抗Ｒｔ１に接続され、ドレインがトランジスタＴ１２に接続されている。
The first terminal of the resistor Rt1 is connected to the non-inverting input terminal of the
抵抗Ｒｔ１の両端子間には、この抵抗Ｒｔ１に流れる電流と抵抗値に応じた電位差が生じる。オペアンプ３１は、抵抗Ｒｔ１とトランジスタＴ１１の間のノードの電位を、入力電圧Ｖｉと等しくするように、トランジスタＴ１１のゲート電圧を生成する。従って、トランジスタＴ１１には、入力電圧Ｖｉに応じた電流が流れる。
A potential difference corresponding to the current flowing through the resistor Rt1 and the resistance value is generated between both terminals of the resistor Rt1. The
トランジスタＴ１２はＰチャネルＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、ドレインはトランジスタＴ１１に接続され、ゲートは同トランジスタＴ１２のドレインとトランジスタＴ１３のゲートに接続されている。バイアス電圧ＶＢは、入力電圧Ｖｉ、又は図示しない電源回路により生成された電圧である。トランジスタＴ１３はトランジスタＴ１２と同型のＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給されている。従って、トランジスタＴ１２とトランジスタＴ１３はカレントミラー回路に含まれ、このカレントミラー回路は、両トランジスタＴ１２，Ｔ１３の電気的特性に応じて、トランジスタＴ１１に流れる電流と比例した電流をトランジスタＴ１３に流す。 The transistor T12 is a P-channel MOS transistor, the bias voltage VB is supplied to the source, the drain is connected to the transistor T11, and the gate is connected to the drain of the transistor T12 and the gate of the transistor T13. The bias voltage VB is an input voltage Vi or a voltage generated by a power supply circuit (not shown). The transistor T13 is a MOS transistor of the same type as the transistor T12, and a bias voltage VB is supplied to the source. Therefore, the transistor T12 and the transistor T13 are included in the current mirror circuit, and the current mirror circuit passes a current proportional to the current flowing through the transistor T11 to the transistor T13 according to the electrical characteristics of the transistors T12 and T13.
トランジスタＴ１３のドレインはコンデンサＣ１１の第１端子とトランジスタＴ１４に接続され、コンデンサＣ１１の第２端子はグランドに接続されている。トランジスタＴ１４はＮチャネルＭＯＳトランジスタであり、ソースがグランドに接続され、ドレインがトランジスタＴ１３、即ちコンデンサＣ１１の第１端子に接続されている。つまり、トランジスタＴ１４はコンデンサＣ１１に並列接続されている。 The drain of the transistor T13 is connected to the first terminal of the capacitor C11 and the transistor T14, and the second terminal of the capacitor C11 is connected to the ground. The transistor T14 is an N-channel MOS transistor, the source is connected to the ground, and the drain is connected to the transistor T13, that is, the first terminal of the capacitor C11. That is, the transistor T14 is connected in parallel to the capacitor C11.
トランジスタＴ１４のゲートには、インバータ回路３３により信号Ｓ１を論理反転した信号Ｓ１ｘが供給されている。信号Ｓ１は、図１に示すＲＳ−ＦＦ回路２２から出力される信号であり、信号Ｓ１がＨレベルであるときにメイン側のトランジスタＴ１１がオンし、信号Ｓ１がＬレベルであるときにメイン側のトランジスタＴ１１がオフする。
A signal S1x obtained by logically inverting the signal S1 by the
一方、トランジスタＴ１４は、信号Ｓ１ｘがＨレベルであるとき、つまり信号Ｓ１がＬレベルである時にオンし、信号Ｓ１ｘがＬレベル（信号Ｓ１がＨレベル）であるときにオフする。コンデンサＣ１１にはトランジスタＴ１３から入力電圧Ｖｉに依存した電流が供給される。そして、オンしたトランジスタＴ１４は、コンデンサＣ１１の両端子を互いに接続するため、コンデンサＣ１１の第１端子はグランドレベルとなる。トランジスタＴ１４がオフすると、コンデンサＣ１１は、トランジスタＴ１３から供給される電流により充電される。この結果、コンデンサＣ１１の第１端子のレベルは、グランドレベルから入力電圧Ｖｉに応じて上昇する。 On the other hand, the transistor T14 is turned on when the signal S1x is at the H level, that is, when the signal S1 is at the L level, and turned off when the signal S1x is at the L level (the signal S1 is at the H level). The capacitor C11 is supplied with a current depending on the input voltage Vi from the transistor T13. Since the turned-on transistor T14 connects both terminals of the capacitor C11 to each other, the first terminal of the capacitor C11 is at the ground level. When the transistor T14 is turned off, the capacitor C11 is charged by the current supplied from the transistor T13. As a result, the level of the first terminal of the capacitor C11 rises from the ground level according to the input voltage Vi.
即ち、タイマ回路２３は、図１に示すメイン側のトランジスタＴ１１がオフしているときにコンデンサＣ１１の両端子間を短絡して、ノードＮ１２の電圧Ｖｎ１をグランドレベルにリセットする。そして、トランジスタＴ１１がオンすると、コンデンサＣ１１の充電を開始する。その結果、ノードＮ１２の電圧Ｖｎ１が入力電圧Ｖｉに応じて上昇する。
That is, the
ノードＮ１２はオペアンプ３２の非反転入力端子に接続され、オペアンプ３２の反転入力端子には出力電圧Ｖｏが供給されている。オペアンプ３２は、ノードＮ１２の電圧Ｖｎ１と出力電圧Ｖｏとを比較し、その比較結果に応じた信号Ｓ２を出力する。上記のように、ノードＮ１２の電圧Ｖｎ１は入力電圧Ｖｉに応じて変化する。オペアンプ３２は、電圧Ｖｎ１が出力電圧Ｖｏよりも低いときにＬレベルの信号Ｓ２を出力し、電圧Ｖｎ１が出力電圧Ｖｏよりも高くなるとＨレベルの信号Ｓ２を出力する。そして、電圧Ｖｎ１は、メイン側のトランジスタＴ１がオンすると上昇する。従って、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉと出力電圧Ｖｏに依存する。
The node N12 is connected to the non-inverting input terminal of the
尚、コンデンサＣ１１を充電するための電流、即ちトランジスタＴ１１に流れる電流は、入力電圧Ｖｉに比例する。その結果、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉに反比例する。そして、オペアンプ３２は電圧Ｖｎ１と出力電圧Ｖｏを比較するため、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、出力電圧Ｖｏに比例する。つまり、トランジスタＴ１がオンしている期間（オン期間）は、入力電圧Ｖｉに反比例し、出力電圧Ｖｏに比例する。トランジスタＴ１がオフしている期間（オフ期間）は、出力電圧Ｖｏに反比例する。従って、制御回路１２は、ほぼ一定のスイッチング周波数となるよう制御する。
The current for charging the capacitor C11, that is, the current flowing through the transistor T11 is proportional to the input voltage Vi. As a result, the period from when the transistor T1 is turned on until the H level signal S2 is output is inversely proportional to the input voltage Vi. Since the
次に、上記の参照電圧生成回路２５を詳述する。
図３に示すように、参照電圧生成回路２５は、参照電流生成回路４１、スロープ電流生成回路４２、付加回路４３を含む。
Next, the reference
As shown in FIG. 3, the reference
参照電流生成回路４１は、抵抗Ｒｔ２の抵抗値、入力電圧Ｖｉ、出力電圧Ｖｏに基づいて参照電流Ｉｒを生成する。スロープ電流生成回路４２は、制御信号ＤＨ、参照電流Ｉｒに基づいて、スロープ電流Ｉｓを生成する。付加回路４３は、スロープ電流Ｉｓに応じた電圧を、基準電源Ｅ１の基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成する。
The reference
上記したように、比較器２１は、参照電圧ＶＲ１とフィードバック電圧ＶＦＢとを互いに比較し、その比較結果に応じて信号Ｓｅを出力する。この信号Ｓｅは、コンバータ部１１のトランジスタＴ１１をオンするタイミングを決定する。従って、出力電圧Ｖｏの高低に基づいてオンタイミング（オフ時間）が調整され、出力電圧Ｖｏが基準電圧ＶＲ０に基づく一定電圧（目標電圧）に近づくように制御される。つまり、基準電圧ＶＲ０は、出力電圧Ｖｏを制御する目標の電圧に応じて設定されている。
As described above, the comparator 21 compares the reference voltage VR1 and the feedback voltage VFB with each other, and outputs a signal Se according to the comparison result. This signal Se determines the timing to turn on the transistor T11 of the
図４に示すように、参照電流生成回路４１は、オペアンプ５１〜５４、トランジスタＴ２１〜Ｔ２８、抵抗Ｒｔ２、抵抗Ｒ１１，Ｒ１２を含む。
上記抵抗Ｒｔ２の第１端子はトランジスタＴ２１に接続され、第２端子はグランドに接続されている。トランジスタＴ２１はｎｐｎトランジスタであり、エミッタが抵抗Ｒｔ２に接続され、ベースがオペアンプ５１の出力端子に接続され、コレクタがトランジスタＴ２２に接続されている。また、トランジスタＴ２１のエミッタはオペアンプ５１の非反転入力端子に接続されている。従って、オペアンプ５１の非反転入力端子には、トランジスタＴ２１と抵抗Ｒｔ２との間のノードに生じる電圧が供給される。そのオペアンプ５１の反転入力端子には、一定値の電圧Ｖｃが供給されている。トランジスタＴ２２はＰチャネルＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、トレインはトランジスタＴ２１に接続され、ゲートは同トランジスタＴ２２のドレインとトランジスタＴ２３のゲートに接続されている。
As illustrated in FIG. 4, the reference
The first terminal of the resistor Rt2 is connected to the transistor T21, and the second terminal is connected to the ground. The transistor T21 is an npn transistor, the emitter is connected to the resistor Rt2, the base is connected to the output terminal of the
オペアンプ５１は、非反転入力端子の電圧を電圧Ｖｃと等しくするように、トランジスタＴ２１を制御する。つまり、抵抗Ｒｔ２の第１端子の電圧が電圧Ｖｃに制御される。従って、抵抗Ｒｔ２の両端子間には、この抵抗Ｒｔ２の抵抗値と、両端子間の電位差、即ち電圧Ｖｃに応じた電流Ｉ１が流れる。即ち、電流Ｉ１は、
The
トランジスタＴ２３は、トランジスタＴ２２と同型のＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給されている。従って、トランジスタＴ２２とトランジスタＴ２３はカレントミラー回路に含まれ、このカレントミラー回路は、両トランジスタＴ２２，Ｔ２３の電気的特性に応じて、抵抗Ｒｔ２に流れる電流Ｉ１と比例した電流をトランジスタＴ２３に流す。本実施形態では、トランジスタＴ２２とトランジスタＴ２３の電気的特性の比が１：ｍ１に設定されている。従って、トランジスタＴ２３に流れる電流Ｉ２は、 The transistor T23 is a MOS transistor of the same type as the transistor T22, and a bias voltage VB is supplied to the source. Therefore, the transistor T22 and the transistor T23 are included in the current mirror circuit, and the current mirror circuit passes a current proportional to the current I1 flowing through the resistor Rt2 to the transistor T23 in accordance with the electrical characteristics of the transistors T22 and T23. In the present embodiment, the ratio of the electrical characteristics of the transistor T22 and the transistor T23 is set to 1: m1. Therefore, the current I2 flowing through the transistor T23 is
トランジスタＴ２３のドレインはトランジスタＴ２４に接続されている。トランジスタＴ２４はＮチャネルＭＯＳトランジスタであり、ドレインがトランジスタＴ２３に接続され、ソースがグランドに接続され、ゲートがオペアンプ５３の出力端子に接続されている。また、トランジスタＴ２４のドレインはオペアンプ５３の非反転入力端子に接続されている。オペアンプ５３の反転入力端子はオペアンプ５２の出力端子に接続されている。オペアンプ５２は、非反転入力端子に入力電圧Ｖｉが供給され、反転入力端子に出力電圧Ｖｏが供給されている。
The drain of the transistor T23 is connected to the transistor T24. The transistor T24 is an N-channel MOS transistor, the drain is connected to the transistor T23, the source is connected to the ground, and the gate is connected to the output terminal of the
オペアンプ５２は、図示しない付加素子により所定の電圧ゲインに設定された差動増幅器であり、入力電圧Ｖｉから出力電圧Ｖｏを減算し、その結果を電圧ゲインにより増幅した電圧Ｖ１を出力する。オペアンプ５２の電圧ゲインをＡ１とすると、電圧Ｖ１は、
The
オペアンプ５３は、非反転入力端子の電圧を、反転入力端子に供給される電圧Ｖ１と等しくするように、トランジスタＴ２４を制御する。その結果、トランジスタＴ２４は、深い三極管領域で動作し、抵抗として機能する。そして、このトランジスタＴ２４には、トランジスタＴ２３に流れる電流Ｉ２が流れる。従って、このトランジスタＴ２４のオン抵抗Ｒｏ１は、電流Ｉ２と、両端子間（ソース−ドレイン間）の電位差、即ち、電圧Ｖ１とに応じて、上記の式から、
The
オペアンプ５３の出力端子はトランジスタＴ２５に接続されている。トランジスタＴ２５は、トランジスタＴ２５と同型のＭＯＳトランジスタであり、トランジスタＴ２４と同じ電気的特性を持つ。トランジスタＴ２５のゲートはオペアンプ５３の出力端子に接続され、ソースはグランドに接続され、ドレインはトランジスタＴ２６に接続されている。
The output terminal of the
トランジスタＴ２６はｎｐｎトランジスタであり、エミッタがトランジスタＴ２５に接続され、ベースがオペアンプ５４の出力端子に接続され、コレクタがトランジスタＴ２７に接続されている。トランジスタＴ２７はＰチャネルＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、ドレインが同トランジスタＴ２７のゲートとトランジスタＴ２６に接続されている。
The transistor T26 is an npn transistor, the emitter is connected to the transistor T25, the base is connected to the output terminal of the
オペアンプ５４の反転入力端子は抵抗Ｒ１１に接続されている。抵抗Ｒ１１の第１端子には入力電圧Ｖｉが供給され、抵抗Ｒ１１の第２端子はオペアンプ５４に接続されている。また、抵抗Ｒ１１の第２端子には、抵抗Ｒ１２の第１端子が接続され、抵抗Ｒ１２の第２端子はグランドに接続されている。従って、抵抗Ｒ１１と抵抗Ｒ１２は、それぞれの抵抗値により入力電圧Ｖｉを分圧した電圧Ｖ２を生成する。この電圧Ｖ２は、
The inverting input terminal of the
オペアンプ５４の非反転入力端子は、トランジスタＴ２６のエミッタ（トランジスタＴ２５のドレイン）に接続されている。従って、オペアンプ５４は、トランジスタＴ２６のエミッタ電圧、即ちトランジスタＴ２５のドレイン電圧を、電圧Ｖ２と等しくするようにトランジスタＴ２６を制御する。上記したように、トランジスタＴ２５は、トランジスタＴ２４と同じ特性を有し、トランジスタＴ２４のゲート電圧と等しい電圧がゲートに供給されている。従って、トランジスタＴ２５は、トランジスタＴ２４と同様に、深い三極管領域で動作し、抵抗として機能する。また、トランジスタＴ２５のオン抵抗Ｒｏ２は、トランジスタＴ２４のオン抵抗Ｒｏ１と等しくなる。従って、トランジスタＴ２５には、両端子間（ソース−ドレイン間）の電位差（＝Ｖ２）とオン抵抗Ｒｏ２に応じた電流Ｉ３が流れる。この電流Ｉ３は、上記数式から、
The non-inverting input terminal of the
トランジスタＴ２７のゲートはトランジスタＴ２８に接続されている。トランジスタＴ２８は、トランジスタＴ２７と同型のＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、ドレインは図５に示すスロープ電流生成回路４２に接続されている。従って、トランジスタＴ２７とトランジスタＴ２８はカレントミラー回路に含まれ、このカレントミラー回路は、両トランジスタＴ２７，Ｔ２８の電気的特性に応じて、トランジスタＴ２５に流れる電流Ｉ３と比例した参照電流ＩｒをトランジスタＴ２８に流す。本実施形態では、トランジスタＴ２７とトランジスタＴ２８の電気的特性の比が１：ｍ２に設定されている。従って、トランジスタＴ２８に流れる参照電流Ｉｒは、
The gate of the transistor T27 is connected to the transistor T28. The transistor T28 is a MOS transistor of the same type as the transistor T27, the bias voltage VB is supplied to the source, and the drain is connected to the slope
図５に示すように、スロープ電流生成回路４２は、電流源６１、トランジスタＴ３１〜Ｔ３５、コンデンサＣ２１、抵抗Ｒ２１を含む。
参照電流生成回路４１のトランジスタＴ２８はコンデンサＣ２１の第１端子に接続され、コンデンサＣ２１の第２端子はグランドに接続されている。コンデンサＣ２１の第１端子はトランジスタＴ３１に接続されている。トランジスタＴ３１はＮチャネルＭＯＳトランジスタであり、ドレインがコンデンサＣ２１に接続され、ソースがグランドに接続され、ゲートには制御信号ＤＨが供給されている。トランジスタＴ３１は、Ｈレベルの制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＤＨに応答してオフする。トランジスタＴ２８に流れる参照電流Ｉｒは、コンデンサＣ２１に供給される。従って、トランジスタＴ３１がオフすると、コンデンサＣ２１には参照電流Ｉｒによる電荷が蓄積され、トランジスタＴ３１がオフすると、コンデンサＣ２１に蓄積された電荷が放電される。従って、コンデンサＣ２１の第１端子における電圧（充電電圧）は、コンデンサＣ２１の充放電に応じて変化する。
As shown in FIG. 5, the slope
The transistor T28 of the reference
制御信号ＤＨはメイン側のトランジスタＴ１をオンオフ制御する信号であり、上記したように、トランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオンし、Ｌレベルの制御信号ＤＨに応答してオフする。従って、トランジスタＴ３１は、メイン側のトランジスタＴ１と同時にオンオフする。その結果、コンデンサＣ２１の第１端子における電圧は、トランジスタＴ１のオフ期間に参照電流Ｉｒに応じて上昇し、トランジスタＴ１のオン期間に、トランジスタＴ３１によってグランドレベルにリセットされる。 The control signal DH is a signal for controlling on / off of the main transistor T1, and as described above, the transistor T1 is turned on in response to the H level control signal DH and is turned off in response to the L level control signal DH. To do. Accordingly, the transistor T31 is turned on and off simultaneously with the main-side transistor T1. As a result, the voltage at the first terminal of the capacitor C21 rises according to the reference current Ir during the off period of the transistor T1, and is reset to the ground level by the transistor T31 during the on period of the transistor T1.
コンデンサＣ２１の第１端子はトランジスタＴ３２に接続されている。トランジスタＴ３２はｐｎｐトランジスタであり、エミッタは電流源６１に接続され、その電流源６１にはバイアス電圧ＶＢが供給されている。トランジスタＴ３２のベースはコンデンサＣ２１に接続され、トランジスタＴ３２のコレクタはグランドに接続されている。従って、トランジスタＴ３２は、コンデンサＣ２１の充放電に応じてオン・オフする。
A first terminal of the capacitor C21 is connected to the transistor T32. The transistor T32 is a pnp transistor, the emitter is connected to the
トランジスタＴ３２のエミッタはトランジスタＴ３３に接続されている。トランジスタＴ３３はｎｐｎトランジスタであり、ベースがトランジスタＴ３２に接続され、コレクタはトランジスタＴ３４に接続され、エミッタは抵抗Ｒ２１の第１端子に接続され、抵抗Ｒ２１の第２端子はグランドに接続されている。 The emitter of the transistor T32 is connected to the transistor T33. The transistor T33 is an npn transistor, the base is connected to the transistor T32, the collector is connected to the transistor T34, the emitter is connected to the first terminal of the resistor R21, and the second terminal of the resistor R21 is connected to the ground.
トランジスタＴ３４はＰチャネルＭＯＳトランジスタであり、ソースにバイアス電圧ＶＢが供給され、ドレインはトランジスタＴ３３に接続されている。トランジスタＴ３４のゲートは同トランジスタＴ３４のドレインとトランジスタＴ３５に接続されている。トランジスタＴ３５はトランジスタＴ３４と同型のＭＯＳトランジスタであり、ゲートがトランジスタＴ３４のゲートに接続され、ソースにバイアス電圧ＶＢが供給され、ドレインは図６に示す付加回路４３に接続されている。
The transistor T34 is a P-channel MOS transistor, the bias voltage VB is supplied to the source, and the drain is connected to the transistor T33. The gate of the transistor T34 is connected to the drain of the transistor T34 and the transistor T35. The transistor T35 is a MOS transistor of the same type as the transistor T34, the gate is connected to the gate of the transistor T34, the bias voltage VB is supplied to the source, and the drain is connected to the
上記のように構成されたスロープ電流生成回路４２は、コンデンサＣ２１に接続されたトランジスタＴ３１を、メイン側のトランジスタＴ１と同期してオンオフすることにより、トランジスタＴ１のオン期間とオフ期間とに応じたスロープ電流Ｉｓを生成する。このスロープ電流Ｉｓは、トランジスタＴ１のオン期間に０（ゼロ）となり、トランジスタＴ１のオフ期間に、参照電流Ｉｒに応じて増加する。言い換えれば、スロープ電流Ｉｓは、トランジスタＴ１のオフ期間に、参照電流Ｉｒに応じて増加し、トランジスタＴ１のオン期間に０にリセットされる。
The slope
参照電流Ｉｒは、上記の式に示されるように、入力電圧Ｖｉに応じて、その入力電圧Ｖｉが高くなると減少し、入力電圧Ｖｉが低くなると増加する。つまり、参照電流Ｉｒは、入力電圧Ｖｉに対して反比例的に変化する。スロープ電流Ｉｓは、参照電流ＩｒによりコンデンサＣ２１に蓄積する電荷に応じて変化する。つまり、スロープ電流Ｉｓの波形は、参照電流Ｉｒに応じた傾きとなる。従って、スロープ電流Ｉｓの傾きは、入力電圧Ｖｉに応じて、その入力電圧Ｖｉが高くなると傾斜が緩やか（変化量が小）になり、入力電圧Ｖｉが低くなると傾斜が急（変化量が大）になる。つまり、スロープ電流Ｉｓは、入力電圧Ｖｉに対して反比例的に変化する。 As shown in the above equation, the reference current Ir decreases according to the input voltage Vi when the input voltage Vi increases, and increases when the input voltage Vi decreases. That is, the reference current Ir changes in inverse proportion to the input voltage Vi. The slope current Is changes according to the charge accumulated in the capacitor C21 by the reference current Ir. That is, the waveform of the slope current Is has a slope corresponding to the reference current Ir. Therefore, according to the input voltage Vi, the slope of the slope current Is becomes gentle (the amount of change is small) when the input voltage Vi is high, and the slope is steep (the amount of change is large) when the input voltage Vi is low. become. That is, the slope current Is changes in inverse proportion to the input voltage Vi.
図６に示すように、付加回路４３は、オペアンプ７１、トランジスタＴ４１、抵抗Ｒ３１，Ｒ３２、基準電源Ｅ１を含む。
オペアンプ７１の非反転入力端子は基準電源Ｅ１に接続され、基準電圧ＶＲ０が供給されている。オペアンプ７１の出力端子はトランジスタＴ４１に接続されている。トランジスタＴ４１はｎｐｎトランジスタであり、ベースがオペアンプ７１に接続され、コレクタはバイアス電圧ＶＢが供給され、エミッタは抵抗Ｒ３１の第１端子に接続され、抵抗Ｒ３１の第２端子はグランドに接続されている。また、抵抗Ｒ３１の第１端子はオペアンプ７１の反転入力端子に接続されている。
As shown in FIG. 6, the
The non-inverting input terminal of the
抵抗Ｒ３１の第１端子は抵抗Ｒ３２の第２端子に接続され、その抵抗Ｒ３２の第２端子はスロープ電流生成回路４２のトランジスタＴ３５に接続されている。従って、抵抗Ｒ３２の両端子間には、抵抗Ｒ３２の抵抗値とスロープ電流生成回路４２から供給されるスロープ電流Ｉｓに応じた電位差が生じる。つまり、付加回路４３は、抵抗Ｒ３２によりスロープ電流Ｉｓを電圧に変換する。
The first terminal of the resistor R31 is connected to the second terminal of the resistor R32, and the second terminal of the resistor R32 is connected to the transistor T35 of the slope
オペアンプ７１は、抵抗Ｒ３１の第１端子における電圧を、基準電圧ＶＲ０と等しくするようにトランジスタＴ４１を制御する。そして、抵抗Ｒ３２の両端子間には、スロープ電流Ｉｓに応じた電位差が生じる。抵抗Ｒ３２の両端子間の電位差をＶｓとすると、この電圧Ｖｓは、スロープ電流Ｉｓに応じて、トランジスタＴ１のオフ期間に徐々に上昇し、トランジスタＴ１のオン期間に０（ゼロ）となる。この電圧Ｖｓをスロープ電圧とする。従って、抵抗Ｒ３２の第２端子における電圧は、基準電圧ＶＲ０に、スロープ電流Ｉｓに応じたスロープ電圧Ｖｓを上乗せした電圧となる。この抵抗Ｒ３２の第２端子における電圧が、参照電圧ＶＲ１として図１に示す比較器２１に供給される。従って、参照電圧ＶＲ１の波形はのこぎり波形状となり、基準電圧ＶＲ０から、スロープ電流Ｉｓ（スロープ電圧Ｖｓ）に応じた傾斜にて上昇する。そして、この参照電圧ＶＲ１は、スロープ電流Ｉｓに応じて上昇する。
The
上記したように、スロープ電流Ｉｓは、参照電流Ｉｒに応じた電流であり、入力電圧Ｖｉに対応する傾斜にて増加する。従って、参照電圧ＶＲ１は、図７に示すように、トランジスタＴ１のオン期間は基準電圧ＶＲ０と等しくなり、トランジスタＴ１のオフ期間は、スロープ電流Ｉｓに従って上昇する。そして、スロープ電流Ｉｓが入力電圧Ｖｉに対応して変化するため、参照電圧ＶＲ１は、スロープ電流Ｉｓと同様に、入力電圧Ｖｉに対して反比例的に変化する。 As described above, the slope current Is is a current corresponding to the reference current Ir, and increases at a slope corresponding to the input voltage Vi. Accordingly, as shown in FIG. 7, the reference voltage VR1 is equal to the reference voltage VR0 during the on period of the transistor T1, and the off period of the transistor T1 increases according to the slope current Is. Since the slope current Is changes corresponding to the input voltage Vi, the reference voltage VR1 changes inversely with respect to the input voltage Vi similarly to the slope current Is.
上記の式（１），（２）に示されるように、入力電圧Ｖｉが増加すると、トランジスタＴ１のオン時間Ｔonは短くなり、オフ時間Ｔoff は長くなる。そして、参照電圧ＶＲ１は、入力電圧Ｖｉが増加すると、変化量が少なくなり、波形の傾斜が緩やかになる。図１に示す比較器２１は、フィードバック電圧ＶＦＢよりも参照電圧ＶＲ１が高くなるとＨレベルの信号Ｓｅを出力し、その信号Ｓｅに従ってトランジスタＴ１がオンされる。つまり、フィードバック電圧ＶＦＢの波形と、参照電圧ＶＲ１の波形との交点において、トランジスタＴ１がオンされる。トランジスタＴ１がオフされて参照電圧ＶＲ１が上昇し始めてからこの交点までの時間がオフ時間Ｔoff となる。従って、図８（ａ）の左部分に示すように、上記の交点におけるフィードバック電圧ＶＦＢ（＝ＶＲ１）は、傾斜が固定された参照電圧ＶＲ２、つまり、入力電圧Ｖｉに関わらずに一定の割合で増加する場合（図８（ｂ）参照）と比べて、低くなる。 As shown in the above formulas (1) and (2), when the input voltage Vi increases, the on-time Ton of the transistor T1 becomes shorter and the off-time Toff becomes longer. Then, as the input voltage Vi increases, the amount of change in the reference voltage VR1 decreases, and the slope of the waveform becomes gentle. The comparator 21 shown in FIG. 1 outputs an H level signal Se when the reference voltage VR1 becomes higher than the feedback voltage VFB, and the transistor T1 is turned on according to the signal Se. That is, the transistor T1 is turned on at the intersection of the waveform of the feedback voltage VFB and the waveform of the reference voltage VR1. The time from the time when the transistor T1 is turned off to the time when the reference voltage VR1 starts to rise to the intersection becomes the off time Toff. Therefore, as shown in the left part of FIG. 8A, the feedback voltage VFB (= VR1) at the above intersection is a constant voltage regardless of the reference voltage VR2 having a fixed slope, that is, the input voltage Vi. Compared to the case of increasing (see FIG. 8B), it becomes lower.
逆に、入力電圧Ｖｉが減少すると、トランジスタＴ１のオフ時間Ｔoff は短くなる。本実施形態の参照電圧生成回路２５は、入力電圧Ｖｉに応じて参照電圧ＶＲ１の傾斜（スロープ）を急にする。すると、図８（ａ）の右部分に示すように、上記のフィードバック電圧ＶＦＢと参照電圧ＶＲ１の交点は、傾斜が固定された参照電圧ＶＲ２の場合（図８（ｂ）参照）よりも高くなる。
Conversely, when the input voltage Vi decreases, the off time Toff of the transistor T1 becomes shorter. The reference
即ち、入力電圧Ｖｉの変化に対して、フィードバック電圧ＶＦＢと参照電圧ＶＲ１との交点、つまりトランジスタＴ１がオンするときのフィードバック電圧ＶＦＢの変化量が、参照電圧の傾きが固定されている場合と比べて少なくなる。つまり、フィードバック電圧ＶＦＢの変動が抑制される。フィードバック電圧ＶＦＢは、出力電圧Ｖｏを図１に示す抵抗Ｒ１，Ｒ２により分圧した電圧である。従って、本実施形態のＤＣ−ＤＣコンバータは、従来例と比べ、出力電圧Ｖｏの変動を抑制することができる。 That is, with respect to the change of the input voltage Vi, the intersection of the feedback voltage VFB and the reference voltage VR1, that is, the amount of change of the feedback voltage VFB when the transistor T1 is turned on is compared with the case where the slope of the reference voltage is fixed. Less. That is, the fluctuation of the feedback voltage VFB is suppressed. The feedback voltage VFB is a voltage obtained by dividing the output voltage Vo by the resistors R1 and R2 shown in FIG. Therefore, the DC-DC converter according to the present embodiment can suppress fluctuations in the output voltage Vo as compared with the conventional example.
トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、 The feedback voltage VFB when turning on the transistor T1 is
従って、このスロープ電流Ｉｓを、フィードバック電圧ＶＦＢを表した式に代入する。すると、入力電圧Ｖｉ、出力電圧Ｖｏ、抵抗Ｒｔ１の項がキャンセルされ、フィードバック電圧ＶＦＢは、タイマ回路２３と参照電圧生成回路２５に含まれる素子の定数に基づく値となる。つまり、フィードバック電圧ＶＦＢは、入力電圧Ｖｉ、出力電圧Ｖｏ、抵抗Ｒｔ１に依存しない値、つまり一定値となる。従って、本実施形態のＤＣ−ＤＣコンバータは、図９に示すように、入力電圧Ｖｉが変動しても、安定した出力電圧Ｖｏを出力する。
Therefore, this slope current Is is substituted into an expression representing the feedback voltage VFB. Then, the terms of the input voltage Vi, the output voltage Vo, and the resistor Rt1 are canceled, and the feedback voltage VFB becomes a value based on the constants of elements included in the
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）制御回路１２の参照電圧生成回路２５は、コンバータ部１１に含まれるメイン側のトランジスタＴ１のオフ期間に、入力電圧Ｖｉと出力電圧Ｖｏに応じた傾きのスロープを参照電圧ＶＲ１に付加する。制御回路１２の比較器２１は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じた信号Ｓｅを出力する。制御回路１２は、この信号Ｓｅのタイミングで、コンバータ部１１のトランジスタＴ１を所定時間オンするようにした。トランジスタＴ１のオフ期間は、入力電圧Ｖｉと出力電圧Ｖｏの差に応じて変動する。参照電圧生成回路２５が入力電圧Ｖｉと出力電圧Ｖｏに応じて参照電圧ＶＲ１のスロープの傾きを変更することにより、その参照電圧ＶＲ１と交差するフィードバック電圧ＶＦＢの変動を抑制することができるため、出力電圧Ｖｏの安定化を図ることができる。
As described above, according to the present embodiment, the following effects can be obtained.
(1) The reference
（２）コイル電流ＩＬの変動分（リップル成分）は、コンバータ部１１のトランジスタＴ１のオフ期間に対応する。従って、参照電圧生成回路２５は、トランジスタＴ２４，Ｔ２５を、線形領域（三極管領域）で動作させることにより、入力電圧Ｖｉを、入力電圧Ｖｉと出力電圧Ｖｏの差電圧にて除算した結果に応じたスロープの参照電圧ＶＲ１を生成する。この結果、コイル電流の変動分、即ちオフ時間Ｔoff に応じた傾斜の参照電圧ＶＲ１を精度よく生成することができる。
(2) The variation (ripple component) of the coil current IL corresponds to the off period of the transistor T1 of the
（３）制御回路１２は、フィードバック電圧ＶＦＢを安定化する、即ち出力電圧Ｖｏを安定化することができる。従って、出力電圧Ｖｏのリップル成分を必要としないため、等価直列抵抗（ＥＳＲ）の抵抗値が小さいコンデンサ（例えば積層セラミックコンデンサ）を平滑用コンデンサＣ１として用いることができる。この結果、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。
(3) The
尚、上記実施形態は、以下の態様で実施してもよい。
・上記実施形態は、スロープ電流Ｉｓに応じた電圧を基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成し、その参照電圧ＶＲ１と出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢを比較するようにした。つまり、出力電圧Ｖｏと基準電圧ＶＲ０において、基準電圧ＶＲ０側にスロープ電圧を付加した。これに対し、スロープ電流Ｉｓに応じた電圧を出力電圧Ｖｏ側に付加するようにしてもよい。このように構成したＤＣ−ＤＣコンバータは、上記実施形態と同様に、出力電圧Ｖｏを安定化することができるという効果を奏する。
In addition, you may implement the said embodiment in the following aspects.
In the above embodiment, the reference voltage VR1 is generated by adding the voltage according to the slope current Is to the reference voltage VR0, and the reference voltage VR1 is compared with the feedback voltage VFB according to the output voltage Vo. That is, the slope voltage is added to the reference voltage VR0 side in the output voltage Vo and the reference voltage VR0. On the other hand, a voltage corresponding to the slope current Is may be added to the output voltage Vo side. The DC-DC converter configured as described above has an effect that the output voltage Vo can be stabilized as in the above-described embodiment.
・上記実施形態において、タイマ回路２３を、信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルのパルス信号Ｓ２を出力するように構成した。このタイマ回路２３の構成を適宜変更してもよい。例えば、タイマ回路２３を固定された時間経過後に信号Ｓ２を出力するように構成してもよい。また、タイマ回路２３を、入力電圧Ｖｉのみに依存したタイミングで信号Ｓ２を出力するように構成してもよい。
In the above embodiment, the
・上記実施形態において、バイポーラトランジスタをＭＯＳ型トランジスタに置き換えてもよい。また、カレントミラー回路に含まれるＭＯＳトランジスタをバイポーラトランジスタとしてもよい。 In the above embodiment, the bipolar transistor may be replaced with a MOS transistor. The MOS transistor included in the current mirror circuit may be a bipolar transistor.
・上記実施形態では、コンバータ部１１に含まれるスイッチ回路の一例としてＭＯＳトランジスタを開示したが、バイポーラトランジスタを用いてもよい。また、複数のトランジスタを含むスイッチ回路を用いても良い。
In the above embodiment, the MOS transistor is disclosed as an example of the switch circuit included in the
・上記実施形態は、同期側のトランジスタＴ２を制御信号ＤＬによりオンオフする構成を開示したが、トランジスタＴ２に換えてダイオードを接続するようにしてもよい。 In the above embodiment, a configuration in which the synchronous transistor T2 is turned on / off by the control signal DL is disclosed, but a diode may be connected instead of the transistor T2.
１１ コンバータ部
１２ 制御回路
２１ 比較器
２２ ＲＳ−ＦＦ回路
２３ タイマ回路
２４ 駆動回路
２５ 参照電圧生成回路
Ｔ１ トランジスタ
Ｌ１ コイル
Ｃ１ 平滑用コンデンサ
Ｐｉ 入力端子
Ｐｏ 出力端子
Ｖｉ 入力電圧
Ｖｏ 出力電圧
ＤＨ 制御信号
ＶＦＢ フィードバック電圧
ＶＲ１ 参照電圧
DESCRIPTION OF
Claims (6)
前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オンする制御回路と
を有し、
前記制御回路は、
前記スイッチ回路のオフ期間に、前記入力電圧と前記出力電圧に応じた傾きのスロープを前記参照電圧に付加する参照電圧生成回路を有する、
ことを特徴とする電源装置。 A switch circuit to which an input voltage is supplied; a coil connected between the switch circuit and an output terminal for outputting an output voltage; and a smoothing capacitor connected between the coil and the output terminal. A converter unit that generates the output voltage in response to on / off of the switch circuit;
A control circuit that turns on the switch circuit for a predetermined time at a timing according to a comparison result between a feedback voltage according to the output voltage and a reference voltage;
The control circuit includes:
A reference voltage generation circuit for adding a slope of a slope corresponding to the input voltage and the output voltage to the reference voltage during an off period of the switch circuit;
A power supply device characterized by that.
前記入力電圧と前記出力電圧に応じた参照電流を生成する参照電流生成回路と、
前記参照電流が供給されるコンデンサを前記スイッチ回路のオンオフに同期して充放電することにより、前記スイッチ回路のオフ期間に前記参照電流に応じた傾きで増加するスロープ電流を生成するスロープ電流生成回路と、
前記スロープ電流をスロープ電圧に変換し、前記出力電圧を制御する目標の電圧に応じた基準電圧に前記スロープ電圧を付加して前記参照電圧を生成する付加回路とを有する、
ことを特徴とする請求項１に記載の電源装置。 The reference voltage generation circuit includes:
A reference current generation circuit for generating a reference current according to the input voltage and the output voltage;
A slope current generating circuit that generates a slope current that increases with a slope corresponding to the reference current during an off period of the switch circuit by charging and discharging the capacitor to which the reference current is supplied in synchronization with on / off of the switch circuit. When,
An additional circuit that converts the slope current into a slope voltage and adds the slope voltage to a reference voltage corresponding to a target voltage for controlling the output voltage to generate the reference voltage.
The power supply device according to claim 1.
前記入力電圧と前記出力電圧の差電圧に応じて第１のＭＯＳトランジスタのオン抵抗を制御する第１のオペアンプと、
前記第１のオペアンプの出力信号により、前記第１のＭＯＳトランジスタのオン抵抗と等しいオン抵抗に制御される第２のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタに、前記入力電圧に応じた電圧を印加する第２のオペアンプと
を有し、
前記第２のＭＯＳトランジスタに流れる電流に応じて、前記入力電圧を、前記入力電圧と前記出力電圧の差電圧にて除算した結果に応じた参照電流を生成する、
ことを特徴とする請求項２に記載の電源装置。 The reference current generation circuit includes:
A first operational amplifier that controls an on-resistance of a first MOS transistor in accordance with a difference voltage between the input voltage and the output voltage;
A second MOS transistor controlled by an output signal of the first operational amplifier to an on-resistance equal to an on-resistance of the first MOS transistor;
A second operational amplifier that applies a voltage corresponding to the input voltage to the second MOS transistor;
Generating a reference current according to a result obtained by dividing the input voltage by a difference voltage between the input voltage and the output voltage according to a current flowing through the second MOS transistor;
The power supply device according to claim 2.
前記出力電圧に応じたフィードバック電圧と前記参照電圧とを比較する比較器と、
前記比較器の出力信号に応じて出力信号をセットし、リセット信号に応じて出力信号をリセットするフリップフロップ回路と、
前記フリップフロップ回路の出力信号に基づいて、前記フリップフロップ回路がセットされてからオン時間設定用の抵抗に応じた所定時間後に前記リセット信号を出力するタイマ回路と、
前記フリップフロップ回路の出力信号に基づいて前記スイッチ回路をオンオフ制御する制御信号を生成する駆動回路と、
を有し、
前記参照電流生成回路は、
前記オン時間設定用の抵抗に応じた第２の抵抗と、前記第２の抵抗に一定の電圧を供給する第３のオペアンプとを有し、前記第２の抵抗の抵抗値に応じた電流を前記第１のＭＯＳトランジスタに供給する、
ことを特徴とする請求項３に記載の電源装置。 The control circuit includes:
A comparator that compares the feedback voltage according to the output voltage with the reference voltage;
A flip-flop circuit that sets an output signal according to the output signal of the comparator and resets the output signal according to a reset signal;
Based on the output signal of the flip-flop circuit, a timer circuit that outputs the reset signal after a predetermined time corresponding to an on-time setting resistor after the flip-flop circuit is set;
A drive circuit for generating a control signal for controlling on / off of the switch circuit based on an output signal of the flip-flop circuit;
Have
The reference current generation circuit includes:
A second resistor corresponding to the on-time setting resistor and a third operational amplifier for supplying a constant voltage to the second resistor, and a current corresponding to the resistance value of the second resistor. Supplying the first MOS transistor;
The power supply device according to claim 3.
前記スイッチ回路のオフ期間に、前記入力電圧と前記出力電圧に応じた傾きのスロープを前記参照電圧に付加する参照電圧生成回路を有する、
を有することを特徴とする制御回路。 A control circuit that turns on a switch circuit to which an input voltage is supplied at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage for a predetermined time,
A reference voltage generation circuit for adding a slope of a slope corresponding to the input voltage and the output voltage to the reference voltage during an off period of the switch circuit;
A control circuit comprising:
前記スイッチ回路のオフ期間に、前記入力電圧と前記出力電圧に応じた傾きのスロープを前記参照電圧に付加する、
ことを特徴とする電源装置の制御方法。 A control method of a power supply device for turning on a switch circuit to which an input voltage is supplied for a predetermined time at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage,
Adding a slope of a slope according to the input voltage and the output voltage to the reference voltage during an off period of the switch circuit;
A control method for a power supply device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135419A JP2010283999A (en) | 2009-06-04 | 2009-06-04 | Power supply, control circuit, and control method of power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009135419A JP2010283999A (en) | 2009-06-04 | 2009-06-04 | Power supply, control circuit, and control method of power supply |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010283999A true JP2010283999A (en) | 2010-12-16 |
Family
ID=43540228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009135419A Pending JP2010283999A (en) | 2009-06-04 | 2009-06-04 | Power supply, control circuit, and control method of power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010283999A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176990A (en) * | 2010-02-25 | 2011-09-08 | Torex Semiconductor Ltd | Switching power supply circuit |
| JP2013094046A (en) * | 2011-10-06 | 2013-05-16 | Ricoh Co Ltd | Switching regulator and electronic apparatus |
| JP2014003825A (en) * | 2012-06-19 | 2014-01-09 | Fujitsu Semiconductor Ltd | Power-supply device, control circuit, electronic apparatus, and method of controlling power supply |
| JP2015070630A (en) * | 2013-09-26 | 2015-04-13 | 株式会社デンソー | Voltage conversion device |
| JP2016100325A (en) * | 2014-11-26 | 2016-05-30 | 新電元工業株式会社 | Led lighting device and control method therefor |
| CN115940619A (en) * | 2023-01-10 | 2023-04-07 | 深圳市思远半导体有限公司 | Chip, DC-DC circuit and control method thereof |
-
2009
- 2009-06-04 JP JP2009135419A patent/JP2010283999A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011176990A (en) * | 2010-02-25 | 2011-09-08 | Torex Semiconductor Ltd | Switching power supply circuit |
| JP2013094046A (en) * | 2011-10-06 | 2013-05-16 | Ricoh Co Ltd | Switching regulator and electronic apparatus |
| JP2014003825A (en) * | 2012-06-19 | 2014-01-09 | Fujitsu Semiconductor Ltd | Power-supply device, control circuit, electronic apparatus, and method of controlling power supply |
| JP2015070630A (en) * | 2013-09-26 | 2015-04-13 | 株式会社デンソー | Voltage conversion device |
| JP2016100325A (en) * | 2014-11-26 | 2016-05-30 | 新電元工業株式会社 | Led lighting device and control method therefor |
| CN115940619A (en) * | 2023-01-10 | 2023-04-07 | 深圳市思远半导体有限公司 | Chip, DC-DC circuit and control method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5577829B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| KR100967474B1 (en) | Switching regulator and electronic device incorporating the same | |
| JP6556519B2 (en) | Switching power supply circuit, liquid crystal drive device, liquid crystal display device | |
| JP2011035948A (en) | Dc-dc converter, control circuit and power supply voltage control method | |
| JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5347748B2 (en) | DC / DC converter and control method of DC / DC converter | |
| JP2011182533A (en) | Power supply device, control circuit, and control method for power supply device | |
| TWI435522B (en) | Charge pump controller and method therefor | |
| JP2009219179A (en) | Current mode control type switching regulator | |
| JP2007124748A (en) | Dc-dc converter, and control circuit and control method of dc-dc converter | |
| JP2009153289A (en) | Dc-dc converter | |
| JP2011155777A (en) | Step-up/down dc-dc converter and switching control circuit | |
| US9520777B2 (en) | Time signal generator and time signal generating method | |
| US10110129B2 (en) | Switching control circuit, switching power supply device and electronic apparatus | |
| JP2010252314A (en) | Oscillator circuit, cyclic signal generating method, and switching power supply | |
| JP2010283999A (en) | Power supply, control circuit, and control method of power supply | |
| CN111869072A (en) | Control circuit of voltage conversion circuit | |
| JP4341698B2 (en) | Switching power supply, control circuit thereof, and control method | |
| JP2009055708A (en) | Switching regulator and dc-dc conversion device using the switching regulator | |
| JP5514460B2 (en) | Input current limiting circuit and power supply device using the same | |
| JP2010183335A (en) | Pulse-width modulation circuit, pulse-width modulation method, and regulator | |
| JP6487719B2 (en) | Switching control circuit and switching control method | |
| JP5721403B2 (en) | Buck-boost circuit and buck-boost circuit control method | |
| JP2011229214A (en) | Control circuit and method for controlling switching power supply | |
| JP5593104B2 (en) | Ripple converter |