JP2011182533A - Power supply device, control circuit, and control method for power supply device - Google Patents
Power supply device, control circuit, and control method for power supply device Download PDFInfo
- Publication number
- JP2011182533A JP2011182533A JP2010043313A JP2010043313A JP2011182533A JP 2011182533 A JP2011182533 A JP 2011182533A JP 2010043313 A JP2010043313 A JP 2010043313A JP 2010043313 A JP2010043313 A JP 2010043313A JP 2011182533 A JP2011182533 A JP 2011182533A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- slope
- circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、電源装置、制御回路及び電源装置の制御方法に関するものである。 The present invention relates to a power supply device, a control circuit, and a control method for the power supply device.
従来、電源装置として、コンパレータ方式のＤＣ−ＤＣコンバータが知られている。例えば、入力電圧より低い出力電圧を生成する、所謂降圧型のＤＣ−ＤＣコンバータは、入力電圧が供給されるスイッチ回路に接続されたコイルに流れる電流を、平滑用コンデンサにより平滑化して出力電圧を生成する。このようにして生成される出力電圧は、コイル電流と平滑用コンデンサの等価直列抵抗（Equivalent Series Resistance：ＥＳＲ）に起因するリップル電圧（リップル成分）を含む。したがって、このＤＣ−ＤＣコンバータは、コンパレータにて出力電圧と一定の基準電圧とを比較し、リップル成分により出力電圧が基準電圧を横切る場合にスイッチ回路をスイッチングすることで、出力電圧を制御する。 Conventionally, a comparator type DC-DC converter is known as a power supply device. For example, a so-called step-down DC-DC converter that generates an output voltage lower than the input voltage is used to smooth the output voltage by smoothing the current flowing in the coil connected to the switch circuit to which the input voltage is supplied by a smoothing capacitor. Generate. The output voltage generated in this way includes a ripple voltage (ripple component) caused by the coil current and the equivalent series resistance (ESR) of the smoothing capacitor. Therefore, this DC-DC converter controls the output voltage by comparing the output voltage with a constant reference voltage by a comparator and switching the switch circuit when the output voltage crosses the reference voltage due to a ripple component.
上述のようにスイッチ回路をスイッチングして出力電圧を生成するＤＣ−ＤＣコンバータに対して、出力電圧の安定化、すなわちリップル成分の少ない出力電圧の生成が望まれている。この要求に対して、等価直列抵抗の小さな平滑用コンデンサを用いたＤＣ−ＤＣコンバータが検討されている（例えば、特許文献１参照）。このようなＤＣ−ＤＣコンバータでは、例えばコンパレータに入力される基準電圧を、所定の傾斜にて変化するスロープ電圧とすることにより、リップルが小さな出力電圧であっても安定してスイッチ回路をスイッチング制御している。 For a DC-DC converter that generates an output voltage by switching a switch circuit as described above, it is desired to stabilize the output voltage, that is, to generate an output voltage with a small ripple component. In response to this requirement, a DC-DC converter using a smoothing capacitor having a small equivalent series resistance has been studied (for example, see Patent Document 1). In such a DC-DC converter, for example, the reference voltage input to the comparator is a slope voltage that changes with a predetermined slope, so that the switching circuit can be stably controlled even when the output voltage has a small ripple. is doing.
ところが、上記コンパレータ方式のＤＣ−ＤＣコンバータでは、入力電圧、出力電圧又は出力電流が変動すると、スイッチ回路のスイッチングのデューティが変動する。例えば入力電圧が高くなった場合には、コイル電流が増加し、そのコイル電流を平滑化した出力電圧が高くなる。このとき、上記スロープ電圧の傾斜が固定であるため、基準電圧と出力電圧が交差する電圧が高くなる。この結果、出力電圧が所望の電圧（目標電圧）よりも高い電圧で安定することになる。逆に、入力電圧が低くなった場合には、出力電圧が所望の電圧よりも低い電圧で安定することになる。すなわち、入力電圧の変動に応じたデューティの変化に対応することができず、ラインレギュレーションが悪化する場合がある。 However, in the comparator-type DC-DC converter, when the input voltage, the output voltage, or the output current varies, the switching duty of the switch circuit varies. For example, when the input voltage increases, the coil current increases, and the output voltage obtained by smoothing the coil current increases. At this time, since the slope of the slope voltage is fixed, the voltage at which the reference voltage and the output voltage intersect increases. As a result, the output voltage is stabilized at a voltage higher than a desired voltage (target voltage). On the contrary, when the input voltage becomes low, the output voltage is stabilized at a voltage lower than the desired voltage. That is, it may not be possible to cope with a change in duty according to a change in input voltage, and line regulation may deteriorate.
電源装置で、出力電圧の変動を抑制することを目的とする。 An object of the power supply device is to suppress fluctuations in output voltage.
開示の電源装置は、入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルとを含むコンバータ部と、前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オン又はオフする制御回路と、を有し、前記制御回路は、前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成する電圧生成回路を含む。 The disclosed power supply device includes a converter circuit including a switch circuit to which an input voltage is supplied, a coil connected between the switch circuit and an output terminal that outputs an output voltage, and a feedback voltage corresponding to the output voltage. And a control circuit that turns on or off the switch circuit for a predetermined time at a timing according to a comparison result between the output voltage and the reference voltage, and the control circuit includes an offset voltage and a predetermined voltage according to the output voltage and the input voltage. The slope voltage that changes with the slope of the output voltage is added to the voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope voltage are added to the reference voltage set according to the output voltage. And a voltage generation circuit for generating the reference voltage.
開示の電源装置によれば、出力電圧の変動を抑制することができるという効果を奏する。 According to the disclosed power supply device, there is an effect that fluctuation of the output voltage can be suppressed.
（第１実施形態）
以下、第１実施形態を図１〜図８に従って説明する。
図１に示すように、ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉに基づいて出力電圧Ｖｏを生成するコンバータ部２と、コンバータ部２を制御する制御回路３とを含む。
(First embodiment)
Hereinafter, a first embodiment will be described with reference to FIGS.
As shown in FIG. 1, the DC-
コンバータ部２は、メイン側のトランジスタＴ１と、同期側のトランジスタＴ２と、コイルＬ１と、コンデンサＣ１とを含む。
メイン側のトランジスタＴ１及び同期側のトランジスタＴ２は、ＮチャネルＭＯＳトランジスタである。トランジスタＴ１は、その第１端子（ドレイン）が入力電圧Ｖｉの供給される入力端子Ｐｉに接続されるとともに、第２端子（ソース）がトランジスタＴ２の第１端子（ドレイン）に接続されている。このトランジスタＴ２の第２端子（ソース）は、入力電圧Ｖｉよりも低い電位の電源線（ここでは、グランド）に接続されている。このように、入力端子Ｐｉとグランドとの間には、トランジスタＴ１とトランジスタＴ２とが直列に接続されている。
The main-side transistor T1 and the synchronization-side transistor T2 are N-channel MOS transistors. The transistor T1 has a first terminal (drain) connected to the input terminal Pi to which the input voltage Vi is supplied, and a second terminal (source) connected to the first terminal (drain) of the transistor T2. The second terminal (source) of the transistor T2 is connected to a power supply line (here, ground) having a potential lower than the input voltage Vi. Thus, the transistor T1 and the transistor T2 are connected in series between the input terminal Pi and the ground.
また、トランジスタＴ１の制御端子（ゲート）には制御回路３から制御信号ＤＨが供給されるのに対し、トランジスタＴ２の制御端子（ゲート）には制御回路３から制御信号ＤＬが供給される。これらトランジスタＴ１，Ｔ２は、制御信号ＤＨ，ＤＬに応答してオンオフする。制御回路３は、トランジスタＴ１，Ｔ２を相補的にオンオフするように制御信号ＤＨ，ＤＬを生成する。すなわち、トランジスタＴ１，Ｔ２はスイッチ回路の一例として挙げられる。
The control signal DH is supplied from the
両トランジスタＴ１，Ｔ２間のノードＮ１は、コイルＬ１の第１端子（入力側端子）に接続されている。このコイルＬ１の第２端子（出力側端子）は、出力電圧Ｖｏを出力する出力端子Ｐｏに接続されている。このように、入力端子Ｐｉと出力端子Ｐｏとの間には、メイン側のトランジスタＴ１とコイルＬ１とが直列に接続されている。また、上記コイルＬ１の第２端子は平滑用コンデンサＣ１の第１端子に接続されるとともに、そのコンデンサＣ１の第２端子はグランドに接続されている。なお、このコンデンサＣ１は、出力電圧Ｖｏを平滑化する平滑回路に含まれる。 A node N1 between the transistors T1 and T2 is connected to the first terminal (input side terminal) of the coil L1. A second terminal (output side terminal) of the coil L1 is connected to an output terminal Po that outputs an output voltage Vo. Thus, the main-side transistor T1 and the coil L1 are connected in series between the input terminal Pi and the output terminal Po. The second terminal of the coil L1 is connected to the first terminal of the smoothing capacitor C1, and the second terminal of the capacitor C1 is connected to the ground. The capacitor C1 is included in a smoothing circuit that smoothes the output voltage Vo.
このようなコンバータ部２では、メイン側のトランジスタＴ１がオンし同期側のトランジスタＴ２がオフした場合に、コイルＬ１に入力電圧Ｖｉと出力電圧Ｖｏとの差に応じたコイル電流ＩＬが流れる。これにより、コイルＬ１にはエネルギー（電力）が蓄積される。一方、メイン側のトランジスタＴ１がオフし同期側のトランジスタＴ２がオンすると、コイルＬ１が蓄えたエネルギーを放出するため、そのコイルＬ１に誘導電流（コイル電流ＩＬ）が流れる。
In such a
制御回路３は、コンバータ部２から帰還される出力電圧Ｖｏに基づいて、制御信号ＤＨ，ＤＬのパルス幅を調整する。この制御回路３は、比較器（コンパレータ）１０と、ＲＳ−フリップフロップ回路（ＲＳ−ＦＦ回路）１１と、参照電圧生成回路１２と、タイマ回路１３と、駆動回路１４と、抵抗Ｒ１，Ｒ２，Ｒｔ１とを含む。
The
比較器１０の反転入力端子には、出力電圧Ｖｏに基づく電圧が供給される。本実施形態では、比較器１０の反転入力端子に、抵抗Ｒ１，Ｒ２により生成された電圧が供給される。具体的には、抵抗Ｒ１の第１端子には、出力端子Ｐｏが接続されることにより、出力電圧Ｖｏが帰還される。また、抵抗Ｒ１の第２端子が抵抗Ｒ２の第１端子に接続されるとともに、その抵抗Ｒ２の第２端子がグランドに接続されている。これら抵抗Ｒ１，Ｒ２間の接続点は比較器１０の反転入力端子に接続されている。ここで、抵抗Ｒ１，Ｒ２は、それぞれの抵抗値に応じて、出力電圧Ｖｏを分圧した分圧電圧（フィードバック電圧）ＶＦＢを生成する。このフィードバック電圧ＶＦＢの値は、抵抗Ｒ１，Ｒ２の抵抗値の比と、出力電圧Ｖｏとグランドの電位差とに対応する。このため、抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏに比例したフィードバック電圧ＶＦＢを生成することになる。
A voltage based on the output voltage Vo is supplied to the inverting input terminal of the
比較器１０の非反転端子には、参照電圧生成回路１２から出力される参照電圧ＶＲ１が供給される。ここで、参照電圧ＶＲ１は、出力電圧Ｖｏに応じて設定される基準電圧ＶＲ０（図３参照）に対して、入力電圧Ｖｉ及び出力電圧Ｖｏに依存させたオフセット電圧Ｖｏｆｆと所定の傾斜にて変化するスロープ電圧Ｖｓを付加した電圧である（図７参照）。比較器１０は、フィードバック電圧ＶＦＢと参照電圧ＶＲ１との比較結果に応じた信号Ｓｅを生成する。本実施形態において、比較器１０は、フィードバック電圧ＶＦＢが参照電圧ＶＲ１よりも高いときにＬレベルの信号Ｓｅを生成する一方、フィードバック電圧ＶＦＢが参照電圧ＶＲ１よりも低いときにＨレベルの信号Ｓｅを生成する。そして、比較器１０は、この信号ＳｅをＲＳ−ＦＦ回路１１に出力する。
The reference voltage VR1 output from the reference
ＲＳ−ＦＦ回路１１のセット端子には、信号Ｓｅが供給される。また、ＲＳ−ＦＦ回路１１のリセット端子には、タイマ回路１３から出力される信号Ｓ２が供給される。このＲＳ−ＦＦ回路１１は、Ｈレベルの信号Ｓｅに応答してＨレベルの信号Ｓ１を出力する一方、Ｈレベルの信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。すなわち、ＲＳ−ＦＦ回路１１に対して、Ｈレベルの信号Ｓｅはセット信号であるとともに、Ｈレベルの信号Ｓ２はリセット信号である。そして、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１は、参照電圧生成回路１２とタイマ回路１３と駆動回路１４とに供給される。
A signal Se is supplied to the set terminal of the RS-
参照電圧生成回路１２には、入力電圧Ｖｉと、出力電圧Ｖｏと、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１とが供給される。この参照電圧生成回路１２は、フィードバック電圧ＶＦＢが一定電圧である基準電圧ＶＲ０と等しくなるように、その基準電圧ＶＲ０に対して、入力電圧Ｖｉ及び出力電圧Ｖｏに依存させたオフセット電圧Ｖｏｆｆと所定の傾斜にて変化するスロープ電圧Ｖｓとを付加して参照電圧ＶＲ１を生成する。そして、参照電圧生成回路１２は、その参照電圧ＶＲ１を上記比較器１０に出力する。
The reference
タイマ回路１３は、Ｈレベルの信号Ｓ１に応答して、その信号Ｓ１の立ち上がりタイミングから所定時間経過後にＨレベルのパルス信号Ｓ２を出力する。ここで、所定時間は、オン時間設定用の抵抗Ｒｔ１の抵抗値に対応する。すなわち、タイマ回路１３は、信号Ｓ１の立ち上がりタイミングから、抵抗Ｒｔ１の抵抗値に応じた時間経過後にＨレベルのパルス信号Ｓ２を出力する。
In response to the H level signal S1, the
駆動回路１４は、信号Ｓ１に基づいて、コンバータ部２のトランジスタＴ１，Ｔ２を相補的にオンオフさせる制御信号ＤＨ，ＤＬを生成する。なお、駆動回路１４において、両トランジスタＴ１，Ｔ２が同時にオンしないように、制御信号ＤＨ，ＤＬにデッドタイムを設定してもよい。
The
本実施形態において、駆動回路１４は、Ｈレベルの信号Ｓ１に応答してＨレベルの制御信号ＤＨとＬレベルの制御信号ＤＬを出力する。一方、駆動回路１４は、Ｌレベルの信号Ｓ１に応答してＬレベルの制御信号ＤＨとＨレベルの制御信号ＤＬを出力する。メイン側のトランジスタＴ１は、Ｈレベルの制御信号ＤＨに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。同様に、同期側のトランジスタＴ２は、Ｈレベルの制御信号ＤＬに応答してオンする一方、Ｌレベルの制御信号ＤＬに応答してオフする。
In the present embodiment, the
ここで、上記比較器１０は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢが参照電圧ＶＲ１より低いときにＨレベルの信号Ｓｅを出力する。このＨレベルの信号Ｓｅに応答して、ＲＳ−ＦＦ回路１１は、Ｈレベルの信号Ｓ１を出力する。そして、駆動回路１４は、そのＨレベルの信号Ｓ１に応答してＨレベルの制御信号ＤＨとＬレベルの制御信号ＤＬを生成する。したがって、制御回路３は、フィードバック電圧ＶＦＢが参照電圧ＶＲ１よりも低くなると（参照電圧ＶＲ１がフィードバック電圧ＶＦＢを横切ると）、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。
Here, the
一方、上記Ｈレベルの信号Ｓ１に応答して、タイマ回路１３は、信号Ｓ１の立ち上がりタイミングから所定時間経過後にＨレベルのパルス信号Ｓ２を出力する。すると、ＲＳ−ＦＦ回路１１は、そのＨレベルの信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。そして、駆動回路１４は、Ｌレベルの信号Ｓ１に応答してＬレベルの制御信号ＤＨとＨレベルの制御信号ＤＬを生成する。したがって、制御回路３は、メイン側のトランジスタＴ１をオンしてから所定時間経過後に、メイン側のトランジスタＴ１をオフするとともに、同期側のトランジスタＴ２をオンする。なお、再びフィードバック電圧ＶＦＢが参照電圧ＶＲ１より低くなると、制御回路３は、メイン側のトランジスタＴ１をオンするとともに、同期側のトランジスタＴ２をオフする。
On the other hand, in response to the H level signal S1, the
換言すると、制御回路３は、フィードバック電圧ＶＦＢが参照電圧ＶＲ１より低くなると、所定期間だけメイン側のトランジスタＴ１をオンする。ここで、メイン側のトランジスタＴ１をオンする期間を「オン期間」、トランジスタＴ１をオフする期間を「オフ期間」とする。なお、同期側のトランジスタＴ２は、トランジスタＴ１に対して相補的に制御されるため、「オン期間」にオフし、「オフ期間」にオンする。
In other words, when the feedback voltage VFB becomes lower than the reference voltage VR1, the
次に、上記タイマ回路１３について詳述する。
上述したように、タイマ回路１３は、信号Ｓ１の立ち上がりタイミングから、抵抗Ｒｔ１の抵抗値に応じた時間経過後にＨレベルのパルス信号Ｓ２を出力する。すると、ＲＳ−ＦＦ回路１１は、Ｈレベルの信号Ｓ２に応答してＬレベルの信号Ｓ１を出力する。この結果、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１は、抵抗Ｒｔ１の抵抗値に応じた期間だけＨレベルとなる。すなわち、タイマ回路１３は、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１のパルス幅、つまり「オン期間」を決定する。
Next, the
As described above, the
ところで、入力電圧Ｖｉと出力電圧Ｖｏが安定している場合、出力電圧Ｖｏは、入力電圧Ｖｉと、メイン側のトランジスタＴ１のオンデューティとに応じた電圧になる。トランジスタＴ１のオンデューティは、トランジスタＴ１をオンする周期、すなわちスイッチング周期Ｔと、トランジスタＴ１をオンしている時間（オン時間Ｔｏｎ）との比で表わされる。したがって、出力電圧Ｖｏは、 By the way, when the input voltage Vi and the output voltage Vo are stable, the output voltage Vo becomes a voltage according to the input voltage Vi and the on-duty of the transistor T1 on the main side. The on-duty of the transistor T1 is represented by the ratio of the period during which the transistor T1 is turned on, that is, the switching period T, and the time during which the transistor T1 is on (on time Ton). Therefore, the output voltage Vo is
スイッチング周期Ｔは、オン時間Ｔｏｎと、トランジスタＴ１をオフしている時間（オフ時間Ｔｏｆｆ）との合計値である。また、スイッチング周期Ｔは、スイッチングサイクルｆｓｗの逆数である。したがって、オン時間Ｔｏｎとオフ時間Ｔｏｆｆはそれぞれ、 The switching period T is a total value of the on time Ton and the time during which the transistor T1 is turned off (off time Toff). The switching period T is the reciprocal of the switching cycle fsw. Therefore, the on time Ton and the off time Toff are respectively
上述したように、タイマ回路１３は、抵抗Ｒｔ１の抵抗値に応じて信号Ｓ１のパルス幅、すなわちトランジスタＴ１のオン時間Ｔｏｎを決定する。ここで、上記式より、トランジスタＴ１のオフ時間Ｔｏｆｆは、オン時間Ｔｏｎと、入力電圧Ｖｉ及び出力電圧Ｖｏに応じた値となる。したがって、タイマ回路１３の抵抗Ｒｔ１の抵抗値は、オフ時間Ｔｏｆｆをも決定する。すなわち、スイッチング周期Ｔ（スイッチング周波数ｆｓｗ）は、抵抗Ｒｔ１の抵抗値に応じて決定される。この抵抗Ｒｔ１の抵抗値を、同じ符号を用いて表わし、抵抗Ｒｔ１以外の値をαとすると、オン時間Ｔｏｎとオフ時間Ｔｏｆｆはそれぞれ、
As described above, the
さらに、タイマ回路１３は、Ｈレベルのパルス信号Ｓ２を出力するタイミング、すなわちＲＳ−ＦＦ回路１１から出力される信号Ｓ１のパルス幅を、入力電圧Ｖｉと出力電圧Ｖｏに応じて調整する。
Furthermore, the
このようなタイマ回路１３の一例を図２に従って説明する。
図２に示すように、タイマ回路１３は、オペアンプ１５，１６と、インバータ回路１７と、コンデンサＣ１１と、上記抵抗Ｒｔ１と、トランジスタＴ１１〜Ｔ１４とを含む。
An example of such a
As shown in FIG. 2, the
抵抗Ｒｔ１は、その第１端子がオペアンプ１５の反転入力端子とＮチャネルＭＯＳトランジスタＴ１１のソースに接続されるとともに、第２端子がグランドに接続されている。オペアンプ１５の非反転入力端子には、入力電圧Ｖｉが供給される。このオペアンプ１５の出力端子がトランジスタＴ１１のゲートに接続されるとともに、そのトランジスタＴ１１のドレインがＰチャネルＭＯＳトランジスタＴ１２のドレインに接続されている。
The resistor Rt1 has a first terminal connected to the inverting input terminal of the
上記抵抗Ｒｔ１の両端子間には、この抵抗Ｒｔ１に流れる電流と抵抗値に応じた電位差が生じる。オペアンプ１５は、抵抗Ｒｔ１とトランジスタＴ１１の間のノードの電位を、入力電圧Ｖｉと等しくするように、トランジスタＴ１１のゲート電圧を生成する。したがって、トランジスタＴ１１には、入力電圧Ｖｉに応じた電流が流れる。
A potential difference corresponding to the current flowing through the resistor Rt1 and the resistance value is generated between both terminals of the resistor Rt1. The
上記トランジスタＴ１２のソースにはバイアス電圧ＶＢが供給される。また、トランジスタＴ１２のゲートは、同トランジスタＴ１２のドレインとＰチャネルＭＯＳトランジスタＴ１３のゲートとに接続されている。なお、バイアス電圧ＶＢは、入力電圧Ｖｉ、または図示しない電源回路により生成された電圧である。上記トランジスタＴ１３のソースには、そのバイアス電圧が供給される。したがって、トランジスタＴ１２とトランジスタＴ１３とはカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ１２，Ｔ１３の電気的特性に応じて、トランジスタＴ１１に流れる電流に比例した電流（入力電圧Ｖｉに依存した電流）をトランジスタＴ１３に流す。 A bias voltage VB is supplied to the source of the transistor T12. The gate of the transistor T12 is connected to the drain of the transistor T12 and the gate of the P-channel MOS transistor T13. The bias voltage VB is an input voltage Vi or a voltage generated by a power supply circuit (not shown). The bias voltage is supplied to the source of the transistor T13. Therefore, the transistor T12 and the transistor T13 are included in the current mirror circuit. In this current mirror circuit, a current proportional to the current flowing through the transistor T11 (current depending on the input voltage Vi) is supplied to the transistor T13 in accordance with the electrical characteristics of the transistors T12 and T13.
トランジスタＴ１３のドレインは、コンデンサＣ１１の第１端子とＮチャネルＭＯＳトランジスタＴ１４のドレインとに接続されている。これらコンデンサＣ１１の第２端子及びトランジスタＴ１４のソースはグランドに接続されている。このようにトランジスタＴ１４はコンデンサＣ１１に並列接続されている。なお、コンデンサＣ１１には、トランジスタＴ１３から入力電圧Ｖｉに依存した電流が供給される。 The drain of the transistor T13 is connected to the first terminal of the capacitor C11 and the drain of the N-channel MOS transistor T14. The second terminal of the capacitor C11 and the source of the transistor T14 are connected to the ground. Thus, the transistor T14 is connected in parallel to the capacitor C11. The capacitor C11 is supplied with a current depending on the input voltage Vi from the transistor T13.
トランジスタＴ１４のゲートには、上記ＲＳ−ＦＦ回路１１から出力される信号Ｓ１をインバータ回路１７によって論理反転させた信号Ｓ１ｘが供給される。ここで、信号Ｓ１がＨレベルであるときにメイン側のトランジスタＴ１（図１参照）がオンする一方、信号Ｓ１がＬレベルであるときにトランジスタＴ１がオフする。これに対し、トランジスタＴ１４は、信号Ｓ１ｘがＨレベルであるとき、つまり信号Ｓ１がＬレベルであるときに（トランジスタＴ１がオフするときに）オンする。このようにトランジスタＴ１４がオンすると、コンデンサＣ１１の両端子が互いに接続されるため、コンデンサＣ１１の第１端子（ノードＮ１１）の電圧Ｖｎ１１はグランドレベルになる。一方、トランジスタＴ１４は、信号Ｓ１ｘがＬレベルであるとき、つまり信号Ｓ１がＨレベルであるときに（トランジスタＴ１がオンするときに）オフする。このようにトランジスタＴ１４がオフすると、コンデンサＣ１１は、トランジスタＴ１３から供給される電流（入力電圧Ｖｉに依存した電流）により充電される。この結果、ノードＮ１１の電圧Ｖｎ１１は、グランドレベルから入力電圧Ｖｉに応じて上昇する。すなわち、タイマ回路１３は、メイン側のトランジスタＴ１がオフしているときにコンデンサＣ１１の両端子間を短絡することにより、ノードＮ１１の電圧Ｖｎ１１をグランドレベルにリセットする。そして、タイマ回路１３は、トランジスタＴ１がオンすると、コンデンサＣ１１の充電を開始する。その結果、ノードＮ１１の電圧Ｖｎ１１が入力電圧Ｖｉに応じて上昇する。
A signal S1x obtained by logically inverting the signal S1 output from the RS-
ノードＮ１１はオペアンプ１６の非反転入力端子に接続されている。また、オペアンプ１６の反転入力端子には、出力電圧Ｖｏが供給される。このオペアンプ１６は、ノードＮ１１の電圧Ｖｎ１１と出力電圧Ｖｏとの比較結果に応じた信号Ｓ２を出力する。具体的には、オペアンプ１６は、電圧Ｖｎ１１が出力電圧Ｖｏよりも低いときにＬレベルの信号Ｓ２を出力する一方、電圧Ｖｎ１１が出力電圧Ｖｏよりも高くなるとＨレベルの信号Ｓ２を出力する。ここで、上述のように、ノードＮ１１の電圧Ｖｎ１１は、メイン側のトランジスタＴ１がオンしたとき、入力電圧Ｖｉに応じて上昇する。したがって、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉと出力電圧Ｖｏに依存する。
The node N11 is connected to the non-inverting input terminal of the
なお、コンデンサＣ１１を充電するための電流、すなわちトランジスタＴ１１に流れる電流は、入力電圧Ｖｉに比例する。このため、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、入力電圧Ｖｉに比例する。そして、オペアンプ１６は電圧Ｖｎ１１と出力電圧Ｖｏを比較するため、トランジスタＴ１がオンしてからＨレベルの信号Ｓ２が出力されるまでの期間は、出力電圧Ｖｏに比例する。すなわち、トランジスタＴ１のオン期間は、入力電圧Ｖｉに反比例するとともに、出力電圧Ｖｏに比例する。一方、トランジスタＴ１のオフ期間は、出力電圧Ｖｏに反比例する。
Note that the current for charging the capacitor C11, that is, the current flowing through the transistor T11 is proportional to the input voltage Vi. Therefore, the period from when the transistor T1 is turned on until the H level signal S2 is output is proportional to the input voltage Vi. Since the
次に、上記参照電圧生成回路１２の一例を図３〜図６に従って説明する。
図３に示すように、参照電圧生成回路１２は、オフセット電圧生成回路２０と、スロープ電圧生成回路３０と、付加回路４０とを含む。
Next, an example of the reference
As shown in FIG. 3, the reference
オフセット電圧生成回路２０は、入力電圧Ｖｉ及び出力電圧Ｖｏにフィードフォワード制御で依存させたオフセット電圧Ｖｏｆｆを生成する。スロープ電圧生成回路３０は、出力電圧Ｖｏにフィードフォワード制御で依存させたスロープ電圧Ｖｓを生成する。付加回路４０は、基準電圧ＶＲ０に対して、オフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓを付加して参照電圧ＶＲ１を生成する。なお、基準電圧ＶＲ０は、出力電圧Ｖｏを制御する目標の電圧に応じて設定されている。
The offset
オフセット電圧生成回路２０は、電流源２１と、スイッチＳＷ１，ＳＷ２と、コンデンサＣ２１とを含む。電流源２１は、入力電圧Ｖｉ及び出力電圧Ｖｏに依存した電流Ｉ１（＝（Ｖｉ−Ｖｏ）×Ａ）を流す。この電流源２１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子にスイッチＳＷ１が接続されている。本実施形態では、スイッチＳＷ１は、ＮチャネルＭＯＳトランジスタである。このスイッチＳＷ１は、そのドレインが電流源２１の第２端子に接続されるとともに、ソースがコンデンサＣ２１の第１端子に接続されている。そのコンデンサＣ２１の第２端子はグランドに接続されている。
The offset
また、スイッチＳＷ１のゲートには、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１が供給される。このスイッチＳＷ１は、Ｈレベルの信号Ｓ１に応答してオンする一方、Ｌレベルの信号Ｓ１に応答してオフする。すなわち、スイッチＳＷ１は、メイン側のトランジスタＴ１のオン期間にオンする一方、トランジスタＴ１のオフ期間にオフする。このようにスイッチＳＷ１は、トランジスタＴ１と同期してオンオフする。このスイッチＳＷ１がオンすると、上記コンデンサＣ２１には、電流源２１から入力電圧Ｖｉ及び出力電圧Ｖｏに依存した電流Ｉ１が供給される。ここで、電流源２１の一例を図４に従って説明する。
The signal S1 output from the RS-
図４に示すように、電流源２１は、オペアンプ２２，２３と、トランジスタＴ２１，Ｔ２２，Ｔ２３と、抵抗Ｒ２１とを含む。オペアンプ２２は、その非反転入力端子に入力電圧Ｖｉが供給されるとともに、反転入力端子に出力電圧Ｖｏが供給される。このオペアンプ２２は、図示しない付加素子により所定の電圧ゲインに設定された差動増幅器である。すなわち、オペアンプ２２は、入力電圧Ｖｉから出力電圧Ｖｏを減算した結果を、電圧ゲインにより増幅して電圧Ｖ１を生成する。この電圧Ｖ１は、オペアンプ２２の電圧ゲインをＡ１とすると、
As shown in FIG. 4, the
この電圧Ｖ１はオペアンプ２３の反転入力端子に供給される。このオペアンプ２３の出力端子はＮチャネルＭＯＳトランジスタＴ２１のゲートに接続されている。トランジスタＴ２１は、そのドレインがＰチャネルＭＯＳトランジスタＴ２２のドレインに接続されるとともに、ソースがオペアンプ２３の非反転入力端子と抵抗Ｒ２１の第１端子とに接続されている。その抵抗Ｒ２１の第２端子はグランドに接続されている。
This
上記オペアンプ２３は、非反転入力端子の電圧を上記電圧Ｖ１と等しくするように、トランジスタＴ２１を制御する。すなわち、抵抗Ｒ２１の第１端子の電圧が電圧Ｖ１になるように制御される。したがって、抵抗Ｒ２１の両端子間には、この抵抗Ｒ２１の抵抗値と、両端子間の電位差（電圧Ｖ１）とに応じた電流Ｉ１ａが流れる。このため、電流Ｉ１ａは、
The
上記トランジスタＴ２２は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ２２のドレインとＰチャネルＭＯＳトランジスタＴ２３のゲートに接続されている。そのトランジスタＴ２３のソースにはバイアス電圧ＶＢが供給される。このため、トランジスタＴ２２とトランジスタＴ２３とは、カレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ２２，Ｔ２３の電気的特性に応じて、抵抗Ｒ２１に流れる電流Ｉ１ａに比例した上記電流Ｉ１をトランジスタＴ２３に流す。本実施形態では、トランジスタＴ２２とトランジスタＴ２３の電気的特性の比が１：ｍ１に設定されている。したがって、トランジスタＴ２３に流れる電流Ｉ１は、 The transistor T22 is supplied with a bias voltage VB at its source, and has a gate connected to the drain of the transistor T22 and the gate of a P-channel MOS transistor T23. A bias voltage VB is supplied to the source of the transistor T23. For this reason, the transistor T22 and the transistor T23 are included in the current mirror circuit. In this current mirror circuit, the current I1 proportional to the current I1a flowing through the resistor R21 is caused to flow through the transistor T23 in accordance with the electrical characteristics of the transistors T22 and T23. In the present embodiment, the ratio of the electrical characteristics of the transistor T22 and the transistor T23 is set to 1: m1. Therefore, the current I1 flowing through the transistor T23 is
図３に示すように、スイッチＳＷ１とコンデンサＣ２１の間のノードＮ２１は加減算回路４１とスイッチＳＷ２とに接続されている。本実施形態では、スイッチＳＷ２は、ＮチャネルＭＯＳトランジスタである。このスイッチＳＷ２は、そのドレインがノードＮ２１に接続されるとともに、ソースがグランドに接続されている。また、スイッチＳＷ２のゲートには、信号Ｓ１に基づいて生成されるリセット信号Ｓｒが供給される。このスイッチＳＷ２は、信号ＳｒがＨレベルであるときにオンする一方、信号ＳｒがＬレベルであるときにオフする。なお、上記リセット信号Ｓｒは、信号Ｓ１の立ち上がりから一定時間だけＨレベルとなるパルス信号である。このため、スイッチＳＷ２は、信号Ｓ１の立ち上がりから一定時間だけオンする。このスイッチＳＷ２がオンすると、コンデンサＣ２１の両端子が互いに接続されるため、上記コンデンサＣ２１に蓄えられた電荷が放電されてコンデンサＣ２１の第１端子（ノードＮ２１）の電圧がグランドレベルにリセットされる。なお、このノードＮ２１の電圧がオフセット電圧Ｖｏｆｆとして加減算回路４１に供給される。
As shown in FIG. 3, a node N21 between the switch SW1 and the capacitor C21 is connected to the addition /
ここで、上記リセット信号Ｓｒを生成するリセット信号生成回路の一例を図５に従って説明する。
図５に示すように、直列に接続された奇数段（図５では３段）のインバータ回路２５ａ〜２５ｃと、アンド回路２６とを含む。１段目のインバータ回路２５ａにはＲＳ−ＦＦ回路１１からの信号Ｓ１が入力される。３段目のインバータ回路２５ｃの出力端子はアンド回路２６の入力端子に接続されている。また、このアンド回路２６には信号Ｓ１が直接入力される。
Here, an example of the reset signal generation circuit for generating the reset signal Sr will be described with reference to FIG.
As shown in FIG. 5, the inverter circuits 25 a to 25 c in odd stages (three stages in FIG. 5) connected in series and an AND
このように構成されたリセット信号生成回路では、信号Ｓ１がＬレベルからＨレベルに立ち上がると、インバータ回路２５ａ〜２５ｃの動作遅延時間に相当するパルス幅でＨレベルとなるワンショットパルス（リセット信号Ｓｒ）が生成される。そして、このリセット信号Ｓｒが図３に示すスイッチＳＷ２のゲートに供給される。 In the reset signal generation circuit configured as described above, when the signal S1 rises from the L level to the H level, the one-shot pulse (reset signal Sr) that becomes the H level with a pulse width corresponding to the operation delay time of the inverter circuits 25a to 25c. ) Is generated. The reset signal Sr is supplied to the gate of the switch SW2 shown in FIG.
次に、上述のように構成されたオフセット電圧生成回路２０の作用について図３及び図７に従って説明する。なお、図７は、参照電圧生成回路１２の動作を示す波形図であるが、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
Next, the operation of the offset
オフセット電圧生成回路２０では、信号Ｓ１がＨレベルのとき（トランジスタＴ１のオン期間）にスイッチＳＷ１がオンされる。すると、コンデンサＣ２１が入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）に比例した電流Ｉ１により充電される。このため、ノードＮ２１の電圧、つまりオフセット電圧Ｖｏｆｆは、
In the offset
ここで、電流源２１が流す電流Ｉ１は、上記式５に示されるように、入力電圧Ｖｉが高くなると増加し、入力電圧Ｖｉが低くなると減少する。また、電流Ｉ１は、出力電圧Ｖｏが高くなると減少し、出力電圧Ｖｏが低くなると増加する。すなわち、電流Ｉ１は、入力電圧Ｖｉに対して比例的に変化する一方で、出力電圧Ｖｏに対して反比例的に変化する。また、オフセット電圧Ｖｏｆｆは、その電流Ｉ１によってコンデンサＣ２１に蓄積される電荷に応じて変化する。すなわち、オフセット電圧Ｖｏｆｆの波形は、電流Ｉ１に応じた傾きとなる。したがって、オフセット電圧Ｖｏｆｆの傾きは、入力電圧Ｖｉが高くなると傾斜が急（変化量が大）になるのに対し、入力電圧Ｖｉが低くなると傾斜が緩やか（変化量が小）になる。また、オフセット電圧Ｖｏｆｆの傾きは、出力電圧Ｖｏが高くなると傾斜が緩やかになるのに対し、出力電圧Ｖｏが低くなると急になる。すなわち、オフセット電圧Ｖｏｆｆは、入力電圧Ｖｉに対して比例的に変化する一方で、出力電圧Ｖｏに対して反比例的に変化する。
Here, the current I1 supplied by the
一方、オフセット電圧生成回路２０では、信号Ｓ１がＬレベルのとき（トランジスタＴ１のオフ期間）に、スイッチＳＷ１がオフされる。なお、このときのスイッチＳＷ２は、Ｌレベルの信号Ｓｒに応答してオフされている。このため、このときのオフセット電圧Ｖｏｆｆは、図７に示すように、上記式６の電圧（スイッチＳＷ１がオフされる直前の電圧）に保持される。
On the other hand, in the offset
続いて、信号Ｓ１がＨレベルになると（トランジスタＴ１がオンされると）、その立ち上がりから一定期間だけリセット信号ＳｒがＨレベルになるため、そのＨレベルの信号Ｓｒに応答してスイッチＳＷ２がオンされる。すると、コンデンサＣ２１の第１端子（ノードＮ２１）がグランドに接続されるため、コンデンサＣ２１の両端子間が短絡されることになる。これにより、図７に示すように、ノードＮ２１の電圧（オフセット電圧Ｖｏｆｆ）がグランドレベルにリセットされる。その後、リセット信号ＳｒがＬレベルに立ち下がると、スイッチＳＷ２がオフされる。このとき、上記Ｈレベルの信号Ｓ１に応答してスイッチＳＷ１がオンされているため、スイッチＳＷ２がオフされると、電流Ｉ１によるコンデンサＣ２１の充電が再び開始される。 Subsequently, when the signal S1 becomes H level (when the transistor T1 is turned on), the reset signal Sr becomes H level for a certain period from the rise, so that the switch SW2 is turned on in response to the H level signal Sr. Is done. Then, since the first terminal (node N21) of the capacitor C21 is connected to the ground, both terminals of the capacitor C21 are short-circuited. As a result, as shown in FIG. 7, the voltage at node N21 (offset voltage Voff) is reset to the ground level. Thereafter, when the reset signal Sr falls to the L level, the switch SW2 is turned off. At this time, since the switch SW1 is turned on in response to the H level signal S1, the charging of the capacitor C21 by the current I1 is started again when the switch SW2 is turned off.
このように、オフセット電圧生成回路２０は、コンデンサＣ２１に接続されたスイッチＳＷ１を、メイン側のトランジスタＴ１と同期してオンオフするとともに、トランジスタＴ１がオンしたときに一定期間だけスイッチＳＷ２をオンする。これにより、トランジスタＴ１のオン期間とオフ期間とに応じたオフセット電圧Ｖｏｆｆが生成される。このオフセット電圧Ｖｏｆｆは、図７に示すように、トランジスタＴ１がオンした時に０（ゼロ）となった後、そのオン期間に入力電圧Ｖｉ及び出力電圧Ｖｏ（上記電流Ｉ１）に応じて増加する。さらに、オフセット電圧Ｖｏｆｆは、オフ期間では、そのオフ期間に切り替わる直前のノードＮ２１の電圧を保持する。
In this manner, the offset
次に、上記スロープ電圧生成回路３０について図３及び図６に従って説明する。
図３に示すように、スロープ電圧生成回路３０は、電流源３１と、コンデンサＣ２２と、スイッチＳＷ３とを含む。電流源３１は、出力電圧Ｖｏに依存した電流Ｉ２（＝Ｖｏ×Ｂ）を流す。この電流源３１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子にコンデンサＣ２２の第１端子が接続されている。このコンデンサＣ２２の第２端子はグランドに接続されている。なお、コンデンサＣ２２には、電流源３１から出力電圧Ｖｏに依存した電流Ｉ２が供給される。
Next, the slope
As shown in FIG. 3, the slope
また、電流源３１とコンデンサＣ２２の間のノードＮ２２は、上記加減算回路４１とスイッチＳＷ３に接続されている。本実施形態では、スイッチＳＷ３は、ＮチャネルＭＯＳトランジスタである。このスイッチＳＷ３は、そのドレインがノードＮ２２に接続されるとともに、ソースがグランドに接続されている。
A node N22 between the
スイッチＳＷ３のゲートには、上記ＲＳ−ＦＦ回路１１から出力される信号Ｓ１が供給される。このスイッチＳＷ３は、信号Ｓ１がＨレベルであるときにオンする一方、信号Ｓ１がＬレベルであるときにオフする。すなわち、スイッチＳＷ３は、メイン側のトランジスタＴ１のオン期間にオンする一方、トランジスタＴ１のオフ期間にオフする。このようにスイッチＳＷ３は、メイン側のトランジスタＴ１と同期してオンオフする。このスイッチＳＷ３がオフすると、上記コンデンサＣ２２は、電流源３１から供給される電流Ｉ２（出力電圧Ｖｏに依存した電流）により充電される。これにより、ノードＮ２２の電圧が出力電圧Ｖｏに応じて上昇する。一方、スイッチＳＷ３がオンすると、コンデンサＣ２２の第１端子（ノードＮ２２）がグランドに接続されるため、コンデンサＣ２２の両端子間が短絡されることになる。これにより、コンデンサＣ２２に蓄えられた電荷が放電されてコンデンサＣ２２の第１端子（ノードＮ２２）の電圧がグランドレベルにリセットされる。なお、このノードＮ２２の電圧がスロープ電圧Ｖｓとして加減算回路４１に供給される。
A signal S1 output from the RS-
ここで、電流源３１の一例を図６に従って説明する。
図６に示すように、電流源３１は、オペアンプ３２と、トランジスタＴ３１，Ｔ３２，Ｔ３３と、抵抗Ｒ３１とを含む。オペアンプ３２の反転入力端子には出力電圧Ｖｏが供給される。このオペアンプ３２の出力端子はＮチャネルＭＯＳトランジスタＴ３１のゲートに接続されている。トランジスタＴ３１は、そのドレインがＰチャネルＭＯＳトランジスタＴ３２のドレインに接続されるとともに、ソースがオペアンプ３２の非反転入力端子と抵抗Ｒ３１の第１端子とに接続されている。その抵抗Ｒ３１の第２端子はグランドに接続されている。
Here, an example of the
As shown in FIG. 6, the
上記オペアンプ３２は、非反転入力端子の電圧を出力電圧Ｖｏと等しくするように、トランジスタＴ３１を制御する。すなわち、抵抗Ｒ３１の第１端子の電圧が出力電圧Ｖｏになるように制御される。したがって、抵抗Ｒ３１の両端子間には、この抵抗Ｒ３１の抵抗値と、両端子間の電位差（出力電圧Ｖｏ）とに応じた電流Ｉ２ａが流れる。すなわち、電流Ｉ２ａは、
The
上記トランジスタＴ３２は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ３２のドレインとＰチャネルＭＯＳトランジスタＴ３３のゲートに接続されている。そのトランジスタＴ３３のソースにはバイアス電圧ＶＢが供給される。したがって、トランジスタＴ３２とトランジスタＴ３３とは、カレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ３２，Ｔ３３の電気的特性に応じて、抵抗Ｒ３１に流れる電流Ｉ２ａに比例した電流Ｉ２をトランジスタＴ３３に流す。本実施形態では、トランジスタＴ３２とトランジスタＴ３３の電気的特性の比が１：ｍ２に設定されている。したがって、トランジスタＴ３３に流れる電流Ｉ２は、 The transistor T32 is supplied with a bias voltage VB at its source, and has its gate connected to the drain of the transistor T32 and the gate of a P-channel MOS transistor T33. A bias voltage VB is supplied to the source of the transistor T33. Therefore, the transistor T32 and the transistor T33 are included in the current mirror circuit. In this current mirror circuit, a current I2 proportional to the current I2a flowing through the resistor R31 is supplied to the transistor T33 in accordance with the electrical characteristics of the transistors T32 and T33. In the present embodiment, the ratio of the electrical characteristics of the transistor T32 and the transistor T33 is set to 1: m2. Therefore, the current I2 flowing through the transistor T33 is
次に、このように構成されたスロープ電圧生成回路３０の作用について図３及び図７に従って説明する。
スロープ電圧生成回路３０では、信号Ｓ１がＬレベルのとき（トランジスタＴ１のオフ期間）にスイッチＳＷ３がオフされる。すると、コンデンサＣ２２が出力電圧Ｖｏに比例した電流Ｉ２により充電される。このため、ノードＮ２２の電圧、すなわちスロープ電圧Ｖｓは、
Next, the operation of the slope
In the slope
ここで、電流源３１が流す電流Ｉ２は、上記式７に示されるように、出力電圧Ｖｏが高くなると増加し、出力電圧が低くなると減少する。すなわち、電流Ｉ２は、出力電圧Ｖｏに対して比例的に変化する。また、スロープ電圧Ｖｓは、その電流Ｉ２によってコンデンサＣ２２に蓄積される電荷に応じて変化する。すなわち、スロープ電圧Ｖｓの波形は、電流Ｉ２に応じた傾きとなる。したがって、スロープ電圧Ｖｓの傾きは、出力電圧Ｖｏが高くなると傾斜が急（変化量が大）になるのに対し、出力電圧Ｖｏが低くなると傾斜が緩やか（変化量が小）になる。すなわち、スロープ電圧Ｖｓは、出力電圧Ｖｏに対して比例的に変化する。
Here, the current I2 supplied by the
一方、スロープ電圧生成回路３０では、信号Ｓ１がＨレベルのとき（トランジスタＴ１のオン期間）にスイッチＳＷ３がオンされる。すると、コンデンサＣ２２の第１端子（ノードＮ２２）がグランドに接続されるため、コンデンサＣ２２の両端子間が短絡されることになる。これにより、図７に示すように、ノードＮ２２の電圧（スロープ電圧Ｖｓ）がグランドレベルにリセットされる。
On the other hand, in the slope
このように、スロープ電圧生成回路３０は、コンデンサＣ２２に並列接続されたスイッチＳＷ３を、メイン側のトランジスタＴ１と同期してオンオフすることにより、トランジスタＴ１のオン期間とオフ期間とに応じたスロープ電圧Ｖｓを生成する。このスロープ電圧Ｖｓは、図７に示すように、トランジスタＴ１のオン期間に０（ゼロ）となり、トランジスタＴ１のオフ期間に、出力電圧Ｖｏ（電流Ｉ２）に応じて増加する。
As described above, the slope
次に、上記付加回路４０について図３に従って説明する。
図３に示すように、付加回路４０は、基準電源Ｅ１と、加減算回路４１とを含む。加減算回路４１には、基準電源Ｅ１と、上記ノードＮ２１，Ｎ２２とが接続されている。このため、加減算回路４１には、基準電源Ｅ１によって生成される基準電圧ＶＲ０と、オフセット電圧Ｖｏｆｆと、スロープ電圧Ｖｓとが供給される。この加減算回路４１は、基準電圧ＶＲ０に対して、オフセット電圧Ｖｏｆｆを減算するとともに、スロープ電圧Ｖｓを加算することにより、上記参照電圧ＶＲ１を生成する。したがって、この参照電圧ＶＲ１は、
Next, the
As shown in FIG. 3, the
ここで、オフセット電圧Ｖｏｆｆは、上述したように、トランジスタＴ１のオン期間において、入力電圧Ｖｉ及び出力電圧Ｖｏに応じて上昇するとともに、トランジスタＴ１のオフ期間において、上記オン期間で上昇した電圧が保持される電圧である。また、スロープ電圧Ｖｓは、トランジスタＴ１のオン期間に０（ゼロ）となり、トランジスタＴ１のオフ期間に、出力電圧Ｖｏに応じて増加する電圧である。このため、図７に示すように、参照電圧ＶＲ１は、トランジスタＴ１のオン期間において、基準電圧ＶＲ０からオフセット電圧Ｖｏｆｆに従って減少する。また、参照電圧ＶＲ１は、トランジスタＴ１のオフ期間において、基準電圧ＶＲ０に対してオフセット電圧Ｖｏｆｆを減算した電圧からスロープ電圧Ｖｓに従って上昇する。このため、参照電圧ＶＲ１の波形は三角波形状になる。 Here, as described above, the offset voltage Voff rises according to the input voltage Vi and the output voltage Vo in the on-period of the transistor T1, and the voltage that has risen in the on-period is held in the off-period of the transistor T1. Voltage. The slope voltage Vs is 0 (zero) during the on period of the transistor T1, and increases according to the output voltage Vo during the off period of the transistor T1. Therefore, as shown in FIG. 7, the reference voltage VR1 decreases from the reference voltage VR0 according to the offset voltage Voff in the on period of the transistor T1. Further, the reference voltage VR1 rises according to the slope voltage Vs from the voltage obtained by subtracting the offset voltage Voff from the reference voltage VR0 in the off period of the transistor T1. For this reason, the waveform of the reference voltage VR1 has a triangular wave shape.
次に、従来例と対比しつつＤＣ−ＤＣコンバータ１（とくに、参照電圧生成回路１２）の動作を図８に従って説明する。なお、図８は、参照電圧生成回路１２の動作を示す波形図であるが、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
Next, the operation of the DC-DC converter 1 (particularly, the reference voltage generation circuit 12) will be described with reference to FIG. FIG. 8 is a waveform diagram showing the operation of the reference
図１に示す比較器１０は、フィードバック電圧ＶＦＢよりも参照電圧ＶＲ１が高くなるとＨレベルの信号Ｓｅを出力する。そして、その信号Ｓｅに従ってトランジスタＴ１がオンされる。すなわち、フィードバック電圧ＶＦＢの波形と、参照電圧ＶＲ１の波形との交点において、トランジスタＴ１がオンされる。このため、トランジスタＴ１がオフされてからこの交点までの時間がオフ時間Ｔｏｆｆになる。このとき、入力電圧Ｖｉが減少すると、上記式１及び式２に示されるように、トランジスタＴ１のオン時間Ｔｏｎが長くなり、オフ時間Ｔｏｆｆが短くなる（図８（ｃ）の破線→実線参照）。ここで、まず、従来例のように、基準電圧ＶＲ０に対してオフセット電圧が付加されずに、傾斜が固定されたスロープ電圧のみが付加される参照電圧ＶＲ２の場合について説明する。図８（ｃ）に示すように、入力電圧Ｖｉが減少してオフ時間Ｔｏｆｆが短くなる場合には（破線→実線参照）、上記参照電圧ＶＲ２のスロープが固定であるため、オフ時間Ｔｏｆｆが短くなる分だけ、参照電圧ＶＲ２と交差するフィードバック電圧ＶＦＢの電圧値が低くなる（一点鎖線参照）。すなわち、従来例の場合には、図８（ｄ）に示すように、入力電圧Ｖｉの変動（オフ時間Ｔｏｆｆの変動）に応じて、フィードバック電圧ＶＦＢが変動する。
The
これに対し、本実施形態の参照電圧ＶＲ１は、基準電圧ＶＲ０に対して、入力電圧Ｖｉ及び出力電圧Ｖｏに依存したオフセット電圧Ｖｏｆｆ及び出力電圧Ｖｏに依存したスロープ電圧Ｖｓが付加されて生成されている。ここで、オフセット電圧Ｖｏｆｆは、入力電圧Ｖｉが減少すると、変化量が小さくなり、波形の傾斜が緩やかになる。このため、図８（ａ）に示すように、入力電圧Ｖｉの減少に伴ってオン時間Ｔｏｎが長くなるものの、それと同時にオフセット電圧Ｖｏｆｆの波形の傾斜が緩やかになる。これにより、入力電圧Ｖｉが高くオン時間Ｔｏｎが短い場合（破線参照）よりも、入力電圧Ｖｉが低くオン時間Ｔｏｎが長い場合（実線参照）の方が、オン期間からオフ期間への切り替わり時のオフセット電圧Ｖｏｆｆの電圧値が低くなる。このオフセット電圧Ｖｏｆｆの変化に伴って、入力電圧Ｖｉが高くオン時間Ｔｏｎが短い場合（破線参照）よりも、入力電圧Ｖｉが低くオン時間Ｔｏｎが長い場合（実線参照）の方が、オン期間からオフ期間への切り替わり時の参照電圧ＶＲ１の電圧値が高くなる。 In contrast, the reference voltage VR1 of the present embodiment is generated by adding an offset voltage Voff depending on the input voltage Vi and the output voltage Vo and a slope voltage Vs depending on the output voltage Vo to the reference voltage VR0. Yes. Here, when the input voltage Vi decreases, the amount of change in the offset voltage Voff decreases, and the slope of the waveform becomes gentle. Therefore, as shown in FIG. 8A, the on-time Ton becomes longer as the input voltage Vi decreases, but at the same time, the slope of the waveform of the offset voltage Voff becomes gentler. Accordingly, when the input voltage Vi is low and the on time Ton is long (see the solid line) when the input voltage Vi is high and the on time Ton is short (see the broken line), the switching from the on period to the off period is more effective. The voltage value of the offset voltage Voff decreases. As the offset voltage Voff changes, the input voltage Vi is low and the on time Ton is long (see the solid line) from the on period than the input voltage Vi is high and the on time Ton is short (see the broken line). The voltage value of the reference voltage VR1 at the time of switching to the off period increases.
また、スロープ電圧Ｖｓの傾斜は、入力電圧Ｖｉの変動によっては変動しない。このため、入力電圧Ｖｉの減少に伴ってオフ時間Ｔｏｆｆが短くなっても、上述のようにオン期間におけるオフセット電圧Ｖｏｆｆの低下分だけ（参照電圧ＶＲ１の上昇分だけ）、参照電圧ＶＲ１を横切るフィードバック電圧ＶＦＢの電圧値の低下を抑制することができる。換言すると、トランジスタＴ１のオン期間において、入力電圧Ｖｉの減少に伴ってオフ時間Ｔｏｆｆが短くなる分だけ電圧値を低下させるようにオフセット電圧Ｖｏｆｆが生成される。具体的には、図８（ａ），（ｂ）に示すように、トランジスタＴ１のオン期間において、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓの変化分（上昇分）に等しい電圧値となるように入力電圧Ｖｉ及び出力電圧Ｖｏに依存させたオフセット電圧Ｖｏｆｆが生成される。すなわち、参照電圧生成回路１２では、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓの変化量とオン期間におけるオフセット電圧Ｖｏｆｆの変化量とが等しくなるように、それらスロープ電圧Ｖｓ及びオフセット電圧Ｖｏｆｆが生成される。これにより、図８（ｂ）に示すように、入力電圧Ｖｉが変動しても、その変動に伴うフィードバック電圧ＶＦＢの変動を抑制することができる。なお、ここでは詳細な説明を省略するが、入力電圧Ｖｉが増加した場合も同様に、その変動に伴うフィードバック電圧ＶＦＢの変動を抑制することができる（例えば図８（ａ）の実線→破線参照）。
Further, the slope of the slope voltage Vs does not vary depending on the variation of the input voltage Vi. Therefore, even when the OFF time Toff is shortened as the input voltage Vi decreases, as described above, the feedback across the reference voltage VR1 is reduced by the decrease in the offset voltage Voff during the ON period (only by the increase in the reference voltage VR1). A decrease in the voltage value of the voltage VFB can be suppressed. In other words, during the ON period of the transistor T1, the offset voltage Voff is generated so as to decrease the voltage value by the amount that the OFF time Toff is shortened as the input voltage Vi decreases. Specifically, as shown in FIGS. 8A and 8B, in the ON period of the transistor T1, the voltage value is equal to the amount of change (increase) in the slope voltage Vs in the OFF period of the transistor T1. An offset voltage Voff depending on the input voltage Vi and the output voltage Vo is generated. That is, the reference
さらに、上記参照電圧ＶＲ１とフィードバック電圧ＶＦＢとの関係をより具体的に説明する。上述したように、フィードバック電圧ＶＦＢの波形と参照電圧ＶＲ１の波形との交点において、トランジスタＴ１がオンされる。このため、トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなることから、 Further, the relationship between the reference voltage VR1 and the feedback voltage VFB will be described more specifically. As described above, the transistor T1 is turned on at the intersection of the waveform of the feedback voltage VFB and the waveform of the reference voltage VR1. For this reason, the feedback voltage VFB when the transistor T1 is turned on is equal to the reference voltage VR1.
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）参照電圧生成回路１２は、入力電圧Ｖｉと出力電圧Ｖｏに依存した電圧値のオフセット電圧Ｖｏｆｆと、トランジスタＴ１のオフ期間に出力電圧Ｖｏに依存した傾斜にて変化するスロープ電圧Ｖｓとを基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成する。制御回路３の比較器１０は、出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じた信号Ｓｅを出力する。制御回路３は、この信号Ｓｅの出力タイミングで、コンバータ部２のトランジスタＴ１を所定時間オンするようにした。また、トランジスタＴ１のオフ期間は、入力電圧Ｖｉと出力電圧Ｖｏの差に応じて変動する。このため、参照電圧生成回路１２が入力電圧Ｖｉと出力電圧Ｖｏに応じてオフセット電圧Ｖｏｆｆの電圧値を変更するとともに、出力電圧Ｖｏに応じてスロープ電圧Ｖｓの傾斜を変更することにより、その参照電圧ＶＲ１を横切る時のフィードバック電圧ＶＦＢの電圧値の変動を抑制することができる。このため、出力電圧Ｖｏの安定化を図ることができる。
According to this embodiment described above, the following effects can be obtained.
(1) The reference
（２）参照電圧生成回路１２は、トランジスタＴ１のオフ期間におけるスロープ電圧Ｖｓの変化分に等しい電圧値となるようにオフセット電圧Ｖｏｆｆを生成する。これにより、参照電圧ＶＲ１を横切る時のフィードバック電圧ＶＦＢを基準電圧ＶＲ０と等しくすることができる。したがって、フィードバック電圧ＶＦＢを入力電圧Ｖｉ及び出力電圧Ｖｏに依存しない一定値とすることができ、入力電圧Ｖｉの変動に伴う出力電圧Ｖｏの変動を好適に抑制することができる。さらに、フィードバック電圧ＶＦＢが出力電圧Ｖｏの目標電圧に応じて設定される基準電圧と等しくなるため、出力電圧Ｖｏの目標電圧の設定を容易に行うことができる。
(2) The reference
（３）参照電圧生成回路１２では、回路規模の大幅な増大を招く複雑な回路（例えば、除算回路等）を設ける必要がないため、簡便な回路構成によって参照電圧ＶＲ１を生成することができるとともに、回路規模の増大を抑制することができる。また、除算回路では、除算するために、非線形に変化するＭＯＳトランジスタのオン抵抗を利用するため精度が悪い。これに対し、本実施形態の参照電圧生成回路１２では、そのような除算回路を必要としないため、所望の参照電圧ＶＲ１（オフセット電圧Ｖｏｆｆ、スロープ電圧）を精度良く生成することができる。
(3) In the reference
（４）制御回路３は、フィードバック電圧ＶＦＢを安定化する、すなわち出力電圧Ｖｏを安定化することができる。したがって、出力電圧Ｖｏのリップル成分を必要としないため、等価直列抵抗（ＥＳＲ）の抵抗値が小さいコンデンサ（例えば積層セラミックコンデンサ）を平滑用コンデンサＣ１として用いることができる。この結果、ＤＣ−ＤＣコンバータの小型化及び低コスト化を図ることができる。
(4) The
なお、上記第１実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記第１実施形態における参照電圧生成回路１２を、図９に示される参照電圧生成回路１２ａに変更してもよい。
In addition, the said 1st Embodiment can also be implemented in the following aspects which changed this suitably.
The reference
図９に示すように、参照電圧生成回路１２ａは、電流源５１，５２と、スイッチＳＷ４，ＳＷ５と、コンデンサＣ３１と、インバータ回路５３と、加算回路５４と、基準電源Ｅ１とを含む。なお、スイッチＳＷ４，ＳＷ５は、ＮチャネルＭＯＳトランジスタである。
As shown in FIG. 9, the reference
電流源５１は、電流源３１と同様に、電流Ｉ２（＝Ｖｏ×Ｂ）を流す。この電流源５１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子がスイッチＳＷ４のドレインに接続されている。このスイッチＳＷ４のソースは、スイッチＳＷ５のドレインに接続されている。また、スイッチＳＷ４のゲートには、ＲＳ−ＦＦ回路１１（図１参照）から出力される信号Ｓ１をインバータ回路５３によって論理反転させた信号Ｓ１ｘが供給される。
Similar to the
上記スイッチＳＷ５は、そのソースが電流源５２の第１端子に接続されるとともに、ゲートにＲＳ−ＦＦ回路１１から出力される信号Ｓ１が供給される。上記電流源５２の第２端子はグランドに接続されている。なお、この電流源５２は、電流源２１と同様に、電流Ｉ１（＝（Ｖｉ−Ｖｏ）×Ａ）を流す。
The source of the switch SW5 is connected to the first terminal of the
また、スイッチＳＷ４，ＳＷ５の間のノードＮ３１は、コンデンサＣ３１の第１端子と加算回路５４に接続されている。コンデンサＣ３１の第２端子はグランドに接続されている。
A node N31 between the switches SW4 and SW5 is connected to the first terminal of the capacitor C31 and the
また、上記加算回路５４には、基準電源Ｅ１が接続されている。この加算回路５４は、基準電源Ｅ１によって生成される基準電圧ＶＲ０に対しノードＮ３１の電圧Ｖｎ３１を付加して参照電圧ＶＲ１を生成する。そして、加算回路５４は、その参照電圧ＶＲ１を図１に示す比較器１０に出力する。
The
このように構成された参照電圧生成回路１２ａでは、メイン側のトランジスタＴ１のオフ期間に、Ｌレベルの信号Ｓ１（Ｈレベルの信号Ｓ１ｘ）に応答して、スイッチＳＷ４がオンされるとともにスイッチＳＷ５がオフされる。これにより、コンデンサＣ３１は、電流Ｉ２（＝Ｖｏ×Ｂ）により充電される。この結果、ノードＮ３１の電圧Ｖｎ３１は、出力電圧Ｖｏに応じた傾斜にて上昇する。このときのノードＮ３１の電圧Ｖｎ３１がスロープ電圧Ｖｓに相当する。
In the reference
一方、トランジスタＴ１のオン期間では、Ｈレベルの信号Ｓ１（Ｌレベルの信号Ｓ１ｘ）に応答して、スイッチＳＷ４がオフされるとともにスイッチＳＷ５がオンされる。これにより、電流Ｉ１（＝（Ｖｉ−Ｖｏ）×Ａ）に応じてコンデンサＣ３１に蓄えられた電荷が放電される。この結果、ノードＮ３１の電圧Ｖｎ３１は、入力電圧Ｖｉ及び出力電圧Ｖｏに応じた傾斜にて低下する。このときのノードＮ３１の電圧Ｖｎ３１がオフセット電圧Ｖｏｆｆに相当する。 On the other hand, in the ON period of the transistor T1, in response to the H level signal S1 (L level signal S1x), the switch SW4 is turned off and the switch SW5 is turned on. Thereby, the electric charge stored in the capacitor C31 is discharged according to the current I1 (= (Vi−Vo) × A). As a result, the voltage Vn31 at the node N31 decreases with a slope corresponding to the input voltage Vi and the output voltage Vo. At this time, the voltage Vn31 of the node N31 corresponds to the offset voltage Voff.
そして、加算回路５４において、これらスロープ電圧Ｖｓ及びオフセット電圧Ｖｏｆｆに相当する電圧Ｖｎ３１を基準電圧ＶＲ０に付加して参照電圧ＶＲ１が生成される。このため、参照電圧ＶＲ１の波形は、図７に示した波形と同様に、三角波形状になる。この参照電圧ＶＲ１は、
Then, in the
ここで、上述したように、トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなるため、 Here, as described above, the feedback voltage VFB when turning on the transistor T1 is equal to the reference voltage VR1.
なお、上記参照電圧生成回路１２ａにおいて、電流源５１と、スイッチＳＷ４と、コンデンサＣ３１とがスロープ電圧生成回路として機能するとともに、電流源５２と、スイッチＳＷ５と、コンデンサＣ３１とがオフセット電圧生成回路として機能する。このように、コンデンサＣ３１がスロープ電圧生成回路とオフセット電圧生成回路とで共用されるため、上記第１実施形態に比べて回路規模を小さくすることができる。また、基準電源Ｅ１と、加算回路５４とが付加回路として機能する。
In the reference
・上記第１実施形態における参照電圧生成回路１２を、図１０に示される参照電圧生成回路１２ｂに変更してもよい。具体的には、オフセット電圧生成回路２０の内部構成を変更するとともに、スロープ電圧生成回路３０内の電流源３１が流す電流値を変更するようにしてもよい。以下、第１実施形態との相違点を中心に説明する。なお、図１１は、参照電圧生成回路１２ｂの動作を示す波形図であるが、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
The reference
図１０に示すように、参照電圧生成回路１２ｂは、オフセット電圧生成回路２０ｂと、スロープ電圧生成回路３０ｂと、付加回路４０ｂとを含む。
オフセット電圧生成回路２０ｂ内のオペアンプ２７は、その非反転入力端子に入力電圧Ｖｉが供給されるとともに、反転入力端子に出力電圧Ｖｏが供給される。また、オペアンプ２７の出力端子は加減算回路４１に接続されている。このオペアンプ２７は、図示しない付加素子により所定の電圧ゲインに設定された差動増幅器である。すなわち、オペアンプ２７は、入力電圧Ｖｉから出力電圧Ｖｏを減算し、その結果を電圧ゲインにより増幅したオフセット電圧Ｖｏｆｆを出力する。オペアンプ２７の電圧ゲインをＤとすると、オフセット電圧Ｖｏｆｆは、
As shown in FIG. 10, the reference
The
また、スロープ電圧生成回路３０ｂ内の電流源３３は、入力電圧Ｖｉに依存した電流Ｉ３（＝Ｖｉ×Ｆ）を流す。なお、スロープ電圧生成回路３０ｂは、この電流源３３が流す電流Ｉ３の電流値が異なるだけで、その他の構成は上記第１実施形態のスロープ電圧生成回路３０と同様である。このため、メイン側のトランジスタＴ１のオフ期間にスイッチＳＷ３がオフされる。すると、コンデンサＣ２２が入力電圧Ｖｉに比例した電流Ｉ３により充電されるため、図１１に示すように、ノードＮ２２の電圧（スロープ電圧Ｖｓ）が入力電圧Ｖｉに依存した傾斜にて上昇する。したがって、このときのスロープ電圧Ｖｓは、
Further, the current source 33 in the slope
一方、スイッチＳＷ３は、トランジスタＴ１のオン期間にオンされる。すると、図１１に示すように、ノードＮ２２の電圧（スロープ電圧Ｖｓ）がグランドレベルにリセットされる。このように、スロープ電圧生成回路３０ｂは、オフ期間において入力電圧Ｖｉに依存した傾斜にて上昇し、オン期間においてグランドレベルにリセットするスロープ電圧Ｖｓを生成する。
On the other hand, the switch SW3 is turned on while the transistor T1 is on. Then, as shown in FIG. 11, the voltage at the node N22 (slope voltage Vs) is reset to the ground level. As described above, the slope
そして、付加回路４０ｂにおいて、これらオフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓが基準電圧ＶＲ０に付加されて参照電圧ＶＲ１が生成される。具体的には、参照電圧ＶＲ１は、
In the
ここで、上述のように、トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなるため、 Here, as described above, the feedback voltage VFB when turning on the transistor T1 is equal to the reference voltage VR1.
・上記第１実施形態における参照電圧生成回路１２を、図１２に示される参照電圧生成回路１２ｃに変更してもよい。具体的には、スロープ電圧Ｖｓの傾斜を固定とし、オフセット電圧のみを入力電圧Ｖｉ及び出力電圧Ｖｏに依存させるようにしてもよい。以下、第１実施形態との相違点を中心に説明する。
The reference
図１２に示すように、参照電圧生成回路１２ｃは、オフセット電圧生成回路２０ｃと、スロープ電圧生成回路３０ｃと、付加回路４０ｃとを含む。
オフセット電圧生成回路２０ｃ内の電圧源Ｅ２は、入力電圧Ｖｉ及び出力電圧Ｖｏに依存した下記式で表わされるオフセット電圧Ｖｏｆｆを加減算回路４１に供給する。
As shown in FIG. 12, the reference
The voltage source E2 in the offset
電圧源Ｅ２は、電流源６１と、オペアンプ６２，６３，６４と、トランジスタＴ６１〜Ｔ６５と、抵抗Ｒ６１とを含む。
電流源６１は、電流Ｉ５をトランジスタＴ６１に供給する。この電流源６１は、その第１端子にバイアス電圧ＶＢが供給されるとともに、第２端子がＮチャネルＭＯＳトランジスタＴ６１のドレインに接続されている。トランジスタＴ６１は、そのソースがグランドに接続されるとともに、ゲートがオペアンプ６２の出力端子に接続されている。また、トランジスタＴ６１と電流源６１との間の接続点は、オペアンプ６２の非反転入力端子に接続されている。このオペアンプ６２の反転入力端子には、入力電圧Ｖｉが供給される。
Voltage source E2 includes a current source 61,
The current source 61 supplies a current I5 to the transistor T61. The current source 61 has a first terminal supplied with a bias voltage VB and a second terminal connected to the drain of the N-channel MOS transistor T61. The transistor T61 has a source connected to the ground and a gate connected to the output terminal of the
オペアンプ６２は、非反転入力端子の電圧を、反転入力端子に供給される入力電圧Ｖｉと等しくするように、トランジスタＴ６１を制御する。その結果、トランジスタＴ６１は、深い三極管領域で動作し、抵抗として機能する。そして、このトランジスタＴ６１には、上記電流源６１から供給される電流Ｉ５が流れる。したがって、このトランジスタＴ６１のオン抵抗Ｒｏ１は、電流Ｉ５と、ソース−ドレイン間の電位差、すなわち入力電圧Ｖｉとに応じて、
The
上記オペアンプ６２の出力端子はトランジスタＴ６２に接続されている。トランジスタＴ６２は、トランジスタＴ６１と同型のＮチャネルＭＯＳトランジスタであるとともに、トランジスタＴ６１と同じ電気的特性を持つ。このトランジスタＴ６２のゲートはオペアンプの出力端子に接続されている。また、トランジスタＴ６２は、そのソースがグランドに接続されるとともに、ドレインがトランジスタＴ６３に接続されている。
The output terminal of the
トランジスタＴ６３はｎｐｎトランジスタである。このトランジスタＴ６３のエミッタは、トランジスタＴ６２のドレインとオペアンプ６３の非反転入力端子に接続されている。また、トランジスタＴ６３は、そのベースがオペアンプ６３の出力端子に接続されるとともに、コレクタがＰチャネルＭＯＳトランジスタＴ６４のドレインに接続されている。
The transistor T63 is an npn transistor. The emitter of the transistor T63 is connected to the drain of the transistor T62 and the non-inverting input terminal of the
オペアンプ６３の反転入力端子は、オペアンプ６４の出力端子が接続されている。このオペアンプ６４は、非反転入力端子に入力電圧Ｖｉが供給されるとともに、反転入力端子に出力電圧Ｖｏが供給される。このオペアンプ６４は、図示しない付加素子により所定の電圧ゲインに設定された差動増幅器である。すなわち、オペアンプ６４は、入力電圧Ｖｉから出力電圧Ｖｏを減算し、その結果を電圧ゲインにより増幅した電圧Ｖ２を出力する。オペアンプ６４の電圧ゲインをＧ１とすると、電圧Ｖ２は、
The inverting input terminal of the
オペアンプ６３は、トランジスタＴ６３のエミッタ電圧、すなわちトランジスタＴ６２のドレイン電圧を、電圧Ｖ２と等しくするようにトランジスタＴ６３を制御する。上述したように、トランジスタＴ６２は、トランジスタＴ６１と同じ電気的特性を有し、トランジスタＴ６１のゲート電圧と等しい電圧がゲートに供給されている。したがって、トランジスタＴ６２は、トランジスタＴ６１と同様に、深い三極管領域で動作するため、抵抗として機能する。このため、トランジスタＴ６２のオン抵抗Ｒｏ２は、トランジスタＴ６１のオン抵抗Ｒｏ１と等しくなる。したがって、トランジスタＴ６２には、ソース−ドレイン間の電位差（＝Ｖ２）とオン抵抗Ｒｏ２に応じた電流Ｉ６が流れる。この電流Ｉ６は、上記数式から、
The
また、上記トランジスタＴ６４は、そのソースにバイアス電圧ＶＢが供給されるとともに、ゲートが同トランジスタＴ６４のドレインとＰチャネルＭＯＳトランジスタＴ６５のゲートに接続されている。トランジスタＴ６５は、そのソースにバイアス電圧ＶＢが供給されるとともに、ドレインが抵抗Ｒ６１の第１端子に接続されている。したがって、トランジスタＴ６４とトランジスタＴ６５はカレントミラー回路に含まれる。このカレントミラー回路は、両トランジスタＴ６４，Ｔ６５の電気的特性に応じて、トランジスタＴ６４に流れる電流Ｉ６に比例した電流Ｉ７をトランジスタＴ６５に流す。本実施形態では、トランジスタＴ６４とトランジスタＴ６５の電気的特性の比が１：ｍ３に設定されている。このため、トランジスタＴ６５に流れる電流Ｉ７は、 The transistor T64 is supplied with a bias voltage VB at its source, and has its gate connected to the drain of the transistor T64 and the gate of the P-channel MOS transistor T65. The transistor T65 has a source supplied with the bias voltage VB and a drain connected to the first terminal of the resistor R61. Therefore, the transistor T64 and the transistor T65 are included in the current mirror circuit. This current mirror circuit causes a current I7 proportional to the current I6 flowing through the transistor T64 to flow through the transistor T65 in accordance with the electrical characteristics of both transistors T64 and T65. In the present embodiment, the ratio of the electrical characteristics of the transistor T64 and the transistor T65 is set to 1: m3. Therefore, the current I7 flowing through the transistor T65 is
上記抵抗Ｒ６１の第２端子はグランドに接続されている。この抵抗Ｒ６１とトランジスタＴ６５の間の接続点は、図１２に示す加減算回路４１に接続されている。そして、加減算回路４１に供給される上記接続点の電圧、すなわちオフセット電圧Ｖｏｆｆは、
The second terminal of the resistor R61 is connected to the ground. A connection point between the resistor R61 and the transistor T65 is connected to an addition /
また、図１２に示すように、スロープ電圧生成回路３０ｃ内の電流源３４は、入力電圧Ｖｉ及び出力電圧Ｖｏに依存しない一定電流Ｉｃを流す。なお、スロープ電圧生成回路３０ｃは、この電流源３４が流す電流Ｉｃの電流値が異なるだけで、その他の構成は上記第１実施形態のスロープ電圧生成回路３０と同様である。このため、メイン側のトランジスタＴ１のオフ期間にスイッチＳＷ３がオフされる。すると、コンデンサＣ２２が電流源３４から供給される一定電流Ｉｃにより充電される。このため、ノードＮ２２の電圧、すなわちスロープ電圧Ｖｓは、
Further, as shown in FIG. 12, the current source 34 in the slope
一方、スイッチＳＷ３は、トランジスタＴ１のオン期間にオンされる。このため、ノードＮ２２の電圧（スロープ電圧Ｖｓ）がグランドレベルにリセットされる。このように、スロープ電圧生成回路３０ｃは、オフ期間において固定の傾斜にて上昇し、オン期間においてグランドレベルにリセットするスロープ電圧Ｖｓを生成する。
On the other hand, the switch SW3 is turned on while the transistor T1 is on. For this reason, the voltage (slope voltage Vs) of the node N22 is reset to the ground level. As described above, the slope
そして、付加回路４０ｃにおいて、これらオフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓが基準電圧ＶＲ０に付加されて参照電圧ＶＲ１が生成される。具体的には、参照電圧ＶＲ１は、
In the
ここで、上述のように、トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなるため、 Here, as described above, the feedback voltage VFB when turning on the transistor T1 is equal to the reference voltage VR1.
（第２実施形態）
以下、第２実施形態について、図１４〜図１７に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１ａは、参照電圧生成回路１２ｄの内部構成が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。なお、図１７は、参照電圧生成回路１２ｄの動作を示す波形図であるが、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to FIGS. The DC-DC converter 1a of this embodiment is different from the first embodiment in the internal configuration of the reference
図１４に示すように、制御回路３ａ内の参照電圧生成回路１２ｄには、入力電圧Ｖｉ、出力電圧Ｖｏ及びＲＳ−ＦＦ回路１１からの信号Ｓ１と併せて、同期側のトランジスタＴ２に流れるボトム電流ＩＬｂが供給される。なお、このボトム電流ＩＬｂは、メイン側のトランジスタＴ１のオフ期間におけるコイル電流ＩＬに相当する。
As shown in FIG. 14, the reference
次に、参照電圧生成回路１２ｄの内部構成例を図１５に従って説明する。
図１５に示すように、参照電圧生成回路１２ｄは、オフセット電圧生成回路２０ｄと、スロープ電圧生成回路３０ｄと、付加回路４０ｄとを含む。なお、オフセット電圧生成回路２０ｄ及び付加回路４０ｄは、上記第１実施形態のオフセット電圧生成回路２０及び付加回路４０の構成と同様であるため、ここでは詳細な説明を省略する。
Next, an internal configuration example of the reference
As shown in FIG. 15, the reference
スロープ電圧生成回路３０ｄは、ボトム電流ＩＬｂが供給される電流／電圧変換器（Ｉ／Ｖ変換器）３５と、電流傾斜検出回路３６とを含む。Ｉ／Ｖ変換器３５は、上記ボトム電流ＩＬｂを電流電圧変換したボトム電圧ＶＬｂを電流傾斜検出回路３６に出力する。
The slope
電流傾斜検出回路３６は、ボトム電圧ＶＬｂ（ボトム電流ＩＬｂ）に基づいて、コイルＬ１に流れるコイル電流ＩＬの負の傾斜（図１７の枠参照）を検出するとともに、その検出した傾斜に応じたスロープ電圧Ｖｓを生成する。
Based on the bottom voltage VLb (bottom current ILb), the current
ところで、コイルＬ１に流れるコイル電流ＩＬは、図１７に示すように、メイン側のトランジスタＴ１がオンされると、入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）に依存した傾斜にて電流値ＩＬｍｉｎから電流値ＩＬｍａｘまで徐々に増加する。一方、コイル電流ＩＬは、トランジスタＴ１がオフすると、出力電圧Ｖｏに依存した傾斜にて電流値ＩＬｍａｘから電流値ＩＬｍｉｎまで徐々に減少する。すなわち、コイル電流ＩＬは、その波形において、オン期間は正の傾斜にて変化し、オフ期間は負の傾斜にて変化する。このようなコイル電流ＩＬの変化分は、コイル電流ＩＬにおけるリップル成分であり、このリップル成分はメイン側のトランジスタＴ１のオンオフに対応して変化する。ここで、上記コイル電流ＩＬの電流値ＩＬｍａｘ、電流値ＩＬｍｉｎはそれぞれ、 Incidentally, as shown in FIG. 17, the coil current IL flowing through the coil L1 has a slope depending on the difference voltage (Vi−Vo) between the input voltage Vi and the output voltage Vo when the main transistor T1 is turned on. The current value ILmin gradually increases from the current value ILmax. On the other hand, when the transistor T1 is turned off, the coil current IL gradually decreases from the current value ILmax to the current value ILmin with a slope depending on the output voltage Vo. That is, in the waveform, the coil current IL changes with a positive slope during the on period and changes with a negative slope during the off period. Such a change in the coil current IL is a ripple component in the coil current IL, and this ripple component changes corresponding to the on / off state of the main-side transistor T1. Here, the current value ILmax and the current value ILmin of the coil current IL are respectively
また、上記ボトム電流ＩＬｂは、トランジスタＴ１のオン期間では、同期側のトランジスタＴ２がオフするため、図１７に示すように、０（ゼロ）になる。一方、ボトム電流ＩＬｂは、トランジスタＴ１のオフ期間では、電流値ＩＬｍａｘまで上昇した後、出力電圧Ｖｏに依存した傾斜にて減少する。具体的には、オフ期間におけるボトム電流ＩＬｂは、 Further, the bottom current ILb becomes 0 (zero) as shown in FIG. 17 because the synchronous transistor T2 is turned off during the on period of the transistor T1. On the other hand, in the off period of the transistor T1, the bottom current ILb rises to the current value ILmax and then decreases with a slope depending on the output voltage Vo. Specifically, the bottom current ILb in the off period is
したがって、上記電流傾斜検出回路３６は、ボトム電圧ＶＬｂに基づいて、トランジスタＴ１のオフ期間におけるコイル電流ＩＬの負の傾斜（ボトム電流ＩＬｂの傾斜）を検出し、その傾斜成分に応じたスロープ電圧Ｖｓを生成する。具体的には、電流傾斜検出回路３６は、トランジスタＴ１のオフ期間において、ボトム電流ＩＬｂの傾斜成分に応じて徐々に増加するスロープ電圧Ｖｓを生成する。
Therefore, the current
次に、電流傾斜検出回路３６の内部構成例を図１６に従って説明する。
図１６に示すように、電流傾斜検出回路３６は、オペアンプ７１と、遅延回路７２と、スイッチＳＷ６と、コンデンサＣ７１とを含む。
Next, an example of the internal configuration of the current
As shown in FIG. 16, the current
オペアンプ７１の反転入力端子には、Ｉ／Ｖ変換器３５からボトム電圧ＶＬｂが供給される。また、Ｉ／Ｖ変換器３５から出力されるボトム電圧ＶＬｂは、スイッチＳＷ６の第１端子に供給される。このスイッチＳＷ６の第２端子は、オペアンプ７１の非反転入力端子とコンデンサＣ７１の第１端子に接続されている。また、コンデンサＣ７１の第２端子はグランドに接続されている。
A bottom voltage VLb is supplied from the I /
上記スイッチＳＷ６の制御端子は遅延回路７２に接続されている。この遅延回路７２には、メイン側のトランジスタＴ１をオンオフ制御するための制御信号ＤＨが供給される。遅延回路７２は、Ｈレベルの制御信号ＤＨに応答して直ちにＨレベルの信号ＣＳを出力する一方で、Ｌレベルの制御信号ＤＨに応答してそのＬレベルの信号ＤＨから所定時間遅延してＬレベルの信号ＣＳを出力する。上記スイッチＳＷ６は、Ｈレベルの信号ＣＳに応答してオンする一方、Ｌレベルの信号ＣＳに応答してオフする。
The control terminal of the switch SW6 is connected to the
スイッチＳＷ６がオンすると、オペアンプ７１の両入力端子にはボトム電圧ＶＬｂが供給される。また、このボトム電圧ＶＬｂは、コンデンサＣ７１の第１端子に供給される。このため、コンデンサＣ７１の第１端子の電圧は、オペアンプ７１の入力端子電圧と等しくなる。
When the switch SW6 is turned on, the bottom voltage VLb is supplied to both input terminals of the
一方、スイッチＳＷ６がオフすると、オペアンプ７１の非反転入力端子とコンデンサＣ７１の第１端子にはボトム電圧ＶＬｂが供給されなくなる。すると、オペアンプ７１の非反転入力端子の電圧は、コンデンサＣ７１の第１端子の電圧、すなわち、スイッチＳＷ６をオフする直前の電圧をコンデンサＣ７１により保持した電圧となる。このとき、コンデンサＣ７１により保持された電圧は、ボトム電流ＩＬｂの電流値ＩＬｍａｘに相当する電圧ＶＬｍａｘとなる。ここでは、このコンデンサＣ７１に保持した電圧を保持電圧ＶＬｓとする。
On the other hand, when the switch SW6 is turned off, the bottom voltage VLb is not supplied to the non-inverting input terminal of the
なお、上記遅延回路７２における遅延時間は、オペアンプ７１の非反転入力端子に入力される電圧が安定化するまでの待ち時間に相当する。すなわち、オペアンプ７１の非反転入力端子に入力されるボトム電圧ＶＬｂは、トランジスタＴ１がオンからオフに切り替わる時（トランジスタＴ２がオフからオンに切り替わる時）に、グランドレベルから上記電圧ＶＬｍａｘまで立ち上がる。但し、スイッチＳＷ６とコンデンサＣ７１とによる時定数等によって、オペアンプ７１の非反転入力端子の電圧は、上記トランジスタＴ１，Ｔ２の切り替わり後に直ちに電圧ＶＬｍａｘまで立ち上がらない場合がある。そこで、スイッチＳＷ６をオフするタイミングを上記トランジスタＴ１，Ｔ２の切り替えよりも所定時間遅らせることで、オペアンプ７１の非反転入力端子に入力される電圧が電圧ＶＬｍａｘになってから（安定してから）スイッチＳＷ６をオフするようにしている。これにより、コンデンサＣ７１により電圧ＶＬｍａｘを確実に保持することができる。なお、この遅延回路７２における遅延時間は、オフ時間Ｔｏｆｆに比べて十分に短い時間であるため、図１７ではこれを省略している。
The delay time in the
上記オペアンプ７１は、両入力端子における電位差を増幅した電圧をスロープ電圧Ｖｓとして出力する。このスロープ電圧Ｖｓは、ボトム電圧ＶＬｂと保持電圧ＶＬｓ（電圧ＶＬｍａｘ）の電位差に対応する、つまり、ボトム電流ＩＬｂの変化量（傾斜成分）に対応する。すなわち、スロープ電圧Ｖｓは、図１７に示すように、オン期間は０Ｖ（破線で示すレベル）となり、スイッチＳＷ６がオフされると、ボトム電圧ＶＬｂ（ボトム電流ＩＬｂ）の傾斜成分に応じて徐々に増加する。したがって、オフ期間におけるスロープ電圧Ｖｓは、上記式１１及び式１２から
The
また、上記オフセット電圧生成回路２０ｄは、上記第１実施形態のオフセット電圧生成回路２０と同様のオフセット電圧Ｖｏｆｆを生成する（図１７参照）。
そして、付加回路４０ｄにおいて、これらオフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓが基準電圧ＶＲ０に付加されて参照電圧ＶＲ１が生成される。具体的には、参照電圧ＶＲ１は、
The offset
In the
ここで、上述のように、メイン側のトランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなるため、 Here, as described above, the feedback voltage VFB when the main-side transistor T1 is turned on is equal to the reference voltage VR1.
（第３実施形態）
以下、第３実施形態について、図１８〜図２０に従って説明する。この実施形態のＤＣ−ＤＣコンバータ１ｂは、参照電圧生成回路１２ｅの内部構成が上記第２実施形態と異なっている。以下、第２実施形態との相違点を中心に説明する。なお、図２０は、参照電圧生成回路１２ｅの動作を示す波形図であるが、同図において、縦軸及び横軸は、説明を簡潔にするため、適宜拡大、縮小して示している。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to FIGS. The DC-DC converter 1b of this embodiment is different from the second embodiment in the internal configuration of the reference
図１８に示すように、制御回路３ｂ内の参照電圧生成回路１２ｅには、入力電圧Ｖｉ、出力電圧Ｖｏ及びＲＳ−ＦＦ回路１１からの信号Ｓ１と併せて、同期側のトランジスタＴ２に流れるボトム電流ＩＬｂとメイン側のトランジスタＴ１に流れるピーク電流ＩＬｐとが供給される。なお、ピーク電流ＩＬｐは、メイン側のトランジスタＴ１のオン期間におけるコイル電流ＩＬに相当する。
As shown in FIG. 18, the reference
次に、参照電圧生成回路１２ｅの内部構成例を図１９に従って説明する。
図１９に示すように、参照電圧生成回路１２ｅは、オフセット電圧生成回路２０ｅと、スロープ電圧生成回路３０ｅと、付加回路４０ｅとを含む。なお、スロープ電圧生成回路３０ｅは、上記第２実施形態のスロープ電圧生成回路３０ｄの構成と同様であるため、ここでは詳細な説明を省略する。
Next, an example of the internal configuration of the reference
As shown in FIG. 19, the reference
オフセット電圧生成回路２０ｅは、上記ピーク電流ＩＬｐが供給される電流／電圧変換器（Ｉ／Ｖ変換器）８１と、電流傾斜検出回路８２と、サンプルホールド回路（Ｓ／Ｈ回路）８３とを含む。Ｉ／Ｖ変換器８１は、上記ピーク電流ＩＬｐを電流電圧変換したピーク電圧ＶＬｐを電流傾斜検出回路８２に出力する。
The offset
ここで、ピーク電流ＩＬｐは、図２０に示すように、トランジスタＴ１のオフ期間では、メイン側のトランジスタＴ１がオフするため、０（ゼロ）になる。一方、トランジスタＴ１のオン期間では、電流値ＩＬｍｉｎまで上昇した後、入力電圧Ｖｉと出力電圧Ｖｏの差電圧（Ｖｉ−Ｖｏ）に依存した傾斜にて電流値ＩＬｍａｘまで増加する。具体的には、オン期間におけるピーク電流ＩＬｐは、 Here, as shown in FIG. 20, the peak current ILp becomes 0 (zero) in the off period of the transistor T1, because the main transistor T1 is turned off. On the other hand, in the ON period of the transistor T1, after increasing to the current value ILmin, it increases to the current value ILmax with a slope depending on the difference voltage (Vi−Vo) between the input voltage Vi and the output voltage Vo. Specifically, the peak current ILp during the on period is
そして、電流傾斜検出回路８２は、ピーク電圧ＶＬｐに基づいて、トランジスタＴ１のオン期間におけるコイル電流ＩＬの正の傾斜（ピーク電流ＩＬｐの傾斜）を検出するとともに、その検出成分に応じた電圧Ｖ３を生成する。具体的には、電流傾斜検出回路８２は、ピーク電流ＩＬｐの電流値ＩＬｍｉｎに相当する電圧を保持した保持電圧ＶＬｓ（図２０参照）とピーク電圧ＶＬｐとの電位差に対応する、つまり、ピーク電流ＩＬｐの変化量（傾斜成分）に対応する電圧Ｖ３を生成する。すなわち、この電圧Ｖ３は、オフ期間では０Ｖとなり、オン期間ではピーク電圧ＶＬｐの傾斜成分に応じて徐々に減少する。したがって、オン期間における電圧Ｖ３は、上記式１３及び式１４から、
Based on the peak voltage VLp, the current
Ｓ／Ｈ回路８３は、ＲＳ−ＦＦ回路１１から出力される信号Ｓ１に応答して、上記電圧Ｖ３をサンプルホールドしてオフセット電圧Ｖｏｆｆを生成する。本実施形態では、Ｓ／Ｈ回路８３は、Ｌレベルの信号Ｓ１が入力されている期間に、その信号Ｓ１が立ち下がる直前に入力される電圧Ｖ３を保持し、その保持した電圧をオフセット電圧Ｖｏｆｆとして加算回路４３に出力する。また、Ｓ／Ｈ回路８３は、Ｈレベルの信号Ｓ１が入力されている期間に、電流傾斜検出回路８２から入力される電圧Ｖ３をそのままオフセット電圧Ｖｏｆｆとして加算回路４３に出力する。したがって、オフセット電圧Ｖｏｆｆは、図２０に示すように、トランジスタＴ１のオン期間において、
In response to the signal S1 output from the RS-
また、スロープ電圧生成回路３０ｅは、上記第２実施形態のスロープ電圧生成回路３０ｄと同様のスロープ電圧Ｖｓを生成する（図２０参照）。
そして、付加回路４０ｅ内の加算回路４３において、これらオフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓが基準電圧ＶＲ０に加算されて参照電圧ＶＲ１が生成される。具体的には、参照電圧ＶＲ１は、
The slope
Then, in the adding
ここで、上述のように、トランジスタＴ１をオンするときのフィードバック電圧ＶＦＢは、参照電圧ＶＲ１と等しくなるため、 Here, as described above, the feedback voltage VFB when turning on the transistor T1 is equal to the reference voltage VR1.
（他の実施形態）
なお、上記各実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるスロープ電圧Ｖｓを入力電圧Ｖｉと出力電圧Ｖｏとに依存させた電圧としてもよい。例えば、第１実施形態におけるスロープ電圧Ｖｓが、
(Other embodiments)
In addition, each said embodiment can also be implemented in the following aspects which changed this suitably.
The slope voltage Vs in each of the above embodiments may be a voltage that depends on the input voltage Vi and the output voltage Vo. For example, the slope voltage Vs in the first embodiment is
・上記各実施形態では、オフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓを基準電圧ＶＲ０に付加して参照電圧ＶＲ１を生成し、その参照電圧ＶＲ１と出力電圧Ｖｏに応じたフィードバック電圧ＶＦＢを比較するようにした。すなわち、上記各実施形態では、出力電圧Ｖｏと基準電圧ＶＲ０において、基準電圧ＶＲ０側にオフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓを付加した。これに対し、オフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓを出力電圧Ｖｏ側に付加するようにしてもよい。このように構成したＤＣ−ＤＣコンバータは、上記各実施形態と同様に、出力電圧Ｖｏを安定化することができるという効果を奏する。なお、この場合、オフセット電圧Ｖｏｆｆ及びスロープ電圧Ｖｓを出力電圧Ｖｏに応じた電圧（例えば出力電圧Ｖｏの分圧電圧）に付加してフィードバック電圧ＶＦＢを生成する回路が電圧生成回路に相当する。 In each of the above embodiments, the reference voltage VR1 is generated by adding the offset voltage Voff and the slope voltage Vs to the reference voltage VR0, and the reference voltage VR1 and the feedback voltage VFB corresponding to the output voltage Vo are compared. That is, in each of the above embodiments, the offset voltage Voff and the slope voltage Vs are added to the reference voltage VR0 side in the output voltage Vo and the reference voltage VR0. On the other hand, the offset voltage Voff and the slope voltage Vs may be added to the output voltage Vo side. The DC-DC converter configured as described above has an effect that the output voltage Vo can be stabilized as in the above embodiments. In this case, a circuit that generates the feedback voltage VFB by adding the offset voltage Voff and the slope voltage Vs to a voltage corresponding to the output voltage Vo (for example, a divided voltage of the output voltage Vo) corresponds to a voltage generation circuit.
・上記各実施形態において、タイマ回路１３を、信号Ｓ１の立ち上がりタイミングから、入力電圧Ｖｉと出力電圧Ｖｏに依存した時間経過後にＨレベルとなるパルス信号Ｓ２を出力するように構成した。このタイマ回路１３の構成を適宜変更してもよい。例えば、タイマ回路１３を固定された時間経過後にＨレベルの信号Ｓ２を出力するように構成してもよい。また、タイマ回路１３を、入力電圧Ｖｉのみ（もしくは出力電圧Ｖｏのみ）に依存したタイミングでＨレベルの信号Ｓ２を出力するように構成してもよい。
In each of the above embodiments, the
・上記第２及び第３実施形態の電流傾斜検出回路３６では、図１６に示す遅延回路７２に制御信号ＤＨを供給するようにしたが、トランジスタＴ１のオン期間又はオフ期間に対応する信号であればよく、例えば図１４に示す信号Ｓ１を遅延回路７２に供給するようにしてもよい。また、この遅延回路７２を省略するようにしてもよい。この場合、制御信号ＤＨ等をスイッチＳＷ６の制御端子に直接供給する。
In the current
・上記各実施形態における基準電圧ＶＲ０を制御回路３，３ａ，３ｂの外部で生成するようにしてもよい。
・上記各実施形態において、バイポーラトランジスタをＭＯＳ型トランジスタに置き換えてもよい。また、カレントミラー回路に含まれるＭＯＳトランジスタをバイポーラトランジスタに置き換えてもよい。
In the above embodiments, the reference voltage VR0 may be generated outside the
In each of the above embodiments, the bipolar transistor may be replaced with a MOS transistor. Further, the MOS transistor included in the current mirror circuit may be replaced with a bipolar transistor.
・上記各実施形態では、コンバータ部２に含まれるスイッチ回路の一例としてＮチャネルＭＯＳトランジスタを開示したが、例えばＰチャネルＭＯＳトランジスタを用いてもよい。また、スイッチ回路としてバイポーラトランジスタを用いてもよい。あるいは、複数のトランジスタを含むスイッチ回路を用いてもよい。
In each of the above embodiments, an N-channel MOS transistor is disclosed as an example of a switch circuit included in the
・上記各実施形態では、同期側のトランジスタＴ２を制御信号ＤＬによりオンオフする構成を開示したが、例えばトランジスタＴ２に代えてダイオードを接続するようにしてもよい。 In each of the above embodiments, the configuration in which the synchronous transistor T2 is turned on / off by the control signal DL is disclosed. However, for example, a diode may be connected instead of the transistor T2.
・上記各実施形態では、出力電圧Ｖｏを抵抗Ｒ１，Ｒ２にて分圧した分圧電圧をフィードバック電圧ＶＦＢとしたが、これに限らず、例えば出力電圧Ｖｏそのものをフィードバック電圧ＶＦＢとしてもよい。 In each of the above embodiments, the divided voltage obtained by dividing the output voltage Vo by the resistors R1 and R2 is used as the feedback voltage VFB. However, the present invention is not limited to this. For example, the output voltage Vo itself may be used as the feedback voltage VFB.
・上記各実施形態におけるトランジスタＴ１，Ｔ２を各制御回路３，３ａ，３ｂに含めるようにしてもよい。また、コンバータ部２を各制御回路３，３ａ，３ｂに含めるようにしてもよい。
The transistors T1 and T2 in the above embodiments may be included in the
・上記各実施形態では、フィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオンタイミングを設定するボトム検出型コンパレータ方式のＤＣ−ＤＣコンバータに具体化した。これに限らず、フィードバック電圧ＶＦＢと参照電圧ＶＲ１とを比較し、その比較結果に応じてメイン側のトランジスタＴ１のオフタイミングを設定するトップ検出型コンパレータ方式のＤＣ−ＤＣコンバータに具体化してもよい。 In each of the above embodiments, the feedback voltage VFB and the reference voltage VR1 are compared, and the bottom detection type comparator type DC-DC converter that sets the ON timing of the main-side transistor T1 according to the comparison result is realized. . Not limited to this, the feedback voltage VFB and the reference voltage VR1 may be compared, and a top detection type comparator type DC-DC converter that sets the off timing of the main transistor T1 according to the comparison result may be embodied. .
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
入力電圧が供給されるスイッチ回路と、前記スイッチ回路と出力電圧を出力する出力端との間に接続されたコイルとを含むコンバータ部と、
前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オン又はオフする制御回路と、を有し、
前記制御回路は、
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成する電圧生成回路を含むことを特徴とする電源装置。
（付記２）
前記制御回路は、前記フィードバック電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オンし、
前記電圧生成回路は、前記スイッチ回路のオフ期間における前記スロープ電圧の変化分に等しい電圧値となるように前記オフセット電圧を生成することを特徴とする付記１に記載の電源装置。
（付記３）
前記制御回路は、前記フィードバック電圧と前記参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オフし、
前記電圧生成回路は、前記スイッチ回路のオン期間における前記スロープ電圧の変化分に等しい電圧値となるように前記オフセット電圧を生成することを特徴とする付記１に記載の電源装置。
（付記４）
前記電圧生成回路は、前記参照電圧を横切るときの前記フィードバック電圧が前記基準電圧と等しくなるように、前記オフセット電圧及び前記スロープ電圧を生成することを特徴とする付記１に記載の電源装置。
（付記５）
前記電圧生成回路は、
前記スイッチ回路のオン期間において前記出力電圧と前記入力電圧とに応じた傾斜にて変化させた電圧を前記オフセット電圧として生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間に、前記出力電圧及び前記入力電圧の少なくとも一方に応じた傾斜にて変化するスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする付記２に記載の電源装置。
（付記６）
前記電圧生成回路は、
前記スイッチ回路のオフ期間に、前記出力電圧及び前記入力電圧の少なくとも一方に応じた電流によりコンデンサを充電する一方、前記スイッチ回路のオン期間に、前記出力電圧と前記入力電圧とに応じた電流により前記コンデンサに蓄積された電荷を放電することで、前記スイッチ回路のオフ期間における前記コンデンサの端子電圧を前記スロープ電圧として生成し、前記スイッチ回路のオン期間における前記コンデンサの端子電圧を前記オフセット電圧として生成することを特徴とする付記２に記載の電源装置。
（付記７）
前記電圧生成回路は、
前記出力電圧と前記入力電圧とに応じた電圧値の前記オフセット電圧を生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間に、前記出力電圧及び前記入力電圧の少なくとも一方に応じた傾斜にて変化するスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする付記２に記載の電源装置。
（付記８）
前記電圧生成回路は、
前記出力電圧と前記入力電圧とに応じた電圧値の前記オフセット電圧を生成するオフセット電圧生成回路と、
固定の傾斜にて変化する前記スロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする付記２に記載の電源装置。
（付記９）
前記電圧生成回路は、
前記スイッチ回路のオン期間において前記出力電圧と前記入力電圧とに応じた傾斜にて変化させた電圧を前記オフセット電圧として生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間における前記コイルに流れるコイル電流の傾斜に応じたスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする付記２に記載の電源装置。
（付記１０）
前記電圧生成回路は、
前記スイッチ回路のオン期間における前記コイルに流れるコイル電流の傾斜に応じたオフセット電圧を生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間における前記コイル電流の傾斜に応じたスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする付記２に記載の電源装置。
（付記１１）
入力電圧の供給されるスイッチ回路を、出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで所定時間オン又はオフする制御回路であって、
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成する電圧生成回路を含むことを特徴とする制御回路。
（付記１２）
入力電圧の供給されるスイッチ回路を、出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで所定時間オン又はオフする電源装置の制御方法であって、
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成することを特徴とする電源装置の制御方法。
The various embodiments described above can be summarized as follows.
(Appendix 1)
A converter unit including a switch circuit to which an input voltage is supplied, and a coil connected between the switch circuit and an output terminal that outputs an output voltage;
A control circuit that turns on or off the switch circuit for a predetermined time at a timing according to a comparison result between a feedback voltage according to the output voltage and a reference voltage;
The control circuit includes:
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A power supply apparatus comprising: a voltage generation circuit that generates the reference voltage by adding a voltage to a reference voltage set according to the output voltage.
(Appendix 2)
The control circuit turns on the switch circuit for a predetermined time at a timing according to a comparison result between the feedback voltage and the reference voltage,
The power supply apparatus according to
(Appendix 3)
The control circuit turns off the switch circuit for a predetermined time at a timing according to a comparison result between the feedback voltage and the reference voltage,
The power supply apparatus according to
(Appendix 4)
The power supply apparatus according to
(Appendix 5)
The voltage generation circuit includes:
An offset voltage generation circuit that generates, as the offset voltage, a voltage that is changed with a slope corresponding to the output voltage and the input voltage during an on period of the switch circuit;
The power supply apparatus according to
(Appendix 6)
The voltage generation circuit includes:
The capacitor is charged with a current according to at least one of the output voltage and the input voltage during the off period of the switch circuit, while the current according to the output voltage and the input voltage is during the on period of the switch circuit. By discharging the charge accumulated in the capacitor, the terminal voltage of the capacitor in the off period of the switch circuit is generated as the slope voltage, and the terminal voltage of the capacitor in the on period of the switch circuit is used as the offset voltage. The power supply device according to
(Appendix 7)
The voltage generation circuit includes:
An offset voltage generation circuit that generates the offset voltage having a voltage value corresponding to the output voltage and the input voltage;
The power supply apparatus according to
(Appendix 8)
The voltage generation circuit includes:
An offset voltage generation circuit that generates the offset voltage having a voltage value corresponding to the output voltage and the input voltage;
The power supply apparatus according to
(Appendix 9)
The voltage generation circuit includes:
An offset voltage generation circuit that generates, as the offset voltage, a voltage that is changed with a slope corresponding to the output voltage and the input voltage during an on period of the switch circuit;
The power supply apparatus according to
(Appendix 10)
The voltage generation circuit includes:
An offset voltage generation circuit that generates an offset voltage according to a gradient of a coil current flowing in the coil during an on period of the switch circuit;
The power supply apparatus according to
(Appendix 11)
A control circuit that turns on or off a switch circuit to which an input voltage is supplied for a predetermined time at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage,
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A control circuit comprising: a voltage generation circuit that generates the reference voltage by adding a voltage to a reference voltage set according to the output voltage.
(Appendix 12)
A control method for a power supply device, wherein a switch circuit to which an input voltage is supplied is turned on or off for a predetermined time at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage,
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A control method for a power supply apparatus, comprising: adding a voltage to a reference voltage set according to the output voltage to generate the reference voltage.
１，１ｂ，１ｃ ＤＣ−ＤＣコンバータ（電源装置）
２ コンバータ部
３，３ａ，３ｂ 制御回路
１０ 比較器
１２，１２ａ〜１２ｅ 参照電圧生成回路（電圧生成回路）
２０，２０ｂ〜２０ｅ オフセット電圧生成回路
３０，３０ｂ〜３０ｅ スロープ電圧生成回路
Ｔ１ メイン側のトランジスタ（スイッチ回路）
Ｌ１ コイル
Ｐｏ 出力端子（出力端）
Ｖｉ 入力電圧
Ｖｏ 出力電圧
ＶＦＢ フィードバック電圧
ＶＲ１ 参照電圧
ＶＲ０ 基準電圧
Ｖｏｆｆ オフセット電圧
Ｖｓ スロープ電圧
ＩＬ コイル電流
ＩＬｂ ボトム電流
ＩＬｐ ピーク電流
1,1b, 1c DC-DC converter (power supply)
2
20, 20b to 20e Offset
L1 coil Po output terminal (output terminal)
Vi input voltage Vo output voltage VFB feedback voltage VR1 reference voltage VR0 reference voltage Voff offset voltage Vs slope voltage IL coil current ILb bottom current ILp peak current
Claims (7)
前記出力電圧に応じたフィードバック電圧と参照電圧との比較結果に応じたタイミングで前記スイッチ回路を所定時間オン又はオフする制御回路と、を有し、
前記制御回路は、
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成する電圧生成回路を含むことを特徴とする電源装置。 A converter unit including a switch circuit to which an input voltage is supplied, and a coil connected between the switch circuit and an output terminal that outputs an output voltage;
A control circuit that turns on or off the switch circuit for a predetermined time at a timing according to a comparison result between a feedback voltage according to the output voltage and a reference voltage;
The control circuit includes:
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A power supply apparatus comprising: a voltage generation circuit that generates the reference voltage by adding a voltage to a reference voltage set according to the output voltage.
前記電圧生成回路は、前記スイッチ回路のオフ期間における前記スロープ電圧の変化分に等しい電圧値となるように前記オフセット電圧を生成することを特徴とする請求項１に記載の電源装置。 The control circuit turns on the switch circuit for a predetermined time at a timing according to a comparison result between the feedback voltage and the reference voltage,
The power supply apparatus according to claim 1, wherein the voltage generation circuit generates the offset voltage so as to have a voltage value equal to a change amount of the slope voltage during an off period of the switch circuit.
前記スイッチ回路のオン期間において前記出力電圧と前記入力電圧とに応じた傾斜にて変化させた電圧を前記オフセット電圧として生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間に、前記出力電圧及び前記入力電圧の少なくとも一方に応じた傾斜にて変化するスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする請求項２に記載の電源装置。 The voltage generation circuit includes:
An offset voltage generation circuit that generates, as the offset voltage, a voltage that is changed with a slope corresponding to the output voltage and the input voltage during an on period of the switch circuit;
The power supply according to claim 2, further comprising: a slope voltage generation circuit that generates a slope voltage that changes at a slope corresponding to at least one of the output voltage and the input voltage during an off period of the switch circuit. apparatus.
前記スイッチ回路のオフ期間に、前記出力電圧及び前記入力電圧の少なくとも一方に応じた電流によりコンデンサを充電する一方、前記スイッチ回路のオン期間に、前記出力電圧と前記入力電圧とに応じた電流により前記コンデンサに蓄積された電荷を放電することで、前記スイッチ回路のオフ期間における前記コンデンサの端子電圧を前記スロープ電圧として生成し、前記スイッチ回路のオン期間における前記コンデンサの端子電圧を前記オフセット電圧として生成することを特徴とする請求項２に記載の電源装置。 The voltage generation circuit includes:
The capacitor is charged with a current according to at least one of the output voltage and the input voltage during the off period of the switch circuit, while the current according to the output voltage and the input voltage is during the on period of the switch circuit. By discharging the charge accumulated in the capacitor, the terminal voltage of the capacitor in the off period of the switch circuit is generated as the slope voltage, and the terminal voltage of the capacitor in the on period of the switch circuit is used as the offset voltage. The power supply device according to claim 2, wherein the power supply device is generated.
前記スイッチ回路のオン期間において前記出力電圧と前記入力電圧とに応じた傾斜にて変化させた電圧を前記オフセット電圧として生成するオフセット電圧生成回路と、
前記スイッチ回路のオフ期間における前記コイルに流れるコイル電流の傾斜に応じたスロープ電圧を生成するスロープ電圧生成回路とを含むことを特徴とする請求項２に記載の電源装置。 The voltage generation circuit includes:
An offset voltage generation circuit that generates, as the offset voltage, a voltage that is changed with a slope corresponding to the output voltage and the input voltage during an on period of the switch circuit;
The power supply device according to claim 2, further comprising: a slope voltage generation circuit that generates a slope voltage corresponding to a slope of a coil current flowing through the coil during an off period of the switch circuit.
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成する電圧生成回路を含むことを特徴とする制御回路。 A control circuit that turns on or off a switch circuit to which an input voltage is supplied for a predetermined time at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage,
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A control circuit comprising: a voltage generation circuit that generates the reference voltage by adding a voltage to a reference voltage set according to the output voltage.
前記出力電圧と前記入力電圧とに応じたオフセット電圧及び所定の傾斜にて変化するスロープ電圧を、前記出力電圧に応じた電圧に付加して前記フィードバック電圧を生成する、又は前記オフセット電圧及び前記スロープ電圧を前記出力電圧に応じて設定される基準電圧に付加して前記参照電圧を生成することを特徴とする電源装置の制御方法。 A control method for a power supply device, wherein a switch circuit to which an input voltage is supplied is turned on or off for a predetermined time at a timing according to a comparison result between a feedback voltage according to an output voltage and a reference voltage,
An offset voltage according to the output voltage and the input voltage and a slope voltage changing at a predetermined slope are added to a voltage according to the output voltage to generate the feedback voltage, or the offset voltage and the slope A control method for a power supply apparatus, comprising: adding a voltage to a reference voltage set according to the output voltage to generate the reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010043313A JP2011182533A (en) | 2010-02-26 | 2010-02-26 | Power supply device, control circuit, and control method for power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010043313A JP2011182533A (en) | 2010-02-26 | 2010-02-26 | Power supply device, control circuit, and control method for power supply device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011182533A true JP2011182533A (en) | 2011-09-15 |
Family
ID=44693458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010043313A Pending JP2011182533A (en) | 2010-02-26 | 2010-02-26 | Power supply device, control circuit, and control method for power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011182533A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013192422A (en) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | Switching regulator |
| JP2013258798A (en) * | 2012-06-11 | 2013-12-26 | Toshiba Corp | Dc-dc conversion circuit |
| JP2014003825A (en) * | 2012-06-19 | 2014-01-09 | Fujitsu Semiconductor Ltd | Power-supply device, control circuit, electronic apparatus, and method of controlling power supply |
| JP2014018030A (en) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | Control circuit for power supply, power supply device, and method for controlling power supply |
| JP2015070630A (en) * | 2013-09-26 | 2015-04-13 | 株式会社デンソー | Voltage conversion device |
| CN104917377A (en) * | 2014-03-11 | 2015-09-16 | 精工电子有限公司 | Dc/dc converter |
| CN104917375A (en) * | 2014-03-11 | 2015-09-16 | 精工电子有限公司 | Dc/dc converter |
| KR20150106349A (en) | 2014-03-11 | 2015-09-21 | 세이코 인스트루 가부시키가이샤 | Dc/dc converter |
| JP2019083686A (en) * | 2019-01-24 | 2019-05-30 | ローム株式会社 | Current mode control type switching power supply device |
| JP2021045046A (en) * | 2015-09-08 | 2021-03-18 | ローム株式会社 | Dc/dc converter, and switching power supply device |
-
2010
- 2010-02-26 JP JP2010043313A patent/JP2011182533A/en active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013192422A (en) * | 2012-03-15 | 2013-09-26 | Ricoh Co Ltd | Switching regulator |
| JP2013258798A (en) * | 2012-06-11 | 2013-12-26 | Toshiba Corp | Dc-dc conversion circuit |
| JP2014003825A (en) * | 2012-06-19 | 2014-01-09 | Fujitsu Semiconductor Ltd | Power-supply device, control circuit, electronic apparatus, and method of controlling power supply |
| JP2014018030A (en) * | 2012-07-11 | 2014-01-30 | Fujitsu Semiconductor Ltd | Control circuit for power supply, power supply device, and method for controlling power supply |
| JP2015070630A (en) * | 2013-09-26 | 2015-04-13 | 株式会社デンソー | Voltage conversion device |
| KR20150106356A (en) | 2014-03-11 | 2015-09-21 | 세이코 인스트루 가부시키가이샤 | Dc/dc converter |
| US9479054B2 (en) | 2014-03-11 | 2016-10-25 | Sii Semiconductor Corporation | Buck converter with reverse current detection and pseudo ripple generation |
| KR20150106348A (en) | 2014-03-11 | 2015-09-21 | 세이코 인스트루 가부시키가이샤 | Dc/dc converter |
| CN104917377A (en) * | 2014-03-11 | 2015-09-16 | 精工电子有限公司 | Dc/dc converter |
| KR20150106349A (en) | 2014-03-11 | 2015-09-21 | 세이코 인스트루 가부시키가이샤 | Dc/dc converter |
| JP2015188300A (en) * | 2014-03-11 | 2015-10-29 | セイコーインスツル株式会社 | Dc-dc converter |
| US9374007B2 (en) | 2014-03-11 | 2016-06-21 | Sii Semiconductor Corporation | DC/DC converter |
| CN104917375A (en) * | 2014-03-11 | 2015-09-16 | 精工电子有限公司 | Dc/dc converter |
| US9608521B2 (en) | 2014-03-11 | 2017-03-28 | Sii Semiconductor Corporation | DC/DC converter activation stability control |
| CN104917375B (en) * | 2014-03-11 | 2018-12-28 | 艾普凌科有限公司 | DC/DC converter |
| CN104917377B (en) * | 2014-03-11 | 2018-12-28 | 艾普凌科有限公司 | DC/DC converter |
| JP2021045046A (en) * | 2015-09-08 | 2021-03-18 | ローム株式会社 | Dc/dc converter, and switching power supply device |
| JP7091431B2 (en) | 2015-09-08 | 2022-06-27 | ローム株式会社 | DC / DC converter, switching power supply |
| JP2019083686A (en) * | 2019-01-24 | 2019-05-30 | ローム株式会社 | Current mode control type switching power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011182533A (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5577829B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP2011035948A (en) | Dc-dc converter, control circuit and power supply voltage control method | |
| JP5609210B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5634028B2 (en) | DC-DC converter control circuit, DC-DC converter, and DC-DC converter control method | |
| JP5902401B2 (en) | Power supply device, control circuit, electronic device, and power supply control method | |
| JP5405891B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| JP5347748B2 (en) | DC / DC converter and control method of DC / DC converter | |
| JP2007209103A (en) | Current mode control dc-dc converter | |
| JP2009219179A (en) | Current mode control type switching regulator | |
| JP2011155777A (en) | Step-up/down dc-dc converter and switching control circuit | |
| JP4630165B2 (en) | DC-DC converter | |
| JP2009153289A (en) | Dc-dc converter | |
| US20130106377A1 (en) | Control voltage delay device, digital power converter using the same, and driving method thereof | |
| JP2010252314A (en) | Oscillator circuit, cyclic signal generating method, and switching power supply | |
| JP2010246305A (en) | Circuit and method for controlling power supply voltage and dc-dc converter | |
| JP2013046496A (en) | Control circuit, power supply device, and method of controlling power supply | |
| JP2012130137A (en) | Switching control circuit | |
| JP5605177B2 (en) | Control circuit, electronic device and power supply control method | |
| JP2010283999A (en) | Power supply, control circuit, and control method of power supply | |
| JP5789086B2 (en) | Control circuit and control method of switching power supply | |
| JP6457242B2 (en) | Switching power supply | |
| JP2014113011A (en) | Control circuit for switching power supply, switching power supply using the same, and electronic apparatus | |
| JP2014207820A (en) | Switching regulator and control circuit thereof, electronic apparatus using the same | |
| US8018207B2 (en) | Switching regulator |