JP2009170947A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009170947A
JP2009170947A JP2009113480A JP2009113480A JP2009170947A JP 2009170947 A JP2009170947 A JP 2009170947A JP 2009113480 A JP2009113480 A JP 2009113480A JP 2009113480 A JP2009113480 A JP 2009113480A JP 2009170947 A JP2009170947 A JP 2009170947A
Authority
JP
Japan
Prior art keywords
semiconductor device
heat sink
electronic element
wiring board
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009113480A
Other languages
Japanese (ja)
Other versions
JP5257229B2 (en
Inventor
Toshihiro Nagatani
利博 永谷
Mitsuhiro Saito
斎藤　　光弘
Yutaka Fukuda
豊 福田
Hiroshi Kiuchi
寛 木内
Sadahiro Akama
貞洋 赤間
Koji Numazaki
浩二 沼崎
Norihisa Imaizumi
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2009113480A priority Critical patent/JP5257229B2/en
Publication of JP2009170947A publication Critical patent/JP2009170947A/en
Application granted granted Critical
Publication of JP5257229B2 publication Critical patent/JP5257229B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

<P>PROBLEM TO BE SOLVED: To attain proper heat dissipation characteristics, in a semiconductor device which contains a control element, and a power element controlled by the control element. <P>SOLUTION: This semiconductor device has a heat sink 30, made of Fe which is inferior to Cu in thermal conductivity but is superior to Cu in heat storage properties, and a first wiring board 41 and a second wiring board 42 which have been mounted and separated on one side of this heatsink 30. A control element 10 is mounted on the first wiring board 41, and the power element 20 is mounted on the second wiring board 42. These elements 10 and 20, wiring boards 41 and 42, and the heatsink 30 are all molded with resin 70, and the other surface of the heatsink 30 is exposed from the resin 70. In addition, a projection 31 is formed at the side of the heatsink and this project 31 bites into the resin 70. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、制御素子などの第１の電子素子と、第１の電子素子よりも大電流が流れ且つ大きい発熱を行うパワー素子などの第２の電子素子とを備える半導体装置に関し、たとえばモータなどのアクチュエータを駆動するために適用される。   The present invention relates to a semiconductor device including a first electronic element such as a control element, and a second electronic element such as a power element that generates a larger amount of heat and generates larger current than the first electronic element, such as a motor. It is applied to drive the actuator.

従来より、第１の電子素子と第１の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子とを備える半導体装置としては、たとえば、第１の電子素子としてマイコンなどの制御素子、第２の電子素子として制御素子により制御されるパワーＭＯＳ素子やＩＧＢＴなどのパワー素子を備える半導体装置がある。   Conventionally, as a semiconductor device including a first electronic element and a second electronic element in which a larger current flows than the first electronic element and generates a large amount of heat, for example, a microcomputer or the like is controlled as the first electronic element. There is a semiconductor device including a power element such as a power MOS element or IGBT controlled by a control element as the element or the second electronic element.

このような制御素子およびパワー素子を備える半導体装置は、たとえば、モータなどのアクチュエータを駆動するために適用される。   A semiconductor device including such a control element and a power element is applied to drive an actuator such as a motor, for example.

特開平７−６７２９３号公報JP 7-67293 A 特開平７−１１３３７６号公報JP-A-7-113376 特開平７−７６９７３号公報JP-A-7-76973

ところで、上記した従来の半導体装置の場合、本発明者らの検討によれば、次に述べるような問題が生じることがわかった。   By the way, in the case of the above-described conventional semiconductor device, it has been found that the following problems occur according to the study by the present inventors.

図５は、自動車のパワーウィンドウの駆動モータを駆動するＨＩＣとしての半導体装置の一般的な回路構成を示す回路ブロック図である。    FIG. 5 is a circuit block diagram showing a general circuit configuration of a semiconductor device as an HIC that drives a drive motor of a power window of an automobile.

図５において、第１の電子素子としての制御素子１０は、マイコン１１、制御回路１３、駆動回路１４、コンパレータ１５などから構成されており、第２の電子素子としてのパワー素子は、パワーＭＯＳ素子２０により構成されている。また、これら制御素子１０およびパワーＭＯＳ素子２０は、１つの共通した配線基板上に実装されている。    In FIG. 5, a control element 10 as a first electronic element is composed of a microcomputer 11, a control circuit 13, a drive circuit 14, a comparator 15, and the like. A power element as a second electronic element is a power MOS element. 20. The control element 10 and the power MOS element 20 are mounted on a common wiring board.

ここで、パワーＭＯＳ素子２０は、Ｈブリッジ構成を採用した４個のパワーＭＯＳ素子２１、２２、２３、２４から構成されている。また、本半導体装置は、窓ガラスを駆動させるためのモータ８０や装置の電源８１の周辺部に設けられている。   Here, the power MOS element 20 is composed of four power MOS elements 21, 22, 23, and 24 adopting an H-bridge configuration. In addition, the semiconductor device is provided in the periphery of a motor 80 for driving the window glass and a power supply 81 of the device.

このような半導体装置においては、図示しないマイコンから通信（例えばＬＩＮ）によってマイコン１１に信号を伝え、その指示に従い、マイコン１１は制御回路１３と駆動回路１４を介して、各パワーＭＯＳ素子２１〜２４を制御する。駆動回路１４の出力は、各パワーＭＯＳ素子２１〜２４のゲートに入力される。   In such a semiconductor device, a signal is transmitted from a microcomputer (not shown) to the microcomputer 11 by communication (for example, LIN), and the microcomputer 11 passes through each of the power MOS elements 21 to 24 via the control circuit 13 and the drive circuit 14 according to the instruction. To control. The output of the drive circuit 14 is input to the gates of the power MOS elements 21 to 24.

ここで、図６には、モータ８０の作動状態における各パワーＭＯＳ素子２１〜２４のゲート入力のＯＮ・ＯＦＦ状態を示している。上述したように、車の窓ガラスを上昇・下降するのがモータ８０であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時のゲート入力の状態は、図６に示されるようになる。   Here, FIG. 6 shows ON / OFF states of the gate inputs of the power MOS elements 21 to 24 in the operating state of the motor 80. As described above, the motor 80 raises and lowers the window glass of the car. The state of the gate input when the motor is stopped, when the window glass is raised, and when the window glass is lowered is as shown in FIG. Become.

モータ停止時では、４個のパワーＭＯＳ素子２１〜２４のすべてがＯＦＦ状態であり、上昇時（下降時）では、２個のパワーＭＯＳ素子２１、２３がＯＮ状態（下降時ではＯＦＦ状態）、２個のパワーＭＯＳ素子２２、２４がＯＦＦ状態（下降時ではＯＮ状態）となる。   When the motor is stopped, all of the four power MOS elements 21 to 24 are in the OFF state, and when the motor is raised (descent), the two power MOS elements 21 and 23 are in the ON state (OFF state when lowered). The two power MOS elements 22 and 24 are in an OFF state (ON state when lowered).

ここで、上述した従来の半導体装置においては、制御素子１０に対して、それよりも電流量および発熱量の大きいパワー素子２０から、熱を伝えやすい配線基板を介して大きな熱が伝わり、制御素子１０はその熱の影響を受けやすい。   Here, in the above-described conventional semiconductor device, a large amount of heat is transmitted to the control element 10 from the power element 20 having a larger amount of current and a larger amount of heat than the control element 10 via a wiring board that easily conducts heat. 10 is easily affected by the heat.

制御素子１０は、使用温度に制約があり、パワー素子２０に比べて微細な構成を有するため動作温度が低いのが通常であることから、上述したようなパワー素子２０からの熱の影響を抑制することは重要である。   The control element 10 is limited in operating temperature, and has a finer structure than the power element 20, so that the operating temperature is usually low, so that the influence of heat from the power element 20 as described above is suppressed. It is important to do.

ちなみに、単純には、制御素子１０およびパワー素子２０が実装される配線基板上において、制御素子１０とパワー素子２０との距離を離してやればよいが、そのような場合、装置の大型化を招くことになり、好ましくない。   Incidentally, the distance between the control element 10 and the power element 20 may be simply increased on the wiring board on which the control element 10 and the power element 20 are mounted. In such a case, the size of the apparatus is increased. That is not preferable.

そして、上記した問題は、第１の電子素子と第１の電子素子よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子とを備える半導体装置においては、共通したものと考えられる。つまり、このような半導体装置においては、第２の電子素子からの熱が第１の電子素子へ伝達するのを抑制することは、重要な問題となりうる。   The above-described problem is considered to be common in the semiconductor device including the first electronic element and the second electronic element in which a larger current flows than the first electronic element and generates a large amount of heat. That is, in such a semiconductor device, it can be an important problem to suppress the transfer of heat from the second electronic element to the first electronic element.

本発明は、上記問題に鑑みてなされたものであり、第１の電子素子とそれよりも比較的大電流が流れ且つ発熱の大きい第２の電子素子とを備える半導体装置において、適切な放熱特性を実現することを目的とする。   The present invention has been made in view of the above problems, and in a semiconductor device including a first electronic element and a second electronic element through which a relatively large current flows and generates a large amount of heat, suitable heat dissipation characteristics are provided. It aims at realizing.

上記目的を達成するため、請求項１に記載の発明では、第１の電子素子（１０）と第１の電子素子（１０）よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子（２０）とを備える半導体装置において、ヒートシンク（３０）と、ヒートシンク（３０）の一面上に搭載され、それぞれ分離された第１の配線基板（４１）、第２の配線基板（４２）とを備え、第１の電子素子（１０）は、第１の配線基板（４１）の上に実装され、第２の電子素子（２０）は、第２の配線基板（４２）の上に実装されていることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the first electronic element (10) and the second electronic element (10) that flows a larger current than the first electronic element (10) and generates a large amount of heat ( 20) includes a heat sink (30) and a first wiring board (41) and a second wiring board (42) mounted on one surface of the heat sink (30) and separated from each other. The first electronic element (10) is mounted on the first wiring board (41), and the second electronic element (20) is mounted on the second wiring board (42). It is characterized by that.

それによれば、第１の電子素子（１０）と第２の電子素子（２０）とを、分離されたそれぞれの配線基板（４１、４２）上に実装して、さらにヒートシンク（３０）上に搭載しているため、第１の電子素子（１０）と第２の電子素子（２０）との距離をさほど大きくしなくても、第２の電子素子（２０）の熱を第１の電子素子（１０）へ伝えにくくすることができる。   According to this, the first electronic element (10) and the second electronic element (20) are mounted on the separated wiring boards (41, 42), and further mounted on the heat sink (30). Therefore, even if the distance between the first electronic element (10) and the second electronic element (20) is not increased so much, the heat of the second electronic element (20) is reduced to the first electronic element (20). 10) can be made difficult to convey.

よって、本発明によれば、第１の電子素子（１０）と第２の電子素子（２０）とを備える半導体装置において、適切な放熱特性を実現することができる。   Therefore, according to the present invention, an appropriate heat dissipation characteristic can be realized in a semiconductor device including the first electronic element (10) and the second electronic element (20).

さらに、請求項１に記載の発明では、ヒートシンク（３０）はＦｅからなり、第２の電子素子からの一時的な発熱を蓄熱して第１の電子素子（１０）への熱伝導を抑制するものであることを特徴としている。   Furthermore, in the invention according to claim 1, the heat sink (30) is made of Fe and stores heat generated temporarily from the second electronic element to suppress heat conduction to the first electronic element (10). It is characterized by being.

それによれば、ヒートシンク（３０）をＣｕなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きい鉄系金属としているため、ヒートシンク（３０）の蓄熱性が向上し、第２の電子素子（２０）の熱が第１の電子素子（１０）へより伝わりにくくなる。   According to this, since the heat sink (30) is made of an iron-based metal having a low thermal conductivity and a large heat capacity compared to a normal heat sink material such as Cu, the heat storage property of the heat sink (30) is improved, and the second electronic element The heat of (20) is less likely to be transmitted to the first electronic element (10).

また、請求項２に記載の発明では、ヒートシンク（３０）は、熱膨張係数αが１２×１０-6／℃である材料から構成されていることを特徴としている。 Further, the invention according to claim 2 is characterized in that the heat sink (30) is made of a material having a thermal expansion coefficient α of 12 × 10 −6 / ° C.

それによれば、半導体装置の各部の熱膨張係数を互いに近いものにすることにより各部の間における熱膨張の差を小さくすることができる。   According to this, by making the thermal expansion coefficients of the respective parts of the semiconductor device close to each other, the difference in thermal expansion between the respective parts can be reduced.

また、請求項３に記載の発明では、ヒートシンク（３０）は、第１の配線基板（４１）と第２の配線基板（４２）との間に位置する部位が、切り欠き部（３２）となっているものであることを特徴としている。   In the invention according to claim 3, the heat sink (30) is located between the first wiring board (41) and the second wiring board (42). It is characterized by being.

それによれば、ヒートシンク（３０）のうち第１の配線基板（４１）と第２の配線基板（４２）との間に位置する部位の熱抵抗を大きくすることができ、両配線基板（４１、４２）間の熱伝導性を低くできるため、第２の電子素子（２０）の熱が第１の電子素子（１０）へより伝わりにくくなる。   According to this, the thermal resistance of the part located between the first wiring board (41) and the second wiring board (42) in the heat sink (30) can be increased, and both wiring boards (41, 41, 42), the heat conductivity of the second electronic element (20) is less likely to be transferred to the first electronic element (10).

また、請求項４に記載の発明では、第１の電子素子（１０）、第２の電子素子（２０）、第１の配線基板（４１）、第２の配線基板（４２）およびヒートシンク（３０）は、樹脂（７０）によってモールドされており、ヒートシンク（３０）の他面は、樹脂（７０）から露出していることを特徴としている。   In the invention according to claim 4, the first electronic element (10), the second electronic element (20), the first wiring board (41), the second wiring board (42), and the heat sink (30 ) Is molded by the resin (70), and the other surface of the heat sink (30) is exposed from the resin (70).

それによれば、ヒートシンク（３０）のうち両電子素子（１０、２０）および両配線基板（４１、４２）が搭載されている一面とは反対側の他面を、樹脂（７０）から露出させているため、ヒートシンク（３０）に伝わった熱を外部へ適切に放熱してやることができる。   According to this, the other surface of the heat sink (30) opposite to the surface on which the electronic elements (10, 20) and the wiring boards (41, 42) are mounted is exposed from the resin (70). Therefore, the heat transmitted to the heat sink (30) can be appropriately radiated to the outside.

また、請求項５に記載の発明では、ヒートシンク（３０）における一面と他面との間の側面に、突起部（３１）が形成されており、突起部（３１）が樹脂（７０）に食い込んでいることを特徴としている。   In the invention according to claim 5, the protrusion (31) is formed on the side surface between the one surface and the other surface of the heat sink (30), and the protrusion (31) bites into the resin (70). It is characterized by being.

それによれば、ヒートシンク（３０）における両配線基板（４１、４２）が搭載されている側の一面と樹脂（７０）からの露出面である他面との間の側面に、突起部（３１）を形成し、この突起部（３１）が樹脂（７０）に食い込んだ形となっているため、ヒートシンク（３０）と樹脂（７０）との剥離を防止するためには好ましい。   According to this, a protrusion (31) is formed on a side surface between one surface of the heat sink (30) on which both wiring boards (41, 42) are mounted and the other surface that is an exposed surface from the resin (70). Since this protrusion part (31) is in a shape that bites into the resin (70), it is preferable for preventing the heat sink (30) and the resin (70) from peeling off.

また、請求項６に記載の発明のように、第２の電子素子は、パワー素子（２０）であり、第１の電子素子は、パワー素子（２０）を制御するための制御素子（１０）であるものにできる。   Further, as in the invention described in claim 6, the second electronic element is a power element (20), and the first electronic element is a control element (10) for controlling the power element (20). Can be.

このような場合、第１の電子素子である制御素子（１０）は、パワー素子（２０）に比べて動作温度が低いのが通常である。そして、本発明によれば、パワー素子（２０）に比べて高温側の動作保証温度が低い制御素子（１０）を、パワー素子（２０）の大きな発熱から保護することができる。   In such a case, the control element (10), which is the first electronic element, usually has a lower operating temperature than the power element (20). According to the present invention, it is possible to protect the control element (10) having a lower operation guarantee temperature on the high temperature side than the power element (20) from the large heat generation of the power element (20).

また、請求項７に記載の発明のように、第２の電子素子がパワー素子（２０）であり、第１の電子素子がパワー素子（２０）を制御するための制御素子（１０）である場合、樹脂（７０）のガラス転移温度は、パワー素子（２０）の動作可能な最高温度よりも高いことが好ましい。   Further, as in the seventh aspect of the invention, the second electronic element is a power element (20), and the first electronic element is a control element (10) for controlling the power element (20). In this case, the glass transition temperature of the resin (70) is preferably higher than the maximum operable temperature of the power element (20).

樹脂固有の特性として、ガラス転移温度を超えると樹脂の熱膨張係数が急激に変化する。このように樹脂（７０）の熱膨張係数が大きく変化した場合、樹脂（７０）とヒートシンク（３０）との間の熱膨張係数の不一致が大きくなり、熱応力が大きくなって、樹脂（７０）とヒートシンク（３０）とが剥離しやすくなる。   As a characteristic characteristic of the resin, when the glass transition temperature is exceeded, the thermal expansion coefficient of the resin changes rapidly. Thus, when the thermal expansion coefficient of the resin (70) changes greatly, the mismatch of the thermal expansion coefficient between the resin (70) and the heat sink (30) increases, and the thermal stress increases, and the resin (70). And the heat sink (30) are easily peeled off.

その点、本発明のように、樹脂（７０）のガラス転移温度を、パワー素子（２０）の動作可能な最高温度すなわち半導体装置の動作可能な最高温度よりも高いものとすれば、半導体装置の動作時において、樹脂（７０）の熱膨張係数の大幅な変化を防止することができる。   In that respect, if the glass transition temperature of the resin (70) is higher than the maximum temperature at which the power element (20) can be operated, that is, the maximum temperature at which the semiconductor device can operate, as in the present invention, During operation, a significant change in the thermal expansion coefficient of the resin (70) can be prevented.

よって、本発明によれば、ヒートシンク（３０）と樹脂（７０）との剥離を防止する点で、好ましい構成を実現することができる。   Therefore, according to the present invention, a preferable configuration can be realized in terms of preventing peeling between the heat sink (30) and the resin (70).

また、請求項８に記載の発明のように、第１の配線基板（４１）および第２の配線基板（４２）は、セラミックからなるセラミック基板であることが好ましい。   As in the invention described in claim 8, the first wiring board (41) and the second wiring board (42) are preferably ceramic substrates made of ceramic.

それによれば、第１の配線基板（４１）および第２の配線基板（４２）の熱膨脹率を、シリコンからなる第１の電子素子（１０）及び第２の電子素子（２０）や鉄系金属からなるヒートシンク（３０）の熱膨脹率に近づけることができるため、各部材間を接着している接着材などの信頼性を向上することができる。   According to this, the thermal expansion coefficient of the first wiring board (41) and the second wiring board (42) is set so that the first electronic element (10), the second electronic element (20) and the iron-based metal made of silicon. Since the thermal expansion coefficient of the heat sink (30) can be made close to that of the heat sink (30), it is possible to improve the reliability of the adhesive or the like that bonds the members.

また、請求項９に記載の半導体装置では、複数の第２の電子素子（２０）を備え、複数の第２の電子素子（２０）には半導体化されたリレー素子が含まれていることを特徴としている。   The semiconductor device according to claim 9 includes a plurality of second electronic elements (20), and the plurality of second electronic elements (20) include a semiconductorized relay element. It is a feature.

従来は、プリント基板等にディスクリート素子であるリレー素子を搭載していたため、装置全体として非常に体格の大きいものであった。ところが、本発明のように、リレー素子を半導体化することにより、プリント基板等に搭載せずに、第１の素子（１０）と１つのパッケージ内に収めることができようになるため、装置全体として小型化を図ることができる。また、リレー素子を半導体化することにより、発熱温度が上昇してしまうという課題を誘発してしまう。しかしながら、請求項１に記載のような構造を採用することにより、適切な放熱特性を実現することができるようなるため、半導体化したリレー素子を第１の素子（１０）と１つのパッケージ内に収めるという構造を実現することができる。   Conventionally, since a relay element, which is a discrete element, is mounted on a printed circuit board or the like, the entire apparatus is very large. However, since the relay element is made into a semiconductor as in the present invention, it can be housed in the first element (10) and one package without being mounted on a printed circuit board or the like. As a result, downsizing can be achieved. In addition, by using a relay element as a semiconductor, a problem that the heat generation temperature rises is induced. However, since a suitable heat dissipation characteristic can be realized by adopting the structure as described in claim 1, the semiconductorized relay element is placed in one package with the first element (10). A structure of housing can be realized.

また、請求項１０に記載の半導体装置では、第２の電子素子（２０）と第２の配線基板（４２）とを接合する接合部材の厚みを１００μｍ以下にしたことを特徴としている。   The semiconductor device according to claim 10 is characterized in that the thickness of the bonding member for bonding the second electronic element (20) and the second wiring board (42) is 100 μm or less.

それによれば、半導体化されたリレー素子の発熱を、適切に放熱することができる。   According to this, it is possible to appropriately dissipate heat generated by the semiconductor relay element.

また、請求項１１に記載の半導体装置では、第１の電子素子（１０）、第２の電子素子（２０）、第１の配線基板（４１）、第２の配線基板（４２）およびヒートシンク（３０）は樹脂（７０）によってモールドされ、ヒートシンク（３０）の他面は樹脂（７０）から露出しており、ヒートシンク（３０）の周囲に設けられた信号端子（５１、５２）と、ヒートシンク（３０）と接合された信号端子（５１、５２）の吊りリード（２３２）とを備え、樹脂（７０）の端部のうち吊りリード（２３２）の周囲に位置する部位では、吊りリード（２３２）の直上に位置する部分が、吊りリード（２３２）の直下に位置する部分よりも引っ込んでいることを特徴としている。   In the semiconductor device according to claim 11, the first electronic element (10), the second electronic element (20), the first wiring board (41), the second wiring board (42), and the heat sink ( 30) is molded with resin (70), and the other surface of the heat sink (30) is exposed from the resin (70). The signal terminals (51, 52) provided around the heat sink (30) and the heat sink ( 30) and the suspension lead (232) of the signal terminal (51, 52) joined to the suspension lead (232) at a portion of the end portion of the resin (70) located around the suspension lead (232). It is characterized in that the portion located immediately above the recess is recessed more than the portion located directly below the suspension lead (232).

それによれば、本発明の半導体装置は、金型（２００）の上型（２２０）によって吊りリード（２３２）のみを押さえることにより、ヒートシンク（１０）の下面を金型（２００）の下型（２１０）に押しつけるようにして樹脂（７０）の封止工程が行われることとなる。従って、本発明によれば、ヒートシンク（３０）または第１の配線基板（４１）、第２の配線基板（４２）には、デッドスペースが生じない。また、本発明によれば、樹脂封止を行うワークを金型（２００）内に固定するために、吸引装置などの特別な装置が不要であるため、コストアップはほとんど生じることはない。よって、本発明によれば、ヒートシンク（３０）の下面をモールド樹脂（４０）から適切に露出させつつ、ヒートシンク（３０）または第１の配線基板（４１）、第２の配線基板（４２）の上面におけるデッドスペースを小さくすることができる。   According to this, in the semiconductor device of the present invention, only the suspension lead (232) is pressed by the upper mold (220) of the mold (200), so that the lower surface of the heat sink (10) is placed on the lower mold (200). 210), the sealing step of the resin (70) is performed. Therefore, according to the present invention, no dead space occurs in the heat sink (30), the first wiring board (41), or the second wiring board (42). In addition, according to the present invention, no special device such as a suction device is required to fix the work to be resin-sealed in the mold (200), so that the cost is hardly increased. Therefore, according to the present invention, the heat sink (30), the first wiring board (41), and the second wiring board (42) are exposed while the lower surface of the heat sink (30) is appropriately exposed from the mold resin (40). The dead space on the upper surface can be reduced.

また、請求項１２に記載の半導体装置では、ヒートシンク（３０）の周囲に設けられた信号端子（５１、５２）と検査端子（５３、５４）とを備え、信号端子（５１、５２）はヒートシンク（３０）の搭載面（３０ｃ）と平行な方向に延びるように配置されているとともに、検査端子（５３、５４）は信号端子（５１、５２）の延在方向に対して直交する方向に延びるように配置されていることを特徴としている。   The semiconductor device according to claim 12 further comprises signal terminals (51, 52) and inspection terminals (53, 54) provided around the heat sink (30), wherein the signal terminals (51, 52) are heat sinks. (30) is arranged so as to extend in a direction parallel to the mounting surface (30c), and the inspection terminals (53, 54) extend in a direction perpendicular to the extending direction of the signal terminals (51, 52). It is characterized by being arranged like this.

通常、信号端子（５１、５２）は高い電圧（１２Ｖ）を扱う端子であり、検査端子（５３、５４）は低い電圧（５Ｖ）を扱う端子であり、検査端子（５３、５４）は外部からの電気ノイズに弱い端子である。そこで、本発明よれば、検査端子（５３、５４）を信号端子（５１、５２）の延在方向と直交する方向に延びるように配置しているため、装置の形状の変更及び拡大をしなくとも、検査端子（５３、５４）を信号端子（５１、５２）から遠ざけることができるので、検査端子（５３、５４）に対する電気ノイズの影響を防止することができる。   Usually, the signal terminals (51, 52) are terminals that handle a high voltage (12V), the inspection terminals (53, 54) are terminals that handle a low voltage (5V), and the inspection terminals (53, 54) are externally connected. This terminal is vulnerable to electrical noise. Therefore, according to the present invention, since the inspection terminals (53, 54) are arranged so as to extend in a direction orthogonal to the extending direction of the signal terminals (51, 52), the shape of the apparatus is not changed or enlarged. In both cases, since the inspection terminals (53, 54) can be moved away from the signal terminals (51, 52), the influence of electrical noise on the inspection terminals (53, 54) can be prevented.

また、請求項１３に記載の半導体装置では、樹脂（７０）のうち検査端子（５３、５４）が配置され部位には凹部（３０ｄ）が形成されており、検査端子（５３、５４）は奥まって配置されていることを特徴としている。   In the semiconductor device according to claim 13, the inspection terminals (53, 54) are disposed in the resin (70), the recesses (30 d) are formed in the portions, and the inspection terminals (53, 54) are recessed. It is characterized by being arranged.

それによれば、検査端子（５３、５４）の周囲を樹脂（７０）にて覆うことができるため、製品使用時には不要になる検査端子（５３、５４）を、外部からの電気ノイズ等から保護することができる。   According to this, since the periphery of the inspection terminals (53, 54) can be covered with the resin (70), the inspection terminals (53, 54) that are not required when the product is used are protected from external electrical noise and the like. be able to.

ここで、請求項１４に記載の半導体装置のように、、樹脂（７０）のうち互いに対向する端部の一方に第１の信号端子（５１）が配置され、当該端部の他方に第２の信号端子（５２）が配置され、第１および第２の信号端子（５１、５２）の突出方向が１方向にそろっているものにできる。   Here, as in the semiconductor device according to claim 14, the first signal terminal (51) is arranged at one of the end portions facing each other out of the resin (70) and the second at the other end portion. The signal terminals (52) are arranged, and the protruding directions of the first and second signal terminals (51, 52) are aligned in one direction.

ここで、請求項１５に記載の半導体装置のように、樹脂（７０）のうち互いに対向する端部の一方に第１の検査端子（５３）が配置され、当該端部の他方に第２の検査端子（５４）が配置され、第１および第２の検査端子（５３、５４）の突出方向が１方向にそろっているものにできる。   Here, as in the semiconductor device according to claim 15, the first inspection terminal (53) is arranged at one of the opposite ends of the resin (70), and the second inspection terminal is arranged at the other end. The inspection terminal (54) is arranged, and the protruding directions of the first and second inspection terminals (53, 54) can be aligned in one direction.

また、請求項１６に記載の半導体装置では、第１の電子素子（１０）及び第２の電子素子（２０）により駆動される駆動体及びコネクターと電気的に接続されるとともに、コネクターと第１の電子素子（１０）及び第２の電子素子（２０）との間に接続され外部からのノイズを除去するコンデンサは、樹脂（７０）の表面に直接搭載されることを特徴としてる。   The semiconductor device according to claim 16 is electrically connected to a driver and a connector driven by the first electronic element (10) and the second electronic element (20), and the connector and the first electronic element (10). The capacitor connected between the electronic element (10) and the second electronic element (20) and removing external noise is directly mounted on the surface of the resin (70).

従来、半導体装置は、プリント基板上にディスクリート素子であるリレー素子やコンデンサ素子とともに搭載されており、このプリント基板とモーター等の駆動体及びコネクターとが接続されていた。ところが、本発明によれば、リレー素子（２０）を半導体化することにより半導体装置内に収めるとともに、コンデンサ（４２０）は樹脂（７０）の表面に直接搭載されるため、装置全体としての小型化を図ることができるようになる。   Conventionally, a semiconductor device is mounted on a printed circuit board together with a relay element and a capacitor element, which are discrete elements, and the printed circuit board is connected to a driver such as a motor and a connector. However, according to the present invention, the relay element (20) is made into a semiconductor by being made into a semiconductor device, and the capacitor (420) is directly mounted on the surface of the resin (70). Can be planned.

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each said means is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

本発明の実施形態に係る半導体装置の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ断面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematic structure of the semiconductor device which concerns on embodiment of this invention, (a) is a top view, (b) is AA sectional drawing in (a). 図１に示される半導体装置における熱抵抗モデルを示す図である。It is a figure which shows the thermal resistance model in the semiconductor device shown by FIG. 上記実施形態におけるヒートシンクの種々の変形例を示す概略断面図である。It is a schematic sectional drawing which shows the various modifications of the heat sink in the said embodiment. 上記実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。In the semiconductor device of the said embodiment, it is a schematic plan view which shows the example which changed the plane arrangement configuration. パワーウィンドウの駆動モータを駆動するための半導体装置の一般的な回路構成を示す回路ブロック図である。It is a circuit block diagram which shows the general circuit structure of the semiconductor device for driving the drive motor of a power window. 図５中のモータの作動状態における各パワーＭＯＳ素子のゲート入力のＯＮ・ＯＦＦ状態を示す図である。It is a figure which shows the ON / OFF state of the gate input of each power MOS element in the operation state of the motor in FIG. 上記実施形態の半導体装置において、構成を変形した例を示す概略図であり、（ａ）は平面図、（ｂ）は（ａ）中のＢ−Ｂ断面図であり、（ｃ）は本実施形態の半導体装置装置の製造方法におけるモールド樹脂の封止工程を説明するための図である。In the semiconductor device of the said embodiment, it is the schematic which shows the example which changed the structure, (a) is a top view, (b) is BB sectional drawing in (a), (c) is this implementation. It is a figure for demonstrating the sealing process of the mold resin in the manufacturing method of the semiconductor device device of form. 上記実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。In the semiconductor device of the said embodiment, it is a schematic plan view which shows the example which changed the plane arrangement configuration. 従来の実装構造の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＣ−Ｃ断面図である。It is a figure which shows schematic structure of the conventional mounting structure, (a) is a top view, (b) is CC sectional drawing in (a). 接着剤の厚みと熱抵抗との関係を示すグラフである。It is a graph which shows the relationship between the thickness of an adhesive agent, and thermal resistance. 本実施形態の実装構造の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＤ−Ｄ断面図である。It is a figure which shows schematic structure of the mounting structure of this embodiment, (a) is a top view, (b) is DD sectional drawing in (a).

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.

図１は、本発明の実施形態に係る第１の電子素子１０と第２の電子素子２０とを備える半導体装置１００の概略構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った断面図である。   FIG. 1 is a diagram illustrating a schematic configuration of a semiconductor device 100 including a first electronic element 10 and a second electronic element 20 according to an embodiment of the present invention, where (a) is a plan view and (b) is a plan view. It is sectional drawing along the AA in (a).

限定するものではないが、本実施形態では、半導体装置１００は、上記図５に示したものと同様に、自動車のパワーウィンドウの駆動モータを駆動するＨＩＣに適用されるものとして説明する。
［装置構成等］
本例では、第１の電子素子１０は、制御素子としてのマイコン１１および制御ＩＣ１２からなる。これらは、シリコン半導体などの半導体基板（半導体チップ）に対して半導体プロセスを用いて、トランジスタなどの素子を形成してなるものである。 Although not limited, in the present embodiment, the semiconductor device 100 will be described as being applied to an HIC that drives a drive motor of a power window of an automobile, similar to that shown in FIG.
[Equipment configuration]
In this example, the first electronic element 10 includes a microcomputer 11 and a control IC 12 as control elements. These are formed by forming elements such as transistors on a semiconductor substrate (semiconductor chip) such as a silicon semiconductor by using a semiconductor process.

また、第２の電子素子２０は、第１の電子素子よりも大きい電流が流れ且つ大きい発熱を行うものであり、パワーＭＯＳ素子やＩＧＢＴ素子などのパワー素子からなる。   The second electronic element 20 is a device that generates a larger amount of heat and generates larger heat than the first electronic element, and includes a power element such as a power MOS element or an IGBT element.

本例では、第２の電子素子２０は、パワー素子としての４個のパワーＭＯＳ素子２０（２１、２２、２３、２４）から構成されている。このパワーＭＯＳ素子２０は、上記制御素子１０によって制御されるものであるとともに上記モータを駆動する駆動素子として構成されている。   In this example, the second electronic element 20 is composed of four power MOS elements 20 (21, 22, 23, 24) as power elements. The power MOS element 20 is controlled by the control element 10 and is configured as a drive element for driving the motor.

また、この半導体装置１００は、ヒートシンク３０を備えている。このヒートシンク３０は矩形板状のもので、本例では、図１においてヒートシンク３０の平面サイズは、たとえば５０ｍｍ□程度であり、ヒートシンク３０の厚さｔｈ（図１（ｂ）参照）は、１．５ｍｍ程度である。   The semiconductor device 100 includes a heat sink 30. The heat sink 30 has a rectangular plate shape. In this example, in FIG. 1, the planar size of the heat sink 30 is about 50 mm □, for example, and the thickness th (see FIG. 1B) of the heat sink 30 is 1. It is about 5 mm.

本実施形態では、このヒートシンク３０は、全体が鉄系金属からなるものであり、本例では、純鉄（Ｆｅ）からなるものである。また、図１（ｂ）に示されるように、ヒートシンク３０の上面と下面との間の側面には、いわゆるコイニングといわれる突起部３１が設けられている。   In the present embodiment, the heat sink 30 is entirely made of iron-based metal, and in this example is made of pure iron (Fe). Further, as shown in FIG. 1B, a so-called coining projection 31 is provided on the side surface between the upper surface and the lower surface of the heat sink 30.

そして、ヒートシンク３０の上面には、それぞれ分離された第１の配線基板４１、第２の配線基板４２が搭載されている。これら第１および第２の配線基板４１、４２は、たとえば、図示しないが、電気絶縁性を有し且つ熱伝導性に優れた樹脂などからなる接着剤により、ヒートシンク３０の上面に固定されている。   A first wiring board 41 and a second wiring board 42 that are separated from each other are mounted on the upper surface of the heat sink 30. The first and second wiring boards 41 and 42 are fixed to the upper surface of the heat sink 30 with an adhesive made of a resin having electrical insulation and excellent thermal conductivity, although not shown. .

ここで、第１の配線基板４１としては、２層以上の配線が施されたセラミック層を積層したセラミック積層基板またはプリント配線基板などを採用することができる。一方、第２の配線基板４２としては、単層または２層程度の厚膜配線からなる厚膜配線基板などを採用することができる。   Here, as the first wiring board 41, a ceramic laminated board or a printed wiring board in which ceramic layers provided with two or more wirings are laminated can be employed. On the other hand, as the second wiring board 42, a thick film wiring board made of a single layer or about two layers of thick film wiring can be employed.

具体的には、両配線基板４１、４２は、アルミナからなるアルミナ基板であることが好ましい。本例では、第１の配線基板４１は、アルミナからなる積層配線基板、第２の配線基板４２としては、アルミナの単層配線基板を採用することができる。   Specifically, the wiring boards 41 and 42 are preferably alumina substrates made of alumina. In this example, the first wiring board 41 may be a laminated wiring board made of alumina, and the second wiring board 42 may be an alumina single-layer wiring board.

そして、第１の電子素子としての制御素子１０は、第１の配線基板４１の上に実装され、第２の電子素子としてのパワーＭＯＳ素子２０は、第２の配線基板４２の上に実装されている。ここで、各制御素子１０、パワーＭＯＳ素子２０は、各配線基板４１、４２の上に、たとえば図示しないはんだなどを介して固定されている。   The control element 10 as the first electronic element is mounted on the first wiring board 41, and the power MOS element 20 as the second electronic element is mounted on the second wiring board 42. ing. Here, the control elements 10 and the power MOS elements 20 are fixed on the wiring boards 41 and 42 through, for example, solder (not shown).

また、図１に示されるように、ヒートシンク３０の外周において制御素子１０の周囲には、複数本の信号端子５１が設けられており、パワーＭＯＳ素子２０の周囲には、複数本の電流端子５２が設けられている。これらリード部材５１、５２すなわち信号端子５１および電流端子５２は、たとえばＣｕや４２アロイなどのリードフレームを用いて形成することができる。   As shown in FIG. 1, a plurality of signal terminals 51 are provided around the control element 10 on the outer periphery of the heat sink 30, and a plurality of current terminals 52 are provided around the power MOS element 20. Is provided. The lead members 51 and 52, that is, the signal terminal 51 and the current terminal 52 can be formed using a lead frame such as Cu or 42 alloy.

信号端子５１は、制御素子１０であるマイコン１１や制御ＩＣ１２と電気的に接続されるものであり、電流端子５２は、パワー素子である各パワーＭＯＳ素子２０と電気的に接続されるものである。   The signal terminal 51 is electrically connected to the microcomputer 11 and the control IC 12 that are the control elements 10, and the current terminal 52 is electrically connected to each power MOS element 20 that is a power element. .

そして、これら端子５１、５２と各素子１０、２０とは、図１（ｂ）に示されるように、ボンディングワイヤ６０により結線され、電気的に接続されている。なお、このボンディングワイヤ６０は、図１（ａ）では、省略してある。   And these terminals 51 and 52 and each element 10 and 20 are connected with the bonding wire 60, and are electrically connected as FIG.1 (b) shows. The bonding wire 60 is omitted in FIG.

そして、制御素子１０、パワーＭＯＳ素子２０、第１の配線基板４１、第２の配線基板４２、ボンディングワイヤ６０、各端子５１、５２におけるボンディングワイヤ６０との接続部、および、ヒートシンク３０は、樹脂７０によってモールドされている。   The control element 10, the power MOS element 20, the first wiring board 41, the second wiring board 42, the bonding wires 60, the connection portions of the terminals 51 and 52 with the bonding wires 60, and the heat sink 30 are made of resin. 70.

この樹脂７０は、通常の半導体パッケージに用いられるエポキシ系樹脂などのモールド樹脂材料からなり、成形型を用いたトランスファーモールド法などにより成形されるものである。   The resin 70 is made of a mold resin material such as an epoxy resin used for a normal semiconductor package, and is molded by a transfer mold method using a molding die.

ここで、図１（ｂ）に示されるように、ヒートシンク３０のうち両電子素子１０、２０および両配線基板４１、４２が搭載されている上面とは反対側の下面は、樹脂７０から露出している。そして、上記したヒートシンク３０の突起部３１は、樹脂７０に食い込んだ形となっている。   Here, as shown in FIG. 1B, the lower surface of the heat sink 30 opposite to the upper surface on which both the electronic elements 10 and 20 and the two wiring boards 41 and 42 are mounted is exposed from the resin 70. ing. And the protrusion part 31 of the above-mentioned heat sink 30 has a shape which digs into the resin 70.

また、この半導体装置１００は、図１（ｂ）に示されるように、ケース２００に搭載されている。このケース２００は、上記したパワーウィンドウを駆動するためのモータ８０（図５参照）が収納された金属などからなるモータ筐体として構成されている。   Further, the semiconductor device 100 is mounted on a case 200 as shown in FIG. The case 200 is configured as a motor housing made of metal or the like in which a motor 80 (see FIG. 5) for driving the power window described above is housed.

たとえば、半導体装置１００は、ヒートシンク３０の下面とケース２００との間に、電気絶縁性を有し且つ熱伝導性に優れたグリスなどを介在させて、ケース２００に接している。そして、半導体装置１００の熱は、ヒートシンク３０を介してケース２００に放熱されるようになっている。   For example, the semiconductor device 100 is in contact with the case 200 with grease or the like having electrical insulation and excellent thermal conductivity interposed between the lower surface of the heat sink 30 and the case 200. The heat of the semiconductor device 100 is radiated to the case 200 via the heat sink 30.

このような半導体装置１００は、たとえば、制御素子１０が実装された第１の配線基板４１およびパワー素子２０が実装された第２の配線基板４２を、ヒートシンク３０上に搭載し、その周囲にリード部材５１、５２を配置してワイヤボンディングを行った後、これを樹脂モールドすることにより、製造することができる。
［回路構成および作動等］
また、本実施形態の半導体装置１００回路構成は、上記図５に示されるものと同様である。多少繰り返しになるが、本実施形態の半導体装置１００の回路構成等について、上記 図５および上記図６を参照して簡単に述べておく。 In such a semiconductor device 100, for example, the first wiring board 41 on which the control element 10 is mounted and the second wiring board 42 on which the power element 20 is mounted are mounted on the heat sink 30, and lead is provided around the first wiring board 41. After the members 51 and 52 are arranged and wire bonding is performed, it can be manufactured by resin molding.
[Circuit configuration and operation, etc.]
The circuit configuration of the semiconductor device 100 of this embodiment is the same as that shown in FIG. Although somewhat repeated, the circuit configuration and the like of the semiconductor device 100 of this embodiment will be briefly described with reference to FIG. 5 and FIG.

図５に示されるように、本半導体装置１００において、第１の電子素子としての制御素子１０は、マイコン１１と、制御回路１３、駆動回路１４、コンパレータ１５を含む制御ＩＣ１２から構成されており、第２の電子素子としてのパワー素子は、４個のパワーＭＯＳ素子２０（２１〜２４）により構成されている。   As shown in FIG. 5, in the present semiconductor device 100, the control element 10 as the first electronic element includes a microcomputer 11, a control circuit 13, a drive circuit 14, and a control IC 12 including a comparator 15. The power element as the second electronic element is composed of four power MOS elements 20 (21 to 24).

ここで、４個のパワーＭＯＳ素子２１、２２、２３、２４は、Ｈブリッジ回路を構成している。また、本半導体装置１００において、窓ガラスを駆動させるための上記モータ８０や装置の電源８１が設けられている。   Here, the four power MOS elements 21, 22, 23, and 24 constitute an H-bridge circuit. Further, in the semiconductor device 100, the motor 80 for driving the window glass and the power source 81 of the device are provided.

このような半導体装置１００においては、図示しないマイコンから通信（たとえばＬＩＮ）によってマイコン１１に信号を伝え、その指示に従い、マイコン１１は制御回路１３と駆動回路１４を介して、各パワーＭＯＳ素子２１〜２４を制御する。駆動回路１４の出力は、各パワーＭＯＳ素子２１〜２４のゲートに入力される。   In such a semiconductor device 100, a signal is transmitted from a microcomputer (not shown) to the microcomputer 11 by communication (for example, LIN), and according to the instruction, the microcomputer 11 passes through each of the power MOS elements 21 to 21 via the control circuit 13 and the drive circuit 14. 24 is controlled. The output of the drive circuit 14 is input to the gates of the power MOS elements 21 to 24.

ここで、車の窓ガラスを上昇・下降するのがモータ８０であり、モータ停止時、窓ガラスの上昇時、窓ガラスの下降時の各時におけるゲート入力の状態は、図６に示されるようなものになる。   Here, it is the motor 80 that raises and lowers the window glass of the car, and the state of the gate input when the motor is stopped, when the window glass is raised, and when the window glass is lowered is as shown in FIG. It will be something.

すなわち、図６に示されるように、モータ停止時では、４個のパワーＭＯＳ素子２１〜２４のすべてがＯＦＦ状態であり、上昇時では、Ｈブリッジにおける一方の対角線上に位置する２個のパワーＭＯＳ素子２１、２３がＯＮ状態、他方の対角線上に位置する２個のパワーＭＯＳ素子２２、２４がＯＦＦ状態となる。   That is, as shown in FIG. 6, when the motor is stopped, all of the four power MOS elements 21 to 24 are in the OFF state, and when it is raised, the two powers positioned on one diagonal line in the H bridge The MOS elements 21 and 23 are turned on, and the two power MOS elements 22 and 24 located on the other diagonal line are turned off.

また、下降時では、Ｈブリッジにおける一方の対角線上に位置する２個のパワーＭＯＳ素子２１、２３がＯＦＦ状態、他方の対角線上に位置する２個のパワーＭＯＳ素子２２、２４がＯＮ状態となる。つまり、上昇時と下降時とでは、Ｈブリッジ回路によってモータ８０へ流れる電流が逆転し、モータ８０の回転も逆転する。
［効果等］
このように、本半導体装置１００においては、制御素子１０に対して、それよりも電流量および発熱量の大きいパワー素子２０から、大きな熱が伝わる。 At the time of lowering, the two power MOS elements 21 and 23 located on one diagonal line in the H bridge are in the OFF state, and the two power MOS elements 22 and 24 located on the other diagonal line are in the ON state. . That is, the current flowing to the motor 80 is reversed by the H-bridge circuit and the rotation of the motor 80 is also reversed at the time of rising and falling.
[Effects]
As described above, in the semiconductor device 100, a large amount of heat is transmitted to the control element 10 from the power element 20 having a larger amount of current and a larger amount of heat.

制御素子１０としてのマイコン１１等を構成するＬＳＩは、ロジックの駆動電流が微小であることから、高温環境において少ないリーク電流によって誤動作を起こしやすく、複雑な動作保証が困難である。   Since the LSI that constitutes the microcomputer 11 or the like as the control element 10 has a small logic drive current, it tends to malfunction due to a small leakage current in a high temperature environment, and it is difficult to guarantee a complicated operation.

そのことから、制御素子１０は、パワー素子２０に比較して高温での動作保証温度が低い設定となる。そのため、上述したようなパワー素子２０からの制御素子１０への熱の影響を抑制することは重要である。   Therefore, the control element 10 is set to have a lower operation guarantee temperature at a higher temperature than the power element 20. Therefore, it is important to suppress the influence of heat from the power element 20 to the control element 10 as described above.

このようなパワー素子２０からの制御素子１０への熱の影響を抑制し、適切な放熱特性を実現するために、本実施形態では、上述したように、制御素子１０とそれによって制御されるパワー素子２０とを備える半導体装置１００において、ヒートシンク３０と、ヒートシンク３０の一面上に搭載され、それぞれ分離された第１の配線基板４１、第２の配線基板４２とを備え、制御素子１０は第１の配線基板４１の上に実装され、パワー素子２０は第２の配線基板４２の上に実装されていることを特徴とする半導体装置１００を提供している。   In order to suppress the influence of heat from the power element 20 to the control element 10 and realize appropriate heat dissipation characteristics, in the present embodiment, as described above, the control element 10 and the power controlled thereby The semiconductor device 100 including the element 20 includes a heat sink 30, a first wiring board 41 and a second wiring board 42 which are mounted on one surface of the heat sink 30 and separated from each other. The power supply device 20 is mounted on a second wiring board 42 and the power device 20 is mounted on the wiring board 41.

それによれば、制御素子１０とパワー素子２０とを、離間配置されたそれぞれの配線基板４１、４２上に実装して、さらにヒートシンク３０上に搭載しているため、制御素子１０とパワー素子２０との距離Ｌ（図１（ｂ）参照）をさほど大きくしなくても、パワー素子２０の熱を制御素子１０へ伝えにくくできる。   According to this, since the control element 10 and the power element 20 are mounted on the wiring boards 41 and 42 that are spaced apart and further mounted on the heat sink 30, the control element 10 and the power element 20 Even if the distance L (see FIG. 1B) is not so large, the heat of the power element 20 can be hardly transmitted to the control element 10.

よって、本実施形態によれば、制御素子１０とそれよりも大きい電流が流れ且つ大きい発熱を行うパワー素子２０とを備える半導体装置１００において、装置の大型化を極力抑えつつ適切な放熱特性を実現することができる。   Therefore, according to the present embodiment, in the semiconductor device 100 including the control element 10 and the power element 20 through which a larger current flows and generates a large amount of heat, appropriate heat dissipation characteristics are realized while minimizing the size of the device as much as possible. can do.

特に、本実施形態では、第２の電子素子としてパワー素子２０を採用し、第１の電子素子としてパワー素子２０を制御するための制御素子１０を採用している。   In particular, in the present embodiment, the power element 20 is employed as the second electronic element, and the control element 10 for controlling the power element 20 is employed as the first electronic element.

そのため、上述したように、本実施形態によれば、パワー素子２０に比べて高温側の動作保証温度が低い制御素子１０を、パワー素子２０の過渡的な大きな発熱から、保護することができる。   Therefore, as described above, according to the present embodiment, the control element 10 having a lower operation guarantee temperature on the high temperature side than the power element 20 can be protected from a large transient heat generation of the power element 20.

また、本実施形態では、ヒートシンク３０を鉄系金属から構成することにより、パワー素子２０の熱が制御素子１０へ伝わることを、より適切に抑制している。鉄系金属の採用は、上述したパワー素子２０からの過渡的な発熱に対応すべくヒートシンク３０において熱伝導よりも熱容量を重視すること、および、大規模回路化に対応することを考慮したものである。   In the present embodiment, the heat sink 30 is made of an iron-based metal, so that the heat of the power element 20 is more appropriately suppressed from being transmitted to the control element 10. The adoption of the iron-based metal takes into consideration that the heat capacity is more important than the heat conduction in the heat sink 30 in order to cope with the transient heat generation from the power element 20 described above, and that it corresponds to a large-scale circuit. is there.

鉄系金属は、Ｃｕなどの通常のヒートシンク材料に比べて熱伝導性が低く且つ熱容量が大きいため、ヒートシンク３０の蓄熱性が向上し、パワー素子２０の熱が制御素子１０へより伝わりにくくなる。   Since the iron-based metal has lower thermal conductivity and larger heat capacity than ordinary heat sink materials such as Cu, the heat storage performance of the heat sink 30 is improved, and the heat of the power element 20 is less likely to be transmitted to the control element 10.

ここで、ＣｕとＦｅとの具体的な特性をみてみると、たとえば、Ｃｕについては、密度：０．００８８９ｇ／ｍｍ3、モル比熱：２４．５Ｊ／ｍｏｌ・Ｋ、比熱：０．３８Ｊ／ｇ・Ｋ、密度＊比熱（すなわち熱容量）：０．００３４Ｊ／ｍｍ3・Ｋ、熱伝導率：０．３９１Ｗ／ｍｍ・Ｋ、熱膨張係数α：１７×１０-6／℃である。 Here, looking at specific characteristics of Cu and Fe, for example, for Cu, density: 0.00889 g / mm 3 , molar specific heat: 24.5 J / mol · K, specific heat: 0.38 J / g K, density * specific heat (ie heat capacity): 0.0034 J / mm 3 · K, thermal conductivity: 0.391 W / mm · K, thermal expansion coefficient α: 17 × 10 −6 / ° C.

また、Ｆｅについては、密度：０．００７８５ｇ／ｍｍ3、モル比熱：２５．２Ｊ／ｍｏｌ・Ｋ、比熱：０．４６Ｊ／ｇ・Ｋ、密度＊比熱（すなわち熱容量）：０．００３６Ｊ／ｍｍ3・Ｋ、熱伝導率：０．０７１Ｗ／ｍｍ・Ｋ、熱膨張係数α：１２×１０-6／℃である。 Regarding Fe, density: 0.00785 g / mm 3 , molar specific heat: 25.2 J / mol · K, specific heat: 0.46 J / g · K, density * specific heat (ie heat capacity): 0.0036 J / mm 3 K, thermal conductivity: 0.071 W / mm · K, thermal expansion coefficient α: 12 × 10 −6 / ° C.

このように、ＦｅはＣｕに比べて、熱伝導性が低く且つ熱容量が大きいため、Ｆｅからなるヒートシンク３０とすれば、蓄熱性が向上する。   Thus, since Fe has lower thermal conductivity and larger heat capacity than Cu, the heat storage performance is improved if the heat sink 30 is made of Fe.

つまり、本実施形態の半導体装置１００においては、配線基板４１、４２を分離し且つＦｅからなるヒートシンク３０とすることによって、ヒートシンク３０を、熱伝導を抑えた上で熱容量を持たせた構造とすることができ、パワー素子２０の熱が制御素子１０に伝わりにくい構成としている。   That is, in the semiconductor device 100 of the present embodiment, the wiring boards 41 and 42 are separated and the heat sink 30 made of Fe is used, so that the heat sink 30 has a heat capacity while suppressing heat conduction. Therefore, the heat of the power element 20 is not easily transmitted to the control element 10.

ここで、図２は、本実施形態の半導体装置１００における熱抵抗モデルを示す図である。上述したように、ＦｅはＣｕに比べて熱伝導は劣るが、密度＊比熱（すなわち熱容量）は同等以上の物性を持つ。   Here, FIG. 2 is a diagram showing a thermal resistance model in the semiconductor device 100 of the present embodiment. As described above, although Fe has lower thermal conductivity than Cu, density * specific heat (that is, heat capacity) has physical properties equivalent to or higher.

発熱体であるパワー素子２０からの熱は、第２の配線基板４２、ヒートシンク３０を介して、さらに第１の配線基板４１を介して制御素子１０に伝わろうとする。   Heat from the power element 20, which is a heating element, tends to be transmitted to the control element 10 via the second wiring board 42 and the heat sink 30 and further via the first wiring board 41.

このとき、パワー素子２０を実装するアルミナ基板４２と制御素子１０を実装するアルミナ基板４１とは、分離した構造としているため、アルミナ基板４１、４２を介した熱伝導は少ない。   At this time, since the alumina substrate 42 on which the power element 20 is mounted and the alumina substrate 41 on which the control element 10 is mounted have a separated structure, there is little heat conduction through the alumina substrates 41 and 42.

また、図２に示される熱抵抗モデルにおいて、各部の間の熱抵抗同士を相対的に比較したとき、樹脂７０の熱抵抗Ｒｊは十分大きく、ヒートシンク３０の熱抵抗Ｒｈは比較的大きく、ヒートシンク３０のケース２００に対する熱容量Ｃも比較的大きい。   In the thermal resistance model shown in FIG. 2, when the thermal resistances between the respective parts are relatively compared, the thermal resistance Rj of the resin 70 is sufficiently large, the thermal resistance Rh of the heat sink 30 is relatively large, and the heat sink 30 The heat capacity C for the case 200 is also relatively large.

そのため、パワー素子２０の熱は、制御素子１０へ伝わりにくく、主として、ヒートシンク３０に蓄熱されてケース２００へ放熱される。このように、本実施形態では、発熱源であるパワー素子２０からの一時的な発熱を、直下のアルミナ基板４２とヒートシンク３０とで蓄熱することにより、制御素子１０への熱伝達を防止している。   Therefore, the heat of the power element 20 is not easily transmitted to the control element 10, and is mainly stored in the heat sink 30 and radiated to the case 200. As described above, in the present embodiment, temporary heat generation from the power element 20 that is a heat generation source is stored by the alumina substrate 42 and the heat sink 30 immediately below, thereby preventing heat transfer to the control element 10. Yes.

よって、このような熱抵抗モデルに鑑みて、Ｃｕよりも蓄熱効果でやや優れ且つ熱伝導で１／５程度とかなり劣っている物性を持つＦｅを、ヒートシンク３０の構成材料としたことは、適切な処置である。   Therefore, in view of such a thermal resistance model, it is appropriate to use Fe having a physical property that is slightly superior to Cu in heat storage effect and considerably inferior to about 1/5 in heat conduction as a constituent material of the heat sink 30. Treatment.

さらに、上述したように、ヒートシンク３０の平面サイズがたとえば５０ｍｍ□であるのに対して、ヒートシンク３０の厚さｔｈ（図１（ｂ）参照）は、たかだか１．５ｍｍである。そのため、ヒートシンク３０の下のケース（モータ筐体）２００へ熱を伝える際の熱抵抗の寄与は、十分に小さいものである。   Furthermore, as described above, the planar size of the heat sink 30 is, for example, 50 mm □, whereas the thickness th (see FIG. 1B) of the heat sink 30 is at most 1.5 mm. Therefore, the contribution of thermal resistance when transferring heat to the case (motor housing) 200 under the heat sink 30 is sufficiently small.

しかし、制御素子１０とパワー素子２０との距離Ｌ（図１（ｂ）参照）は、ボンディングワイヤ６０の接続等のために、たとえば１０ｍｍ以上要する。   However, the distance L between the control element 10 and the power element 20 (see FIG. 1B) requires, for example, 10 mm or more for the connection of the bonding wire 60 and the like.

熱抵抗の寄与についていうならば、パワー素子２０からケース２００への熱伝導に対して、制御素子１０への熱伝導は約１０倍の寄与率がある。よって、ヒートシンク３０をＦｅにして、ヒートシンク３０の熱伝導をＣｕの１／５にしても、その効果の大半は、制御素子１０への熱伝導を低減することになる。   In terms of the contribution of thermal resistance, the heat conduction from the power element 20 to the case 200 has a contribution ratio of about 10 times the heat conduction to the control element 10. Therefore, even if the heat sink 30 is made of Fe and the heat conduction of the heat sink 30 is made 1/5 of Cu, most of the effect is to reduce the heat conduction to the control element 10.

また、本実施形態では、上記図１に示したように、第１の電子素子である制御素子１０、第２の電子素子であるパワー素子２０、第１の配線基板４１、第２の配線基板４２およびヒートシンク３０は、樹脂７０によってモールドされており、ヒートシンク３０の下面（他面）が、樹脂７０から露出していることも特徴点である。   In the present embodiment, as shown in FIG. 1, the control element 10 that is the first electronic element, the power element 20 that is the second electronic element, the first wiring board 41, and the second wiring board. 42 and the heat sink 30 are molded by the resin 70, and the lower surface (other surface) of the heat sink 30 is also exposed from the resin 70.

それによれば、ヒートシンク３０のうち両電子素子１０、２０および両配線基板４１、４２が搭載されている上面とは反対側の下面を、樹脂７０から露出させているため、ヒートシンク３０に伝わった熱を外部のケース２００へ適切に放熱することができる。
［耐ヒートサイクル性の向上などについて］
ここで、本実施形態の半導体装置１００のように、制御素子１０とパワー素子２０とを内蔵した大規模トランスファーモールドにおいては、耐ヒートサイクル性に関連する熱応力が課題となる。 According to this, since the lower surface of the heat sink 30 opposite to the upper surface on which the electronic elements 10 and 20 and the wiring boards 41 and 42 are mounted is exposed from the resin 70, the heat transferred to the heat sink 30. Can be appropriately radiated to the external case 200.
[Improvement of heat cycle resistance]
Here, in the large-scale transfer mold in which the control element 10 and the power element 20 are built like the semiconductor device 100 of this embodiment, thermal stress related to heat cycle resistance becomes a problem.

つまり、本実施形態のような半導体装置１００においては、大規模な回路となり、また、パッケージが大きくなるため、耐ヒートサイクル性向上のために熱ひずみを改善する必要が生じる。   That is, in the semiconductor device 100 as in the present embodiment, a large-scale circuit is required, and the package becomes large. Therefore, it is necessary to improve thermal strain in order to improve heat cycle resistance.

そこで、本実施形態では、この耐ヒートサイクル性（耐冷熱サイクル性）に関連する熱応力への対策として、次に述べるような種々の構成を採用している。   Therefore, in this embodiment, various configurations as described below are adopted as countermeasures against thermal stress related to the heat cycle resistance (cold heat cycle resistance).

上述したように、本実施形態では、好ましい例としてヒートシンク３０をＦｅから構成している。ここで、制御素子１０やパワー素子２０を構成するＳｉの熱膨張係数α（×１０-6／℃）は、４程度である。このとき、上述したように、熱膨張係数α（×１０-6／℃）は、Ｃｕが１７、Ｆｅが１２であり、Ｆｅの方がＳｉに熱膨張係数が近い。 As described above, in this embodiment, the heat sink 30 is made of Fe as a preferable example. Here, the thermal expansion coefficient α (× 10 −6 / ° C.) of Si constituting the control element 10 and the power element 20 is about 4. At this time, as described above, the thermal expansion coefficient α (× 10 −6 / ° C.) is 17 for Cu and 12 for Fe, and Fe has a thermal expansion coefficient closer to that of Si.

そして、本実施形態では、樹脂７０の熱膨張係数α（×１０-6／℃）を、Ｆｅに近い１１程度とすることが好ましい。ここで、樹脂７０の硬化収縮と硬化温度などを考慮し、樹脂７０の熱膨張係数αをＦｅと同等もしくはやや小さくすることが好ましい。 In this embodiment, it is preferable that the thermal expansion coefficient α (× 10 −6 / ° C.) of the resin 70 is about 11 close to Fe. Here, in consideration of the curing shrinkage and curing temperature of the resin 70, it is preferable to make the thermal expansion coefficient α of the resin 70 equal to or slightly smaller than that of Fe.

このように半導体装置１００の各部の熱膨張係数を互いに近いものにすることにより、樹脂７０とヒートシンク３０との間など各部の間における熱膨張の差を小さくすることができ、ヒートサイクルによる樹脂７０の剥離防止の対策となる。   Thus, by making the coefficient of thermal expansion of each part of the semiconductor device 100 close to each other, the difference in thermal expansion between each part such as between the resin 70 and the heat sink 30 can be reduced, and the resin 70 caused by heat cycle can be reduced. It is a measure to prevent peeling.

ちなみに、本実施形態の樹脂７０としては、エポキシ系樹脂にシリカフィラーを含有させたものを採用することができる。このような樹脂７０においては、フィラーの量を制御することなどにより熱膨張係数αを制御することが可能である。具体的には、樹脂７０として、熱伝導率：０．０００６Ｗ／ｍｍ・Ｋ、熱膨張係数α：１１×１０-6／℃程度のものを採用できる。 Incidentally, as the resin 70 of this embodiment, an epoxy resin containing a silica filler can be used. In such a resin 70, the thermal expansion coefficient α can be controlled by controlling the amount of filler. Specifically, a resin having a thermal conductivity of about 0.0006 W / mm · K and a thermal expansion coefficient α of about 11 × 10 −6 / ° C. can be employed as the resin 70.

また、上述したように、本実施形態では、第１の配線基板４１および第２の配線基板４２は、アルミナからなるアルミナ基板であることが好ましいとしている。   Further, as described above, in the present embodiment, the first wiring board 41 and the second wiring board 42 are preferably alumina substrates made of alumina.

これは、アルミナは、熱膨張係数αがＳｉとＦｅの間の大きさであることから、ヒートシンク３０、配線基板４１、４２および各素子１０、２０間の熱膨張バランスをととのえ、樹脂７０の剥離防止に対して効果的であるためである。また、アルミナは、比較的熱伝導性が良好であることも利点である。   This is because alumina has a thermal expansion coefficient α between Si and Fe, and therefore balances thermal expansion between the heat sink 30, the wiring boards 41 and 42, and the elements 10 and 20, and the resin 70 is peeled off. This is because it is effective for prevention. Alumina is also advantageous in that it has relatively good thermal conductivity.

たとえば、両配線基板４１、４２に採用されるアルミナ基板としては、密度：０．００３５ｇ／ｍｍ3、モル比熱：７９Ｊ／ｍｏｌ・Ｋ、比熱：０．７７Ｊ／ｇ・Ｋ、密度＊比熱（すなわち熱容量）：０．００２７Ｊ／ｍｍ3・Ｋ、熱伝導率：０．０２１Ｗ／ｍｍ・Ｋ、熱膨張係数α：７×１０-6／℃のものを使用できる。 For example, as an alumina substrate used for both wiring boards 41 and 42, density: 0.0035 g / mm 3 , molar specific heat: 79 J / mol · K, specific heat: 0.77 J / g · K, density * specific heat (that is, Heat capacity): 0.0027 J / mm 3 · K, thermal conductivity: 0.021 W / mm · K, thermal expansion coefficient α: 7 × 10 −6 / ° C. can be used.

また、本実施形態においては、樹脂７０のガラス転移温度すなわちガラス転移点（Ｔｇ点）を、パワー素子２０の動作可能な最高温度Ｔｊｍａｘよりも高いものにすることが好ましい。   In the present embodiment, it is preferable that the glass transition temperature of the resin 70, that is, the glass transition point (Tg point) is higher than the maximum temperature Tjmax at which the power element 20 can operate.

この温度Ｔｊｍａｘは、Ｓｉジャンクション温度であり、半導体装置１００の実動作の最高温度に相当する。たとえば、本実施形態において、Ｔｇ点は１６５℃程度、Ｔｊｍａｘは１５０℃程度にできる。   This temperature Tjmax is the Si junction temperature and corresponds to the maximum temperature of the actual operation of the semiconductor device 100. For example, in the present embodiment, the Tg point can be about 165 ° C., and Tjmax can be about 150 ° C.

一般に、樹脂においては、Ｔｇ点以上の高温域は弾性率が急激に低下する領域であって、熱膨張係数αが急激に大きくなる領域である。つまり、樹脂の弾性率または熱膨張係数の温度特性において、変曲点がＴｇ点である。   In general, in a resin, a high temperature region above the Tg point is a region where the elastic modulus rapidly decreases and is a region where the thermal expansion coefficient α increases rapidly. That is, the inflection point is the Tg point in the temperature characteristic of the elastic modulus or thermal expansion coefficient of the resin.

そのＴｇ点の温度が、半導体装置１００の動作可能最高温度Ｔｊｍａｘよりも小さいと、高温時に樹脂７０の熱膨張係数αが極端に大きくなる。すると、熱歪の影響が大きくなり、Ｆｅからなるヒートシンク３０と樹脂７０との熱膨張係数のミスマッチが大きくなり、結果として、これが樹脂７０の剥離の原因となり、装置の信頼性が低下する。   If the temperature at the Tg point is lower than the maximum operable temperature Tjmax of the semiconductor device 100, the thermal expansion coefficient α of the resin 70 becomes extremely large at a high temperature. Then, the influence of thermal strain becomes large, and the mismatch of the thermal expansion coefficient between the heat sink 30 made of Fe and the resin 70 becomes large. As a result, this causes the peeling of the resin 70 and the reliability of the apparatus is lowered.

たとえば、本実施形態に用いる樹脂７０では、Ｔｇ点以下（たとえば１６５℃以下）では、熱膨張係数α（×１０-6／℃）は１１であったのが、Ｔｇ点以上では熱膨張係数α（×１０-6／℃）は４８となり、約４倍となってしまう。 For example, in the resin 70 used in the present embodiment, the thermal expansion coefficient α (× 10 −6 / ° C.) was 11 below the Tg point (for example, 165 ° C. or lower), but the thermal expansion coefficient α above the Tg point. (× 10 −6 / ° C.) is 48, which is about 4 times.

パワー素子２０の周囲温度がＴｇ点を超えると、その周辺の樹脂７０の熱膨張係数αが大きくなり、ヒートシンク３０との間で熱膨張係数αのアンバランスが大きくなり、熱応力が大きくなる。   When the ambient temperature of the power element 20 exceeds the Tg point, the thermal expansion coefficient α of the surrounding resin 70 increases, the imbalance of the thermal expansion coefficient α with the heat sink 30 increases, and the thermal stress increases.

これを避けるため、本実施形態では、Ｔｇ＞Ｔｊｍａｘの関係を保持することが望ましい。なお、Ｔｊｍａｘの保証は過電流制限と温度検出機能が担保する。   In order to avoid this, in this embodiment, it is desirable to maintain the relationship of Tg> Tjmax. Note that Tjmax is guaranteed by the overcurrent limit and the temperature detection function.

そして、Ｔｇ＞Ｔｊｍａｘの関係を保持することにより、半導体装置１００の動作時において、樹脂７０の熱膨張係数αが大幅に変化するのを防止することができる。このことは、ヒートシンク３０と樹脂７０との剥離を防止する点で、好ましい
また、本実施形態では、上記図１（ｂ）に示したように、ヒートシンク３０における一面と他面との間の側面に、突起部３１が形成されており、突起部３１が樹脂７０に食い込んでいる。そして、このことも、耐ヒートサイクル性に関連する熱応力に対する対策の１つである。 By maintaining the relationship of Tg> Tjmax, it is possible to prevent the thermal expansion coefficient α of the resin 70 from changing significantly during the operation of the semiconductor device 100. This is preferable in terms of preventing the heat sink 30 and the resin 70 from being separated from each other. In the present embodiment, as shown in FIG. 1B, the side surface between the one surface and the other surface of the heat sink 30. Further, the protrusion 31 is formed, and the protrusion 31 bites into the resin 70. This is also one measure against thermal stress related to heat cycle resistance.

それによれば、ヒートシンク３０における突起部３１が樹脂７０に食い込んだ形となっているため、樹脂７０とヒートシンク３０との食いつきを良くし、湿気の進入や樹脂７０の剥離を防止し、耐ヒートサイクル性を向上することができる。   According to this, since the protruding portion 31 of the heat sink 30 is in a shape of biting into the resin 70, the biting between the resin 70 and the heat sink 30 is improved, moisture intrusion and peeling of the resin 70 are prevented, and heat cycle resistance Can be improved.

樹脂７０中には、Ｓｉなどからなる各素子１０、２０やアルミナ基板などからなる各配線基板４１、４２といった熱膨張係数αが異なる材料が含まれている。そのため、上述したように樹脂７０とヒートシンク３０とで熱膨張係数αを整合させても、ヒートサイクルによる樹脂７０の剥離防止の対策としては十分とは言えない可能性がある。   The resin 70 includes materials having different coefficients of thermal expansion α, such as the elements 10 and 20 made of Si and the like, and the wiring boards 41 and 42 made of an alumina substrate. Therefore, even if the thermal expansion coefficient α is matched between the resin 70 and the heat sink 30 as described above, it may not be sufficient as a measure for preventing the resin 70 from being peeled off by heat cycle.

そこで、このようにヒートシンク３０に突起部３１を設けた構成を採用することにより、樹脂７０の剥離防止を図ることは好ましい。   Therefore, it is preferable to prevent the resin 70 from peeling off by adopting the configuration in which the protrusion 31 is provided on the heat sink 30 in this way.

また、本実施形態においては、上記図１（ｂ）に示されるように、電子素子１０、２０、両配線基板４１、４２およびヒートシンク３０の積層方向すなわち半導体装置１００の厚さ方向における両電子素子１０、２０よりも上側の樹脂７０の厚さｔｊと、ヒートシンク３０の厚さｔｈとが、実質的に同じであることが好ましい。   In the present embodiment, as shown in FIG. 1B, both electronic elements in the stacking direction of the electronic elements 10 and 20, both the wiring boards 41 and 42, and the heat sink 30, that is, in the thickness direction of the semiconductor device 100. It is preferable that the thickness tj of the resin 70 above 10 and 20 and the thickness th of the heat sink 30 are substantially the same.

それによれば、上記積層方向における樹脂７０とヒートシンク３０との熱膨張のバランスを良くし、耐冷熱サイクル性を向上させることができる。具体的には、装置の各部における熱応力の均等化、ヒートサイクルでの伸び縮みによるそりの防止などが図られ、結果として、ヒートシンク３０と樹脂７０との間等の異種材料間での歪を低減することができる。   According to this, it is possible to improve the balance of thermal expansion between the resin 70 and the heat sink 30 in the laminating direction, and to improve the thermal cycle resistance. Specifically, equalization of thermal stress in each part of the apparatus, prevention of warpage due to expansion and contraction in the heat cycle, and the like are achieved. As a result, distortion between different materials such as between the heat sink 30 and the resin 70 is reduced. Can be reduced.

これらの耐ヒートサイクル性に関連する熱応力への対策は、マイコンを内蔵してインテリジェント化しモータ（アクチュエータ）と一体化する本半導体装置１００のようなものにおいては、温度環境が厳しくなる方向のニーズに対し、重要である。   Measures against the thermal stress related to heat cycle resistance are needs in the direction where the temperature environment becomes severe in the semiconductor device 100 such as the semiconductor device 100 that is intelligently integrated with the microcomputer and integrated with the motor (actuator). On the other hand, it is important.

また、本実施形態のように、動作保証がなされる温度環境が低い（つまり、厳しい）制御素子１０と比較的温度環境が高いパワー素子２０とを、同一パッケージとする構成においては、熱設計に係る構造設計もまた重要となる。   In addition, as in the present embodiment, in a configuration in which the control element 10 having a low temperature environment (that is, severe) in which the operation is guaranteed and the power element 20 having a relatively high temperature environment are formed in the same package, thermal design is performed. Such structural design is also important.

半導体装置１００を小型化する例として、半導体装置１００の総厚さを５ｍｍとしたとき、ｔｊ＝ｔｈ≒１．５ｍｍ程度とすることが目安である。また、製品に合せて、熱容量が必要なものについては、さらに厚みを大きくし、さらに小型化が要求されるものについては、さらに薄くすることができる。   As an example of downsizing the semiconductor device 100, when the total thickness of the semiconductor device 100 is 5 mm, it is a guideline that tj = th≈1.5 mm. In addition, the thickness required for the heat capacity according to the product can be further increased, and the thickness required for further downsizing can be further reduced.

また、上述したように、本実施形態の半導体装置１００においては、モータ停止時では、Ｈブリッジ構成となっている４個のパワーＭＯＳ素子２１〜２４のすべてがＯＦＦ状態であり、上昇時（下降時）では、２個のパワーＭＯＳ素子２１、２３がＯＮ状態（下降時ではＯＦＦ状態）、２個のパワーＭＯＳ素子２２、２４がＯＦＦ状態（下降時ではＯＮ状態）となる。   Further, as described above, in the semiconductor device 100 of the present embodiment, when the motor is stopped, all of the four power MOS elements 21 to 24 having the H-bridge configuration are in the OFF state, and when it is raised (lowered) 2), the two power MOS elements 21 and 23 are in the ON state (OFF state when lowered), and the two power MOS elements 22 and 24 are in the OFF state (ON state when lowered).

このような作動状態を鑑みて、本半導体装置１００においては、図１（ａ）に示されるように、４個のパワーＭＯＳ素子２１〜２４は、隣り合うパワー素子同士が同時にＯＮ状態とならないように配置されている。   In view of such an operating state, in this semiconductor device 100, as shown in FIG. 1A, in the four power MOS elements 21 to 24, adjacent power elements are not simultaneously turned on. Is arranged.

つまり、図１（ａ）に示されるように、上昇時および下降時において、ＯＮ状態となるパワーＭＯＳ素子とＯＦＦ状態となるパワーＭＯＳ素子とが、交互に配置された形となっている。   That is, as shown in FIG. 1 (a), the power MOS elements that are in the ON state and the power MOS elements that are in the OFF state are alternately arranged at the time of ascent and descent.

この配置形態について、さらに言うならば、本実施形態では、４個のパワー素子２１〜２４の少なくとも１つの素子をＯＮさせるときにおいて、同時期に隣り合うパワー素子同士の一方がＯＮ状態、他方がＯＦＦ状態となるように、４個のパワー素子２１〜２４の配置がなされている。   More specifically, in this embodiment, when at least one of the four power elements 21 to 24 is turned on, one of the adjacent power elements is in the ON state and the other is in the present embodiment. The four power elements 21 to 24 are arranged so as to be in the OFF state.

それによれば、４個のパワーＭＯＳ素子２１〜２４において隣り合うパワーＭＯＳ素子同士が同時にＯＮ状態とならないため、局所的に熱がこもるのを極力防止することができる。そして、パワーＭＯＳ素子２１〜２４の熱を第２の配線基板４２に広く分散させ、ヒートシンク３０に放熱可能な構成を実現することができ、好ましい。
［変形例等］
ここで、本実施形態の種々の変形例について述べておく。図３は、上記図１に示したヒートシンク３０以外に、本実施形態に適用可能なヒートシンク３０の種々の例を示す概略断面図である。 According to this, since the adjacent power MOS elements in the four power MOS elements 21 to 24 are not simultaneously turned on, it is possible to prevent local heat accumulation as much as possible. In addition, it is possible to realize a configuration in which the heat of the power MOS elements 21 to 24 can be widely dispersed in the second wiring board 42 to dissipate heat to the heat sink 30.
[Modifications, etc.]
Here, various modifications of the present embodiment will be described. FIG. 3 is a schematic cross-sectional view showing various examples of the heat sink 30 applicable to the present embodiment in addition to the heat sink 30 shown in FIG.

この図３に示される各ヒートシンク３０は、上記図１に示したヒートシンク３０と同様に、制御素子１０とパワー素子２０との熱的分離、およびケース２００への熱伝導を考慮したものである。   Each heat sink 30 shown in FIG. 3 takes into consideration thermal separation between the control element 10 and the power element 20 and heat conduction to the case 200 in the same manner as the heat sink 30 shown in FIG.

上記図１に示されるヒートシンク３０は、全体がＦｅからなる矩形板状のものであったが、本実施形態のヒートシンク３０としては、図３（ａ）、（ｂ）、（ｃ）に示されるように、少なくとも第１の配線基板４１と第２の配線基板４２との間に位置する部位が鉄系金属からなるものであればよい。   The heat sink 30 shown in FIG. 1 has a rectangular plate shape entirely made of Fe, but the heat sink 30 of this embodiment is shown in FIGS. 3 (a), 3 (b), and 3 (c). As described above, it suffices that at least the portion located between the first wiring board 41 and the second wiring board 42 is made of an iron-based metal.

図３（ａ）に示されるヒートシンク３０では、当該ヒートシンク３０のうち第２の配線基板４２の下すなわちパワー素子２０の下に位置する部位を、ＦｅからなるＦｅ構成部３０ａとＣｕからなるＣｕ構成部３０ｂの２層としている。   In the heat sink 30 shown in FIG. 3A, a portion of the heat sink 30 located under the second wiring board 42, that is, under the power element 20, is composed of an Fe constituent portion 30a made of Fe and a Cu constituent made of Cu. The layer 30b has two layers.

このようなヒートシンク３０は、ＦｅとＣｕのクラッド材を用いることなどにより形成することができる。そして、このヒートシンク３０においては、下層のＣｕ構成部３０ｂはケース２００への熱伝導を良好としつつ、樹脂７０と接触しないものにすることで、熱膨張のアンバランスによる剥離に対し、考慮がなされている。   Such a heat sink 30 can be formed by using a clad material of Fe and Cu. In the heat sink 30, the lower Cu component 30 b has good heat conduction to the case 200 and is not in contact with the resin 70, thereby taking into account peeling due to thermal expansion imbalance. ing.

図３（ｂ）に示されるヒートシンク３０では、当該ヒートシンク３０のうちパワー素子２０の下に位置する部位において、Ｆｅ構成部３０ａにＣｕ構成部３０ｂを埋め込んだ構成としており、ヒートシンク３０においてパワー素子２０の下部における縦方向の熱伝導性を向上したものである。   The heat sink 30 shown in FIG. 3B has a configuration in which the Cu constituent portion 30 b is embedded in the Fe constituent portion 30 a in a portion of the heat sink 30 located below the power element 20. The thermal conductivity in the vertical direction at the lower part of the plate is improved.

図３（ｃ）に示されるヒートシンク３０では、上記図３（ｂ）に示されるヒートシンク３０において、さらに、制御素子１０の下に位置する部位においても、Ｆｅ構成部３０ａにＣｕ構成部３０ｂを埋め込んだ構成としたものである。   In the heat sink 30 shown in FIG. 3C, the Cu constituent portion 30b is embedded in the Fe constituent portion 30a in the heat sink 30 shown in FIG. It is a configuration.

これら図３に示されるヒートシンク３０では、ヒートシンク３０のうち第１の配線基板４１と第２の配線基板４２との間に位置する部位が、Ｃｕなどの通常のヒートシンク材料に比べて熱伝導性が低く熱容量が大きい鉄系金属となっている。   In these heat sinks 30 shown in FIG. 3, the portion of the heat sink 30 located between the first wiring board 41 and the second wiring board 42 has a thermal conductivity as compared with a normal heat sink material such as Cu. It is a ferrous metal with low heat capacity.

そのため、これらのヒートシンク３０においては、当該部位におけるヒートシンク３０の蓄熱性が向上し、上記図１に示したヒートシンク３０と同様に、パワー素子２０の熱が制御素子１０へより伝わりにくくなる。   Therefore, in these heat sinks 30, the heat storage property of the heat sink 30 at the portion is improved, and the heat of the power element 20 is less likely to be transmitted to the control element 10, similarly to the heat sink 30 shown in FIG. 1.

図３（ｄ）に示されるヒートシンク３０では、第１の配線基板４１と第２の配線基板４２との間に位置する部位が、切り欠き部３２となっている。それにより、ヒートシンク３０のうち両配線基板４１、４２の間に位置する部位は、ヒートシンク３０のその他の部位に比べて薄肉部となっている。   In the heat sink 30 shown in FIG. 3D, a portion located between the first wiring board 41 and the second wiring board 42 is a notch 32. As a result, a portion of the heat sink 30 located between the wiring boards 41 and 42 is a thinner portion than the other portions of the heat sink 30.

このヒートシンク３０によれば、ヒートシンク３０のうち第１の配線基板４１と第２の配線基板４２との間に位置する部位、すなわち、切り欠き部３２の熱抵抗を大きくすることができ、両配線基板４１、４２間の熱伝導性を低くできるため、パワー素子２０の熱が制御素子１０へより伝わりにくくなる。   According to the heat sink 30, the portion of the heat sink 30 located between the first wiring board 41 and the second wiring board 42, that is, the thermal resistance of the notch 32 can be increased. Since the thermal conductivity between the substrates 41 and 42 can be lowered, the heat of the power element 20 is less likely to be transmitted to the control element 10.

そのため、この図３（ｄ）に示されるヒートシンク３０は、Ｃｕからなるものとすることができる。しかしながら、本ヒートシンク３０もＦｅからなるものとしてもよいことは、もちろんである。   Therefore, the heat sink 30 shown in FIG. 3D can be made of Cu. However, it goes without saying that the heat sink 30 may also be made of Fe.

また、図４は、本実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。この図４に示される半導体装置においては、装置の平面方向すなわちヒートシンク３０の平面方向の熱応力バランスを考慮した平面構成を採用している。   FIG. 4 is a schematic plan view showing an example in which the planar arrangement configuration is modified in the semiconductor device of this embodiment. The semiconductor device shown in FIG. 4 employs a planar configuration in consideration of the thermal stress balance in the planar direction of the device, that is, the planar direction of the heat sink 30.

図４では、第１の配線基板４１と第２の配線基板４２とで平面サイズを同等としており、さらに、信号端子５１、電流端子５２といったリード部材を、矩形板状のヒートシンク３０における４辺のそれぞれに設けた構成としている。それにより、半導体装置における構成の対称性が良くなり、熱応力バランスに優れたものになる。   In FIG. 4, the first wiring board 41 and the second wiring board 42 have the same planar size, and lead members such as the signal terminal 51 and the current terminal 52 are arranged on the four sides of the rectangular heat sink 30. Each is provided with a configuration. Thereby, the symmetry of the structure in the semiconductor device is improved, and the thermal stress balance is excellent.

また、図１（ａ）に示す本実施形態の半導体装置において、複数のパワーＭＯＳ素子２０を備え、複数のパワーＭＯＳ素子２０には半導体化されたリレー素子２０が含まれるように構成すると好ましい。なお、このような構成を採用した場合、半導体化されたリレー素子は、少なくとも４つ搭載されることとなる。   1A is preferably provided with a plurality of power MOS elements 20, and the plurality of power MOS elements 20 include a relay element 20 made semiconductor. In addition, when such a structure is employ | adopted, the relay element made into semiconductor will be mounted at least four.

従来は、プリント基板等にディスクリート素子であるリレー素子を搭載していたため、装置全体として非常に体格の大きいものであった。ところが、本実施形態のように、リレー素子を半導体化することにより、プリント基板等に搭載せずに、制御素子１０と１つの半導体装置１００内に収めることができようになるため、装置全体として小型化を図ることができる。また、リレー素子を半導体化することにより、発熱温度が上昇してしまうという課題を誘発してしまう。しかしながら、上記実施形態のような構造を採用することにより、適切な放熱特性を実現することができるようなるため、半導体化したリレー素子２０を制御素子１０と１つの半導体装置１００内に収めるという構造を実現することができる。   Conventionally, since a relay element, which is a discrete element, is mounted on a printed circuit board or the like, the entire apparatus is very large. However, since the relay element is made into a semiconductor as in this embodiment, it can be accommodated in the control element 10 and one semiconductor device 100 without being mounted on a printed circuit board or the like. Miniaturization can be achieved. In addition, by using a relay element as a semiconductor, a problem that the heat generation temperature rises is induced. However, since a suitable heat dissipation characteristic can be realized by adopting the structure as in the above embodiment, the structure in which the relay element 20 that is made into a semiconductor is housed in the control element 10 and one semiconductor device 100 is provided. Can be realized.

また、図１（ａ）に示す本実施形態の半導体装置において、第２の電子素子（２０）と第２の配線基板（４２）とは、接着剤（本発明言う、接合部材）により接合されるが、この接着剤の厚みを１００μｍ以下にすると好ましい。それによれば、図１０に示されるように、半導体化されたリレー素子２０の発熱を、適切に放熱することができる。   In the semiconductor device of the present embodiment shown in FIG. 1A, the second electronic element (20) and the second wiring board (42) are joined by an adhesive (a joining member according to the present invention). However, the thickness of the adhesive is preferably 100 μm or less. According to this, as shown in FIG. 10, the heat generated by the semiconductor-made relay element 20 can be appropriately radiated.

また、図７（ａ）及び図７（ｂ）は、本実施形態の半導体装置において、構成を変形した例を示す概略図である。図７（ｃ）は、本実施形態の半導体装置装置の製造方法におけるモールド樹脂の封止工程を説明するための図である。   FIG. 7A and FIG. 7B are schematic views showing examples in which the configuration is modified in the semiconductor device of this embodiment. FIG. 7C is a view for explaining a molding resin sealing step in the method of manufacturing a semiconductor device according to this embodiment.

図７（ａ）に示されるように、ヒートシンク３０と吊りリード２３２とが、接合部２３３にて接合されている。ここでは、ヒートシンク３０の上面にて吊りリード２３２をかしめることにより接合部２３３が形成されている。具体的には、ヒートシンク３０の上面に形成された突起に吊りリード２３２の穴を嵌合させ、上記突起をかしめて潰すなどの方法により、かしめ固定が行われる。   As shown in FIG. 7A, the heat sink 30 and the suspension lead 232 are joined at the joint 233. Here, the joint portion 233 is formed by caulking the suspension lead 232 on the upper surface of the heat sink 30. Specifically, caulking and fixing are performed by a method in which a hole of the suspension lead 232 is fitted into a protrusion formed on the upper surface of the heat sink 30 and the protrusion is caulked and crushed.

そして、図７（ｂ）に示されるように、モールド樹脂７０の端部のうち吊りリード２３２の周囲に位置する部位では、吊りリード２３２の直上に位置する部分が、吊りリード２３２の直下に位置する部分よりも引っ込んだ引っ込み部２３４として構成されている。なお、この引っ込み部２３４の引っ込み寸法ｄは、限定するものではないが、たとえば、吊りリード２３２の板厚（たとえば０．数ｍｍ程度）と同程度もしくはそれ以上であり、好ましくは、１ｍｍ程度以内とすることができる。   Then, as shown in FIG. 7B, in the portion located around the suspension lead 232 in the end portion of the mold resin 70, the portion located directly above the suspension lead 232 is located directly below the suspension lead 232. It is configured as a retracting portion 234 that is retracted from the portion to be. The retracting dimension d of the retracting portion 234 is not limited, but is, for example, about the same as or more than the plate thickness (for example, about several millimeters) of the suspension lead 232, and preferably within about 1 mm. It can be.

次に、この半導体装置１００の製造方法について、図７（ｃ）を用いて述べる。   Next, a method for manufacturing the semiconductor device 100 will be described with reference to FIG.

まず、ヒートシンク３０の上面に第１の配線基板４１、第２の配線基板４２、制御素子１０、パワーＭＯＳ素子２０を搭載し、制御素子１０、パワーＭＯＳ素子２０の周囲に各端子５１、５２を設けるとともにヒートシンク３０と吊りリード２３２とをかしめなどにより接合する。また、制御素子１０、パワーＭＯＳ素子２０と各端子５１、５２とをボンディングワイヤ６０などにより電気的に接続する。   First, the first wiring board 41, the second wiring board 42, the control element 10, and the power MOS element 20 are mounted on the upper surface of the heat sink 30, and the terminals 51 and 52 are arranged around the control element 10 and the power MOS element 20. The heat sink 30 and the suspension lead 232 are joined by caulking or the like. Further, the control element 10 and the power MOS element 20 are electrically connected to the terminals 51 and 52 by bonding wires 60 or the like.

こうして、ヒートシンク３０、制御素子１０、パワーＭＯＳ素子２０および各端子５１、５２が一体化した一体化部材１０１を、金型２００に設置する。なお、金型２００は、下型２１０と上型２２０とを合致させることにより、その内部に、モールド樹脂７０の形状に対応したキャビティ２３０が形成されるものである。具体的には、上記一体化部材１０１を金型２００の下型２１０に設置し、上型２２０を合致させる。それにより、上記一体化部材１０１が金型２００のキャビティ２３０内に設置される。   Thus, the integrated member 101 in which the heat sink 30, the control element 10, the power MOS element 20, and the terminals 51 and 52 are integrated is installed in the mold 200. The mold 200 is configured such that a cavity 230 corresponding to the shape of the mold resin 70 is formed in the mold 200 by matching the lower mold 210 and the upper mold 220. Specifically, the integrated member 101 is installed on the lower mold 210 of the mold 200 and the upper mold 220 is matched. Accordingly, the integrated member 101 is installed in the cavity 230 of the mold 200.

次に、モールド樹脂７０の封止工程では、金型２００の上型２１０によって吊りリード２３２のみを押さえることにより、ヒートシンク３０を金型２００の下型２１０に押しつけるようにする。   Next, in the sealing step of the mold resin 70, the heat sink 30 is pressed against the lower mold 210 of the mold 200 by pressing only the suspension leads 232 with the upper mold 210 of the mold 200.

ここで、本実施形態では、上型２２０により吊りリード２３２を押さえる部分すなわち押さえ部２２１は、上型２２０の一部が下型２１０よりもキャビティ２３０内へ突出した突出部２２１として構成されている。   Here, in this embodiment, the portion that holds the suspension lead 232 by the upper die 220, that is, the holding portion 221, is configured as a protruding portion 221 in which a part of the upper die 220 protrudes into the cavity 230 from the lower die 210. .

このような突出部２２１の突出寸法ｄ（図７（ｂ）参照）は、上記図７（ａ）に示される引っ込み部２３４の引っ込み寸法ｄに相当するものであり、たとえば、吊りリード２３２の板厚（たとえば０．数ｍｍ程度）と同程度もしくはそれ以上であり、好ましくは、１ｍｍ程度以内とすることができる。   The protruding dimension d (see FIG. 7B) of the protruding part 221 corresponds to the retracted dimension d of the retracting part 234 shown in FIG. 7A, for example, the plate of the suspension lead 232 It is about the same as or more than the thickness (for example, about several millimeters), and preferably about 1 mm or less.

そして、一体化部材１０１を金型２００内に設置した状態では、この突出部２２１が上方から吊りリード２３２を押さえるが、このとき、吊りリード２３２の下部は支えが無いため、吊りリード２３２は若干たわみ、吊りリード２３２ひいては一体化部材１０１は下方に押さえつけられる。   In the state where the integrated member 101 is installed in the mold 200, the projecting portion 221 presses the suspension lead 232 from above. At this time, since the lower portion of the suspension lead 232 has no support, the suspension lead 232 is slightly The deflection, the suspension lead 232, and thus the integrated member 101 are pressed down.

そのため、一体化部材１０１におけるヒートシンク３０の下面は、金型２００の下型２１０に押しつけられて密着する。そして、この状態で、キャビティ２３０内に溶融状態にあるモールド樹脂７０を注入して充填することにより、ヒートシンク３０の下面が露出するように、一体化部材１０１がモールド樹脂７０によって封止される。   Therefore, the lower surface of the heat sink 30 in the integrated member 101 is pressed against and closely contacts the lower mold 210 of the mold 200. In this state, the mold member 70 in a molten state is injected and filled in the cavity 230, whereby the integrated member 101 is sealed with the mold resin 70 so that the lower surface of the heat sink 30 is exposed.

その後は、モールド樹脂７０を冷却して固化させ、モールド樹脂７０によって封止された一体化部材１０１を金型２００から取り出す。こうして、上記半導体装置１００ができあがる。   Thereafter, the mold resin 70 is cooled and solidified, and the integrated member 101 sealed with the mold resin 70 is taken out from the mold 200. Thus, the semiconductor device 100 is completed.

以上のように、このような製造方法によれば樹脂封止を行うワークを金型２００内に固定するために、吸引装置などの特別な装置が不要であるため、コストアップはほとんど生じることはない。よって、本実施形態によれば、ヒートシンク３０の下面をモールド樹脂７０から適切に露出させつつ、ヒートシンク３０または第１の配線基板４１、第２の配線基板４２の上面におけるデッドスペースを小さくすることができる。   As described above, according to such a manufacturing method, a special device such as a suction device is not required to fix the work to be resin-sealed in the mold 200, so that the cost is almost increased. Absent. Therefore, according to the present embodiment, it is possible to reduce the dead space on the upper surface of the heat sink 30 or the first wiring substrate 41 and the second wiring substrate 42 while appropriately exposing the lower surface of the heat sink 30 from the mold resin 70. it can.

また、図８は、本実施形態の半導体装置において、平面配置構成を変形した例を示す概略平面図である。   FIG. 8 is a schematic plan view showing an example in which the planar arrangement configuration is modified in the semiconductor device of this embodiment.

図８に示されるように、ヒートシンク３０の搭載面３０ａには、複数の検査端子５３、５４が設けられている。この検査端子５３、５４は、制御素子１０、パワーＭＯＳ素子２０の初期不良を検査するための端子であり、製品使用時に不要となる端子であるため、検査終了後には、製品を実装する際に邪魔にならない程度にカットされるものである。なお、図８に示す検査端子５３、５４は、カットした状態を示すものである。   As shown in FIG. 8, the mounting surface 30 a of the heat sink 30 is provided with a plurality of inspection terminals 53 and 54. The inspection terminals 53 and 54 are terminals for inspecting initial defects of the control element 10 and the power MOS element 20 and are unnecessary when the product is used. It is cut to the extent that it does not get in the way. Note that the inspection terminals 53 and 54 shown in FIG. 8 indicate a cut state.

ここで、本実施形態では、信号端子５１、５２はヒートシンク３０の搭載面３０ｃと平行な方向に延びるように配置されているとともに、検査端子５３、５４は信号端子５１、５２の延在方向に対して直交する方向に延びるように配置されている。   Here, in the present embodiment, the signal terminals 51 and 52 are arranged so as to extend in a direction parallel to the mounting surface 30 c of the heat sink 30, and the inspection terminals 53 and 54 extend in the extending direction of the signal terminals 51 and 52. It is arrange | positioned so that it may extend in the orthogonal direction.

通常、信号端子５１、５２は高い電圧（１２Ｖ）を扱う端子であり、検査端子５３、５４は低い電圧（５Ｖ）を扱う端子であり、検査端子５３、５４は外部からの電気ノイズに弱い端子である。   Usually, the signal terminals 51 and 52 are terminals that handle a high voltage (12V), the inspection terminals 53 and 54 are terminals that handle a low voltage (5V), and the inspection terminals 53 and 54 are terminals that are vulnerable to external electric noise. It is.

そこで、本実施形態よれば、検査端子５３、５４を信号端子５１、５２の延在方向と直交する方向に延びるように配置しているため、装置の形状の変更及び拡大をしなくとも、検査端子５３、５４を信号端子５１、５２から遠ざけることができるので、検査端子５３、５４に対する電気ノイズの影響を防止することができる。   Therefore, according to the present embodiment, since the inspection terminals 53 and 54 are arranged so as to extend in a direction orthogonal to the extending direction of the signal terminals 51 and 52, the inspection terminals can be inspected without changing and expanding the shape of the apparatus. Since the terminals 53 and 54 can be moved away from the signal terminals 51 and 52, the influence of electrical noise on the inspection terminals 53 and 54 can be prevented.

また、本実施形態では、樹脂７０のうち検査端子５３、５４が配置され部位には凹部３０ｄが形成されており、検査端子（５３、５４）はこの凹部３０ｄに奥まって配置されている。それによれば、検査端子５３、５４の周囲を樹脂７０にて覆うことができるため、製品使用時には不要になる検査端子５３、５４を、外部からの電気ノイズ等から保護することができる。   Further, in the present embodiment, the inspection terminals 53 and 54 are disposed in the resin 70 and the recess 30d is formed in the portion, and the inspection terminals (53 and 54) are disposed behind the recess 30d. According to this, since the periphery of the inspection terminals 53 and 54 can be covered with the resin 70, the inspection terminals 53 and 54 that are not required when the product is used can be protected from external electric noise and the like.

また、本実施形態においては、樹脂７０のうち互いに対向する端部の一方に第１の信号端子５１が配置され、当該端部の他方に第２の信号端子５２が配置され、第１および第２の信号端子５１、５２の突出方向が１方向にそろっているものにできる。   In the present embodiment, the first signal terminal 51 is disposed at one of the end portions of the resin 70 facing each other, and the second signal terminal 52 is disposed at the other end portion of the resin 70. The projecting direction of the two signal terminals 51 and 52 can be aligned in one direction.

また、本実施形態においては、樹脂７０のうち互いに対向する端部の一方に第１の検査端子５３が配置され、当該端部の他方に第２の検査端子５４が配置され、第１および第２の検査端子５３、５４の突出方向が１方向にそろっているものにできる。   In the present embodiment, the first inspection terminal 53 is disposed on one of the opposing ends of the resin 70, and the second inspection terminal 54 is disposed on the other end of the resin 70. The two test terminals 53 and 54 can be projected in the same direction.

また、図１１（ａ）及び図１１（ｂ）は、本実施形態の実装構造示す概略図である。この図１１（ａ）及び図１１（ｂ）に示されるように、上述の半導体装置１００は、半導体装置１００のコネクター側端子１５１を介して、外部と接続するコネクター４００に設けられた端子１５３と溶接などにより電気的に接続されている。また、半導体装置１００は、半導体装置１００のモータ側端子１５２を介して、第１の電子素子１０及び第２の電子素子２０により駆動されるモーター駆動体４１０に設けられた端子１５４と溶接などにより電気的に接続されている。   FIGS. 11A and 11B are schematic views showing the mounting structure of the present embodiment. As shown in FIGS. 11A and 11B, the semiconductor device 100 described above includes terminals 153 provided on the connector 400 connected to the outside via the connector-side terminals 151 of the semiconductor device 100. It is electrically connected by welding or the like. Further, the semiconductor device 100 is welded to a terminal 154 provided on the motor driving body 410 driven by the first electronic element 10 and the second electronic element 20 via the motor-side terminal 152 of the semiconductor device 100. Electrically connected.

そして、このような実装構造において、コネクター４００と第１の電子素子（１０）及び第２の電子素子２０との間に接続され外部からのノイズを除去するコンデンサ４２０は、半導体装置１００における樹脂７０の表面に直接搭載すると好ましい。また、コンデンサ４２０以外にも、コイル４３０などの素子を、半導体装置１００における樹脂７０の表面に直接搭載してもよい。   In such a mounting structure, the capacitor 420 connected between the connector 400 and the first electronic element (10) and the second electronic element 20 to remove external noise is the resin 70 in the semiconductor device 100. It is preferable that it is directly mounted on the surface. In addition to the capacitor 420, an element such as the coil 430 may be directly mounted on the surface of the resin 70 in the semiconductor device 100.

従来の実装構造の概略構造を示す図である図９（ａ）および図９（ｂ）に示されるように、従来の制御素子３１０、パワーＭＯＳ素子３２０は、プリント基板３００上に、ディスクリート素子であるリレー素子３３０、電解コンデンサ素子３４０、コンデンサ素子３５０、コイル３６０、チップ抵抗３８０とともに搭載されていた。そして、このプリント基板３００上の一部にコネクター３７０が配置され、このコネクター３７０とモーター等の駆動体（図示せず）とが、ワイヤーハーネスなどにより電気的に接続されていた。   As shown in FIGS. 9A and 9B, which are diagrams showing a schematic structure of a conventional mounting structure, the conventional control element 310 and the power MOS element 320 are discrete elements on a printed circuit board 300. A certain relay element 330, electrolytic capacitor element 340, capacitor element 350, coil 360, and chip resistor 380 were mounted. A connector 370 is disposed on a part of the printed circuit board 300, and the connector 370 and a driving body (not shown) such as a motor are electrically connected by a wire harness or the like.

このような実装構造に対して、本実施形態のような実装構造によれば、リレー素子２０を半導体化することにより半導体装置１００内に収めるとともに、コンデンサ４２０やコイル４３０は半導体装置１００における樹脂７０の表面に直接搭載されるため、装置全体としての小型化を図ることができるようになる。   In contrast to such a mounting structure, according to the mounting structure as in this embodiment, the relay element 20 is made into a semiconductor by being contained in the semiconductor device 100, and the capacitor 420 and the coil 430 are made of the resin 70 in the semiconductor device 100. Since it is directly mounted on the surface, it is possible to reduce the size of the entire apparatus.

（他の実施形態）
なお、上記実施形態では、第１の電子素子が制御素子であり、第２の電子素子がパワー素子であったが、本発明における各電子素子としては、第２の電子素子が第１の電子素子よりも大電流が流れ且つ大きい発熱を行うものであればよく、制御素子やパワー素子などに限定されない。 (Other embodiments)
In the above embodiment, the first electronic element is the control element and the second electronic element is the power element. However, as each electronic element in the present invention, the second electronic element is the first electronic element. Any device can be used as long as a larger current flows than the device and generates a large amount of heat, and the device is not limited to a control device or a power device.

また、上記実施形態に示される半導体装置では、樹脂３０にてモールドされた装置構成を採用しているが、樹脂モールドされない構成であってもよい。たとえば、上記図１に示される半導体装置１００において上記樹脂３０を省略した構成を採用してもよい。   In the semiconductor device shown in the above embodiment, a device configuration molded with the resin 30 is adopted, but a configuration in which the resin is not molded may be used. For example, a configuration in which the resin 30 is omitted in the semiconductor device 100 shown in FIG. 1 may be adopted.

要するに、本発明は、第１の電子素子と第１の電子素子よりも大電流が流れ且つ大きい発熱を行う第２の電子素子とを備える半導体装置において、第１の電子素子、第２の電子素子を分離されたそれぞれの配線基板上に実装し、さらに各配線基板を離間させてヒートシンク上に搭載した構成を採用することを要部とするものであり、その他の部分については、適宜設計変更が可能である。   In short, the present invention provides a first electronic element, a second electron in a semiconductor device including a first electronic element and a second electronic element that generates a larger amount of heat and generates larger current than the first electronic element. The element is mounted on each separated wiring board, and each wiring board is further separated and mounted on the heat sink. The other parts are appropriately changed in design. Is possible.

１０…制御素子
２０、２１、２２、２３、２４…パワーＭＯＳ素子（リレー素子）、
３０…ヒートシンク
３０ｃ…ヒートシンクの搭載面
３０ｄ…ヒートシンクの凹部
３１…ヒートシンクの突起部
４１…第１の配線基板
４２…第２の配線基板
５３、５４…検査端子
７０…樹脂
２３２…吊りリード 10 ... Control elements 20, 21, 22, 23, 24 ... Power MOS elements (relay elements),
30 ... Heat sink 30c ... Heat sink mounting surface 30d ... Heat sink recess 31 ... Heat sink protrusion 41 ... First wiring board 42 ... Second wiring boards 53, 54 ... Inspection terminal 70 ... Resin 232 ... Hanging lead

Claims (16)

第１の電子素子（１０）と前記第１の電子素子（１０）よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子（２０）とを備える半導体装置において、
ヒートシンク（３０）と、
前記ヒートシンク（３０）の一面上に搭載され、それぞれ分離された第１の配線基板（４１）、第２の配線基板（４２）とを備え、
前記第１の電子素子（１０）は、前記第１の配線基板（４１）の上に実装され、前記第２の電子素子（２０）は、前記第２の配線基板（４２）の上に実装されており、
前記ヒートシンク（３０）はＦｅからなり、前記第２の電子素子（２０）からの一時的な発熱を蓄熱して前記第１の電子素子（１０）への熱伝導を抑制するものであることを特徴とする半導体装置。 In a semiconductor device comprising: a first electronic element (10); and a second electronic element (20) that conducts a larger amount of current and generates greater heat than the first electronic element (10).
A heat sink (30);
A first wiring board (41) and a second wiring board (42) mounted on one surface of the heat sink (30) and separated from each other;
The first electronic element (10) is mounted on the first wiring board (41), and the second electronic element (20) is mounted on the second wiring board (42). Has been
The heat sink (30) is made of Fe, and stores heat generated temporarily from the second electronic element (20) to suppress heat conduction to the first electronic element (10). A featured semiconductor device. 第１の電子素子（１０）と前記第１の電子素子（１０）よりも大きい電流が流れ且つ大きい発熱を行う第２の電子素子（２０）とを備える半導体装置において、
ヒートシンク（３０）と、
前記ヒートシンク（３０）の一面上に搭載され、それぞれ分離された第１の配線基板（４１）、第２の配線基板（４２）とを備え、
前記第１の電子素子（１０）は、前記第１の配線基板（４１）の上に実装され、前記第２の電子素子（２０）は、前記第２の配線基板（４２）の上に実装されており、
前記ヒートシンク（３０）は、熱膨張係数αが１２×１０−６／℃である材料から構成されていることを特徴とする半導体装置。 In a semiconductor device comprising: a first electronic element (10); and a second electronic element (20) that conducts a larger amount of current and generates greater heat than the first electronic element (10).
A heat sink (30);
A first wiring board (41) and a second wiring board (42) mounted on one surface of the heat sink (30) and separated from each other;
The first electronic element (10) is mounted on the first wiring board (41), and the second electronic element (20) is mounted on the second wiring board (42). Has been
The semiconductor device, wherein the heat sink (30) is made of a material having a thermal expansion coefficient α of 12 × 10 −6 / ° C. 前記ヒートシンク（３０）は、前記第１の配線基板（４１）と前記第２の配線基板（４２）との間に位置する部位が、切り欠き部（３２）となっているものであることを特徴とする請求項１または２に記載の半導体装置。   The heat sink (30) has a notch (32) at a portion located between the first wiring board (41) and the second wiring board (42). The semiconductor device according to claim 1, wherein the semiconductor device is characterized. 前記第１の電子素子（１０）、前記第２の電子素子（２０）、前記第１の配線基板（４１）、前記第２の配線基板（４２）および前記ヒートシンク（３０）は、樹脂（７０）によってモールドされており、
前記ヒートシンク（３０）の他面は、前記樹脂（７０）から露出していることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。 The first electronic element (10), the second electronic element (20), the first wiring board (41), the second wiring board (42), and the heat sink (30) are made of resin (70 )
The semiconductor device according to any one of claims 1 to 3, wherein the other surface of the heat sink (30) is exposed from the resin (70). 前記ヒートシンク（３０）における前記一面と前記他面との間の側面に、突起部（３１）が形成されており、前記突起部（３１）が前記樹脂（７０）に食い込んでいることを特徴とする請求項４に記載の半導体装置。   A protrusion (31) is formed on a side surface between the one surface and the other surface of the heat sink (30), and the protrusion (31) bites into the resin (70). The semiconductor device according to claim 4. 前記第２の電子素子は、パワー素子（２０）であり、
前記第１の電子素子は、前記パワー素子（２０）を制御するための制御素子（１０）であることを特徴とする請求項１ないし５のいずれか１つに記載の半導体装置。 The second electronic element is a power element (20);
6. The semiconductor device according to claim 1, wherein the first electronic element is a control element (10) for controlling the power element (20). 前記第２の電子素子は、パワー素子（２０）であり、
前記第１の電子素子は、前記パワー素子（２０）を制御するための制御素子（１０）であり、
前記樹脂（７０）のガラス転移温度が、前記パワー素子（２０）の動作可能な最高温度よりも高いことを特徴とする請求項１ないし６のいずれかに記載の半導体装置。 The second electronic element is a power element (20);
The first electronic element is a control element (10) for controlling the power element (20),
The semiconductor device according to claim 1, wherein a glass transition temperature of the resin (70) is higher than a maximum temperature at which the power element (20) can operate. 前記第１の配線基板（４１）および前記第２の配線基板（４２）は、セラミックからなるセラミック基板であることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。   8. The semiconductor device according to claim 1, wherein the first wiring board (41) and the second wiring board (42) are ceramic substrates made of ceramic. 複数の前記第２の電子素子（２０）を備え、該複数の前記第２の電子素子（２０）には半導体化されたリレー素子が含まれていることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置。   9. A plurality of the second electronic elements (20), wherein the plurality of second electronic elements (20) include a semiconductorized relay element. The semiconductor device according to any one of the above. 前記第２の電子素子（２０）と前記第２の配線基板（４２）とを接合する接合部材の厚みを１００μｍ以下にしたことを特徴とする請求項１ないし９のいずれかに記載の半導体装置。   10. The semiconductor device according to claim 1, wherein a thickness of a bonding member for bonding the second electronic element (20) and the second wiring board (42) is 100 [mu] m or less. . 前記第１の電子素子（１０）、前記第２の電子素子（２０）、前記第１の配線基板（４１）、前記第２の配線基板（４２）および前記ヒートシンク（３０）は樹脂（７０）によってモールドされ、前記ヒートシンク（３０）の他面は前記樹脂（７０）から露出しており、前記ヒートシンク（３０）の周囲に設けられた信号端子（５１、５２）と、前記ヒートシンク（３０）と接合された前記信号端子（５１、５２）の吊りリード（２３２）とを備え、前記樹脂（７０）の端部のうち前記吊りリード（２３２）の周囲に位置する部位では、前記吊りリード（２３２）の直上に位置する部分が、前記吊りリード（２３２）の直下に位置する部分よりも引っ込んでいることを特徴とする請求項１ないし１０のいずれかに記載の半導体装置。   The first electronic element (10), the second electronic element (20), the first wiring board (41), the second wiring board (42) and the heat sink (30) are made of resin (70). The other surface of the heat sink (30) is exposed from the resin (70), the signal terminals (51, 52) provided around the heat sink (30), the heat sink (30), The suspension leads (232) of the signal terminals (51, 52) joined to each other, and the suspension leads (232) are located at the periphery of the suspension leads (232) among the ends of the resin (70). 11. The semiconductor device according to claim 1, wherein a portion located immediately above is recessed more than a portion located directly below the suspension lead. 前記ヒートシンク（３０）の周囲に設けられた信号端子（５１、５２）と検査端子（５３、５４）とを備え、前記信号端子（５１、５２）は前記ヒートシンク（３０）の前記搭載面（３０ｃ）と平行な方向に延びるように配置されているとともに、前記検査端子（５３、５４）は前記信号端子（５１、５２）の延在方向に対して直交する方向に延びるように配置されていることを特徴とする請求項１ないし１１のいずれかに記載の半導体装置。   It has signal terminals (51, 52) and inspection terminals (53, 54) provided around the heat sink (30), and the signal terminals (51, 52) are mounted on the mounting surface (30c) of the heat sink (30). ) And the inspection terminals (53, 54) are arranged to extend in a direction orthogonal to the extending direction of the signal terminals (51, 52). 12. The semiconductor device according to claim 1, wherein the semiconductor device is a semiconductor device. 前記樹脂（７０）のうち前記検査端子（５３、５４）が配置され部位には凹部（３０ｄ）が形成されており、前記検査端子（５３、５４）は奥まって配置されていることを特徴とする請求項１２に記載の半導体装置。   The inspection terminal (53, 54) is disposed in the resin (70), and a concave portion (30d) is formed in a portion thereof, and the inspection terminal (53, 54) is disposed in the back. The semiconductor device according to claim 12. 前記樹脂（７０）のうち互いに対向する端部の一方に前記第１の信号端子（５１）が配置され、当該端部の他方に前記第２の信号端子（５２）が配置され、前記第１および第２の信号端子（５１、５２）の突出方向が１方向にそろっていることを特徴とする請求項１２または１３に記載の半導体装置。   The first signal terminal (51) is disposed at one of the end portions of the resin (70) facing each other, and the second signal terminal (52) is disposed at the other end of the end portion. 14. The semiconductor device according to claim 12, wherein the protruding directions of the second signal terminals (51, 52) are aligned in one direction. 前記樹脂（７０）のうち互いに対向する端部の一方に前記第１の検査端子（５３）が配置され、当該端部の他方に前記第２の検査端子（５４）が配置され、前記第１および第２の検査端子（５３、５４）の突出方向が１方向にそろっていることを特徴とする請求項１２ないし１４のいずれか１つに記載の半導体装置。   The first inspection terminal (53) is disposed on one of the opposing ends of the resin (70), and the second inspection terminal (54) is disposed on the other end of the resin. The semiconductor device according to claim 12, wherein the protruding directions of the second inspection terminals (53, 54) are aligned in one direction. 請求項１ないし１５のいずれかに記載の半導体装置は、前記第１の電子素子（１０）及び前記第２の電子素子（２０）により駆動される駆動体及びコネクター（３０１）と電気的に接続されるとともに、前記コネクターと前記第１の電子素子（１０）及び前記第２の電子素子（２０）との間に接続され外部からのノイズを除去するコンデンサ（４２０）は、前記樹脂（７０）の表面に直接搭載されることを特徴とする。   16. The semiconductor device according to claim 1, wherein the semiconductor device is electrically connected to a driver and a connector (301) driven by the first electronic element (10) and the second electronic element (20). In addition, a capacitor (420) connected between the connector and the first electronic element (10) and the second electronic element (20) for removing noise from the outside includes the resin (70). It is directly mounted on the surface of
JP2009113480A 2004-04-14 2009-05-08 Semiconductor device and heat sink Expired - Fee Related JP5257229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009113480A JP5257229B2 (en) 2004-04-14 2009-05-08 Semiconductor device and heat sink

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004118889 2004-04-14
JP2004118889 2004-04-14
JP2009113480A JP5257229B2 (en) 2004-04-14 2009-05-08 Semiconductor device and heat sink

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004200448A Division JP4333505B2 (en) 2004-04-14 2004-07-07 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009170947A true JP2009170947A (en) 2009-07-30
JP5257229B2 JP5257229B2 (en) 2013-08-07

Family

ID=40971704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009113480A Expired - Fee Related JP5257229B2 (en) 2004-04-14 2009-05-08 Semiconductor device and heat sink

Country Status (1)

Country Link
JP (1) JP5257229B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134756A (en) * 2009-12-22 2011-07-07 Yazaki Corp Hybrid circuit
JP2013012514A (en) * 2011-06-28 2013-01-17 Yazaki Corp Hybrid circuit
JP2015126168A (en) * 2013-12-27 2015-07-06 三菱電機株式会社 Power module
JP2016143846A (en) * 2015-02-05 2016-08-08 三菱電機株式会社 Semiconductor device
JP2017162963A (en) * 2016-03-09 2017-09-14 株式会社デンソー Electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235430A (en) * 1993-12-27 1995-09-05 Hitachi Ltd Ignition device for internal combustion engine
JP2000183278A (en) * 1998-12-18 2000-06-30 Fuji Electric Co Ltd Method for assembling power module
JP2005328015A (en) * 2004-04-14 2005-11-24 Denso Corp Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235430A (en) * 1993-12-27 1995-09-05 Hitachi Ltd Ignition device for internal combustion engine
JP2000183278A (en) * 1998-12-18 2000-06-30 Fuji Electric Co Ltd Method for assembling power module
JP2005328015A (en) * 2004-04-14 2005-11-24 Denso Corp Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134756A (en) * 2009-12-22 2011-07-07 Yazaki Corp Hybrid circuit
US9117735B2 (en) 2009-12-22 2015-08-25 Yazaki Corporation Hybrid circuit
JP2013012514A (en) * 2011-06-28 2013-01-17 Yazaki Corp Hybrid circuit
JP2015126168A (en) * 2013-12-27 2015-07-06 三菱電機株式会社 Power module
JP2016143846A (en) * 2015-02-05 2016-08-08 三菱電機株式会社 Semiconductor device
JP2017162963A (en) * 2016-03-09 2017-09-14 株式会社デンソー Electronic device
WO2017154923A1 (en) * 2016-03-09 2017-09-14 株式会社デンソー Electronic device

Also Published As

Publication number Publication date
JP5257229B2 (en) 2013-08-07

Similar Documents

Publication Publication Date Title
US7829995B2 (en) Semiconductor device and method of fabrication
US20070075419A1 (en) Semiconductor device having metallic lead and electronic device having lead frame
EP1396885A1 (en) Resin moulded automotive electronic control unit
JP2008118067A (en) Power module and motor-integrated controlling device
JP4385324B2 (en) Semiconductor module and manufacturing method thereof
JP5257229B2 (en) Semiconductor device and heat sink
JP2008141140A (en) Semiconductor device
JP4333505B2 (en) Semiconductor device
JP3935381B2 (en) Electronic circuit device having double-sided electrode semiconductor element and method of manufacturing the electronic circuit device
JP2002222903A (en) Semiconductor package and semiconductor device
JP4305356B2 (en) Semiconductor device
JP2007073674A (en) Semiconductor device
JP2009141150A (en) Semiconductor device
JP2005332918A (en) Electronic apparatus
WO2022138068A1 (en) Semiconductor package and electronic device using same
JP2007288044A (en) Semiconductor device
JP4400575B2 (en) Manufacturing method of electronic device
JP2004048084A (en) Semiconductor power module
JP2010103231A (en) Electronic device
JP4961314B2 (en) Power semiconductor device
JP4443503B2 (en) Semiconductor device and manufacturing method thereof
JP4534613B2 (en) Electronic equipment
JP5256128B2 (en) Electronic circuit enclosure
JP6887476B2 (en) Semiconductor power module
JP4225246B2 (en) Manufacturing method of electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5257229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees