JP2009170922A - 透過性誘電体膜の製造方法 - Google Patents

透過性誘電体膜の製造方法 Download PDF

Info

Publication number
JP2009170922A
JP2009170922A JP2009007010A JP2009007010A JP2009170922A JP 2009170922 A JP2009170922 A JP 2009170922A JP 2009007010 A JP2009007010 A JP 2009007010A JP 2009007010 A JP2009007010 A JP 2009007010A JP 2009170922 A JP2009170922 A JP 2009170922A
Authority
JP
Japan
Prior art keywords
oxygen
film
precursor
silicon
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007010A
Other languages
English (en)
Inventor
Vincent Jousseaume
ヴァンサン・ジュウソーム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2009170922A publication Critical patent/JP2009170922A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】本発明の主題は、透過性誘電体膜の製造方法である。
【解決手段】本発明は、
ａ）ケイ素と、炭素と、水素と、酸素と、場合により窒素及び／又はフッ素とを含む材料であり、前記材料はケイ素−炭素結合を過半数含み、ケイ素−酸素結合を前記材料中の酸素が原子数で３０％を超えない程度に一部含む材料の膜を基板に堆積する段階と、
ｂ）段階ａ）において堆積された膜中のケイ素−酸素結合を化学物質によって選択的に分解する段階と、
を含む透過性誘電体膜の製造方法に関する。
応用例：エアギャップの形成、特に集積回路のエアギャップ相互接続の製造のための化学物質を透過する膜を通じた化学物質の拡散による犠牲材料の分解を含む全ての製造方法におけるマイクロエレクトロニクス及びマイクロテクノロジー。
【選択図】なし

Description

本発明は、例えばフッ化水素酸のように、半導体業界において化学物質による分解を実現するために一般的に使用される物質に対して透過性を有すると同時に耐性も有する誘電体膜の製造方法に関する。さらにこれらの膜は、低誘電率（ｌｏｗ−ｋ）を有する、すなわち比誘電率ｋが通常４．０以下であるという特性を有する。
これらの特性によって、前記膜は、マイクロエレクトロニクス及びマイクロテクノロジーにおけるエアギャップを形成するための化学物質を透過する膜を通じた化学物質の拡散による犠牲材料の分解を含む全ての製造過程において使用され得る。本製造方法は、例えば集積回路のエアギャップ相互接続、バルク超音波（Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｗａｖｅ：ＢＡＷ）型の共振空洞を有するマイクロエレクトロメカニカルシステム（ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍｓ：ＭＥＭＳ）、マイクロ電池の製造などにおいて使用される。
マイクロエレクトロニクス又はマイクロテクノロジーにおける装置の最先端の製造方法には、エアギャップの形成が必要である。
現在エアギャップを形成する手法の一つに、例えばフッ化水素酸などの化学物質による、一般的に酸化ケイ素である犠牲材料の分解があり、前記化学物質は犠牲材料に到達するために膜を透過しなければならない。
前記膜は、化学物質を透過させることができる能力に加えて、以下の非常に厳密な仕様を満たさなければならない。
膜自体が化学物質に対して耐性を有さなければならない。
構造体を形成するために利用するさまざまな方法及び処理（金属化処理、化学機械研磨処理、熱アニーリング処理等）に適合しなければならず、特に４００℃に達し得る温度において安定でなければならない。
構造のフレームワークの一部を形成するため、十分な機械的特性を有さなければならない。
集積回路の相互接続構造の場合、最大でも４．０の低誘電率を有さなければならない。
現在使用されている透過性膜は通常、ポリフェニレン型のポリマーをスピンコート法で堆積したものである。これらのポリマーは、高熱膨張率及び低機械的特性を有する。従って、熱アニーリング段階の間に発生する膨張によって、構造中に応力が発生し結果として界面の剥離が起こり得る。
さらに、装置内に残るよう意図されている材料の場合、半導体業界ではスピンコート法は好ましくなく、化学蒸着法又は物理蒸着法の方が大いに好ましい。
本発明の主題は正確には、必ずしもスピンコート技術を用いることなく、上記で求められる全ての仕様を満たす誘電体膜の製造方法である。
前記方法は、
ａ）ケイ素と、炭素と、水素と、酸素と、場合により窒素及び／又はフッ素とを含む材料であり、前記材料はケイ素−炭素結合を過半数含み、ケイ素−酸素結合を前記材料中の酸素が原子数で３０％を超えない程度に一部含む材料の膜を基板に堆積する段階と、
ｂ）段階ａ）において形成された膜中のケイ素−酸素結合を化学物質によって選択的に分解し、膜に厚さ全体にわたり開孔を与え透過性を与える段階と、
を含む。
以上及び以下の文中において、材料中のケイ素原子によって形成される結合の５０％超がケイ素−炭素結合である場合、その材料はケイ素−炭素結合を過半数含むとみなされる。
本発明によると、材料はケイ素と、炭素と、水素と、酸素と、場合により窒素及び／又はフッ素とを含み、ＳｉｖＣｗＨｙＯｚ型又はＳｉｖＣｗＮｘＨｙＯｚ型（ｖ、ｗ、ｘ、ｙ、ｚはそれぞれ０以外）であることが好ましい。
前記型の材料で形成される膜は、基板上にプラズマ化学気相成長法（ＰＥＣＶＤ）で蒸着され得る。
ＳｉｖＣｗＨｙＯｚ型の膜を得るために、酸素を含まない第１有機ケイ素前駆体及び酸素単体又は酸素と炭素及び／又は水素との混合物から形成される第２前駆体を含むプラズマを使用することが好ましく、ＳｉｖＣｗＮｘＨｙＯｚ型の膜を得るためには、窒素単体又は窒素と水素及び／又は炭素との混合物から形成される第３前駆体を前記プラズマに加えることが好ましい。
例として、第１前駆体は、ジメチルシラン、トリメチルシラン、又はテトラメチルシランなどのアルキルシランであってよく、第２前駆体は、酸素又は二酸化炭素であってよく、第３前駆体は、窒素又はアンモニアであってよい。
いかなる場合においても、プラズマのそれぞれの前駆体の比率は、段階ａ）で得られる膜の酸素原子の濃度が３０％未満となるように適切に選択する。
変形例として、例えばジエトキシメチルシラン又はオクタメチルシクロテトラシロキサンなどの、ケイ素と、炭素と、水素と、酸素とから形成されるが酸素含有量が３０原子％以下である単一の前駆体を含むプラズマを使用して、ＳｉｖＣｗＨｙＯｚ型の膜を得ることも可能である。同様に、前記前駆体を窒素単体又は窒素と水素及び／又は炭素との混合物から形成されるもう一つの前駆体と共に使用することでＳｉｖＣｗＮｘＨｙＯｚ型の膜を得ることも可能である。
本発明によると、プラズマはヘリウム及び／又はアルゴンのような一種以上の不活性ベクトルガスを含んでよい。
ＰＥＣＶＤ法による膜の蒸着は特に、容量結合リアクターにおいて実施してよい。実施パラメータは、励起周波数１３．５６ＭＨｚ、電力１００〜９００Ｗ、温度１００〜４５０℃、圧力１〜１０ｔｏｒｒ（０．１３３〜１．３３ｋＰａ）、前駆体流量１〜１００００ｃｍ３／ｍｉｎであることが好ましい。
堆積後、膜の特性及び特に酸素の原子濃度は、赤外透過分光法などの組成分析によってチェックしてよい。
本発明によると、膜の厚さは１０ｎｍから１０μｍの範囲であることが好ましく、１００ｎｍから１μｍであればさらによい。
以前述べたように、膜に透過性を与えるために化学物質を使用してケイ素−酸素結合を選択的に分解する。従って前記化学物質は、特に、ケイ素−炭素、ケイ素−水素、炭素−水素のようなその他の結合を損傷することなくこの膜内のケイ素−酸素結合を分解する特性を有するものでなければならない。
このような特性を有する化合物にフッ化水素酸があり、半導体業界では広く使用されているためその使用は十分に制御されている。
従って、段階ｂ）で使用される化学物質はフッ化水素酸を含む流体であることが好ましい。
本発明によると、前記流体は例えば１又は数％（ｖ／ｖ）のＨＦを含んだフッ化水素酸水溶液又は有機フッ化水素酸溶液であることが好ましく、その場合段階ｂ）は単に膜をこの溶液に浸漬するのみで実施することが可能である。
しかし、前記流体は、純気体であるかもしくは窒素などのキャリアガスとの混合気体である気体フッ化水素、又は例えば比率１／１００（ｖ／ｖ）のフッ化水素と超臨界二酸化炭素との混合物であってもよい。
変形例として、化学物質はフッ化アンモニウムを含む流体であってもよく、任意でフッ化水素酸との混合物として含んでもよい。
本発明によると、基板は可能であれば酸化ケイ素構造を備えたシリコン基板であると有利である。従って、基板は、酸化ケイ素層に埋め込まれた例えば銅線などの金属線から形成された相互接続の階層を含むシリコン基板であり得る。
本発明による方法は、以前述べた利点に加えてさらに、特に堆積段階ａ）が基板に一つの材料のみを堆積する段階から成るため、実施が容易であるという利点を有する。
発明のその他の特徴及び利点は、本発明による方法の実施例に関する以下の説明を読むことでより明確になるであろう。
言うまでもないが、これらの例は単に本発明の主題を説明する目的で示したものであり、本主題の制限要因となるものではない。
酸素含有量約１０から２０原子％である厚さ１００ｎｍのＳｉｖＣｗＮｘＨｙＯｚの薄層を、テトラメチルシランと、酸素と、アンモニアと、ヘリウムとを使用してシリコン基板上にＰＥＣＶＤ法で蒸着させる。
蒸着は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＣｅｎｔｕｒａ（登録商標）５２００ＤｘＺ型の容量結合ＰＥＣＶＤ蒸着チャンバの一つにおいて、以下の実施パラメータを使用して実施する。
励起周波数：１３．５６ＭＨｚ
作動圧力：３ｔｏｒｒ（０．４ｋＰａ）
電力：３１０Ｗ
蒸着温度：３５０℃
テトラメチルシラン流量：８０ｃｍ３／ｍｉｎ
酸素流量：１０ｃｍ３／ｍｉｎ
アンモニア流量：１６０ｃｍ３／ｍｉｎ
ヘリウム流量：２００ｃｍ３／ｍｉｎ
蒸着時間：１分
蒸着後、薄層及び下部の基板を１％（ｖ／ｖ）フッ化水素酸水溶液に１０分間浸漬する。
上記のようにして４．０未満の比誘電率（水銀プローブで測定）及び推定１５％の開放気孔率を有する誘電体膜が基板上に得られる。
酸素含有量約１５原子％である厚さ２００ｎｍのＳｉｖＣｗＨｙＯｚの薄層を、トリメチルシランと、二酸化炭素と、ヘリウムとを使用して、ＳｉＯ２層中に埋め込まれた金属又は誘電材料から成る複数のポールを備えたシリコン基板上にＰＥＣＶＤ法で蒸着させる。
蒸着は、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社の３００ｍｍ Ｐｒｏｄｕｃｅｒ ＳＥの容量結合ＰＥＣＶＤ蒸着チャンバの一つにおいて、以下の実施パラメータを使用して実施する。
励起周波数：１３．５６ＭＨｚ
作動圧力：８．７ｔｏｒｒ（１．０６ｋＰａ）
電力：５８５Ｗ
蒸着温度：３５０℃
トリメチルシラン流量：２１０ｃｍ３／ｍｉｎ
二酸化炭素流量：１０ｃｍ３／ｍｉｎ
ヘリウム流量：６００ｃｍ３／ｍｉｎ
蒸着時間：１分
蒸着後、薄層及び下部の基板を１％（ｖ／ｖ）フッ化水素酸水溶液に２０分間浸漬する。浸漬時間は、溶解されるＳｉＯ２領域の厚さに応じて（ＳｉＯ２１０ｎｍに対して約１分）決定され、薄層におけるＳｉ−Ｏ結合を５分間分解処理する。
上記のようにして、基板の金属又は誘電ポールによって基板上に保持されていると同時に、ＳｉＯ２領域が分解されたために自由となった誘電体膜が得られる。前記膜は、４．０未満の比誘電率（水銀プローブで測定）及び推定１０％の開放気孔率を有する。

Claims (14)

  1. ａ）ケイ素と、炭素と、水素と、酸素と、場合により窒素及び／又はフッ素とを含む材料であり、前記材料はケイ素−炭素結合を過半数含み、ケイ素−酸素結合を前記材料中の酸素が原子数で３０％を超えない程度に一部含む材料の膜を基板に堆積する段階と、
    ｂ）段階ａ）において堆積された膜中のケイ素−酸素結合を化学物質によって選択的に分解する段階と、
    を含む透過性誘電体膜の製造方法。
  2. 膜を構成する材料がＳｉｖＣｗＨｙＯｚ型又はＳｉｖＣｗＮｘＨｙＯｚ型でありｖ、ｗ、ｘ、ｙ、ｚがそれぞれ０以外である請求項１に記載の方法。
  3. 膜をプラズマ化学気相成長法によって基板上に堆積する請求項１又は２に記載の方法。
  4. 膜がＳｉｖＣｗＨｙＯｚ型であり、酸素を含まない第１有機ケイ素前駆体と、酸素単体又は酸素と炭素及び／又は水素との混合物から構成される第２前駆体とを含むプラズマを使用して基板上へ堆積する請求項３に記載の方法。
  5. 第１前駆体がアルキルシランであり、第２前駆体が酸素又は二酸化炭素である請求項４に記載の方法。
  6. 膜がＳｉｖＣｗＮｘＨｙＯｚ型であり、酸素を含まない第１有機ケイ素前駆体と、酸素単体又は酸素と炭素及び／又は水素との混合物から構成される第２前駆体と、窒素単体又は窒素と水素及び／又は炭素との混合物から構成される第３前駆体と、を含むプラズマを使用して基板上へ堆積する請求項３に記載の方法。
  7. 第１前駆体がアルキルシランであり、第２前駆体が酸素又は二酸化炭素であり、第３前駆体が窒素又はアンモニアである請求項６に記載の方法。
  8. 段階ｂ）で使用する化学物質がフッ化水素酸を含む流体である請求項１から７のいずれか一項に記載の方法。
  9. フッ化水素酸を含む前記流体がフッ化水素酸水溶液又は有機フッ化水素酸溶液である請求項８に記載の方法。
  10. フッ化水素酸を含む前記流体が、純フッ化水素気体、フッ化水素気体とキャリアガスとの混合気体、又はフッ化水素と超臨界二酸化炭素との混合物である請求項８に記載の方法。
  11. 段階ｂ）で使用する化学物質がフッ化アンモニアを含む流体である請求項１から７のいずれか一項に記載の方法。
  12. 基板が、場合により酸化ケイ素構造を備えたシリコン基板である請求項１から１１のいずれか一項に記載の方法。
  13. ４．０以下の比誘電率ｋを有する誘電体膜の製造につながる請求項１から１２のいずれか一項に記載の方法。
  14. 請求項１から１３のいずれか一項に記載の方法の使用を含む集積回路のエアギャップ相互接続の製造方法。
JP2009007010A 2008-01-16 2009-01-15 透過性誘電体膜の製造方法 Pending JP2009170922A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0850248A FR2926397B1 (fr) 2008-01-16 2008-01-16 Procede de fabrication de films dielectriques permeables

Publications (1)

Publication Number Publication Date
JP2009170922A true JP2009170922A (ja) 2009-07-30

Family

ID=39711259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007010A Pending JP2009170922A (ja) 2008-01-16 2009-01-15 透過性誘電体膜の製造方法

Country Status (4)

Country Link
US (1) US8404315B2 (ja)
EP (1) EP2081216B1 (ja)
JP (1) JP2009170922A (ja)
FR (1) FR2926397B1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07316823A (ja) * 1994-05-31 1995-12-05 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH09232302A (ja) * 1996-02-22 1997-09-05 Sony Corp 絶縁膜の形成方法
JPH11186258A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd 半導体集積回路及びその製造方法並びにその製造装置
JPH11330234A (ja) * 1998-05-08 1999-11-30 Nec Corp 多層配線半導体装置及びその製造方法
JP2000340651A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 低誘電率膜の製造法
US20020022378A1 (en) * 2000-07-10 2002-02-21 Mikhail Baklanov Method to produce a porous oxygen-silicon layer
JP2003209169A (ja) * 2002-01-17 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007311777A (ja) * 2006-04-18 2007-11-29 Air Products & Chemicals Inc 制御された気孔を形成するための材料及び方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6013418A (en) * 1992-04-29 2000-01-11 Lucent Technologies Inc. Method for developing images in energy sensitive materials
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
US6627532B1 (en) * 1998-02-11 2003-09-30 Applied Materials, Inc. Method of decreasing the K value in SiOC layer deposited by chemical vapor deposition
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6204165B1 (en) 1999-06-24 2001-03-20 International Business Machines Corporation Practical air dielectric interconnections by post-processing standard CMOS wafers
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
JP3745257B2 (ja) 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
KR100422597B1 (ko) 2001-11-27 2004-03-16 주식회사 하이닉스반도체 다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
JP4068072B2 (ja) 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US20040266184A1 (en) * 2003-06-30 2004-12-30 Ramachandrarao Vijayakumar S Post-deposition modification of interlayer dielectrics
JP4864307B2 (ja) * 2003-09-30 2012-02-01 アイメック エアーギャップを選択的に形成する方法及び当該方法により得られる装置
KR100670919B1 (ko) * 2005-01-12 2007-01-19 삼성전자주식회사 저유전율막 제거 방법 및 이를 이용한 웨이퍼 재생 방법
US7892648B2 (en) * 2005-01-21 2011-02-22 International Business Machines Corporation SiCOH dielectric material with improved toughness and improved Si-C bonding
FR2910178B1 (fr) * 2006-12-15 2009-05-15 St Microelectronics Sa Procede de realisation d'un element dielectrique poreux et element dielectrique correspondant
JP5272336B2 (ja) 2007-06-21 2013-08-28 東京エレクトロン株式会社 半導体装置の製造方法、プラズマエッチング方法及びプラズマエッチング装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07316823A (ja) * 1994-05-31 1995-12-05 Sony Corp プラズマｃｖｄ装置およびプラズマｃｖｄ方法
JPH09232302A (ja) * 1996-02-22 1997-09-05 Sony Corp 絶縁膜の形成方法
JPH11186258A (ja) * 1997-12-17 1999-07-09 Hitachi Ltd 半導体集積回路及びその製造方法並びにその製造装置
JPH11330234A (ja) * 1998-05-08 1999-11-30 Nec Corp 多層配線半導体装置及びその製造方法
JP2000340651A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 低誘電率膜の製造法
US20020022378A1 (en) * 2000-07-10 2002-02-21 Mikhail Baklanov Method to produce a porous oxygen-silicon layer
JP2003209169A (ja) * 2002-01-17 2003-07-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007311777A (ja) * 2006-04-18 2007-11-29 Air Products & Chemicals Inc 制御された気孔を形成するための材料及び方法

Also Published As

Publication number Publication date
EP2081216A3 (fr) 2009-12-30
EP2081216A2 (fr) 2009-07-22
US8404315B2 (en) 2013-03-26
FR2926397A1 (fr) 2009-07-17
US20090181187A1 (en) 2009-07-16
FR2926397B1 (fr) 2010-02-12
EP2081216B1 (fr) 2019-04-10

Similar Documents

Publication Publication Date Title
EP1848032B1 (en) Materials and methods of forming controlled voids in dielectric layers
US7850863B2 (en) Process for fabricating amorphous hydrogenated silicon carbide films provided with through-pores and films thus obtained
US8231797B2 (en) Process for producing air gaps in microstructures
KR20140050581A (ko) Sio2의 원위치 기상 표면 활성화
US20090280644A1 (en) Process for Producing Air Gaps in Microstructures, Especially of the Air Gap Interconnect Structure Type for Integrated Circuits
TW201041038A (en) Dielectric barrier deposition using nitrogen containing precursor
TW202012419A (zh) 矽化合物及使用其沉積膜的方法
TW486760B (en) Film-forming surface reforming method and semiconductor device manufacturing method
US10854494B2 (en) Method for producing an interface intended to assemble temporarily a microelectronic support and a manipulation handle, and temporary assembly interface
CN108493105B (zh) 二氧化硅薄膜及其制备方法
TWI690614B (zh) 矽環化合物及使用其沉積含矽膜的方法
US20150047784A1 (en) Method for applying a temporary bonding layer
JP2009170922A (ja) 透過性誘電体膜の製造方法
TW200423291A (en) Method of fabricating dielectric layer
JPH10209088A (ja) マイクロエレクトロメカニカルデバイスの作製方法及びその作製装置
JP2004296476A (ja) 半導体装置の製造方法
TWI694049B (zh) 用於製造微機械時計零件的方法及該微機械時計零件
KR20240108275A (ko) 갭 충전 재료 형성 방법 및 관련 장치 및 구조
CN117888080A (zh) 二氧化硅薄膜及其制备方法
JP2003007695A (ja) 低誘電性の多孔性誘電膜の製造方法
Bhatt et al. Microstructures using RF sputtered PSG film as a sacrificial layer in surface micromachining
JP2005033001A (ja) Ｃｖｄ装置および有機絶縁膜の成膜方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507