JP2009157886A - ロードストアキューの制御方法及びその制御システム - Google Patents
ロードストアキューの制御方法及びその制御システム Download PDFInfo
- Publication number
- JP2009157886A JP2009157886A JP2007338860A JP2007338860A JP2009157886A JP 2009157886 A JP2009157886 A JP 2009157886A JP 2007338860 A JP2007338860 A JP 2007338860A JP 2007338860 A JP2007338860 A JP 2007338860A JP 2009157886 A JP2009157886 A JP 2009157886A
- Authority
- JP
- Japan
- Prior art keywords
- request
- store
- load
- queue
- store queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】ロードストアキューの制御方法は、主記憶部に対して発行するリクエストを保持する制御方法であって、ロードストアキュー内におけるリクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御するものである。
【選択図】図3
Description
(1)ストアキュー内に発行待ちとなっているリクエストと同一アドレスの後続ロードリクエストが存在する場合には、キャッシュ若しくは主記憶部へとロードアクセスリクエストを発行する代わりに、発行待ちとなっているストアキューのデータをロードアクセス結果としてリプライすることにより、短アクセスタイム化を計っている。
(2)また、処理時間のかかるロードリクエストを、先行するストアリクエストより先に発行するなどの工夫がなされている。
(3)さらに、先行ストアリクエストと同一アドレスの後続リクエストが存在する場合には、ストアデータの置き換え、或いはマージを行い、ストアリクエストの圧縮を行っている。そして、これらの機能の高速化手法も提案されている。
実施の形態1では、ロードストアキューの制御方法は、ロードストアキュー10内におけるリクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御する。図3は、本実施形態のロードストアキューの制御方法が、ロードストアキュー内のリクエストを制御する手順の一例を示すフローチャートである。図3に示すようにステップS103乃至S107において、新規発行されたロードリクエストの順序を制御する。また、ステップS108乃至S117において、新規発行されたストアリクエストをロードストアキュー10内に待機させると共に、その順序を制御する。以下、図3を参照しながらロードストアキューの制御方法について詳細に説明する。尚、ロードリクエストと同一アドレスの先行ストアリクエストがリクエストキュー上にあった場合で、ロードデータの一部のデータがストアデータとして存在しないような場合に、当該ストアリクエストのストアデータをロードリクエストのデータとしてキャッシュにリプライできないとき、ストアリクエストは規定回数待つことなしに、ロードリクエストに先立ってストアリクエストを主記憶部に発行しなければならないが、当該制御は、本発明の本質ではないため、記述していない。また、実施の形態1では、リクエストキューで、ストアリクエストの直上位キューにあるのがストアリクエストであった場合で、当該直上位キューが主記憶部に発行された場合には、ストアリクエストの発行待ちをせずに主記憶部へ発行する制御の場合を示している。
次に、本発明の実施の形態2について図面を参照して詳細に説明する。実施の形態2では、ロードストアキューの制御方法は、ロードストアキュー10内のリクエストのアドレスが主記憶部30において同一の処理単位に含まれるか否かを判定し、主記憶部30へとリクエストを発行する際には、同一の処理単位に含まれるアドレスを有するリクエストをまとめて連続して発行するよう制御する。図4は、本実施形態のロードストアキューの制御方法が、ロードストアキュー内のリクエストを制御する手順の一例を示すフローチャートである。以下、図4を参照しながらロードストアキューの制御方法について詳細に説明する。
上述した実施の形態1では、ロードストアキューの制御方法は、所定の条件が満足されるまでの間、ロードストアキュー10内にストアリクエストを保持することで、連続したストアリクエストと連続したロードリクエストとなるように制御する。また、実施の形態2では、ロードストアキューの制御方法は、ロードストアキュー10内のリクエストのアドレスが主記憶部30において同一の処理単位に含まれるか否かを判定し、主記憶部30へとリクエストを発行する際には、同一の処理単位に含まれるアドレスを有するリクエストをまとめて連続して発行するように制御する。実施の形態3では、ロードストアキューの制御方法は、ロードストアキュー内におけるリクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御すると共に、リクエストを主記憶部30へと発行する際には、ロードストアキュー10内のリクエストのアドレスが主記憶部30において同一の処理単位に含まれるアドレスである場合には、同一の処理単位に含まれるアドレスを有するリクエストを併せて発行するように制御する。
実施の形態4では、ロードストアキューの制御方法は、まず、図3に示したフローチャートにおいて説明したように、後続リクエスト個数が所定の個数となるまでの間、ロードストアキュー10内のストアリクエストを主記憶部30に対して発行せずに保持すると共に、そのストアリクエストの後続ロードリクエストの順序を先に並び替える。そして更に、ロードストアキュー10内の全てのストアリクエストについて、先行するストアリクエストと後続ストアリクエストのアドレスを比較し、同一のアドレスを有するストアリクエストが存在する場合には、後続するストアリクエストのストアデータ48を先行するストアリクエストのストアデータ48にマージして1つのストアリクエストとするように制御する。
実施の形態5では、ロードストアキューの制御方法は、まず、図3に示したフローチャートにおいて説明したように、後続リクエスト個数が所定の個数となるまでの間、ロードストアキュー10内のストアリクエストを主記憶部30に対して発行せずに保持すると共に、そのストアリクエストの後続ロードリクエストの順序を先に並び替える。そして更に、新規発行ロードリクエストのアドレスとロードストアキュー10内の全てのストアリクエストのアドレスとを比較し、同一のアドレスを有するストアリクエストが存在する場合には、ロードリクエストを主記憶部30に対して発行せずに、ロード結果として、ストアデータキュー12に保持されたストアデータ48の内容をリプライする。
実施の形態6では、ロードストアキューの制御方法は、まず、図3に示したフローチャートにおいて説明したように、後続リクエスト個数が所定の個数となるまでの間、ロードストアキュー10内のストアリクエストを主記憶部30に対して発行せずに保持すると共に、そのストアリクエストの後続ロードリクエストの順序を先に並び替える。そして更に、新規発行されたロードリクエストのアドレスとロードストアキュー10内の全てのロードリクエストのアドレスとを比較し、同一のアドレスを有するロードリクエストが存在する場合には、リクエストキュー11には1つのロードリクエストのみをキューイングするように制御する。
実施の形態7では、ロードストアキューの制御システムは、ロードストアキュー10内におけるリクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御する。図5は、実施の形態7のロードストアキュー制御システムの機能ブロック図である。ロードストアキューの制御システム100は、主記憶部30に対して発行するリクエストを保持するロードストアキュー10と、ロードストアキュー10を制御する制御部110と、を備える。
上述した実施の形態1乃至6においては、所定の条件が満足されるまでの間、ロードストアキュー10内にストアリクエストを保持するように制御する構成としたが、本発明はこれに限定されない。例えば、ロードストアキュー10内において、リクエストが主記憶部30に対して発行対象となった場合に、そのリクエストがストアリクエスト又はロードリクエストのいずれかであるかを判定し、当該判定の結果、リクエストがストアリクエストである場合には、ロードストアキュー10内に当該ストアリクエストを保持するように制御してもよい。また、上述した実施の形態においては、後続リクエストの個数に応じてストアリクエストを保持するように制御する構成としたが、ロードストアキュー10内に所定の時間ストアリクエストを保持するように制御してもよい。
11 リクエストキュー、 12 ストアデータキュー、 13 リプライキュー、
14 同一アドレスリクエスト制御部、 15 MRSU、
20 キャッシュ、
30 主記憶部、
41 リクエスト種類情報(LD/ST)、 42 アドレス、 43 制御情報、
44 有効情報、 45 STwaitV、 46 STwait、
47 近接アドレスフラグコード、 48 ストアデータ、
49 LDリクエストリプライ情報、
100 ロードストアキューの制御システム、
110 制御部、 120 ストアリクエスト制御部、 121 リクエスト計測部、
130 ロードリクエスト制御部、 140 リクエスト判定部、
150 アドレス判定部
Claims (28)
- 主記憶部に対して発行するリクエストを保持するロードストアキューの制御方法であって、
前記ロードストアキュー内における前記リクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御する
ロードストアキューの制御方法。 - 前記ロードストアキュー内の前記リクエストのうちストアリクエストを所定の条件を満足するまでの間前記ロードストアキュー内に保持し、当該保持されたストアリクエストに後続するロードリクエストの順序を、当該保持されたストアリクエストよりも先に並び替える
ことを特徴とする請求項1記載のロードストアキューの制御方法。 - 前記ロードストアキューに対して新たに発行されるリクエストの個数が所定の個数となるまでの間、前記ロードストアキュー内に前記ストアリクエストを保持する
ことを特徴とする請求項1又は2記載のロードストアキューの制御方法。 - 前記ストアリクエストに後続して発行される前記リクエストの個数をカウントし、当該カウント値が所定の値となるまでの間、前記ロードストアキュー内に前記ストアリクエストを保持する
ことを特徴とする請求項3記載のロードストアキューの制御方法。 - 前記ロードストアキューから前記主記憶部に対して発行対象となるリクエストがストアリクエスト又はロードリクエストのいずれかであるかを判定し、当該判定の結果、前記リクエストがストアリクエストである場合には、前記ロードストアキュー内に当該ストアリクエストを保持する
ことを特徴とする請求項1又は2記載のロードストアキューの制御方法。 - 前記ロードストアキュー内の前記ストアリクエストを前記ロードストアキュー内に所定の時間保持する
ことを特徴とする請求項1又は2記載のロードストアキューの制御方法。 - 前記ロードストアキュー内の第1のリクエストのアドレスと第2のリクエストのアドレスが前記主記憶部において同一の処理単位に含まれるアドレスである場合には、前記第1のリクエストを前記主記憶部に発行する際に、前記第2のリクエストを併せて前記主記憶部へと発行する
ことを特徴とする請求項1乃至6いずれか1項記載のロードストアキューの制御方法。 - 前記第1のリクエストと前記第2のリクエストは共にロードリクエストか、又は、共にストアリクエストである
ことを特徴とする請求項7記載のロードストアキューの制御方法。 - 前記処理単位は同一ロー単位であり、当該処理単位に含まれるアドレスが同一のローアドレスに含まれるアドレスである
ことを特徴とする請求項7又は8記載のロードストアキューの制御方法。 - 前記処理単位は同一ランク単位であり、当該処理単位に含まれるアドレスが同一のランクアドレスに含まれるアドレスである
ことを特徴とする請求項7乃至9いずれか1項記載のロードストアキューの制御方法。 - 前記第2のストアリクエストを前記ロードストアキューに対して発行する際に、当該第2のストアリクエストのアドレスと前記第1のストアリクエストのアドレスを比較し、前記第2のストアリクエストのアドレスが前記第1のストアリクエストのアドレスと同一である場合には、前記第2のストアリクエストを前記第1のストアリクエストにマージする
ことを特徴とする請求項1乃至10いずれか1項記載のロードストアキューの制御方法。 - 前記主記憶部をDRAMで構成する
ことを特徴とする請求項1乃至11いずれか1項記載のロードストアキューの制御方法。 - 前記主記憶部をシンクロナスDRAMで構成する
ことを特徴とする請求項1乃至11いずれか1項記載のロードストアキューの制御方法。 - 前記主記憶部をDRAM又はシンクロナスDRAMを用いたDIMM若しくはSIMMで構成する
ことを特徴とする請求項1乃至11いずれか1項記載のロードストアキューの制御方法。 - 主記憶部に対して発行するリクエストを保持するロードストアキューと、当該ロードストアキューを制御する制御部と、を備えたロードストアキューの制御システムであって、
前記制御部は、
前記ロードストアキュー内における前記リクエストの順序を並び替え、連続したストアリクエストと連続したロードリクエストとなるように制御する
ロードストアキューの制御システム。 - 前記制御部は、
前記ロードストアキュー内の前記リクエストのうちストアリクエストを所定の条件を満足するまでの間前記ロードストアキュー内に保持するストアリクエスト制御手段と、
当該保持されたストアリクエストに後続するロードリクエストの順序を、当該保持されたストアリクエストよりも先に並び替えるロードリクエスト制御手段と、を備える
ことを特徴とする請求項15記載のロードストアキューの制御システム - 前記ストアリクエスト制御手段は、
前記ロードストアキューに対して新たに発行されるリクエストの個数が所定の個数となるまでの間、前記ロードストアキュー内に前記ストアリクエストを保持する
ことを特徴とする請求項15又は16記載のロードストアキューの制御システム。 - 前記ストアリクエスト制御手段は、
前記ストアリクエストに後続して発行される前記リクエストの個数をカウントするリクエスト計測手段を備え、
前記リクエスト計測手段によりカウントされたカウント値が所定の値となるまでの間、前記ロードストアキュー内に前記ストアリクエストを保持する
ことを特徴とする請求項17記載のロードストアキューの制御システム。 - 前記制御部は、
前記ロードストアキューから前記主記憶部に対して発行対象となるリクエストがストアリクエスト又はロードリクエストのいずれかであるかを判定するリクエスト判定手段を備え、
前記リクエスト判定手段による判定の結果、前記リクエストがストアリクエストである場合には、前記ロードストアキュー内に当該ストアリクエストを保持する
ことを特徴とする請求項15又は16記載のロードストアキューの制御システム。 - 前記ストアリクエスト制御手段は、
前記ロードストアキュー内の前記ストアリクエストを前記ロードストアキュー内に所定の時間保持する
ことを特徴とする請求項15又は16記載のロードストアキューの制御システム。 - 前記制御部は、
前記ロードストアキュー内の第1のリクエストのアドレスと第2のリクエストのアドレスが前記主記憶部において同一の処理単位に含まれるアドレスであるか否かを判定するアドレス判定手段を備え、
前記アドレス判定手段による判定の結果、前記第1のリクエストのアドレスと前記第2のリクエストのアドレスが前記主記憶部において同一の処理単位に含まれるアドレスである場合には、前記第1のリクエストを前記主記憶部に発行する際に、前記第2のリクエストを併せて前記主記憶部へと発行する
ことを特徴とする請求項15乃至20いずれか1項記載のロードストアキューの制御システム。 - 前記第1のリクエストと前記第2のリクエストは共にロードリクエストか、又は、共にストアリクエストである
ことを特徴とする請求項21記載のロードストアキューの制御システム。 - 前記処理単位は同一ロー単位であり、当該処理単位に含まれるアドレスが同一のローアドレスに含まれるアドレスである
ことを特徴とする請求項21又は22記載のロードストアキューの制御システム。 - 前記処理単位は同一ランク単位であり、当該処理単位に含まれるアドレスが同一のランクアドレスに含まれるアドレスである
ことを特徴とする請求項21乃至23いずれか1項記載のロードストアキューの制御システム。 - 前記制御部は、
前記第2のストアリクエストを前記ロードストアキューに対して発行する際に、当該第2のストアリクエストのアドレスと前記第1のストアリクエストのアドレスを比較し、当該第2のストアリクエストのアドレスが、前記第1のストアリクエストのアドレスと同一である場合には、当該第2のストアリクエストを前記第1のストアリクエストにマージする
ことを特徴とする請求項15乃至24いずれか1項記載のロードストアキューの制御システム。 - 前記主記憶部をDRAMで構成する
ことを特徴とする請求項15乃至25いずれか1項記載のロードストアキューの制御システム。 - 前記主記憶部をシンクロナスDRAMで構成する
ことを特徴とする請求項15乃至25いずれか1項記載のロードストアキューの制御システム。 - 前記主記憶部をDRAM又はシンクロナスDRAMを用いたDIMM若しくはSIMMで構成する
ことを特徴とする請求項15乃至25いずれか1項記載のロードストアキューの制御システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338860A JP4569628B2 (ja) | 2007-12-28 | 2007-12-28 | ロードストアキューの制御方法及びその制御システム |
US12/285,746 US20090172309A1 (en) | 2007-12-28 | 2008-10-14 | Apparatus and method for controlling queue |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007338860A JP4569628B2 (ja) | 2007-12-28 | 2007-12-28 | ロードストアキューの制御方法及びその制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009157886A true JP2009157886A (ja) | 2009-07-16 |
JP4569628B2 JP4569628B2 (ja) | 2010-10-27 |
Family
ID=40800029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007338860A Active JP4569628B2 (ja) | 2007-12-28 | 2007-12-28 | ロードストアキューの制御方法及びその制御システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090172309A1 (ja) |
JP (1) | JP4569628B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063385A (ja) * | 2012-09-21 | 2014-04-10 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180188976A1 (en) * | 2016-12-30 | 2018-07-05 | Intel Corporation | Increasing read pending queue capacity to increase memory bandwidth |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58208982A (ja) * | 1982-05-31 | 1983-12-05 | Nec Corp | ストアバツフア |
JPH10228417A (ja) * | 1996-11-15 | 1998-08-25 | Hyundai Electron America Inc | データ処理システムにおけるメモリリクエスト再順序付け法 |
JP2000181780A (ja) * | 1998-12-16 | 2000-06-30 | Hitachi Ltd | ストアバッファ装置 |
JP2001222463A (ja) * | 2000-02-10 | 2001-08-17 | Hitachi Ltd | メモリ装置 |
US6564304B1 (en) * | 2000-09-01 | 2003-05-13 | Ati Technologies Inc. | Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching |
JP2003271445A (ja) * | 2002-03-15 | 2003-09-26 | Sony Corp | メモリ制御装置及び方法 |
JP2004252985A (ja) * | 2003-02-19 | 2004-09-09 | Canon Inc | メモリ要求の動的並べ替え |
JP2005505854A (ja) * | 2001-10-12 | 2005-02-24 | ソニックス インコーポレイテッド | 構成可能なしきい値を使用して1つの資源への要求をスケジュールする方法及び装置 |
US20060248261A1 (en) * | 2005-04-18 | 2006-11-02 | Jacob Bruce L | System and method for performing multi-rank command scheduling in DDR SDRAM memory systems |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6938133B2 (en) * | 2001-09-28 | 2005-08-30 | Hewlett-Packard Development Company, L.P. | Memory latency and bandwidth optimizations |
US7469316B2 (en) * | 2003-02-10 | 2008-12-23 | Intel Corporation | Buffered writes and memory page control |
US7386658B2 (en) * | 2004-03-15 | 2008-06-10 | Intel Corporation | Memory post-write page closing apparatus and method |
-
2007
- 2007-12-28 JP JP2007338860A patent/JP4569628B2/ja active Active
-
2008
- 2008-10-14 US US12/285,746 patent/US20090172309A1/en not_active Abandoned
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58208982A (ja) * | 1982-05-31 | 1983-12-05 | Nec Corp | ストアバツフア |
JPH10228417A (ja) * | 1996-11-15 | 1998-08-25 | Hyundai Electron America Inc | データ処理システムにおけるメモリリクエスト再順序付け法 |
JP2000181780A (ja) * | 1998-12-16 | 2000-06-30 | Hitachi Ltd | ストアバッファ装置 |
JP2001222463A (ja) * | 2000-02-10 | 2001-08-17 | Hitachi Ltd | メモリ装置 |
US6564304B1 (en) * | 2000-09-01 | 2003-05-13 | Ati Technologies Inc. | Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching |
JP2005505854A (ja) * | 2001-10-12 | 2005-02-24 | ソニックス インコーポレイテッド | 構成可能なしきい値を使用して1つの資源への要求をスケジュールする方法及び装置 |
JP2003271445A (ja) * | 2002-03-15 | 2003-09-26 | Sony Corp | メモリ制御装置及び方法 |
JP2004252985A (ja) * | 2003-02-19 | 2004-09-09 | Canon Inc | メモリ要求の動的並べ替え |
US20060248261A1 (en) * | 2005-04-18 | 2006-11-02 | Jacob Bruce L | System and method for performing multi-rank command scheduling in DDR SDRAM memory systems |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063385A (ja) * | 2012-09-21 | 2014-04-10 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090172309A1 (en) | 2009-07-02 |
JP4569628B2 (ja) | 2010-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009157887A (ja) | ロードストアキューの制御方法及びその制御システム | |
CN110287044B (zh) | 无锁共享内存处理方法、装置、电子设备及可读存储介质 | |
JP3937365B2 (ja) | データ処理システムにおけるメモリリクエスト再順序付け法 | |
CN109614377B (zh) | 分布式文件系统的文件删除方法、装置、设备及存储介质 | |
US8850131B2 (en) | Memory request scheduling based on thread criticality | |
US20150143045A1 (en) | Cache control apparatus and method | |
US9575886B2 (en) | Methods and apparatus for storing data to a solid state storage device based on data classification | |
US8505016B2 (en) | Enhanced shortest-job-first memory request scheduling | |
JP2011095852A (ja) | キャッシュメモリ制御回路 | |
JP4569628B2 (ja) | ロードストアキューの制御方法及びその制御システム | |
EP2506158A1 (en) | Cross-region access method for embedded file system | |
JP2009015509A (ja) | キャッシュメモリ装置 | |
JP2008234059A (ja) | データ転送装置および情報処理システム | |
KR102202575B1 (ko) | 메모리 관리 방법 및 장치 | |
US11003495B2 (en) | Dynamic access of task queues in a parallel processing system | |
US9858204B2 (en) | Cache device, cache system, and cache method | |
CN112799589B (zh) | 一种数据读取方法及装置 | |
KR20190112020A (ko) | 데이터 처리 | |
CN112068948B (zh) | 数据散列方法、可读存储介质和电子设备 | |
JP2014092813A (ja) | メモリ制御装置、メモリ制御方法およびプログラム | |
JP6059360B2 (ja) | バッファ処理方法及び装置 | |
KR100947745B1 (ko) | 메모리로의 접근 요청을 재정렬하는 요청 재정렬 장치 및그 방법 | |
JP5499346B2 (ja) | 半導体装置およびそれを用いた通信装置 | |
JP4552644B2 (ja) | バス調停システム及びバス調停方法 | |
KR100978206B1 (ko) | 메모리로의 접근 요청을 재정렬하는 다중 대기큐를포함하는 요청 재정렬 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4569628 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |