JP2009157025A - Electro-optical device and electronic apparatus - Google Patents
Electro-optical device and electronic apparatus Download PDFInfo
- Publication number
- JP2009157025A JP2009157025A JP2007333832A JP2007333832A JP2009157025A JP 2009157025 A JP2009157025 A JP 2009157025A JP 2007333832 A JP2007333832 A JP 2007333832A JP 2007333832 A JP2007333832 A JP 2007333832A JP 2009157025 A JP2009157025 A JP 2009157025A
- Authority
- JP
- Japan
- Prior art keywords
- data line
- layer
- shield layer
- pixel electrode
- electro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えて構成される液晶プロジェクタ等の電子機器の技術分野に関する。 The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.
この種の電気光学装置では、各画素について開口領域を区画するように非開口領域が設けられており、非開口領域には縦横に互いに交差するようにデータ線及び走査線が配線される。また、隣接する画素の各々のデータ線間の開口領域には画素電極が、データ線及び走査線の交差に対応して形成される。 In this type of electro-optical device, a non-opening region is provided so as to partition an opening region for each pixel, and data lines and scanning lines are wired in the non-opening region so as to intersect each other vertically and horizontally. In addition, pixel electrodes are formed corresponding to the intersections of the data lines and the scanning lines in the opening regions between the data lines of the adjacent pixels.
各画素において、データ線及び走査線、画素電極はこれらを構成する導電膜を順次に積層してなる積層構造に作り込まれる。このような積層構造において、データ線と画素電極とが互いに上下方向で重なるように配置された場合、これらを構成する導電膜間の容量結合により、クロストークが発生するおそれがある。 In each pixel, the data line, the scanning line, and the pixel electrode are formed in a stacked structure in which conductive films constituting these are sequentially stacked. In such a stacked structure, when the data lines and the pixel electrodes are arranged so as to overlap each other in the vertical direction, there is a possibility that crosstalk may occur due to capacitive coupling between the conductive films constituting them.
特許文献1に開示された構成によれば、画素電極と、データ線又は走査線との各々に少なくとも部分的に重なるように、例えばアルミニウム(Al)を含む金属材料によりシールド層を形成し、画素電極と、データ線又は走査線との間の寄生容量を低減することで、クロストークを防止する。
According to the configuration disclosed in
尚、上述した積層構造のデータ線の位置する層において、データ線は非開口領域に配置されるため、データ線の位置する層の表面形状に着目すると、データ線の位置する部分と、隣接する画素のデータ線間における部分とでは、段差が生じ得る。 In addition, in the layer where the data line of the above-described stacked structure is located, the data line is arranged in the non-opening region. Therefore, when attention is paid to the surface shape of the layer where the data line is located, the data line is adjacent to the portion where the data line is located. There can be a step between the pixel data lines.
ここに、特許文献1に開示されたシールド層の構成によれば、データ線の位置する層における上述したような段差上において、シールド層を形成するためのパターニングを行う必要がある。上述した段差は、データ線を構成する導電膜の膜厚に起因して比較的大きくなるおそれがある。従って、シールド層の下層側に生じている、このような段差によりシールド層形成ためのパターニングが困難となるおそれがある。また、シールド層は金属材料により形成するため、開口領域を回避して配置され、データ線の位置する層の表面における上述の段差もより大きくなるおそれがある。かかる事態を回避するためには、CMP(化学的機械研磨)処理等によりその表面を平坦化した絶縁膜を形成し、下層側の段差を緩和した後、シールド層の形成を行う必要がある。その結果、製造プロセスが煩雑となる問題点が生じる。
Here, according to the configuration of the shield layer disclosed in
ここに、画素電極を設ける基板上にカラーフィルタを形成する場合に、上述したような平坦化処理を行ってシールド層を形成した後において、それよりも上層側にカラーフィルタの膜厚に応じた新たな段差が生じ得る。この場合には、データ線の位置する層の表面における上述の段差を緩和させるように、シールド層より上層側にカラーフィルタを形成することが考えられる。しかしながら、上述したようにシールド層の形成により、より段差が大きくなると、カラーフィルタを形成してもなお、この段差を緩和させることが困難となるおそれがある。 Here, when the color filter is formed on the substrate on which the pixel electrode is provided, after the shield layer is formed by performing the flattening process as described above, the color filter is formed on the upper layer side according to the thickness of the color filter. New steps can occur. In this case, it is conceivable to form a color filter on the upper layer side of the shield layer so as to alleviate the above-described step on the surface of the layer where the data line is located. However, as described above, if the step becomes larger due to the formation of the shield layer, it may be difficult to reduce the step even if the color filter is formed.
本発明は上記問題点等に鑑みてなされたものであり、例えば、データ線の位置する層における隣接するデータ線間の段差形状をシールド層を介して上層側に保持しつつ、データ線及び画素電極間の容量結合に起因するクロストークを防止することが可能な電気光学装置、及びこのような電気光学装置を具備してなる電子機器を提供することを課題とする。 The present invention has been made in view of the above problems and the like. For example, while maintaining the step shape between adjacent data lines in the layer where the data line is located on the upper layer side via the shield layer, the data line and the pixel It is an object of the present invention to provide an electro-optical device capable of preventing crosstalk due to capacitive coupling between electrodes, and an electronic apparatus including such an electro-optical device.
本発明の電気光学装置は上記課題を解決するために、基板上に、複数の画素の各々の開口領域を区画する非開口領域に、互いに交差するように配置されたデータ線及び走査線と、前記データ線及び前記走査線の交差に対応して、前記データ線より上層側に形成され、少なくとも前記開口領域に設けられた画素電極と、前記データ線より上層側であって且つ前記画素電極より下層側に透明導電材料により形成されたシールド層とを備えており、前記シールド層は、前記各データ線間の開口領域に位置する第1部分と前記データ線の位置する第2部分との間で生じる段差形状に沿うように少なくとも前記第1及び第2部分にわたって、前記非開口領域から前記開口領域に連続的に形成されている。 In order to solve the above problems, the electro-optical device of the present invention includes a data line and a scanning line arranged on the substrate so as to intersect with each other in a non-opening region that partitions each of the opening regions of the plurality of pixels. Corresponding to the intersection of the data line and the scanning line, the pixel electrode is formed on the upper layer side of the data line and provided at least in the opening region, and is located on the upper layer side of the data line and from the pixel electrode. A shield layer formed of a transparent conductive material on a lower layer side, and the shield layer is between a first portion located in an opening area between the data lines and a second portion located in the data lines. Is formed continuously from the non-opening region to the opening region over at least the first and second portions so as to conform to the step shape generated in step S2.
本発明の電気光学装置によれば、画素電極は、データ線及び走査線の交差に対応して、基板上において表示領域となるべき領域にマトリクス状に複数設けられる。本発明の電気光学装置では、その動作時において、例えば、データ線から画素電極への画像信号の供給が画素毎に制御され、所謂アクティブマトリクス方式による画像表示が可能となる。この際、電気光学物質として例えば液晶は、画素電極に供給される画像信号に基づく印加電圧に応じて光を変調し、変調された光は各画素の開口領域を透過する。即ち、本発明に係る「開口領域」は、表示に実際に寄与する光(表示光)が、例えば透過又は反射等により出射される領域をいい、本発明に係る「非開口領域」は、開口領域を区画するように設けられ、光を遮蔽すること等により表示光が出射されない領域をいう。画素において、画素電極は少なくとも開口領域に配置され、データ線及び走査線は非開口領域に配置される。 According to the electro-optical device of the present invention, a plurality of pixel electrodes are provided in a matrix in a region to be a display region on the substrate corresponding to the intersection of the data line and the scanning line. In the electro-optical device of the present invention, during the operation, for example, the supply of image signals from the data lines to the pixel electrodes is controlled for each pixel, so that an image display by a so-called active matrix method is possible. At this time, for example, liquid crystal as an electro-optical material modulates light according to an applied voltage based on an image signal supplied to the pixel electrode, and the modulated light is transmitted through the opening region of each pixel. That is, the “open area” according to the present invention refers to an area where light (display light) that actually contributes to display is emitted, for example, by transmission or reflection, and the “non-open area” according to the present invention is an aperture. An area that is provided so as to divide the area and from which display light is not emitted by shielding light or the like. In the pixel, the pixel electrode is disposed at least in the opening region, and the data line and the scanning line are disposed in the non-opening region.
各画素において、画素電極、データ線及び走査線は夫々導電膜を積層してなる積層構造に作り込まれ、画素電極はデータ線より上層側に配置されている。本発明の電気光学装置では、基板上の積層構造において、データ線より上層側であって画素電極より下層側に、ITO(Indium Tin Oxide)等の透明導電材料によりシールド層が形成される。シールド層は、積層構造におけるデータ線の位置する層の表面における第1部分及び第2部分にわたって、非開口領域から開口領域に連続的に延在するように形成される。従って、シールド層は、データ線及び画素電極に重なるように配置され、積層構造の積層方向においてデータ線及び画素電極間に介在するため、データ線及び画素電極間の容量結合による寄生容量を低減し、クロストークの発生を防止することが可能となる。 In each pixel, the pixel electrode, the data line, and the scanning line are each formed in a stacked structure in which conductive films are stacked, and the pixel electrode is disposed on the upper layer side of the data line. In the electro-optical device of the present invention, in the laminated structure on the substrate, a shield layer is formed of a transparent conductive material such as ITO (Indium Tin Oxide) on the upper layer side than the data line and on the lower layer side of the pixel electrode. The shield layer is formed so as to continuously extend from the non-opening region to the opening region over the first portion and the second portion on the surface of the layer where the data line is positioned in the stacked structure. Accordingly, the shield layer is disposed so as to overlap the data line and the pixel electrode, and is interposed between the data line and the pixel electrode in the stacking direction of the stacked structure, so that parasitic capacitance due to capacitive coupling between the data line and the pixel electrode is reduced. It is possible to prevent the occurrence of crosstalk.
ここに、データ線の位置する層の表面において、各データ線間の開口領域に位置する第1部分と、非開口領域に配置され且つデータ線の位置する第2部分とでは、データ線の配置に起因して段差が生じる。つまり、データ線の下地面を含む第1部分と、データ線の上層側表面を含む第2部分とでは、基板表面からの高さが互いに異なるため、段差が生じる。シールド層は、第1部分及び第2部分間の段差形状、即ち第1及び第2部分における表面形状に沿うように、第1及び第2部分を覆って形成される。よって、シールド層の表面において、第1及び第2部分間の段差に対応して、第1部分を覆う部分と、第2部分を覆う部分とでは段差が形成される。従って、第1及び第2部分間の段差形状を、シールド層を介してそれよりも上層側に保持することが可能となる。 Here, on the surface of the layer where the data line is located, the first part located in the opening region between the data lines and the second part located in the non-opening region and where the data line is located are arranged in the data line. Due to the difference in level. That is, the first portion including the lower ground of the data line and the second portion including the upper surface of the data line have different heights from the substrate surface, and thus a step is generated. The shield layer is formed to cover the first and second portions so as to follow the step shape between the first portion and the second portion, that is, the surface shape of the first and second portions. Accordingly, on the surface of the shield layer, a step is formed between the portion covering the first portion and the portion covering the second portion, corresponding to the step between the first and second portions. Therefore, the step shape between the first and second portions can be held on the upper layer side through the shield layer.
また、シールド層は透明導電材料により形成されるために、開口領域にまで延在されても表示光が遮蔽されるのを防止することができる。よって、開口領域を回避する形状のパターンとするために、第1及び第2部分間の段差に近接する箇所におけるパターニングが不要となる。また、これに伴い、第1及び第2部分間の段差がシールド層の形成により大きくなる事態を回避することができる。従って、第1及び第2部分間の段差を緩和させるため、シールド層を形成する前のCMP等の平坦化処理が不要となる。その結果、本発明によれば製造プロセスが煩雑化するのを防止することが可能となる。 Further, since the shield layer is formed of a transparent conductive material, it is possible to prevent the display light from being shielded even if it extends to the opening region. Therefore, in order to obtain a pattern having a shape that avoids the opening region, patterning at a location close to the step between the first and second portions is not necessary. Accordingly, it is possible to avoid a situation where the step between the first and second portions becomes large due to the formation of the shield layer. Accordingly, since the step between the first and second portions is relaxed, a planarization process such as CMP before forming the shield layer becomes unnecessary. As a result, according to the present invention, it is possible to prevent the manufacturing process from becoming complicated.
ここに、基板上において、画素電極、データ線及び走査線と共に積層構造においてカラーフィルタを形成する場合、上述したようにシールド層を介して上層側に第1及び第2部分間の段差形状を保持することができるため、データ線間領域にカラーフィルタを配置することで、シールド層より上層側において第1及び第2部分間の段差を緩和させることが可能となる。従って、カラーフィルタを配置させることで新たな段差が生じるのを防止することができる。 Here, when a color filter is formed in a laminated structure on the substrate together with the pixel electrode, the data line, and the scanning line, the step shape between the first and second portions is maintained on the upper layer side through the shield layer as described above. Therefore, by disposing the color filter in the area between the data lines, the step between the first and second portions can be reduced on the upper layer side than the shield layer. Therefore, it is possible to prevent a new level difference from occurring by arranging the color filter.
本発明の電気光学装置の一態様では、前記シールド層は、前記複数の画素にわたって連続的に形成されている。 In one aspect of the electro-optical device of the present invention, the shield layer is formed continuously over the plurality of pixels.
この態様によれば、シールド層を画素毎に島状にパターニングする場合と比較して、第1及び第2部分間で生じる段差に近接する箇所でのパターニングが不要となり、製造プロセスをより簡略化させることができる。 According to this aspect, as compared with the case where the shield layer is patterned in an island shape for each pixel, patterning is not required at a position close to the step generated between the first and second portions, and the manufacturing process is further simplified. Can be made.
本発明の電気光学装置の他の態様では、前記シールド層より上層側であって前記画素電極より下層側において、前記第1及び第2部分間の段差に対応する膜厚で、前記各データ線間の開口領域に形成された着色層を備える。 In another aspect of the electro-optical device of the present invention, each of the data lines has a thickness corresponding to the step between the first and second portions on the upper layer side than the shield layer and on the lower layer side than the pixel electrode. It includes a colored layer formed in the opening region therebetween.
この態様によれば、上述したように、シールド層より上層側に保持された第1及び第2部分間の段差に、この段差に対応する膜厚でデータ線間領域にカラーフィルタとして着色層が形成される。これにより、シールド層より上層側において第1及び第2部分間の段差を緩和させることが可能となる。 According to this aspect, as described above, the color layer as the color filter is formed in the step between the first and second portions held on the upper layer side from the shield layer, in the area between the data lines with a film thickness corresponding to the step. It is formed. As a result, the step between the first and second portions can be relaxed on the upper layer side of the shield layer.
本発明の電気光学装置の他の態様では、前記シールド層より上層側において、前記画素電極の下地として形成された絶縁膜を備える。 In another aspect of the electro-optical device of the invention, an insulating film formed as a base of the pixel electrode is provided on the upper layer side of the shield layer.
この態様によれば、上述したように、シールド層より上層側に保持された第1及び第2部分間の段差を埋め込んで、画素電極と、画素電極より下層側のシールド層やデータ線とを層間絶縁する絶縁膜が形成される。従って、シールド層より上層側において第1及び第2部分間の段差を緩和させることが可能となる。 According to this aspect, as described above, the step between the first and second portions held on the upper layer side from the shield layer is buried, and the pixel electrode and the shield layer and data line on the lower layer side from the pixel electrode are connected. An insulating film for insulating between layers is formed. Therefore, the step between the first and second portions can be relaxed on the upper layer side than the shield layer.
ここに、上述したようにシールド層より上層側に、第1及び第2部分間の段差を緩和させるように着色層を形成した後、それよりも上層側に絶縁膜を形成すれば、第1及び第2部分間の段差、或いは着色層の存在により生じる段差に起因して、この絶縁膜の表面において比較的大きな段差が生じるのを防止することができる。その結果、絶縁膜の表面に対する平坦化処理が不要となり、製造プロセスをより簡略化させることも可能となる。 As described above, after forming a colored layer on the upper layer side of the shield layer so as to alleviate the step between the first and second portions, an insulating film is formed on the upper layer side of the colored layer. In addition, it is possible to prevent a relatively large level difference from being generated on the surface of the insulating film due to the level difference between the second portions or the level difference caused by the presence of the colored layer. As a result, the planarization process for the surface of the insulating film becomes unnecessary, and the manufacturing process can be further simplified.
この絶縁膜を備える態様では、前記絶縁膜には、前記画素電極とそれよりも下層側に位置する導電膜とを電気的に接続させるためのコンタクトホールが開孔されているように構成してもよい。 In the aspect including the insulating film, the insulating film is configured such that a contact hole is formed in the insulating film for electrically connecting the pixel electrode and the conductive film located on the lower layer side. Also good.
このように構成すれば、上述したように着色層を、シールド層を介してそれよりも上層側に保持された第1及び第2部分間の段差を緩和させるように形成することで、絶縁膜に開孔されるコンタクトホールの深さも小さくすることができる。 According to this structure, as described above, the colored layer is formed so as to relieve the step between the first and second portions held on the upper layer side through the shield layer. It is also possible to reduce the depth of the contact hole opened.
即ち、上述したように着色層を、シールド層を介してそれよりも上層側に保持された第1及び第2部分間の段差を緩和させるように形成することで、シールド層より上層側に着色層に起因して新たな段差が生じるのを防止することができる。従って、着色層より上層側において絶縁膜を、着色層により新たに生じた段差を埋め込んで緩和させるように形成しなくてもよいため、絶縁膜の膜厚もより小さくすることが可能となる。よって、絶縁膜に開孔されるコンタクトホールの深さも小さくすることができるため、コンタクトホールにおける電気抵抗が高くなる等の不具合が生じるのを防止することが可能となる。 That is, as described above, the colored layer is colored on the upper layer side of the shield layer by forming the colored layer so as to reduce the step between the first and second portions held on the upper layer side through the shield layer. It is possible to prevent a new step due to the layer. Therefore, the insulating film does not have to be formed on the upper side of the colored layer so as to fill in and relieve the step newly generated by the colored layer, so that the thickness of the insulating film can be further reduced. Accordingly, since the depth of the contact hole opened in the insulating film can be reduced, it is possible to prevent a problem such as an increase in electrical resistance in the contact hole.
この、絶縁膜にコンタクトホールが開孔される態様では、前記シールド層は、前記コンタクトホールに対応する位置に開口部を有しており、前記画素電極は前記コンタクトホールを介して前記シールド層より下層側に位置する導電膜と電気的に接続される。 In the aspect in which the contact hole is opened in the insulating film, the shield layer has an opening at a position corresponding to the contact hole, and the pixel electrode is formed by the shield layer through the contact hole. It is electrically connected to the conductive film located on the lower layer side.
このように構成すれば、アクティブマトリクス駆動方式において、画素電極をスイッチング制御するトランジスタ等を、シールド層より下層側に半導体層や導電膜を順次に積層させて形成することができるため、例えばより高密度に画素を配列させて、表示領域を狭小化させることで電気光学装置を小型化すること等が可能となる。 With this configuration, in the active matrix driving method, a transistor or the like that controls switching of the pixel electrode can be formed by sequentially laminating a semiconductor layer and a conductive film on the lower layer side than the shield layer. It is possible to reduce the size of the electro-optical device by arranging the pixels in the density and narrowing the display area.
この態様では、シールド層に対して開口部を開孔させるためのパターニングを要するが、第1及び第2部分間の段差に近接していても、開口部のパターンはコンタクトホールに対応する局所的で小さな配置面積となるため、容易に行うことができる。従って、開口部を開孔させることにより製造プロセスが煩雑化するのを防止することが可能となる。 In this aspect, patterning for opening the opening to the shield layer is required, but the pattern of the opening is locally corresponding to the contact hole even if it is close to the step between the first and second portions. Since the arrangement area is small, it can be easily performed. Therefore, it is possible to prevent the manufacturing process from becoming complicated by opening the opening.
上述したようにシールド層に開口部が形成される態様では、前記コンタクトホールは、前記各データ線間に位置するように構成してもよい。 As described above, in the aspect in which the opening is formed in the shield layer, the contact hole may be positioned between the data lines.
このように構成すれば、シールド層において、第1及び第2部分間に段差が生じている箇所に近接しないように開口部を配置させることができるため、シールド層に対して開口部を開孔させるためのパターニングをより容易に行うことが可能となる。 If comprised in this way, since an opening part can be arrange | positioned so that it may not adjoin to the location where the level | step difference has arisen between the 1st and 2nd part in a shield layer, it opens an opening part with respect to a shield layer. It is possible to perform patterning for making it easier.
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を具備してなる。 In order to solve the above-described problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、製造プロセスを簡略化させると共に高品位な表示を行うことが可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。 According to the electronic apparatus of the present invention, since the electro-optical device of the present invention described above is included, the projection display device, the mobile phone, and the like that can simplify the manufacturing process and perform high-quality display. Various electronic devices such as an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized.
本発明のこのような作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。 Such an operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.
以下図面を参照しながら、本発明に係る電気光学装置並びに電子機器の各実施形態を説明する。尚、本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。 Embodiments of an electro-optical device and an electronic apparatus according to the present invention will be described below with reference to the drawings. In this embodiment, as an example of the electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.
<第1実施形態>
先ず、本実施形態に係る液晶装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た液晶装置の平面図であり、図2は、図1のH−H´線断面図である。
<First Embodiment>
First, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the liquid crystal device as viewed from the counter substrate side together with the components formed on the TFT array substrate, and FIG. 2 is a cross-sectional view taken along the line H-H ′ in FIG. 1. is there.
図1及び図2において、本実施形態に係る液晶装置は、対向配置されたTFTアレイ基板10と対向基板20とから構成されている。TFTアレイ基板10は例えば石英基板、ガラス基板、シリコン基板等の透明基板である。対向基板20も例えばTFTアレイ基板10と同様の材料からなる透明基板である。TFTアレイ基板10と対向基板20との間には液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。
1 and 2, the liquid crystal device according to the present embodiment includes a
シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、例えばシール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材56が散布されている。本実施形態に係る液晶装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
The sealing
シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。
A light-shielding frame light-shielding
TFTアレイ基板10上における、画像表示領域10aの周辺に位置する周辺領域には、データ線駆動回路101及びサンプリング回路7、走査線駆動回路104、外部回路接続端子102がそれぞれ形成される。
On the
TFTアレイ基板10上における周辺領域において、シール領域より外周側に、データ線駆動回路101及び外部回路接続端子102が、TFTアレイ基板10の一辺に沿って設けられている。また、TFTアレイ基板10上の周辺領域のうちシール領域より内側に位置する領域には、TFTアレイ基板10の一辺に沿う画像表示領域10aの一辺に沿って且つ額縁遮光膜53に覆われるようにしてサンプリング回路7が配置される。
In the peripheral region on the
走査線駆動回路104は、TFTアレイ基板10の一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間を電気的に接続するため、TFTアレイ基板10の残る一辺に沿い、且つ額縁遮光膜53に覆われるようにして複数の配線105が設けられている。
The scanning
また、TFTアレイ基板10上の周辺領域において、対向基板20の4つのコーナー部に対向する領域に、上下導通端子106が配置されると共に、このTFTアレイ基板10及び対向基板20間には上下導通材が上下導通端子106に対応して該端子106に電気的に接続されて設けられる。
In the peripheral region on the
図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域10aには、画素スイッチング用TFT(Thin Film Transistor)や走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜16が形成されている。尚、本実施形態では、画素スイッチング素子はTFTのほか、各種トランジスタ或いはTFD等により構成されてもよい。
In FIG. 2, on the
他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上(図2中遮光膜23より下側)に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して例えばベタ状に形成され、更に対向電極21上(図2中対向電極21より下側)には配向膜22が形成されている。
On the other hand, a
液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。そして、液晶装置の駆動時、夫々に電圧が印加されることで、画素電極9aと対向電極21との間には液晶保持容量が形成される。
The
尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。
Although not shown here, on the
次に、本実施形態に係る液晶装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。 Next, an electrical configuration of the pixel portion of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device according to this embodiment.
図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素の各々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、…、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。
In FIG. 3, a
TFT30のゲートには走査線11aが電気的に接続されており、本実施形態に係る液晶装置は、所定のタイミングで、走査線11aにパルス的に走査信号G1、G2、…、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、…、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、…、Snは、対向基板に形成された対向電極との間で一定期間保持される。
The
液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射される。 The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.
ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極21(図2参照)との間に形成される液晶容量に対して電気的に並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9aの電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の一方の電極は、画素電極9aと電気的に並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量線300に接続されている。蓄積容量70によれば、画素電極9aにおける電位保持特性が向上し、コントラスト向上やフリッカの低減といった表示特性の向上が可能となる。
In order to prevent the image signal held here from leaking, a
次に、画素部の具体的な構成について、図4から図6を参照して説明する。図4は、画素部の主要な構成要素に着目して、その配置関係の一例を示す平面図であって、図5は、図4のX−X0'線に沿う方向における画素部の断面部分の構成を示す断面図であり、図6は、画素部の主要な構成を示す断面図である。尚、図4から図6では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述の該当する各図について同様である。図4から図6に加えて、後述する図7から図10では、図1又は図2を参照して説明した構成中、TFTアレイ基板側の構成のみについて説明するが、説明の便宜上、これらの図では画素電極9aより上側に位置する部分の図示を省略し、且つTFTアレイ基板10上の主要な構成要素に着目してその構成を示してある。
Next, a specific configuration of the pixel portion will be described with reference to FIGS. FIG. 4 is a plan view showing an example of the arrangement relationship, focusing on the main components of the pixel portion, and FIG. 5 is a cross-sectional portion of the pixel portion in the direction along the line XX0 ′ of FIG. FIG. 6 is a cross-sectional view showing the main structure of the pixel portion. In FIGS. 4 to 6, the scales of the layers and members are different from each other so that the layers and members can be recognized on the drawings. This is the same for the corresponding drawings described later. 7 to 10 to be described later in addition to FIGS. 4 to 6, only the configuration on the TFT array substrate side will be described in the configuration described with reference to FIG. 1 or 2. In the figure, the portion located above the
図4において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられている。画素電極9aの縦横の境界にそれぞれ沿って、データ線6a及び走査線11aが設けられている。即ち、走査線11aは、X方向に沿って延びており、データ線6aは、走査線11aと交差するように、Y方向に沿って延びている。
In FIG. 4, a plurality of
走査線11a、データ線6a、蓄積容量70、TFT30及び中継層93等は、TFTアレイ基板10上で平面的に見て、画素電極9aに対応する各画素の開口領域99a(即ち、各画素において、表示に実際に寄与する光が透過又は反射される領域)を区画する非開口領域99b内に配置されている。即ち、これらの走査線11a、データ線6a、蓄積容量70、TFT30及び中継層93等は、表示の妨げとならないように、各画素の開口領域99aではなく、非開口領域99b内に配置されている。
The
非開口領域99bは、例えば、TFTアレイ基板10側のデータ線6aや走査線11a、或いは蓄積容量70を構成する導電膜の少なくとも一部が遮光性を有する材料により形成され、このような遮光膜により各画素に入射される光を遮光可能な領域として、TFTアレイ基板10側において規定される。また、好ましくは、図2を参照して説明したように、対向基板20側において形成された遮光膜23によっても、TFTアレイ基板10側の遮光膜と共に非開口領域99bが規定される。
The
以下、図5又は図6におけるTFTアレイ基板10上の、画素部における積層構造の主要な構成について、図4も参照して下層側から順に説明する。
Hereinafter, the main configuration of the stacked structure in the pixel portion on the
図5又は図6において、TFTアレイ基板10上に形成された絶縁膜12上にTFT30が設けられている。TFT30は、半導体層1a及びゲート電極3aを含んで構成されている。ゲート電極3aは、例えば走査線11aにおける半導体層1aとゲート絶縁膜2を介して重なる一部として、一体的に形成される。即ち、図5又は図6に示す構成によれば、走査線11aはTFT30と同層に、半導体層1aより上層側にX方向に延在させて(図4参照)形成されている。
5 or 6, the
ここに、図6においてTFT30の半導体層1aの詳細な構成について図示を省略してあるが、TFT30は、LDD(Lightly Doped Drain)構造を有するのが好ましい。或いは、TFT30は、LDD構造におけるLDD領域に相当する領域に不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極をマスクとして不純物を高濃度に打ち込んで形成する自己整合構造であってもよい。
Although the detailed configuration of the
図5又は図6において、TFT30よりも層間絶縁膜41を介して上層側には、蓄積容量70が設けられている。蓄積容量70は、下部容量電極71と上部容量電極300が誘電体膜75を介して対向配置されることにより形成されている。上部容量電極は、図3に示す容量線300の一部として形成され、固定電位に維持された固定電位側容量電極として機能し得る。
In FIG. 5 or FIG. 6, a
下部容量電極71は、TFT30の半導体層1a及び画素電極9aに電気的に接続された画素電位側容量電極である。より具体的には、下部容量電極71は、コンタクトホール83(図6参照)を介して半導体層1aと電気的に接続されると共に、コンタクトホール84(図6参照)を介して中継層93に電気的に接続されている。更に、中継層93は、コンタクトホール85(図4及び図6参照)を介して画素電極9aに電気的に接続されている。即ち、下部容量電極71は、中継層93と共に半導体層1a及び画素電極9a間の電気的な接続を中継する。
The
図5又は図6において、TFTアレイ基板10上の蓄積容量70よりも層間絶縁膜42を介して上層側には、データ線6a及び中継層93が設けられている。データ線6aは、図6に示すように、半導体層1aに、ゲート絶縁膜2、層間絶縁膜41、誘電体膜75及び層間絶縁膜42を貫通するコンタクトホール81を介して電気的に接続されている。また、データ線6aは、図4に示すように、走査線11aと交差するようにY方向に延在する。
5 or 6, the
図6において、中継層93は、層間絶縁膜42上においてデータ線6aと同層に形成されている。データ線6a及び中継層93は、例えば金属膜等の導電材料で構成される薄膜を層間絶縁膜42上に薄膜形成法を用いて形成しておき、当該薄膜を部分的に除去、即ちパターニングすることによって相互に離間させた状態で形成される。従って、データ線6a及び中継層93を同一工程で形成できるため、装置の製造プロセスを簡便にできる。
In FIG. 6, the
図5又は図6において、層間絶縁膜43を介してデータ線6a及び中継層93より上層側には、ITO等の透明導電材料によりシールド層400が形成され、シールド層400より層間絶縁膜44を介して更に上層側に着色層Cfが形成されている。
5 or 6, a
図5又は図6において、画素電極9aは、その下地であるオーバーコート膜として形成される層間絶縁膜45を介して着色層Cfよりも上層側に、形成されている。画素電極9aは、下部容量電極71、コンタクトホール83、84及び85、並びに中継層93を介して半導体層1aに電気的に接続されている。シールド層400はコンタクトホール85に対応する位置に開口部410を有しており、コンタクトホール85は、この開口部410内において層間絶縁層43、44及び45を貫通するように形成された孔部の内壁にITO等の画素電極9aを構成する透明導電材料が成膜されることによって形成されている。画素電極9aの上側表面には、ラビング処理等の所定の配向処理が施された配向膜16(図2参照)が設けられている。
In FIG. 5 or FIG. 6, the
ここに、本実施形態に対する比較例について図7及び図8を参照して夫々説明する。図7及び図8は、夫々、比較例について図6に対応する画素部の断面部分の構成を示す断面図である。尚、比較例については、本実施形態と異なる点についてのみ説明し、図7又は図8において、本実施形態と同様の構成については図6と同一の符号を付して示し、重複する説明を省略することもある。 Here, comparative examples for the present embodiment will be described with reference to FIGS. 7 and 8 are cross-sectional views showing the configuration of the cross-sectional portion of the pixel portion corresponding to FIG. 6 for the comparative example. In addition, about a comparative example, only a different point from this embodiment is demonstrated, In FIG. 7 or FIG. 8, about the structure similar to this embodiment, the same code | symbol as FIG. Sometimes omitted.
図7に示す一の比較例の構成によれば、データ線6aより上層側において層間絶縁膜43を介して着色層Cfが形成され、更にそれよりも層間絶縁膜45を介して上層側にはコンタクトホール85を介して中継層93に電気的に接続された画素電極9aが形成されている。この場合、データ線6aと画素電極9aとは、積層構造の上下方向で層間絶縁膜43及び45を介して近接して重なり合う部分において、容量結合が生じクロストークが発生するおそれがある。
According to the configuration of one comparative example shown in FIG. 7, the colored layer Cf is formed through the
これに対して、図8に示す他の比較例の構成では、データ線6aと画素電極9aの各々に少なくとも部分的に重なるように、例えば金属材料によりシールド層420がデータ線6aより上層側に層間絶縁膜43を介して形成される。シールド層420は、積層構造の上下方向でデータ線6aと画素電極9aとの間に介在し、これらの間に容量結合が生じるのを防止することができる。また、図8においては、画素電極9aを中継層93と電気的接続するため、シールド層420と同層に中継電極422が配置される。画素電極9aは、コンタクトホール85及び層間絶縁膜43を貫通して開孔されたコンタクトホール87、並びに中継電極422を介して中継層93と電気的に接続される。
On the other hand, in the configuration of another comparative example shown in FIG. 8, the
ここに、本実施形態における画素部の構成に戻り、図4又は図5を参照すれば、データ線6aの位置する層において、データ線6a及び中継層93は非開口領域99bに配置され、互いに隣接する画素部間のデータ線6aによる区画されるデータ線間領域99cにおいて、特に開口領域99aは層間絶縁膜42上に導電膜等は形成されない空いた領域となる。そのため、データ線6aの位置する層の表面形状に着目すると図5によく示されるように、データ線間領域99cに位置する第1部分66aと、データ線6aの位置する第2部分66bとでは高低差d0により段差が生じ得る。この段差は、データ線6aの膜厚に起因して比較的大きくなるおそれがある。
Here, returning to the configuration of the pixel portion in the present embodiment, referring to FIG. 4 or FIG. 5, in the layer where the
図7に示す比較例において、仮に、図8と同様にシールド層を画素電極9a及びデータ線6a間に介在させるように形成するとすれば、その下層側に生じている上述の段差によりシールド層形成ためのパターニングが困難となるおそれがある。この際、シールド層を金属材料により形成すると、開口領域99a(図4参照)を回避してデータ線6a上に配置されるため、データ線6aの位置する層の表面における上述の段差の影響がより増長されるおそれがある。
In the comparative example shown in FIG. 7, if the shield layer is formed so as to be interposed between the
従って、かかる事態を回避するために、図8に示す比較例の構成では、シールド層420の下地である層間絶縁膜43の表面に対して例えばCMP処理が施されて平坦化され、データ線6aの位置する層の段差の影響が緩和される。また、図8において、着色層Cfはシールド層420と同層にそれよりも上層側に配置される。着色層Cfをカラーフィルタとして機能させるために、比較的大きな膜厚で形成する必要があり、シールド層420と同層には新たな段差が生じる。よって、層間絶縁膜45を形成し、更に着色層Cfによる段差の影響を緩和するために層間絶縁膜45の表面に対して平坦化処理を施す必要が生じ得る。その結果、製造プロセスが煩雑となるおそれがある。
Therefore, in order to avoid such a situation, in the configuration of the comparative example shown in FIG. 8, the surface of the
一方、図7において、着色層Cfは、比較的大きいデータ線6aの位置する層の段差を緩和させるように形成される。しかしながら、上述したように、シールド層の形成によりデータ線6aの位置する層の表面における段差の影響がより増長されると、着色層Cfを形成してもなお段差を緩和させることが困難となる問題点が生じる。
On the other hand, in FIG. 7, the colored layer Cf is formed so as to alleviate the level difference of the layer where the relatively
これに対して、本実施形態では、図4から図6において、シールド層400は、データ線6aより上層側であって且つ画素電極9aより下層側に配置され、開口部410以外は例えばベタ状に(即ち、画像表示領域10aのうちコンタクトホール85が形成される領域を除く領域に例えばベタ状に)形成されている。言い換えれば、シールド層400は、データ線6aより上層側であって且つ画素電極9aより下層側に、データ線6aの位置する層の表面における第1部分66a及び第2部分66bにわたって(即ち、第1部分66a及び第2部分66bを覆うように)、非開口領域99bから開口領域99aに連続的に延在している。従って、シールド層400は、データ線6a及び画素電極9aに重なるように配置され、積層構造の積層方向においてデータ線6a及び画素電極9a間に介在するため、データ線6a及び画素電極9a間の容量結合による寄生容量を低減し、クロストークの発生を防止することが可能となる。
On the other hand, in this embodiment, in FIGS. 4 to 6, the
また、シールド層400は、図5又は図6によく示されるように、第1部分66a及び第2部分66b間の段差形状、即ち第1部分66a及び第2部分66bにおける表面形状に沿うように、第1部分66a及び第2部分66bを覆って形成される。よって、シールド層400の表面において、第1部分66a及び第2部分66b間の段差の高低差d0に対応して、第1部分66aを覆う部分と、第2部分66bを覆う部分とでは高低差d1が生じて、段差が形成される。従って、第1部分66a及び第2部分66b間の段差形状を、シールド層400を介してそれよりも上層側に保持することが可能となる。
Further, as well shown in FIG. 5 or FIG. 6, the
ここに、図4において、シールド層400は透明導電材料により形成されるために、開口領域99aにまで延在されても表示光が遮蔽されるのを防止することができる。よって、開口領域99aを回避する形状のパターンとするために、第1部分66a及び第2部分66b間の段差に近接する箇所におけるパターニングが不要となる。また、これに伴い、第1部分66a及び第2部分66b間に生じた段差が、それよりも上層側においてシールド層400の形成により大きくなる事態を回避することができる。従って、第1部分66a及び第2部分66b間に生じた段差を、それよりも上層側で緩和させるため、シールド層400を形成する前のCMP等の平坦化処理が不要となる。その結果、本発明によれば製造プロセスが煩雑化するのを防止することが可能となる。
Here, in FIG. 4, since the
また、図4において、シールド層400は、図5に示すように第1部分66a及び第2部分66bを連続的に覆うように形成され、画像表示領域10aを構成する複数の画素にわたって連続的に概ねベタ状(より具体的には、開口部410以外はベタ状)のパターンとして設けられる。従って、シールド層400を画素毎に島状にパターニングする場合と比較して、第1部分66a及び第2部分66b間で生じる段差に近接する箇所でのパターニングが不要となり、製造プロセスをより簡略化させることができる。
4, the
ここに、図5又は図6において、着色層Cfは、典型的には例えば、画素において赤色(R)、G(緑色)、及び青色(B)のいずれかの色に相当する光を表示光として出射させることが可能なように形成される。図5において、層間絶縁膜44の表面には、第1部分66a及び第2部分66b間の段差に対応する、シールド層400の表面に生じた高低差d1に応じ、高低差d2の段差が生じている。着色層Cfは、第1部分66a及び第2部分66b間の段差の高低差d0に対応する膜厚で、データ線間領域99cに形成される。これにより、第1部分66a及び第2部分66b間の段差に対応する、層間絶縁膜44の表面における段差を緩和させることが可能となる。例えば、第1部分66a及び第2部分66b間の段差の高低差d0は1.5μm程度であり、着色層Cfの膜厚は1.5〜2.0μm程度で形成される。
Here, in FIG. 5 or FIG. 6, the colored layer Cf typically displays, for example, light corresponding to any of red (R), G (green), and blue (B) in the pixel as display light. It is formed so that it can be emitted as. In FIG. 5, a level difference d2 is generated on the surface of the
従って、着色層Cfより上層側において層間絶縁膜45の表面において、第1部分66a及び第2部分66b間の段差、或いは着色層Cfの存在により生じる段差に起因して、比較的大きな段差が生じるのを防止することができる。その結果、層間絶縁膜45の表面に対する平坦化処理が不要となり、製造プロセスをより簡略化させることができる。
Accordingly, a relatively large step is generated on the surface of the
また、図4又は図6に示すように、層間絶縁膜45にはコンタクトホール85が開孔される。ここに、図8に示す比較例によれば、既に説明したように着色層Cfに起因してシールド層420と同層に段差が生じるため、これを緩和させるために層間絶縁膜45が形成される。図8に示す層間絶縁膜45の膜厚は、図6に示す本実施形態の構成と比較して、着色層Cfによる段差を埋め込むために、より大きくなり、その結果、コンタクトホール85の深さも大きくなるおそれがある。
Further, as shown in FIG. 4 or FIG. 6, a
これに対して、図5又は図6に示すように、着色層Cfは層間絶縁膜44の表面における段差を埋め込んで形成されるため、それよりも上層側において着色層Cfに起因して新たな段差が生じるのを防止することができる。従って、図6に示すコンタクトホール85の深さもより小さくすることが可能となる。これにより、コンタクトホール85における電気抵抗が高くなる等の不具合が生じるのを防止することができる。
On the other hand, as shown in FIG. 5 or FIG. 6, the colored layer Cf is formed by embedding a step on the surface of the
図4から図6において、シールド層400にはコンタクトホール85に対応して開口部410が設けられている。従って、シールド層400を図4に示すように概ねベタ状のパターンで設けたとしても、シールド層400より下層側にTFT30や蓄積容量70を作り込んで積層構造をなすことができるため、例えばより高密度に画素を配列させて、画像表示領域10aを狭小化させることで電気光学装置を小型化すること等が可能となる。
4 to 6, the
この場合、シールド層400に対して開口部410を開孔させるためのパターニングを要するが、第1部分66a及び第2部分66b間の段差に近接していても、開口部410のパターンはコンタクトホール85に対応する局所的で小さな配置面積となるため、容易に行うことができる。従って、開口部410を開孔させることにより製造プロセスが煩雑化するのを防止することが可能となる。本実施形態では、図4において、コンタクトホール85は、データ線間領域66cに位置するため、シールド層400において、第1部分66a及び第2部分66b間に段差が生じている箇所に近接しないように開口部410を配置させることができる。よって、シールド層400に対して開口部410を開孔させるためのパターニングをより容易に行うことが可能となる。
In this case, patterning is required to open the
<第2実施形態>
次に、本発明の第2実施形態について、図9又は図10を参照して説明する。第2実施形態では、着色層がTFTアレイ基板側の積層構造に形成されない点が、第1実施形態とは異なっている。従って、以下では、第1実施形態と異なる点についてのみ図を参照して説明し、第1実施形態と同様の構成については、図1から図6を参照して説明すると共に、図9又は図10において同一の符号を付して示し、重複する説明を省略することもある。
Second Embodiment
Next, a second embodiment of the present invention will be described with reference to FIG. 9 or FIG. The second embodiment is different from the first embodiment in that the colored layer is not formed in a laminated structure on the TFT array substrate side. Therefore, only the points different from the first embodiment will be described below with reference to the drawings, and the same configuration as the first embodiment will be described with reference to FIGS. 1 to 6 and FIG. 9 or FIG. In FIG. 10, the same reference numerals are given, and redundant description may be omitted.
図9は、図5に対応する画素部の断面部分の構成を示す断面図であり、図10は、図6に対応する画素部の断面部分の構成を示す断面図である。 9 is a cross-sectional view illustrating a configuration of a cross-sectional portion of the pixel portion corresponding to FIG. 5, and FIG. 10 is a cross-sectional view illustrating a configuration of a cross-sectional portion of the pixel portion corresponding to FIG.
図9又は図10において、画素電極9aは、TFTアレイ基板10上のシールド層400より層間絶縁膜45を介して上層側に形成される。また、図5又は図6に示す第1実施形態の構成と比較して、着色層はTFTアレイ基板10側には形成されず、例えば対向基板20側に形成されるか、或いは電気光学装置内にはカラーフィルタは設けられない。後者の場合は、後述するプロジェクタと同様にカラー表示が可能となるか、或いはカラー表示は行われず白色と黒色に相当する表示光により白黒表示が行われる。
In FIG. 9 or FIG. 10, the
第2実施形態では、第1実施形態と同様にデータ線6a及び画素電極9a間の容量結合に基づくクロストークを防止すると共に、第1部分66a及び第2部分66b間の段差形状を、シールド層400を介してそれよりも上層側に保持することが可能となる。
In the second embodiment, as in the first embodiment, crosstalk based on capacitive coupling between the
従って、第1実施形態と同様に、シールド層400の下地である層間絶縁膜43の表面に対する平坦化処理は不要となり、製造プロセスが煩雑となるのを防止することができる。また、図9又は図10において、シールド層400より上層側に保持された第1部分66a及び第2部分66b間の段差を埋め込んで、層間絶縁膜45が形成される。よって、シールド層400より上層側において第1部分66a及び第2部分66b間の段差を緩和させることが可能となる。
Therefore, as in the first embodiment, the planarization process for the surface of the
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図11は、プロジェクタの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 11 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.
図11に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。
As shown in FIG. 11, a
液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。
The configurations of the
尚、図11を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。 In addition to the electronic device described with reference to FIG. 11, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.
また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)等にも適用可能である。 In addition to the liquid crystal devices described in the above embodiments, the present invention can be applied to a reflective liquid crystal device (LCOS) or the like.
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。 The present invention is not limited to the above-described embodiment, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.
6a…データ線、9a…画素電極、10…TFTアレイ基板、11a…走査線、66a…第1部分、66b…第2部分、99a…開口領域、99b…非開口領域、99c…データ線間領域、400…シールド層、99b…第1部分
6a ... Data line, 9a ... Pixel electrode, 10 ... TFT array substrate, 11a ... Scanning line, 66a ... First part, 66b ... Second part, 99a ... Opening area, 99b ... Non-opening area, 99c ...
Claims (8)
複数の画素の各々の開口領域を区画する非開口領域に、互いに交差するように配置されたデータ線及び走査線と、
前記データ線及び前記走査線の交差に対応して、前記データ線より上層側に形成され、少なくとも前記開口領域に設けられた画素電極と、
前記データ線より上層側であって且つ前記画素電極より下層側に透明導電材料により形成されたシールド層と
を備えており、
前記シールド層は、前記各データ線間の開口領域に位置する第1部分と前記データ線の位置する第2部分との間で生じる段差形状に沿うように少なくとも前記第1及び第2部分にわたって、前記非開口領域から前記開口領域に連続的に形成されている
ことを特徴とする電気光学装置。 On the board
A data line and a scanning line arranged so as to cross each other in a non-opening region that partitions each open region of a plurality of pixels;
In correspondence with the intersection of the data line and the scanning line, a pixel electrode formed on the upper layer side than the data line and provided at least in the opening region;
A shield layer formed of a transparent conductive material on the upper layer side of the data line and on the lower layer side of the pixel electrode, and
The shield layer extends over at least the first and second portions so as to follow a step shape generated between a first portion located in an opening region between the data lines and a second portion where the data lines are located. The electro-optical device is formed continuously from the non-opening region to the opening region.
前記画素電極は前記コンタクトホールを介して前記シールド層より下層側に位置する導電膜と電気的に接続される
ことを特徴とする請求項5に記載の電気光学装置。 The shield layer has an opening at a position corresponding to the contact hole,
The electro-optical device according to claim 5, wherein the pixel electrode is electrically connected to a conductive film located on a lower layer side than the shield layer through the contact hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333832A JP2009157025A (en) | 2007-12-26 | 2007-12-26 | Electro-optical device and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007333832A JP2009157025A (en) | 2007-12-26 | 2007-12-26 | Electro-optical device and electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009157025A true JP2009157025A (en) | 2009-07-16 |
Family
ID=40961137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007333832A Pending JP2009157025A (en) | 2007-12-26 | 2007-12-26 | Electro-optical device and electronic apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009157025A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10120250B2 (en) | 2016-09-08 | 2018-11-06 | Seiko Epson Corporation | Electro-optical device, electrical apparatus |
-
2007
- 2007-12-26 JP JP2007333832A patent/JP2009157025A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10120250B2 (en) | 2016-09-08 | 2018-11-06 | Seiko Epson Corporation | Electro-optical device, electrical apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5245333B2 (en) | Electro-optical device and electronic apparatus | |
JP4306737B2 (en) | Electro-optical device substrate, electro-optical device, and electronic apparatus | |
JP5532568B2 (en) | Electro-optical device and electronic apparatus | |
JP5488136B2 (en) | Electro-optical device, electronic device, and transistor | |
JP5018336B2 (en) | Electro-optical device and electronic apparatus | |
JP5176814B2 (en) | Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
JP2009122256A (en) | Electro-optical device and electronic equipment | |
JP2008241974A (en) | Electrooptical device and electronic equipment | |
JP2010096966A (en) | Electro-optical apparatus, method for manufacturing same, and electronic device | |
JP5298480B2 (en) | Electro-optical device and electronic apparatus | |
JP5104140B2 (en) | Electro-optical device and electronic apparatus | |
JP5233618B2 (en) | Electro-optical device and electronic apparatus | |
JP2007192975A (en) | Electrooptical apparatus and its manufacturing method | |
JP2009053417A (en) | Electrooptical device, its manufacturing method, and electronic apparatus | |
JP5195455B2 (en) | ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE | |
JP2009069247A (en) | Electro-optical apparatus, manufacturing method thereof, electronic equipment, and wiring structure | |
JP2008191518A (en) | Electrooptical device, substrate for same, and electronic equipment | |
JP2009157025A (en) | Electro-optical device and electronic apparatus | |
JP4026398B2 (en) | Electro-optical device and electronic apparatus | |
JP2010039209A (en) | Electrooptical device and method for manufacturing the same, and electronic equipment | |
JP5176852B2 (en) | Electro-optical device and electronic apparatus | |
JP4154965B2 (en) | Electro-optical substrate, and electro-optical device and electronic apparatus including the same | |
JP2010186118A (en) | Electro-optical device and electronic apparatus | |
JP2009300477A (en) | Electro-optical device and electronic apparatus | |
JP4760818B2 (en) | Electro-optical substrate, and electro-optical device and electronic apparatus including the same |