JP2009130182A - Piezoelectric thin film element - Google Patents
Piezoelectric thin film element Download PDFInfo
- Publication number
- JP2009130182A JP2009130182A JP2007304386A JP2007304386A JP2009130182A JP 2009130182 A JP2009130182 A JP 2009130182A JP 2007304386 A JP2007304386 A JP 2007304386A JP 2007304386 A JP2007304386 A JP 2007304386A JP 2009130182 A JP2009130182 A JP 2009130182A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- piezoelectric thin
- electrode layer
- layer
- film element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ニオブ酸カリウムナトリウムを主相とするペロブスカイト構造の結晶からなる圧電体薄膜を圧電体層として用いてなる圧電薄膜素子に関する。 The present invention relates to a piezoelectric thin film element using a piezoelectric thin film made of a crystal having a perovskite structure whose main phase is potassium sodium niobate as a piezoelectric layer.
圧電体は、一般に、電圧が印加されるとそれに応じて力学的な変形を生じるという特質を生かして、マイクロアクチュエータやセンサ等のような機能性電子部品における圧電要素（圧電素子）として用いられている。
そのような圧電体としては、鉛系の誘電体、なかでもいわゆるＰＺＴと呼ばれるＰｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３系のペブロスカイト型強誘電体が、従来から広く一般に用いられている。ＰＺＴは一般に、個々の元素を含んだ酸化物を焼結することによって形成される。
A piezoelectric body is generally used as a piezoelectric element (piezoelectric element) in a functional electronic component such as a microactuator or a sensor, taking advantage of the characteristic that when a voltage is applied, a mechanical deformation is caused accordingly. Yes.
As such a piezoelectric material, a lead-based dielectric material, in particular, a Pb (Zr 1-x Ti x ) O 3 -based perovskite ferroelectric material called so-called PZT has been widely used. PZT is generally formed by sintering oxides containing individual elements.
近年では、環境への配慮等の理由から、鉛成分を含有しない材料からなる圧電体の実用が要請されるようになってきている。この要請に対応可能なものとして、ニオブ酸リチウムカリウムナトリウム（一般式；（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１；以下、ＬＫＮＮとも呼ぶ）を主相とするペロブスカイト構造の結晶からなる圧電体薄膜を圧電体層として用いることが提案されている。ニオブ酸リチウムカリウムナトリウムは、ＰＺＴに匹敵する圧電特性を有することから、非鉛系の圧電材料として大いに期待されている。
現在、各種電子機器やそれに用いられる電子部品等のさらなる小型化・高性能化が進むにつれて、圧電素子の小型化・高性能化がさらに強く求められるようになってきている。
In recent years, there has been a demand for practical use of a piezoelectric body made of a material that does not contain a lead component, for reasons such as consideration for the environment. As a response to this requirement, lithium potassium sodium niobate (general formula; (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z) = 1; hereinafter also referred to as LKNN) It has been proposed to use as the piezoelectric layer a piezoelectric thin film made of a crystal having a perovskite structure, and lithium potassium sodium niobate has piezoelectric characteristics comparable to PZT. Therefore, it is highly expected as a lead-free piezoelectric material.
At present, as various electronic devices and electronic components used in the electronic devices are further reduced in size and performance, there is a strong demand for miniaturization and higher performance of piezoelectric elements.
しかし、焼結法を主流とする従来の製造方法によって得られる圧電素子では、その厚さが特に１０μｍ以下のように極めて薄くなると、その圧電素子における薄い圧電体層を構成している材料の結晶粒の大きさに、その厚さが近づくことになるので、相対的に結晶粒の粒径等のばらつきの影響が大きくなって、その薄い圧電体層の特性のばらつきや劣化が顕著化するという不都合が生じる。そのような不都合を回避するために、焼結法ではなく薄膜技術を用いて圧電体層を形成するという手法が、近年では提案され、研究開発されるようになってきている。その一例を挙げると、ＲＦスパッタリング法によりＰＺＴ膜を形成し、それを用いた高精細・高速インクジェットプリンタのヘッド用アクチュエータを作製するといった技術が提案されている（例えば、特許文献１参照）。このようなインクジェットプリンタのヘッド用アクチュエータに用いられる圧電素子についても、前述したような非鉛系の材料を用いることが望ましいことは勿論である。 However, in a piezoelectric element obtained by a conventional manufacturing method mainly using a sintering method, when the thickness is extremely thin, particularly 10 μm or less, the crystal of the material constituting the thin piezoelectric layer in the piezoelectric element Since the thickness is close to the size of the grain, the influence of the variation of the grain size of the crystal grain becomes relatively large, and the variation and deterioration of the characteristics of the thin piezoelectric layer become remarkable. Inconvenience arises. In order to avoid such inconvenience, a method of forming a piezoelectric layer using a thin film technique instead of a sintering method has been proposed and researched and developed in recent years. As an example, a technique has been proposed in which a PZT film is formed by an RF sputtering method and a head actuator for a high-definition / high-speed ink jet printer using the PZT film is produced (for example, see Patent Document 1). Of course, it is desirable to use the lead-free material as described above for the piezoelectric element used for the head actuator of the ink jet printer.
このような薄膜技術を採用して、厚さ１０μｍ以下〜０．３μｍ程度の極めて薄い圧電体層を用いた各種のアクチュエータやセンサ等を作製する試みが行われるようになってきている。さらには、その圧電体薄膜層の形成材料として、前述したように環境への配慮等から、非鉛系の材料からなる薄膜を用いることが望ましいとされているが、そのような非鉛系の材料としては、ＬＫＮＮ（ニオブ酸リチウムカリウムナトリウム）が最も有力な候補の一つであると考えられている。 Attempts have been made to produce various actuators, sensors, etc. using extremely thin piezoelectric layers having a thickness of about 10 μm or less to about 0.3 μm by employing such thin film technology. Furthermore, as mentioned above, it is desirable to use a thin film made of a lead-free material as a material for forming the piezoelectric thin film layer in consideration of the environment as described above. As a material, LKNN (lithium potassium sodium niobate) is considered to be one of the most promising candidates.
しかしながら、ＬＫＮＮ薄膜は、リーク電流が大きいという問題がある。
すなわち、リーク電流が大きいと、例えばアクチュエータ素子用の圧電体薄膜層として用いた場合、そのアクチュエータ素子の駆動時の消費電力が大きくなってしまう。また、そのようなリーク電流が大きいことに起因して、そのリーク電流が流れる主な経路である圧電体薄膜層自体やその近隣の各部位の構成材料の劣化を助長してしまうこととなり、延いてはその圧電体薄膜層を用いてなる圧電薄膜素子全体の信頼性・耐久性が著しく低下することとなる。
However, the LKNN thin film has a problem of large leakage current.
That is, if the leakage current is large, for example, when used as a piezoelectric thin film layer for an actuator element, power consumption during driving of the actuator element increases. In addition, due to such a large leakage current, the piezoelectric thin film layer itself, which is the main path through which the leakage current flows, and deterioration of constituent materials in each of its neighboring parts are promoted. In this case, the reliability and durability of the entire piezoelectric thin film element using the piezoelectric thin film layer are significantly lowered.
また、ＬＫＮＮ薄膜は一般に、ＰＺＴ膜と比較して耐電圧特性が著しく低いという問題がある。
すなわち、圧電体薄膜層にその耐電圧を超えた電圧を印加すると、急峻に極めて大きな電流が流れて、その圧電体薄膜層を有してなる圧電薄膜素子が正常に動作しなくなり、著しくは破壊されてしまう場合もある。また、そのような不都合の発生を回避するためには、印加電圧を低く設定しなければならなくなるが、そうすると、デバイス設計上の制約が多くなったり、所定の性能を得ることが不可能になるなど、新たな不都合が生じてしまうこととなる。あるいは、そのように耐電圧が低い場合、所期の性能を確保するに足る電圧を印加可能とするためには、圧電体薄膜層内に生じる電界を小さくすることが必要となるが、そのためには、圧電体薄膜層の膜厚を大きくしなければならなくなって、圧電薄膜素子全体の小型化・薄型化の著しい妨げとなる。また、そのような膜を厚く形成することに起因して、製造工程全体のスループットが長くなり、延いては製造コストの低廉化の妨げとなるという虞もある。
In addition, the LKNN thin film generally has a problem that the withstand voltage characteristic is remarkably lower than that of the PZT film.
That is, when a voltage exceeding the withstand voltage is applied to the piezoelectric thin film layer, a very large current flows suddenly, and the piezoelectric thin film element having the piezoelectric thin film layer does not operate normally, and is remarkably destroyed. It may be done. Moreover, in order to avoid the occurrence of such inconvenience, the applied voltage must be set low. However, in that case, there are many restrictions on the device design, and it becomes impossible to obtain a predetermined performance. A new inconvenience will occur. Alternatively, when the withstand voltage is so low, it is necessary to reduce the electric field generated in the piezoelectric thin film layer in order to be able to apply a voltage sufficient to ensure the expected performance. The film thickness of the piezoelectric thin film layer must be increased, which significantly hinders the miniaturization and thinning of the entire piezoelectric thin film element. Further, due to the formation of such a thick film, there is a possibility that the throughput of the entire manufacturing process becomes long, which may hinder the reduction of the manufacturing cost.
本発明は、このような問題に鑑みて成されたもので、その目的は、圧電薄膜素子におけるリーク電流が大きいという問題を解消し、その圧電薄膜素子の消費電流の大幅な低減、および信頼性の向上を実現することにある。また、圧電薄膜素子における耐電圧特性の向上を実現することにある。 The present invention has been made in view of such problems, and its object is to solve the problem of large leakage current in the piezoelectric thin film element, and to greatly reduce the current consumption and reliability of the piezoelectric thin film element. It is to realize improvement. Another object is to improve the withstand voltage characteristics of the piezoelectric thin film element.
本発明の第１の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、前記下部電極層と前記上部電極層との間に常温で２０ｋＶ／ｃｍ以下の電界を印加したときの、電極面積１ｃｍ２当たりに換算した電気抵抗値が２．５×１０５Ω以上であることを特徴とする。 The first piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element, wherein the piezoelectric thin film layer is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z). = 1) perovskite structure crystal having a main phase per electrode area of 1 cm 2 when an electric field of 20 kV / cm or less is applied between the lower electrode layer and the upper electrode layer at room temperature. The electrical resistance value converted into is 2.5 × 10 5 Ω or more.
本発明の第２の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
前記下部電極層と前記上部電極層との間の絶縁耐圧が８０ｋＶ／ｃｍ以上であることを特徴とする。
The second piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element having a layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
The dielectric strength between the lower electrode layer and the upper electrode layer is 80 kV / cm or more.
本発明の第３の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、前記下部電極層と前記上部電極層との間に常温で２０ｋＶ／ｃｍ以下の電界を印加したときの、電極面積１ｃｍ２当たりに換算した電気抵抗値が２
．５×１０５Ω以上となるような電流ブロック層を、前記下部電極層と前記上部電極層との間に備えたことを特徴とする。
The third piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element, wherein the piezoelectric thin film layer is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z). = 1) perovskite structure crystal having a main phase per electrode area of 1 cm 2 when an electric field of 20 kV / cm or less is applied between the lower electrode layer and the upper electrode layer at room temperature. The electrical resistance value converted to 2 is 2
. A current blocking layer of 5 × 10 5 Ω or more is provided between the lower electrode layer and the upper electrode layer.
本発明の第４の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、前記下部電極層と前記上部電極層との間の絶縁耐圧が８０ｋＶ／ｃｍ以上となるような電流ブロック層を、前記下部電極層と前記上部電極層との間に備えたことを特徴とする。 The fourth piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element, wherein the piezoelectric thin film layer is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z). = 1) is a perovskite structure crystal having a main phase, and a current blocking layer having a withstand voltage of 80 kV / cm or more between the lower electrode layer and the upper electrode layer is formed on the lower electrode. A layer is provided between the upper electrode layer and the upper electrode layer.
本発明の第５の圧電薄膜素子は、上記第３または第４に記載の圧電薄膜素子において、電流ブロック層が、前記圧電体薄膜層とは異なった組成からなる電流ブロック層であることを特徴とする。 According to a fifth piezoelectric thin film element of the present invention, in the piezoelectric thin film element according to the third or fourth aspect, the current blocking layer is a current blocking layer having a composition different from that of the piezoelectric thin film layer. And
本発明の第６の圧電薄膜素子は、上記第３または第４に記載の圧電薄膜素子において、電流ブロック層が、低速成長によって形成した（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶であることを特徴とする。 According to a sixth piezoelectric thin film element of the present invention, in the piezoelectric thin film element described in the third or fourth aspect, the current block layer is formed by slow growth (Na x K y Li z ) NbO 3 (0 <x < A crystal having a perovskite structure having a main phase of 1,0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1).
本発明の第７の圧電薄膜素子は、上記第３または第４に記載の圧電薄膜素子において、電流ブロック層が、前記圧電体薄膜層の全部または一部を、低速成長によって形成した（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶であることを特徴とする。 According to a seventh piezoelectric thin film element of the present invention, in the piezoelectric thin film element described in the third or fourth aspect, the current blocking layer is formed by forming all or part of the piezoelectric thin film layer by low-speed growth (Na x It is a crystal having a perovskite structure whose main phase is K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1).
本発明の第８の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、常温で−２０ｋＶ／ｃｍ〜＋２０ｋＶ／ｃｍの電界を印加した状態での比抵抗が１×１０８Ωｃｍ以上である、前記圧電体薄膜層とは異なった組成からなる電流ブロック層を、前記圧電体薄膜層と前記上部電極層との間に備えたことを特徴とする。 The eighth piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element, wherein the piezoelectric thin film layer is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z). = 1) is a crystal having a perovskite structure having a main phase, and has a specific resistance of 1 × 10 8 Ωcm or more when an electric field of −20 kV / cm to +20 kV / cm is applied at room temperature. A current blocking layer having a composition different from that of the body thin film layer is provided between the piezoelectric thin film layer and the upper electrode layer.
本発明の第９の圧電薄膜素子は、基板と、前記基板の上に形成された下部電極層および上部電極層と、前記下部電極層と前記上部電極層との間に形成された圧電体薄膜層とを有する圧電薄膜素子であって、前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、１００Ｈｚ〜１００ｋＨｚの周波数領域における比誘電率が常温で１００以上である、前記圧電体薄膜層とは異なった組成からなる電流ブロック層を、前記圧電体薄膜層と前記上部電極層との間に備えたことを特徴とする。 A ninth piezoelectric thin film element of the present invention includes a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film formed between the lower electrode layer and the upper electrode layer. A piezoelectric thin film element, wherein the piezoelectric thin film layer is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z). = 1) A current block having a composition different from that of the piezoelectric thin film layer, which is made of a crystal having a perovskite structure whose main phase is 1) and has a relative dielectric constant of 100 or more in a frequency range of 100 Hz to 100 kHz at room temperature. A layer is provided between the piezoelectric thin film layer and the upper electrode layer.
本発明の第１０の圧電薄膜素子は、上記第１ないし第９のうちいずれかに記載の圧電薄膜素子において、前記圧電体薄膜層の膜厚が、０．３μｍ〜１０μｍであることを特徴とする。 A tenth piezoelectric thin film element of the present invention is the piezoelectric thin film element according to any one of the first to ninth aspects, wherein the thickness of the piezoelectric thin film layer is 0.3 μm to 10 μm. To do.
本発明の第１１の圧電薄膜素子は、上記第５、第８、第９、または第１０のうちいずれかに記載の圧電薄膜素子において、前記前記圧電体薄膜層とは異なった組成からなる前記電流ブロック層が、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、ジルコン酸鉛、チタン酸ジルコン酸鉛、タンタル酸カリウム、ニオブ酸リチウム、ニオブ酸カリウ
ム、ニオブ酸ナトリウム、タンタル酸リチウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウム、酸化プラセオジウム、酸化マグネシウム、酸化チタン、α−アルミナ、γ−アルミナのいずれかを主相とした単層、またはそれらの積層構造、もしくはそれらの化合物であり、かつその構造が結晶またはアモルファスであることを特徴とする。
The eleventh piezoelectric thin film element of the present invention is the piezoelectric thin film element according to any one of the fifth, eighth, ninth, or tenth, wherein the piezoelectric thin film layer has a composition different from that of the piezoelectric thin film layer. Current blocking layer is barium titanate, strontium titanate, lead titanate, lead zirconate, lead zirconate titanate, potassium tantalate, lithium niobate, potassium niobate, sodium niobate, lithium tantalate, tantalum oxide, Zirconium oxide, hafnium oxide, praseodymium oxide, magnesium oxide, titanium oxide, α-alumina, γ-alumina, a single layer, or a laminated structure thereof, or a compound thereof, and the structure is It is characterized by being crystalline or amorphous.
本発明によれば、圧電薄膜素子における消費電流の大幅な低減、および信頼性の向上を実現できる。また、圧電薄膜素子における耐電圧特性の向上を実現できる。 According to the present invention, it is possible to realize a significant reduction in current consumption and an improvement in reliability in a piezoelectric thin film element. In addition, the withstand voltage characteristics of the piezoelectric thin film element can be improved.
以下、本実施の形態に係る圧電薄膜素子について、図面を参照して説明する。
図１は、本実施の形態に係る圧電薄膜素子の主要部の構造を示す図である。
この圧電薄膜素子は、基板１と、その上に形成された下部電極層２と、上部電極層３と、これら両電極間に挟まれて駆動電圧（電界）が印加されるように設定された圧電体薄膜層４および電流ブロック層（絶縁層）５とから、その主要部が構成されている。
Hereinafter, the piezoelectric thin film element according to the present embodiment will be described with reference to the drawings.
FIG. 1 is a diagram showing the structure of the main part of the piezoelectric thin film element according to the present embodiment.
This piezoelectric thin film element was set so that a driving voltage (electric field) was applied between the substrate 1, the
基板１は、例えば単結晶Ｓｉからなるもので、その材質は半導体素子用の一般的なものである。
その基板１の上に、例えばＰｔのような導電性の高い金属の薄膜からなる下部電極層２が形成されている。
The substrate 1 is made of, for example, single crystal Si, and the material thereof is general for semiconductor elements.
On the substrate 1, a
圧電体薄膜層４は、下部電極層２の上に形成されている。この圧電体薄膜層４は、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とする、ペロブスカイト構造の結晶からなるもので、その膜厚は、本実施の形態に係る圧電薄膜素子全体の薄型化・小型化を達成するために、０．３μｍ〜１０μｍであることが望ましい。
The piezoelectric thin film layer 4 is formed on the
電流ブロック層５は、圧電体薄膜層４の上に形成されている。この電流ブロック層５が下部電極層２と上部電極層３との間に設けられていることにより、それら電極２、３間における、常温で２０ｋＶ／ｃｍ以下の電界を印加したときの、電極面積１ｃｍ２当たりに換算した電気抵抗値が、２．５×１０５Ω以上となるように設定されている。
そのような電極間の電気抵抗値を確保するためには、この電流ブロック層５の単独での（つまり圧電体薄膜層４やそれらとの界面等における電気抵抗値を除く、電流ブロック層５それ自体の）、常温で−２０ｋＶ／ｃｍ〜＋２０ｋＶ／ｃｍの電界を印加した状態での比抵抗を、１×１０８Ωｃｍ以上とすることが望ましい。
The current blocking layer 5 is formed on the piezoelectric thin film layer 4. By providing the current blocking layer 5 between the
In order to secure such an electric resistance value between the electrodes, the current blocking layer 5 alone (that is, the electric current blocking layer 5 excluding the electric resistance value at the piezoelectric thin film layer 4 and the interface with them, etc.) It is desirable that the specific resistance in a state where an electric field of −20 kV / cm to +20 kV / cm is applied at normal temperature is 1 × 10 8 Ωcm or more.
また、この電流ブロック層５は、下部電極層２と上部電極層３との間での絶縁耐圧が８０ｋＶ／ｃｍ以上となるような、圧電体薄膜層４とは異なった組成の材料からなるものとすることが望ましい。
The current blocking layer 5 is made of a material having a composition different from that of the piezoelectric thin film layer 4 so that the withstand voltage between the
また、この電流ブロック層５は、１００Ｈｚ〜１００ｋＨｚの周波数領域における比誘電率が常温で１００以上となるようにすることが望ましい。これは、本実施の形態に係る圧電薄膜素子をアクチュエータ等に用いる場合を想定すると、その場合、一般に印加される電圧波形の周波数領域は１００Ｈｚ〜１００ｋＨｚ程度となるが、この周波数領域における電流ブロック層５の比誘電率が常温で１００以上となるようにすることにより、この電流ブロック層５を下部電極層２と上部電極層３との間に設けたことに起因する圧電体薄膜層４への印加電圧の減少等の悪影響の発生を回避することができるからである。
In addition, it is desirable that the current blocking layer 5 has a relative dielectric constant of 100 or more at room temperature in a frequency region of 100 Hz to 100 kHz. Assuming that the piezoelectric thin film element according to the present embodiment is used for an actuator or the like, in this case, the frequency range of the voltage waveform generally applied is about 100 Hz to 100 kHz, and the current block layer in this frequency range 5 so that the current dielectric layer 5 is provided between the
上記のような諸条件を満たすことが可能な、この電流ブロック層５の形成材料としては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、ジルコン酸鉛、チタン酸ジ
ルコン酸鉛、タンタル酸カリウム、ニオブ酸リチウム、ニオブ酸カリウム、ニオブ酸ナトリウム、タンタル酸リチウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウム、酸化プラセオジウム、酸化マグネシウム、酸化チタン、α−アルミナ、γ−アルミナのいずれかを主相とした単層、またはそれらの積層構造、もしくはそれらの化合物を好適に用いることが可能である。また、その薄膜の構造は結晶としてもよく、あるいはさらに高い電気抵抗を実現することができるような材料の場合には、アモルファスとしてもよい。
As a material for forming the current blocking layer 5 that can satisfy the various conditions as described above, barium titanate, strontium titanate, lead titanate, lead zirconate, lead zirconate titanate, potassium tantalate, A single phase mainly composed of any one of lithium niobate, potassium niobate, sodium niobate, lithium tantalate, tantalum oxide, zirconium oxide, hafnium oxide, praseodymium oxide, magnesium oxide, titanium oxide, α-alumina, and γ-alumina. It is possible to suitably use a layer, or a laminated structure thereof, or a compound thereof. Further, the structure of the thin film may be a crystal, or may be amorphous in the case of a material capable of realizing a higher electric resistance.
この電流ブロック層５は、後述するような本実施の形態に係る圧電薄膜素子におけるリーク電流の低減ないしは阻止および耐電圧特性の向上の効果を得るという観点からは、下部電極層２と上部電極層３との間であれば、圧電体薄膜層４の上層として設けるようにしても下層として設けるようにしてもよいが、実際には、圧電体薄膜層４の上であってかつ上部電極層３の下に形成することが望ましい。
The current blocking layer 5 is formed from the
ＬＫＮＮ薄膜からなる圧電体薄膜層４を、ＲＦマグネトロンスパッタリング法やパルスレーザデポジション法、ＭＯ−ＣＶＤ法等により形成する際には、その下地層の結晶構造や格子定数の影響を多大に受けることとなる。従って、ＬＫＮＮ薄膜からなる圧電体薄膜層４を良好な品質に形成するためには、その下地層として形成可能な物質が極めて少数種類のもののみに限られることとなる。このため、もし電流ブロック層５を圧電体薄膜層４の下に（下地層として）形成すると、その上に平坦性の高い品質の良好な圧電体薄膜層４を形成することが困難なものとなる虞が極めて高くなるからである。そして、それとは逆に、電流ブロック層５を圧電体薄膜層４の上に（つまり圧電体薄膜層４の形成後に）形成するようにした場合には、圧電体薄膜層４の平坦性や品質を高くしなければならないという薄膜形成プロセス上の束縛から全く解放されて、電流ブロック層５自体に要請される電気抵抗（比抵抗）や耐電圧特性のみを考慮すればよいだけとなるからである。 When the piezoelectric thin film layer 4 made of the LKNN thin film is formed by the RF magnetron sputtering method, the pulse laser deposition method, the MO-CVD method, etc., it is greatly affected by the crystal structure and lattice constant of the underlying layer. It becomes. Therefore, in order to form the piezoelectric thin film layer 4 made of the LKNN thin film with good quality, only a very small number of materials can be formed as the underlying layer. For this reason, if the current blocking layer 5 is formed under the piezoelectric thin film layer 4 (as an underlayer), it is difficult to form the piezoelectric thin film layer 4 with high flatness and good quality on the current blocking layer 5. This is because there is an extremely high risk of becoming. On the contrary, when the current blocking layer 5 is formed on the piezoelectric thin film layer 4 (that is, after the piezoelectric thin film layer 4 is formed), the flatness and quality of the piezoelectric thin film layer 4 are improved. This is because it is completely free from the constraint on the thin film formation process that the current must be increased, and only the electric resistance (specific resistance) and withstand voltage characteristics required for the current blocking layer 5 itself need to be considered. .
上部電極層３は、電流ブロック層５の上に形成されている。この上部電極層３は、下部電極層２と同様に、例えばＰｔのような導電性の高い金属の薄膜からなるものであることが望ましい。
The upper electrode layer 3 is formed on the current blocking layer 5. As with the
本実施の形態に係る圧電薄膜素子によれば、主要部の構成を上記のようなものとすることにより、圧電体薄膜層４としてＬＫＮＮ薄膜を用いて、その圧電体層である圧電体薄膜層４の膜厚を０．３〜１０μｍと極めて薄いものとすることができ、かつリーク電流が大きいという問題を解消して、この圧電薄膜素子全体としての消費電流の大幅な低減、および信頼性の向上を実現することが可能となる。またそれと共に、圧電体薄膜層４としてＬＫＮＮ薄膜を用いた圧電薄膜素子における耐電圧特性を飛躍的に向上せしめて、実用上十分な大きさの電圧を印加することのできる圧電薄膜素子を実現することが可能となる。 According to the piezoelectric thin film element according to the present embodiment, the configuration of the main part is as described above, so that the LKNN thin film is used as the piezoelectric thin film layer 4, and the piezoelectric thin film layer that is the piezoelectric layer is used. 4 can be made as extremely thin as 0.3 to 10 μm, and the problem of large leakage current is solved. Improvements can be realized. At the same time, the withstand voltage characteristic of the piezoelectric thin film element using the LKNN thin film as the piezoelectric thin film layer 4 is drastically improved, and a piezoelectric thin film element capable of applying a practically sufficient voltage is realized. It becomes possible.
すなわち、常温で−２０ｋＶ／ｃｍ〜＋２０ｋＶ／ｃｍの電界を印加した状態での比抵抗が１×１０８Ωｃｍ以上であるような電流ブロック層５が、下部電極層２と上部電極層３との間に設けられていることにより、それら両電極間における常温で２０ｋＶ／ｃｍ以下の電界を印加した状態での電極面積１ｃｍ２当たりに換算した電気抵抗値が２．５×１０５Ω以上となり、そのような大きな電気抵抗の存在によって、両電極間でのリーク電流の発生を大幅に低減ないしは阻止することが可能となる。
That is, the current blocking layer 5 having a specific resistance of 1 × 10 8 Ωcm or more in a state where an electric field of −20 kV / cm to +20 kV / cm is applied at room temperature is formed between the
また、そのような大きな電気抵抗ないしは電気的絶縁性を有する電流ブロック層５を、下部電極層２と上部電極層３との間に設けることにより、それら両電極間における絶縁耐圧を８０ｋＶ／ｃｍ以上のように極めて高いものとすることができるので、それら両電極間に印加可能な電圧を、電流ブロック層５が設けられていない構造の場合よりも、飛躍的に高いものとすることが可能となる。
Further, by providing the current blocking layer 5 having such a large electric resistance or electrical insulation between the
また、上記のような本実施の形態に係る圧電薄膜素子をマイクロアクチュエータの主要部分として用いる場合を想定すると、この圧電薄膜素子における圧電体薄膜層４に所定の大きさ以上の駆動電圧を印加することが必要となるが、このとき電流ブロック層５の比誘電率が余りにも低い場合、例えば酸化シリコン膜のような比誘電率が一桁台の場合などには、下部電極層２と上部電極層３との間に大きな電圧を印加しても、その電圧が電流ブロック層５で分圧（小さくなる方向に変位）されてしまい、圧電体薄膜層４には小さな電圧しか印加されなくなる虞がある。このことは、誘電率の大きなコンデンサと小さなコンデンサとを直列に接続させた等価回路に置き換えて考えることで明らかである。すなわち、電流ブロック層５を誘電率の小さなコンデンサとし、圧電体薄膜層４を誘電率の小さなコンデンサとすると、それら２つのコンデンサを直列に接続して所定の電圧を印加（所定の電荷を投入）した場合、個々のコンデンサの端子間電圧は、誘電率に反比例することとなるので、誘電率の小さなコンデンサである電流ブロック層５に大きな電圧が掛かり、誘電率の大きなコンデンサである圧電体薄膜層４には小さな電圧しか掛からないことになってしまう。従って、電流ブロック層５の材質の比誘電率は、できるだけ大きなものであることが必要である。換言すれば、電流ブロック層５の材質の比誘電率には、その好適値に下限値が存在するはずである。そのような下限値としては、より具体的には下記の実施例でさらに詳細に説明するが、常温で１００Ｈｚ〜１００ｋＨｚの周波数領域の電圧を印加した状態で１００以上である。電流ブロック層５の比誘電率を１００以上とすることにより、その電流ブロック層５を設けたことに起因する圧電体薄膜層４への印加電圧の減少という不都合の発生を、回避することが可能となる。
Further, assuming that the piezoelectric thin film element according to the present embodiment as described above is used as a main part of the microactuator, a driving voltage of a predetermined magnitude or more is applied to the piezoelectric thin film layer 4 in the piezoelectric thin film element. However, if the relative permittivity of the current blocking layer 5 is too low at this time, for example, if the relative permittivity is a single digit such as a silicon oxide film, the
なお、上記のような高い電気抵抗および耐電圧特性ならびに適正な比誘電率を有する電流ブロック層５を形成するためには、その組成を上記のように圧電体薄膜層４とは異なったものとすることが有効であることは言うまでもないが、さらに、この電流ブロック層５を、例えばチタン酸バリウム、チタン酸ストロンチウムのような非鉛系の材料からなるものとするようにしてもよい。このようにすることにより、本実施の形態に係る圧電薄膜素子全体を完全に鉛フリー化することが可能となる。あるいは、圧電体薄膜層４のＬＫＮＮ膜とは異なる材料からなる電流ブロック層５を形成するのではなく、下記の実施例２で詳述するように、電流ブロック層５として、低速で成膜することで高抵抗となるＬＫＮＮ膜を用いても、あるいは、圧電体薄膜層４自体の一部または全部に、低速成膜による高抵抗のＬＫＮＮ膜を形成して、電流ブロック層５と同様の電流ブロック機能を併せ持たせることなども可能である。 In order to form the current blocking layer 5 having the above-described high electric resistance and withstand voltage characteristics and an appropriate relative dielectric constant, the composition is different from that of the piezoelectric thin film layer 4 as described above. Needless to say, the current blocking layer 5 may be made of a lead-free material such as barium titanate or strontium titanate. By doing in this way, it becomes possible to make lead-free the whole piezoelectric thin film element concerning this Embodiment. Alternatively, the current blocking layer 5 made of a material different from that of the LKNN film of the piezoelectric thin film layer 4 is not formed, but the current blocking layer 5 is formed at a low speed as described in detail in Example 2 below. Even if the LKNN film having a high resistance is used, or the LKNN film having a high resistance is formed on a part or all of the piezoelectric thin film layer 4 itself, the same current as that of the current blocking layer 5 is formed. It is also possible to have a block function.
［実施例１］
上記の実施の形態で説明したような構造の圧電薄膜素子を試験的に作製した。
図２は、図１に示した構造を備えた圧電薄膜素子を実施例として作製すると共に、電流ブロック層を備えていない図５に示したような構造の圧電薄膜素子を比較例として作製して、両者の電極１ｃｍ２当たりの抵抗値を測定した結果を示す図、図３は、本発明の実施例に係る圧電薄膜素子における、電流ブロック層の比誘電率と圧電定数ｄ３１との相関関係を測定した結果を示す図、図４は、電流ブロック層がない場合と、電流ブロック層の材質をＢａＴｉＯ３とした場合と、ＰＺＴとした場合とでの、耐電圧特性をそれぞれ測定した結果を示す図、図５は、比較例として電流ブロック層を備えていない圧電薄膜素子の主要部の構造を示す図である。
[Example 1]
A piezoelectric thin film element having the structure described in the above embodiment was experimentally manufactured.
FIG. 2 shows a piezoelectric thin film element having the structure shown in FIG. 1 as an example and a piezoelectric thin film element having a structure as shown in FIG. 5 without a current blocking layer as a comparative example. FIG. 3 is a diagram showing the results of measuring the resistance value per 1 cm 2 of both electrodes, and FIG. 3 is the correlation between the relative permittivity of the current blocking layer and the piezoelectric constant d 31 in the piezoelectric thin film element according to the example of the present invention. FIG. 4 shows the results of measuring the withstand voltage characteristics when there is no current blocking layer, when the material of the current blocking layer is BaTiO 3 and when PZT is used. FIG. 5 and FIG. 5 are diagrams showing the structure of the main part of a piezoelectric thin film element that does not include a current blocking layer as a comparative example.
基板１としては、Ｓｉ（００１）基板を用意した。その基板１上に、Ｐｔ膜からなる下部電極層２を、スパッタ法により形成した。この工程での基板１の温度は３００℃とした。ここで、この下部電極層２を形成するに際して、Ｐｔ膜の密着性を向上させるために、基板１の表面上にまずＴｉ膜を形成し、その上にＰｔ膜を形成するようにした。
As the substrate 1, a Si (001) substrate was prepared. A
続いて、Ｐｔ膜からなる下部電極層２の上に、膜厚３μｍのＬＫＮＮ薄膜を形成することで、圧電体薄膜層４を形成した。本実施例では、ＬＫＮＮ膜の組成は、（ＮａｘＫｙＬｉｚ）ＮｂＯ３、ｘ＝０．４９５、ｙ＝０．４９５、ｚ＝０．０１とした。その形成方法としては、ＲＦマグネトロンスパッタリング法を用いた。プロセス条件は、基板温度６００℃、電力２００Ｗとし、スパッタガスとしてアルゴンガスおよび酸素ガスを用い、その比率は１００：２とした。膜形成後、確認のために、出来上がったＬＫＮＮ薄膜の膜厚を段差計を用いて測定したところ、３μｍであった。
Subsequently, a piezoelectric thin film layer 4 was formed by forming a 3 μm-thick LKNN thin film on the
そして、圧電体薄膜層４の上に、電流ブロック層５を形成した。その材料としては、形成される薄膜の電気的絶縁性および誘電率の両方を高いものとすることができるチタン酸バリウムを用いた。その形成方法としてはＲＦスパッタリング法を用いた。この工程でのプロセス条件は、基板温度を７００℃、電力を３００Ｗとし、スパッタガスとしてアルゴンガスおよび酸素ガスを用いて、その比率を１００：５とした。このようにして膜厚１００ｎｍの電流ブロック層５を形成した。 Then, the current blocking layer 5 was formed on the piezoelectric thin film layer 4. As the material, barium titanate capable of increasing both the electrical insulation and dielectric constant of the formed thin film was used. As the formation method, an RF sputtering method was used. The process conditions in this step were a substrate temperature of 700 ° C., power of 300 W, argon gas and oxygen gas as sputtering gases, and a ratio of 100: 5. In this way, a current blocking layer 5 having a thickness of 100 nm was formed.
その電流ブロック層５の上に、膜厚５０ｎｍのＰｔ薄膜をＲＦマグネトロンスパッタリング法により形成し、それを上部電極層３とした。 A Pt thin film having a thickness of 50 nm was formed on the current blocking layer 5 by RF magnetron sputtering, and this was used as the upper electrode layer 3.
このようにして、本発明の実施例に係る圧電薄膜素子を作製した。また、これとの比較のために、電流ブロック層５を有さない構造の圧電薄膜素子を比較例として作製し、両者の電極間電気抵抗（電流リーク特性）および耐電圧特性を比較する実験を行った。 Thus, the piezoelectric thin film element according to the example of the present invention was produced. In addition, for comparison with this, a piezoelectric thin film element having a structure without the current blocking layer 5 was produced as a comparative example, and an experiment was conducted to compare the electrical resistance (current leakage characteristics) and withstand voltage characteristics between the two. went.
その結果、両圧電薄膜素子における、電極間（上部電極層３と下部電極層２との間）に−４０ｋＶ／ｃｍ〜＋４０ｋＶ／ｃｍの電界を印加した際の電気抵抗は、図２に示したようなものとなった。 As a result, the electrical resistance when an electric field of −40 kV / cm to +40 kV / cm was applied between the electrodes (between the upper electrode layer 3 and the lower electrode layer 2) in both piezoelectric thin film elements is shown in FIG. It became something like this.
すなわち、電流ブロック層５を備えた本実施例に係る圧電薄膜素子における電極間電気抵抗は、電流ブロック層５を有さない比較例に係る圧電薄膜素子における電極間電気抵抗よりも、全印加電圧領域に亘って、ほぼ一桁以上大きな値となり、従来の技術では実現できなかった、一般にアクチュエータ用の圧電薄膜素子として使用される膜厚である０．３〜１０μｍ程度の薄いＬＫＮＮ薄膜からなる圧電体薄膜層４を有する圧電薄膜素子であっても、２．５×１０５Ω／電極１ｃｍ２以上いう高い値の電極間電気抵抗を確保することが可能となることが確認された。 In other words, the interelectrode electrical resistance in the piezoelectric thin film element according to the present example including the current blocking layer 5 is larger than the interelectrode electrical resistance in the piezoelectric thin film element according to the comparative example having no current blocking layer 5. A piezoelectric material composed of a thin LKNN thin film having a thickness of about 0.3 to 10 μm, which is a film thickness generally used as a piezoelectric thin film element for an actuator, which is approximately one order of magnitude over a region and cannot be realized by conventional techniques. It was confirmed that even a piezoelectric thin film element having the body thin film layer 4 can ensure a high interelectrode electrical resistance of 2.5 × 10 5 Ω / electrode 1 cm 2 or more.
このように、本実施例に係る圧電薄膜素子では、電極間電気抵抗を高い値とすることができ、その高い電極間電気抵抗によって、電極間のリーク電流の発生を大幅に低減ないしは阻止することが可能となる。 As described above, in the piezoelectric thin film element according to this example, the interelectrode electrical resistance can be set to a high value, and the generation of leakage current between the electrodes can be greatly reduced or prevented by the high interelectrode electrical resistance. Is possible.
ここで、電流ブロック層５の単独での比抵抗としては、上記の実施例に係る構造における圧電体薄膜層４の単独での比抵抗の測定値が０〜２０ｋＶ／ｃｍの電界を印加した状態で９×１０７Ω／電極１ｃｍ２であったことから逆算した結果、それよりも高い値である１×１０８Ω／電極１ｃｍ２以上とすることが望ましいということが確認された。 Here, as the specific resistance of the current blocking layer 5 alone, an electric field in which the measured value of the specific resistance of the piezoelectric thin film layer 4 alone in the structure according to the above example is 0 to 20 kV / cm is applied. 9 × 10 7 Ω / electrode 1 cm 2 , and as a result of back calculation, it was confirmed that it is desirable that the value be 1 × 10 8 Ω / electrode 1 cm 2 or higher, which is a higher value.
また、本実施例に係る圧電薄膜素子では、上記のように電気的絶縁性の高い電流ブロック層５を圧電体薄膜層４の上に積層して備えるようにしているが、この構造の場合、電気回路的な観点からは、電流ブロック層５の存在に因って、圧電体薄膜層４に印加される電圧が小さくなる（減少する）方向に変位する虞がある。このような虞を回避するためには、本実施例に係る圧電薄膜素子が実際に使用される際に印加（入力）される周波数領域である１００Ｈｚ〜１００ｋＨｚ程度の交番電圧を印加された状態での電流ブロック層５の比誘電率に、下限値が存在する筈であることが想定される。そこで、様々な比誘電率を有
する材料を用いてなる電流ブロック層５を備えた圧電薄膜素子を作製し、その各々について、上記の周波数領域の電圧波形を印加したときの圧電定数ｄ３１（ｄ３１方向電圧変位）を調べた。より具体的には、試料としての様々な比誘電率を有する電流ブロック層５を備えた圧電薄膜素子における圧電定数ｄ３１を測定し、それを電流ブロック層５を有さない構造の圧電薄膜素子における圧電定数ｄ３１を１００とする比率で表してみた。
Further, in the piezoelectric thin film element according to the present embodiment, the current blocking layer 5 having high electrical insulation is provided on the piezoelectric thin film layer 4 as described above. From the viewpoint of an electric circuit, the voltage applied to the piezoelectric thin film layer 4 may be displaced in a direction of decreasing (decreasing) due to the presence of the current blocking layer 5. In order to avoid such a fear, an alternating voltage of about 100 Hz to 100 kHz, which is a frequency region applied (input) when the piezoelectric thin film element according to the present embodiment is actually used, is applied. It is assumed that there should be a lower limit for the relative dielectric constant of the current blocking layer 5. Therefore, a piezoelectric thin film element including the current blocking layer 5 made of materials having various relative dielectric constants is manufactured, and the piezoelectric constant d 31 (d when the voltage waveform in the frequency domain is applied to each of the piezoelectric thin film elements. (31- direction voltage displacement). More specifically, a piezoelectric constant d 31 in a piezoelectric thin film element having a current blocking layer 5 having various relative dielectric constants as a sample is measured, and this is used as a piezoelectric thin film element having a structure without the current blocking layer 5. The piezoelectric constant d 31 was expressed as a ratio of 100.
その結果、図３に示したように、圧電定数ｄ３１は、電流ブロック層５の比誘電率（図３の横軸）が１００未満の領域では、電流ブロック層５を有さない場合の比誘電率よりも明らかに低い比率となり、１００以上の領域では、比率は８０〜１００となることが確認された。この結果から、電流ブロック層５の比誘電率は、少なくとも１００以上であることが望ましいことが確認された。これは、本実施例における圧電体薄膜層４の比誘電率が１００〜２００程度であったためでもあるものと考えられる。また一般にＬＫＮＮ膜の比誘電率が１００〜１０００程度であることを考慮すると、このことからも一般に、電流ブロック層５の比誘電率を１００以上とすることが望ましいものと考えられる。 As a result, as shown in FIG. 3, the piezoelectric constant d 31 is a ratio in the case where the current blocking layer 5 is not provided in the region where the relative permittivity of the current blocking layer 5 (the horizontal axis in FIG. 3) is less than 100. The ratio was clearly lower than the dielectric constant, and it was confirmed that the ratio was 80 to 100 in the region of 100 or more. From this result, it was confirmed that the relative dielectric constant of the current blocking layer 5 is desirably at least 100 or more. This is considered to be because the relative dielectric constant of the piezoelectric thin film layer 4 in this example was about 100 to 200. Considering that the relative dielectric constant of the LKNN film is generally about 100 to 1000, it is generally considered that the relative dielectric constant of the current blocking layer 5 is desirably 100 or more.
次に、このような本実施例に係る圧電薄膜素子における耐電圧特性について確認する実験を行った。その結果、電流ブロック層５がない場合よりも飛躍的に耐電圧が向上することが確認できた。
すなわち、図４に纏めて示したように、電流ブロック層５を有さない比較例に係る構造の場合には、耐電圧は７５ｋＶ／ｃｍであったが、ＢａＴｉＯ３からなる電流ブロック層５を有する本実施例に係る構造の場合には、その電流ブロック層５の有する高い電気抵抗（電気的絶縁性）によって、電極間の耐電圧は１．３ＭＶ／ｃｍとなり、比較例の場合の耐電圧よりも約２０倍近い高耐電圧となることが確認された。また、ＰＺＴからなる電流ブロック層５を有する本実施例に係る構造の場合には、耐電圧は８７０ｋＶ／ｃｍとなり、比較例の場合の耐電圧よりも約１１倍近い高耐電圧となることが確認された。
また、特にＢａＴｉＯ３を材料として用いて電流ブロック層５を形成した場合には、圧電体薄膜層４を非鉛系材料であるＬＫＮＮ薄膜から形成したことと相まって、圧電薄膜素子全体を完全に鉛フリー化することが可能となる。
Next, an experiment for confirming the withstand voltage characteristics in the piezoelectric thin film element according to this example was conducted. As a result, it was confirmed that the withstand voltage was dramatically improved as compared with the case where the current blocking layer 5 was not provided.
That is, as shown collectively in FIG. 4, in the case of the structure according to the comparative example not having the current blocking layer 5, the withstand voltage was 75 kV / cm, but the current blocking layer 5 made of BaTiO 3 was changed. In the case of the structure according to this example, the withstand voltage between the electrodes is 1.3 MV / cm due to the high electric resistance (electrical insulation) of the current blocking layer 5, and the withstand voltage in the case of the comparative example It was confirmed that the withstand voltage was about 20 times higher than that. Further, in the case of the structure according to the present embodiment having the current blocking layer 5 made of PZT, the withstand voltage is 870 kV / cm, which is about 11 times higher than the withstand voltage in the comparative example. confirmed.
In particular, when the current blocking layer 5 is formed using BaTiO 3 as a material, the entire piezoelectric thin film element is completely combined with the piezoelectric thin film layer 4 formed from a LKNN thin film which is a lead-free material. It becomes possible to make it free.
このように、本実施例に係る圧電薄膜素子によれば、電極間の耐電圧を高い値とすることができ、その高い耐電圧特性によって、電極間に実用上十分な高電圧を印加することが可能となる。 Thus, according to the piezoelectric thin film element according to the present example, the withstand voltage between the electrodes can be set to a high value, and a practically sufficient high voltage can be applied between the electrodes due to the high withstand voltage characteristics. Is possible.
なお、電流ブロック層５の材料として、本実施例ではチタン酸バリウムを用いた場合について説明したが、この他にも、チタン酸ストロンチウム、チタン酸鉛、ジルコン酸鉛、チタン酸ジルコン酸鉛、タンタル酸カリウム、ニオブ酸リチウム、ニオブ酸カリウム、ニオブ酸ナトリウム、タンタル酸リチウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウム、酸化プラセオジウム、酸化マグネシウム、酸化チタン、α−アルミナ、γ−アルミナのいずれかを主相とした単層、またはそれらの積層構造、もしくはそれらの化合物を用いることによっても、上記と同様の効果が得られた。特に、ニオブ酸リチウム、ニオブ酸カリウム、ニオブ酸ナトリウムは、ＬＫＮＮのＡサイト（ペロブスカイト構造をＡＢＯ３とした場合のＡに該当する物質）を一元素とした物質であるが、これらの物質を用いることで、ＬＫＮＮよりもさらに高い電気抵抗を得ることができた。これはＬＫＮＮの場合よりも構成元素が少ないことで、より完全な結晶を形成することができたためであると解せられる。 In addition, although the case where barium titanate was used as a material of the current blocking layer 5 in the present embodiment was described, in addition to this, strontium titanate, lead titanate, lead zirconate, lead zirconate titanate, tantalum Main phase of potassium oxide, lithium niobate, potassium niobate, sodium niobate, lithium tantalate, tantalum oxide, zirconium oxide, hafnium oxide, praseodymium oxide, magnesium oxide, titanium oxide, α-alumina, γ-alumina The same effect as described above was also obtained by using a single layer, a laminated structure thereof, or a compound thereof. In particular, lithium niobate, potassium niobate, and sodium niobate are substances in which the A site of LKNN (a substance corresponding to A when the perovskite structure is ABO 3 ) is one element, and these substances are used. Thus, an electric resistance higher than that of LKNN could be obtained. It can be understood that this is because a more complete crystal could be formed by using fewer constituent elements than in the case of LKNN.
また、上記のような材料からなる電流ブロック層５は一般に、高温で形成すると結晶性の薄膜となるが、３００℃以下程度の低温で形成することにより、電気的絶縁性（電気抵抗）の高いアモルファス状態の薄膜とすることも可能である場合がある。例えば酸化ハフニウムのような、アモルファス状態で高い絶縁性を有する物質については、低温で形成す
ることによりアモルファス状態の薄膜とし、そのアモルファス状態のまま（つまり高温処理等を敢えて行わないようにして）電流ブロック層５として用いるようにすることなども可能である。
In addition, the current blocking layer 5 made of the material as described above generally becomes a crystalline thin film when formed at a high temperature. However, when formed at a low temperature of about 300 ° C. or less, the current blocking layer 5 has a high electrical insulation (electric resistance). An amorphous thin film may be possible in some cases. For example, an amorphous material such as hafnium that has a high insulating property is formed at a low temperature to form a thin film in an amorphous state, and the current remains in that amorphous state (that is, do not perform high-temperature treatment). It can be used as the block layer 5 or the like.
また、本実施例では圧電体薄膜層４を（ＮａｘＫｙＬｉｚ）ＮｂＯ３、ｘ＝０．４９５、ｙ＝０．４９５、ｚ＝０．０１とした場合について説明したが、圧電体薄膜層４の材質としてはこれのみには限定されないことは勿論である。この他にも、例えばｘ＝０．５、ｙ＝０．５、ｚ＝０などのように、他の組成とすることも可能である。あるいは、圧電体薄膜層４の薄膜を構成しているペロブスカイト構造におけるＡＢＯ３のＢサイトにＴａ、Ｓｂ等をドーピングすることにより、温度変化に対して圧電体薄膜層４の薄膜の電気的特性がさらに安定的なものとなる場合があるが、このようにＬＫＮＮを主相として他の元素をドーピングすることなども可能である。 In the present embodiment, the piezoelectric thin film layer 4 is described as (Na x K y Li z ) NbO 3 , x = 0.495, y = 0.495, z = 0.01. Of course, the material of the thin film layer 4 is not limited to this. In addition, other compositions such as x = 0.5, y = 0.5, z = 0, and the like can be used. Alternatively, by doping Ta, Sb, or the like at the B site of ABO 3 in the perovskite structure constituting the thin film of the piezoelectric thin film layer 4, the electrical characteristics of the thin film of the piezoelectric thin film layer 4 can be changed with respect to temperature change. Although it may be more stable, it is possible to dope other elements with LKNN as the main phase.
［実施例２］
上記の実施例１では、電流ブロック層５をＬＫＮＮ膜以外の膜からなるものとした場合について説明したが、この実施例２では、電流ブロック層５をＬＫＮＮ膜から形成した。
ＬＫＮＮ膜に電流ブロック機能を持たせるために、ＬＫＮＮ膜形成プロセスについて検討した。従来は、生産効率向上などの観点から、高速でＬＫＮＮ膜の成膜を行っていたが、これを低速で成膜することで、ＬＫＮＮ膜の抵抗値を下げることができることを、本発明者は見出した。これは、高速でＬＫＮＮ膜を製膜すると酸素欠陥が多数生じて抵抗が低くなるからであり、低速で十分に酸素を供給しながら成膜を行うと、ＬＫＮＮ膜の酸素欠陥が少なくなって、図６に示すように、ＬＫＮＮ膜の抵抗率が上昇する。このようにして成膜されたＬＫＮＮ膜を電流ブロック層５として使用することにより、膜厚０．３μｍ〜１０μｍの範囲で、常温で２０ｋＶ／ｃｍ以下の電界を印加したときの電極１ｃｍ２当り２．５×１０５Ω以上の抵抗値とすることができ、また電極間の絶縁耐圧を８０ｋＶ／ｃｍ以上とすることができた。
このような構成とすることにより、圧電体薄膜層４と電流ブロック層５の成膜プロセスは、同一チャンバ内で成膜条件を変更するだけで実施することができるので、異なったターゲット材を用意したり別の成膜装置を用意することなどに起因した製造工程の煩雑化・高コスト化を回避することが可能となるという利点がある。
また、電流ブロック層５を設けずに、圧電体薄膜層４の全部または一部に、上記低速成膜のＬＫＮＮ膜を採用することで、圧電体薄膜層４に本来の圧電層としての機能以外に、電流ブロック層としての機能を併せ持たせることもできる。
[Example 2]
In the first embodiment, the case where the current blocking layer 5 is made of a film other than the LKNN film has been described. However, in this second embodiment, the current blocking layer 5 is formed of the LKNN film.
In order to give the LKNN film a current blocking function, the LKNN film formation process was examined. Conventionally, from the viewpoint of improving production efficiency, the LKNN film was formed at a high speed. However, the present inventor can reduce the resistance value of the LKNN film by forming the film at a low speed. I found it. This is because, when the LKNN film is formed at a high speed, a large number of oxygen defects are generated and the resistance is lowered. When film formation is performed while sufficiently supplying oxygen at a low speed, the oxygen defects of the LKNN film are reduced, As shown in FIG. 6, the resistivity of the LKNN film increases. By using the LKNN film thus formed as the current blocking layer 5, it is 2 per 1 cm 2 of electrodes when an electric field of 20 kV / cm or less is applied at room temperature in the range of 0.3 μm to 10 μm. The resistance value could be 0.5 × 10 5 Ω or more, and the dielectric strength between the electrodes could be 80 kV / cm or more.
By adopting such a configuration, the film forming process of the piezoelectric thin film layer 4 and the current blocking layer 5 can be performed only by changing the film forming conditions in the same chamber, so different target materials are prepared. In addition, there is an advantage that it is possible to avoid the complexity and cost increase of the manufacturing process due to the preparation of another film forming apparatus.
Further, by adopting the LKNN film of low-speed film formation for all or part of the piezoelectric thin film layer 4 without providing the current blocking layer 5, the piezoelectric thin film layer 4 has a function other than the original piezoelectric layer. Further, it can have a function as a current blocking layer.
１ 基板
２ 下部電極層
３ 上部電極層
４ 圧電体薄膜層
５ 電流ブロック層
1
Claims (11)
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
前記下部電極層と前記上部電極層との間に常温で２０ｋＶ／ｃｍ以下の電界を印加したときの、電極面積１ｃｍ２当たりに換算した電気抵抗値が２．５×１０５Ω以上である
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
When an electric field of 20 kV / cm or less is applied between the lower electrode layer and the upper electrode layer at room temperature, the electric resistance value converted per electrode area of 1 cm 2 is 2.5 × 10 5 Ω or more. A piezoelectric thin film element characterized by the above.
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
前記下部電極層と前記上部電極層との間の絶縁耐圧が８０ｋＶ／ｃｍ以上である
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
A piezoelectric thin film element, wherein a dielectric strength voltage between the lower electrode layer and the upper electrode layer is 80 kV / cm or more.
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
前記下部電極層と前記上部電極層との間に常温で２０ｋＶ／ｃｍ以下の電界を印加したときの、電極面積１ｃｍ２当たりに換算した電気抵抗値が２．５×１０５Ω以上となるような電流ブロック層を、前記下部電極層と前記上部電極層との間に備えた
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
When an electric field of 20 kV / cm or less is applied between the lower electrode layer and the upper electrode layer at room temperature, the electrical resistance value converted per electrode area of 1 cm 2 is 2.5 × 10 5 Ω or more. A piezoelectric thin film element comprising a current blocking layer provided between the lower electrode layer and the upper electrode layer.
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
前記下部電極層と前記上部電極層との間の絶縁耐圧が８０ｋＶ／ｃｍ以上となるような電流ブロック層を、前記下部電極層と前記上部電極層との間に備えた
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
A piezoelectric device comprising a current blocking layer between the lower electrode layer and the upper electrode layer, such that a withstand voltage between the lower electrode layer and the upper electrode layer is 80 kV / cm or more. Thin film element.
前記電流ブロック層が、前記圧電体薄膜層とは異なった組成からなる電流ブロック層である
ことを特徴とする圧電薄膜素子。 The piezoelectric thin film element according to claim 3 or 4,
The piezoelectric thin film element, wherein the current blocking layer is a current blocking layer having a composition different from that of the piezoelectric thin film layer.
前記電流ブロック層が、低速成長によって形成した（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶である
ことを特徴とする圧電薄膜素子。 The piezoelectric thin film element according to claim 3 or 4,
The current blocking layer has (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1) formed by slow growth as a main phase. A piezoelectric thin film element characterized by being a crystal having a perovskite structure.
前記電流ブロック層が、前記圧電体薄膜層の全部または一部を、低速成長によって形成した（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶である
ことを特徴とする圧電薄膜素子。 The piezoelectric thin film element according to claim 3 or 4,
The current blocking layer is formed of all or part of the piezoelectric thin film layer by slow growth (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ A piezoelectric thin film element characterized by being a crystal having a perovskite structure whose main phase is 0.1, x + y + z = 1).
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
常温で−２０ｋＶ／ｃｍ〜＋２０ｋＶ／ｃｍの電界を印加した状態での比抵抗が１×１０８Ωｃｍ以上である、前記圧電体薄膜層とは異なった組成からなる電流ブロック層を、前記圧電体薄膜層と前記上部電極層との間に備えた
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
A current blocking layer having a composition different from that of the piezoelectric thin film layer, having a specific resistance of 1 × 10 8 Ωcm or more in a state where an electric field of −20 kV / cm to +20 kV / cm is applied at room temperature, A piezoelectric thin film element provided between a thin film layer and the upper electrode layer.
前記圧電体薄膜層が、（ＮａｘＫｙＬｉｚ）ＮｂＯ３（０＜ｘ＜１，０＜ｙ＜１，０≦ｚ≦０．１，ｘ＋ｙ＋ｚ＝１）を主相とするペロブスカイト構造の結晶からなるものであり、
１００Ｈｚ〜１００ｋＨｚの周波数領域における比誘電率が常温で１００以上である、前記圧電体薄膜層とは異なった組成からなる電流ブロック層を、前記圧電体薄膜層と前記上部電極層との間に備えた
ことを特徴とする圧電薄膜素子。 A piezoelectric thin film element having a substrate, a lower electrode layer and an upper electrode layer formed on the substrate, and a piezoelectric thin film layer formed between the lower electrode layer and the upper electrode layer,
The piezoelectric thin film layer has a perovskite structure whose main phase is (Na x K y Li z ) NbO 3 (0 <x <1, 0 <y <1, 0 ≦ z ≦ 0.1, x + y + z = 1). It consists of crystals,
Provided between the piezoelectric thin film layer and the upper electrode layer is a current blocking layer having a relative dielectric constant in the frequency range of 100 Hz to 100 kHz of 100 or more at room temperature and having a composition different from that of the piezoelectric thin film layer. A piezoelectric thin film element characterized by the above.
前記圧電体薄膜層の膜厚が、０．３μｍ〜１０μｍである
ことを特徴とする圧電薄膜素子。 The piezoelectric thin film element according to any one of claims 1 to 9,
The piezoelectric thin film element, wherein the piezoelectric thin film layer has a thickness of 0.3 μm to 10 μm.
前記前記圧電体薄膜層とは異なった組成からなる前記電流ブロック層が、チタン酸バリウム、チタン酸ストロンチウム、チタン酸鉛、ジルコン酸鉛、チタン酸ジルコン酸鉛、タンタル酸カリウム、ニオブ酸リチウム、ニオブ酸カリウム、ニオブ酸ナトリウム、タンタル酸リチウム、酸化タンタル、酸化ジルコニウム、酸化ハフニウム、酸化プラセオジウム、酸化マグネシウム、酸化チタン、α−アルミナ、γ−アルミナのいずれかを主相とした単層、またはそれらの積層構造、もしくはそれらの化合物であり、かつその構造が結晶またはアモルファスである
ことを特徴とする圧電薄膜素子。 The piezoelectric thin film element according to any one of claims 5, 8, 9, or 10,
The current blocking layer having a composition different from that of the piezoelectric thin film layer includes barium titanate, strontium titanate, lead titanate, lead zirconate, lead zirconate titanate, potassium tantalate, lithium niobate, niobium Single layer mainly composed of any one of potassium oxide, sodium niobate, lithium tantalate, tantalum oxide, zirconium oxide, hafnium oxide, praseodymium oxide, magnesium oxide, titanium oxide, α-alumina, γ-alumina, or those A piezoelectric thin film element characterized by being a laminated structure or a compound thereof and having a crystalline or amorphous structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007304386A JP2009130182A (en) | 2007-11-26 | 2007-11-26 | Piezoelectric thin film element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007304386A JP2009130182A (en) | 2007-11-26 | 2007-11-26 | Piezoelectric thin film element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009130182A true JP2009130182A (en) | 2009-06-11 |
Family
ID=40820791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007304386A Pending JP2009130182A (en) | 2007-11-26 | 2007-11-26 | Piezoelectric thin film element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009130182A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129774A (en) * | 2009-12-18 | 2011-06-30 | Hitachi Cable Ltd | Method of manufacturing substrate with piezoelectric thin film |
| WO2012111279A1 (en) * | 2011-02-18 | 2012-08-23 | パナソニック株式会社 | Piezoelectric element |
| US8529025B2 (en) | 2010-12-09 | 2013-09-10 | Seiko Epson Corporation | Piezoelectric element, liquid ejecting head, and liquid ejecting apparatus |
| US9130169B2 (en) | 2013-03-14 | 2015-09-08 | Tdk Corporation | Piezoelectric element, piezoelectric actuator, piezoelectric sensor, hard disk drive, and inkjet printer device |
| US9147827B2 (en) | 2012-11-28 | 2015-09-29 | Tdk Corporation | Piezoelectric element, piezoelectric actuator, piezoelectric sensor, hard disk drive, and inkjet printer device |
| US20170025597A1 (en) * | 2011-07-29 | 2017-01-26 | Youtec Co., Ltd. | Ferroelectric film and method for manufacturing the same |
| DE102017129178A1 (en) | 2016-12-07 | 2018-06-07 | Tdk Corporation | Piezoelectric thin film composite, thin film piezoelectric substrate, piezoelectric thin film device, piezoelectric actuator, piezoelectric sensor, head assembly, head stack assembly, hard disk drive, printhead, and ink jet printer apparatus |
| US10944040B2 (en) | 2016-12-07 | 2021-03-09 | Tdk Corporation | Piezoelectric thin film-stacked body, piezoelectric thin film substrate, piezoelectric thin film device, piezoelectric actuator, piezoelectric sensor, head assembly, head stack assembly, hard disk drive, printer head, and ink-jet printer device |
| WO2022163722A1 (en) * | 2021-02-01 | 2022-08-04 | 日東電工株式会社 | Piezoelectric element, and sensor and actuator employing same |
-
2007
- 2007-11-26 JP JP2007304386A patent/JP2009130182A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129774A (en) * | 2009-12-18 | 2011-06-30 | Hitachi Cable Ltd | Method of manufacturing substrate with piezoelectric thin film |
| US8529025B2 (en) | 2010-12-09 | 2013-09-10 | Seiko Epson Corporation | Piezoelectric element, liquid ejecting head, and liquid ejecting apparatus |
| WO2012111279A1 (en) * | 2011-02-18 | 2012-08-23 | パナソニック株式会社 | Piezoelectric element |
| US9391258B2 (en) | 2011-02-18 | 2016-07-12 | Panasonic Intellectual Property Management Co., Ltd. | Piezoelectric element |
| US20170025597A1 (en) * | 2011-07-29 | 2017-01-26 | Youtec Co., Ltd. | Ferroelectric film and method for manufacturing the same |
| US9793464B2 (en) * | 2011-07-29 | 2017-10-17 | Youtec Co., Ltd. | Ferroelectric film and method for manufacturing the same |
| US9147827B2 (en) | 2012-11-28 | 2015-09-29 | Tdk Corporation | Piezoelectric element, piezoelectric actuator, piezoelectric sensor, hard disk drive, and inkjet printer device |
| US9130169B2 (en) | 2013-03-14 | 2015-09-08 | Tdk Corporation | Piezoelectric element, piezoelectric actuator, piezoelectric sensor, hard disk drive, and inkjet printer device |
| DE102017129178A1 (en) | 2016-12-07 | 2018-06-07 | Tdk Corporation | Piezoelectric thin film composite, thin film piezoelectric substrate, piezoelectric thin film device, piezoelectric actuator, piezoelectric sensor, head assembly, head stack assembly, hard disk drive, printhead, and ink jet printer apparatus |
| US10790434B2 (en) | 2016-12-07 | 2020-09-29 | Tdk Corporation | Piezoelectric thin film-stacked body, piezoelectric thin film substrate, piezoelectric thin film device, piezoelectric actuator, piezoelectric sensor, head assembly, head stack assembly, hard disk drive, printer head, and ink-jet printer device |
| US10944040B2 (en) | 2016-12-07 | 2021-03-09 | Tdk Corporation | Piezoelectric thin film-stacked body, piezoelectric thin film substrate, piezoelectric thin film device, piezoelectric actuator, piezoelectric sensor, head assembly, head stack assembly, hard disk drive, printer head, and ink-jet printer device |
| WO2022163722A1 (en) * | 2021-02-01 | 2022-08-04 | 日東電工株式会社 | Piezoelectric element, and sensor and actuator employing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009130182A (en) | Piezoelectric thin film element | |
| JP5836755B2 (en) | Piezoelectric element and liquid discharge head | |
| JP5531635B2 (en) | Piezoelectric thin film element and piezoelectric thin film device | |
| JP6091281B2 (en) | Piezoelectric thin film multilayer substrate | |
| CN103378286B (en) | Membrane piezoelectric element and its manufacture method, magnetic head fold piece combination and disc driver | |
| JP2007019302A (en) | Piezoelectric thin film element and actuator and sensor using the same | |
| US7598659B2 (en) | Piezoelectric ceramic and method of manufacturing the same | |
| JP2007119892A (en) | Method for producing electrically conductive compound oxide layer and method for producing layered product having ferroelectric layer | |
| JP6196797B2 (en) | Piezoelectric thin film multilayer substrate and piezoelectric thin film element | |
| JP6130085B1 (en) | Piezoelectric element and method for manufacturing the same | |
| JP5103790B2 (en) | Piezoelectric thin film, element using piezoelectric thin film, and method for manufacturing piezoelectric thin film element | |
| JP5219388B2 (en) | Piezoelectric ceramics and manufacturing method thereof | |
| JP2006295142A (en) | Piezoelectric element | |
| JP2005072370A (en) | Multilayer ceramics electronic component and manufacturing method therefor | |
| JPH05270912A (en) | Piezoelectric/electrostrictive film type element | |
| CN104628380A (en) | Piezoelectric composition and piezoelectric element | |
| JP2002009359A (en) | Integrated piezoelectric/electrostrictive film type element exhibiting excellent durability and its manufacturing method | |
| JP2007123494A (en) | Variable capacitance capacitor | |
| CN104817320A (en) | Piezoelectric composition and piezoelectric element | |
| JP2018190890A (en) | Laminated substrate having piezoelectric film, device having piezoelectric film, and method of manufacturing laminated substrate having piezoelectric film | |
| US11744159B2 (en) | Piezoelectric laminate, method of manufacturing piezoelectric laminate and piezoelectric element | |
| JPH0597437A (en) | Piezoelectric/electrostrictive film type element | |
| JP5128981B2 (en) | Piezoelectric / electrostrictive actuator and method for manufacturing piezoelectric / electrostrictive actuator | |
| JP5434563B2 (en) | Manufacturing method of substrate with piezoelectric thin film | |
| WO2022202381A1 (en) | Piezoelectric film, piezoelectric element and method for producing piezoelectric film |