JP2009123456A - 発光モジュール及びディスプレイ装置 - Google Patents

Abstract

【課題】配線の複雑化を緩和でき、また、表示面の増設も容易な発光モジュール及びディスプレイ装置を提供することを目的とする。
【解決手段】本発明は、発光面２ａを有し、電源に接続される発光素子３を収納した本体２と、この本体２に設けられ発光素子３を発光制御する直列データが入力される直列入力並列出力ビット処理回路１５と、直列入力並列出力ビット処理回路１５からのデータをラッチするラッチ回路１６と、ラッチ回路１６からのデータをパルス幅変調手段１７を介してそのパルス幅変調に応じて諧調発光させるように発光素子３を駆動する発光素子駆動回路１８とを備え、前記各回路をクロック信号に同期して動作させるとともに、前記直列入力並列出力ビット処理回路１５、ラッチ回路１６及び発光素子駆動回路１８の各回路に対応する入出力端子並びにクロック信号に対応する入出力端子を設けた発光モジュールである。
【選択図】図４

Description

本発明は、ＬＥＤ等の発光素子を用いた発光モジュール及びディスプレイ装置に関する。

従来、ＬＥＤや有機ＥＬ等の発光表示素子を用いて、マトリクス方式で画像を表示するものが知られている（例えば、特許文献１参照)。
特開２００７−８６４３３号公報

しかしながら、マトリクス方式では、Ｘ、Ｙ方向に配線を必要とし、その配線が複雑化し、特に、大型のディスプレイ装置に適用する場合には、配線が膨大なものとなり、一層複雑化を助長し、また、配線作業も煩雑となる問題を生じていた。

そこで、本発明は、いわゆる直列データ伝送方式を採用することにより、配線の複雑化を緩和でき、また、表示面の増設も容易な発光モジュール及びディスプレイ装置を提供することを目的とする。

請求項１に記載の発光モジュールは、発光面を有し、電源に接続される発光素子を収納した本体と、この本体に設けられ発光素子を発光制御する直列データが入力される直列入力並列出力ビット処理回路と、直列入力並列出力ビット処理回路からのデータをラッチするラッチ回路と、ラッチ回路からのデータをパルス幅変調手段を介してそのパルス幅変調に応じて諧調発光させるように発光素子を駆動する発光素子駆動回路とを備え、前記各回路をクロック信号に同期して動作させるとともに、前記直列入力並列出力ビット処理回路、ラッチ回路及び発光素子駆動回路の各回路に対応する入出力端子並びにクロック信号に対応する入出力端子を設けたことを特徴とする。

請求項２に記載の発光モジュールは、請求項1に記載の発光モジュールにおいて、本体には、電源の電圧降下を回復する電圧安定化手段を設けたことを特徴とする。

請求項３に記載の発光モジュールは、請求項1又は請求項２に記載の発光モジュールにおいて、本体には、クロック信号の減衰を回復するクロック信号回復手段を設けたことを特徴とする。

請求項４に記載のディスプレイ装置は、請求項1乃至請求項３のいずれか一に記載の発光モジュールにおいて、発光モジュールの入出力端子を信号線を介して複数直列に接続し、当該発光モジュールを群として配設したことを特徴とする。

請求項５に記載のディスプレイ装置は、請求項４に記載のディスプレイ装置において、前記各発光モジュールは、相互に所定間隔を空けて背面側が視認できるように配設したことを特徴とする。

請求項６に記載のディスプレイ装置は、信号線は、接続ケーブルに並列に配設され、接続ケーブルは、扁平状に構成されていることを特徴とする。

請求項７に記載のディスプレイ装置は、接続ケーブルは、本体の発光面に対して、直交する方向に配置されることを特徴とする。

本発明は、いわゆる直列データ伝送方式を採用することにより、配線の複雑化を緩和でき、また、表示面の増設も容易な発光モジュール及びディスプレイ装置を提供することができる。

請求項２の発明によれば、発光モジュールを多数の長いラインで接続した場合にも電圧低下を回復することができ、所定の輝度を維持することができる。

請求項３の発明によれば、クロック信号の減衰をカバーできるので、安定した動作で所望の表示内容を維持することができる。

請求項４の発明によれば、請求項１乃至請求項３に記載の発明の効果を奏するディスプレイ装置を得ることができる。

請求項５の発明によれば、ディスプレイ装置の背面が視認可能であり、視覚的効果の向上をはかることができる。

請求項６又は請求項７の発明によれば、接続ケーブルの製作が容易で、取扱い易く、また、背面の視認が向上できるディスプレイ装置を提供することができる。

以下、本発明の発光モジュール及びディスプレイ装置の実施形態について図を参照して詳細に説明する。まず、本発明の第1の実施形態を図１乃至図１０を参照して説明する。図１は、発光モジュールの外観を示す斜視図、図２は、発光モジュールの側面図、図３は、発光モジュールの接続関係を示す模式図、図４は、発光モジュールの機能ブロック図、図５は、電圧安定化手段を示す基本的回路構成図、図６乃至図９は、クロック信号回復手段を示す回路構成図及び波形図、図１０は、ディスプレイ装置を示す模式図である。

図１及び図２において、発光モジュール１は、本体ケース２と、この本体ケース２内に収納された発光素子としてのＬＥＤ３とから構成されている。本体ケース２は、透明又は半透明等の透光性合成樹脂からなり、箱状をなすとともに、発光面２ａを円弧状の曲面レンズ２ｂとして密閉して構成されている。そして、本体ケース２内にはプリント基板が収納されており、このプリント基板には、４個のＬＥＤ３と、これらＬＥＤ３を駆動制御するＩＣが実装されている。ＬＥＤ３は、赤色（Ｒ）３ａ、緑色（Ｇ）３ｂ及び青色（Ｂ）３ｃのＬＥＤであり、赤色（Ｒ）３ａについては、その赤色の補完のために２個設けられている。

次に、実際に発光モジュール１を使用する場合には、複数個の発光モジュール１を接続ケーブル４を介して連結して使用する。接続ケーブル４は、可撓性を有する合成樹脂製であり、本体ケース２の両側から導出され、扁平状、かつ帯状に形成されている。また、接続ケーブル４内には、並列にならべて電源線や信号線５・・・が配設されている。

図３において、発光モジュール１の電気的接続関係を説明する。図中、上段は、発光モジュール１を複数（図示上３個）接続し、各発光モジュール１をセル１、セル２、セル３・・・として群を構成した状態を一部取出して示している。各セル間は、接続ケーブル４によって接続されており、接続ケーブル４には、電源線５ａ、信号線５ｂ・・・が配設されている。図中、下段は、上段の図に対応して、接続配線状態を示している。各セルは、同様な構成であり、代表してセル２を取りあげて説明する。セルは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のＬＥＤ３ａ、３ｂ、３ｃと、こられＬＥＤ３ａ、３ｂ、３ｃを駆動制御するＩＣ１０とから構成されている。ＬＥＤ３ａ、３ｂ、３ｃは、カソード側がＩＣ１０の端子に接続され、アノード側が電源線５ａの正極側ＶＤＤ（ＶＣＣ）に接続されている。一方、ＩＣ１０には、電源線５ａの負極側ＧＮＤが接続されており、また、後述するクロック信号ＣＫ、ＬＥＤ駆動信号ＬＥ、ラッチ信号Ｌ、発光制御直列データ信号Ｄの各入力端子１１と出力端子１２がプリント基板を介して設けられている。そして、各入力端子１１、出力端子１２には、信号線が接続されており、隣接するセルの各入力端子１１、出力端子１２と直列に接続されている。

次に、図４のブロック図を参照してＩＣ１０の構成について説明する。ＩＣ１０は、プリント基板に実装されており、プリント基板には、発光制御直列データ信号入力端子ＤＩＮ、クロック信号入力端子ＣＫＩＮ、ラッチ信号入力端子ＬＩＮ、ＬＥＤ駆動信号入力端子ＬＥＩＮ及び電源入力端子ＶＤＤが設けられている。また、これに対応して発光制御直列データ信号出力端子ＤＯＵＴ、クロック信号出力端子ＣＫＯＵＴ、ラッチ信号出力端子ＬＯＵＴ、ＬＥＤ駆動信号出力端子ＬＥＯＵＴ及び電源出力端子ＶＣＣが設けられている。ＬＥＤ３ａ、３ｂ、３ｃを駆動制御するＩＣ１０は、直列入力並列出力ビット処理回路１５、ラッチ回路１６、パルス幅変調手段１７、発光素子駆動回路としてのＬＥＤ駆動回路１８とから構成されている。

発光制御直列データ信号入力端子ＤＩＮは、シュミット回路１９−１に接続され、このシュミット回路１９−１は、直列入力並列出力ビット処理回路１５に接続されている。そして、直列入力並列出力ビット処理回路１５は、トリガー回路２０に接続され、バッファ回路２１−１を介して発光制御直列データ信号出力端子ＤＯＵＴに接続されている。クロック信号入力端子ＣＫＩＮは、同様にシュミット回路１９−２に接続され、このシュミット回路１９−２は、直列入力並列出力ビット処理回路１５に接続されている。さらに、シュミット回路１９−２は、トリガー回路２０に接続されるとともに、後述するクロック信号回復手段２２に接続されている。また、クロック信号回復手段２２はバッファ回路２１−２を介してクロック信号出力端子ＣＫＯＵＴに接続されている。

次に、ラッチ信号入力端子ＬＩＮは、シュミット回路１９−３を経てラッチ回路１６に接続されるとともに、バッファ回路２１−３を介してラッチ信号出力端子ＬＯＵＴに接続され、さらに、ＰＷＭカウンタ２３に接続されている。電源入力端子ＶＤＤは、後述する電圧安定化手段２４に接続され、この出力側は電源出力端子ＶＣＣに接続されている。なお、電源入力端子ＶＤＤには、雑音を抑える目的でデカップリング・コンデンサが接続されている。ＬＥＤ駆動信号入力端子ＬＥＩＮは、シュミット回路１９−４に接続され、ＬＥＤ駆動回路１８に接続されるとともに、バッファ回路２１−４経てＬＥＤ駆動信号出力端子ＬＥＯＵＴに接続されている。

また、パルス幅変調手段１７は、ＰＷＭカウンタ２３とコンパレータ２５とから構成されており、ＰＷＭカウンタ２３には、ＲＣ発振器２６、リセット回路２７が接続されている。そして、以上の直列入力並列出力ビット処理回路１５、ラッチ回路１６、パルス幅変調手段１７、ＬＥＤ駆動回路１８間には、ビット単位の発光制御データ等が伝送されるようになっている。

続いて、動作の概要を説明する。発光制御直列データ信号入力端子ＤＩＮ、クロック信号入力端子ＣＫＩＮ、ラッチ信号入力端子ＬＩＮ、ＬＥＤ駆動信号入力端子ＬＥＩＮには、パーソナルコンピュータ等のシステムコントローラから画像データ等の信号が伝送される。一方、電源入力端子ＶＤＤには所定の電圧が供給される。まず、発光制御直列データ信号入力端子ＤＩＮにデータ信号が入力される。データ信号は、８ビット×３（赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ））の２４ビットを１セットとする直列のＬＥＤ発光制御データである。データ信号は、シュミット回路１９−１で波形整形され、直列入力並列出力ビット処理回路１５に入力される。直列入力並列出力ビット処理回路１５では、２４ビットの直列信号をラッチ回路１６へ並列に出力するともに、その２４ビットの直列信号を次段のセルに確実に伝送するため、トリガー回路２０、バッファ回路２１−１を通じて発光制御直列データ信号出力端子ＤＯＵＴへ出力する。なお、これらのデータ信号の伝送、また、以降に述べるデータ信号の伝送は、クロック信号入力端子ＣＫＩＮから入力されるクロック信号に基づき同期して行われる。

ラッチ信号入力端子ＬＩＮから入力されるラッチ信号によりラッチ回路１６に取り込まれた２４ビットのデータ信号は、８ビットコンパレータ２５に送られる。８ビットコンパレータ２５では、ＰＷＭカウンタ２３のカウント結果に基づいて、ＬＥＤ駆動回路１８へ信号を伝送する。この信号は、８ビットごとのＬＥＤ３ａ、３ｂ、３ｃに対応する駆動信号であり、ＬＥＤの点灯、消灯を含めた２５６階調の制御が可能であり、ＬＥＤ３ａ、３ｂ、３ｃで１６，７７７，２１６色の発光色の出現が達成できる。この信号を受けたＬＥＤ駆動回路１８では、８ビットのＰＷＭ信号に応じたＬＥＤ駆動信号を各ＬＥＤ３ａ、３ｂ、３ｃに出力する。以上のようにＬＥＤ３ａ、３ｂ、３ｃは、発光制御直列データ信号により発光が制御される。

なお、発光制御直列データ信号出力端子ＤＯＵＴ、クロック信号出力端子ＣＫＯＵＴ、ラッチ信号出力端子ＬＯＵＴ、ＬＥＤ駆動信号出力端子ＬＥＯＵＴ及び電源出力端子ＶＣＣは、次段、つまり、隣接する発光モジュール１の発光制御直列データ信号入力端子ＤＩＮ、クロック信号入力端子ＣＫＩＮ、ラッチ信号入力端子ＬＩＮ、ＬＥＤ駆動信号入力端子ＬＥＩＮ及び電源入力端子ＶＤＤに接続される。

次に、図５及び図６を参照して電圧安定化手段２４の構成及び動作を説明する。まず、基本的回路構成及び動作を図５を参照して説明する。電源入力端子ＶＤＤとＧＮＤ間に基準電圧源２４−１が接続されている。この基準電圧源２４−１は、一定電圧を出力するものである。そして、基準電圧源２４−１と並列に誤差増幅器Amp及び抵抗Ｒ１、Ｒ２の直列回路からなる検出回路２４−２が接続されている。また、誤差増幅器Ampと検出回路との間の電源ライン上には、制御回路２４−３が接続されている。さらに、誤差増幅器Ampのプラス側入力端子は、基準電圧源２４−１に接続され、一方、マイナス側入力端子は、抵抗Ｒ１、Ｒ２の中間点に接続され、出力端子は、制御回路２４−３に接続されている。

以上のように構成された電圧安定化手段２４において、出力電圧を検出回路２４−２で、すなわち、抵抗Ｒ１、Ｒ２で分圧した電圧を検出し、これと基準電圧とを誤差増幅器Ampで比較し、その誤差を増幅して誤差増幅器Ampから制御回路２４−２へ出力する。制御回路２４−２では、誤差が０となるように動作することにより、常に一定の出力電圧が電源出力端子ＶＣＣに出力されることとなる。

次に、上記の具体的回路構成例及び動作を図６を参照して説明する。電圧安定化手段２４は、スタートアップ回路、バンドギャップリファレンス回路及び出力電圧回路とから構成されている。まず、バンドギャップリファレンス回路は、（１）ダイオード接続されたＰＮＰトランジスタＱ１と、このトランジスタＱ１のエミッタ側に直列に接続されたＮＭＯＳ電界効果トランジスタＦＥＴ１及び抵抗Ｒ０の直列回路、（２）ダイオード接続されたＰＮＰトランジスタＱ２と、このトランジスタＱ２のエミッタ側に直列に接続されたＮＭＯＳ電界効果トランジスタＦＥＴ２の直列回路、（３）ダイオード接続されたＰＮＰトランジスタＱ３と、このトランジスタＱ３のエミッタ側に直列に接続されたＮＭＯＳ電界効果トランジスタＦＥＴ３及び抵抗Ｒの直列回路、（４）誤差増幅器errAmp、とから構成されている。

そして、誤差増幅器errAmpのプラス側入力端子は、ＮＭＯＳ電界効果トランジスタＦＥＴ１と抵抗Ｒ０の中間点に接続され、マイナス側入力端子は、ＮＭＯＳ電界効果トランジスタＦＥＴ２とＰＮＰトランジスタＱ２との中間点に接続され、出力端子は、ＮＭＯＳ電界効果トランジスタＦＥＴ１、ＦＥＴ２、ＦＥＴ３のゲートにコモン接続されている。なお、ＰＮＰトランジスタＱ１のベース−エミッタ電圧とＰＮＰトランジスタＱ２のベース−エミッタ電圧は、反対の温度係数を有しており、供給電圧ＶＤＤはミラー電流のＩ1とＩ2に変換されて分岐出力される。

また、スタートアップ回路は、ＰＭＯＳ電界効果トランジスタ、ＮＭＯＳ電界効果トランジスタが図示するように接続されており、出力電圧回路は、ＮＭＯＳ電界効果トランジスタと、これに接続された抵抗Ｒ１、Ｒ２の直列回路と、オペアンプAmpとからなり、オペアンプAmpの出力端子がＮＭＯＳ電界効果トランジスタのゲートに接続されている。

続いて、動作を説明する。ＮＭＯＳ電界効果トランジスタＦＥＴ１とＦＥＴ２は、定電流源の役目をなしており、各トランジスタＱ１、Ｑ２には、等しい電流Ｉ₁、Ｉ₂が流れる。もし周囲温度が上昇した場合には、抵抗Ｒ０が大きくなるので、Ｉ1の電流が減少する。すると、誤差増幅器errAmpの入力Ｉ₁とＩ₂に差が生じ、誤差増幅器errAmp出力電圧が高くなり、トランジスタＱ３のエミッタ側に接続されたＮＭＯＳ電界効果トランジスタＦＥＴ３のゲート電圧が高くなる。その結果、このＮＭＯＳ電界効果トランジスタＦＥＴ３が導通して大きな電流が流れ、抵抗R０が大きくなることにより減少した分を補い、トランジスタＱ３の電流Ｉ₃は常に一定の電流が流れる。したがって、ＮＭＯＳ電界効果トランジスタＦＥＴ３のドレイン側の電圧、すなわち、基準電圧は常に一定となる。なお、この場合、基準電圧は１．２５ｖである。この基準電圧は、オペアンプAmpの入力となり、出力電圧ＶＣＣ、すなわち、発光モジュール１に供給される電圧が常に一定電圧となるように作用する。出力電圧ＶＣＣは、ＶＣＣ＝（１＋Ｒ１／Ｒ２）×１．２５Ｖで計算される。

すなわち、基準電圧は、以上のように一定となる（＝１．２５Ｖ）ので、ＶＣＣは常に一定となる。また、初期設定で出力電圧を大きくしたり小さくしたりするのは、抵抗Ｒ１、Ｒ２の抵抗比を変更することにより行うことができる。

よって、発光モジュールを多数の長いラインで接続した場合にも供給電圧の低下を回復することができ、発光モジュールの発光品質、例えば、カラー表示の所定の品質を維持することができる。加えて、温度変化等によっても出力電圧の変動が起き得るが、この場合も、出力電圧の一定化が可能となる。なお、電圧安定化手段２４の具体的構成は、設計に応じ、種々の態様を採り得る。

次に、図７乃至図１０を参照してクロック信号回復手段２２の構成及び動作を説明する。図７は、本実施形態の課題を示す説明図である。発光モジュール１は、セル１、セル２・・・セルｎのように群を構成することを予定しているが、この場合、図に示すように、クロック信号入力端子ＣＫＩＮから入力されたクロック信号ＣＫは、セルの末端に行くほど減衰してくる。このため、動作が不安定になり、所望の表示内容が表示できない等の障害が発生する可能性がある。

図８は、上記課題を解決するためのクロック信号回復手段２２の回路構成図であり、概要を説明する。まず、クロック信号入力端子ＣＫＩＮは、ＮＡＮＤ回路、ＮＯＴ回路から構成されるフリップフロップ回路２２−１に接続されている。そして、フリップフロップ回路２２−１の出力側は、ＮＯＲ回路を介してＮＭＯＳ電界効果トランジスタＱのゲート端子に接続されている。ＮＭＯＳ電界効果トランジスタＱのソース端子は、ＧＮＤに接続され、一方、ドレイン端子は、クロック信号出力ライン２２−２に接続されている。また、クロック信号出力ライン２２−２は、一端がＮＯＴ回路を介してクロック信号出力端子ＣＫＯＵＴに接続され、他端が電源入力端子ＶＤＤとＧＮＤ間に設けられたＲＣ時定数回路２２−３に接続されている。

以上のように構成されたクロック信号回復手段２２において、図９及び図１０に示す信号の波形図を参照して説明する。まず、例えば、図９（ａ）に示すように、減衰した幅の狭いクロック信号がクロック信号入力端子ＣＫＩＮから入力されると、フリップフロップ回路２２−１を介して、このクロック信号の立ち上がりのタイミングでＮＭＯＳ電界効果トランジスタＱがオンしてクロック信号出力ライン２２−２にＧＮＤ電位が発生する。このクロック信号出力ライン２２−２の電位は、図９（ｂ）に示すように、ＲＣ時定数回路２２−３によって定まる信号波形となる。この結果、クロック信号出力端子ＣＫＯＵＴ供給されるクロック信号は、図９（ｃ）に示すような幅の広がった回復した信号となる。

また、上記とは逆に、仮に図１０（ａ）に示すような幅の広いクロック信号がクロック信号入力端子ＣＫＩＮから入力されたとしても、これを補正して適正なクロック信号とする機能を有する。すなわち、上記と同様な動作をなし、クロック信号出力ライン２２−２の電位は、図１０（ｂ）に示すように、ＲＣ時定数回路２２−３によって定まる信号波形となる。この結果、クロック信号出力端子ＣＫＯＵＴ供給されるクロック信号は、図１０（ｃ）に示すような補正された適正な信号となる。

以上のようなクロック信号回復手段によれば、クロック信号の減衰をカバーできるので所望の表示内容を維持し、安定した動作を確保することができる。また、クロック信号の減衰ばかりではなく、幅の広いクロック信号が入力されてきた場合にも、それを適正に補正することができ、要するに、適正ではないクロック信号が入力されてきた場合には、補正して適正なクロック信号にすることができ、安定した信頼性の高い動作を確保することができる。

次に、図１１を参照して上記発光モジュール１を用いた大型のディスプレイ装置について説明する。なお、上述と同一又は相当部分には同一符号を付しその重複した説明は省略する。ディスプレイ装置３０は、発光モジュール１・・・をセルとして多数直列に接続し、面状に構成されている。すなわち、前記図１乃至図３に示す構成を一部として多数接続され大型の表示面を構成しているものである。システムコントローラ３１には、１６ポートのマルチプレクサ３２・・・が５個接続されている。そして、各マルチプレクサ３２・・・のポートには、発光モジュール１が直列に接続されている。具体的には、１つのポートに４９個の発光モジュール１が直列に接続されており、したがって、４９個（１列の発光モジュールの数）×１６ポート（マルチプレクサのポート数）×５個（マルチプレクサの数）＝３，９２０個の発光モジュール１が画素として配設されている。図示上では、一例として樹木を表示しているが、動画を表示することも勿論可能である。また、図示紙面上、上部に発光モジュール１・・・の群の一部を矢印Ａで取出し、拡大して示している。

このように構成されたディスプレイ装置３０において、システムコントローラ３１から直列の画像データ等を伝送することにより、その画像データ等に基づいて、発光モジュール１が点灯制御され、所望の表示をすることができる。

以上のように本実施形態によれば、上記発光モジュールでディスプレイ装置を構成する場合、いわゆる直列データ伝送方式で直列に発光モジュールを接続できるので、配線の複雑化を緩和でき、また、表示面の大きさも発光モジュールの直列接続個数を増減することにより可能であり、所望の大きさの表示面とすることが容易となる。

また、発光モジュールを直列に多数配設して長いラインの配線となった場合にも、電圧安定化手段により末端方向に至る発光モジュールの電圧降下を回復でき、ＬＥＤの所定の輝度を維持することが可能となる。さらに、クロック信号回復手段によりクロック信号の減衰をカバーできるので、安定した動作を確保でき、所望の表示内容を維持することができる。そのうえ、発光モジュールを接続する接続ケーブルは、可撓性を有する合成樹脂製であり、扁平状、かつ帯状に形成されていることから、ディスプレイ装置の表示面を曲面状に形成したり、３次元的に構成することが可能であり、適用範囲の広い発光モジュール群を提供することができる。

次に、本発明の第２の実施形態について図１２を参照して説明する。本実施形態は、大型のディスプレイ装置の施設例を示すものである。図１２は、その一部の斜視図である。なお、第１の実施形態と同一又は相当部分には同一符号を付しその説明は省略する。表示面を構成する領域に格子状の発光モジュール１の取付体として金網４０が設けられており、この金網４０に発光モジュール１・・・の群が接続ケーブル４に接続されて取付けられている。ここで、各発光モジュール１・・・は、縦方向、横方向に所定のピッチで間隔が空けられて取付けられている。

本実施形態によれば、第１の実施形態による効果に加え、表示面に画像や文字を表示できるとともに、発光モジュール間の間隔により背面の視認が可能であり、いわゆるシースルーが可能であり、例えば、背面に看板等を設置し場合は、その表示をも看者は、見ることが可能であり、効果的な広告、宣伝等が期待できる。

次に、本発明の第３の実施形態について図１３を参照して説明する。本実施形態は、同様にディスプレイ装置の施設例を示すものであり、図１３は、その斜視図である。なお、第１の実施形態と同一又は相当部分には同一符号を付しその説明は省略する。表示面を構成するショーウインドーのガラス５０に、接続ケーブル４に接続された発光モジュール１・・・の群が接着等により取付けられている。そして、各発光モジュール１・・・は、縦方向、横方向に所定のピッチで間隔を空けて取付けられている。

本実施形態によれば、第１の実施形態による効果に加え、発光モジュール１の群によって表示面に画像や文字を表示できるとともに、発光モジュール間の間隔によりガラス越しに背面の視認が可能であり、例えば、ガラス窓としての機能を損なうことなく、効果的な表示が可能となる。

次に、本発明の第４の実施形態について図１４及び図１５を参照して説明する。本実施形態は、接続ケーブルの他の実施態様を示す斜視図である。第１の実施形態と同一又は相当部分には同一符号を付しその説明は省略する。

（実施例１）図１４において、発光モジュール１の発光面２ａに対して、直交する方向に扁平状の接続ケーブル４−２を形成したものである。電源線や信号線５・・・は、本体ケース２と接続ケーブル４−２との連結部４ａで一旦集束され、それから並列にならべられて接続ケーブル４−２に配設されている。したがって、接続ケーブル４−２は、扁平状をなしている。

（実施例２）図１５において、実施例１と同様に発光モジュール１の発光面２ａに対して、扁平状の接続ケーブル４−３を直交する方向に形成したものである。本実施例では、接続ケーブル４−３を捻って、その向きを変えたものである。

なお、実施例１及び実施例２において、接続ケーブルを発光面に対して、直交する方向に形成とは、背面の視認を妨げる度合いを減少する主旨からして、厳密に９０度交差することを意味するものではない。

以上のように実施例１及び実施例２によれば、すなわち、このような発光モジュールを第２の実施形態、第３の実施形態に適用すれば、背面の視認に際し、接続ケーブルが視認を妨げる度合いを減少でき、一層視覚的効果を向上することができる。

本発明の第１の実施形態の発光モジュールの外観を示す斜視図である。 同発光モジュールの側面図である。 同発光モジュールの接続関係を示す模式図である。 同発光モジュールの機能ブロック図である。 同発光モジュールの電圧安定化手段を示す基本的回路構成図である。 同発光モジュールの電圧安定化手段を示す具体的回路構成図である。 同発光モジュールの課題を示す説明図である。 同発光モジュールのクロック信号回復手段を示す回路構成図である。 同信号の波形図である。 同信号の波形図である。 同第１の実施形態のディスプレイ装置を示す模式図である。 同第２の実施形態のディスプレイ装置の一部を示す斜視図である。 同第３の実施形態のディスプレイ装置を示す斜視図である。 同第４の実施形態を示し、接続ケーブルの実施例の斜視図である。 同第４の実施形態を示し、接続ケーブルの実施例の斜視図である。

符号の説明

１ 発光モジュール
２ 本体ケース
２ａ 発光面
３ 発光素子（ＬＥＤ）
１５ 直列入力並列出力ビット処理回路
１６ ラッチ回路
１７ パルス幅変調手段
１８ 発光素子駆動回路（ＬＥＤ駆動回路）
ＤＩＮ 発光制御直列データ信号入力端子
ＣＫＩＮ クロック信号入力端子
ＬＩＮ ラッチ信号入力端子
ＬＥＩＮ 発光素子駆動信号入力端子
ＶＤＤ 電源入力端子
ＤＯＵＴ 発光制御直列データ信号出力端子
ＣＫＯＵＴ クロック信号出力端子
ＬＯＵＴ ラッチ信号出力端子
ＬＥＯＵＴ 発光素子駆動信号出力端子
ＶＣＣ 電源出力端子

Claims (7)

1. 発光面を有し、電源に接続される発光素子を収納した本体と、この本体に設けられ発光素子を発光制御する直列データが入力される直列入力並列出力ビット処理回路と、直列入力並列出力ビット処理回路からのデータをラッチするラッチ回路と、ラッチ回路からのデータをパルス幅変調手段を介してそのパルス幅変調に応じて諧調発光させるように発光素子を駆動する発光素子駆動回路とを備え、前記各回路をクロック信号に同期して動作させるとともに、前記直列入力並列出力ビット処理回路、ラッチ回路及び発光素子駆動回路の各回路に対応する入出力端子並びにクロック信号に対応する入出力端子を設けたことを特徴とする発光モジュール。
2. 本体には、電源の電圧降下を回復する電圧安定化手段を設けたことを特徴とする請求項1に記載の発光モジュール。
3. 本体には、クロック信号の減衰を回復するクロック信号回復手段を設けたことを特徴とする請求項1又は請求項２に記載の発光モジュール。
4. 請求項1乃至請求項３のいずれか一に記載の発光モジュールにおいて、発光モジュールの入出力端子を信号線を介して複数直列に接続し、当該発光モジュールを群として配設したことを特徴とするディスプレイ装置。
5. 請求項４に記載のディスプレイ装置において、前記各発光モジュールは、相互に所定間隔を空けて背面側が視認できるように配設したことを特徴とするディスプレイ装置。
6. 信号線は、接続ケーブルに並列に配設され、接続ケーブルは、扁平状に構成されていることを特徴とする請求項４に記載のディスプレイ装置。
7. 接続ケーブルは、本体の発光面に対して、直交する方向に配置されることを特徴とする請求項６に記載のディスプレイ装置。

Images