JP2009118130A - 画像処理装置 - Google Patents
画像処理装置 Download PDFInfo
- Publication number
- JP2009118130A JP2009118130A JP2007288267A JP2007288267A JP2009118130A JP 2009118130 A JP2009118130 A JP 2009118130A JP 2007288267 A JP2007288267 A JP 2007288267A JP 2007288267 A JP2007288267 A JP 2007288267A JP 2009118130 A JP2009118130 A JP 2009118130A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image processing
- gain
- processing
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 claims description 29
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 238000007781 pre-processing Methods 0.000 abstract description 8
- 238000006243 chemical reaction Methods 0.000 description 19
- 230000015654 memory Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
【課題】画像処理に係る遅延量を削減することができる画像処理装置を提供する。
【解決手段】第1の画像処理回路(前処理部102、ゲインマップ生成処理部104、ゲイン生成部107)は処理対象の画像に対して第1の処理を行う。第2の画像処理回路(補間処理部111)は、第1の処理と異なる第2の処理を第1の処理と並行して処理対象の画像に対して行う。画像記憶部112は、第1の画像処理回路からの出力と第2の画像処理回路からの出力とを同期させる。乗算部114,115は、第1の画像処理回路からの出力と第2の画像処理回路からの出力とを合成する。
【選択図】図1
【解決手段】第1の画像処理回路(前処理部102、ゲインマップ生成処理部104、ゲイン生成部107)は処理対象の画像に対して第1の処理を行う。第2の画像処理回路(補間処理部111)は、第1の処理と異なる第2の処理を第1の処理と並行して処理対象の画像に対して行う。画像記憶部112は、第1の画像処理回路からの出力と第2の画像処理回路からの出力とを同期させる。乗算部114,115は、第1の画像処理回路からの出力と第2の画像処理回路からの出力とを合成する。
【選択図】図1
Description
本発明は、階調補正処理等を行う画像処理装置に関する。
デジタルカメラ等で画像に対して行われる画像処理の一つに階調補正処理がある。図4は、階調補正処理の一つである局所ヒストグラム平坦化処理における処理の流れを示している。処理対象の本画像400において、一定間隔に並んだサンプリング点410でデータがサンプリング(間引き)され、画像420が生成される。この画像420に基づいて、本画像400に乗算するゲイン値を示すゲインマップ430が生成される。
続いて、本画像400の大きさに合わせてゲインマップ430が拡大され、本画像400の画素位置に対応するゲイン値が算出される(拡大ゲインマップ440の生成)。本画像400の各画素の値に対して、各画素に対応した拡大ゲインマップ440のゲイン値が乗算され、階調補正後の本画像450が生成される。さらに、本画像450に対して例えば拡大処理が行われ、拡大後の本画像460が生成される。
図3は、階調補正処理を行う従来の画像処理装置の構成を示している。この画像処理装置は、変換部301、画像記憶部302,304,306,313、前処理部303、ゲインマップ生成処理部305、画像読出し部307,314、ゲイン生成部308、乗算部309,310、逆変換部311、画像格納部312、および補間処理部315を有している。
変換部301には、画像を構成する各画素のRGB画像データが前段の処理回路から順次入力される。変換部301は、入力されたRGB画像データを、図4の本画像400を構成する輝度データYと色差データCに変換する。変換部301から出力された輝度データYと色差データCは画像記憶部302および前処理部303に入力される。画像記憶部302は、入力された輝度データYと色差データCを一時記憶する。
また、前処理部303は、ゲインマップの生成に必要な画素の輝度情報をサンプリングし、画像記憶部304にデータを格納する。画像記憶部304に格納されたデータが図4の画像420に対応している。ゲインマップ生成処理部305は画像記憶部304からデータを取り出してゲイン値を算出し、計算結果のデータを画像記憶部306に格納する。画像記憶部306に格納されたデータが図4のゲインマップ430に対応している。
続いて、画像読出し部307は、元の画像の画素位置に対応するゲインマップ上の画素位置の周辺のデータを画像記憶部306から読み出し、ゲイン生成部308へ出力する。ゲイン生成部308は、画像読出し部307から出力されたデータを補間し、元の画像の画素位置に対応するゲイン値を算出する。ゲイン生成部308によって算出されたゲイン値は図4の拡大ゲインマップ440を構成する。乗算部309,310は、画像記憶部302に格納されている輝度データYと色差データCのそれぞれに対して、ゲイン生成部308によって算出されたゲイン値を乗算する。乗算部309,310によってゲイン値が乗算された輝度データYと色差データCは図4の本画像450を構成する。逆変換部311は、ゲイン値が乗算された輝度データYと色差データCをRGB画像データに変換する。
画像格納部312は、逆変換部311から出力されたRGB画像データを画像記憶部313に格納する。画像読出し部314は、処理対象の画素位置の周辺の画素のデータを画像記憶部313から読み出し、補間処理部315へ出力する。補間処理部315は、画像読出し部314から出力されたデータを補間することによって、拡大/縮小した画像における処理対象の画素位置のデータを生成する。補間処理部315によって生成されたデータは図4の本画像460を構成する。補間処理部315から各画素のRGB画像データが後段の処理回路へ順次出力される。以上が、階調補正処理を含む従来の画像処理の内容である。
なお、特許文献1には、逆光補正を含む階調補正を行う階調補正装置が記載されている。
上述した階調補正処理に限らず、多くの画像処理では、画像のライン単位で遅延が発生する。例えば、図3に示した画像処理装置では、ゲインの生成および乗算や画像の拡大/縮小による遅延が発生する。これらの処理を最適化することによって、遅延量を削減することができる。しかし、図3に示した画像処理装置では、ゲインの生成および乗算を行う処理(図3の階調補正処理)と、階調補正後の画像を拡大/縮小する処理(図3の拡大縮小処理)とが順番に実行されるため、これらの処理の最適化を個別に行わなければならない。
このため、画像処理装置全体で見ると、遅延量の削減が必ずしも十分であるとは言えない。例えば、各処理を個別に最適化した結果、ゲインの生成および乗算を行う処理による遅延量がmライン、階調補正後の画像を拡大/縮小する処理による遅延量がnラインとなった場合、全体の遅延量はm+nラインとなるが、図3に示した画像処理装置では、これよりも遅延量を削減することはできない。
本発明は、上述した課題に鑑みてなされたものであって、画像処理に係る遅延量を削減することができる画像処理装置を提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、処理対象の画像に対して第1の処理を行う第1の画像処理回路と、前記第1の処理と異なる第2の処理を前記第1の処理と並行して前記処理対象の画像に対して行う第2の画像処理回路と、前記第1の画像処理回路からの出力と前記第2の画像処理回路からの出力とを同期させる同期回路と、前記同期回路が同期させた前記第1の画像処理回路からの出力と前記第2の画像処理回路からの出力とを合成する合成回路とを有する画像処理装置である。
また、本発明の画像処理装置において、前記第1の画像処理回路と前記第2の画像処理回路の一方は、前記処理対象の画像を間引いた画像に基づいて、画像に乗算するゲイン値を示すゲインマップを生成し、前記ゲインマップを所定の大きさに変換する回路であり、他方は、前記処理対象の画像を前記所定の大きさに変換する回路であり、前記合成回路は、前記所定の大きさに変換された前記処理対象の画像を構成するデータ値に対して、前記所定の大きさに変換された前記ゲインマップを構成するゲイン値を乗算することを特徴とする。
本発明によれば、第1の処理と第2の処理が並行して行われるため、画像処理に係る遅延量を削減することができるという効果が得られる。
以下、図面を参照し、本発明の実施形態を説明する。図2は本実施形態の階調補正処理の流れを示している。処理対象の本画像200において、一定間隔に並んだサンプリング点210でデータがサンプリング(間引き)され、画像220が生成される。この画像220に基づいて、本画像に乗算するゲイン値を示すゲインマップ230が生成される。
本画像200は拡大されて本画像240となる。この本画像240の大きさに合わせてゲインマップ230も拡大され、本画像240の画素位置に対応するゲイン値が算出される(拡大ゲインマップ250の生成)。本画像240の各画素の値に対して、各画素に対応した拡大ゲインマップ250のゲイン値が乗算され、階調補正後の本画像260が生成される。
図1は、本実施形態による画像処理装置の構成を示している。この画像処理装置は、変換部101,113、前処理部102、画像記憶部103,105,109,112、ゲインマップ生成処理部104、画像読出し部106,110、ゲイン生成部107、画像格納部108、補間処理部111、乗算部114,115(合成回路)、および逆変換部116を有している。
変換部101および画像格納部108には、画像を構成する各画素のRGB画像データが前段の処理回路から順次入力される。変換部101は、入力されたRGB画像データを、図2の本画像200を構成する輝度データYと色差データCに変換する。変換部101から出力された輝度データYと色差データCは前処理部102に入力される。
前処理部102は、ゲインマップの生成に必要な画素の輝度情報をサンプリングし、画像記憶部103にデータを格納する。画像記憶部103に格納されたデータが図2の画像220に対応している。ゲインマップ生成処理部104は画像記憶部103からデータを取り出してゲイン値を算出し、計算結果のデータを画像記憶部105に格納する。画像記憶部105に格納されたデータが図2のゲインマップ230に対応している。
続いて、画像読出し部106は、元の画像の画素位置に対応するゲインマップ上の画素位置の周辺のデータを画像記憶部105から読み出し、ゲイン生成部107へ出力する。ゲイン生成部107は、画像読出し部106から出力されたデータを補間し、元の画像の画素位置に対応するゲイン値を算出する。ゲイン生成部107によって算出されたゲイン値は図2の拡大ゲインマップ250を構成する。
一方、画像格納部108は、入力されたRGB画像データを画像記憶部109に格納する。画像読出し部110は、処理対象の画素位置の周辺の画素のデータを画像記憶部109から読み出し、補間処理部111へ出力する。補間処理部111は、画像読出し部110から出力されたデータを補間することによって、拡大/縮小した画像における処理対象の画素位置のデータを生成する。補間処理部111によって生成されたデータは図2の本画像240を構成する。補間処理部111から出力されたデータは画像記憶部112へ出力される。画像記憶部112は、入力されたデータを一時記憶する。
変換部113は、画像記憶部112から出力されたRGB画像データを輝度データYと色差データCに変換する。乗算部114,115は、変換部113から出力された輝度データYと色差データCのそれぞれに対して、ゲイン生成部107によって算出されたゲイン値を乗算する。言い換えると、乗算部114,115は、変換部113から出力された輝度データYおよび色差データCと、ゲイン生成部107から出力されたゲイン値のデータとを合成する。
乗算部114,115によってゲイン値が乗算された輝度データYと色差データCは図2の本画像260を構成する。逆変換部116は、ゲイン値が乗算された輝度データYと色差データCをRGB画像データに変換する。逆変換部116から各画素のRGB画像データが後段の処理回路へ順次出力される。以上が、階調補正処理を含む本実施形態の画像処理の内容である。
図1に示した画像処理装置では、ゲインの生成による遅延量を調整するメモリとして画像記憶部103,105が設けられている。また、画像の拡大/縮小による遅延量を調整するメモリとして画像記憶部109が設けられている。さらに、乗算部114,115がゲインを乗算する対象とする画像の拡大/縮小による遅延量と、ゲインの生成による遅延量とを調整し、ゲイン生成部107の出力と変換部113の出力とを同期させるためのメモリとして画像記憶部112(同期回路)が設けられている。
本実施形態では、ゲインの生成に関する処理(以下、第1の処理とする)と、画像の拡大/縮小に関する処理(以下、第2の処理とする)とが並行して行われる。第1の処理による遅延量をmラインとし、第2の処理による遅延量をnライン(m>n)とすると、第1の処理と第2の処理とが並行して行われることにより、画像処理装置全体では遅延量はmラインとなる。したがって、本実施形態によれば、画像処理に係る遅延量を従来よりも削減することができ、レイテンシ(入力から出力までの処理時間)も削減することができる。また、画像処理に係る遅延量を削減することによって、メモリを削減することができる。
第1の処理による遅延量(mライン)と、第2の処理による遅延量(nライン)との差分(m−nライン)は、例えば画像記憶部112によって調整される。あるいは、ライン単位の遅延量の調整を画像記憶部109が行い、サイクル単位の遅延量の調整を画像記憶部112が行うようにしてもよい。
また、図1に示した画像処理装置では、第1の処理による遅延量が、第2の処理による遅延量よりも大きいものとしているが、遅延量の大小関係が逆の場合には、画像記憶部112に相当するメモリをゲイン生成部107の後段に設ければよい。この場合に、ライン単位の遅延量の調整を画像記憶部103,105が行い、サイクル単位の遅延量の調整をゲイン生成部107の後段の画像記憶部が行うようにしてもよい。
また、撮像素子の種類に応じて処理の遅延量がライン単位で異なる場合があり、どんな撮像素子にでも対応可能とするため、ラインメモリではなくフレームメモリを使用することで、タイミング設計をフレーム単位とし、設計を容易化することが考えられる。フレームメモリを使用する場合、メモリを削減するために、例えばあるフレームでは画像からゲインを生成し、次のフレームで画像にゲインを乗算することが考えられる。しかし、被写体が大きく動くことにより、フレーム間で画像の相関が低下した場合には、誤ったゲインを画像に乗算することになり、画質に悪影響を与えてしまう。これに対して、本実施形態によれば、ゲインを生成した元となった同一フレームの画像にゲインを乗算することによって、画質に悪影響を与えることを防止することができる。
また、図4を参照して説明したように、階調補正処理を含む従来の画像処理では、ゲインマップを拡大し、ゲインを画像に乗算した後に画像を拡大しており、ゲインマップの拡大による誤差が画像の拡大により目立ってしまう可能性がある。これに対して、本実施形態によれば、ゲインマップと画像を同一サイズに一度に拡大し、ゲインを画像に乗算することによって、ゲインマップの拡大による誤差をより目立ちにくくすることができる。
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成は上記の実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、図1に示した画像処理装置は、RGB画像データの拡大縮小処理を行った後にRGB画像データを輝度データYと色差データCに変換するように構成されているが、RGB画像データを輝度データYと色差データCに変換した後に拡大縮小処理を行うように構成してもよい。
101,113・・・変換部、102・・・前処理部、103,105,109,112・・・画像記憶部、104・・・ゲインマップ生成処理部、106,110・・・画像読出し部、107・・・ゲイン生成部、108・・・画像格納部、111・・・補間処理部、114,115・・・乗算部、116・・・逆変換部、
Claims (2)
- 処理対象の画像に対して第1の処理を行う第1の画像処理回路と、
前記第1の処理と異なる第2の処理を前記第1の処理と並行して前記処理対象の画像に対して行う第2の画像処理回路と、
前記第1の画像処理回路からの出力と前記第2の画像処理回路からの出力とを同期させる同期回路と、
前記同期回路が同期させた前記第1の画像処理回路からの出力と前記第2の画像処理回路からの出力とを合成する合成回路と、
を有する画像処理装置。 - 前記第1の画像処理回路と前記第2の画像処理回路の一方は、前記処理対象の画像を間引いた画像に基づいて、画像に乗算するゲイン値を示すゲインマップを生成し、前記ゲインマップを所定の大きさに変換する回路であり、他方は、前記処理対象の画像を前記所定の大きさに変換する回路であり、
前記合成回路は、前記所定の大きさに変換された前記処理対象の画像を構成するデータ値に対して、前記所定の大きさに変換された前記ゲインマップを構成するゲイン値を乗算する
ことを特徴とする請求項1に記載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288267A JP2009118130A (ja) | 2007-11-06 | 2007-11-06 | 画像処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007288267A JP2009118130A (ja) | 2007-11-06 | 2007-11-06 | 画像処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009118130A true JP2009118130A (ja) | 2009-05-28 |
Family
ID=40784768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007288267A Withdrawn JP2009118130A (ja) | 2007-11-06 | 2007-11-06 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009118130A (ja) |
-
2007
- 2007-11-06 JP JP2007288267A patent/JP2009118130A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8630511B2 (en) | Image processing apparatus and method for image resizing matching data supply speed | |
JP6087612B2 (ja) | 画像処理装置および画像処理方法 | |
JP2007324830A (ja) | フレームレート変換装置及びフレームレート変換方法 | |
JP3065256B2 (ja) | フォーマット変換のための画素の補間方法及びその装置 | |
JP2001008037A (ja) | 画素補間方法および回路 | |
JP2006074155A (ja) | 画像処理装置および画像処理方法ならびに画像表示装置 | |
JP2011180925A (ja) | 画像処理装置、撮像装置及び画像処理方法 | |
US8098327B2 (en) | Moving image frame rate converting apparatus and moving image frame rate converting method | |
JP2007180851A (ja) | Raw画像の階調変換装置、プログラム、方法、および電子カメラ | |
JP2019028537A (ja) | 画像処理装置および画像処理方法 | |
JP4556982B2 (ja) | 映像信号処理装置および映像信号処理方法 | |
JP2009118130A (ja) | 画像処理装置 | |
JP2008293388A (ja) | 画像処理方法、画像処理装置、及びこの画像処理装置を備えた電子機器 | |
JP6408884B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP2003219111A (ja) | 画像処理装置及びその制御方法 | |
JP5820213B2 (ja) | 画像処理装置及びその方法、撮像装置 | |
JP5045119B2 (ja) | 色トランジェント補正装置 | |
JP2017017609A (ja) | 画像処理装置 | |
JP2007006158A (ja) | 画像処理装置 | |
JP2017146766A (ja) | 画像処理装置、画像処理方法、画像処理プログラム | |
JP2006211197A (ja) | 画像処理方法 | |
JP2011024051A (ja) | 画像処理装置および画像処理方法 | |
JP2006303693A (ja) | 縮小画像の生成機能を備える電子カメラ | |
JP2008098724A (ja) | 画像スケーリング回路 | |
JP2007336175A (ja) | 電子ズーム装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |