JP2009117430A - Thermoelectric element - Google Patents
Thermoelectric element Download PDFInfo
- Publication number
- JP2009117430A JP2009117430A JP2007285631A JP2007285631A JP2009117430A JP 2009117430 A JP2009117430 A JP 2009117430A JP 2007285631 A JP2007285631 A JP 2007285631A JP 2007285631 A JP2007285631 A JP 2007285631A JP 2009117430 A JP2009117430 A JP 2009117430A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thermoelectric element
- electrode
- gate
- thermoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
Description
本発明は、熱電素子に関する。 The present invention relates to a thermoelectric element.
熱電変換とは、ゼーベック効果やペルチェ効果を利用して、電気エネルギーを冷却や加熱のための熱エネルギーに、また逆に熱エネルギーを電気エネルギーに直接変換することをいう。熱電変換は、
（１）エネルギー変換の際に余分な老廃物を排出しない、
（２）排熱の有効利用が可能である、
（３）材料が劣化するまで継続的に発電を行うことができる、
（４）モータやタービンのような可動装置が不要であり、メンテナンスの必要がない、
等の特徴を有していることから、エネルギーの高効率利用技術として注目されている。
Thermoelectric conversion refers to the direct conversion of electrical energy into thermal energy for cooling and heating, and conversely, thermal energy into electrical energy using the Seebeck effect and Peltier effect. Thermoelectric conversion
(1) Do not discharge excess waste during energy conversion,
(2) Effective use of exhaust heat is possible.
(3) It can continuously generate power until the material deteriorates.
(4) No moving devices such as motors and turbines are required and maintenance is not required.
Therefore, it has been attracting attention as a highly efficient energy utilization technology.
熱エネルギと電気エネルギとを相互に変換できる材料、すなわち、熱電材料の特性を評価する指標としては、一般に、性能指数Ｚ（＝Ｓ2σ／κ、但し、Ｓ：ゼーベック係数、σ：電気伝導度、κ：熱伝導度）、又は、性能指数Ｚと、その値を示す絶対温度Ｔの積として表される無次元性能指数ＺＴが用いられる。ゼーベック係数は、１Ｋの温度差によって生じる起電力の大きさを表す。熱電材料は、それぞれ固有のゼーベック係数を持っており、ゼーベック係数が正であるもの（ｐ型）と、負であるもの（ｎ型）に大別される。また、出力因子ＰＦ（＝σＳ2）も指標として用いられる。 As an index for evaluating the characteristics of heat energy and electric energy, that is, the characteristics of the thermoelectric material, generally, the figure of merit Z (= S 2 σ / κ, where S: Seebeck coefficient, σ: electric conduction Degree, κ: thermal conductivity), or a dimensionless figure of merit ZT expressed as a product of the figure of merit Z and the absolute temperature T indicating the value. The Seebeck coefficient represents the magnitude of electromotive force generated by a temperature difference of 1K. Thermoelectric materials each have their own Seebeck coefficient, and are broadly classified into those having a positive Seebeck coefficient (p-type) and those having a negative Seebeck coefficient (n-type). The output factor PF (= σS 2 ) is also used as an index.
また、熱電材料は、通常、ｐ型の熱電材料とｎ型の熱電材料とを接合した状態で使用される。このような接合対は、一般に、「熱電素子」と呼ばれている。熱電素子の性能指数は、ｐ型熱電材料の性能指数Ｚｐ、ｎ型熱電材料の性能指数Ｚｎ、並びに、ｐ型及びｎ型熱電材料の形状に依存し、また、形状が最適化されている場合には、Ｚｐ及び／又はＺｎが大きくなるほど、熱電素子の性能指数が大きくなることが知られている。従って、性能指数の高い熱電素子を得るためには、性能指数Ｚｐ、Ｚｎの高い熱電材料を用いることが重要である。 The thermoelectric material is usually used in a state where a p-type thermoelectric material and an n-type thermoelectric material are joined. Such a junction pair is generally called a “thermoelectric element”. The performance index of the thermoelectric element depends on the performance index Z p of the p- type thermoelectric material, the performance index Z n of the n-type thermoelectric material, and the shape of the p-type and n-type thermoelectric materials, and the shape is optimized If you are the greater the Z p and / or Z n, the figure of merit of the thermoelectric element increases is known. Therefore, in order to obtain a high figure of merit thermoelectric device, the figure of merit Z p, be used with high Z n thermoelectric material is important.
このような熱電材料としては、
（１）Ｂｉ−Ｔｅ系、Ｐｂ−Ｔｅ系、Ｓｉ−Ｇｅ系等の化合物半導体、
（２）ＮａxＣｏＯ2（０．３≦ｘ≦０．８）、(ＺｎＯ)mＩｎ2Ｏ3（１≦ｍ≦１９）、Ｃａ3Ｃｏ4Ｏ9等のＣｏ系酸化物セラミックス、
（３）Ｚｎ−Ｓｂ系、Ｃｏ−Ｓｂ系、Ｆｅ−Ｓｂ系等のスクッテルダイト化合物、
（４）ＺｒＮｉＳｎ等のハーフホイスラー化合物、などが知られている。
As such a thermoelectric material,
(1) Bi-Te-based, Pb-Te-based, Si-Ge-based compound semiconductors,
(2) Co-based oxide ceramics such as Na x CoO 2 (0.3 ≦ x ≦ 0.8), (ZnO) m In 2 O 3 (1 ≦ m ≦ 19), Ca 3 Co 4 O 9 ,
(3) a skutterudite compound such as Zn—Sb, Co—Sb, or Fe—Sb,
(4) Half-Heusler compounds such as ZrNiSn are known.
しかしながら、従来の熱電材料は、熱起電力が３００μＶ／Ｋ以下であり、無次元性能指数ＺＴは１程度である。特に、近年、熱的及び化学的に高い安定性を有する酸化物材料が多数報告されているが、これらの熱電変換性能は、一般に用いられる合金材料より性能が低く、バルク材料のＺＴは０．５程度である。実用レベルの廃熱回収や冷却を行うためには、ＺＴが１以上、より好ましくは２以上の材料が望まれている。 However, the conventional thermoelectric material has a thermoelectromotive force of 300 μV / K or less, and the dimensionless figure of merit ZT is about 1. In particular, in recent years, many oxide materials having high thermal and chemical stability have been reported, but their thermoelectric conversion performance is lower than that of generally used alloy materials, and the ZT of the bulk material is 0.3. About 5. In order to perform waste heat recovery and cooling at a practical level, a material having a ZT of 1 or more, more preferably 2 or more is desired.
そこでこの問題を解決するために、従来から種々の提案がなされている。
例えば、非特許文献１には、パルスレーザーデポジション法を用いて、ＬａＡｌＯ3単結晶基板の（００１）面上に、絶縁層ＳｒＴｉＯ3（ドープなし、ｎe≪１０15ｃｍ-3）と高伝導層ＳｒＴｉ0.8Ｎｂ0.2Ｏ3（２０％Ｎｂドープ、ｎe＝２．４×１０21ｃｍ-3）とを交互に積層した超格子が開示されている。
同文献には、
（１） ＳｒＴｉ0.8Ｎｂ0.2Ｏ3層の厚さが１．５６ｎｍ以下（４ユニットセル厚さに相当）になると、室温におけるゼーベック係数が劇的に増加する点、及び、
（２） ＳｒＴｉ0.8Ｎｂ0.2Ｏ3の厚さが、１ユニットセル厚さになると、室温におけるゼーベック係数がバルクの４．４倍になる点、
が記載されている。
In order to solve this problem, various proposals have heretofore been made.
For example, Non-Patent Document 1, by using a pulsed laser deposition method, a LaAlO 3 single crystal substrate (001) on the surface, the insulating layer SrTiO 3 (undoped, n e «10 15 cm -3) and high conductive layer SrTi 0.8 Nb 0.2 O 3 (20 % Nb -doped, n e = 2.4 × 10 21 cm -3) and superlattice alternately laminated is disclosed.
In the same document,
(1) When the thickness of the SrTi 0.8 Nb 0.2 O 3 layer is 1.56 nm or less (corresponding to 4 unit cell thickness), the Seebeck coefficient at room temperature increases dramatically, and
(2) When the thickness of SrTi 0.8 Nb 0.2 O 3 is 1 unit cell thickness, the Seebeck coefficient at room temperature is 4.4 times that of the bulk,
Is described.
また、非特許文献２には、熱電素子ではないが、厚さ１ｍｍのＳｒＴｉＯ3基板上にＬａＡｌＯ3薄膜を形成し、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜界面に電界を印加するためのゲート電極を備えたデバイスが開示されている。
同文献には、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜界面に形成された擬２次元電子ガスによって大きな電界効果応答性が得られること、及び、界面にゲート電圧を印加することによって界面での電子キャリア数及び電気伝導率が大きく変化することが報告されている。
In
In this document, a large field effect responsiveness is obtained by the quasi-two-dimensional electron gas formed at the SrTiO 3 —LaAlO 3 thin film interface, and the number of electron carriers at the interface by applying a gate voltage to the interface and It has been reported that the electrical conductivity changes greatly.
さらに、非特許文献３には、不均一ドーピングや分割を用いて、熱電材料内の温度分布Ｔ(ｒ)に対応して、位置に依存した電気化学ポテンシャルμ(ｒ)を調節し、[Ｅ−μ(ｒ)]／ｅＴ(ｒ)が熱電材料内で一定になるようにすると、熱電変換効率がカルノー効率に近づくことが示唆されている。 Further, Non-Patent Document 3 uses non-uniform doping and division to adjust the position-dependent electrochemical potential μ (r) corresponding to the temperature distribution T (r) in the thermoelectric material, and [E It is suggested that the thermoelectric conversion efficiency approaches the Carnot efficiency when −μ (r)] / eT (r) is made constant in the thermoelectric material.
一般に、熱電性能は、キャリア数によって変化し、熱電性能を最大にするキャリア数が存在する。キャリア数を最適にするためには、材料にドーピングを施す。通常のバルク熱電材料では、混合、焼結、アニール等のプロセスにより材料を作製する。しかしながら、この方法では、材料を均一かつ最適なキャリア数に調整することは困難である。
一方、非特許文献３に記載されているように、キャリアを局所的又は不均一にドーピングすることにより、熱電特性の向上が期待される。しかしながら、従来の製造方法では、材料内に不均一にドーピングを施し、しかも、熱電変換効率が最大となるようにドーピング量を制御するのは困難である。
さらに、非特許文献２には、ＳｒＴｉＯ3−ＬａＡｌＯ3薄膜からなる電界効果応答性に優れた電子デバイスが開示されている。しかしながら、このような電子デバイスを熱電素子に応用した例は、従来にはない。
In general, the thermoelectric performance varies depending on the number of carriers, and there is a number of carriers that maximizes the thermoelectric performance. In order to optimize the number of carriers, the material is doped. In a normal bulk thermoelectric material, the material is manufactured by a process such as mixing, sintering, and annealing. However, with this method, it is difficult to adjust the material to a uniform and optimal number of carriers.
On the other hand, as described in Non-Patent Document 3, improvement of thermoelectric characteristics is expected by locally or non-uniformly doping carriers. However, in the conventional manufacturing method, it is difficult to perform doping in the material non-uniformly and to control the doping amount so that the thermoelectric conversion efficiency is maximized.
Furthermore, Non-Patent
本発明が解決しようとする課題は、従来の熱電素子とは構造が全く異なり、熱電変換効率が高い新規な熱電素子を提供することにある。 The problem to be solved by the present invention is to provide a novel thermoelectric element having a completely different structure from the conventional thermoelectric element and having high thermoelectric conversion efficiency.
上記課題を解決するために本発明に係る熱電素子は、
キャリア濃度が１０22個／ｃｍ3以下である半導体Ａと、
前記半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって前記半導体Ａ内に温度勾配を生じさせるための一対のソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと
を備えていることを要旨とする。
In order to solve the above problems, the thermoelectric element according to the present invention is:
A semiconductor A having a carrier concentration of 10 22 / cm 3 or less;
A pair of a source electrode S and a drain electrode D for taking out an electromotive force according to a temperature gradient generated in the semiconductor A or generating a temperature gradient in the semiconductor A by energization,
The gist of the present invention is that it includes a gate electrode G for applying an electric field in a direction perpendicular to the energization direction between the source electrode S and the drain electrode D.
キャリア濃度は、電気伝導度σとは正の相関があり、ゼーベック係数の絶対値|Ｓ|とは負の相関がある。そのため、キャリア濃度の単なる増加は、電気伝導度σの増加とゼーベック係数の絶対値|Ｓ|の減少を招き、到達可能な出力因子には限界がある。
これに対し、半導体Ａの表面にソース電極Ｓ、ドレイン電極及びゲート電極Ｇを設け、ゲート電極Ｇに電圧を印加すると、ゲート電極Ｇ直下の半導体Ａの表面において、キャリア濃度が変化する。しかも、ゲート電圧がある一定値以上になると、ゲート電極Ｇ直下の半導体Ａの表面においてキャリアが２次元的に閉じこめられ、その量子効果によって巨大な熱起電力が発生する。そのため、電気伝導度σとゼーベック係数の絶対値|Ｓ|を同時に増加させることができ、出力因子を最大にすることができる。
The carrier concentration has a positive correlation with the electrical conductivity σ and a negative correlation with the absolute value | S | of the Seebeck coefficient. Therefore, a mere increase in carrier concentration leads to an increase in electrical conductivity σ and a decrease in the absolute value | S | of the Seebeck coefficient, and there is a limit to the output factor that can be reached.
On the other hand, when the source electrode S, the drain electrode, and the gate electrode G are provided on the surface of the semiconductor A, and a voltage is applied to the gate electrode G, the carrier concentration changes on the surface of the semiconductor A immediately below the gate electrode G. Moreover, when the gate voltage exceeds a certain value, carriers are two-dimensionally confined on the surface of the semiconductor A immediately below the gate electrode G, and a huge thermoelectromotive force is generated due to the quantum effect. Therefore, the electrical conductivity σ and the absolute value | S | of the Seebeck coefficient can be increased simultaneously, and the output factor can be maximized.
以下に本発明の一実施の形態につて詳細に説明する。
［１． 熱電素子（１）］
図１に、本発明の第１の実施の形態に係る熱電素子の概略構成図を示す。図１において、熱電素子１０は、半導体Ａと、ゲート絶縁膜Ｂと、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇとを備えている。
Hereinafter, an embodiment of the present invention will be described in detail.
[1. Thermoelectric element (1)]
In FIG. 1, the schematic block diagram of the thermoelectric element which concerns on the 1st Embodiment of this invention is shown. In FIG. 1, the
［１．１ 半導体Ａ］
半導体Ａは、キャリア濃度が１０22個／ｃｍ3以下である材料からなる。キャリアは、電子又はホールのいずれであっても良い。
半導体Ａは、キャリア濃度が所定の条件を満たすものであれば良く、その組成や結晶構造等は特に限定されるものではない。例えば、半導体Ａは、金属、金属間化合物、半金属、酸化物、炭化物、窒化物、酸窒化物などのいずれであっても良い。また、半導体Ａは、単結晶、多結晶、あるいは、非晶質であっても良い。
[1.1 Semiconductor A]
The semiconductor A is made of a material having a carrier concentration of 10 22 pieces / cm 3 or less. The carrier may be either an electron or a hole.
The semiconductor A only needs to have a carrier concentration that satisfies a predetermined condition, and its composition, crystal structure, and the like are not particularly limited. For example, the semiconductor A may be any of a metal, an intermetallic compound, a semimetal, an oxide, a carbide, a nitride, an oxynitride, and the like. Further, the semiconductor A may be single crystal, polycrystal, or amorphous.
これらの中でも、酸化物は、耐熱性に優れた熱電素子が得られるので、半導体Ａの材料として特に好適である。また、酸化物の中でも、遷移金属を含む酸化物は、高い熱電特性を示すので、半導体Ａとして特に好適である。特に、チャネル部には、遷移金属を有し、ｄバンドを介して伝導する材料（例えば、ＳｒＴｉＯ3）を用いるのが好ましい。これは、遷移金属を含む酸化物は、ｄバンドを介して伝導するものが多く、ｄ電子キャリアの電子雲が比較的局在しており、二次元的な閉じこめ効果が顕著であるためである。
半導体Ａとして好適な酸化物としては、具体的には、
（１） ＳｎＯ2、Ｉｎ2Ｏ3、ＩＴＯ、Ｇａ2Ｏ3などの遷移金属を含まない酸化物、
（２） ＳｒＴｉ1-xＭxＯ3（Ｍ＝Ｎｂ、Ｖ、Ｔａ。０≦ｘ≦０．５。）、Ｚｎ1-xＭxＯ（Ｍ＝Ａｌ、Ｇａ、Ｉｎ。０≦ｘ≦０．５）、ＮｉＯ、ＴｉＯ2-x（０≦ｘ≦０．５）、Ｃａ3Ｃｏ4Ｏ9、ＮａyＣｏＯ2（０．７≦ｙ≦１．０）、Ｉｎ2-zＲzＯ3(ＺｎＯ)m（Ｒ＝Ａｌ、Ｇａ。ｍ＝１〜１９。０≦ｚ≦１．０）などの遷移金属を含む酸化物、
などがある。半導体Ａは、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、半導体Ａは、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。いずれの材料を用いる場合であっても、適切なドーピングを行うことにより、キャリア濃度を調節することができる。
Among these, an oxide is particularly suitable as a material for the semiconductor A because a thermoelectric element having excellent heat resistance can be obtained. Further, among oxides, an oxide containing a transition metal is particularly suitable as the semiconductor A because it exhibits high thermoelectric characteristics. In particular, it is preferable to use a material having a transition metal and conducting through the d band (for example, SrTiO 3 ) for the channel portion. This is because many transition metal oxides conduct through the d band, and the electron clouds of d electron carriers are relatively localized, so that the two-dimensional confinement effect is remarkable. .
As an oxide suitable as the semiconductor A, specifically,
(1) Oxides not containing transition metals such as SnO 2 , In 2 O 3 , ITO, and Ga 2 O 3 ,
(2) SrTi 1-x M x O 3 (M = Nb, V, Ta. 0 ≦ x ≦ 0.5), Zn 1-x M x O (M = Al, Ga, In, 0 ≦ x ≦ 0.5), NiO, TiO 2-x (0 ≦ x ≦ 0.5), Ca 3 Co 4 O 9 , Na y CoO 2 (0.7 ≦ y ≦ 1.0), In 2-z R z Oxides containing transition metals such as O 3 (ZnO) m (R = Al, Ga. M = 1-19, 0 ≦ z ≦ 1.0),
and so on. The semiconductor A may be made of any one of these materials, or may be made of two or more materials. Further, the semiconductor A may be composed of only the above-described material, or may be a composite including the above-described material as a main composition. Whichever material is used, the carrier concentration can be adjusted by performing appropriate doping.
また、半導体Ａは、図１に示すように、バルク材料であっても良く、あるいは、適当な基板(例えば、ガラス基板、表面に絶縁被膜を有するＳｉ基板など)の表面に形成された薄膜であっても良い。さらに、半導体Ａが薄膜からなる場合、半導体Ａは、１種類の材料からなるものでも良く、あるいは、２種以上の異なる材料からなる積層薄膜材料であっても良い。
特に、２種以上の異なる材料からなる積層薄膜材料は、材料の組み合わせ及び薄膜の厚さを最適化することによって、巨大な熱起電力が得られるので、半導体Ａとして好適である。これは、異なる材料を接触させることによって、界面に２次元的に閉じこめられたキャリアが生じるためである。
このような材料の組み合わせとしては、具体的には、ＳｒＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＴｉＯ2／ＳｒＴｉＯ3、ＢａＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＳｒＴｉＯ3／Ｌａ1-xＳｒxＴｉＯ3、ＺｎＯ／Ｚｎ1-xＡｌxＯ3（但し、０≦ｘ≦０．５）などがある。
Further, the semiconductor A may be a bulk material as shown in FIG. 1, or a thin film formed on the surface of a suitable substrate (for example, a glass substrate, a Si substrate having an insulating film on the surface). There may be. Further, when the semiconductor A is made of a thin film, the semiconductor A may be made of one kind of material, or may be a laminated thin film material made of two or more different materials.
In particular, a laminated thin film material made of two or more different materials is suitable as the semiconductor A because a huge thermoelectromotive force can be obtained by optimizing the combination of materials and the thickness of the thin film. This is because carriers that are two-dimensionally confined at the interface are generated by bringing different materials into contact with each other.
Specific examples of such a combination of materials include SrTiO 3 / SrTi 1-x Nb x O 3 , TiO 2 / SrTiO 3 , BaTiO 3 / SrTi 1-x Nb x O 3 , SrTiO 3 / La 1- x Sr x TiO 3, ZnO / Zn 1-x Al x O 3 ( where, 0 ≦ x ≦ 0.5), and the like.
［１．２ ゲート絶縁膜Ｂ］
ゲート絶縁膜Ｂは、半導体Ａ−ゲート電極Ｇ間のキャリアの移動を抑制するためのものであり、半導体Ａとゲート電極Ｇの間に形成される。ゲート絶縁膜Ｂは、絶縁破壊電界が１００ｋＶ／ｃｍ以上である絶縁材料からなる。
ゲート絶縁膜Ｂは、上述の条件を満たす限り、その組成や結晶構造等は特に限定されるものではない。例えば、ゲート絶縁膜Ｂは、上述の条件を満たす限り、金属、金属間化合物、半金属、酸化物、炭化物、窒化物、酸窒化物などのいずれであっても良い。また、ゲート絶縁膜Ｂは、単結晶、多結晶、あるいは、非晶質であっても良い。
さらに、ゲート絶縁膜Ｂは、欠陥のない均一な膜が好ましい。また、絶縁性を向上させるために、２種類以上の多層膜としても良い。また、ＢａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3、Ｔａ2Ｏ5のような強誘電体材料は、誘電率が大きく、伝導キャリアを誘起させやすいので、ゲート絶縁膜Ｂとして好ましい。
[1.2 Gate insulating film B]
The gate insulating film B is for suppressing carrier movement between the semiconductor A and the gate electrode G, and is formed between the semiconductor A and the gate electrode G. The gate insulating film B is made of an insulating material having a dielectric breakdown electric field of 100 kV / cm or more.
As long as the gate insulating film B satisfies the above-described conditions, the composition, crystal structure, and the like are not particularly limited. For example, the gate insulating film B may be any metal, intermetallic compound, metalloid, oxide, carbide, nitride, oxynitride, or the like as long as the above-described conditions are satisfied. Further, the gate insulating film B may be monocrystalline, polycrystalline, or amorphous.
Furthermore, the gate insulating film B is preferably a uniform film without defects. Moreover, in order to improve insulation, it is good also as two or more types of multilayer films. In addition, ferroelectric materials such as BaTiO 3 , SrTiO 3 , Pb (Zr, Ti) O 3 , and Ta 2 O 5 are preferable as the gate insulating film B because they have a large dielectric constant and easily induce conduction carriers.
これらの中でも、ある種の酸化物は、絶縁破壊電界が高いので、ゲート絶縁膜Ｂとして特に好適である。
ゲート絶縁膜Ｂとして好適な酸化物としては、具体的には、ＴｉＯ2、Ｐｂ(Ｚｒ、Ｔｉ)Ｏ3、Ｔａ2Ｏ5、ＳｒＴｉＯ3、ＬａＡｌＯ3、ＺｒＯ2、ＳｒＺｒＯ3、ＭｇＯ、ＳｉＯ2、Ｓｉ3Ｎ4、ＢａＴｉＯ3、Ａｌ2Ｏ3、ＩｎＧａＯ3(ＺｎＯ)m（ｍ＝１〜１９）、ＨｆＯ2などがある。ゲート絶縁膜Ｂは、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、ゲート絶縁膜Ｂは、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。
Among these, certain oxides are particularly suitable as the gate insulating film B because they have a high breakdown electric field.
Specific examples of suitable oxides for the gate insulating film B include TiO 2 , Pb (Zr, Ti) O 3 , Ta 2 O 5 , SrTiO 3 , LaAlO 3 , ZrO 2 , SrZrO 3 , MgO, SiO 2. Si 3 N 4 , BaTiO 3 , Al 2 O 3 , InGaO 3 (ZnO) m (m = 1 to 19), HfO 2, and the like. The gate insulating film B may be made of any one of these materials, or may be made of two or more materials. The gate insulating film B may be made of only the above-described material, or may be a composite including the above-described material as a main composition.
半導体Ａとゲート絶縁膜Ｂとの組み合わせは、特に限定されるものではないが、材料の組み合わせを最適化すると、界面に２次元的な伝導キャリアを誘起させることができる。その結果、量子効果により巨大な熱起電力が得られる。
このような効果が得られる半導体Ａ／ゲート絶縁膜Ｂ組み合わせとしては、具体的には、ＳｒＴｉＯ3／ＬａＡｌＯ3、ＳｒＴｉＯ3／ＴｉＯ2、ＬａＡｌＯ3／ＭｇＯ、ＳｒＴｉＯ3／Ａｌ2Ｏ3、ＴｉＯ2／ＬａＡｌＯ3、ＴｉＯ2／Ａｌ2Ｏ3、ＺｎＯ／Ａｌ2Ｏ3などがある。
The combination of the semiconductor A and the gate insulating film B is not particularly limited. However, when the combination of materials is optimized, two-dimensional conduction carriers can be induced at the interface. As a result, a huge thermoelectromotive force can be obtained by the quantum effect.
Specific examples of the semiconductor A / gate insulating film B combination that can provide such an effect include SrTiO 3 / LaAlO 3 , SrTiO 3 / TiO 2 , LaAlO 3 / MgO, SrTiO 3 / Al 2 O 3 , and TiO 2. / LaAlO 3 , TiO 2 / Al 2 O 3 , ZnO / Al 2 O 3 and the like.
なお、半導体Ａ−ゲート電極Ｇ間のキャリアの移動を他の方法により実質的に抑制できる場合には、ゲート絶縁膜Ｂを省略することができる。
ゲート絶縁膜Ｂを省略できる場合としては、具体的には、
（１） 半導体Ａとゲート電極Ｇとを直接、接触させたときに、界面にショットキーバリアーが形成される場合、
（２） 半導体Ａのキャリア濃度が極端に低い場合（例えば、キャリア濃度が１０13個／ｃｍ3以下である場合）、
などがある。
Note that when the movement of carriers between the semiconductor A and the gate electrode G can be substantially suppressed by another method, the gate insulating film B can be omitted.
As a case where the gate insulating film B can be omitted, specifically,
(1) When a semiconductor A and a gate electrode G are brought into direct contact, a Schottky barrier is formed at the interface.
(2) When the carrier concentration of the semiconductor A is extremely low (for example, when the carrier concentration is 10 13 / cm 3 or less),
and so on.
［１．３ ソース電極Ｓ及びドレイン電極Ｄ］
ソース電極Ｓ及びドレイン電極Ｄは、半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって半導体Ａ内に温度勾配を生じさせるための一対の電極である。
半導体Ａ内に温度勾配が生じた場合において、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向（熱流束の方向）に対して垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じないとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力は発生しない。一方、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向に対して非垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じたとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力が発生する。
また、ソース電極Ｓ−ドレイン電極Ｄ間に電流を流すと、半導体Ａに含まれる優勢キャリアの種類及び通電方向に応じて、いずれか一方が冷接点となり、他方が温接点となる。
[1.3 Source electrode S and drain electrode D]
The source electrode S and the drain electrode D are a pair of electrodes for extracting an electromotive force according to a temperature gradient generated in the semiconductor A, or generating a temperature gradient in the semiconductor A by energization.
When a temperature gradient occurs in the semiconductor A, when the energization direction of the source electrode S-drain electrode D is perpendicular to the direction of the temperature gradient (the direction of heat flux) (that is, the source electrode S and the drain electrode D). When no temperature difference occurs between the source electrode S and the drain electrode D, no electromotive force is generated. On the other hand, when the energization direction of the source electrode S-drain electrode D is non-perpendicular to the direction of the temperature gradient (that is, when a temperature difference is generated between the source electrode S and the drain electrode D), the source An electromotive force is generated between the electrode S and the drain electrode D.
Further, when a current is passed between the source electrode S and the drain electrode D, one of them becomes a cold junction and the other becomes a hot junction, depending on the type of dominant carrier contained in the semiconductor A and the energization direction.
ソース電極Ｓ及びドレイン電極Ｄの材料は、半導体Ａとの間で通電が可能なものであればよい。ソース電極Ｓ及びドレイン電極Ｄの材料としては、具体的には、Ｔｉ、ＩＴＯ、Ａｌ、ＺｎＯ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｓｉ、又は、これらの少なくとも１種以上を含む多層膜などがある。
また、ソース電極Ｓ及びドレイン電極Ｄの形状、配置等は、特に限定されるものではなく、目的に応じて任意に選択することができる。
The source electrode S and the drain electrode D may be made of any material that can be energized with the semiconductor A. Specific examples of the material of the source electrode S and the drain electrode D include Ti, ITO, Al, ZnO, Cu, Ni, Au, Ag, Si, or a multilayer film including at least one of these. .
Moreover, the shape, arrangement | positioning, etc. of the source electrode S and the drain electrode D are not specifically limited, According to the objective, it can select arbitrarily.
［１．４ ゲート電極Ｇ］
ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するための電極である。
ゲート電極Ｇの材料は、半導体Ａに所定の電界を印加することが可能なものであればよい。ゲート電極Ｇの材料としては、具体的には、Ｔｉ、Ｓｉ、ＩＴＯ、ＺｎＯ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、又は、これらの少なくとも１種以上を含む多層膜などがある。
[1.4 Gate electrode G]
The gate electrode G is an electrode for applying an electric field in a direction perpendicular to the energizing direction between the source electrode S and the drain electrode D.
The material of the gate electrode G may be any material that can apply a predetermined electric field to the semiconductor A. Specific examples of the material of the gate electrode G include Ti, Si, ITO, ZnO, Al, Cu, Ni, Au, Ag, and a multilayer film including at least one of these.
ゲート電極Ｇの形状、配置等は、特に限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができるものであればよい。
例えば、図１に示すように、ソース電極Ｓとドレイン電極Ｄが形成された面と同一面上に、必要に応じてゲート絶縁膜Ｂを形成し、半導体Ａの表面又はゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、ソース電極Ｓとドレイン電極Ｄが形成された面とは反対側の面に、必要に応じてゲート絶縁膜Ｂを形成し、半導体Ａの裏面又はゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、半導体Ａが薄膜である場合、基板（例えば、ガラス基板）の表面にゲート電極Ｇを形成し、その上に必要に応じてゲート絶縁膜Ｂを形成し、その上に半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄを形成しても良い。
あるいは、図示はしないが、ゲート電極Ｇを兼ねた基板（例えば、シリコン基板）表面に、必要に応じてゲート絶縁膜Ｂを形成し、その上に半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄを形成しても良い。
The shape, arrangement, and the like of the gate electrode G are not particularly limited as long as the electric field can be applied in a direction perpendicular to the energization direction between the source electrode S and the drain electrode D.
For example, as shown in FIG. 1, a gate insulating film B is formed on the same surface as the surface on which the source electrode S and the drain electrode D are formed, if necessary, and the surface of the semiconductor A or the surface of the gate insulating film B Alternatively, the gate electrode G may be formed.
Alternatively, although not shown, a gate insulating film B is formed on the surface opposite to the surface on which the source electrode S and the drain electrode D are formed as necessary, and the back surface of the semiconductor A or the surface of the gate insulating film B Alternatively, the gate electrode G may be formed.
Alternatively, although not shown, when the semiconductor A is a thin film, a gate electrode G is formed on the surface of a substrate (for example, a glass substrate), and a gate insulating film B is formed on the gate electrode G as necessary. A thin film made of the semiconductor A, and the source electrode S and the drain electrode D may be formed.
Alternatively, although not shown, a gate insulating film B is formed on the surface of a substrate (for example, a silicon substrate) that also serves as the gate electrode G as necessary, and a thin film made of the semiconductor A is formed thereon, and the source electrode S and The drain electrode D may be formed.
さらに、図１に示す例において、ゲート電極Ｇは、ソース電極Ｓとドレイン電極Ｄの間に形成されているが、ゲート電極Ｇの配置は、これに限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができる配置であればよい
また、ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間のチャネル内にキャリアを引き寄せるためのものであるので、半導体Ａのいずれか一方の面に形成されていればよいが、ゲート電極Ｇと対になる電極（バックゲート）をゲート電極Ｇが形成された面とは反対の面に形成し、ゲート電極Ｇ−バックゲート間で電界を発生させても良い。
Further, in the example shown in FIG. 1, the gate electrode G is formed between the source electrode S and the drain electrode D, but the arrangement of the gate electrode G is not limited to this, and the source electrode S− Any arrangement that can apply an electric field in a direction perpendicular to the energizing direction between the drain electrodes D is acceptable. The gate electrode G is for attracting carriers into the channel between the source electrode S and the drain electrode D. Therefore, it may be formed on any one surface of the semiconductor A, but an electrode (back gate) paired with the gate electrode G is formed on the surface opposite to the surface on which the gate electrode G is formed. An electric field may be generated between the gate electrode G and the back gate.
［２． 熱電素子（２）］
図２に、本発明の第２の実施の形態に係る熱電素子の概略構成図を示す。図２において、熱電素子２０は、半導体Ａ（図示せず）と、ゲート絶縁膜Ｂ（図示せず）と、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇ1〜Ｇ6とを備えている。これらの内、半導体Ａ、ゲート絶縁膜Ｂ、ソース電極Ｓ、及び、ドレイン電極Ｄの詳細については、第１の実施の形態と同様であるので、説明を省略する。
[2. Thermoelectric element (2)]
In FIG. 2, the schematic block diagram of the thermoelectric element which concerns on the 2nd Embodiment of this invention is shown. In FIG. 2, a
本実施の形態において、ゲート電極Ｇ1〜Ｇ6は、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って（又は、温度勾配の方向に沿って）、複数に分割されている。この点が、第１の実施の形態と異なる。
図２に示す例においては、ゲート電極ＧをＧ1〜Ｇ6の６個に分割し、ソース電極Ｓ−ドレイン電極Ｄ間に均等に配置しているが、ゲート電極Ｇ1〜Ｇ6の分割数、配置等は、特に限定されるものではなく、通電方向に沿って、独立にゲート電圧を加えることが可能なものであればよい。ゲート電極Ｇ1〜Ｇ6に関するその他の点については、第１の実施の形態と同様であるので、説明を省略する。
In the present embodiment, the gate electrodes G 1 to G 6 are divided into a plurality along the energization direction between the source electrode S and the drain electrode D (or along the direction of the temperature gradient). This point is different from the first embodiment.
In the example shown in FIG. 2, by dividing the gate electrode G to six G 1 ~G 6, but are equally disposed between the source electrode S- drain electrode D, the division of the gate electrode G 1 ~G 6 The number, arrangement, etc. are not particularly limited as long as the gate voltage can be applied independently along the energization direction. Other points regarding the gate electrodes G 1 to G 6 are the same as those in the first embodiment, and thus the description thereof is omitted.
［３． 動作条件］
最適な動作温度は、チャネル部の材料特性に依存する。動作雰囲気も材料特性を顕著に変化させない条件である必要がある。例えば、高温大気中でチャネル部のキャリアが減少するようであれば、低温又は不活性雰囲気中で作動させることが望ましい。
[3. Operating conditions]
The optimum operating temperature depends on the material properties of the channel part. The operating atmosphere must also be a condition that does not significantly change the material properties. For example, it is desirable to operate in a low temperature or inert atmosphere if the carrier in the channel portion is reduced in a high temperature atmosphere.
［４． 熱電素子の作用］
一般に、熱電材料において、キャリア濃度は、電気伝導度σとは正の相関があり、ゼーベック係数の絶対値|Ｓ|とは負の相関がある。そのため、ドーピングによりキャリア濃度を増加させる従来の方法では、電気伝導度σの増加とゼーベック係数の絶対値|Ｓ|の減少を招き、到達可能な出力因子には限界がある。
[4. Action of thermoelectric element]
In general, in a thermoelectric material, the carrier concentration has a positive correlation with the electrical conductivity σ and has a negative correlation with the absolute value | S | of the Seebeck coefficient. Therefore, in the conventional method of increasing the carrier concentration by doping, the electrical conductivity σ is increased and the absolute value | S | of the Seebeck coefficient is decreased, and the reachable output factor is limited.
これに対し、半導体Ａの表面にソース電極Ｓ、ドレイン電極Ｄ及びゲート電極Ｇを設け、ゲート電極Ｇに電圧を印加すると、ゲート電極Ｇ直下の半導体Ａの表面において、キャリア濃度が変化する。例えば、ｎ型伝導を有するＳｒＴｉＯ3の表面にゲート電極Ｇを形成し、正のゲート電圧を印加すると、伝導電子をチャネル部に局在させることができる。一方、ｐ型伝導を有するＣｏ3Ｃｏ4Ｏ9の表面にゲート電極Ｇを形成し、負のゲート電圧を印加すると、伝導ホールをチャネル部に局在させることができる。
さらに、キャリアは半導体Ａの表面に局在しているので、ゲート電圧がある一定値以上になると、ゲート電極Ｇ直下の半導体Ａの表面又は半導体Ａとゲート絶縁膜Ｂの界面においてキャリアが２次元的に閉じこめられる。その結果、その量子効果によって巨大な熱起電力が発生する。そのため、電気伝導度σとゼーベック係数の絶対値|Ｓ|とを同時に増加させることができ、出力因子を最大にすることができる。
On the other hand, when the source electrode S, the drain electrode D, and the gate electrode G are provided on the surface of the semiconductor A, and a voltage is applied to the gate electrode G, the carrier concentration changes on the surface of the semiconductor A immediately below the gate electrode G. For example, when the gate electrode G is formed on the surface of SrTiO 3 having n-type conduction and a positive gate voltage is applied, the conduction electrons can be localized in the channel portion. On the other hand, when the gate electrode G is formed on the surface of Co 3 Co 4 O 9 having p-type conductivity and a negative gate voltage is applied, the conduction hole can be localized in the channel portion.
Further, since the carriers are localized on the surface of the semiconductor A, when the gate voltage exceeds a certain value, the carriers are two-dimensionally on the surface of the semiconductor A immediately below the gate electrode G or at the interface between the semiconductor A and the gate insulating film B. Is confined. As a result, a huge thermoelectromotive force is generated by the quantum effect. Therefore, the electrical conductivity σ and the absolute value | S | of the Seebeck coefficient can be increased simultaneously, and the output factor can be maximized.
また、例えば、ＳｒＴｉＯ3とＴｉＯ2とを接触させると、これらの界面において２次元的に閉じこめられた電子キャリアが生じ、その量子効果により巨大な熱起電力が生ずる。このＳｒＴｉＯ3及びＴｉＯ2を、それぞれ、半導体Ａ及びゲート絶縁膜Ｂに用いて本発明に係る熱電素子を構成すると、界面に２次元的に閉じこめられた電子キャリアが生ずるだけでなく、界面の電子キャリア数をゲート電圧により制御することができる。この点は、このような材料の組み合わせからなる積層薄膜を半導体Ａとして用いた場合も同様である。そのため、ゲート電圧を制御することによって、出力因子を最大にすることができる。 Further, for example, when SrTiO 3 and TiO 2 are brought into contact with each other, two-dimensionally confined electron carriers are generated at these interfaces, and a huge thermoelectromotive force is generated due to the quantum effect. When the thermoelectric element according to the present invention is configured by using SrTiO 3 and TiO 2 for the semiconductor A and the gate insulating film B, respectively, not only the two-dimensionally confined electron carriers are generated at the interface, but also the interface electrons. The number of carriers can be controlled by the gate voltage. This also applies to the case where a laminated thin film made of such a combination of materials is used as the semiconductor A. Therefore, the output factor can be maximized by controlling the gate voltage.
さらに、ゲート電極Ｇをソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って複数に分割すると、位置に応じてチャネル内のキャリア濃度を変化させることができる。そのため、半導体Ａ内の温度分布に応じて、半導体Ａ内のキャリア分布が一定となるように、独立にゲート電圧を制御すると、熱電変換効率をカルノー効率に近づけることができる。 Furthermore, when the gate electrode G is divided into a plurality along the energization direction between the source electrode S and the drain electrode D, the carrier concentration in the channel can be changed according to the position. Therefore, if the gate voltage is controlled independently so that the carrier distribution in the semiconductor A becomes constant according to the temperature distribution in the semiconductor A, the thermoelectric conversion efficiency can be brought close to the Carnot efficiency.
（実施例１）
［１． 熱電素子の作製］
ＳｒＴｉＯ3単結晶（結晶方位（１００）、１０ｍｍ×１０ｍｍ×０．５ｍｍ、新光社製）を大気中１２００℃、３０ｍｉｎ加熱することにより、表面をＳｒＴｉＯ3 １単位格子（約０．４ｎｍ）のステップとテラスのみからなる超平坦化した。この超平坦基板表面上にパルスレーザー堆積法（ＫｒＦエキシマレーザー、基板加熱なし）により、図１に示す熱電素子（トップゲート型ＳｒＴｉＯ3電界効果トランジスタ）を作製した。ソース電極Ｓ、ドレイン電極ＤはＴｉ蒸着膜であり、厚さは２０ｎｍとした。ゲート絶縁膜ＢとしてアモルファスＬａＡｌＯ3を１５０ｎｍ堆積させた後、ゲート電極Ｇ（Ｔｉ、２０ｎｍ）を蒸着した。
Example 1
[1. Production of thermoelectric element]
A SrTiO 3 single crystal (crystal orientation (100), 10 mm × 10 mm × 0.5 mm, manufactured by Shinko Co., Ltd.) is heated in the atmosphere at 1200 ° C. for 30 min, so that the surface has a step of SrTiO 3 unit cell (about 0.4 nm). And flattened only consisting of a terrace. A thermoelectric element (top gate type SrTiO 3 field effect transistor) shown in FIG. 1 was fabricated on the surface of the ultra-flat substrate by a pulse laser deposition method (KrF excimer laser, without substrate heating). The source electrode S and the drain electrode D were Ti deposited films, and the thickness was 20 nm. After depositing 150 nm of amorphous LaAlO 3 as the gate insulating film B, a gate electrode G (Ti, 20 nm) was evaporated.
［２． 試験方法及び結果］
［２．１ 熱電素子のトランジスタ動作特性］
作製した熱電素子のチャネルはｎ型であり、ゲート電極Ｇに正の電界を印加することにより、チャネルに伝導電子が蓄積され、Ｓ−Ｄ電極間が低抵抗化する。図３に、熱電素子の出力特性（室温）を示す。Ｉ−Ｖカーブには明瞭なピンチオフが見られ、ゲート電圧の増加に伴い電流が増加する典型的なｎ型電界効果トランジスタ特性が得られた。また、ＯＮ／ＯＦＦ比は１０6オーダーであり、ゲート電圧によってチャネルの伝導電子濃度が広範囲で制御できることがわかった。
[2. Test method and results]
[2.1 Transistor operating characteristics of thermoelectric elements]
The channel of the manufactured thermoelectric element is n-type. By applying a positive electric field to the gate electrode G, conduction electrons are accumulated in the channel, and the resistance between the S-D electrodes is reduced. FIG. 3 shows the output characteristics (room temperature) of the thermoelectric element. A clear pinch-off was observed in the IV curve, and typical n-type field effect transistor characteristics in which the current increased as the gate voltage increased were obtained. The ON / OFF ratio is on the order of 10 6 , and it was found that the conduction electron concentration of the channel can be controlled in a wide range by the gate voltage.
［２．２ 熱電素子の熱電特性］
上述のトランジスタ動作特性測定におけるＳ電極及びＤ電極上に、それぞれ、１本ずつ熱電対（Ｋタイプ）を接触させ、温度をモニターした。ヒーターとペルチェクーラーを用いてＳ−Ｄ電極間に２〜１０Ｋの温度差を付与することにより、熱起電力−温度差の関係を測定した。得られた直線の傾きから、ゼーベック係数Ｓを算出した。この際、測定された電極間の温度差を実際のチャネルの温度差に換算するための校正値を予め評価した。
[2.2 Thermoelectric characteristics of thermoelectric elements]
One thermocouple (K type) was brought into contact with each of the S electrode and the D electrode in the transistor operating characteristic measurement described above, and the temperature was monitored. By applying a temperature difference of 2 to 10 K between the S-D electrodes using a heater and a Peltier cooler, the relationship between the thermoelectromotive force and the temperature difference was measured. The Seebeck coefficient S was calculated from the slope of the obtained straight line. At this time, a calibration value for converting the measured temperature difference between the electrodes into an actual channel temperature difference was evaluated in advance.
図４（Ａ）に、ゲート電圧を０〜３８Ｖと変化させた時のゼーベック係数|Ｓ|、及びシート電気伝導度σxxを示す。トランジスタのチャネル部は、２００μｍ×２００μｍである。ゼーベック係数Ｓの符号は、すべて負であった。これは、ゲート電圧によって誘起されたキャリアが電子であることを示す。
ゲート電圧が１６Ｖ以下の領域では、ゼーベック係数Ｓの絶対値は減少し、ゲート電圧によってゼーベック係数Ｓの制御が可能であることが示された。これは、ゲート電圧増加に伴い、チャネルの伝導電子濃度が増加したためと考えられる。
FIG. 4A shows the Seebeck coefficient | S | and the sheet electrical conductivity σ xx when the gate voltage is changed from 0 to 38V. The channel portion of the transistor is 200 μm × 200 μm. The sign of Seebeck coefficient S was all negative. This indicates that the carriers induced by the gate voltage are electrons.
In the region where the gate voltage is 16 V or less, the absolute value of the Seebeck coefficient S decreases, indicating that the Seebeck coefficient S can be controlled by the gate voltage. This is presumably because the channel's conduction electron concentration increased as the gate voltage increased.
実際、この領域において、予め測定されたＳｒＴｉＯ3バルクのゼーベック係数Ｓとキャリア濃度の関係から伝導電子濃度ｎeを見積もると、図４（Ｂ）に示すように、ゲート電圧とＬｏｇ(ｎe)が比例していることがわかる。一方、シート電気伝導度σxxは、ゲート電圧に伴い増加した。ゲート電圧が小さい領域では、ゼーベック係数Ｓの絶対値は大きいが、電気伝導度σが小さいため、熱電素子としての性能は低い。
シート電気伝導度σxxは、ｅｎeμeｔで表される。ここで、ｅは電荷素量、μeは電子移動度、ｔはチャネルの深さである。すなわち、σxx／(ｅ・ｎe)＝μeｔである。この量を図４（Ｂ）にプロットしたところ、ゲート電圧が１６Ｖ以下の領域でほぼ一定であった。これは、電子移動度μe及びチャネルの深さｔがゲート電圧によらず一定であることを示唆する。
In fact, in this region, when the conduction electron concentration ne is estimated from the relationship between the Seebeck coefficient S of SrTiO 3 bulk measured in advance and the carrier concentration, as shown in FIG. 4B, the gate voltage and Log ( ne ) It can be seen that is proportional. On the other hand, the sheet electrical conductivity σ xx increased with the gate voltage. In the region where the gate voltage is low, the absolute value of the Seebeck coefficient S is large, but since the electric conductivity σ is small, the performance as a thermoelectric element is low.
The sheet electrical conductivity σ xx is represented by en e μ et . Here, e is the elementary charge, μ e is the electron mobility, and t is the channel depth. That is, σ xx / (e · ne ) = μ e t. When this amount was plotted in FIG. 4B, it was almost constant in the region where the gate voltage was 16 V or less. This suggests that the electron mobility μ e and the channel depth t are constant regardless of the gate voltage.
さらにゲート電圧を上げていくと、図４（Ａ）に示すように、ゼーベック係数Ｓの絶対値が増大し、ゲート電圧が３０Ｖ以上でゼーベック係数Ｓは、−４５０μＶ／Ｋであった。この領域では、シート電気伝導度σxxが１００μＳ・sq.-1以上であり、熱電素子として優れた性能であることがわかる。ＶG＝３０Ｖにおいて、出力因子ＰＦ（＝σＳ2）を評価すると、ＰＦ（Ｗ／ｍＫ2）＝３×１０11／ｔ（ｍ）を得た。ここで、チャネル深さｔ＝１〜１０ｎｍとすると、ＰＦ（Ｗ／ｍＫ2）＝３×１０-2〜３×１０-3となり、バルクＳｒＴｉＯ3の値の１０〜１００倍である。 When the gate voltage was further increased, as shown in FIG. 4A, the absolute value of the Seebeck coefficient S increased. When the gate voltage was 30 V or more, the Seebeck coefficient S was −450 μV / K. In this region, the sheet electrical conductivity σxx is 100 μS · sq. −1 or more, which indicates that the performance is excellent as a thermoelectric element. When the output factor PF (= σS 2 ) was evaluated at V G = 30V, PF (W / mK 2 ) = 3 × 10 11 / t (m) was obtained. Here, when the channel depth t = 1 to 10 nm, PF (W / mK 2 ) = 3 × 10 −2 to 3 × 10 −3 , which is 10 to 100 times the value of bulk SrTiO 3 .
ゲート電圧が高い領域でゼーベック係数Ｓが増大する理由は、チャネル深さｔがゲート電圧の電界効果によって小さくなり、キャリアがゲート絶縁膜Ｂとチャネル部の界面に局在することによって、２次元的な閉じこめ効果が生じたと考えられる。キャリア濃度は、ゲート電圧によって単調に増加すると仮定し、σxx／（ｅｎe）＝μeｔをプロットした（図４（Ｂ））。
バンド構造の変化がないため、電子移動度μeは、ゲート電圧に対してほぼ一定と考えられる。従って、この結果より、ゲート電圧が１６Ｖ以上の領域で、チャネル深さが１桁以上小さくなっていることがわかる。ＶG＝３０Ｖにおいて、推定される伝導電子密度から見積もったバルクＳｒＴｉＯ3のゼーベック係数Ｓは−６３μＶ／Ｋであり、本素子では２次元的な閉じこめ効果によって、その７倍の値（−４５０μＶ／Ｋ）を得ている。
以上の結果より、本発明の素子構造によって、優れた熱電性能を有することがわかった。
The reason why the Seebeck coefficient S increases in a region where the gate voltage is high is that the channel depth t is reduced by the electric field effect of the gate voltage, and the carriers are localized at the interface between the gate insulating film B and the channel portion. It is thought that a confinement effect occurred. Carrier concentration, assuming monotonically increased by the gate voltage was plotted σ xx / (en e) = μ e t ( FIG. 4 (B)).
Since there is no change in the band structure, the electron mobility μ e is considered to be substantially constant with respect to the gate voltage. Therefore, it can be seen from this result that the channel depth is reduced by one digit or more in the region where the gate voltage is 16 V or more. At V G = 30 V, the Seebeck coefficient S of bulk SrTiO 3 estimated from the estimated conduction electron density is −63 μV / K, and this element has a seven-fold value (−450 μV / K) due to the two-dimensional confinement effect. K).
From the above results, it was found that the element structure of the present invention has excellent thermoelectric performance.
［２．３ 熱電素子のメモリー特性］
図５に、ゲート電圧（Ｖ）を−１０→＋５→−１０→＋８→−１０→＋１０→−１０とスイープさせた時のドレイン電流（ＩDS）を示す。このように正のゲート電圧を印加すると、チャネルに伝導電子が引き寄せられるが、その伝導電子はゲート電圧をゼロにしても消えないため、トランジスタがオンになった状態を維持する。ゲート電圧をしきい値以下にすると、ドレイン電流は再びオフ状態まで下がり、初期状態に復帰する。このようなメモリー機能は、非特許文献２でも報告されているが、詳細なメカニズムはまだ不明である。おそらく、ＳｒＴｉＯ3基板とＬａＡｌＯ3ゲート絶縁膜の界面に正に帯電したトラップ準位が存在するためと考えられる。
[2.3 Thermoelectric element memory characteristics]
FIG. 5 shows the drain current (I DS ) when the gate voltage (V) is swept from −10 → + 5 → −10 → + 8 → −10 → + 10 → −10. When a positive gate voltage is applied in this way, conduction electrons are attracted to the channel, but the conduction electrons do not disappear even when the gate voltage is zero, so that the transistor is kept on. When the gate voltage is made lower than the threshold value, the drain current again falls to the off state and returns to the initial state. Such a memory function is also reported in
このメモリー特性を利用することにより、次のような動作が可能である。すなわち、本発明の熱電素子のゲート電圧を一度、ＰＦの高い状態になるように一定時間印加させると、その後ゲート電圧をゼロにしても熱電素子として高い性能を維持することができる。これは、ゲート電圧を印加し続けるための電源や配線が不要なため、低コスト化や信頼性の向上が実現できる。また、ゲート電圧に熱電素子をオンにする正のパルス又はオフにする負のパルスを印加することにより、発電又は冷却が必要なときのみに動作させることができる。
なお、図５には、ゲートリーク電流ＩGSも示した。ＩGSは１０-9Ａ以下であり、ゲート絶縁膜のリークがほとんど無いことがわかる。
By using this memory characteristic, the following operation is possible. That is, once the gate voltage of the thermoelectric element of the present invention is applied for a certain period of time so as to be in a high PF state, high performance as a thermoelectric element can be maintained even if the gate voltage is subsequently reduced to zero. This eliminates the need for a power supply and wiring for continuing to apply the gate voltage, so that cost reduction and improved reliability can be realized. Further, by applying a positive pulse for turning on the thermoelectric element or a negative pulse for turning off the gate voltage, the gate voltage can be operated only when power generation or cooling is necessary.
FIG. 5 also shows the gate leakage current I GS . I GS is 10 −9 A or less, and it can be seen that there is almost no leakage of the gate insulating film.
（実施例２）
［１． 熱電素子の作製］
図２に示す多ゲート電極型熱電素子を作製した。多ゲート電極型熱電素子の製造方法は、ゲート電極を６個に分割した以外は、実施例１と同一とした。
［２． 試験方法及び結果］
ソース電極Ｓをドレイン電極Ｄより高い温度に保持し、ゲート電極Ｇ1〜Ｇ6に、それぞれ電圧を印加した。Ｇ1〜Ｇ6すべてに同じ電圧を印加した場合に比べて、ＶG1＜ＶG2＜ＶG3＜ＶG4＜ＶG5＜ＶG6とした場合の方が、出力因子ＰＦの向上が顕著であった。
(Example 2)
[1. Production of thermoelectric element]
The multi-gate electrode type thermoelectric element shown in FIG. 2 was produced. The manufacturing method of the multi-gate electrode type thermoelectric element was the same as that in Example 1 except that the gate electrode was divided into six.
[2. Test method and results]
The source electrode S was held at a temperature higher than that of the drain electrode D, and a voltage was applied to each of the gate electrodes G 1 to G 6 . Compared with the case where the same voltage is applied to all of G 1 to G 6, the improvement in the output factor PF is more remarkable when V G1 <V G2 <V G3 <V G4 <V G5 <V G6. It was.
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.
本発明に係る熱電素子は、
（１）太陽熱発電器、海水温度差熱電発電器、化石燃料熱電発電器、工場排熱や自動車排熱の回生発電器等の各種の熱電発電器、
（２）光検出素子、レーザーダイオード、電界効果トランジスタ、光電子増倍管、分光光度計のセル、クロマトグラフィーのカラム等の精密温度制御装置、
（３）恒温装置、冷暖房装置、冷蔵庫、時計用電源
などに使用することができる。
The thermoelectric element according to the present invention is
(1) Various types of thermoelectric generators such as solar power generators, seawater temperature difference thermoelectric generators, fossil fuel thermoelectric generators, regenerative generators for factory exhaust heat and automobile exhaust heat,
(2) Precise temperature control devices such as photodetectors, laser diodes, field effect transistors, photomultiplier tubes, spectrophotometer cells, chromatography columns, etc.
(3) It can be used for a constant temperature device, a cooling / heating device, a refrigerator, a power source for a clock, and the like.
１０ 熱電素子
Ａ 半導体
Ｂ ゲート絶縁膜
Ｓ ソース電極
Ｄ ドレイン電極
Ｇ ゲート電極
10 Thermoelectric element A Semiconductor B Gate insulating film S Source electrode D Drain electrode G Gate electrode
Claims (7)
前記半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって前記半導体Ａ内に温度勾配を生じさせるための一対のソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと
を備えた熱電素子。 A semiconductor A having a carrier concentration of 10 22 / cm 3 or less;
A pair of a source electrode S and a drain electrode D for taking out an electromotive force according to a temperature gradient generated in the semiconductor A or generating a temperature gradient in the semiconductor A by energization,
A thermoelectric device comprising a gate electrode G for applying an electric field in a direction perpendicular to the energizing direction between the source electrode S and the drain electrode D.
前記ゲート絶縁膜Ｂは、絶縁破壊電界が１００ｋＶ／ｃｍ以上である絶縁材料からなる請求項１に記載の熱電素子。 A gate insulating film B formed between the semiconductor A and the gate electrode G;
The thermoelectric element according to claim 1, wherein the gate insulating film B is made of an insulating material having a dielectric breakdown electric field of 100 kV / cm or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007285631A JP4872050B2 (en) | 2007-11-02 | 2007-11-02 | Thermoelectric element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007285631A JP4872050B2 (en) | 2007-11-02 | 2007-11-02 | Thermoelectric element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009117430A true JP2009117430A (en) | 2009-05-28 |
| JP4872050B2 JP4872050B2 (en) | 2012-02-08 |
Family
ID=40784265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007285631A Expired - Fee Related JP4872050B2 (en) | 2007-11-02 | 2007-11-02 | Thermoelectric element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4872050B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003620A (en) * | 2009-06-16 | 2011-01-06 | Toyota Central R&D Labs Inc | Insulating film for electromagnetic element, and field effect element |
| JP2012138539A (en) * | 2010-12-28 | 2012-07-19 | Hitachi Ltd | Thermoelectric conversion material and electric field application type thermoelectric conversion element |
| JP2012186230A (en) * | 2011-03-03 | 2012-09-27 | Fujitsu Ltd | Thermoelectric conversion element and thermoelectric conversion material |
| WO2014069045A1 (en) * | 2012-10-31 | 2014-05-08 | ダイハツ工業株式会社 | Electricity-generating system |
| JPWO2013035148A1 (en) * | 2011-09-05 | 2015-03-23 | 株式会社日立製作所 | Thermoelectric conversion element and thermoelectric conversion module using the same |
| WO2016166997A1 (en) * | 2015-04-16 | 2016-10-20 | ローム株式会社 | Thermoelectric conversion element and method for producing same, and thermoelectric power generation device and peltier device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669549A (en) * | 1992-08-14 | 1994-03-11 | Matsushita Electric Ind Co Ltd | Thermoelectric device |
| JP2000058931A (en) * | 1998-08-14 | 2000-02-25 | Honda Motor Co Ltd | Thermoelectric conversion element and module thereof |
| WO2004068604A1 (en) * | 2003-01-30 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Heat switching device and method for manufacturing same |
| JP2005079565A (en) * | 2003-09-04 | 2005-03-24 | Toyota Central Res & Dev Lab Inc | Thermoelectric transducing material and its manufacturing method |
| WO2006054550A1 (en) * | 2004-11-16 | 2006-05-26 | Japan Science And Technology Agency | Thermoelectric conversion material and production method for thermoelectric conversion material |
-
2007
- 2007-11-02 JP JP2007285631A patent/JP4872050B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669549A (en) * | 1992-08-14 | 1994-03-11 | Matsushita Electric Ind Co Ltd | Thermoelectric device |
| JP2000058931A (en) * | 1998-08-14 | 2000-02-25 | Honda Motor Co Ltd | Thermoelectric conversion element and module thereof |
| WO2004068604A1 (en) * | 2003-01-30 | 2004-08-12 | Matsushita Electric Industrial Co., Ltd. | Heat switching device and method for manufacturing same |
| JP2005079565A (en) * | 2003-09-04 | 2005-03-24 | Toyota Central Res & Dev Lab Inc | Thermoelectric transducing material and its manufacturing method |
| WO2006054550A1 (en) * | 2004-11-16 | 2006-05-26 | Japan Science And Technology Agency | Thermoelectric conversion material and production method for thermoelectric conversion material |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003620A (en) * | 2009-06-16 | 2011-01-06 | Toyota Central R&D Labs Inc | Insulating film for electromagnetic element, and field effect element |
| JP2012138539A (en) * | 2010-12-28 | 2012-07-19 | Hitachi Ltd | Thermoelectric conversion material and electric field application type thermoelectric conversion element |
| US9559280B2 (en) | 2010-12-28 | 2017-01-31 | Hitachi, Ltd. | Thermoelectric conversion device |
| JP2012186230A (en) * | 2011-03-03 | 2012-09-27 | Fujitsu Ltd | Thermoelectric conversion element and thermoelectric conversion material |
| JPWO2013035148A1 (en) * | 2011-09-05 | 2015-03-23 | 株式会社日立製作所 | Thermoelectric conversion element and thermoelectric conversion module using the same |
| WO2014069045A1 (en) * | 2012-10-31 | 2014-05-08 | ダイハツ工業株式会社 | Electricity-generating system |
| US9979325B2 (en) | 2012-10-31 | 2018-05-22 | Daihatsu Motor Co., Ltd. | Pyroelectric power-generating system |
| WO2016166997A1 (en) * | 2015-04-16 | 2016-10-20 | ローム株式会社 | Thermoelectric conversion element and method for producing same, and thermoelectric power generation device and peltier device |
| JP2016207708A (en) * | 2015-04-16 | 2016-12-08 | ローム株式会社 | Thermoelectric conversion element and manufacturing method therefor, and thermoelectric generator and peltier device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4872050B2 (en) | 2012-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10305014B2 (en) | Methods and devices for controlling thermal conductivity and thermoelectric power of semiconductor nanowires | |
| Ohtaki | Recent aspects of oxide thermoelectric materials for power generation from mid-to-high temperature heat source | |
| JP4872050B2 (en) | Thermoelectric element | |
| JP4998897B2 (en) | Thermoelectric conversion material and manufacturing method thereof | |
| CN101032038B (en) | Thermoelectric conversion device, and cooling method and power generation method using the same | |
| US8569740B2 (en) | High efficiency thermoelectric materials and devices | |
| CN101969095B (en) | Quasi one-dimensional nano structural thermoelectric material, device and preparation method thereof | |
| KR102067647B1 (en) | Manufacturing method of thermoelectric device and cooling thermoelectric moudule using the same | |
| EP2521192B1 (en) | Seebeck/Peltier thermoelectric conversion device employing a stack of alternated nanometric layers of conductive and dielectric material and fabrication process | |
| Saini et al. | On-chip thermoelectric module comprised of oxide thin film legs | |
| KR101772392B1 (en) | Thermoelectric element for preventing oxidation and volatilization and manufacturing method of the same | |
| JPWO2014167697A1 (en) | Thermoelectric conversion element | |
| KR101761459B1 (en) | Energy harvesting device, electrocaloric cooling device, method of fabricating the devices and monolithic device having the devices | |
| KR101093566B1 (en) | Manufacturing method of multi-component oxide thin film having superlattice structure | |
| Brinks et al. | Thermoelectric oxides | |
| JP2014530492A (en) | Low resistivity contact | |
| Ohtaki | Oxide thermoelectric materials for heat-to-electricity direct energy conversion | |
| CN101969096B (en) | Nanostructured thermoelectric material and device and production method thereof | |
| KR20150000365A (en) | Thermoelectric structure, thermoelectric device and apparatus comprising same | |
| JP2005235831A (en) | P-type semiconductor and semiconductor device | |
| US7417186B2 (en) | Thermoelectric conversion material, thermoelectric conversion element using the same, and electronic apparatus and cooling device comprising the element | |
| CN1280596C (en) | Parallel array-type small refrigerator and production thereof | |
| CN112864300B (en) | Bismuth telluride base alloy film-perovskite oxide heterojunction composite thermoelectric material and preparation and application thereof | |
| JP2011003620A (en) | Insulating film for electromagnetic element, and field effect element | |
| RU2376681C1 (en) | Thermoelectric cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090507 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111006 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141202 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |