JP2011003620A - Insulating film for electromagnetic element, and field effect element - Google Patents
Insulating film for electromagnetic element, and field effect element Download PDFInfo
- Publication number
- JP2011003620A JP2011003620A JP2009143754A JP2009143754A JP2011003620A JP 2011003620 A JP2011003620 A JP 2011003620A JP 2009143754 A JP2009143754 A JP 2009143754A JP 2009143754 A JP2009143754 A JP 2009143754A JP 2011003620 A JP2011003620 A JP 2011003620A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- field effect
- gate
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、電磁気素子用絶縁膜及び電界効果素子に関し、さらに詳しくは、各種電磁気素子の絶縁膜として用いられる電磁気素子用絶縁膜、及び、このような電磁気素子用絶縁膜の上に電界を印加するための電極が形成された電界効果素子に関する。 The present invention relates to an insulating film for an electromagnetic element and a field effect element. More specifically, the present invention relates to an insulating film for an electromagnetic element used as an insulating film for various electromagnetic elements, and an electric field is applied on such an insulating film for an electromagnetic element. The present invention relates to a field effect element on which an electrode is formed.
ある種の半導体に電界を印加すると、その電気的特性又は磁気的特性が変化することが知られている。この現象は、各種の半導体素子に応用され、あるいは、応用が検討されている。
例えば、電界効果トランジスタ（Field effect transistor、ＦＥＴ）は、多数キャリアが流れる狭い伝導チャネル内に電界を印加するためのゲート電極を備えている。ゲート電極に印加する電圧を制御すると、伝導チャネル内に作用する電界が変化し、伝導チャネル内のキャリア数が変化する。そのため、ゲート電圧を制御することによって、ソース・ドレイン端子間の電流を制御することができる。
また、非特許文献８には、ＳｒＴｉＯ3とＴｉＯ2の界面、又は、ＮｂドープＳｒＴｉＯ3とＳｒＴｉＯ3の界面に電界を印加すると、界面に電子キャリアが２次元的に閉じこめられ、量子効果により巨大な熱起電力が生じることが報告されている。その起電力は、室温においても５００〜１０００μＶ／Ｋと大きい。
さらに、非特許文献９には、ＳｒＴｉＯ3基板上にＬａＴｉＯ3薄膜を成長させ、そこに電界を印加すると、界面で電子キャリア数及び電気伝導率が大きく変化することが報告されている。
It is known that when an electric field is applied to a certain type of semiconductor, its electrical characteristics or magnetic characteristics change. This phenomenon is applied to various semiconductor elements or its application is being studied.
For example, a field effect transistor (FET) includes a gate electrode for applying an electric field in a narrow conduction channel through which majority carriers flow. When the voltage applied to the gate electrode is controlled, the electric field acting in the conduction channel changes, and the number of carriers in the conduction channel changes. Therefore, the current between the source and drain terminals can be controlled by controlling the gate voltage.
Further, in
Further, Non-Patent Document 9 reports that when a LaTiO 3 thin film is grown on a SrTiO 3 substrate and an electric field is applied thereto, the number of electron carriers and electrical conductivity change greatly at the interface.
この種の半導体素子において、電界を印加するための電極とキャリアが流れる領域との間には、通常、絶縁膜が設けられる。例えば、ＦＥＴの場合、伝導チャネルとゲート電極との間にゲート絶縁膜が設けられる。
ＦＥＴを用いた半導体素子の場合、半導体素子の微細化及び低消費電力化のために、ゲート絶縁膜を数ナノメートル程度に薄膜化し、静電容量を大きくすることで高性能化を計ってきた。しかしながら、絶縁膜の薄膜化は、量子力学的なトンネル効果等によるリーク電流の増大を招き、素子の信頼性を著しく低下させている。そのため、薄膜化に代わる静電容量を増大させる方法の必要性が高まっている。
このような方法の１つとして、絶縁膜を、従来の誘電率が低いＳｉＯ2系材料から高誘電率絶縁膜（high-k絶縁膜）にする方法が提案されている。有望な高誘電率絶縁膜として、ハフニウム酸化物（ＨｆＯ2）、ジルコニウム酸化物（ＺｒＯ2）、アルミニウム酸化物（Ａｌ2Ｏ3）などが挙げられる。
In this type of semiconductor element, an insulating film is usually provided between an electrode for applying an electric field and a region where carriers flow. For example, in the case of FET, a gate insulating film is provided between a conduction channel and a gate electrode.
In the case of semiconductor devices using FETs, in order to reduce the size of semiconductor devices and reduce power consumption, the gate insulating film has been thinned to several nanometers and the capacitance has been increased to improve performance. . However, the thinning of the insulating film causes an increase in leakage current due to the quantum mechanical tunnel effect and the like, and the reliability of the element is remarkably lowered. Therefore, there is an increasing need for a method for increasing the capacitance in place of thinning.
As one of such methods, a method has been proposed in which the insulating film is changed from a conventional SiO 2 -based material having a low dielectric constant to a high dielectric constant insulating film (high-k insulating film). Examples of promising high dielectric constant insulating films include hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), and aluminum oxide (Al 2 O 3 ).
また、ＳｒＴｉＯ3基板を用いたＦＥＴ素子は、従来のシリコン基板を用いたＦＥＴ素子では得られなかった透明性、多機能性を有する電子素子として期待されている。そのゲート絶縁膜として、ＭｇＯ（非特許文献１）、Ａｌ2Ｏ3（非特許文献２）、アモルファスＣａＨｆＯ3（非特許文献３）、エピタキシャルＣａＨｆＯ3（非特許文献４）、パリレン（非特許文献５）を用いた報告例がある。 In addition, FET elements using SrTiO 3 substrates are expected as electronic elements having transparency and multifunctionality that cannot be obtained with conventional FET elements using silicon substrates. As the gate insulating film, MgO (non-patent document 1), Al 2 O 3 (non-patent document 2), amorphous CaHfO 3 (non-patent document 3), epitaxial CaHfO 3 (non-patent document 4), parylene (non-patent document). There is a report example using 5).
さらに、非特許文献６には、各種電磁気素子に用いられる絶縁膜ではないが、フローティングゾーン法により作製した１２ＣａＯ・７Ａｌ2Ｏ3（Ｃ１２Ａ７）単結晶を２０％Ｈ2／８０％Ｎ2混合ガス中において１３００℃で２時間加熱し、室温まで急冷することにより得られるＨ-含有Ｃ１２Ａ７（Ｃ１２Ａ７：Ｈ）単結晶が開示されている。
同文献には、
（１）Ｃ１２Ａ７を水素雰囲気下で加熱すると、酸化物のサブナノメーターサイズのケージの中にＨ-イオンが導入される点、
（２）Ｃ１２Ａ７:Ｈ単結晶に紫外線を照射すると、無色透明な絶縁体から黄緑色の導電体に変化し、紫外線照射を止めた後も光誘起導電状態が維持される点、及び、
（３）導電性試料を３２０℃より高い温度に加熱すると導電性が急速に低下し、温度を５５０℃より高くすると試料から水素ガスが放出され、光応答性が消失する点、
が記載されている。
Further,
In the same document,
(1) When C12A7 is heated in a hydrogen atmosphere, H − ions are introduced into a sub-nanometer sized cage of oxide,
(2) When the C12A7: H single crystal is irradiated with ultraviolet light, it changes from a colorless and transparent insulator to a yellow-green conductor, and the photoinduced conductive state is maintained even after the ultraviolet irradiation is stopped, and
(3) When the conductive sample is heated to a temperature higher than 320 ° C., the conductivity rapidly decreases, and when the temperature is higher than 550 ° C., hydrogen gas is released from the sample, and the photoresponsiveness disappears.
Is described.
また、非特許文献７には、各種電磁気素子に用いられる絶縁膜ではないが、
（１）蓋付きのカーボンるつぼ中においてＣ１２Ａ７を溶融させ、Ｃ１２Ａ７溶湯を急冷して透明なガラスとし、
（２）このガラスを脱気した石英管中において１０００℃で加熱し、結晶化させる
ことにより得られるＣ１２Ａ７：ｅ-エレクトライド（電子化物）が開示されている。
同文献には、
（ａ）還元雰囲気下でＣ１２Ａ７を溶融させると、溶湯内にＣ2 2-イオンが生成し、これがテンプレートアニオンとして機能し、Ｃ１２Ａ７相を安定化させる点、
（ｂ）結晶化プロセスにおいて、Ｃ2 2-イオンが格子から除去され、ケージ内に電子が残る点、及び、
（ｃ）得られたＣ１２Ａ７：ｅ-エレクトライドは、暗緑色で電子伝導性を示すが、アルミナるつぼを用いて大気中で作製したＣ１２Ａ７は白色の絶縁体となる点、
が記載されている。
Non-Patent Document 7 is not an insulating film used for various electromagnetic elements,
(1) C12A7 is melted in a carbon crucible with a lid, and the C12A7 molten metal is quenched to form transparent glass.
(2) C12A7: e - electride (electronic product) obtained by heating and crystallizing this glass at 1000 ° C. in a degassed quartz tube is disclosed.
In the same document,
(A) When C12A7 is melted in a reducing atmosphere, C 2 2- ions are generated in the molten metal, which functions as a template anion and stabilizes the C12A7 phase.
(B) In the crystallization process, C 2 2− ions are removed from the lattice, leaving electrons in the cage, and
(C) The obtained C12A7: e - electride is dark green and exhibits electronic conductivity, but C12A7 produced in the atmosphere using an alumina crucible becomes a white insulator,
Is described.
また、特許文献１には、各種電磁気素子に用いられる絶縁膜ではないが、
（１）Ｓｒ(ＯＨ)2、ＣａＣＯ3及びγ−Ａｌ2Ｏ3を６：６：７（（Ｓｒ＋Ｃａ）／Ａｌ＝１２：１４）となるように混合した混合物をプレス成形し、
（２）成形体を９００℃で２時間焼成して固相反応させ、
（３）室温まで約１００℃／秒の速度で急冷する
ことにより得られる１２(Ｃａ0.5Ｓｒ0.5)・７Ａｌ2Ｏ3（(ＣＳ)１２Ａ７）化合物が開示されている。
同文献には、
（ａ）得られた(ＣＳ)１２Ａ７化合物中には、Ｏ2 -イオンラジカル及びＯ-イオンラジカルが包摂されている点、及び、
（ｂ）(ＣＳ)１２Ａ７化合物に電場を印加すると、活性酸素種をそのまま雰囲気中に放出させることができる点、
が記載されている。
In addition,
(1) A mixture obtained by mixing Sr (OH) 2 , CaCO 3 and γ-Al 2 O 3 so as to be 6: 6: 7 ((Sr + Ca) / Al = 12: 14) was press-molded,
(2) The compact is fired at 900 ° C. for 2 hours to cause a solid phase reaction,
(3) A 12 (Ca 0.5 Sr 0.5 ) · 7Al 2 O 3 ((CS) 12A7) compound obtained by quenching to room temperature at a rate of about 100 ° C./second is disclosed.
In the same document,
(A) obtained (CS) during 12A7 compounds, O 2 - ion radical and O - that ion radicals are subsumed, and,
(B) When an electric field is applied to the (CS) 12A7 compound, the active oxygen species can be released into the atmosphere as it is,
Is described.
さらに、特許文献２には、各種電磁気素子に用いられる絶縁膜ではないが、
（１）フローティングゾーン法により作製されたＣ１２Ａ７単結晶を厚み３００μｍの鏡面研磨された板に加工し、
（２）これを２０％容量水素−８０％容量窒素の混合ガス中で１３００℃で２時間保持した後、同一雰囲気中で速やかに冷却する
ことにより得られるＣ１２Ａ７化合物が開示されている。
同文献には、
（ａ）このような方法により、Ｃ１２Ａ７結晶のケージ内に水素陰イオンが導入される点、及び、
（ｂ）水素陰イオンを含むＣ１２Ａ７結晶に紫外線を照射すると、着色が生じると同時に、電子伝導性が生じる点、
が記載されている。
Furthermore,
(1) A C12A7 single crystal produced by a floating zone method is processed into a mirror-polished plate having a thickness of 300 μm,
(2) A C12A7 compound obtained by keeping this in a mixed gas of 20% hydrogen and 80% nitrogen at 1300 ° C. for 2 hours and then quickly cooling in the same atmosphere is disclosed.
In the same document,
(A) By such a method, a hydrogen anion is introduced into the cage of the C12A7 crystal, and
(B) When a C12A7 crystal containing a hydrogen anion is irradiated with ultraviolet rays, coloring occurs, and at the same time, electron conductivity occurs.
Is described.
例えば、ＦＥＴの場合、ＦＥＴ特性として、ゲートリーク電流密度：１×１０-6Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下、ＯＮ／ＯＦＦ比：１×１０6以上、サブスレッショルドＳ値：０．５Ｖ以下という特性が要求されている。ここで、「ゲートリーク電流」とは、ゲート絶縁膜の薄膜化に起因するゲートへの電流の漏れをいう。「ＯＮ／ＯＦＦ比」とは、ＯＮ時のドレイン電流とＯＦＦ時のドレイン電流の最大比をいう。「サブスレッショルドＳ値」とは、しきい値近傍でドレイン電流を一桁変化させるのに必要なゲート電圧変化量をいう。 For example, in the case of FET, the FET characteristics include: gate leakage current density: 1 × 10 −6 A / cm 2 (@ 1 MV / cm) or less, ON / OFF ratio: 1 × 10 6 or more, subthreshold S value: 0. The characteristic of 5V or less is required. Here, “gate leakage current” refers to current leakage to the gate due to thinning of the gate insulating film. “ON / OFF ratio” refers to the maximum ratio of the drain current when ON and the drain current when OFF. The “subthreshold S value” refers to the amount of change in gate voltage necessary to change the drain current by one digit near the threshold value.
しかしながら、従来検討されてきたゲート絶縁膜では、これらの特性のすべてを満足させるのは困難であった。実際、非特許文献２では、ＯＮ／ＯＦＦ比：〜１×１０3である。非特許文献３では、ＯＮ／ＯＦＦ比：１×１０5であり、界面準位に伴うヒステリシスが存在する。非特許文献４では、しきい値が温度によって顕著に変化することが示されている。また、非特許文献４において、ＣａＨｆＯ3は、ＳｒＴｉＯ3上にエピタキシャル成長させているため、格子定数の異なる他の基板への応用が困難である。
However, it has been difficult to satisfy all of these characteristics with a gate insulating film that has been studied in the past. In fact, in
また、例えば、熱電素子の場合、一般に、熱電性能はキャリア数によって変化し、熱電性能を最大にするキャリア数が存在する。キャリア数を最適化するためには、通常、材料にドーピングを施す。通常のバルク熱電材料では、混合、焼結、アニール等のプロセルにより材料を作製する。しかしながら、この方法では、材料を均一かつ最適なキャリア数に調整することが困難であった。 For example, in the case of a thermoelectric element, the thermoelectric performance generally varies depending on the number of carriers, and there is a number of carriers that maximizes the thermoelectric performance. In order to optimize the number of carriers, the material is usually doped. In a normal bulk thermoelectric material, the material is produced by a process such as mixing, sintering, and annealing. However, with this method, it has been difficult to adjust the material to a uniform and optimal number of carriers.
一方、非特許文献９に開示されているように、ＳｒＴｉＯ3基板上にＬａＡｌＯ3薄膜を形成し、ゲート電極を用いてＳｒＴｉＯ3−ＬａＡｌＯ3薄膜界面に電界を印加すると、ゲート電極に印加される電圧によって、界面での電子キャリア数及び電気伝導率が大きく変化する。また、キャリアは、熱電材料表面に局在しているため、ゲート電圧の大きな領域では２次元的な閉じ込め効果による熱起電力の増大も生じる。そのため、これを熱電素子に応用すれば、ゲート電圧によって熱電特性を制御したり、あるいは、高い熱電特性を発現させることができる。
しかしながら、ＬａＡｌＯ3をゲート絶縁膜に用いたＦＥＴ構造の熱電素子の場合、ゲート絶縁膜が誘引する界面準位のために、ゲート電圧・ドレイン電流特性に顕著なヒステリシス特性が存在する。
On the other hand, as disclosed in Non-Patent Document 9, when a LaAlO 3 thin film is formed on a SrTiO 3 substrate and an electric field is applied to the SrTiO 3 -LaAlO 3 thin film interface using the gate electrode, the gate electrode is applied. The number of electron carriers and electrical conductivity at the interface greatly vary depending on the voltage. In addition, since carriers are localized on the surface of the thermoelectric material, an increase in thermoelectromotive force due to a two-dimensional confinement effect also occurs in a region where the gate voltage is large. Therefore, if this is applied to a thermoelectric element, the thermoelectric characteristics can be controlled by the gate voltage, or high thermoelectric characteristics can be exhibited.
However, in the case of an FET structure thermoelectric element using LaAlO 3 as a gate insulating film, there is a remarkable hysteresis characteristic in the gate voltage / drain current characteristic due to the interface state induced by the gate insulating film.
これに対し、Ｃ１２Ａ７のバンドギャップは６ｅＶであり、ワイドギャップの半導体基板（例えば、ＳｒＴｉＯ3の場合、３．２ｅＶ）より大きい。そのため、Ｃ１２Ａ７は、ワイドギャップの半導体基板用のゲート絶縁膜として使用することができる。また、ゲート絶縁膜として通常用いられるＳｉＯ2膜の誘電率は約４であるのに対し、Ｃ１２Ａ７の誘電率は約１２である。そのため、Ｃ１２Ａ７は、キャパシタ容量が大きく、微細化に適している。これらの点は、１２ＳｒＯ・７Ａｌ2Ｏ3（Ｓ１２Ａ７）及びＣ１２Ａ７とＳ１２Ａ７との混晶（(ＣＳ)１２Ａ７）も同様である。
しかしながら、Ｃ１２Ａ７、Ｓ１２Ａ７、及び(ＣＳ)１２Ａ７は、いずれも専ら光誘起透明導電酸化物としての応用が検討されているのみであり、絶縁膜の薄膜化と素子の微細化が要求される各種電磁気素子の絶縁膜に応用された例は、従来にはない。
On the other hand, the band gap of C12A7 is 6 eV, which is larger than a wide gap semiconductor substrate (for example, 3.2 eV in the case of SrTiO 3 ). Therefore, C12A7 can be used as a gate insulating film for a wide gap semiconductor substrate. In addition, the dielectric constant of the SiO 2 film normally used as the gate insulating film is about 4, while the dielectric constant of C12A7 is about 12. Therefore, C12A7 has a large capacitor capacity and is suitable for miniaturization. The same applies to 12SrO.7Al 2 O 3 (S12A7) and mixed crystals of C12A7 and S12A7 ((CS) 12A7).
However, all of C12A7, S12A7, and (CS) 12A7 are only studied for application as photo-induced transparent conductive oxides, and various electromagnetics that require thinning of insulating films and miniaturization of elements are required. There has never been an example applied to an insulating film of an element.
本発明が解決しようとする課題は、リーク電流を増大させることなく薄膜化が可能であり、これによって素子を微細化することが可能な電磁気素子用絶縁膜、及び、このような電磁気素子用絶縁膜の上に電界を印加するための電極が形成された電界効果素子を提供することにある。
また、本発明が解決しようとする課題は、界面準位に起因する動作の不安定化を生じるおそれが少ない電磁気素子用絶縁膜、及び、このような電磁気素子用絶縁膜の上に電界を印加するための電極が形成された電界効果素子を提供することにある。
The problem to be solved by the present invention is that an insulating film for an electromagnetic element that can be thinned without increasing a leakage current, and that can miniaturize the element, and such an insulating film for an electromagnetic element. An object of the present invention is to provide a field effect element in which an electrode for applying an electric field is formed on a film.
In addition, the problem to be solved by the present invention is that the insulating film for an electromagnetic element is less likely to cause instability of operation due to the interface state, and an electric field is applied on the insulating film for the electromagnetic element. An object of the present invention is to provide a field effect element in which an electrode is formed.
上記課題を解決するために本発明に係る電磁気素子用絶縁膜は、（１）式で表される組成を有し、アモルファス構造を備えていることを要旨とする。
１２(ＣａxＳｒ1-x)Ｏ・７Ａｌ2Ｏ3 ・・・（１）
但し、０≦ｘ≦１
In order to solve the above problems, an insulating film for an electromagnetic element according to the present invention has a composition represented by the formula (1) and has an amorphous structure.
12 (Ca x Sr 1-x ) O · 7Al 2
However, 0 ≦ x ≦ 1
また、本発明に係る電界効果素子は、以下の構成を備えていることを要旨とする。
（１）前記電界効果素子は、
半導体Ａと、
前記半導体Ａの上に形成されたソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、
前記半導体Ａと前記ゲート電極Ｇとの間に形成されたゲート絶縁膜Ｂと
を備えている。
（２）前記ゲート絶縁膜Ｂは、請求項１から５までのいずれかに記載の電磁気素子用絶縁膜からなる。
（３）前記半導体Ａは、キャリア濃度が１０22個／ｃｍ3以下であり、かつ、バンドギャップが０．２ｅＶ以上前記電磁気素子用絶縁膜のバンドギャップ未満である。
The gist of the field effect device according to the present invention is as follows.
(1) The field effect element is:
Semiconductor A,
A source electrode S and a drain electrode D formed on the semiconductor A;
A gate electrode G for applying an electric field in a direction perpendicular to the energization direction between the source electrode S and the drain electrode D;
A gate insulating film B formed between the semiconductor A and the gate electrode G;
(2) The gate insulating film B is made of the insulating film for electromagnetic elements according to any one of
(3) The semiconductor A has a carrier concentration of 10 22 atoms / cm 3 or less and a band gap of 0.2 eV or more and less than the band gap of the electromagnetic element insulating film.
（１）式で表される組成物は、バンドギャップが大きく、かつ、誘電率も大きい。しかも、（１）式で表される組成物からなるアモルファス膜をキャリアが流れる領域の上に形成すると、アモルファス膜とキャリアが流れる領域との界面において欠陥準位が形成されにくくなる。
そのため、これを各種電磁気素子の絶縁膜として用いると、
（ａ）リーク電流の増大を抑制することができる、
（ｂ）絶縁膜を薄膜化することができるので、素子を微細化することができる、
（ｃ）界面に欠陥準位が形成されにくいので、素子の動作が安定化する、
（ｄ）基板上に絶縁膜をエピタキシャル成長させる必要がないので、格子定数の異なる他の基板への応用も容易である、
という効果が得られる。
The composition represented by the formula (1) has a large band gap and a large dielectric constant. In addition, when an amorphous film made of the composition represented by the formula (1) is formed on a region where carriers flow, defect levels are hardly formed at the interface between the amorphous film and the region where carriers flow.
Therefore, when this is used as an insulating film for various electromagnetic elements,
(A) An increase in leakage current can be suppressed,
(B) Since the insulating film can be thinned, the element can be miniaturized.
(C) Since the defect level is hardly formed at the interface, the operation of the element is stabilized.
(D) Since it is not necessary to epitaxially grow an insulating film on the substrate, it can be easily applied to other substrates having different lattice constants.
The effect is obtained.
以下に本発明の一実施の形態につて詳細に説明する。
［１． 電磁気素子用絶縁膜］
本発明に係る電磁気素子用絶縁膜は、所定の組成を有し、かつ、アモルファス構造を備えている。
Hereinafter, an embodiment of the present invention will be described in detail.
[1. Insulating film for electromagnetic elements]
The insulating film for electromagnetic elements according to the present invention has a predetermined composition and has an amorphous structure.
［１．１． 組成］
本発明に係る電磁気素子用絶縁膜は、（１）式で表される組成を有する。
１２(ＣａxＳｒ1-x)Ｏ・７Ａｌ2Ｏ3 ・・・（１）
但し、０≦ｘ≦１
（１）式中、「ｘ」は、Ｃａ及びＳｒに対するＣａのモル比を表す。電磁気素子用絶縁膜は、Ｃａ又はＳｒのいずれか一方のみを含むもの（Ｃ１２Ａ７、Ｓ１２Ａ７）でも良く、あるいは、双方を含んでいるもの（(ＣＳ)１２Ａ７）ても良い。また、電磁気素子用絶縁膜がＣａ及びＳｒの双方を含む場合、Ｃａのモル比ｘは、特に限定されるものではなく、目的に応じて最適なモル比ｘを選択することができる。
以下、Ｃ１２Ａ７、Ｓ１２Ａ７、及び、(ＣＳ)１２Ａ７を総称して、「Ｃ１２Ａ７系化合物」という。
[1.1. composition]
The insulating film for an electromagnetic element according to the present invention has a composition represented by the formula (1).
12 (Ca x Sr 1-x ) O · 7Al 2
However, 0 ≦ x ≦ 1
(1) In the formula, “x” represents the molar ratio of Ca to Ca and Sr. The insulating film for an electromagnetic element may include only one of Ca and Sr (C12A7, S12A7), or may include both ((CS) 12A7). When the electromagnetic element insulating film includes both Ca and Sr, the molar ratio x of Ca is not particularly limited, and an optimal molar ratio x can be selected according to the purpose.
Hereinafter, C12A7, S12A7, and (CS) 12A7 are collectively referred to as “C12A7 compounds”.
電磁気素子用絶縁膜は、
（１）単一のＣ１２Ａ７系化合物のみからなる単一膜
（２）２種以上のＣ１２Ａ７系化合物からなる２層以上の積層膜、
（３）少なくとも１層のＣ１２Ａ７系化合物膜と、少なくとも１層のＣ１２Ａ７系化合物以外の化合物からなる薄膜の積層膜、
のいずれであっても良い。リーク電流の増大を抑制するためには、電磁気素子用絶縁膜は、１種又は２種以上のＣ１２Ａ７系化合物薄膜のみからなるのが好ましい。
Insulating film for electromagnetic elements
(1) A single film consisting of only a single C12A7 compound (2) A laminated film of two or more layers consisting of two or more C12A7 compounds,
(3) A laminated film of a thin film comprising at least one layer of a C12A7-based compound film and at least one layer of a compound other than a C12A7-based compound,
Either may be sufficient. In order to suppress an increase in leakage current, the insulating film for an electromagnetic element is preferably composed of only one or two or more C12A7-based compound thin films.
［１．２． 構造］
本発明に係る電磁気素子用絶縁膜は、アモルファス構造を備えている。Ｃ１２Ａ７系化合物は、大きなバンドギャップと高い誘電率を持つ。しかしながら、結晶質のＣ１２Ａ７系化合物を絶縁膜として用いると、結晶粒界があるために、キャリアが流れる領域（例えば、ＦＥＴの場合は伝導チャネル）との界面に欠陥準位が形成されやすい。界面に欠陥準位が形成されると、界面準位に伴うヒステリシスが生じ、素子の動作が不安定になる。また、結晶粒界は、絶縁破壊電界を低下させる原因となる。
アモルファス構造を備えているか否かは、Ｘ線回折パターンにより判断することができる。例えば、Ｃ１２Ａ７の場合、アモルファスであれば、２θ＝２５〜３５°のところにアモルファスＣ１２Ａ７に特徴的なハローな回折パターンが検出される。一方、結晶性のＣ１２Ａ７は、非特許文献７の図３（ｂ）に示されるように、２θ＝１５〜２０°又は３０〜３５°の領域にシャープ（半値幅２°以下）な回折ピークが検出される。
[1.2. Construction]
The insulating film for an electromagnetic element according to the present invention has an amorphous structure. The C12A7 compound has a large band gap and a high dielectric constant. However, when a crystalline C12A7-based compound is used as an insulating film, a defect level is likely to be formed at an interface with a region where carriers flow (for example, a conduction channel in the case of an FET) due to a crystal grain boundary. When a defect level is formed at the interface, hysteresis associated with the interface level occurs, and the operation of the element becomes unstable. Further, the crystal grain boundary causes a reduction in the dielectric breakdown electric field.
Whether or not an amorphous structure is provided can be determined from an X-ray diffraction pattern. For example, in the case of C12A7, if it is amorphous, a halo diffraction pattern characteristic to amorphous C12A7 is detected at 2θ = 25 to 35 °. On the other hand, the crystalline C12A7 has a sharp diffraction peak (half-value width of 2 ° or less) in the region of 2θ = 15 to 20 ° or 30 to 35 ° as shown in FIG. Detected.
電磁気素子用絶縁膜が２層以上のＣ１２Ａ７系化合物薄膜を含む場合、少なくとも１つのＣ１２Ａ７系化合物薄膜がアモルファス構造を備えていれば良い。リーク電流の増大を抑制するためには、すべてのＣ１２Ａ７系化合物薄膜がアモルファス構造を備えているのが好ましい。 When the insulating film for electromagnetic elements includes two or more layers of C12A7-based compound thin films, it is sufficient that at least one C12A7-based compound thin film has an amorphous structure. In order to suppress an increase in leakage current, it is preferable that all C12A7-based compound thin films have an amorphous structure.
［１．３． 二乗平均粗さ（Ｒrms値）］
一般に、絶縁膜表面の凹凸が大きくなるほど、ピンホールの発生や電界集中によって、リーク電流が大きくなる。この点は、本発明に係る電磁気素子用絶縁膜も同様であり、電磁気素子用絶縁膜の表面粗さは、小さいほど良い。
具体的には、電磁気素子用絶縁膜の二乗平均粗さ（Ｒrms値）は、０．５ｎｍ以下が好ましい。
また、リーク電流の増大を抑制するためには、基板のＲrms値に対する絶縁膜のＲrms値の比（＝Ｒrms（Ｃ１２Ａ７）／Ｒrms（基板））は、１０未満が好ましい。Ｒrms値の比は、さらに好ましくは、５以下、さらに好ましくは、１以下である。
[1.3. Root mean square roughness (Rrms value)]
In general, the greater the unevenness on the surface of the insulating film, the greater the leakage current due to the generation of pinholes and electric field concentration. The same applies to the insulating film for electromagnetic elements according to the present invention, and the smaller the surface roughness of the insulating film for electromagnetic elements, the better.
Specifically, the root mean square roughness (Rrms value) of the insulating film for electromagnetic elements is preferably 0.5 nm or less.
In order to suppress an increase in leakage current, the ratio of the Rrms value of the insulating film to the Rrms value of the substrate (= Rrms (C12A7) / Rrms (substrate)) is preferably less than 10. The ratio of Rrms values is more preferably 5 or less, and still more preferably 1 or less.
「二乗平均粗さ」とは、表面粗さ曲線の平均線から測定曲線までの偏差の二乗を平均した値の平方根をいう。
Ｒrms値は、例えば、原子間力顕微鏡により所定の範囲を走査（例えば、走査面積：２μｍ×２μｍ、走査数：５１２）し、得られる表面形状（トポ）像を解析する方法により測定することができる。また、より広範囲（例えば、５ｍｍ×５ｍｍ）におけるＲrms値は、例えば、高分解能薄膜用Ｘ線回折装置を用い、すれすれ入射Ｘ線反射率法により得られたＸ線反射パターンを解析する方法により測定することができる。
“Root mean square roughness” refers to the square root of the value obtained by averaging the squares of deviations from the average line of the surface roughness curve to the measurement curve.
The Rrms value can be measured, for example, by scanning a predetermined range with an atomic force microscope (for example, scanning area: 2 μm × 2 μm, scanning number: 512) and analyzing the obtained surface shape (topo) image. it can. Further, the Rrms value in a wider range (for example, 5 mm × 5 mm) is measured by a method of analyzing an X-ray reflection pattern obtained by a grazing incidence X-ray reflectivity method using, for example, a high-resolution thin film X-ray diffractometer. can do.
［１．４． 粒径］
アモルファス薄膜は、一般に、結晶粒に類似した粒状組織の集合体となっている場合が多い。この粒状組織が大きくなるほど、リーク電流が大きくなる。この点は、本発明に係る電磁気素子用絶縁膜も同様であり、粒状組織の粒径は、小さいほど良い。
リーク電流の増大を抑制するためには、粒状組織の粒径は、２０ｎｍ以下が好ましい。
粒状組織の粒径は、例えば、原子間力顕微鏡で所定の範囲を走査（例えば、走査面積：５００ｎｍ×５００ｎｍ〜２μｍ×２μｍ、走査数：５１２）し、得られる表面形状（トポ）像を解析する方法により測定することができる。
[1.4. Particle size]
In general, an amorphous thin film is often an aggregate of granular structures similar to crystal grains. The larger the granular structure, the greater the leakage current. The same applies to the insulating film for an electromagnetic element according to the present invention. The smaller the grain size of the granular structure, the better.
In order to suppress an increase in leakage current, the particle size of the granular structure is preferably 20 nm or less.
The particle size of the granular structure is, for example, scanned within a predetermined range with an atomic force microscope (for example, scanning area: 500 nm × 500 nm to 2 μm × 2 μm, number of scans: 512), and the obtained surface shape (topo) image is analyzed. It can measure by the method to do.
電磁気素子用絶縁膜が２層以上のＣ１２Ａ７系化合物薄膜を含む場合、少なくとも１つのＣ１２Ａ７系化合物薄膜が上述した粒径の条件を備えていれば良い。リーク電流の増大を抑制するためには、すべてのＣ１２Ａ７系化合物薄膜が上述した粒径の条件を備えているのが好ましい。 When the insulating film for an electromagnetic element includes two or more C12A7-based compound thin films, it is sufficient that at least one C12A7-based compound thin film has the above-described particle size conditions. In order to suppress an increase in leakage current, it is preferable that all the C12A7-based compound thin films have the above-described particle size conditions.
［１．５． 密度］
アモルファス構造を備えたＣ１２Ａ７系化合物の密度は、結晶質のＣ１２Ａ７系化合物の密度より高くなる。
Ｃ１２Ａ７系化合物に含まれるＣａ及びＳｒに対するＣａのモル比をｘとすると、薄膜の密度が［３．７−０．９ｘ］(ｇ／ｃｍ3)以上［４．０−０．９ｘ］(ｇ／ｃｍ3)以下であれば、薄膜がアモルファスであること示す。
薄膜の密度は、例えば、高分解能薄膜用Ｘ線回折装置を用い、すれすれ入射Ｘ線反射率法により得られたＸ線反射パターンを解析する方法により測定することができる。
[1.5. density]
The density of the C12A7 compound having an amorphous structure is higher than the density of the crystalline C12A7 compound.
When the molar ratio of Ca to Ca and Sr contained in the C12A7 compound is x, the density of the thin film is [3.7-0.9x] (g / cm 3 ) or more and [4.0-0.9x] (g / Cm 3 ) or less indicates that the thin film is amorphous.
The density of the thin film can be measured, for example, by a method of analyzing an X-ray reflection pattern obtained by a grazing incidence X-ray reflectivity method using a high-resolution thin film X-ray diffractometer.
電磁気素子用絶縁膜が２層以上のＣ１２Ａ７系化合物薄膜を含む場合、少なくとも１つのＣ１２Ａ７系化合物薄膜が上述した密度の条件を備えていれば良い。リーク電流を抑制するためには、すべてのＣ１２Ａ７系化合物薄膜が上述した密度の条件を備えているのが好ましい。 When the insulating film for an electromagnetic element includes two or more C12A7-based compound thin films, it is sufficient that at least one C12A7-based compound thin film has the above-described density condition. In order to suppress the leakage current, it is preferable that all the C12A7-based compound thin films have the above-described density conditions.
［１．６． 特性］
本発明に係る電磁気素子用絶縁膜は、アモルファス構造を備えたＣ１２Ａ７系化合物からなるので、高い絶縁破壊電界と、低いリーク電流密度を持つ。
具体的には、表面粗さや粒状組織の粒径を最適化などすることによって、絶縁破壊電界は、１００ｋＶ／ｃｍ以上、１ＭＶ／ｃｍ以上、あるいは、２ＭＶ／ｃｍ以上となる。
同様に、表面粗さや粒状組織の粒径などを最適化することによって、リーク電流密度は、１×１０-6Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下、あるいは、１×１０-7Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下となる。
[1.6. Characteristic]
Since the insulating film for electromagnetic elements according to the present invention is made of a C12A7-based compound having an amorphous structure, it has a high breakdown electric field and a low leakage current density.
Specifically, the dielectric breakdown electric field becomes 100 kV / cm or more, 1 MV / cm or more, or 2 MV / cm or more by optimizing the surface roughness and the grain size of the granular structure.
Similarly, by optimizing the surface roughness and the grain size of the granular structure, the leakage current density is 1 × 10 −6 A / cm 2 (@ 1 MV / cm) or less, or 1 × 10 −7 A / cm 2 (@ 1 MV / cm) or less.
［１．７． 用途］
本発明に係る電磁気素子用絶縁膜は、各種電磁気素子に用いることができる。
本発明に係る電磁気素子用絶縁膜の用途としては、具体的には、
（１）ＦＥＴ用のゲート絶縁膜、
（２）ＦＥＴと同様の構造を備えた熱電素子用のゲート絶縁膜、
（３）強磁性層と絶縁層が交互に積層されたトンネル磁気抵抗効果（ＴＭＲ）素子用の絶縁層、
などがある。
[1.7. Application]
The insulating film for an electromagnetic element according to the present invention can be used for various electromagnetic elements.
As an application of the insulating film for an electromagnetic element according to the present invention, specifically,
(1) FET gate insulating film,
(2) a gate insulating film for a thermoelectric device having a structure similar to that of an FET;
(3) An insulating layer for a tunnel magnetoresistive effect (TMR) element in which ferromagnetic layers and insulating layers are alternately stacked,
and so on.
［２． 電磁気素子用絶縁膜の製造方法］
所定の組成及び構造を備えた電磁気素子用絶縁膜は、種々の方法により製造することができる。電磁気素子用絶縁膜の製造方法としては、具体的には、パルスレーザー堆積法、スパッタリング法、ゾルゲル法、蒸着法などがある
また、製造条件を制御すると、電磁気素子用絶縁膜の構造を制御することができる。例えば、パルスレーザー堆積法を用いる場合、リーク電流の増大を抑制するためには、アモルファス膜が得られるように８００℃以下の基板温度での成膜及びポストアニールを行うのが好ましい。
[2. Method for manufacturing insulating film for electromagnetic element]
An insulating film for an electromagnetic element having a predetermined composition and structure can be manufactured by various methods. Specific examples of a method for manufacturing an insulating film for an electromagnetic element include a pulse laser deposition method, a sputtering method, a sol-gel method, and a vapor deposition method. In addition, controlling the manufacturing conditions controls the structure of the insulating film for an electromagnetic element. be able to. For example, when the pulse laser deposition method is used, in order to suppress an increase in leakage current, it is preferable to perform film formation and post-annealing at a substrate temperature of 800 ° C. or lower so as to obtain an amorphous film.
［３． 電界効果素子］
「電界効果素子」とは、半導体に電界を印加するための電極（ゲート電極）を備え、印加される電界の変化を半導体の電気的・磁気的特性の変化として出力することが可能な電子素子をいう。半導体とゲート電極の間には、本発明に係る電磁気素子用絶縁膜が設けられる。
このような電界効果素子としては、具体的には、
（１）ＦＥＴ、
（２）半導体Ａの表面に形成されたソース電極Ｓ及びドレイン電極Ｄを用いて、半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって半導体Ａ内に温度勾配を生じさせるＦＥＴ型の熱電素子、
などがある。
[3. Field effect element]
“Field effect element” is an electronic element that includes an electrode (gate electrode) for applying an electric field to a semiconductor and can output changes in the applied electric field as changes in the electrical and magnetic characteristics of the semiconductor. Say. An insulating film for an electromagnetic element according to the present invention is provided between the semiconductor and the gate electrode.
As such a field effect element, specifically,
(1) FET,
(2) Using the source electrode S and the drain electrode D formed on the surface of the semiconductor A, an electromotive force is taken out according to the temperature gradient generated in the semiconductor A, or a temperature gradient is generated in the semiconductor A by energization. FET type thermoelectric element
and so on.
［４． 電界効果素子の具体例（１）］
図１に、本発明の第１の実施の形態に係る電界効果素子の概略構成図を示す。図１において、電界効果素子１０は、半導体Ａと、ゲート絶縁膜Ｂと、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇとを備えている。
[4. Specific example of field effect element (1)]
FIG. 1 shows a schematic configuration diagram of a field effect element according to a first embodiment of the present invention. In FIG. 1, the
［４．１． 半導体Ａ］
［４．１．１． 半導体Ａの組成］
半導体Ａは、キャリア濃度が１０22個／ｃｍ3以下である材料からなる。キャリア濃度が高すぎると、半導体Ａが金属的となり、各種の電界効果を発現させるのが困難となる。キャリアは、電子又はホールのいずれであっても良い。
また、本発明において、ゲート絶縁膜Ｂには、後述するように本発明に係る電磁気素子用絶縁膜が用いられる。従って、半導体Ａにキャリアを局在させるためには、半導体Ａは、バンドギャップが、０．２ｅＶ以上電磁気素子用絶縁膜のバンドギャップ未満である必要がある。
半導体Ａは、キャリア濃度及びバンドギャップが所定の条件を満たすものであれば良く、その組成や結晶構造等は特に限定されるものではない。例えば、半導体Ａは、金属、金属間化合物、半金属、酸化物、炭化物、窒化物、酸窒化物などのいずれであっても良い。また、半導体Ａは、単結晶、多結晶、あるいは、非晶質であっても良い。
[4.1. Semiconductor A]
[4.1.1. Composition of Semiconductor A]
The semiconductor A is made of a material having a carrier concentration of 10 22 pieces / cm 3 or less. If the carrier concentration is too high, the semiconductor A becomes metallic and it is difficult to develop various electric field effects. The carrier may be either an electron or a hole.
In the present invention, the gate insulating film B uses the insulating film for an electromagnetic element according to the present invention as described later. Therefore, in order to localize the carriers in the semiconductor A, the semiconductor A needs to have a band gap of 0.2 eV or more and less than the band gap of the insulating film for an electromagnetic element.
The semiconductor A only needs to have a carrier concentration and a band gap that satisfy predetermined conditions, and its composition, crystal structure, and the like are not particularly limited. For example, the semiconductor A may be any of a metal, an intermetallic compound, a semimetal, an oxide, a carbide, a nitride, an oxynitride, and the like. Further, the semiconductor A may be single crystal, polycrystal, or amorphous.
半導体Ａの材料としては、具体的には、
（１）Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＡｌＮなどの非酸化物系半導体、
（２）ＳｒＴｉＯ3、ＬａＡｌＯ3、ＺｎＯ、ＮｉＯ、ＴｉＯ2、Ｃａ3Ｃｏ4Ｏ9、ＮａyＣｏＯ2（０．７≦ｙ≦１．０）、Ｉｎ2Ｏ3(ＺｎＯ)m（１≦ｍ≦１９）、ＳｒＴｉ1-xＮｂxＯ3、Ｌａ1-xＳｒxＴｉＯ3、Ｚｎ1-xＡｌxＯ3などの酸化物系半導体、
などがある。
半導体Ａは、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、半導体Ａは、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。いずれの材料を用いる場合であっても、適切なドーピングを行うことにより、キャリア濃度を調節することができる。
As a material of the semiconductor A, specifically,
(1) Non-oxide semiconductors such as Si, Ge, SiC, GaN, GaAs, AlN,
(2) SrTiO 3 , LaAlO 3 , ZnO, NiO, TiO 2 , Ca 3 Co 4 O 9 , Na y CoO 2 (0.7 ≦ y ≦ 1.0), In 2 O 3 (ZnO) m (1 ≦ m ≦ 19), oxide-based semiconductors such as SrTi 1-x Nb x O 3 , La 1-x Sr x TiO 3 , Zn 1-x Al x O 3 ,
and so on.
The semiconductor A may be made of any one of these materials, or may be made of two or more materials. Further, the semiconductor A may be composed of only the above-described material, or may be a composite including the above-described material as a main composition. Whichever material is used, the carrier concentration can be adjusted by performing appropriate doping.
これらの中でも、酸化物系半導体は、耐熱性に優れた電界効果素子が得られるので、半導体Ａの材料として特に好適である。また、酸化物の中でも、遷移金属を含む酸化物は、大きな電界効果（例えば、２次元的な閉じ込め効果による巨大熱起電力）を示すので、半導体Ａとして特に好適である。
電界効果素子が熱電素子である場合、ソースＳ−ドレインＤ間の伝導チャネルには、遷移金属を有し、ｄバンドを介して伝導する材料（例えば、ＳｒＴｉＯ3）を用いるのが好ましい。これは、遷移金属を含む酸化物は、ｄバンドを介して伝導するものが多く、ｄ電子キャリアの電子雲が比較的局在しており、二次元的な閉じこめ効果が顕著であるためである。
Among these, an oxide-based semiconductor is particularly suitable as a material for the semiconductor A because a field effect element having excellent heat resistance can be obtained. Among oxides, an oxide containing a transition metal is particularly suitable as the semiconductor A because it exhibits a large electric field effect (for example, a giant thermoelectromotive force due to a two-dimensional confinement effect).
When the field effect element is a thermoelectric element, it is preferable to use a material (for example, SrTiO 3 ) having a transition metal and conducting through the d band for the conduction channel between the source S and the drain D. This is because many transition metal oxides conduct through the d band, and the electron clouds of d electron carriers are relatively localized, so that the two-dimensional confinement effect is remarkable. .
［４．１．２． 半導体Ａの構造］
半導体Ａは、
（１）バルク材料、
（２）適当な基板(例えば、ガラス基板、表面に絶縁被膜を有するＳｉ基板など)の表面に形成された単一の材料からなる薄膜、
（３）２種以上の異なる材料からなる積層薄膜材料、
のいずれであっても良い。
[4.1.2. Structure of Semiconductor A]
Semiconductor A is
(1) Bulk material,
(2) A thin film made of a single material formed on the surface of a suitable substrate (for example, a glass substrate, a Si substrate having an insulating coating on the surface),
(3) a laminated thin film material comprising two or more different materials,
Either may be sufficient.
特に、２種以上の異なる材料からなる積層薄膜材料は、材料の組み合わせ及び薄膜の厚さを最適化することによって、大きな電界効果（例えば、２次元的な閉じ込め効果による巨大な熱起電力）が得られるので、半導体Ａとして好適である。
このような材料の組み合わせとしては、具体的には、ＳｒＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＴｉＯ2／ＳｒＴｉＯ3、ＢａＴｉＯ3／ＳｒＴｉ1-xＮｂxＯ3、ＳｒＴｉＯ3／Ｌａ1-xＳｒxＴｉＯ3、ＺｎＯ／Ｚｎ1-xＡｌxＯ3（但し、０≦ｘ≦０．５）などがある。
In particular, a laminated thin film material composed of two or more different materials has a large electric field effect (for example, a giant thermoelectromotive force due to a two-dimensional confinement effect) by optimizing the combination of materials and the thickness of the thin film. Since it is obtained, it is suitable as the semiconductor A.
Specific examples of such a combination of materials include SrTiO 3 / SrTi 1-x Nb x O 3 , TiO 2 / SrTiO 3 , BaTiO 3 / SrTi 1-x Nb x O 3 , SrTiO 3 / La 1- x Sr x TiO 3, ZnO / Zn 1-x Al x O 3 ( where, 0 ≦ x ≦ 0.5), and the like.
［４．２． ゲート絶縁膜Ｂ］
ゲート絶縁膜Ｂは、半導体Ａ−ゲート電極Ｇ間のキャリアの移動を抑制するためのものであり、半導体Ａとゲート電極Ｇの間に形成される。
本発明において、ゲート電極Ｇには、上述した本発明に係る電磁気素子用絶縁膜が用いられる。電磁気素子用絶縁膜の詳細については、上述した通りであるので、説明を省略する。
[4.2. Gate insulating film B]
The gate insulating film B is for suppressing carrier movement between the semiconductor A and the gate electrode G, and is formed between the semiconductor A and the gate electrode G.
In the present invention, the above-described insulating film for an electromagnetic element according to the present invention is used for the gate electrode G. The details of the insulating film for an electromagnetic element are as described above, and thus the description thereof is omitted.
［４．３． ソース電極Ｓ及びドレイン電極Ｄ］
ソース電極Ｓ及びドレイン電極Ｄは、半導体Ａの伝導チャネルにキャリアを流すための一対の電極である。
また、電界効果素子が熱電素子である場合、ソース電極Ｓ及びドレイン電極Ｄは、半導体Ａ内に生じた温度勾配に応じて起電力を取り出し、又は、通電によって半導体Ａ内に温度勾配を生じさせるために用いられる。
半導体Ａ内に温度勾配が生じた場合において、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向（熱流束の方向）に対して垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じないとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力は発生しない。一方、ソース電極Ｓ−ドレイン電極Ｄの通電方向が温度勾配の方向に対して非垂直であるとき（すなわち、ソース電極Ｓとドレイン電極Ｄとの間に温度差が生じたとき）には、ソース電極Ｓ−ドレイン電極Ｄ間に起電力が発生する。
また、ソース電極Ｓ−ドレイン電極Ｄ間に電流を流すと、半導体Ａに含まれる優勢キャリアの種類及び通電方向に応じて、いずれか一方が冷接点となり、他方が温接点となる。
[4.3. Source electrode S and drain electrode D]
The source electrode S and the drain electrode D are a pair of electrodes for flowing carriers through the conduction channel of the semiconductor A.
When the field effect element is a thermoelectric element, the source electrode S and the drain electrode D extract an electromotive force according to the temperature gradient generated in the semiconductor A, or cause a temperature gradient in the semiconductor A by energization. Used for.
When a temperature gradient occurs in the semiconductor A, when the energization direction of the source electrode S-drain electrode D is perpendicular to the direction of the temperature gradient (the direction of heat flux) (that is, the source electrode S and the drain electrode D). When no temperature difference occurs between the source electrode S and the drain electrode D, no electromotive force is generated. On the other hand, when the energization direction of the source electrode S-drain electrode D is non-perpendicular to the direction of the temperature gradient (that is, when a temperature difference is generated between the source electrode S and the drain electrode D), the source An electromotive force is generated between the electrode S and the drain electrode D.
Further, when a current is passed between the source electrode S and the drain electrode D, one of them becomes a cold junction and the other becomes a hot junction, depending on the type of dominant carrier contained in the semiconductor A and the energization direction.
ソース電極Ｓ及びドレイン電極Ｄの材料は、半導体Ａとの間で通電が可能なものであればよい。ソース電極Ｓ及びドレイン電極Ｄの材料としては、具体的には、Ｔｉ、ＩＴＯ、Ａｌ、ＺｎＯ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、Ｓｉ、又は、これらの少なくとも１種以上を含む多層膜などがある。
また、ソース電極Ｓ及びドレイン電極Ｄの形状、配置等は、特に限定されるものではなく、目的に応じて任意に選択することができる。
The source electrode S and the drain electrode D may be made of any material that can be energized with the semiconductor A. Specific examples of the material of the source electrode S and the drain electrode D include Ti, ITO, Al, ZnO, Cu, Ni, Au, Ag, Si, or a multilayer film including at least one of these. .
Moreover, the shape, arrangement | positioning, etc. of the source electrode S and the drain electrode D are not specifically limited, According to the objective, it can select arbitrarily.
［４．４． ゲート電極Ｇ］
ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するための電極である。
ゲート電極Ｇの材料は、半導体Ａに所定の電界を印加することが可能なものであればよい。ゲート電極Ｇの材料としては、具体的には、Ｔｉ、Ｓｉ、ＩＴＯ、ＺｎＯ、Ａｌ、Ｃｕ、Ｎｉ、Ａｕ、Ａｇ、又は、これらの少なくとも１種以上を含む多層膜などがある。
[4.4. Gate electrode G]
The gate electrode G is an electrode for applying an electric field in a direction perpendicular to the energizing direction between the source electrode S and the drain electrode D.
The material of the gate electrode G may be any material that can apply a predetermined electric field to the semiconductor A. Specific examples of the material of the gate electrode G include Ti, Si, ITO, ZnO, Al, Cu, Ni, Au, Ag, and a multilayer film including at least one of these.
ゲート電極Ｇの形状、配置、大きさ等は、特に限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができるものであればよい。
例えば、図１に示すように、ソース電極Ｓとドレイン電極Ｄが形成された面と同一面上にゲート絶縁膜Ｂを形成し、ゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、ソース電極Ｓとドレイン電極Ｄが形成された面（半導体Ａの表面）とは反対側の面（半導体Ａの裏面）にゲート絶縁膜Ｂを形成し、ゲート絶縁膜Ｂの表面にゲート電極Ｇを形成しても良い。
あるいは、図示はしないが、半導体Ａが薄膜である場合、基板（例えば、ガラス基板）の表面にゲート電極Ｇを形成し、その上にゲート絶縁膜Ｂ、半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄをこの順で形成しても良い。
あるいは、図示はしないが、ゲート電極Ｇを兼ねた基板（例えば、シリコン基板）表面にゲート絶縁膜Ｂを形成し、その上に半導体Ａからなる薄膜、並びに、ソース電極Ｓ及びドレイン電極Ｄをこの順で形成しても良い。
The shape, arrangement, size, and the like of the gate electrode G are not particularly limited as long as the electric field can be applied in a direction perpendicular to the energization direction between the source electrode S and the drain electrode D. .
For example, as shown in FIG. 1, the gate insulating film B may be formed on the same surface as the surface on which the source electrode S and the drain electrode D are formed, and the gate electrode G may be formed on the surface of the gate insulating film B. .
Alternatively, although not shown, the gate insulating film B is formed on the surface (the back surface of the semiconductor A) opposite to the surface where the source electrode S and the drain electrode D are formed (the surface of the semiconductor A). Alternatively, the gate electrode G may be formed on the surface.
Alternatively, although not shown, when the semiconductor A is a thin film, a gate electrode G is formed on the surface of a substrate (for example, a glass substrate), a gate insulating film B, a thin film made of the semiconductor A, and a source electrode The S and drain electrodes D may be formed in this order.
Alternatively, although not shown, a gate insulating film B is formed on the surface of a substrate (for example, a silicon substrate) that also serves as the gate electrode G, and a thin film made of the semiconductor A, and a source electrode S and a drain electrode D are formed thereon. You may form in order.
さらに、図１に示す例において、ゲート電極Ｇは、ソース電極Ｓとドレイン電極Ｄの間に形成されているが、ゲート電極Ｇの配置は、これに限定されるものではなく、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加することができる配置であればよい
また、ゲート電極Ｇは、ソース電極Ｓ−ドレイン電極Ｄ間の伝導チャネル内にキャリアを引き寄せるためのものであるので、半導体Ａのいずれか一方の面に形成されていればよいが、ゲート電極Ｇと対になる電極（バックゲート）をゲート電極Ｇが形成された面とは反対の面に形成し、ゲート電極Ｇ−バックゲート間で電界を発生させても良い。
Further, in the example shown in FIG. 1, the gate electrode G is formed between the source electrode S and the drain electrode D, but the arrangement of the gate electrode G is not limited to this, and the source electrode S− Any arrangement that can apply an electric field in a direction perpendicular to the energization direction between the drain electrodes D may be used. The gate electrode G is used to attract carriers into the conduction channel between the source electrode S and the drain electrode D. Therefore, an electrode (back gate) that is paired with the gate electrode G is formed on the surface opposite to the surface on which the gate electrode G is formed. An electric field may be generated between the gate electrode G and the back gate.
さらに、ゲート電極Ｇは、図示はしないが、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って（又は、温度勾配の方向に沿って）、複数に分割されていても良い。
この場合、ゲート電極Ｇの分割数、配置等は、特に限定されるものではなく、通電方向に沿って、独立にゲート電圧を加えることが可能なものであれば良い。
ゲート電極Ｇをソース電極Ｓ−ドレイン電極Ｄ間の通電方向に沿って複数に分割すると、位置に応じてチャネル内のキャリア濃度を変化させることができる。
そのため、電界効果素子が熱電素子である場合において、半導体Ａ内の温度分布に応じて、半導体Ａ内のキャリア分布が一定となるように、独立にゲート電圧を制御すると、熱電変換効率をカルノー効率に近づけることができる。
Furthermore, although not shown, the gate electrode G may be divided into a plurality along the energization direction between the source electrode S and the drain electrode D (or along the temperature gradient direction).
In this case, the number and arrangement of the gate electrodes G are not particularly limited as long as the gate voltage can be independently applied along the energization direction.
When the gate electrode G is divided into a plurality along the energization direction between the source electrode S and the drain electrode D, the carrier concentration in the channel can be changed according to the position.
Therefore, when the field effect element is a thermoelectric element, if the gate voltage is controlled independently so that the carrier distribution in the semiconductor A becomes constant according to the temperature distribution in the semiconductor A, the thermoelectric conversion efficiency is reduced to the Carnot efficiency. Can be approached.
［５． 電界効果素子の具体例（２）］
図２に、本発明の第２の実施の形態に係る電界効果素子の概略構成図を示す。図２において、電界効果素子２０は、半導体Ａと、ゲート絶縁膜Ｂと、ソース電極Ｓと、ドレイン電極Ｄと、ゲート電極Ｇとを備えている。
[5. Specific example of field effect element (2)]
In FIG. 2, the schematic block diagram of the field effect element which concerns on the 2nd Embodiment of this invention is shown. In FIG. 2, the
［５．１． 半導体層Ａ］
図２に示す電界効果素子２０において、半導体Ａは、第１層Ａ'と、第１層Ａ'の上に形成された第１層Ａ'とは異なる組成を有するチャネル層Ｃとを備えた積層薄膜材料からなる。
第１層Ａ'及びチャネル層Ｃは、それぞれ、キャリア濃度及びバンドギャップが上述した条件を満たし、かつ、互いに異なる組成を有していれば良い。
[5.1. Semiconductor layer A]
In the
The first layer A ′ and the channel layer C only need to satisfy the above-described conditions for the carrier concentration and the band gap, and have different compositions from each other.
第１層Ａ'及びチャネル層Ｃの材料としては、具体的には、
（１）Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＡｌＮなどの非酸化物系半導体、
（２）ＳｒＴｉＯ3、ＬａＡｌＯ3、ＺｎＯ、ＮｉＯ、ＴｉＯ2、Ｃａ3Ｃｏ4Ｏ9、ＮａyＣｏＯ2（０．７≦ｙ≦１．０）、Ｉｎ2Ｏ3(ＺｎＯ)m（１≦ｍ≦１９）、ＳｒＴｉ1-xＮｂxＯ3、Ｌａ1-xＳｒxＴｉＯ3、Ｚｎ1-xＡｌxＯ3などの酸化物系半導体、
などがある。
第１層Ａ'及びチャネル層Ｃは、それぞれ、これらのいずれか１種の材料からなるものでも良く、あるいは、２種以上の材料からなるものでも良い。また、第１層Ａ'及びチャネル層Ｃは、それぞれ、上述した材料のみからなるものでも良く、あるいは、上述した材料を主な組成として含む複合体であっても良い。いずれの材料を用いる場合であっても、適切なドーピングを行うことにより、キャリア濃度を調節することができる。
Specifically, as the material of the first layer A ′ and the channel layer C,
(1) Non-oxide semiconductors such as Si, Ge, SiC, GaN, GaAs, AlN,
(2) SrTiO 3 , LaAlO 3 , ZnO, NiO, TiO 2 , Ca 3 Co 4 O 9 , Na y CoO 2 (0.7 ≦ y ≦ 1.0), In 2 O 3 (ZnO) m (1 ≦ m ≦ 19), oxide-based semiconductors such as SrTi 1-x Nb x O 3 , La 1-x Sr x TiO 3 , Zn 1-x Al x O 3 ,
and so on.
Each of the first layer A ′ and the channel layer C may be made of any one of these materials, or may be made of two or more materials. Further, each of the first layer A ′ and the channel layer C may be made of only the above-described material, or may be a composite including the above-described material as a main composition. Whichever material is used, the carrier concentration can be adjusted by performing appropriate doping.
第１層Ａ'とチャネル層Ｃの組み合わせを最適化すると、高い電界効果（例えば、２次元的な閉じこめ効果による巨大熱起電力）が得られる。
特に、
（１）電子キャリアの場合において、チャネル層Ｃの伝導帯下端が第１層Ａ'のものより低いとき、あるいは、
（２）ホールキャリアの場合において、チャネル層Ｃの価電子帯上端が第１層Ａ'のものより高いとき
には、チャネル層Ｃにキャリアを局在させることができるので、高い電界効果が得られる。
このような高い電界効果が得られる第１層Ａ'／チャネル層Ｃの組み合わせとしては、例えば、ＬａＡｌＯ3／ＳｒＴｉＯ3、ＬａＴｉＯ3／ＳｒＴｉＯ3、ＳｒＴｉＯ3／Ｎｄ−doped ＳｒＴｉＯ3、ＳｒＴｉＯ3／ＴｉＯ2、ＬａＡｌＯ3／ＴｉＯ2、ＬａＴｉＯ3／ＴｉＯ2、ＺｎＭｎＯ／ＺｎＯ、ＺｎＭｇＯ／ＺｎＯ、ＡｌＧａＡｓ／ＧａＡｓなどがある。
When the combination of the first layer A ′ and the channel layer C is optimized, a high electric field effect (for example, a giant thermoelectromotive force due to a two-dimensional confinement effect) is obtained.
In particular,
(1) In the case of electron carriers, when the conduction band lower end of the channel layer C is lower than that of the first layer A ′, or
(2) In the case of hole carriers, when the upper end of the valence band of the channel layer C is higher than that of the first layer A ′, carriers can be localized in the channel layer C, so that a high electric field effect is obtained.
As a combination of the first layer A ′ / channel layer C that can obtain such a high electric field effect, for example, LaAlO 3 / SrTiO 3 , LaTiO 3 / SrTiO 3 , SrTiO 3 / Nd-doped SrTiO 3 , SrTiO 3 / TiO 2 , LaAlO 3 / TiO 2 , LaTiO 3 / TiO 2 , ZnMnO / ZnO, ZnMgO / ZnO, AlGaAs / GaAs, and the like.
チャネル層Ｃの厚さは、電界効果特性に影響を与える。チャネル層Ｃの厚さが薄すぎると、表面粗さによってチャネルが不連続になるので好ましくない。従って、チャネル層Ｃの厚さは、０．５ｎｍ以上が好ましい。
一方、チャネル層Ｃの厚さが厚すぎると、キャリアを２次元的に閉じこめるのが困難となる。従って、チャネル層Ｃの厚さは、１０ｎｍ以下が好ましい。
The thickness of the channel layer C affects the field effect characteristics. If the channel layer C is too thin, the channel becomes discontinuous due to surface roughness, which is not preferable. Therefore, the thickness of the channel layer C is preferably 0.5 nm or more.
On the other hand, if the thickness of the channel layer C is too thick, it is difficult to confine carriers in two dimensions. Therefore, the thickness of the channel layer C is preferably 10 nm or less.
半導体層Ａ（すなわち、主層Ａ'及びチャネル層Ｃ）に関するその他の点は、第１の実施の形態と同様であるので、説明を省略する。 Other points regarding the semiconductor layer A (that is, the main layer A ′ and the channel layer C) are the same as those in the first embodiment, and thus the description thereof is omitted.
［５．２． その他の構造］
ゲート絶縁膜Ｂ、ソース電極Ｓ、ドレイン電極Ｄ、及び、ゲート電極Ｇについては、第１の実施の形態と同様であるので、説明を省略する。
[5.2. Other structures]
Since the gate insulating film B, the source electrode S, the drain electrode D, and the gate electrode G are the same as those in the first embodiment, description thereof is omitted.
［６． 電磁気素子用絶縁膜及び電界効果素子の作用］
（１）式で表されるＣ１２Ａ７系化合物は、バンドギャップが大きく、かつ、誘電率も大きい。しかも、Ｃ１２Ａ７系化合物からなるアモルファス膜をキャリアが流れる領域の上に形成すると、アモルファス膜とキャリアが流れる領域との界面において欠陥準位が形成されにくくなる。
そのため、これを各種電磁気素子の絶縁膜として用いると、
（ａ）リーク電流の増大を抑制することができる、
（ｂ）絶縁膜を薄膜化することができるので、素子を微細化することができる、
（ｃ）界面に欠陥準位が形成されにくいので、素子の動作が安定化する、
（ｄ）基板上に絶縁膜をエピタキシャル成長させる必要がないので、格子定数の異なる他の基板への応用も容易である、
という効果が得られる。
[6. Action of insulating film for electromagnetic element and field effect element]
The C12A7 compound represented by the formula (1) has a large band gap and a large dielectric constant. In addition, when an amorphous film made of a C12A7-based compound is formed on a region where carriers flow, defect levels are hardly formed at the interface between the amorphous film and the region where carriers flow.
Therefore, when this is used as an insulating film for various electromagnetic elements,
(A) An increase in leakage current can be suppressed,
(B) Since the insulating film can be thinned, the element can be miniaturized.
(C) Since the defect level is hardly formed at the interface, the operation of the element is stabilized.
(D) Since it is not necessary to epitaxially grow an insulating film on the substrate, it can be easily applied to other substrates having different lattice constants.
The effect is obtained.
電磁気素子用絶縁膜としてＣ１２Ａ７系アモルファス膜を用いると、高い絶縁耐圧性、再現性、熱的安定性が得られる。例えば、これをＦＥＴに応用した場合、ゲートリーク電流密度：１×１０-6Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下、ノーマリーオフ、ＯＮ／ＯＦＦ比：１×１０6以上、サブスレッショルドＳ値：０．５Ｖ以下が得られる。
また、電界強度を１×１０4〜１×１０6Ｖ／ｃｍと変化させることにより、熱起電力を−１．６ｍＶ／Ｋ〜−０．５ｍＶ／Ｋと変化させることができる。
When a C12A7 amorphous film is used as an insulating film for an electromagnetic element, high withstand voltage, reproducibility, and thermal stability can be obtained. For example, when this is applied to an FET, the gate leakage current density is 1 × 10 −6 A / cm 2 (@ 1 MV / cm) or less, normally off, ON / OFF ratio: 1 × 10 6 or more, subthreshold S Value: 0.5V or less is obtained.
Moreover, the thermoelectromotive force can be changed from -1.6 mV / K to -0.5 mV / K by changing the electric field strength from 1 × 10 4 to 1 × 10 6 V / cm.
本発明に係る電界効果素子のゲート電極Ｇに電圧を印加すると、ソース−ドレイン間に形成される伝導チャネル領域のキャリア数及びチャネル深さが変化する。そのため、ゲート電圧により、ソース−ドレイン間の電流を制御することができる。この点は、通常のＦＥＴと同様であるが、本発明に係る電界効果素子のゲート絶縁膜は、アモルファスのＣ１２Ａ７系化合物からなる。 When a voltage is applied to the gate electrode G of the field effect element according to the present invention, the number of carriers and the channel depth of the conduction channel region formed between the source and the drain change. Therefore, the source-drain current can be controlled by the gate voltage. Although this point is the same as that of a normal FET, the gate insulating film of the field effect element according to the present invention is made of an amorphous C12A7-based compound.
Ｃ１２Ａ７系化合物は、バンドギャップが６ｅＶとワイドギャップの半導体基板（例えば、ＳｒＴｉＯ3の場合、３．２ｅＶ）より大きいため、基板表面で絶縁膜として機能する。また、通常用いられるＳｉＯ2膜（誘電率：約４）より高い誘電率（約１２）を有するため、キャパシタ容量が大きく、微細化に適している。
また、アモルファス構造を備えたＣ１２Ａ７系化合物は、結晶粒界がないため、伝導チャネルとの界面に欠陥準位を形成しにくい。そのため、ＦＥＴ特性が不安定になることがない。また、Ｃ１２Ａ７系化合物は、ガラス転移温度：８３０℃、融点：１４００℃であるため、通常のＦＥＴ動作温度範囲（１００℃以下）で安定なガラス状態を維持できる。
Since the C12A7 compound is larger than a semiconductor substrate having a band gap of 6 eV and a wide gap (for example, 3.2 eV in the case of SrTiO 3 ), it functions as an insulating film on the substrate surface. In addition, since it has a higher dielectric constant (about 12) than a commonly used SiO 2 film (dielectric constant: about 4), it has a large capacitor capacity and is suitable for miniaturization.
In addition, since the C12A7-based compound having an amorphous structure has no crystal grain boundary, it is difficult to form a defect level at the interface with the conduction channel. Therefore, the FET characteristics do not become unstable. Further, since the C12A7-based compound has a glass transition temperature: 830 ° C. and a melting point: 1400 ° C., it can maintain a stable glass state in a normal FET operating temperature range (100 ° C. or less).
ゲート電極Ｇ直下の半導体Ａの表面において伝導キャリア数を変化させると、ソース−ドレイン間の温度勾配に応じた熱起電力αを制御することができる。通常、キャリア数が少ないと大きな熱起電力が、多いと小さな熱起電力が生じる。さらに、大きなゲート電圧を印加し、チャネル深さが電子のドブロイ波長（ＳｒＴｉＯ3の場合、６ｎｍ）より小さくなると、既に知られているように、キャリアが２次元的に閉じこめられ、その量子効果により巨大な熱起電力が生じる（非特許文献８参照）。
特に、半導体Ａの表面に薄い閉じ込め層（チャネル層Ｃ）を形成し、ゲート電圧印加時にキャリアがその閉じ込め層に効率よく局在するようなポテンシャル構造にすれば、低いゲート電圧でも２次元閉じ込め効果を顕著にすることができる。２次元閉じ込め状態では、熱起電力と電気伝導度のどちらも大きく、熱電パワーファクター及び熱電変換効率が高い。
When the number of conductive carriers is changed on the surface of the semiconductor A immediately under the gate electrode G, the thermoelectromotive force α corresponding to the temperature gradient between the source and the drain can be controlled. Usually, when the number of carriers is small, a large thermoelectromotive force is generated, and when it is large, a small thermoelectromotive force is generated. Furthermore, when a large gate voltage is applied and the channel depth becomes smaller than the de Broglie wavelength of electrons (6 nm in the case of SrTiO 3 ), as already known, carriers are confined two-dimensionally, due to the quantum effect. A huge thermoelectromotive force is generated (see Non-Patent Document 8).
In particular, if a thin confinement layer (channel layer C) is formed on the surface of the semiconductor A and the potential structure is such that carriers are efficiently localized in the confinement layer when a gate voltage is applied, the two-dimensional confinement effect can be achieved even at a low gate voltage. Can be prominent. In the two-dimensional confinement state, both the thermoelectromotive force and the electric conductivity are large, and the thermoelectric power factor and the thermoelectric conversion efficiency are high.
（実施例１、比較例１〜２）
［１． ＳｒＴｉＯ3電界効果トランジスタの作製］
ＳｒＴｉＯ3単結晶（結晶方位（１００）、１０ｍｍ×１０ｍｍ×０．５ｍｍ、信光社製）を大気中１２００℃、３０ｍｉｎ加熱することにより、表面をＳｒＴｉＯ3 １単位格子（約０．４ｎｍ）のステップとテラスのみからなる超平坦化した。この超平坦基板表面上にパルスレーザー堆積法（ＫｒＦエキシマレーザー、基板加熱なし）により、図１に示すトップゲート型電界効果トランジスタを作製した。本実施例では、チャネル幅Ｗ＝４００μｍ、チャネル長Ｌ＝２００μｍとした。
ソース電極Ｓ、ドレイン電極Ｄは、電子ビーム蒸着により作製したＴｉ薄膜であり、厚さは２０ｎｍとした。
(Example 1, Comparative Examples 1-2)
[1. Fabrication of SrTiO 3 field effect transistor]
A SrTiO 3 single crystal (crystal orientation (100), 10 mm × 10 mm × 0.5 mm, manufactured by Shinko) was heated in the atmosphere at 1200 ° C. for 30 min, so that the surface was a step of SrTiO 3 unit cell (about 0.4 nm). And flattened only consisting of a terrace. A top gate type field effect transistor shown in FIG. 1 was fabricated on the surface of the ultra-flat substrate by a pulse laser deposition method (KrF excimer laser, without substrate heating). In this embodiment, the channel width W = 400 μm and the channel length L = 200 μm.
The source electrode S and the drain electrode D were Ti thin films produced by electron beam evaporation, and the thickness was 20 nm.
次に、ゲート絶縁膜ＢとしてアモルファスＣ１２Ａ７膜をパルスレーザー堆積法（ＫｒＦエキシマレーザー、基板加熱なし、雰囲気酸素圧力：０．１ＭＰａ）により形成した（実施例１）。ゲート絶縁膜の厚さは、２０ｎｍとした。ターゲットには、非特許文献７に記載の方法で作製された多結晶Ｃ１２Ａ７焼結体を用いた。
比較として、同様のＰＬＤ条件にて、
（１）アモルファスＡｌ2Ｏx膜（膜厚：２００ｎｍ、比較例１）、
（２）ＭｇＯ膜（膜厚：２ｎｍ）とその上に形成されたアモルファスＬａＡｌＯ3膜（膜厚：２００ｎｍ）からなる積層膜（比較例２）、
をそれぞれゲート絶縁膜に用いたＦＥＴを作製した。
Next, an amorphous C12A7 film was formed as a gate insulating film B by a pulse laser deposition method (KrF excimer laser, no substrate heating, atmospheric oxygen pressure: 0.1 MPa) (Example 1). The thickness of the gate insulating film was 20 nm. As the target, a polycrystalline C12A7 sintered body produced by the method described in Non-Patent Document 7 was used.
For comparison, under similar PLD conditions,
(1) Amorphous Al 2 O x film (film thickness: 200 nm, comparative example 1),
(2) A laminated film (Comparative Example 2) composed of an MgO film (film thickness: 2 nm) and an amorphous LaAlO 3 film (film thickness: 200 nm) formed thereon,
FETs were respectively used for the gate insulating film.
さらに、ゲート絶縁膜Ｂの上に、ゲート電極Ｇ（Ｔｉ、２０ｎｍ）を蒸着により形成した。最後に、大気中、２００℃の熱処理を行った。 Further, a gate electrode G (Ti, 20 nm) was formed on the gate insulating film B by vapor deposition. Finally, heat treatment at 200 ° C. was performed in the atmosphere.
［２． 試験方法及び結果］
［２．１． Ｘ線回折、Ｒrms、粒径、密度］
図３に、実施例１で得られたＣ１２Ａ７膜のＸ線回折パターンを示す。図３より、実施例１で得られたＣ１２Ａ７膜の回折パターンは、非特許文献７で示されるアモルファスＣ１２Ａ７と一致することが確認できた。
また、原子間力顕微鏡で測定した二乗平均粗さ（Ｒrms）は、０．２ｎｍであった（測定条件：範囲＝２μｍ×２μｍ、ＡＦＭ走査数＝５１２）。これは、ＳｒＴｉＯ3基板とほぼ同じ値であった。
原子間力顕微鏡で粒状組織の粒径を測定したところ、粒径が２０ｎｍ以上のものは観測されなかった（測定条件：測定範囲＝２μｍ×２μｍ及び５００ｎｍ×５００ｎｍ、走査数＝５１２）。
さらに、高分解能薄膜用Ｘ線回折装置で測定した密度は、２．９２ｇ／ｃｍ3であった（測定条件：ＡＴＸ−Ｇ、リガク製、Ｃｕ−Ｋα1線、出力１５ｋＷ）。
[2. Test method and results]
[2.1. X-ray diffraction, Rrms, particle size, density]
FIG. 3 shows an X-ray diffraction pattern of the C12A7 film obtained in Example 1. From FIG. 3, it was confirmed that the diffraction pattern of the C12A7 film obtained in Example 1 was consistent with the amorphous C12A7 shown in Non-Patent Document 7.
The root mean square roughness (Rrms) measured with an atomic force microscope was 0.2 nm (measurement conditions: range = 2 μm × 2 μm, AFM scanning number = 512). This was almost the same value as that of the SrTiO 3 substrate.
When the particle size of the granular structure was measured with an atomic force microscope, particles having a particle size of 20 nm or more were not observed (measurement conditions: measurement range = 2 μm × 2 μm and 500 nm × 500 nm, number of scans = 512).
Furthermore, the density measured by the X-ray diffractometer for high resolution thin film was 2.92 g / cm 3 (measuring conditions: ATX-G, manufactured by Rigaku, Cu-K α1 line, output 15 kW).
［２．２． ＳｒＴｉＯ3電界効果トランジスタのトランジスタ動作特性］
作製したＳｒＴｉＯ3トランジスタのチャネルはｎ型であり、ゲート電極Ｇに正の電界を印加することにより、チャネルに伝導電子が蓄積され、Ｓ−Ｄ電極間が低抵抗化する。図４及び表１に、実施例１で得られたＦＥＴの出力特性（室温）を示す。Ｉ−Ｖカーブには明瞭なピンチオフが見られ、ゲート電圧の増加に伴い電流が増加する典型的なｎ型電界効果トランジスタ特性が得られた（図４（ａ）及び図４（ｂ））。
また、ＯＮ／ＯＦＦ比は１０6オーダーであり、しきい値：０．３Ｖのノーマリーオフ特性を示し、ゲートリーク電流密度：１×１０-7Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下、サブスレッショルドＳ値：０．５Ｖ／decadeであった（図４（ａ））。さらに、実効移動度は、約４ｃｍ2／Ｖ／ｓと、ＳｒＴｉＯ3バルク値：５ｃｍ2／Ｖ／ｓに近い値を示した（図４（ｃ））。図４の特性の再現性及び歩留まりは良好で（１０ｍｍ角基板内で、正常動作９５％以上）、また特性のヒステリシスは見られなかった。
[2.2. Transistor operating characteristics of SrTiO 3 field effect transistor]
The channel of the fabricated SrTiO 3 transistor is n-type, and by applying a positive electric field to the gate electrode G, conduction electrons are accumulated in the channel and the resistance between the S-D electrodes is reduced. 4 and Table 1 show the output characteristics (room temperature) of the FET obtained in Example 1. FIG. A clear pinch-off was observed in the IV curve, and typical n-type field effect transistor characteristics in which the current increased as the gate voltage increased were obtained (FIGS. 4A and 4B).
The ON / OFF ratio is on the order of 10 6 , the threshold value shows a normally-off characteristic of 0.3 V, the gate leakage current density is 1 × 10 −7 A / cm 2 (@ 1 MV / cm) or less, The subthreshold S value was 0.5 V / decade (FIG. 4A). Further, the effective mobility is about 4cm 2 / V / s, SrTiO 3 bulk value: shows a value close to 5cm 2 / V / s (FIG. 4 (c)). The reproducibility and yield of the characteristics of FIG. 4 were good (normal operation 95% or more in a 10 mm square substrate), and no hysteresis of the characteristics was observed.
一方、表１で示されるように、比較例１では、サブスレッショルドＳ値が２．４Ｖ／decadeと大きく、立ち上がり特性が良くなかった。また、比較例２では、ゲートリーク電流密度：１×１０-5Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）と大きかった。実効移動度は、比較例１、２ともに、１ｃｍ2／Ｖ／ｓ以下であり、ＳｒＴｉＯ3バルク値を大きく下回った。
以上より、アモルファスＣ１２Ａ７膜がゲート絶縁膜として優れいていることが示された。
On the other hand, as shown in Table 1, in Comparative Example 1, the subthreshold S value was as large as 2.4 V / decade, and the rising characteristics were not good. In Comparative Example 2, the gate leakage current density was as large as 1 × 10 −5 A / cm 2 (@ 1 MV / cm). The effective mobility was 1 cm 2 / V / s or less in both Comparative Examples 1 and 2 , which was significantly lower than the SrTiO 3 bulk value.
From the above, it was shown that the amorphous C12A7 film is excellent as a gate insulating film.
［２．３． ＳｒＴｉＯ3電界効果トランジスタの熱電特性］
上述のトランジスタ動作特性測定におけるＳ電極及びＤ電極上に、それぞれ、１本ずつ熱電対（Ｋタイプ）を接触させ、温度をモニターした。ヒーターとペルチェクーラーを用いてＳ−Ｄ電極間に０．２〜１．５Ｋの温度差を付与することにより、熱起電力−温度差の関係を測定した。得られた直線の傾きから、ゼーベック係数αを算出した。
[2.3. Thermoelectric characteristics of SrTiO 3 field effect transistor]
One thermocouple (K type) was brought into contact with each of the S electrode and the D electrode in the transistor operating characteristic measurement described above, and the temperature was monitored. By applying a temperature difference of 0.2 to 1.5 K between the SD electrodes using a heater and a Peltier cooler, the relationship between the thermoelectromotive force and the temperature difference was measured. From the slope of the obtained straight line, the Seebeck coefficient α was calculated.
図５（ａ）に、ゲート電界強度に対するゼーベック係数αを示す。また、ＳｒＴｉＯ3バルクの熱起電力とキャリア濃度の関係から見積もった、本トランジスタのチャネル部分に誘起されたキャリア濃度ｎ3Dを示す。αの符号は、すべて負であった。これは、ゲート電圧によって誘起された伝導キャリアが電子であることを示す。
熱起電力の絶対値は、電界強度に伴い減少し、熱起電力の制御が可能であることが示された。これは、チャネルの伝導電子濃度が増加したことに対応している。図５（ｂ）に、このキャリア濃度（図５（ａ）のｎ3D）とホール測定から得られたシートキャリア濃度（図５（ａ）のｎxx）から見積もったチャネル深さｔeff.を示す。これより、チャネルの深さは、約１５ｎｍ（＠１．５ＭＶ／ｃｍ）であった。
以上の結果より、本発明の素子構造によって、熱電特性を制御できることがわかった。
FIG. 5A shows the Seebeck coefficient α with respect to the gate electric field intensity. In addition, the carrier concentration n 3D induced in the channel portion of this transistor, which is estimated from the relationship between the thermoelectromotive force of SrTiO 3 bulk and the carrier concentration, is shown. The signs of α were all negative. This indicates that the conduction carriers induced by the gate voltage are electrons.
The absolute value of the thermoelectromotive force decreased with the electric field strength, indicating that the thermoelectromotive force can be controlled. This corresponds to an increase in the conduction electron concentration of the channel. FIG. 5B shows the channel depth t eff. Estimated from this carrier concentration (n 3D in FIG. 5A) and the sheet carrier concentration (n xx in FIG. 5A) obtained from the hole measurement . Show. Thus, the channel depth was about 15 nm (@ 1.5 MV / cm).
From the above results, it was found that the thermoelectric characteristics can be controlled by the element structure of the present invention.
さらに、チャネル深さを小さくすると、２次元電子ガスによる熱起電力の増大が生じる。これを容易に実現するために、例えば、図２に示すように、ＳｒＴｉＯ3チャネル層ＣをＬａＡｌＯ3絶縁基板上に形成し、チャネル層Ｃの深さＳｒＴｉＯ3薄膜の膜厚によって制限させることが望ましい。
チャネル層Ｃの深さをＳｒＴｉＯ3のドブロイ波長（〜６ｎｍ）より小さくし、かつゲート電圧の印加によって電子キャリアをチャネル部に誘引することで、２次元電子ガスを実現することができる。また、同時に、ヘテロ界面で２次元電子ガスが生じることが知られているＴｉＯ2薄膜／ＳｒＴｉＯ3薄膜を用いても良い（非特許文献８参照）。
また、キャリアが電子であるＳｒＴｉＯ3に代えて、ｐ型伝導体（例えば、Ｃａ3Ｃｏ4Ｏ9）の表面にゲート電極を形成し、負のゲート電圧を印加すると、伝導ホールをチャネル部に局在させることができる。
Further, when the channel depth is reduced, the thermoelectromotive force increases due to the two-dimensional electron gas. In order to realize this easily, for example, as shown in FIG. 2, the SrTiO 3 channel layer C is formed on the LaAlO 3 insulating substrate, and the depth of the channel layer C is limited by the thickness of the SrTiO 3 thin film. desirable.
A two-dimensional electron gas can be realized by making the depth of the channel layer C smaller than the de Broglie wavelength (˜6 nm) of SrTiO 3 and attracting electron carriers to the channel portion by applying a gate voltage. At the same time, a TiO 2 thin film / SrTiO 3 thin film that is known to generate a two-dimensional electron gas at the heterointerface may be used (see Non-Patent Document 8).
Further, when a gate electrode is formed on the surface of a p-type conductor (for example, Ca 3 Co 4 O 9 ) instead of SrTiO 3 whose carriers are electrons, and a negative gate voltage is applied, the conduction hole is formed in the channel portion. Can be localized.
（実施例２）
［１． 試料の作製］
Ｃ１２Ａ７膜を形成する際に基板を種々の温度で加熱した以外は、実施例１と同様にしてＦＥＴを作製した。
［２． 試験方法］
実施例１と同一の条件下で、Ｃ１２Ａ７膜のＲrmsを測定した。また、実施例１と同様の手順に従い、トランジスタ特性（１ＭＶ／ｃｍの電界を印加したときのゲートリーク電流密度）を測定した。
(Example 2)
[1. Preparation of sample]
An FET was fabricated in the same manner as in Example 1 except that the substrate was heated at various temperatures when forming the C12A7 film.
[2. Test method]
Under the same conditions as in Example 1, Rrms of the C12A7 film was measured. Further, according to the same procedure as in Example 1, transistor characteristics (gate leakage current density when an electric field of 1 MV / cm was applied) were measured.
［３． 結果］
表２に、その結果を示す。なお、表２中、「○」は、１ＭＶ／ｃｍの電界を印加したときにゲートリーク電流密度が１×１０-6Ａ／ｃｍ2以下であることを示す。また、「×」は、１ＭＶ／ｃｍの電界を印加したときにゲートリーク電流が１×１０-6Ａ／ｃｍ2を超えた（ショートした）ことを示す。
表２より、
（１）Ｃ１２Ａ７膜を結晶化させるためには８００℃以上の加熱が必要であるが、成膜時の基板温度が高くなるほど、Ｃ１２Ａ７膜の二乗表面粗さＲrmsが粗くなる、
（２）Ｃ１２Ａ７膜のＲrmsが大きくなるほど、ショートしやすくなる、
（３）成膜時の基板温度を４００℃以下にすると、Ｃ１２Ａ７膜のＲrmsが０．５ｎｍ以下となる、
（４）成膜時の基板温度を３００℃以下にすると、Ｃ１２Ａ７膜のＲrmsが０．３ｎｍ以下となり、１ＭＶ／ｃｍ時のゲートリーク電流密度が１×１０-6Ａ／ｃｍ2以下になる、
ことがわかる。
[3. result]
Table 2 shows the results. In Table 2, “◯” indicates that the gate leakage current density is 1 × 10 −6 A / cm 2 or less when an electric field of 1 MV / cm is applied. “×” indicates that the gate leakage current exceeded 1 × 10 −6 A / cm 2 (shorted) when an electric field of 1 MV / cm was applied.
From Table 2,
(1) Heating at 800 ° C. or higher is necessary to crystallize the C12A7 film, but the higher the substrate temperature during film formation, the rougher the square surface roughness Rrms of the C12A7 film.
(2) The shorter the Rrms of the C12A7 film, the easier it is to short-circuit.
(3) When the substrate temperature during film formation is 400 ° C. or less, Rrms of the C12A7 film is 0.5 nm or less.
(4) When the substrate temperature during film formation is 300 ° C. or less, the Rrms of the C12A7 film is 0.3 nm or less, and the gate leakage current density at 1 MV / cm is 1 × 10 −6 A / cm 2 or less.
I understand that.
以上、本発明の実施の形態について詳細に説明したが、本発明は上記実施の形態に何ら限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の改変が可能である。 Although the embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention.
本発明に係る電磁気素子用絶縁膜は、ＦＥＴ用のゲート絶縁膜、ＦＥＴ型熱電素子のゲート絶縁膜、ＴＭＲ素子の絶縁層などに用いることができる。
本発明に係る電界効果素子は、ＦＥＴ、ＦＥＴ型の熱電素子などに用いることができる。
The insulating film for an electromagnetic element according to the present invention can be used for a gate insulating film for an FET, a gate insulating film for an FET thermoelectric element, an insulating layer for a TMR element, and the like.
The field effect element according to the present invention can be used for FETs, FET type thermoelectric elements, and the like.
１０ 熱電素子
Ａ 半導体
Ｂ ゲート絶縁膜
Ｓ ソース電極
Ｄ ドレイン電極
Ｇ ゲート電極
10 Thermoelectric element A Semiconductor B Gate insulating film S Source electrode D Drain electrode G Gate electrode
Claims (11)
１２(ＣａxＳｒ1-x)Ｏ・７Ａｌ2Ｏ3 ・・・（１）
但し、０≦ｘ≦１ (1) An insulating film for an electromagnetic element having a composition represented by the formula and having an amorphous structure.
12 (Ca x Sr 1-x ) O · 7Al 2 O 3 ··· (1)
However, 0 ≦ x ≦ 1
リーク電流密度が１×１０-6Ａ／ｃｍ2（＠１ＭＶ／ｃｍ）以下である
請求項１から４までのいずれかに記載の電磁気素子用絶縁膜。 The dielectric breakdown electric field is 100 kV / cm or more,
5. The insulating film for an electromagnetic element according to claim 1, wherein a leakage current density is 1 × 10 −6 A / cm 2 (@ 1 MV / cm) or less.
（１）前記電界効果素子は、
半導体Ａと、
前記半導体Ａの上に形成されたソース電極Ｓ及びドレイン電極Ｄと、
前記ソース電極Ｓ−前記ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、
前記半導体Ａと前記ゲート電極Ｇとの間に形成されたゲート絶縁膜Ｂと
を備えている。
（２）前記ゲート絶縁膜Ｂは、請求項１から５までのいずれかに記載の電磁気素子用絶縁膜からなる。
（３）前記半導体Ａは、キャリア濃度が１０22個／ｃｍ3以下であり、かつ、バンドギャップが０．２ｅＶ以上前記電磁気素子用絶縁膜のバンドギャップ未満である。 A field effect device having the following configuration.
(1) The field effect element is:
Semiconductor A,
A source electrode S and a drain electrode D formed on the semiconductor A;
A gate electrode G for applying an electric field in a direction perpendicular to the energization direction between the source electrode S and the drain electrode D;
A gate insulating film B formed between the semiconductor A and the gate electrode G;
(2) The gate insulating film B is made of the insulating film for electromagnetic elements according to any one of claims 1 to 5.
(3) The semiconductor A has a carrier concentration of 10 22 atoms / cm 3 or less and a band gap of 0.2 eV or more and less than the band gap of the electromagnetic element insulating film.
（１）Ｓｉ、Ｇｅ、ＳｉＣ、ＧａＮ、ＧａＡｓ、ＡｌＮ、並びに、
（２）ＳｒＴｉＯ3、ＬａＡｌＯ3、ＺｎＯ、ＮｉＯ、ＴｉＯ2、Ｃａ3Ｃｏ4Ｏ9、ＮａyＣｏＯ2（０．７≦ｙ≦１．０）、Ｉｎ2Ｏ3(ＺｎＯ)m（１≦ｍ≦１９）、ＳｒＴｉ1-xＮｂxＯ3、Ｌａ1-xＳｒxＴｉＯ3、Ｚｎ1-xＡｌxＯ3、
から選ばれるいずれか１種以上を含む請求項９又は１０に記載の電界効果素子。 The first layer A ′ and the channel layer C are respectively
(1) Si, Ge, SiC, GaN, GaAs, AlN, and
(2) SrTiO 3 , LaAlO 3 , ZnO, NiO, TiO 2 , Ca 3 Co 4 O 9 , Na y CoO 2 (0.7 ≦ y ≦ 1.0), In 2 O 3 (ZnO) m (1 ≦ m ≦ 19), SrTi 1-x Nb x O 3 , La 1-x Sr x TiO 3 , Zn 1-x Al x O 3 ,
The field effect element according to claim 9 or 10, comprising at least one selected from the group consisting of:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009143754A JP2011003620A (en) | 2009-06-16 | 2009-06-16 | Insulating film for electromagnetic element, and field effect element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009143754A JP2011003620A (en) | 2009-06-16 | 2009-06-16 | Insulating film for electromagnetic element, and field effect element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011003620A true JP2011003620A (en) | 2011-01-06 |
Family
ID=43561376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009143754A Pending JP2011003620A (en) | 2009-06-16 | 2009-06-16 | Insulating film for electromagnetic element, and field effect element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011003620A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2543960A (en) * | 2015-10-30 | 2017-05-03 | Ge Aviation Systems | Combined hybrid thermionic and thermoelectric generator |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669549A (en) * | 1992-08-14 | 1994-03-11 | Matsushita Electric Ind Co Ltd | Thermoelectric device |
| JP2002110969A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Semiconductor device and its manufacturing method |
| WO2003089373A1 (en) * | 2002-04-19 | 2003-10-30 | Japan Science And Technology Agency | Hydrogen-containing electrically conductive organic compound |
| JP2004140292A (en) * | 2002-10-21 | 2004-05-13 | Tokyo Electron Ltd | Forming method of dielectric film |
| JP2004359532A (en) * | 2003-04-09 | 2004-12-24 | Jsr Corp | Composition for forming tantalum oxide film, tantalum oxide film, and its manufacturing method |
| JP2006523952A (en) * | 2003-03-04 | 2006-10-19 | マイクロン テクノロジー，インコーポレイティド | Atomic layer insulating layer |
| JP2006315930A (en) * | 2005-05-16 | 2006-11-24 | Denki Kagaku Kogyo Kk | Molding, its manufacturing method and oxidation reaction promoting method using it |
| JP2008227316A (en) * | 2007-03-14 | 2008-09-25 | Seiko Epson Corp | Semiconductor device, manufacturing method of semiconductor device and electronic device |
| JP2008539587A (en) * | 2005-04-29 | 2008-11-13 | クリー インコーポレイテッド | High electron mobility transistor based on binary group III nitride and method of manufacturing the same |
| JP2009117430A (en) * | 2007-11-02 | 2009-05-28 | Toyota Central R&D Labs Inc | Thermoelectric element |
-
2009
- 2009-06-16 JP JP2009143754A patent/JP2011003620A/en active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0669549A (en) * | 1992-08-14 | 1994-03-11 | Matsushita Electric Ind Co Ltd | Thermoelectric device |
| JP2002110969A (en) * | 2000-09-28 | 2002-04-12 | Toshiba Corp | Semiconductor device and its manufacturing method |
| WO2003089373A1 (en) * | 2002-04-19 | 2003-10-30 | Japan Science And Technology Agency | Hydrogen-containing electrically conductive organic compound |
| JP2004140292A (en) * | 2002-10-21 | 2004-05-13 | Tokyo Electron Ltd | Forming method of dielectric film |
| JP2006523952A (en) * | 2003-03-04 | 2006-10-19 | マイクロン テクノロジー，インコーポレイティド | Atomic layer insulating layer |
| JP2004359532A (en) * | 2003-04-09 | 2004-12-24 | Jsr Corp | Composition for forming tantalum oxide film, tantalum oxide film, and its manufacturing method |
| JP2008539587A (en) * | 2005-04-29 | 2008-11-13 | クリー インコーポレイテッド | High electron mobility transistor based on binary group III nitride and method of manufacturing the same |
| JP2006315930A (en) * | 2005-05-16 | 2006-11-24 | Denki Kagaku Kogyo Kk | Molding, its manufacturing method and oxidation reaction promoting method using it |
| JP2008227316A (en) * | 2007-03-14 | 2008-09-25 | Seiko Epson Corp | Semiconductor device, manufacturing method of semiconductor device and electronic device |
| JP2009117430A (en) * | 2007-11-02 | 2009-05-28 | Toyota Central R&D Labs Inc | Thermoelectric element |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2543960A (en) * | 2015-10-30 | 2017-05-03 | Ge Aviation Systems | Combined hybrid thermionic and thermoelectric generator |
| US10291156B2 (en) | 2015-10-30 | 2019-05-14 | Ge Aviation Systems Llc | Combined hybrid thermionic and thermoelectric generator |
| GB2543960B (en) * | 2015-10-30 | 2020-02-19 | Ge Aviation Systems Llc | Combined hybrid thermionic and thermoelectric generator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | Progress of ultra-wide bandgap Ga 2 O 3 semiconductor materials in power MOSFETs | |
| US20190148482A1 (en) | Crystalline multilayer oxide thin films structure in semiconductor device | |
| JP5058469B2 (en) | Sputtering target and method for forming a thin film using the target | |
| Andrews et al. | Atomic-level control of the thermoelectric properties in polytypoid nanowires | |
| KR102470714B1 (en) | Sputtering targets, oxide semiconductor thin films, thin film transistors and electronic devices | |
| US9196689B2 (en) | P-type oxide alloys based on copper oxides, tin oxides, tin—copper alloy oxides and metal alloy thereof, and nickel oxide, with embedded metals thereof, fabrication process and use thereof | |
| JP5168605B2 (en) | P-channel thin film transistor and manufacturing method thereof | |
| Park et al. | Improvement of thermoelectric properties with the addition of Sb to ZnO | |
| JP2004103957A (en) | Transparent thin film field effect type transistor using homologous thin film as active layer | |
| Park et al. | Thermoelectric properties of CuAlO2 | |
| KR20090128561A (en) | Amorphous oxide semiconductor, semiconductor device, and thin film transistor | |
| KR102138527B1 (en) | Thermoelectric material with phase separation, thermoelectric device and method for manufacturing the same | |
| Park et al. | The structural, optical and electrical characterization of high-performance, low-temperature and solution-processed alkali metal-doped ZnO TFTs | |
| KR20160121577A (en) | Oxide sintered body and method for producing same, sputter target, and semiconductor device | |
| CN105702854A (en) | Material with quantization abnormal Hall effect and Hall device formed by same | |
| Mine et al. | Control of carrier concentration and surface flattening of CuGaO2 epitaxial films for a p-channel transparent transistor | |
| JP4872050B2 (en) | Thermoelectric element | |
| JP2011003620A (en) | Insulating film for electromagnetic element, and field effect element | |
| WO2018143005A1 (en) | Oxide semiconductor film, thin film transistor, oxide sintered body, and sputtering target | |
| Ohta | Thermoelectrics based on metal oxide thin films | |
| JP5429661B2 (en) | Method for manufacturing insulating film for electromagnetic element | |
| KR102598375B1 (en) | Crystal structure compound, oxide sintered body, sputtering target, crystalline oxide thin film, amorphous oxide thin film, thin film transistor and electronic equipment | |
| Yoshikawa et al. | Electric-field modulation of thermopower for the KTaO3 field-effect transistors | |
| TWI791674B (en) | Semiconductor device and semiconductor system | |
| JP2005005359A (en) | Electronic device using semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120516 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131001 |