図1は、本発明の実施形態における記録再生装置の構成を示す図である。図1の装置は、画像や音声データを入力し、DVDなどの光ディスク媒体に対して記録再生する。
まず、記録時の処理を説明する。
図1において、112は操作部であり、電源スイッチや記録、再生スイッチなどの各種のスイッチを備えている。ユーザが操作部112を操作して記録を指示すると、システム制御部111が各部を制御して記録を開始する。
記録時においては、入力部101は画像、音声信号を入力して信号処理部102に送る。信号処理部102は、入力された画像、音声信号に対し、公知の符号化処理を施し、記録処理部103に出力する。記録処理部103は、信号処理部102からの画像、音声信号に対し、エラー訂正符号化処理、変調処理などの処理を施して、レーザドライバ104に送る。なお、記録処理部103は、記録時において、後述の如くデータ検出部109より供給される記録クロックに従って、記録信号を処理する。
レーザドライバ104は、変調された記録信号に応じてレーザダイオード105を駆動し、スプリッタ102、レンズ101を介してディスクDに対してレーザビームを照射する。ディスクDは光ディスクであり、本実施形態ではDVDである。また、ディスクDは、不図示のスピンドルモータにより回転される。本実施形態では、ディスクDを規格で決められた速度の4倍の速度で回転させてデータの書き込み、読み出しを行う。
この様に、ディスクDに対して記録データが書き込まれるが、記録中においても、ディスクからの光ビームの反射光がスプリッタ106により受光センサ108に送られる。受光センサ108は、反射光を受け、電気信号に変換してデータ検出部109に送る。
データ検出部109は、記録モードにおいては、受光センサからの出力信号から、ディスクDのウォブル周期に応じた周波数を持つウォブル信号を生成する。そして、このウォブル信号の周波数を逓倍して記録用のクロックを生成し、記録処理部103に出力する。
次に、再生時の処理を説明する。
操作部112より再生の指示があると、システム制御部111は、各部を制御して再生動作を開始する。
即ち、システム制御部111は、レーザドライバ104を制御して、ディスクDに対して光ビームを照射する。ディスクDからの光ビームの反射光は、スプリッタ106を介して受光センサ108に送られる。
受光センサ108は、反射光を受け、電気信号に変換してデータ検出部109に送る。データ検出部109は、再生モードにおいては、受光センサ109からの信号から元のデジタルデータを検出して再生処理部106に送る。再生処理部106はデータ検出部105により検出されたデジタルデータから画像データや音声データなどの情報データを復元して出力する。
また、システム制御部111は、ディスクDの再生倍速に応じてスピンドルモータ107の回転速度を制御すると共に、データ検出部105に対し、再生倍速に応じた再生データの中心周波数情報を出力する。
次に、データ検出部109について説明する。
図2はデータ検出部109の構成を示す図である。
図において、受光センサ108からの信号が信号生成部211に入力される。受光センサ108は、図9に示す様に、四つの受光素子A〜Dを有する。各受光素子は、ディスクの接線方向901に対し、図9の様に配置される。
信号生成部211は、これら四つの受光素子からの出力信号から、再生データの検出のために用いるHF信号を生成し、プレフィルタ201に出力する。また、信号生成部211は、ディスクDに対する光ビームの照射位置を制御するためのトラッキング制御信号を生成し、その高周波数成分をウォブル信号として符号反転部212に出力する。
符号反転部212は、分周器218から出力される切り替え信号に応じてウォブル信号の符号を反転し、AD変換器213に送る。ここで、分周器218からの切り替え信号は、ウォブル信号と同じ周波数を持つ矩形波信号である。
図10は、ウォブル信号と切り替え信号の様子を示す図である。
図10において、1001はウォブル信号を示している。1002は分周器218からの切り替え信号であり、図10では、ウォブル信号の振幅が最大となるタイミングで反転している。1003は、切り替え信号によりウォブル信号の符号を反転した結果を示している。
ここで、ディスクDからの再生信号、つまりウォブル信号1001の位相が、進む、或いは遅れた場合、その符号を反転した結果は1004、或いは、1005の様になる。1004は、ウォブル信号の位相が遅れた場合、1005は、ウォブル信号の位相が進んだ場合の符号反転部212の出力の例を示している。
そして、信号1003を平均化すると、その出力はほぼ0となるが、1004、1005については、位相誤差に応じた値となる。つまり、符号反転部212の出力はPLL回路からのクロックを分周したウォブル信号の周波数を持つ切り替え信号とディスクDから再生された信号との位相差を示すことになる。
AD変換器218は、PLL217からのクロックに応じて符号反転部212からの出力をデジタル信号に変換し、平均化フィルタ214に出力する。なお、本実施形態では、AD変換器としてΔΣ型AD変換器を用いており、1サンプル1ビットのデジタル信号を出力する。また、PLL217からのクロックは、ウォブル信号を逓倍した周波数を有する。
平均化フィルタ214は、AD変換器213からの1ビットのデジタルデータを平均化し、低いサンプリングレートで多ビットのデジタルデータに変換してループフィルタ215に出力する。
ループフィルタ215は、平均化フィルタ214から出力される位相誤差の情報を平均化することにより周波数誤差を示す情報を生成し、その結果をデジタルVCO216に出力する。デジタルVCO216は、ループフィルタ212からの出力に応じて正弦波信号を生成し、PLL217に出力する。PLL217は、デジタルVCO216からの正弦波信号を逓倍し、所定周波数のクロックを生成する。PLL217からのクロックは、前述の様に、記録時においては記録用のクロックとして用いられる。
例えば、PLL217からの記録用のクロックとして、周波数が52.32MHzのクロックを生成する場合、デジタルVCO216は6.54MHzの正弦波を発生し、PLL217はこの正弦波を8逓倍する。
デジタルVCO216の構成を図11に示す。
図11に示す様に、デジタルVCO216には、基準クロック発生部209より、81MHzの固定周波数のクロックが供給されている。
加算器1102は、端子1101からのデジタルデータとレジスタ1103からの出力を加算してレジスタ1103に送る。レジスタ1103は、この81MHzのクロック毎に加算器1102の加算結果を保持し、正弦波テーブル1104に送る。
ここで、レジスタ1103として20ビットのレジスタを用い、加算器1102により、端子1101からのデジタルデータとレジスタ1103の出力をクロックごとに足し込む。
この場合、以下の式(1)より、
2^20×6.54e6÷81e6≒84663 (1)
DVCO216にクロック毎に84663の値を与えると、桁あふれを無視すれば6.54MHzで20ビットのレジスタ1103は一巡する。そして、正弦波テーブル1104により、レジスタ1103の上位7ビットの値を出力することで、正確な6.54MHzの正弦波を発生させることができる。
また、DVCO216の入力端子1101に与えるデジタルデータの値を変更することで、発生する正弦波の周波数を正確に変化させることができる。デジタルVCO216の出力はPLL217で8逓倍され、52.32MHzのクロックとなる。このクロックが記録クロックとして用いられると共に、分周器218で186分周して、符号反転部212に出力することで、結果としてウォブル信号を186倍したクロックを記録クロックとして生成することができる。
前述したように、デジタルVCO216に対し、84663の値をクロック毎に加えると、PLL217からのクロックの周波数は、
84663×81e6÷2^20×8=52.320122MHz (2)
となる。
また、デジタルVCO216に対し、84663に1を加えた84464の値をクロック毎に加えると、PLL217からのクロックの周波数は、
84664×81e6÷2^20×8=52.320740MHz (3)
となる。
従って、VCO216の制御感度は、618Hz/1LSBとなる。
即ち、ループフィルタ215からDVCO216に入力する値を1だけ変更することで、PLL217からのクロックの周波数が618Hz変化することになる。
また、ループフィルタ215からの周波数変動の情報は、係数器210を介して、ループフィルタ208に出力される。ループフィルタ208については後述する。
以上の様に、符号反転部212から、AD変換器213、平均化フィルタ214、ループフィルタ215、DVCO216、PLL217、分周器218と処理して符号反転部212に戻るループが構成されている。このループが、ウォブル信号に位相同期した記録クロックを生成するウォブルPLLとなる。
一方、信号生成部211からのHF信号がプレフィルタ201に出力される。
プレフィルタ201は、HF信号のうち、不要な周波数帯域の成分、ここでは高周波数成分を除去してAD変換器202に出力する。このプレフィルタ201は、次段のAD変換器202でAD変換する際に高域の折り返しが出ないように、AD変換器202におけるサンプリング周波数の半分以上の周波数帯域を除去しておくためのアンチエイリアスフィルタである。
AD変換器202は、プレフィルタ201によりフィルタ処理された再生信号を基準クロックに従ってサンプリングし、1サンプルnビット(nは2以上の整数)デジタル信号に変換してデジタルフィルタ203に出力する。本実施形態において、プレフィルタ201に入力される再生信号の周波数は52.32MHzである。また、AD変換器202には、基準クロック発生部209により生成された54MHzの基準クロックが供給されており、AD変換器202はこの54MHzのクロックに従ってプレフィルタ201からの信号をサンプリングする。
なお、本実施形態では、AD変換器202に供給するクロックの周波数を、再生信号の周波数である52.32MHzよりも若干高い周波数で、且つ、13.5の整数倍である54MHzとした。
デジタルフィルタ203は、AD変換器202からのデジタルデータに対し、以下を目的としてフィルタ処理を行う。
(1)不要な高域を落とす。
(2)デジタルデータのサンプル数を増加させ、次段の補間部204で必要な4倍オーバーサンプルデータを生成する。
まず、(1)について、図7を用いて模式的に説明する。
図7の701は、プレフィルタ201の周波数特性を示す図である。702に示した様に、プレフィルタ201は、AD変換器202のサンプリング周波数である54MHzの半分の27MHz以上の帯域を低減している。
また、図7の702は、後述の様に、AD変換後、デジタルフィルタ203、及び補間部204による処理を通じた周波数特性を示している。補間部204から出力されるデータの周波数特性は、26MHz以上の帯域が低減されている。
次に、(2)の点について説明する。
本実施形態では、次段の補間部203において、基準クロックに従いAD変換されたデータから、再生信号に同期したクロックのタイミングに応じた位置の再生データを生成する。そのため、AD変換器202から出力されたデジタルデータのサンプル数を増加させる。具体的には、AD変換器202からのデジタルデータにおける二つのサンプル間に三つのサンプルを挿入した4倍オーバーサンプルのデジタルデータを生成する。
図4を用いてこの様子を説明する。
図4(a)は、AD変換器202からの二つのサンプル間に三つのサンプルを挿入した様子を示している。図中の白丸はAD変換器202からの出力データで、黒丸が挿入したサンプルである。ただし、図4(a)では、挿入したサンプルの値は0である。そして、AD変換器202からの出力サンプル(白丸)を用いて演算(補間)し、この様に挿入されたサンプル(黒丸)の値を求める。
図4(b)はこの様に補間演算した結果を示す図である。
図4(b)に示すA,C,Dの三つのサンプル値が、複数のAのサンプル値を用いて求められる。
図3はこの様な処理を行うデジタルフィルタ203の構成を示す図である。
図3に示した様に、デジタルフィルタ203は、20タップのFIRフィルタを並列に四つ並べた構成となっている。
そして、AD202から出力されたデジタルデータの各サンプルが、四つのFIRフィルタ301〜304に対し、それぞれ出力される。
各FIRフィルタのタップ係数は、それぞれ、図4(b)におけるサンプルA,B,C,Dの位置に対応して設定されている。そして、各FIRフィルタは入力されたサンプル(ここでは連続した20個のサンプル)値を用いて演算を行い、それぞれ、図4(b)におけるサンプルA,B,C,Dの値を算出する。その結果、FIRフィルタ301〜304からは、図4(b)における一つの白丸と三つの黒丸からなるサンプルA〜Dが同時に出力される。
これにより、AD変換器202を実際に54MHz×4=216MHzで動作させること無く、基準クロックの4倍の周波数でサンプリングしてAD変換した結果と等しいオーバーサンプルデータを得ることができる。
図8の801は、補間部203におけるフィルタ特性を示す図である。
デジタルフィルタ203により生成されたデジタルデータは、4系列(チャンネル)のデータとして補間部204に出力される。
補間部204には再生データの他に、システム制御部108からの再生クロックの中心周波数情報と、ループフィルタ208からの周波数変動の情報が与えられている。そして、これらの周波数情報を用いて、再生データに同期したクロックのタイミングを算出し、算出したクロックタイミングにおける再生データを生成する。
図5は補間部204の構成を示す図である。
図5において、デジタルフィルタ203から並列に出力された四つのサンプルA〜Dは、セレクタ501と502に供給される。ただし、サンプルAだけは遅延部504により1クロック期間遅延されてセレクタ502に供給される。
変換部508は、システム制御部108からの再生倍速に応じた再生クロックの中心周波数情報から、ループフィルタ208からの周波数変動の情報を減算し、更に周波数の逆数に変換する。これにより、次のクロックタイミングまでの間隔Δtを算出し、加算部506に出力する。
変換部508に出力される周波数情報は、後述の様に、再生信号に位相同期したクロックの周波数変動を示す情報である。この周波数情報をクロックタイミングの情報に変換することにより、再生データの位相変動に同期したクロックタイミングを得ることができる。
加算部506のもう一方の入力には、レジスタ507からの位置情報が入力される。レジスタ507は、54MHzの基準クロック位置からの前回の再生データの位置情報が格納されており、加算部506はこれらを加算して区間判別部505に出力する。
具体的には、加算部505は、レジスタ507の値と変換部508からの値を加算した和から、基準クロック期間に対応した所定値を減算した結果を出力する。
区間判別部505は、再生データのクロックタイミングがサンプルA〜Dを両端とする4系列データのどの区間に入っているかを判別する。そして、サンプルA〜Dのうち、判定した当該区間の両端のサンプルを選択して線形補間部503に出力するよう、2ビットの制御信号をセレクタ501、502に出力する。また、判定結果に従い、更新されたクロックタイミングの基準クロックからの時間情報を算出してレジスタ507に出力する。
更に、区間判別部505は、判定した区間と、基準クロックからの時間情報とに従い、セレクタ501、502からのサンプル値を用いて補間演算を行う際に用いる比率を線形補間部503に出力する。
更に、区間判別部505は、基準クロック間に再生データのクロックタイミングが存在するか否かに応じて、クロックイネーブルの信号を出力する。
次に、図5の補間部204の動作の様子を、図6を用いて説明する。
図6において、図4と同様、白丸がAD変換部202から出力されたサンプリングデータ、黒丸がデジタルフィルタ203により生成された4倍オーバーサンプリングデータである。また、601、602の三角が、再生データとして検出すべきサンプルであるとする。また、ts1〜ts5は54MHzの基準クロックのタイミングであり、t1、t2はそれぞれ、4倍速再生時において再生データに位相同期したクロックによる再生データの位置(タイミング)を示している。
今、検出データ602を生成しようとしているものとする。
この場合、レジスタ507には、基準クロックのタイミングtsからの前回のデータ検出点t1の時間差A1を示す値が保持されている。そして、変換部508によりループフィルタ208からの周波数情報の逆数を演算することで、再生データのクロック期間Δtを求め、t1にΔtを加えることで、再生データに同期した次のクロックタイミングt2を求める。その結果、レジスタ207の値は、基準クロックタイミングtsとt2との差であるA2の値に更新される。
また、区間判別部505は、このA2の値に基づいて、再生データの位置が、基準クロックの期間606におけるどの区間に存在するかを判別する。
具体的には、基準クロックの区間606を、その間に含まれた隣接する二つのサンプルで四つの区間I〜IVに区切る。そして、再生データの位置t2が、この四つの区間の何れに含まれるかを判別する。
図6では、区間IVに含まれていることがわかる。
そこで、区間IVの隣接したサンプル604、605をセレクタ501、502により選択する。そして、これらのサンプル値を、再生データの位置に応じた比率で合成することにより線形補間し、再生データの検出タイミングにおけるデータ604の値を算出する。
同様に、再生データに同期したクロックの次のタイミングはt3となり、検出データ603の値が算出される。この時、基準クロックts3とts4の間には再生データのクロック点が無いので、クロックがディスエーブルされる。608はクロックイネーブル/ディスエーブルを示す2値信号であり、この2値信号608が図2のビタビ検出部205、復調部206、位相検出部207、ループフィルタ208に出力される。これら各回路は、クロックイネーブル期間だけ動作する。
4倍速再生時においては、再生データのクロック周波数が101.6MHzであり、一方、AD変換時の基準クロック周波数は108MHzである。そのため、108MHzのクロックタイミングのうち、数クロックに1回、再生データのクロックタイミングが存在しない期間がある。図6では、607がその期間に相当する。
ここで、例えばレジスタ504に格納される時間情報の最小時間分解能をdtとする。そして、具体的にdtをAD変換器202サンプリング周期の65536分の1とすると、時間分解能dtは、
dt=1÷54e6÷65536=0.2826ns (4)
となる。
また、再生データの周波数が52.32MHzであるため、このクロック周波数をdtで表すと
1÷52.32e6÷dt=67640 (5)
と算出できる。
本実施形態では、この値を中心周波数情報として変換部508に出力する。
ここで、周波数変動情報の値を+1すると、加算器506によって得られる再生クロックのタイミングに応じた周波数は、
52.32e6÷(67640−1)=+773.5Hz (6)
変化する。
つまり、後述の様に、ループフィルタ208から補間部204に与える周波数変動に対する、補間部204による再生クロック周波数の制御感度は、773.5Hz/1LSBとなっている。
図2に戻って説明を続ける。
補間部204により検出されたデータはビタビ復号部305と位相検出部207に出力される。また、再生データの検出タイミングで無い場合にクロックをディスエーブルする信号を生成し、ビタビ復号部205、復調部206、位相検出部207、及びループフィルタ208に出力する。
ビタビ復号部205は、補間部204から出力された再生データから1サンプル1ビットの2値デジタルデータを検出し、復調部206に出力する。復調部206は再生データに対して所定の復調処理を施して、図1の再生処理部106に出力する。
また、位相検出部207は、補間部204から出力された、再生データに同期したクロック点での再生信号レベルに基づいて、再生した情報信号の位相変動量を検出し、ループフィルタ208に出力する。ループフィルタ208は、位相検出部207の出力を周波数情報に変換し、補間部204に出力する。このように、補間部204、位相検出部207、ループフィルタ208により、再生データに同期したクロックを生成するための再生データPLLが構成されている。
次に、ループフィルタ208について説明する。図12はループフィルタ208の構成を示す図である。
図5において、位相検出部207から端子1201に出力された位相誤差を、係数器1202、1204によりゲイン調整し、それぞれ加算器1203、1205に出力する。
加算器1205は係数器1204の出力と、レジスタ1207からの積分結果とを加算し、リミッタ1206に出力する。リミッタ1206は、加算器1205の出力信号の値が所定の範囲を超える場合、これを所定範囲に制限し、加算器1203とレジスタ1207に出力する。レジスタ1207はリミッタ1206からの出力を保持して加算器1205に送る。加算器1205、リミッタ1206、レジスタ1207により積分回路を構成している。この積分回路は、比較的長い期間における位相誤差の変化量を積分し、加算器1203に出力している。
加算器1203は、この様な位相誤差の積分結果と、係数器1202からの位相誤差情報とを加算して出力する。
本実施形態では、係数器210を介してループフィルタ215からの周波数情報をリミッタ1206に供給し、リミッタ1206における制限範囲を変更している。
図13はリミッタ1206の構成を示す図である。
図13において、端子1306には係数器210からの周波数情報が入力される。また、端子1307には、端子1306に入力された周波数を中心とする上下のリミット幅を示す値がシステム制御部111から供給される。
加算器1304は、端子1306からの周波数情報と端子1307からのリミット幅とを加算してセレクタ1302に出力する。また、減算器1305は、端子1306からの周波数情報から端子1307からのリミット幅を減算してセレクタ1303に出力する。
セレクタ1302のもう一方の入力には、端子1301から入力された加算器1205の出力が加えられている。セレクタ1302は、これら二つの入力のうち大きくない方を選択し、セレクタ1303のもう一方の入力に加える。これにより、加算器1205の出力が加算手段1304の出力を越えないように制限される。
次に、セレクタ1303は、二つの入力のうち小さくない方を選択する。これにより、セレクタ1302の出力が減算器1305の出力より小さくならないように制限される。この結果、リミッタ1206は、ループフィルタ208における積分回路の値を、端子1306からの周波数情報を中心として、上下に端子1307からのリミット幅の範囲に制限する。
なお、端子1307に供給するリミット幅については、広く設定しすぎるとPLLの引き込み時間が遅くなるので、適正な値を設定する。
リミッタ1206による位相誤差情報の積分結果の制限動作について、図14を用いて説明する。
同図において、1401がループフィルタ215からのウォブルPLLに基づく周波数情報を示している。ここでは、ディスクDの偏芯により、回転に同期して周波数が上下している様子を示している。リミッタ1206は、この周波数情報1401にリミット幅を加えて上限のリミット値1402を設定する。また、周波数情報1401からリミット幅を減算して下限のリミット値1403を設定する。この結果、ループフィルタ208における積分回路の値が上下限値から外れている場合は、上下限値に制限する。これにより、再生データPLLにおけるクロック周波数の変動範囲を制限する。
ここで、係数器210のゲインについて述べる。
ウォブルPLLにおいて、VCO216の制御感度は、618Hz/1LSBとなる。
即ち、ループフィルタ215からDVCO216に入力する値を1だけ変更することで、PLL217からのクロックの周波数が618Hz変化することになる。
一方、補間部204、位相検出部207、ループフィルタ208による再生データPLLにおいて、補間部204による再生クロック周波数の制御感度は、773.5Hz/1LSBとなっている。
そこで、係数器210の係数として、773.5÷618=1.25を設定することで、ウォブルPLLにおける周波数制御感度と、再生データPLLにおける周波数制御感度とを合わせることができる。
この様に、本実施形態では、再生信号の位相変動を検出し、再生データに同期したクロックタイミングを生成するための再生データPLLと、ウォブル信号を用いてクロックを生成するウォブルPLLとを設けた。
そして、ウォブルPLLにおけるループフィルタから出力される周波数情報に基づいて、再生データPLLにおけるループフィルタのリミッタの範囲を設定している。
再生データPLLは、再生信号に位相同期したクロックタイミングを生成するための回路だが、再生信号はディスク上のゴミや傷などの影響を受け易く、その結果として、PLLのロックが外れることがあった。
一方、ウォブル信号は、ディスク上の傷や汚れがあっても正確に再生できる。
そのため、ウォブルPLLからの周波数情報を用いて再生データのリミッタの範囲を決定することにより、再生データPLLの位相誤差の積分値がウォブルPLLによる周波数範囲を大きく外れることがない。
従って、再生データPLLのロックが外れ、位相誤差の積分値がリミット値に達するような時には、積分値がウォブルPLLの中心周波数から大きく外れることを防止することができ、再生データPLLを迅速に引き込むことができる。
本実施例では、ウォブルPLLと再生データPLLの何れもデジタル回路で構成した。この様に、ウォブルPLLと再生データPLLの双方をデジタル回路で構成する方がゲインの安定性という点では望ましいが、アナログ回路で構成した場合においても、本発明が適用可能であることは言うまでも無い。